JP5549611B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP5549611B2
JP5549611B2 JP2011009974A JP2011009974A JP5549611B2 JP 5549611 B2 JP5549611 B2 JP 5549611B2 JP 2011009974 A JP2011009974 A JP 2011009974A JP 2011009974 A JP2011009974 A JP 2011009974A JP 5549611 B2 JP5549611 B2 JP 5549611B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
temperature
silicon carbide
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011009974A
Other languages
English (en)
Other versions
JP2012151354A (ja
Inventor
泰至 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011009974A priority Critical patent/JP5549611B2/ja
Publication of JP2012151354A publication Critical patent/JP2012151354A/ja
Application granted granted Critical
Publication of JP5549611B2 publication Critical patent/JP5549611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、炭化珪素（以下、ＳｉＣという）にて構成される半導体パワー素子を備えたＳｉＣ半導体装置に関するものである。
従来より、シリコン（Ｓｉ）を半導体として用いて構成される半導体パワー素子を備えた半導体モジュールがある。例えば、半導体パワー素子をヒートシンクなどと呼ばれる金属製の放熱板に搭載したのち、樹脂モールドして一体構造とすることで半導体モジュールが構成されている（例えば、特許文献１参照）。
特開２００８−１８２０７４号公報
近年、高圧、大電流を適用可能とする半導体パワー素子としてＳｉＣにて構成されるものが注目されている。このようなＳｉＣにて構成される半導体パワー素子についても、上記の従来技術と同様に、放熱板に搭載したのち、樹脂モールドして一体構造とした半導体モジュールとすることができる。
しかしながら、ＳｉＣにて半導体パワー素子を構成する場合、ＳｉＣ自体が耐熱性に優れていることから、例えば２５０℃程度まで耐えることができるものの、それを覆うモールド樹脂はそれ以下の温度までしか耐えられない。例えば、シリコーンやエポキシ樹脂等では、耐熱温度が１５０〜２００℃程度となっている。このため、耐熱性に優れたＳｉＣの耐熱温度を基準として素子動作を行うと、モールド樹脂が劣化し、クラックが発生したりひび割れが発生したりするという問題がある。
従来、シリコンにて構成される半導体パワー素子では、素子自身の過昇温が問題とされることはあったが、高温下によるモールド樹脂の劣化が問題とはされていない。ところが、ＳｉＣにて構成される半導体パワー素子では、このようなモールド樹脂の劣化の問題が発生する。
本発明は上記点に鑑みて、ＳｉＣにて構成される半導体パワー素子を有するＳｉＣ半導体装置において、高温によるモールド樹脂の劣化を抑制できるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、放熱板（２）の上に絶縁材（３）を介して配線パターン（４）に実装され、半導体パワー素子が形成されてなるＳｉＣにて構成された第１半導体チップ（７）を備え、該第１半導体チップ（７）をモールド樹脂（１１）にて覆ったＳｉＣ半導体装置において、モールド樹脂（１１）のうち第１半導体チップ（７）の周囲を囲み該第１半導体チップ（７）に隣接している当該樹脂の箇所の温度を検出する温度センサを備え、温度センサと第１半導体チップ（７）とは電気的に分離され、かつ、温度センサと第１半導体チップ（７）との間にモールド樹脂（１１）が挟まれることで温度センサと第１半導体チップ（７）とが離間して配置されていることを特徴としている。
このように、第１半導体チップ（７）の発熱によって加熱されたモールド樹脂（１１）の温度を温度センサによって検出することができるため、温度センサでの検出結果に基づいて半導体パワー素子の動作を制御することで高温によるモールド樹脂（１１）の劣化を抑制することができる。例えば、この温度がモールド樹脂（１１）の耐熱温度よりも低く設定した温度閾値に達したときに、半導体パワー素子の動作を停止させるか、もしくは、その温度閾値を超えない程度に半導体パワー素子に流れる電流を制限する等により、高温によるモールド樹脂（１１）の劣化を抑制することが可能となる。
請求項２に記載の発明では、温度センサは、第１半導体チップ（７）とは別チップとされた第２半導体チップ（８）に形成され、該第２半導体チップ（８）は、第１半導体チップ（７）との間にモールド樹脂（１１）を挟んだ状態で、第１半導体チップ（７）から所定距離離間して配置され、該第２半導体チップ（８）の一面が第１半導体チップ（７）の一面に対して対向配置されていることを特徴としている。
このように、第２半導体チップ（８）と第１半導体チップ（７）との間にモールド樹脂（１１）が挟まれ、第２半導体チップ（８）の一面が第１半導体チップ（７）の一面に対して対向配置しつつ、第１半導体チップ（７）から第２半導体チップ（８）が所定距離離間して配置されるようにすることができる。このようにすれば、第１半導体チップ（７）に隣接している場所の温度を的確に検出できる。
請求項３に記載の発明では、第２半導体チップ（８）は、絶縁材（３）からの高さが第１半導体チップ（７）と同じ高さとされていることを特徴としている。
これにより、より的確に、第１半導体チップ（７）の発熱によって最も高温になる樹脂の近傍の温度をほぼ温度低下なく検出できるようにすることができる。
請求項４に記載の発明では、第２半導体チップ（８）は、絶縁材（３）上に固体状の樹脂支持台（１１ａ）を介して配置され、この樹脂支持台（１１ａ）にて支持された状態でモールド樹脂（１１）による樹脂モールドが行われていることを特徴としている。
このように、予め固形にしておいた固体状の樹脂支持台（１１ａ）を用いて、この支持台（１１ａ）の上に第２半導体チップ（８）を配置し、この状態で樹脂モールドを行うようにすることができる。このようにすれば、第２半導体チップ（８）と絶縁体（３）との距離を一定に保った状態で樹脂モールドを行うことができる。
請求項５に記載の発明では、樹脂支持台（１１ａ）とモールド樹脂（１１）が同一材料であることを特徴としている。
このように、樹脂支持台（１１ａ）とモールド樹脂（１１）を同一材料にすることで、双方の熱膨張係数が等しくなるため、第１半導体チップ（７）の発熱の際でも、双方の間で応力が発生しないようにできる。
請求項６に記載の発明では、第１半導体チップ（７）のうち絶縁材（３）とは反対側となる表面側に、絶縁部材（１６）が配置され、第２半導体チップ（８）は、絶縁部材（１６）を介して第１半導体チップ（７）の表面上に配置されていることを特徴としている。
このように第２半導体チップ（８）を第１半導体チップ（７）の上に配置する構造とすることで、第２半導体チップ（８）に形成される温度センサを発熱部により近づけることができる。また、発熱部位の中でも放熱板（２）から最も遠い場所が最も高温になる可能性が高いことから、第２半導体チップ（８）を放熱部位の中でも最も放熱板（２）から遠い位置である第１半導体チップ（７）の上に搭載すれば、最も高温になる部位の温度を的確に検出することが可能となる。
請求項７に記載の発明では、請求項１ないし６のいずれか１つに記載のＳｉＣ半導体装置を冷媒が循環させられる冷却機構にて冷却する半導体パワー素子制御システムであって、温度センサにてモールド樹脂（１１）の温度上昇が検出されると、冷媒の流動量の増加もしくは冷媒の温度低下を行うようになっていることを特徴としている。
このように、モールド樹脂（１１）の温度上昇が検出されると、冷却機構内に循環させられる冷媒の流量を増やしたり、冷媒温度を下げるなどの制御を行うことで、より放熱効果を高めるようにすることができる。このようにすれば、半導体パワー素子を動作させつつ、モールド樹脂（１１）の温度上昇を防ぐこともできる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態にかかるＳｉＣにて構成された半導体パワー素子を備えたＳｉＣ半導体装置の断面図である。 本発明の第２実施形態にかかるＳｉＣにて構成された半導体パワー素子を備えたＳｉＣ半導体装置の断面図である。 図２に示すＳｉＣ半導体装置の製造工程の一例を表した断面図である。断面図である。 本発明の第３実施形態にかかるＳｉＣにて構成された半導体パワー素子を備えたＳｉＣ半導体装置の断面図である。 本発明の第４実施形態にかかるＳｉＣにて構成された半導体パワー素子を備えたＳｉＣ半導体装置の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかるＳｉＣにて構成された半導体パワー素子を備えたＳｉＣ半導体装置の断面図である。この図を参照して、本実施形態にかかるＳｉＣ半導体装置の詳細について説明する。
図１に示すように、ＳｉＣ半導体装置１には、放熱板２の上に、絶縁材３を介して配線パターン４が形成され、この配線パターン４の所望位置の上にはんだ５、６を介してパワー素子が形成された第１半導体チップ７および温度センサが形成された第２半導体チップ８が実装されている。そして、これら第１半導体チップ７および第２半導体チップ８の所望位置がボンディングワイヤ９、１０を介して、配線パターン４の所望位置と電気的に接続されている。そして、これら第１、第２半導体チップ７、８およびボンディングワイヤ９、１０等を覆いつつ、配線パターン４の一部をリードとして引き出して露出させられるようにモールド樹脂１１が配置されている。
放熱板２は、熱伝導率の高い銅などの金属によって形成された板状部材である。絶縁材３は、絶縁性を有しつつ、熱伝達率の高い材質によって構成され、例えばセラミックスなどによって形成された絶縁基板などで構成されている。配線パターン４は、絶縁材３の表面に形成した金属層をパターニングして形成したものや、リードフレームなどによって構成される。この配線パターン４の一部が部分的にモールド樹脂１１から露出させられていることから、その露出部位を通じて外部回路との電気的接続を行うことができる。
第１半導体チップ７は、ＳｉＣにて構成された半導体基板に対して半導体パワー素子を形成したものである。半導体パワー素子は、パワーＭＯＳＦＥＴ、ＩＧＢＴ、ショットキーバリアダイオード（以下、ＳＢＤという）など、通電時に発熱するどのような素子であっても良い。本実施形態では、半導体パワー素子が電流を基板垂直方向に流す縦型素子を想定し、第１半導体チップ７の裏面側に形成された電極（例えばパワーＭＯＳＦＥＴにおけるドレイン電極やＩＧＢＴにおけるコレクタ電極）がはんだ５を介して配線パターン４に直接電気的および機械的に固定される形態を図示してある。また、第１半導体チップ７の表面側では、ボンディングワイヤ９を介して電気的に接続されているのに加えて、半導体パワー素子の種類によっては図示しないリードに電気的に接続されることで、大電流を流せる構造とされている。例えば、半導体パワー素子がパワーＭＯＳＦＥＴやＩＧＢＴの場合には、ボンディングワイヤ９はゲート電極に電気的に接続され、リードがソース電極もしくはエミッタ電極に電気的に接続された構造とされる。
また、第１半導体チップ７は複数の並列接続された半導体パワー素子群でも良い。こうすることで発熱を分散させつつ大電流を制御できる。
第２半導体チップ８は、ＳｉＣにて構成された半導体基板に対して温度センサとしての機能を有する温特を有する素子が形成されたもので、例えばダイオード、トランジスタ、サーミスタもしくは熱電対などによって構成される。温度センサは、半導体パワー素子とは電気的に分離された構成とされ、この温度センサにより、モールド樹脂１１のうち半導体パワー素子が形成された第１半導体チップ８の周囲を囲んでいる部分、換言すれば第１半導体チップ８に隣接している箇所の温度を検出する。
第２半導体チップ８は、第１半導体チップ７とはモールド樹脂１１を介して電気的に分離されているが、第２半導体チップ８の一面と第１半導体チップ７の一面、本実施形態の場合は第２半導体チップ８の側面と第１半導体チップ７の側面とが対向するように配置されている。また、第２半導体チップ８は、第１半導体チップ７から所定距離以内の場所に配置されており、第１半導体チップ７の発熱によって最も高温になる樹脂の近傍の温度をほぼ温度低下なく検出できるようにされている。これにより、モールド樹脂１１のうち第１半導体チップ７に隣接している場所の温度を的確に検出できる。さらに、第２半導体チップ８は、絶縁材３からの高さ（絶縁材３の表面に対する法線方向への距離）が、第１半導体チップ７と実質的に同じ高さに揃えられるようにしている。これにより、より的確に、第１半導体チップ７の発熱によって最も高温になる樹脂の近傍の温度をほぼ温度低下なく検出できるようにしてある。
ただし、第２半導体チップ８は必ずしもＳｉＣによって構成されている必要はなく、第１半導体チップ７の発熱が樹脂を介して伝えられる温度以上を耐熱温度とする半導体材料であれば良いため、伝えられる温度によってはシリコンなどの他の半導体材料によって構成されていても良い。
モールド樹脂１１は、例えばシリコーン樹脂やエポキシ樹脂等、一般的な樹脂モールドに用いられる樹脂材料によって構成されている。このモールド樹脂１１の耐熱温度は、例えば１５０〜２００℃となっており、ＳｉＣの耐熱温度（２５０℃程度）よりも低い温度となっている。
以上のような構造により、本実施形態にかかるＳｉＣ半導体装置１が構成されている。このように構成されたＳｉＣ半導体装置１では、第１半導体チップ７に形成された半導体パワー素子を動作させるときに、半導体パワー素子の発熱によって第１半導体チップ７を覆っているモールド樹脂１１の耐熱温度を超えてしまい、モールド樹脂１１が劣化してクラックやひび割れなどが発生する可能性がある。しかしながら、第１半導体チップ７の発熱によって加熱されたモールド樹脂１１の温度を第２半導体チップ８に形成された温度センサによって検出することができるため、温度センサでの検出結果に基づいて半導体パワー素子の動作を制御することで高温によるモールド樹脂１１の劣化を抑制することができる。例えば、この温度がモールド樹脂１１の耐熱温度よりも低く設定した温度閾値に達したときに、半導体パワー素子の動作を停止させるか、もしくは、その温度閾値を超えない程度に半導体パワー素子に流れる電流を制限する等により、高温によるモールド樹脂１１の劣化を抑制することが可能となる。
すなわち、予め求めておいた電圧−温度特性表に基づいて、第２半導体チップ８に形成された温度センサに対して外部から温度検出用の電流を通電し、そのときに出力される電圧に基づいて、その電圧に対応する温度を求めることにより、モールド樹脂１１の温度を検出する。このとき、温度検出用の電流としては、一定電流を長時間流すのではなく、パルス電流を流すようにしている。このようにすることで、電流を流し続けることによる第２半導体チップ８の自己発熱を防止することができ、より第１半導体チップ７の発熱に起因するモールド樹脂１１の温度上昇のみを検出することが可能となる。したがって、モールド樹脂１１を劣化させることなく、半導体パワー素子を動作させることが可能となる。
また、ＳｉＣ半導体装置１は、冷却水などの冷媒が循環させられる冷却機構に対して放熱板２が接触させられた半導体パワー素子制御システムに組み込むことができる。この場合、例えば、上記したように温度センサで検出された温度が温度閾値に達するなどにより、モールド樹脂１１の温度上昇が検出されると、冷却機構内に循環させられる冷媒の流量を増やしたり、冷媒温度を下げるなどの制御を行うことで、より放熱効果を高めるようにすることができる。このようにしても、半導体パワー素子を動作させつつ、モールド樹脂１１の温度上昇を防ぐこともできる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態のＳｉＣ半導体装置１は、第１実施形態に対して第２半導体チップ８の配線引出構造の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図２は、本実施形態にかかるＳｉＣにて構成された半導体パワー素子を備えたＳｉＣ半導体装置の断面図である。この図に示されるように、本実施形態では、第２半導体チップ８がリード１２、１３に対して電気的に接続された構造とされている。リード１２、１３は、一方のリード１２の一端が第２半導体チップ８の裏面側にはんだ１４を介して電気的に接続され、他方のリード１３の一端が第２半導体チップ８の表面側にはんだ１５を介して電気的に接続されている。そして、各リード１２、１３の他端がモールド樹脂１１から露出させられており、この露出部位において外部との電気的な接続が行えるようになっている。
また、リード１２、１３のうち、リード１２が絶縁材３側に向けて配置されているが、リード１２と絶縁材３とは所定距離離間している。このような配置とすることで、第２半導体チップ８の高さを第１半導体チップ７の高さに近づけ、これらが実質的に同じ高さとなるようにすることで、より的確に、第１半導体チップ７の発熱によって最も高温になる樹脂の近傍の温度をほぼ温度低下なく検出できるようにしてある。
このように、リード１２、１３を用いて第２半導体チップ８と外部との電気的接続構造を構成しても良い。このような構造は、例えば温度センサとしてサーミスタや熱電対などを用いる場合に好適である。
なお、このような構造のＳｉＣ半導体装置１の製造において、リード１２、１３の露出部位を保持した状態でモールド樹脂１１による樹脂モールドを行うことにより、第２半導体チップ８と絶縁材３との距離を一定に保つことができるが、次のような手法によって製造することもできる。例えば、図３に示すように、予め固形にしておいた固体状の樹脂支持台１１ａを用いて、この支持台１１ａの上にリード１２、１３との電気的な接続を行った後の第２半導体チップ８を配置し、この状態で樹脂モールドを行うようにすると良い。このようにしても、第２半導体チップ８と絶縁材３との距離を一定に保った状態で樹脂モールドを行うことができる。この場合、樹脂支持台１１ａとモールド樹脂１１が同一材料であると好ましい。このように、樹脂支持台１１ａとモールド樹脂１１を同一材料にすることで、双方の熱膨張係数が等しくなるため、第１半導体チップ７の発熱の際でも、双方の間で応力が発生しないようにできる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態のＳｉＣ半導体装置１は、第１実施形態に対して第２半導体チップ８の配置場所を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図４は、本実施形態にかかるＳｉＣにて構成された半導体パワー素子を備えたＳｉＣ半導体装置の断面図である。この図に示されるように、本実施形態では、第２半導体チップ８が第１半導体チップ７よりも寸法が小さいものである場合において、第２半導体チップ８を第１半導体チップ７の表面上に配置した構造としている。第１半導体チップ７のうち絶縁材３とは反対側となる表面側には絶縁部材１６が配置されており、この絶縁部材１６が第２半導体チップ８との間に配置されることで、第１半導体チップ７と第２半導体チップ８との間の絶縁が図られている。より詳しくは、第２半導体チップ８の表裏面がはんだ１４、１５を介してリード１２、１３に電気的に接続された構造とされているが、リード１２と第１半導体チップ７との間に絶縁部材１６を配置している。この絶縁部材１６は、第１半導体チップ７の上に別部品として備えられるものであっても良いし、第１半導体チップ７の表面予め形成しておいた絶縁膜などであっても良い。なお、ここではリード１２、１３の引出部位が図示されていないが、紙面垂直方向に引出部位が設けられている。
このように第２半導体チップ８を第１半導体チップ７の上に配置する構造は、第２半導体チップ８に形成される温度センサを発熱部により近づけることができるし、単に第２半導体チップ８を第１半導体チップ７の上に搭載するだけであるため、製造し易い。また、発熱部位の中でも放熱板２から最も遠い場所が最も高温になる可能性が高いことから、第２半導体チップ８を放熱部位の中でも最も放熱板２から遠い位置である第１半導体チップ７の上に搭載すれば、最も高温になる部位の温度を的確に検出することが可能となる。
したがって、第２半導体チップ８を第１半導体チップ７の上に搭載することにより、最も高温になる部位の温度をより的確に検出することが可能な構造にできる。なお、ここでは温度センサが形成された第２半導体チップ８の電気的な配線引出構造を第２実施形態のようにリード１２、１３とした場合について説明したが、第１実施形態のようにボンディングワイヤ１０を用いる形態としても良い。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態のＳｉＣ半導体装置１は、第１実施形態に対して放熱構造を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図５は、本実施形態にかかるＳｉＣにて構成された半導体パワー素子を備えたＳｉＣ半導体装置の断面図である。この図に示されるように、本実施形態では、第１半導体チップ７の表面側にも放熱板１７を配置すると共に絶縁材１８を介して配線パターン１９を形成し、配線パターン１９と第１半導体チップ７の表面側の所望部位とがはんだ２０を介して電気的に接続された構造としている。このように、第１半導体チップ７の表面側にも放熱板１７を備える構造とすることもできる。このように、より放熱効果を高めた構造についても、第１実施形態と同様に温度センサを備えた第２半導体チップ８を備えることができ、第１実施形態と同様の効果を得ることが可能となる。
（他の実施形態）
上記第１、第２実施形態では、第１、第２半導体チップ７、８のように、半導体パワー素子が形成されるチップと温度センサが形成されるチップを別チップとする場合について説明したが、これらを同じ１チップ内に形成しても良い。
１ ＳｉＣ半導体装置
２ 放熱板
３ 絶縁材
４ 配線パターン
７ 第１半導体チップ
８ 第２半導体チップ
１１ モールド樹脂
１１ａ 樹脂支持台
１２、１３ リード
１６ 絶縁部材
１７ 放熱板
１８ 絶縁材
１９ 配線パターン

Claims (7)

  1. 放熱板（２）の上に絶縁材（３）を介して配線パターン（４）に実装され、半導体パワー素子が形成されてなる炭化珪素にて構成された第１半導体チップ（７）を備え、該第１半導体チップ（７）をモールド樹脂（１１）にて覆った炭化珪素半導体装置において、
    前記モールド樹脂（１１）のうち前記第１半導体チップ（７）の周囲を囲み該第１半導体チップ（７）に隣接している当該樹脂の箇所の温度を検出する温度センサを備え、
    前記温度センサと前記第１半導体チップ（７）とは電気的に分離され、かつ、前記温度センサと前記第１半導体チップ（７）との間に前記モールド樹脂（１１）が挟まれることで前記温度センサと前記第１半導体チップ（７）とが離間して配置されていることを特徴とする炭化珪素半導体装置。
  2. 前記温度センサは、前記第１半導体チップ（７）とは別チップとされた第２半導体チップ（８）に形成され、該第２半導体チップ（８）は、前記第１半導体チップ（７）との間に前記モールド樹脂（１１）を挟んだ状態で、前記第１半導体チップ（７）から所定距離離間して配置され、該第２半導体チップ（８）の一面が前記第１半導体チップ（７）の一面に対して対向配置されていることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記第２半導体チップ（８）は、前記絶縁材（３）からの高さが前記第１半導体チップ（７）と同じ高さとされていることを特徴とする請求項２に記載の炭化珪素半導体装置。
  4. 前記第２半導体チップ（８）は、前記絶縁材（３）上に固体状の樹脂支持台（１１ａ）を介して配置され、この樹脂支持台（１１ａ）にて支持された状態で前記モールド樹脂（１１）による樹脂モールドが行われていることを特徴とする請求項２または３に記載の炭化珪素半導体装置。
  5. 前記樹脂支持台（１１ａ）と前記モールド樹脂（１１）が同一材料であることを特徴とする請求項４に記載の炭化珪素半導体装置。
  6. 前記第１半導体チップ（７）のうち前記絶縁材（３）とは反対側となる表面側に、絶縁部材（１６）が配置され、前記第２半導体チップ（８）は、前記絶縁部材（１６）を介して前記第１半導体チップ（７）の表面上に配置されていることを特徴とする請求項２に記載の炭化珪素半導体装置。
  7. 請求項１ないし６のいずれか１つに記載の炭化珪素半導体装置を冷媒が循環させられる冷却機構にて冷却する半導体パワー素子制御システムであって、
    前記温度センサにて前記モールド樹脂（１１）の温度上昇が検出されると、前記冷媒の流動量の増加もしくは前記冷媒の温度低下を行うようになっていることを特徴とする半導体パワー素子制御システム。
JP2011009974A 2011-01-20 2011-01-20 炭化珪素半導体装置 Active JP5549611B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011009974A JP5549611B2 (ja) 2011-01-20 2011-01-20 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011009974A JP5549611B2 (ja) 2011-01-20 2011-01-20 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2012151354A JP2012151354A (ja) 2012-08-09
JP5549611B2 true JP5549611B2 (ja) 2014-07-16

Family

ID=46793316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011009974A Active JP5549611B2 (ja) 2011-01-20 2011-01-20 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP5549611B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062277A (ja) * 2011-09-12 2013-04-04 Toyota Motor Corp 半導体装置とその製造方法
US9035322B2 (en) 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
US9257511B2 (en) 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
JP6354641B2 (ja) * 2015-04-06 2018-07-11 株式会社デンソー 電子装置
JP6791189B2 (ja) * 2018-03-30 2020-11-25 株式会社村田製作所 複合電子部品、定温加熱装置、および複合電子部品の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3972519B2 (ja) * 1999-06-18 2007-09-05 株式会社日立製作所 パワー半導体モジュール
JP2008171940A (ja) * 2007-01-10 2008-07-24 Advics:Kk 負荷駆動装置
JP2010171169A (ja) * 2009-01-22 2010-08-05 Sanken Electric Co Ltd 半導体モジュール及びその制御方法

Also Published As

Publication number Publication date
JP2012151354A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
JP5579234B2 (ja) 電子回路部品の冷却構造及びそれを用いたインバータ装置
JP6253409B2 (ja) 電力用半導体モジュール
JP6037045B2 (ja) 半導体モジュール
JP5549611B2 (ja) 炭化珪素半導体装置
JPWO2014097798A1 (ja) 半導体装置
JP2014003095A (ja) 半導体装置
JP6727428B2 (ja) 半導体装置
JP4952094B2 (ja) 半導体モジュール
JP5062005B2 (ja) 電力半導体装置
JP6848802B2 (ja) 半導体装置
JP2013123014A (ja) 半導体装置
JP2005259753A (ja) 半導体装置
JP2022160154A (ja) 半導体装置
JP4146888B2 (ja) 半導体モジュールと半導体モジュールの製造方法
JP5369868B2 (ja) 半導体装置
JP6360035B2 (ja) 半導体装置
JP5710995B2 (ja) 半導体装置
JP2006332479A (ja) 電力半導体装置
JP2020013923A (ja) 半導体装置
JP2010177619A (ja) 半導体モジュール
EP2178117A1 (en) Power semiconductor module with double side cooling
CN112683411A (zh) 半导体模块
JP4375299B2 (ja) パワー半導体装置
JP4673360B2 (ja) 半導体装置
KR101365501B1 (ko) 반도체장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140505

R151 Written notification of patent or utility model registration

Ref document number: 5549611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250