JP5544805B2 - Manufacturing method of semiconductor substrate - Google Patents
Manufacturing method of semiconductor substrate Download PDFInfo
- Publication number
- JP5544805B2 JP5544805B2 JP2009223674A JP2009223674A JP5544805B2 JP 5544805 B2 JP5544805 B2 JP 5544805B2 JP 2009223674 A JP2009223674 A JP 2009223674A JP 2009223674 A JP2009223674 A JP 2009223674A JP 5544805 B2 JP5544805 B2 JP 5544805B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- heat treatment
- thermal oxide
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 89
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000010410 layer Substances 0.000 claims description 64
- 239000013078 crystal Substances 0.000 claims description 55
- 238000010438 heat treatment Methods 0.000 claims description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 29
- 238000005468 ion implantation Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 25
- 238000011084 recovery Methods 0.000 claims description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000002344 surface layer Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 44
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 16
- 230000001681 protective effect Effects 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000007790 solid phase Substances 0.000 description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910021529 ammonia Inorganic materials 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 4
- 239000005052 trichlorosilane Substances 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- JTJMJGYZQZDUJJ-UHFFFAOYSA-N phencyclidine Chemical compound C1CCCCN1C1(C=2C=CC=CC=2)CCCCC1 JTJMJGYZQZDUJJ-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- JEGUKCSWCFPDGT-UHFFFAOYSA-N h2o hydrate Chemical compound O.O JEGUKCSWCFPDGT-UHFFFAOYSA-N 0.000 description 1
- DKAGJZJALZXOOV-UHFFFAOYSA-N hydrate;hydrochloride Chemical compound O.Cl DKAGJZJALZXOOV-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、シリコン単結晶基板とシリコンエピタキシャル層の間に、選択的に拡散された不純物層（埋め込み拡散層）を有する半導体基板の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor substrate having an impurity layer (buried diffusion layer) selectively diffused between a silicon single crystal substrate and a silicon epitaxial layer.
一般的に半導体デバイスは、シリコン単結晶基板表面に主に作りこまれる。しかし、デバイスによっては性能向上のため、シリコン単結晶基板の内部への拡散層の形成が必要な場合がある。
例えばバイポーラトランジスタにおいては、コレクタ抵抗による電圧降下が電流駆動力を低下させるため、コレクタ抵抗を下げるために、高濃度の埋め込み拡散層を持つ半導体基板（埋め込みシリコンエピタキシャルウェーハ、埋め込みエピウェーハ）が使用される。
Generally, semiconductor devices are mainly built on the surface of a silicon single crystal substrate. However, depending on the device, it may be necessary to form a diffusion layer inside the silicon single crystal substrate in order to improve performance.
For example, in a bipolar transistor, a voltage drop due to a collector resistance lowers the current driving capability. Therefore, a semiconductor substrate (buried silicon epitaxial wafer, buried epiwafer) having a high concentration buried diffusion layer is used to lower the collector resistance. .
埋め込み拡散層の形成方法には、熱拡散法やイオン注入法等がある。このうち、正確な抵抗制御やドーズレンジの広さから、イオン注入法が広く使用されている。
このイオン注入法は、ドープしたい元素をイオン化し、質量分析によりその元素のみを取り出し、電界で加速してシリコン単結晶基板中に打ち込む技術である。また、イオンのドーズ量をイオン一つ一つをカウントしながら注入することができるため、極めて正確に注入することができる。
Examples of the method for forming the buried diffusion layer include a thermal diffusion method and an ion implantation method. Of these, ion implantation is widely used because of accurate resistance control and a wide dose range.
This ion implantation method is a technique in which an element to be doped is ionized, only the element is extracted by mass spectrometry, accelerated by an electric field, and implanted into a silicon single crystal substrate. Further, since the dose amount of ions can be implanted while counting each ion, it can be implanted very accurately.
その一方で、イオン注入は、結晶格子へダメージを与える。そのため、イオン注入後には結晶性回復と注入元素を電気的に活性化させる熱処理が必須となる。
イオン注入によるダメージは、シリコン単結晶基板へ格子欠陥を生じさせる。この格子欠陥のうち、ダメージが少ない段階では点欠陥のままである。しかし、ダメージの増加に伴って欠陥数も増加し、ついにはアモルファス層となることが知られている（例えば特許文献１等参照）。
On the other hand, ion implantation damages the crystal lattice. Therefore, after ion implantation, crystallinity recovery and heat treatment for electrically activating the implanted element are essential.
Damage caused by ion implantation causes lattice defects in the silicon single crystal substrate. Among the lattice defects, the point defects remain at the stage where the damage is small. However, it is known that the number of defects increases with an increase in damage and eventually becomes an amorphous layer (see, for example, Patent Document 1).
このアモルファス層は、温度６００℃以上のアニールを行って、単結晶とアモルファス層との界面から固相エピタキシャル成長をさせることにより結晶性を回復させることができる。 This amorphous layer can be recovered in crystallinity by annealing at a temperature of 600 ° C. or higher and performing solid phase epitaxial growth from the interface between the single crystal and the amorphous layer.
しかし、イオン注入を選択的に行った場合、固相エピタキシャル成長は、単結晶と接する面の全体から成長する。このため、最終的に結晶成長面の繋ぎ目にズレが生じ、アモルファス層であった箇所の一部に結晶欠陥が残留してしまうことになる。
この欠陥は、（１００）結晶の場合、固相エピタキシャル成長速度の面方位依存のため、パターンエッジ近傍に生じる。
However, when ion implantation is selectively performed, solid phase epitaxial growth grows from the entire surface in contact with the single crystal. For this reason, a gap is finally generated at the joint of the crystal growth surface, and crystal defects remain in a part of the portion that was an amorphous layer.
In the case of the (100) crystal, this defect occurs in the vicinity of the pattern edge because of the plane orientation dependence of the solid phase epitaxial growth rate.
そして、この状態でシリコン単結晶基板のイオン注入側の表面にエピタキシャル成長によりシリコンエピタキシャル層を形成すると、残留欠陥を核とした積層欠陥がパターンエッジ近傍に発生してしまい、デバイス特性に悪影響を及ぼす。 In this state, if a silicon epitaxial layer is formed on the surface of the silicon single crystal substrate on the ion implantation side by epitaxial growth, a stacking fault having a residual defect as a nucleus occurs near the pattern edge, which adversely affects device characteristics.
本発明は、上記問題を鑑みてなされたものであり、イオン注入後のアニール後に生じる残留欠陥を除去することができ、その後シリコンエピタキシャル層を形成しても積層欠陥を生じない、高品質な半導体基板の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and can remove residual defects generated after annealing after ion implantation, and does not cause stacking faults even if a silicon epitaxial layer is formed thereafter. An object is to provide a method for manufacturing a substrate.
上記課題を解決するため、本発明では、半導体基板の製造方法であって、少なくとも、シリコン単結晶基板に選択的にイオン注入を行う工程と、該イオン注入後に、前記シリコン単結晶基板の結晶性を回復させる回復熱処理と前記注入イオンを拡散させる拡散熱処理を行う熱処理工程と、該熱処理後に、前記イオン注入工程によって前記シリコン単結晶基板の表面層に形成されたアモルファス層の全部を取り込む厚さの熱酸化膜を形成する熱酸化膜形成工程と、該形成された熱酸化膜を除去する工程と、該熱酸化膜を除去した表面上にエピタキシャル層を形成する工程と、を有することを特徴とする半導体基板の製造方法を提供する。 In order to solve the above-described problems, the present invention provides a method for manufacturing a semiconductor substrate, comprising at least a step of selectively implanting ions into a silicon single crystal substrate, and a crystallinity of the silicon single crystal substrate after the ion implantation. A heat treatment step of performing a recovery heat treatment for recovering the diffusion and a diffusion heat treatment for diffusing the implanted ions; A thermal oxide film forming step of forming a thermal oxide film; a step of removing the formed thermal oxide film; and a step of forming an epitaxial layer on the surface from which the thermal oxide film has been removed. A method for manufacturing a semiconductor substrate is provided.
このように、イオン注入によってアモルファス化した領域を固相エピタキシャル成長によって回復させる際に発生する欠陥を除去するために、拡散熱処理を施した後に当該アモルファス層の全てを取り込む厚さの熱酸化膜を形成し、またその熱酸化膜を除去する。
これによって、イオン注入によりアモルファス化したシリコン単結晶基板の表面層領域において、結晶性回復熱処理により生じる結晶の繋ぎ目の欠陥（残留欠陥とも記載）を、熱酸化膜に取り込むことができる。そしてこの熱酸化膜を除去することによって、その後のエピタキシャル層形成の際に積層欠陥の核となる残留欠陥を除去でき、エピタキシャル層に積層欠陥が生じることを防止できる。よって、良好な結晶性のエピタキシャル層を有する半導体基板の製造が可能となる。
In this way, in order to remove defects that occur when amorphized by ion implantation is recovered by solid phase epitaxial growth, a thermal oxide film with a thickness that captures all of the amorphous layer is formed after performing diffusion heat treatment. Then, the thermal oxide film is removed.
Thereby, in the surface layer region of the silicon single crystal substrate made amorphous by ion implantation, crystal joint defects (also referred to as residual defects) generated by the crystallinity recovery heat treatment can be taken into the thermal oxide film. By removing this thermal oxide film, it is possible to remove a residual defect that becomes a nucleus of a stacking fault in the subsequent epitaxial layer formation, and to prevent a stacking fault from occurring in the epitaxial layer. Therefore, it is possible to manufacture a semiconductor substrate having a good crystalline epitaxial layer.
ここで、前記熱酸化膜形成工程は、前記熱処理工程の前記拡散熱処理に続けて連続して行うことが好ましい。
このように、熱酸化膜形成工程を拡散熱処理に続けて連続して行うことによって、個別に熱処理炉を準備せずに済み、また降温・昇温等の工程を省略することができ、効率的に熱処理を行って熱酸化膜を形成することができる。よって、半導体基板を効率よく製造することができ、製造コストの削減を図ることができる。
Here, it is preferable that the thermal oxide film forming step is performed continuously following the diffusion heat treatment of the heat treatment step.
In this way, by performing the thermal oxide film formation step continuously following the diffusion heat treatment, it is not necessary to prepare a separate heat treatment furnace, and steps such as temperature reduction / temperature increase can be omitted, which is efficient. A thermal oxide film can be formed by heat treatment. Therefore, the semiconductor substrate can be efficiently manufactured, and the manufacturing cost can be reduced.
また、前記熱酸化膜形成工程は、水蒸気雰囲気で行うことが好ましい。
このように、熱酸化膜形成工程が水蒸気雰囲気での熱処理であれば、酸化速度が速いため、アモルファス層の厚さの全部を取り込む熱酸化膜を短時間で形成することができ、半導体基板を効率よく製造することができる。
The thermal oxide film forming step is preferably performed in a water vapor atmosphere.
Thus, if the thermal oxide film formation process is a heat treatment in a water vapor atmosphere, the oxidation rate is fast, so a thermal oxide film that captures the entire thickness of the amorphous layer can be formed in a short time, and the semiconductor substrate can be formed. It can be manufactured efficiently.
そして、前記半導体基板は、バイポーラデバイスの製造に使用されるものとすることが好ましい。
上述のように、本発明によれば、埋め込み拡散層が形成され、かつエピタキシャル層に結晶欠陥のない半導体基板を効率よく製造することができる。従って、埋め込み拡散層が必要なバイポーラデバイスに好適な半導体基板である。
And it is preferable that the said semiconductor substrate shall be used for manufacture of a bipolar device.
As described above, according to the present invention, it is possible to efficiently manufacture a semiconductor substrate in which a buried diffusion layer is formed and the epitaxial layer has no crystal defects. Therefore, it is a semiconductor substrate suitable for a bipolar device that requires a buried diffusion layer.
以上説明したように、本発明によれば、イオン注入によりアモルファス化したシリコン単結晶基板の表層領域において、結晶性回復熱処理により生じる結晶の繋ぎ目の欠陥を熱酸化膜に取り込むことで除去するので、その後のエピタキシャル層に積層欠陥を生じさせない良好な半導体基板の製造が可能となり、例えばバイポーラデバイスの製造に好適な半導体基板を提供することができる。 As described above, according to the present invention, in the surface layer region of a silicon single crystal substrate that has been amorphized by ion implantation, defects in the crystal joints generated by crystallinity recovery heat treatment are removed by incorporating them into the thermal oxide film. Then, it becomes possible to manufacture a good semiconductor substrate that does not cause stacking faults in the subsequent epitaxial layer, and for example, it is possible to provide a semiconductor substrate suitable for manufacturing a bipolar device.
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。図１は、本発明の半導体基板の製造方法の一例の概略を示した工程フローである。 Hereinafter, the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto. FIG. 1 is a process flow showing an outline of an example of a method for producing a semiconductor substrate of the present invention.
まず、図１（ａ）に示す様に、シリコン単結晶基板１１を用意し、熱酸化によりプロテクト酸化膜１２を形成する。この熱酸化膜は選択的に拡散を行うためのプロテクト膜（マスク酸化膜）として機能するものである。またその厚さは、１μｍ程度が望ましい。
First, as shown in FIG. 1A, a silicon
次に、埋め込み拡散層を形成するため、選択的なイオン注入を行うことができるようにするために、図１（ｂ）に示すように、プロテクト酸化膜１２上に、フォトリソグラフィーによりレジストパターンを形成し、フォトレジスト膜１３を形成する。
Next, in order to enable selective ion implantation to form a buried diffusion layer, a resist pattern is formed on the
そして、図１（ｃ）に示すように、このフォトレジスト膜１３をマスクとして、例えばバッファード沸酸によるウェットエッチングにより、フォトレジスト膜１３の無い部分のプロテクト酸化膜１２を選択除去する。この除去工程は、ウェットエッチングの他に、ドライエッチングによって行うこともできる。
Then, as shown in FIG. 1C, using this
次に、図１（ｄ）に示すように、不要となったフォトレジスト膜１３を、例えば硫酸過水で除去洗浄し、プロテクト酸化膜によるプロテクトパターンを形成する。
Next, as shown in FIG. 1D, the
その後、図１（ｅ）に示すように、イオン注入装置によって、シリコン単結晶基板１１に対してイオン注入処理を行う。
このとき、プロテクト酸化膜１２の開口された位置のみに選択的にイオンは注入される。また、イオン注入された箇所のシリコン単結晶基板の表面は、ダメージによりアモルファス層１４となる。
このイオン注入前に、表面保護膜として、薄い注入前酸化膜をあらかじめ形成しておいても良い。
イオン注入される元素としては、デバイス設計に応じて、ｐ型のドーパントとしてはボロンなどを、ｎ型のドーパントとしては、砒素やリン、アンチモンなどを挙げることができる。
Thereafter, as shown in FIG. 1E, ion implantation processing is performed on the silicon
At this time, ions are selectively implanted only into the opened position of the
Before this ion implantation, a thin pre-implantation oxide film may be formed in advance as a surface protective film.
Examples of the ion-implanted element include boron as a p-type dopant and arsenic, phosphorus, antimony, and the like as an n-type dopant, depending on the device design.
次に、図１（ｆ）に示すように、結晶性を回復させる回復熱処理を行う。
一般的に、イオン注入ダメージにより生じたアモルファス層は、５００℃以上で固相エピタキシャル成長により単結晶化させることができる。その成長速度は高温になるほど速いが、例えば６００℃の場合は４０ｎｍ／ｍｉｎである。
しかし、この熱処理における固相エピタキシャル成長によってアモルファス層１４の結晶性の回復は図れるが、この時点では、結晶成長面の繋ぎ目による結晶欠陥１５が残る。
Next, as shown in FIG. 1F, a recovery heat treatment for recovering the crystallinity is performed.
Generally, an amorphous layer generated by ion implantation damage can be single-crystallized by solid phase epitaxial growth at 500 ° C. or higher. The growth rate is faster as the temperature is higher, but for example, it is 40 nm / min at 600 ° C.
However, although the crystallinity of the
そして、図１（ｇ）に示すように、先に注入したイオンを拡散させるための拡散熱処理を行い、拡散層１６を形成する。
このときの温度と時間は、所望の拡散深さになる様に自由に設定できる。また、雰囲気については、表面に高濃度にドープされた注入イオンの外方拡散を抑制し、かつ必要以上の酸化膜への偏析を抑制するため、窒素で希釈した微量酸素雰囲気で行うことが望ましい。
Then, as shown in FIG. 1G, diffusion heat treatment for diffusing previously implanted ions is performed to form the
The temperature and time at this time can be freely set so as to obtain a desired diffusion depth. Further, the atmosphere is preferably performed in a trace oxygen atmosphere diluted with nitrogen in order to suppress outward diffusion of implanted ions highly doped on the surface and to suppress segregation to an oxide film more than necessary. .
その後、図１（ｇ）に示すように、固相エピタキシャル成長後にアモルファス層領域であった部分に残留した結晶の繋ぎ目である残留欠陥１５を除去するため、アモルファス層１４の全部を取り込む厚さの熱酸化膜１７を形成する。
Thereafter, as shown in FIG. 1 (g), in order to remove the
ここで、アモルファス層の全部を取り込む熱酸化膜の厚さの決定方法の一例について簡単に示すが、もちろんこれに限定されるものではない。
まず、イオン注入直後に断面ＴＥＭ等によってアモルファス層の厚さを観察する。
また、熱酸化膜は、シリコン単結晶基板の表面を基準とした場合、表面より上方向の成長厚さと、下方向（シリコン単結晶基板側）への成長厚さの割合は、上方向：下方向＝５６：４４である。従って、残留欠陥を除去するために、下方向側（シリコン単結晶基板側）に酸化膜を例えば１００ｎｍ以上成長させるには、トータルの酸化膜厚が２２７ｎｍ以上必要となる。よって、２２７ｎｍの厚さの酸化膜を形成することによって、アモルファス層の全部を取り込む、すなわち残留欠陥を除去するために必要な厚さの熱酸化膜を形成することができる。
Here, an example of a method for determining the thickness of the thermal oxide film that takes in all of the amorphous layer will be briefly described, but the present invention is not limited to this.
First, immediately after the ion implantation, the thickness of the amorphous layer is observed by a cross-sectional TEM or the like.
In addition, when the thermal oxide film is based on the surface of the silicon single crystal substrate, the ratio of the growth thickness above the surface and the growth thickness downward (on the silicon single crystal substrate side) is upward: down Direction = 56: 44. Accordingly, in order to remove the residual defects, in order to grow an oxide film of, for example, 100 nm or more on the lower side (silicon single crystal substrate side), a total oxide film thickness of 227 nm or more is required. Therefore, by forming an oxide film having a thickness of 227 nm, it is possible to form a thermal oxide film having a thickness necessary for capturing the entire amorphous layer, that is, for removing residual defects.
ここで、この熱酸化膜を形成する工程（ｇ）は、水蒸気雰囲気で行うことができる。
水蒸気雰囲気で熱処理することによって、酸化速度を速くすることができ、所望の厚さの酸化膜を短時間で形成することができる。よって、アモルファス層の全て（残留欠陥の存在する領域）を取り込む熱酸化膜を短時間で形成することができ、製造コストを低減することができる。
Here, the step (g) of forming the thermal oxide film can be performed in a water vapor atmosphere.
By performing heat treatment in a water vapor atmosphere, the oxidation rate can be increased and an oxide film having a desired thickness can be formed in a short time. Therefore, a thermal oxide film that takes in all of the amorphous layer (region where residual defects exist) can be formed in a short time, and the manufacturing cost can be reduced.
なお、上述の工程（ｆ）−（ｇ）の結晶性回復熱処理（固相エピタキシャル成長）、注入イオン（ドーパント）の電気的な活性化及び拡散のための熱処理、残留欠陥を除去する熱酸化膜を形成するための熱処理は、図２に示す様に、連続して行うことができる。
また、それぞれ別個に熱処理を行うことができるし、回復熱処理のみ、熱酸化膜形成工程のみ別個に行うようにすることもできる。
このように、熱酸化膜形成工程を拡散熱処理に続けて行うことによって、個別に熱処理を行う場合に比べて効率的に熱酸化膜を形成することができる。従って、イオン注入によって生じたアモルファス層の全部を取り込む厚さの酸化膜を効率よく形成することができ、残留欠陥を効率よく除去できる。これによって積層欠陥のない半導体基板を効率よく製造することができ、製造コストの削減を図ることができる。
It should be noted that the crystallinity recovery heat treatment (solid phase epitaxial growth) in the above steps (f) to (g), the heat treatment for the electrical activation and diffusion of implanted ions (dopants), and the thermal oxide film for removing residual defects. The heat treatment for forming can be continuously performed as shown in FIG.
Further, the heat treatment can be performed separately, or only the recovery heat treatment and only the thermal oxide film forming step can be performed separately.
As described above, by performing the thermal oxide film formation step subsequent to the diffusion heat treatment, the thermal oxide film can be formed more efficiently than in the case of performing the heat treatment individually. Therefore, it is possible to efficiently form an oxide film having a thickness that takes in all of the amorphous layer generated by ion implantation, and it is possible to efficiently remove residual defects. As a result, a semiconductor substrate free from stacking faults can be efficiently manufactured, and the manufacturing cost can be reduced.
次に、図１（ｈ）に示すように、熱酸化膜１７を除去する。
この熱酸化膜の除去は、例えば、フッ酸でエッチング除去したのち、一般的なアンモニア過水、塩酸過水洗浄を行って、表面を清浄にすることができる。
Next, as shown in FIG. 1H, the
The thermal oxide film can be removed by, for example, etching and removing with hydrofluoric acid, and then cleaning the surface with a general ammonia / water hydrochloric acid / water wash.
その後、図１（ｉ）に示すように、熱酸化膜１７を除去した表面にエピタキシャル層１８を形成して、埋め込み拡散層を有する半導体基板１０が製造される。
このエピタキシャル層形成の条件は、一般的なものでよく、例えば、Ｈ２をキャリアガスとしてＳｉＨＣｌ３等のソースガスをチャンバー内に導入し、サセプタ上に配置した上記シリコン単結晶基板の主表面上に、１０５０〜１２５０℃程度でＣＶＤ法により、エピタキシャル成長させればよい。
また気相成長させるエピタキシャル層の物性（厚さ、導電型、抵抗率など）は、後に作製するデバイスに適するように任意に選択することができる。
Thereafter, as shown in FIG. 1I, an
The conditions for this epitaxial layer formation may be general, for example, on the main surface of the silicon single crystal substrate disposed on the susceptor by introducing a source gas such as SiHCl 3 into the chamber using H 2 as a carrier gas. Further, it may be epitaxially grown at about 1050 to 1250 ° C. by the CVD method.
Further, the physical properties (thickness, conductivity type, resistivity, etc.) of the epitaxial layer to be vapor-grown can be arbitrarily selected so as to be suitable for a device to be manufactured later.
上述のような半導体基板の製造方法によって得られた半導体基板は、選択的なイオン注入後の結晶性回復熱処理によっても除去しきれない結晶成長面の繋ぎ目のズレ（残留欠陥）を熱酸化膜によって取り込ませて除去するため、その後のエピタキシャル層の形成の際に、この残留欠陥を核にして発生する積層欠陥が形成されることはない。
従って、エピタキシャル層に結晶欠陥、特に積層欠陥がない半導体基板を製造できるものとなっている。このため、結晶欠陥がない埋め込み拡散層を有する半導体基板を高歩留りで得られるものであり、このような半導体基板は、例えばバイポーラデバイス等、基板に埋め込み拡散層が必要な半導体デバイス用基板に好適である。
The semiconductor substrate obtained by the method for manufacturing a semiconductor substrate as described above has a thermal oxide film that has misalignment (residual defects) in the crystal growth surface that cannot be removed even by crystallinity recovery heat treatment after selective ion implantation. Therefore, in the subsequent formation of the epitaxial layer, stacking faults that are generated with the residual defects as nuclei are not formed.
Therefore, it is possible to manufacture a semiconductor substrate in which the epitaxial layer has no crystal defects, particularly stacking faults. Therefore, a semiconductor substrate having a buried diffusion layer free from crystal defects can be obtained at a high yield. Such a semiconductor substrate is suitable for a substrate for a semiconductor device that requires a buried diffusion layer in the substrate, such as a bipolar device. It is.
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１，２）
図１に示す様な半導体基板の製造方法によって、半導体基板を製造した。
具体的には、まずシリコン単結晶基板を２枚用意し、熱酸化により厚さ１μｍのプロテクト酸化膜を形成した。
次に、フォトリソグラフィーによりパターンを付けたフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして、バッファード沸酸によるウェットエッチングにより、レジストの無い部分のプロテクト酸化膜を選択除去した。そして、不要となったフォトレジスト膜を、硫酸過水で除去洗浄した。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
(Examples 1 and 2)
A semiconductor substrate was manufactured by the method for manufacturing a semiconductor substrate as shown in FIG.
Specifically, first, two silicon single crystal substrates were prepared, and a protective oxide film having a thickness of 1 μm was formed by thermal oxidation.
Next, a patterned photoresist film was formed by photolithography, and using this photoresist film as a mask, a portion of the protective oxide film without the resist was selectively removed by wet etching with buffered hydrofluoric acid. The unnecessary photoresist film was removed and washed with sulfuric acid / hydrogen peroxide.
次に、イオン注入装置にシリコン単結晶基板を導入し、アンチモンを、ドーズ量８×１０１５／ｃｍ２、加速エネルギー１５０ｋｅＶの条件にて、イオン注入した。
この注入直後の状態で、注入された部分を断面ＴＥＭにて観察した。その結果を図４に示す。図４に示すように、表面のアモルファス層の厚さは１３１ｎｍになっていることが確認された。なお、Ｃ−Ｄｅｐｏは、ＴＥＭ観察用のカーボン保護膜である。
Next, a silicon single crystal substrate was introduced into the ion implantation apparatus, and antimony was ion-implanted under the conditions of a dose amount of 8 × 10 15 / cm 2 and an acceleration energy of 150 keV.
Immediately after this injection, the injected portion was observed with a cross-sectional TEM. The result is shown in FIG. As shown in FIG. 4, it was confirmed that the thickness of the amorphous layer on the surface was 131 nm. C-Depo is a carbon protective film for TEM observation.
次に、結晶性回復熱処理として、Ｎ２：Ｏ２＝１０：０．１の雰囲気にて、８００℃，１０分の条件の熱処理を行った。
そして、そのままのガス雰囲気にて温度を１２５０℃まで昇温し、先に注入したアンチモンを拡散させた。
Next, as the crystallinity recovery heat treatment, heat treatment was performed at 800 ° C. for 10 minutes in an atmosphere of N 2 : O 2 = 10: 0.1.
Then, the temperature was raised to 1250 ° C. in the same gas atmosphere, and the previously injected antimony was diffused.
次に、熱酸化膜の形成熱処理を、ウェット雰囲気（水蒸気雰囲気）にて行った。
本実施例１，２の場合、アモルファス層の厚さが１３１ｎｍであったので、表面からシリコン単結晶基板側へ１３１ｎｍ以上の酸化膜を成長させるためには、熱酸化膜のトータルの厚さが２９８ｎｍ以上必要となる。
そこで、トータルの酸化膜の厚さを５００ｎｍ（実施例１）、３４０ｎｍ（実施例２）とした。これによりシリコン単結晶基板側への酸化膜成長厚さはそれぞれ２２０ｎｍ（実施例１）、１５０ｎｍ（実施例２）となった。
Next, heat treatment for forming the thermal oxide film was performed in a wet atmosphere (water vapor atmosphere).
In the case of Examples 1 and 2, since the thickness of the amorphous layer was 131 nm, in order to grow an oxide film of 131 nm or more from the surface to the silicon single crystal substrate side, the total thickness of the thermal oxide film was 298 nm or more is required.
Therefore, the total oxide film thickness was set to 500 nm (Example 1) and 340 nm (Example 2). As a result, the oxide film growth thickness on the silicon single crystal substrate side was 220 nm (Example 1) and 150 nm (Example 2), respectively.
次に、先に形成した熱酸化膜をフッ酸でエッチング除去したのち、一般的なアンモニア過水、塩酸過水洗浄を行い、表面を清浄にした。
その後、ソースガスとしてトリクロロシラン、成長温度１１４０℃の条件によって、厚さ７μｍのエピタキシャル層を気相成長させ、半導体基板を製造した。
そして、製造した半導体基板を、選択エッチングにより結晶欠陥を浮き上がらせる処理をしたのち、光学顕微鏡にて積層欠陥の密度をカウントした。その結果を下記表１にそれぞれ示す。
Next, the previously formed thermal oxide film was removed by etching with hydrofluoric acid, and then the surface was cleaned by performing a general ammonia / water / hydrochloric acid cleaning.
Thereafter, an epitaxial layer having a thickness of 7 μm was vapor-phase grown under conditions of trichlorosilane as a source gas and a growth temperature of 1140 ° C. to manufacture a semiconductor substrate.
The manufactured semiconductor substrate was subjected to a process of raising crystal defects by selective etching, and the density of stacking faults was counted with an optical microscope. The results are shown in Table 1 below.
（比較例１）
図６に示す様な半導体基板の製造方法によって、半導体基板を製造した。
まず、図６（ａ）に示す様に、シリコン単結晶基板３１を用意し、熱酸化により厚さ１μｍのプロテクト酸化膜３２を形成した。
次に、図６（ｂ）に示すように、フォトリソグラフィーによりパターンを付けたフォトレジスト膜３３を形成し、このフォトレジスト膜３３をマスクとして、バッファード沸酸によるウェットエッチングにより、レジストの無い部分のプロテクト酸化膜を選択除去した（図６（ｃ））。そして、不要となったフォトレジスト膜３３を、硫酸過水で除去洗浄した（図６（ｄ））。
(Comparative Example 1)
A semiconductor substrate was manufactured by the semiconductor substrate manufacturing method as shown in FIG.
First, as shown in FIG. 6A, a silicon
Next, as shown in FIG. 6B, a
次に、図６（ｅ）に示すように、イオン注入装置内にシリコン単結晶基板３１を導入し、アンチモンを、ドーズ量８×１０１５／ｃｍ２、加速エネルギー１５０ｋｅＶの条件にて、イオン注入した。
この注入直後の状態で、注入された部分を断面ＴＥＭにて観察したところ、図４に示すように、表面のアモルファス層３４の厚さは、実施例１、２と同様に１３１ｎｍになっていることが確認された。
Next, as shown in FIG. 6E, a silicon
When the injected portion was observed with a cross-sectional TEM immediately after this injection, the thickness of the
次に、図６（ｆ）に示すように、結晶性回復熱処理として、Ｎ２：Ｏ２＝１０：０．１の雰囲気にて、８００℃，１０分の条件の熱処理を行った。しかし、この熱処理における固相エピタキシャル成長によって結晶性の回復を図れるが、結晶成長面の繋ぎ目による結晶欠陥３５が残った。
そして、図６（ｇ）に示すように、そのままのガス雰囲気にて温度を１２５０℃まで昇温し、先に注入したアンチモンを拡散させ、拡散層３６を形成した。
Next, as shown in FIG. 6 (f), as the crystallinity recovery heat treatment, heat treatment was performed at 800 ° C. for 10 minutes in an atmosphere of N 2 : O 2 = 10: 0.1. However, although the crystallinity can be recovered by solid phase epitaxial growth in this heat treatment,
Then, as shown in FIG. 6G, the temperature was raised to 1250 ° C. in the same gas atmosphere, and the antimony previously injected was diffused to form a
その後、図６（ｇ）に示すように、熱酸化膜３７として、トータル厚２００ｎｍの熱酸化膜を形成した。この場合、シリコン単結晶基板側への酸化膜成長厚は８８ｎｍとなり、残留欠陥を除去するために必要な１３１ｎｍ以上の膜厚を満たさないものとした。従って、基板中には、図６（ｈ）に示すような欠陥３９が残ったままとなる。
Thereafter, as shown in FIG. 6G, a thermal oxide film having a total thickness of 200 nm was formed as the
次に、図６（ｈ）に示すように、先に形成した熱酸化膜３７をフッ酸でエッチング除去したのち、一般的なアンモニア過水、塩酸過水洗浄を行い、表面を清浄にした。
その後、図６（ｉ）に示すように、ソースガスとしてトリクロロシラン、成長温度１１４０℃の条件によって、厚さ７μｍのエピタキシャル層３８を気相成長させ、半導体基板３０を製造した。この場合、欠陥３９を核とした積層欠陥４０が形成されることになる。
そして、実施例１，２と同様に、製造した半導体基板の表面の欠陥密度を評価した。その結果も表１に示す。
Next, as shown in FIG. 6 (h), the previously formed
Thereafter, as shown in FIG. 6I, the
And the defect density of the surface of the manufactured semiconductor substrate was evaluated similarly to Example 1,2. The results are also shown in Table 1.
アモルファスであった領域の残留欠陥を十分に除去できていない比較例１の半導体基板では高密度の積層欠陥が観察された。これに対し、十分に残留欠陥を除去できた実施例１，２では、積層欠陥の発生はなく、良好な結晶性のエピタキシャル層を形成することができた。 High density stacking faults were observed in the semiconductor substrate of Comparative Example 1 in which the remaining defects in the amorphous region could not be sufficiently removed. On the other hand, in Examples 1 and 2 in which the residual defects were sufficiently removed, no stacking fault was generated, and an excellent crystalline epitaxial layer could be formed.
（実施例３，４）
図３に示す様な半導体基板の製造方法によって、半導体基板を製造した。
図３（ａ）−（ｄ）までは、図１と略同じ工程を行った。
(Examples 3 and 4)
A semiconductor substrate was manufactured by the method for manufacturing a semiconductor substrate as shown in FIG.
Up to FIGS. 3A to 3D, substantially the same steps as in FIG. 1 were performed.
次に、図３（ｅ）に示すように、イオン注入装置内にシリコン単結晶基板１１を導入し、ボロンを、ドーズ量１×１０１６／ｃｍ２、加速エネルギー２０ｋｅＶの条件にて、イオン注入した。
この注入直後の状態で、注入された部分を断面ＴＥＭにて観察したところ、図５に示すように、表面のアモルファス層１４’の厚さは８８ｎｍになっていることが確認された。
Next, as shown in FIG. 3E, a silicon
When the injected portion was observed with a cross-sectional TEM immediately after the injection, it was confirmed that the thickness of the amorphous layer 14 'on the surface was 88 nm as shown in FIG.
次に、図３（ｆ）に示すように、結晶性回復熱処理として、Ｎ２：Ｏ２＝１０：０．１の雰囲気にて、８００℃，１０分の条件の熱処理を行った。しかし、この熱処理における固相エピタキシャル成長によって結晶性の回復を図れるが、結晶成長面の繋ぎ目による結晶欠陥１５’が残った。
そして、図３（ｇ）に示すように、そのままのガス雰囲気にて温度を１２５０℃まで昇温し、先に注入したボロンを拡散させ、拡散層１６’を形成した。
Next, as shown in FIG. 3 (f), as the crystallinity recovery heat treatment, heat treatment was performed under the conditions of 800 ° C. and 10 minutes in an atmosphere of N 2 : O 2 = 10: 0.1. However, although the crystallinity can be recovered by solid phase epitaxial growth in this heat treatment,
Then, as shown in FIG. 3G, the temperature was raised to 1250 ° C. in the same gas atmosphere, and the previously implanted boron was diffused to form a
次に、図３（ｇ）に示すように、熱酸化膜１７’の形成熱処理を、ウェット雰囲気（水蒸気雰囲気）にて行った。
本実施例３，４の場合、アモルファス層の厚さが８８ｎｍであったので、表面からシリコン単結晶基板側へ８８ｎｍ以上の酸化膜が成長するためには、熱酸化膜のトータルの厚さが２００ｎｍ以上必要となる。
そこで、トータルの酸化膜の厚さを３４０ｎｍ（実施例３）、２３０ｎｍ（実施例４）とした。これによりシリコン単結晶基板側への酸化膜成長厚はそれぞれ１５０ｎｍ（実施例３）、１００ｎｍ（実施例４）となった。
Next, as shown in FIG. 3G, the heat treatment for forming the
In the case of Examples 3 and 4, since the thickness of the amorphous layer was 88 nm, in order for an oxide film of 88 nm or more to grow from the surface to the silicon single crystal substrate side, the total thickness of the thermal oxide film was 200 nm or more is required.
Therefore, the total oxide film thickness was set to 340 nm (Example 3) and 230 nm (Example 4). As a result, the oxide film growth thickness on the silicon single crystal substrate side became 150 nm (Example 3) and 100 nm (Example 4), respectively.
次に、図３（ｈ）に示すように、先に形成した熱酸化膜１７’をフッ酸でエッチング除去したのち、一般的なアンモニア過水、塩酸過水洗浄を行い、表面を清浄にした。
その後、図３（ｉ）に示すように、ソースガスとしてトリクロロシラン、成長温度１１４０℃の条件によって、厚さ７μｍのエピタキシャル層１８を気相成長させ、半導体基板１０’を製造した。
そして、実施例１，２、比較例１と同様に、製造した半導体基板の表面の欠陥密度を評価した。その結果を表２に示す。
Next, as shown in FIG. 3 (h), the previously formed thermal oxide film 17 'was removed by etching with hydrofluoric acid, and then the surface was cleaned by performing a general ammonia / water / hydrochloric acid cleaning. .
Thereafter, as shown in FIG. 3I, the
Then, similarly to Examples 1 and 2 and Comparative Example 1, the defect density on the surface of the manufactured semiconductor substrate was evaluated. The results are shown in Table 2.
（比較例２）
図７に示す様な半導体基板の製造方法によって、半導体基板を製造した。
図７（ａ）−（ｄ）までは、図６と略同じ工程を行った。
(Comparative Example 2)
A semiconductor substrate was manufactured by the semiconductor substrate manufacturing method as shown in FIG.
7A to 7D, substantially the same steps as in FIG. 6 were performed.
次に、図７（ｅ）に示すように、イオン注入装置内にシリコン単結晶基板３１を導入し、ボロンを、ドーズ量１×１０１６／ｃｍ２、加速エネルギー２０ｋｅＶの条件にて、イオン注入した。
この注入直後の状態で、注入された部分を断面ＴＥＭにて観察したところ、図５に示すように、表面のアモルファス層３４’の厚さは８８ｎｍになっていることが確認された。
Next, as shown in FIG. 7E, a silicon
When the injected portion was observed with a cross-section TEM in the state immediately after the injection, it was confirmed that the thickness of the amorphous layer 34 'on the surface was 88 nm as shown in FIG.
次に、図７（ｆ）に示すように、結晶性回復熱処理として、Ｎ２：Ｏ２＝１０：０．１の雰囲気にて、８００℃，１０分の条件の熱処理を行った。しかし、この熱処理における固相エピタキシャル成長によって結晶性の回復を図れるが、結晶成長面の繋ぎ目による結晶欠陥３５’が残った。
そして、図７（ｇ）に示すように、そのままのガス雰囲気にて温度を１２５０℃まで昇温し、先に注入したボロンを拡散させ、拡散層３６’を形成した。
Next, as shown in FIG. 7 (f), as the crystallinity recovery heat treatment, heat treatment was performed at 800 ° C. for 10 minutes in an atmosphere of N 2 : O 2 = 10: 0.1. However, although the crystallinity can be recovered by solid phase epitaxial growth in this heat treatment,
Then, as shown in FIG. 7G, the temperature was raised to 1250 ° C. in the same gas atmosphere, and the previously implanted boron was diffused to form a
その後、図７（ｇ）に示すように、熱酸化膜３７’として、トータル厚１１０ｎｍの熱酸化膜を形成した。この場合、Ｓｉ基板側への酸化膜成長厚は５０ｎｍとなり、残留欠陥を除去するために必要な８８ｎｍ以上の膜厚を満たさないものとなる。従って、図７（ｈ）に示すような欠陥３９’が残留することとなる。 Thereafter, as shown in FIG. 7G, a thermal oxide film having a total thickness of 110 nm was formed as the thermal oxide film 37 '. In this case, the thickness of the oxide film grown on the Si substrate side is 50 nm, which does not satisfy the film thickness of 88 nm or more necessary for removing residual defects. Therefore, a defect 39 'as shown in FIG. 7 (h) remains.
次に、図７（ｈ）に示すように、先に形成した熱酸化膜３７’をフッ酸でエッチング除去したのち、一般的なアンモニア過水、塩酸過水洗浄を行い、表面を清浄にした。
その後、図７（ｉ）に示すように、ソースガスとしてトリクロロシラン、成長温度１１４０℃の条件によって、厚さ７μｍのエピタキシャル層３８を気相成長させ、半導体基板３０’を製造した。この場合、欠陥３９’を核とした積層欠陥４０’が形成されることになる。
そして、実施例３，４と同様に、製造した半導体基板の表面の欠陥密度を評価した。その結果を表２に示す。
Next, as shown in FIG. 7 (h), the previously formed thermal oxide film 37 'was removed by etching with hydrofluoric acid, and then the surface was cleaned by performing a general ammonia / water and hydrochloric acid / water washing. .
Thereafter, as shown in FIG. 7I, a 7 μm-
Then, similarly to Examples 3 and 4, the defect density on the surface of the manufactured semiconductor substrate was evaluated. The results are shown in Table 2.
アモルファス層であった領域の残留欠陥を十分に除去できていない比較例２では、比較例１と同様に高密度の積層欠陥が観察された。これに対し、残留欠陥を十分に除去できた実施例３，４では、積層欠陥の発生はなく、良好な結晶性のエピタキシャル層を形成することができた。 In Comparative Example 2 in which residual defects in the region that was an amorphous layer could not be sufficiently removed, high-density stacking faults were observed as in Comparative Example 1. On the other hand, in Examples 3 and 4 in which the residual defects were sufficiently removed, no stacking fault was generated, and an excellent crystalline epitaxial layer could be formed.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.
１０，１０’，３０，３０’…半導体基板、
１１，３１…シリコン単結晶基板、
１２，３２…プロテクト酸化膜、
１３，３３…フォトレジスト膜、
１４，１４’，３４，３４’…アモルファス層、
１５，１５’，３５，３５’…結晶欠陥、
１６，１６’，３６，３６’…拡散層、
１７，１７’，３７，３７’…熱酸化膜、
１８，３８…エピタキシャル層、
３９，３９’…欠陥、
４０，４０’…積層欠陥。
10, 10 ', 30, 30' ... semiconductor substrate,
11, 31 ... silicon single crystal substrate,
12, 32 ... Protect oxide film,
13, 33 ... Photoresist film,
14, 14 ', 34, 34' ... amorphous layer,
15, 15 ', 35, 35' ... crystal defects,
16, 16 ', 36, 36' ... diffusion layer,
17, 17 ', 37, 37' ... thermal oxide film,
18, 38 ... epitaxial layer,
39,39 '... defects,
40, 40 '... stacking fault.
Claims (4)
少なくとも、シリコン単結晶基板に選択的にイオン注入を行う工程と、該イオン注入工程で形成されるアモルファス層の厚さを測定しておく工程と、
該イオン注入後に、前記シリコン単結晶基板の結晶性を回復させる回復熱処理と前記注入イオンを拡散させる拡散熱処理を行う熱処理工程と、
該熱処理後に、前記イオン注入工程によって前記シリコン単結晶基板の表面層に形成されていた前記アモルファス層であった部分の全部を取り込む厚さの熱酸化膜を形成する熱酸化膜形成工程と、
該形成された熱酸化膜を除去する工程と、
該熱酸化膜を除去した表面上にエピタキシャル層を形成する工程と、を有することを特徴とする半導体基板の製造方法。 A method for manufacturing a semiconductor substrate, comprising:
At least a step of selectively implanting ions into the silicon single crystal substrate, a step of measuring the thickness of the amorphous layer formed in the ion implantation step, and
A heat treatment step of performing a recovery heat treatment for recovering the crystallinity of the silicon single crystal substrate and a diffusion heat treatment for diffusing the implanted ions after the ion implantation;
After the heat treatment, and the thermal oxide film forming step of forming the ion implantation process by the thickness thermal oxide film to capture all of the amorphous layer is a portion was Tei formed on the surface layer of the silicon single crystal substrate,
Removing the formed thermal oxide film;
And a step of forming an epitaxial layer on the surface from which the thermal oxide film has been removed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009223674A JP5544805B2 (en) | 2009-09-29 | 2009-09-29 | Manufacturing method of semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009223674A JP5544805B2 (en) | 2009-09-29 | 2009-09-29 | Manufacturing method of semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011077066A JP2011077066A (en) | 2011-04-14 |
| JP5544805B2 true JP5544805B2 (en) | 2014-07-09 |
Family
ID=44020791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009223674A Active JP5544805B2 (en) | 2009-09-29 | 2009-09-29 | Manufacturing method of semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5544805B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013125904A (en) * | 2011-12-15 | 2013-06-24 | Shin Etsu Handotai Co Ltd | Manufacturing method of epitaxial wafer with embedding region |
| JP2014179528A (en) * | 2013-03-15 | 2014-09-25 | Mitsubishi Electric Corp | Semiconductor element manufacturing method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2747919B2 (en) * | 1989-01-21 | 1998-05-06 | 日本電信電話株式会社 | Method for manufacturing semiconductor integrated circuit having buried diffusion layer |
| JPH0479228A (en) * | 1990-07-21 | 1992-03-12 | Sony Corp | Formation of semiconductor layer |
| JPH04349636A (en) * | 1991-05-27 | 1992-12-04 | Nippon Telegr & Teleph Corp <Ntt> | Impurity diffusion method |
| JP3727482B2 (en) * | 1998-06-05 | 2005-12-14 | セイコーインスツル株式会社 | Manufacturing method of semiconductor device |
| US6407014B1 (en) * | 1999-12-16 | 2002-06-18 | Philips Electronics North America Corporation | Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices |
-
2009
- 2009-09-29 JP JP2009223674A patent/JP5544805B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011077066A (en) | 2011-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101669603B1 (en) | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element | |
| US9620615B2 (en) | IGBT manufacturing method | |
| KR101020958B1 (en) | Method for manufacturing a gallium oxide substrate, light emitting device and method for fabricating the same | |
| CN104781918A (en) | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element | |
| JPS62208638A (en) | Manufacture of semiconductor device | |
| JP2009049411A (en) | Method for manufacturing ssoi substrate | |
| JP6107068B2 (en) | Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method | |
| JP5544805B2 (en) | Manufacturing method of semiconductor substrate | |
| JP4677890B2 (en) | Method for manufacturing buried diffusion epitaxial wafer and buried diffusion epitaxial wafer | |
| JP6280301B2 (en) | Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method | |
| JP2014099457A (en) | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor | |
| JP2010109141A (en) | Manufacturing method of semiconductor substrate | |
| JP5200412B2 (en) | Manufacturing method of SOI substrate | |
| JPH06216137A (en) | Semiconductor device and manufacture thereof | |
| CN108010840B (en) | Method for manufacturing doped semiconductor device and semiconductor device | |
| JPH0737893A (en) | Semiconductor device and manufacture thereof | |
| JPH05235005A (en) | Semiconductor substrate and manufacture thereof | |
| JP2010135533A (en) | Manufacturing method of embedded diffused silicon epitaxial wafer | |
| JP5245180B2 (en) | Manufacturing method of semiconductor device | |
| CN101924052B (en) | Method for quickly detecting drift defects of epitaxial patterns | |
| JP4826993B2 (en) | Method for producing p-type silicon single crystal wafer | |
| JP6597215B2 (en) | Manufacturing method of semiconductor device | |
| JP6834932B2 (en) | Manufacturing method of support substrate for bonded wafer and manufacturing method of bonded wafer | |
| JP6361779B2 (en) | Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method | |
| JP2019094254A (en) | Method for manufacturing diamond semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5544805 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |