JP5540699B2

JP5540699B2 - Power converter

Info

Publication number: JP5540699B2
Application number: JP2009297898A
Authority: JP
Inventors: 章弘小高; 貴志飯田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-12-28
Filing date: 2009-12-28
Publication date: 2014-07-02
Anticipated expiration: 2029-12-28
Also published as: JP2011139593A

Description

本発明は、交流電源を整流した直流電力を交流電力に変換して電動機を駆動する電力変換装置に関する。 The present invention relates to a power converter that drives a motor by converting DC power obtained by rectifying an AC power source into AC power.

電力変換装置を用いて２つの巻線を有する電動機（以下、２相電動機という）を可変速駆動するものとしては、例えば特許文献１に示すものが知られている。
図２はこの種の電力変換装置の従来技術を示す回路図であり、１は単相交流電源、２は２つの巻線２ａ，２ｂを備えた２相電動機、３は電力変換装置である。 For example, Japanese Patent Application Laid-Open No. H10-260260 discloses a variable speed drive of an electric motor having two windings (hereinafter referred to as a two-phase electric motor) using a power converter.
FIG. 2 is a circuit diagram showing the prior art of this type of power converter, wherein 1 is a single-phase AC power source, 2 is a two-phase motor provided with two windings 2a and 2b, and 3 is a power converter.

電力変換装置３は、単相倍電圧整流回路３１とインバータ回路３２とから構成されている。単相倍電圧整流回路３１は、ダイオードＤ_PとダイオードＤ_Nとを２個直列に接続して構成したダイオード直列回路と、コンデンサＣ_PとコンデンサＣ_Nとを２個直列に接続して構成したコンデンサ直列回路とを並列接続して構成している。インバータ回路３２は、ＩＧＢＴ等のスイッチング素子とダイオードとを逆並列に接続して構成した第１の半導体スイッチＴ_MPと半導体スイッチＴ_MNとを直列接続して構成した第１の半導体スイッチ直列回路と、半導体スイッチＴ_APと半導体スイッチＴ_ANとを直列接続して構成した第２の半導体スイッチ直列回路とを並列接続して構成している。なお、４１はコンデンサＣ_Pの電圧Ｅ_dpを検出する電圧検出手段、４２はコンデンサＣ_Nの電圧Ｅ_dnを検出する電圧検出手段である。 The power conversion device 3 includes a single-phase voltage doubler rectifier circuit 31 and an inverter circuit 32. The single-phase voltage doubler rectifier circuit 31 is configured by connecting a diode series circuit in which two diodes D _P and D _N are connected in series, and two capacitors C _P and C _{N in} series. A capacitor series circuit is connected in parallel. The inverter circuit 32 includes a first semiconductor switch series circuit configured by connecting in series a first semiconductor switch _TMP and a semiconductor switch _TMN that are configured by connecting switching elements such as IGBTs and diodes in antiparallel. The semiconductor switch _TAP and the semiconductor switch _TAN are connected in series to a second semiconductor switch series circuit configured in series. The voltage detecting means for detecting a voltage E _dp of the capacitor C _P is 41, 42 is a voltage detecting means for detecting the voltage E _dn of the capacitor C _N.

また、電力変換装置３は、半導体スイッチＴ_MPと半導体スイッチＴ_MNとの直列接続点，半導体スイッチＴ_APと半導体スイッチＴ_ANとの直列接続点，コンデンサＣ_PとコンデンサＣ_Nとの直列接続点に３つの出力端子Ｍ，Ａ，Ｃを備え、負荷である２相電動機２に接続されている。そして、インバータ回路３２により、出力端子Ｍ−Ｃ間電圧ｖ_MCおよび出力端子Ａ−Ｃ間の電圧ｖ_ACの振幅および周波数を調整することにより、２相電動機２の可変速駆動を実現するのであるが、このような２相電動機２を電力変換装置３で可変速駆動する場合には、電気的に９０度位相の異なる電圧を２相電動機２に印加し、その電圧の大きさと周波数とを調整することにより２相電動機２の可変速駆動を行っている。 The power converter 3, the series connection point of the semiconductor switches T _MP and the semiconductor switch T _MN, series connection point between the semiconductor switch T _AP and semiconductor switches T _AN, the series connection point between the capacitor C _P and capacitor C _N Are provided with three output terminals M, A, and C, and are connected to a two-phase motor 2 as a load. The inverter circuit 32 adjusts the amplitude and frequency of the voltage v _MC between the output terminals M and C and the voltage v _AC between the output terminals A and C, thereby realizing variable speed driving of the two-phase motor 2. However, when such a two-phase motor 2 is driven at a variable speed by the power conversion device 3, voltages that are electrically different in phase by 90 degrees are applied to the two-phase motor 2 and the magnitude and frequency of the voltage are adjusted. By doing so, the variable speed drive of the two-phase motor 2 is performed.

図３は図２の制御装置１０の構成を示すブロック図である。図において、電圧指令生成手段１１では、外部から入力されるか、あるいは電力変換制御装置３自身で生成した出力周波数指令ｆ^*に基づいて、出力端子Ｍ−Ｃ間，Ａ−Ｃ間の出力電圧指令ｖ_MC ^*，ｖ_AC ^*を演算する。これら出力電圧指令ｖ_MC ^*，ｖ_AC ^*から例えば数１を用いて振幅が１のキャリア三角波と比較するための変調信号λ_MC ^*，λ_AC ^*を演算する。 FIG. 3 is a block diagram showing a configuration of the control device 10 of FIG. In the figure, the voltage command generating means 11 outputs the output voltage between the output terminals MC and AC based on the output frequency command f ^* input from the outside or generated by the power conversion control device 3 itself. The commands v _MC ^* and v _AC ^* are calculated. From these output voltage commands v _MC ^* and v _AC ^* , for example, the modulation signals λ _MC ^* and λ _AC ^* for comparison with a carrier triangular wave having an amplitude of 1 are calculated using Equation 1.

ここで、
Ｅ_dp：コンデンサＣ_Pの電圧検出値
Ｅ_dn：コンデンサＣ_Nの電圧検出値
ｖ_XC ^*：出力端子Ｍ−Ｃ間，Ａ−Ｃ間の出力電圧指令（ＸはＭまたはＡ）
すなわち、図３に示すように、出力電圧指令ｖ_MC ^*は、除算器１３ａに入力され、加算器１２により加算されたコンデンサＣ_Pの電圧検出値Ｅ_dpとコンデンサＣ_Nの電圧検出値Ｅ_dnとの加算値Ｅ_dp＋Ｅ_dnによって除算される。一方、除算器１４ではコンデンサＣ_Pの電圧検出値Ｅ_dpが前記加算値Ｅ_dp＋Ｅ_dnによって除算され、この除算された値Ｅ_dp／（Ｅ_dp＋Ｅ_dn）が加算器１５ａにより除算器１３ａの出力ｖ_MC ^*／（Ｅ_dp＋Ｅ_dn）に加算されて変調信号λ_MC ^*を演算する。同様に、出力電圧指令ｖ_AC ^*は、除算器１３ｂに入力されて前記加算値Ｅ_dp＋Ｅ_dnによって除算され、加算器１５ｂにより除算器１３ｂの出力ｖ_AC ^*／（Ｅ_dp＋Ｅ_dn）に除算器１４の出力Ｅ_dp／（Ｅ_dp＋Ｅ_dn）が加算されて変調信号λ_AC ^*を演算する。 here,
E _dp : Voltage detection value of capacitor C _P E _dn : Voltage detection value of capacitor C _N v _XC ^* : Output voltage command between output terminals _{MC and} AC (X is M or A)
That is, as shown in FIG. 3, the output voltage command v _MC ^* is input to the divider 13a, and the voltage detection value E _dp of the capacitor C _P and the voltage detection value E _dn of the capacitor C _N added by the adder 12. And the addition value E _dp + E _dn . On the other hand, in the divider 14, the voltage detection value E _dp of the capacitor C _P is divided by the added value E _dp + E _dn , and this divided value E _dp / (E _dp + E _dn ) is added to the divider 13a by the adder 15a. The modulation signal λ _MC ^* is calculated by adding to the output v _MC ^* / (E _dp + E _dn ). Similarly, the output voltage command v _AC ^* is input to the divider 13b, divided by the added value E _dp + E _dn , and divided by the adder 15b to the output v _AC ^* / (E _dp + E _dn ) of the divider 13b. The output E _dp / (E _dp + E _dn ) of the unit 14 is added to calculate the modulation signal λ _AC ^* .

このように演算された変調信号λ_MC ^*，λ_AC ^*とキャリア発生器１６からの三角波キャリアとをそれぞれ比較器１７ａ，１７ｂにより比較し、半導体スイッチＴ_MP，Ｔ_MN，Ｔ_AP，Ｔ_ANの各ＩＧＢＴのオンオフ信号を得て所望の出力線間電圧を得るようにしている。 The thus calculated modulation signals λ _MC ^* , λ _AC ^* and the triangular wave carrier from the carrier generator 16 are compared by the comparators 17a, 17b, respectively, and the semiconductor switches T _MP , T _MN , T _AP , T _AN are compared. An ON / OFF signal of each IGBT is obtained to obtain a desired output line voltage.

特開平３−７８４９４号公報Japanese Patent Laid-Open No. 3-78494

従来の電力変換装置３では、２つのコンデンサＣ_P，コンデンサＣ_Nの電圧が不平衡になることがある。この現象は、特に電力変換装置３の出力周波数が低い場合に顕著となり、どちらか一方のコンデンサの電圧が著しく増加するとともに、他方のコンデンサの電圧が著しく低下する。このような場合、電圧が増加するコンデンサではコンデンサの耐圧を超える虞がある。 In the conventional power converting apparatus 3, sometimes two capacitors C _P, the voltage of the capacitor C _N becomes unbalanced. This phenomenon becomes prominent particularly when the output frequency of the power conversion device 3 is low, and the voltage of one of the capacitors increases remarkably and the voltage of the other capacitor decreases remarkably. In such a case, a capacitor whose voltage increases may exceed the withstand voltage of the capacitor.

この２つのコンデンサが不平衡になる理由を以下に説明する。
図２に示した電力変換装置３において、説明を簡単にするために入力の整流ダイオードＤ_p，Ｄ_nに流れる電流を無視すると、コンデンサＣ_Pに流れる電流は、半導体スイッチ（ＩＧＢＴ）Ｔ_MPに流れる電流ｉ_TMPと半導体スイッチ（ＩＧＢＴ）Ｔ_APに流れる電流ｉ_TAPとの和になる。同様に、コンデンサＣ_Nに流れる電流は、半導体スイッチＴ_MNに流れる電流ｉ_TMNと半導体スイッチＴ_ANに流れる電流ｉ_TANとの和になる。 The reason why these two capacitors are unbalanced will be described below.
The power converter 3 shown in FIG. 2, the rectifier diode D _p of the input in order to simplify the explanation, ignoring the current flowing through the D _n, the current flowing through the capacitor C _P is the semiconductor switch (IGBT) T _MP the sum of the currents i _TAP flowing through the current i _TMP and the semiconductor switch (IGBT) T _AP flowing. Similarly, the current flowing through the capacitor C _N is the sum of the currents i _TAN flowing through the current i _TMN and semiconductor switches T _AN flowing through the semiconductor switch T _MN.

一方、図４は上アームの半導体スイッチＴ_MP，Ｔ_APに流れる電流の概念波形図を示すものであり、図示のごとく上アームのＩＧＢＴに流れる電流ｉ_TXPはパルス列波形となる（以下、ＸはＭまたはＡとする）。 On the other hand, FIG. 4 shows a conceptual waveform diagram of the current flowing through the upper arm semiconductor switches T _MP and T _AP , and the current i _TXP flowing through the upper arm IGBT as shown in the figure becomes a pulse train waveform (hereinafter, X is M or A).

次に、パルス列電流の平均値ｉ_TXP(AVG)を計算する。図５は、三角波キャリアの１周期分の電流波形を示したものである。キャリア１周期内にＩＧＢＴに電流が流れる時間比率は、変調率λ_xそのものであるので、出力電流の大きさをＩとすれば，キャリア１周期内の電流平均値ｉ_TXP(AVG)は数２で表せる。 Next, the average value i _{TXP (AVG)} of the pulse train current is calculated. FIG. 5 shows a current waveform for one cycle of the triangular wave carrier. Since the time ratio of the current flowing through the IGBT within one carrier cycle is the modulation factor λ _x itself, if the output current is I, the average current value i _{TXP (AVG)} within one carrier cycle is It can be expressed as

ここで、Ｍ相，Ａ相の出力電流をそれぞれｉ_M，ｉ_Aとおけば、半導体スイッチＴ_MP，Ｔ_APに流れるパルス列電流の平均値ｉ_TMP(AVG)，ｉ_TAP(AVG)は、数２に数１を代入してそれぞれ次の数３，数４で表せる。 Here, if the M-phase and A-phase output currents are i _M and i _A , respectively, the average values i _{TMP (AVG)} and i _{TAP (AVG)} of the pulse train currents flowing through the semiconductor switches T _MP and T _AP are Substituting equation 1 into 2, it can be expressed by the following equations 3 and 4.

このとき、コンデンサＣ_pに流れるパルス列電流の平均値ｉ_CP(AVG)は、半導体スイッチＴ_MPと半導体スイッチＴ_APとに流れるパルス列電流の平均値の和として考えることができるから、数５で表すことができる。 At this time, the average value i _{CP (AVG)} of the pulse train current flowing through the capacitor C _p can be considered as the sum of the average values of the pulse train currents flowing through the semiconductor switch T _MP and the semiconductor switch T _AP. be able to.

以上の数式を用いてコンデンサＣ_Pに流入する電流ｉ_CP(AVG)を計算した例を図６に示す。ただし、図６（ａ）（ｂ）に示すように、ここでの計算は電力変換装置３の負荷として先述の２相電動機２を想定し、出力端子Ａ−Ｃ間電圧ｖ_ACを出力端子Ｍ−Ｃ間電圧ｖ_MCに対して電気的に９０度位相を進ませた場合の例であり、またコンデンサの静電容量値は十分大きく、かつコンデンサの電圧変動はないものとし、さらに負荷に流れる電流も理想的な正弦波電流とした場合の計算結果である。 Figure 6 shows the example of calculation of the current i _{CP (AVG)} flowing into the capacitor C _P using the above equations. However, as shown in FIGS. 6A and 6B, the calculation here assumes the above-described two-phase motor 2 as a load of the power conversion device 3, and the output terminal A-C voltage v _AC is set as the output terminal M. This is an example in which the phase is electrically advanced 90 degrees with respect to the voltage V _MC between −C, the capacitance value of the capacitor is sufficiently large, and there is no voltage fluctuation of the capacitor, and further flows to the load. The current is also a calculation result when an ideal sine wave current is used.

図６（ｃ）のコンデンサＣ_pの電流ｉ_CP(AVG)に着目すると、電流ｉ_CP(AVG)には出力周波数成分を含んだ脈動成分が含まれていることがわかる。コンデンサ電圧は脈動成分だけを考えると、コンデンサＣ_Pの電圧脈動成分Δｖ_CPは、電流ｉ_CP(AVG)を用いて次式で表せる。 Focusing on the current i _{CP (AVG} ) of the capacitor C _{p in} FIG. 6C, it can be seen that the current i _{CP (AVG)} includes a pulsation component including an output frequency component. When the capacitor voltage considered only pulsating components, the voltage ripple component Delta] v _CP of the capacitor C _P is expressed by the following equation using the current i _{CP (AVG).}

すなわち、図６（ｃ）に示したように、コンデンサＣ_pの電流ｉ_CP(AVG)は電力変換装置３の出力周波数成分を含んだ脈動電流になることから、コンデンサＣ_Pには脈動電圧が発生する。同様な理由でコンデンサＣ_Nにも脈動電圧が発生する。このときコンデンサＣ_PとコンデンサＣ_Nの脈動電圧は、互いに位相が反転したような状態となることから、コンデンサＣ_PとコンデンサＣ_Nの電圧が不平衡となる。 That is, as shown in FIG. 6 (c), the capacitor C _p of the current i _{CP (AVG)} from becoming a pulsating current containing the output frequency components of the power converter 3, the pulsating voltage to capacitor C _P Occur. Pulsation voltage is generated in the capacitor C _N for the same reason. At this time, the pulsating voltages of the capacitor C _P and the capacitor C _N are in a state in which the phases are reversed with each other, so that the voltages of the capacitor C _P and the capacitor C _N become unbalanced.

ここで、数６から明らかなように、出力周波数が低いほど、コンデンサＣ_Pの電圧の脈動成分Δｖ_CPは大きくなり、また、２つのコンデンサＣ_PとコンデンサＣ_Nとの電圧差も出力周波数が低いほど大きくなる。 Here, as the number 6 is apparent, the lower the output frequency, pulsation component Delta] v _CP of the voltage of the capacitor C _P becomes large, the voltage difference between the two capacitors C _P and capacitor C _N is also the output frequency The lower the value, the larger.

上述のように、従来の電力変換装置３では２つのコンデンサが不平衡になるため、コンデンサの静電容量値を必要以上に高くするか、もしくは２つのコンデンサの電圧を平衡させるための回路を新たに追加する等、コンデンサの電圧上昇を抑制するための対策をとる必要があり、電力変換装置３が大型かつ高価になるという問題があった。 As described above, since the two capacitors are unbalanced in the conventional power conversion device 3, a circuit for increasing the capacitance value of the capacitors more than necessary or balancing the voltages of the two capacitors is newly provided. For example, it is necessary to take measures for suppressing the voltage rise of the capacitor, and the power converter 3 becomes large and expensive.

この発明は、上記問題を解消し、２つのコンデンサの電圧のアンバランスを抑制し、小型で安価な電力変換装置を提供することを目的とする。 An object of the present invention is to solve the above-described problem, to suppress a voltage imbalance between two capacitors, and to provide a small and inexpensive power conversion device.

上記目的を達成するために、この発明は、第１の半導体スイッチと第２の半導体スイッチとを直列に接続して構成した第１の半導体スイッチ直列回路と、第３の半導体スイッチと第４の半導体スイッチとを直列に接続して構成した第２の半導体スイッチ直列回路と，第１のコンデンサと第２のコンデンサとを直列に接続して構成したコンデンサ直列回路とを並列接続し、前記第１の半導体スイッチと前記第２の半導体スイッチの直列接続点，前記第３の半導体スイッチと前記第４の半導体スイッチの直列接続点，前記第１のコンデンサと前記第２のコンデンサの直列接続点を負荷への接続端子とした電力変換装置において、電力変換装置の出力電圧指令を生成する電圧指令生成手段と、前記第１のコンデンサの電圧と前記第２のコンデンサの電圧との偏差を演算する電圧偏差演算手段と、出力周波数に基づいて前記偏差の増幅ゲインを調整するゲイン調整手段と、前記偏差に前記増幅ゲインを乗じた値を前記出力電圧指令に加算する加算手段とを備えるものである。 In order to achieve the above object, the present invention provides a first semiconductor switch series circuit configured by connecting a first semiconductor switch and a second semiconductor switch in series, a third semiconductor switch, and a fourth semiconductor switch. A second semiconductor switch series circuit configured by connecting semiconductor switches in series and a capacitor series circuit configured by connecting a first capacitor and a second capacitor in series are connected in parallel, and Loaded at a series connection point of the semiconductor switch and the second semiconductor switch, a series connection point of the third semiconductor switch and the fourth semiconductor switch, and a series connection point of the first capacitor and the second capacitor In the power converter as a connection terminal to the power converter, voltage command generating means for generating an output voltage command of the power converter, the voltage of the first capacitor, and the second capacitor Adds the voltage deviation calculating means for calculating a deviation between the pressure, a gain adjusting means for adjusting the amplification gain of the deviation on the basis of the output frequency, the value obtained by multiplying the amplification gain in the difference to the output voltage command Adding means .

この発明に係る電力変換装置によれば、２つのコンデンサ電圧の偏差の増幅ゲインを出力周波数に基づいて調整し、この偏差を増幅した値により出力電圧指令を補正して新たな出力電圧指令を生成することにより、２つのコンデンサの電圧のアンバランスを抑制することができる。この結果、コンデンサの静電容量値を必要以上に高くしたり、２つのコンデンサの電圧を平衡させるための回路を追加する必要がなくなるので、小型で安価な電力変換装置を提供することが可能になる。 According to the power conversion device of the present invention, the amplification gain of the deviation between the two capacitor voltages is adjusted based on the output frequency, and the output voltage command is corrected by a value obtained by amplifying the deviation to generate a new output voltage command. By doing so, the imbalance of the voltage of two capacitors can be suppressed. As a result, it is not necessary to increase the capacitance value of the capacitor more than necessary or to add a circuit for balancing the voltages of the two capacitors, so that it is possible to provide a small and inexpensive power conversion device. Become.

この発明の実施の形態を示すブロック図Block diagram showing an embodiment of the present invention 電力変換装置を示す回路図Circuit diagram showing power converter 従来の制御装置の構成を示すブロック図Block diagram showing the configuration of a conventional control device 上アームの半導体スイッチに流れる電流の概念波形図Conceptual waveform diagram of current flowing in semiconductor switch of upper arm 三角波キャリアの１周期分の電流の概念波形図Conceptual waveform diagram of current for one period of triangular wave carrier コンデンサに流入する電流の概念波形図Conceptual waveform diagram of current flowing into the capacitor

図１はこの発明の電力変換装置３の制御装置１０の構成を示すブロック図である。ここで、図３と同一機能を有するものについては同一の符号を付してその説明を省略する。
従来技術と異なる点は、２つのコンデンサＣ_P，Ｃ_Nの電圧検出値Ｅ_dpと電圧検出値Ｅ_dnとの偏差を演算する加算器２１，出力周波数指令ｆ^*に基づいて増幅ゲインを調整するゲイン演算部２２，乗算器２３，加算器２４ａ，２４ｂからなる不平衡抑制手段２０を新たに追加した点である。この不平衡抑制手段２０では、２つのコンデンサＣ_P，Ｃ_Nの電圧検出値Ｅ_dpと電圧検出値Ｅ_dnとの差電圧Ｅ_dp−Ｅ_dnにゲイン演算部２２で演算されたゲインを乗じた値を出力電圧指令ｖ_MC ^*，ｖ_AC ^*の補正量としてそれぞれ加算し、新たな出力電圧指令ｖ_MC ^**，ｖ_AC ^**を生成する。 FIG. 1 is a block diagram showing the configuration of the control device 10 of the power conversion device 3 of the present invention. Here, components having the same functions as those in FIG.
The difference from the prior art is that the amplification gain is adjusted based on the adder 21 that calculates the deviation between the voltage detection value E _dp and the voltage detection value E _dn of the two capacitors C _P and C _N and the output frequency command f ^*. This is a point in which an unbalance suppression means 20 including a gain calculation unit 22, a multiplier 23, and adders 24a and 24b is newly added. In this unbalance suppression means 20, the difference voltage E _dp −E _dn between the voltage detection value E _dp and the voltage detection value E _dn of the two capacitors C _P and C _N is multiplied by the gain calculated by the gain calculation unit 22. The values are added as correction amounts of the output voltage commands v _MC ^* and v _AC ^* , respectively, and new output voltage commands v _MC ^** and v _AC ^** are generated.

このような構成において、例えば、コンデンサＣ_Pの電圧が上昇し、コンデンサＣ_Nの電圧が減少すると、上アームの半導体スイッチＴ_MP，Ｔ_APのオン時間を増加させ、下アームの半導体スイッチＴ_MN，Ｔ_ANのオン時間を減少させることになる。すなわち、コンデンサＣ_Pの電圧が上昇し、コンデンサＣ_Nの電圧が減少した際には、加算器２１で求めたコンデンサＣ_Pの電圧検出値Ｅ_dpとコンデンサＣ_Nの電圧検出値Ｅ_dnとの差電圧を乗算器２３でゲイン倍した値が、加算器２４ａ，２４ｂにより出力電圧指令ｖ_MC ^*，ｖ_AC ^*にそれぞれ加算されて新たな出力電圧指令ｖ_MC ^**，ｖ_AC ^**が得られる。これにより、上アームの半導体スイッチＴ_MP，Ｔ_APのオン時間を増加させ、下アームの半導体スイッチＴ_MN，Ｔ_ANのオン時間を減少させることになる。これは、上側コンデンサＣ_Pから流出する電流を増加させ、下側コンデンサＣ_Nに流入する電流を減少させることになるから、結果としてコンデンサの電圧不平衡を抑制する作用となる。 In such a configuration, for example, when the voltage of the capacitor C _P rises and the voltage of the capacitor C _N decreases, the on-time of the upper arm semiconductor switches T _MP and T _AP is increased, and the lower arm semiconductor switch T _MN is increased. , _TAN on time is reduced. That is, when the voltage of the capacitor C _P rises and the voltage of the capacitor C _N decreases, the voltage detection value E _dp of the capacitor C _P obtained by the adder 21 and the voltage detection value E _dn of the capacitor C _N The value obtained by multiplying the difference voltage by the multiplier 23 is added to the output voltage commands v _MC ^* and v _AC ^* by the adders 24a and 24b, respectively, thereby obtaining new output voltage commands v _MC ^** and v _AC ^**. It is done. As a result, the on-time of the upper-arm semiconductor switches T _MP and T _AP is increased, and the on-time of the lower-arm semiconductor switches T _MN and T _AN is decreased. This increases the current flowing out of the upper capacitor C _P, because would reduce the current flowing into the lower capacitor C _N, the effect of suppressing voltage unbalance of the capacitor as a result.

逆に、コンデンサＣ_Pの電圧が減少し、コンデンサＣ_Nの電圧が上昇した際には、加算器２１で求めたコンデンサＣ_Pの電圧検出値Ｅ_dpとコンデンサＣ_Nの電圧検出値Ｅ_dnとの差電圧を乗算器２３でゲイン倍した値はマイナスの補正量となる。この補正量が加算器２４ａ，２４ｂにより出力電圧指令ｖ_MC ^*，ｖ_AC ^*にそれぞれ加算されることになるから、下アームの半導体スイッチＴ_MN，Ｔ_ANのオン時間を増加させ、上アームの半導体スイッチＴ_MP，Ｔ_APのオン時間を減少させることになる。これは、下側コンデンサＣ_Nから流出する電流を増加させ、上側コンデンサＣ_Pに流入する電流を減少させることになるから、結果としてコンデンサの電圧不平衡を抑制する作用となる。 On the contrary, when the voltage of the capacitor C _P decreases and the voltage of the capacitor C _N increases, the voltage detection value E _dp of the capacitor C _P obtained by the adder 21 and the voltage detection value E _dn of the capacitor C _N A value obtained by multiplying the difference voltage by the gain by the multiplier 23 is a negative correction amount. Since this correction amount is added to the output voltage commands v _MC ^* and v _AC ^* by the adders 24a and 24b, respectively, the ON time of the lower arm semiconductor switches T _MN and T _AN is increased, and the upper arm The on-time of the semiconductor switches T _MP and T _AP is reduced. This increases the current flowing out from the lower capacitor C _N and decreases the current flowing into the upper capacitor C _P , resulting in the effect of suppressing the voltage imbalance of the capacitor.

このように、コンデンサＣ_Pの電圧検出値Ｅ_dpとコンデンサＣ_Nの電圧検出値Ｅ_dnとの差電圧に基づいて新たな出力電圧指令ｖ_MC ^**，ｖ_AC ^**を得ることにより、２つのコンデンサＣ_P，Ｃ_Nの電圧のアンバランスを抑制することが可能になる。 Thus, by obtaining new output voltage commands v _MC ^** and v _AC ^** based on the voltage difference between the voltage detection value E _dp of the capacitor C _P and the voltage detection value E _dn of the capacitor C _N , 2 It is possible to suppress the voltage imbalance of the two capacitors C _P and C _N.

ところで、上記のコンデンサ電圧の不平衡抑制手段２０を適用した場合、所望とする出力電圧指令に２つのコンデンサ電圧の差電圧を重畳することになるから、当然のことながら電力変換装置３の出力電圧ｖ_MC，ｖ_ACは本来の所望とする電圧ｖ_MC ^*，ｖ_AC ^*が出力されない。電力変換装置３の負荷として電動機を考えた場合、このような状態で運転を継続すると、出力電圧が著しく歪み、結果としてトルクの脈動を引き起こし、電動機から騒音，振動が発生する虞がある。 By the way, when the capacitor voltage unbalance suppression means 20 is applied, a difference voltage between the two capacitor voltages is superimposed on a desired output voltage command. As for v _MC and v _AC, the originally desired voltages v _MC ^* and v _AC ^* are not output. When the electric motor is considered as the load of the power conversion device 3, if the operation is continued in such a state, the output voltage is significantly distorted, resulting in torque pulsation, and there is a possibility that noise and vibration are generated from the electric motor.

しかしながら、前述したとおりコンデンサの電圧不平衡は、電力変換装置３の出力周波数が低いほど顕著になることから、図１のゲイン演算部２２に示すように、ゲイン演算部２２に出力周波数指令ｆ^*を入力し、この出力周波数指令ｆ^*の増加に応じて増幅ゲインを低減させるようにすればよい。さらに、ある運転周波数以上ではコンデンサ電圧の不平衡抑制を行わなくてもよいことが予め分かっていれば、その運転周波数を予めゲイン演算部２２に設定しておき、この設定された運転周波数以上では偏差増幅ゲインを０とするようにしてもよい。 However, the voltage unbalance of the capacitor as described above, from becoming noticeable lower the output frequency of the power converter 3, as shown in the gain computing section 22 of FIG. 1, the output to the gain calculating unit 22 a frequency instruction f ^* And the amplification gain may be reduced as the output frequency command f ^* increases. Furthermore, if it is known in advance that it is not necessary to suppress unbalance suppression of the capacitor voltage at a certain operating frequency or higher, the operating frequency is set in the gain calculation unit 22 in advance, and at or above this set operating frequency. The deviation amplification gain may be set to zero.

このように制御することで，低周波数時、すなわち電動機の始動時に、コンデンサ電圧の不平衡を抑制するように電力変換装置３が動作し、起動時のみ若干の振動が電動機より発生するものの問題なく始動でき、一旦始動が完了して運転周波数が高い状態で運転しているときには、２つのコンデンサの電圧アンバランスが著しく大きくなることもなく、所望の出力電圧を出力できる。 By controlling in this way, the power conversion device 3 operates so as to suppress unbalance of the capacitor voltage at a low frequency, that is, at the start of the motor, and there is no problem although slight vibration is generated from the motor only at the time of starting. When the engine can be started and once the operation is completed and the operation frequency is high, the voltage imbalance between the two capacitors is not significantly increased, and a desired output voltage can be output.

１…単相交流電源、２…２相電動機、３…電力変換装置、３１…単相倍電圧整流回路、３２…インバータ回路、１１…電圧指令生成手段、１６…キャリア発生器、２２…ゲイン演算部。
DESCRIPTION OF SYMBOLS 1 ... Single phase alternating current power supply, 2 ... Two phase motor, 3 ... Power converter, 31 ... Single phase voltage doubler rectifier circuit, 32 ... Inverter circuit, 11 ... Voltage command production | generation means, 16 ... Carrier generator, 22 ... Gain calculation Department.

Claims

第１の半導体スイッチと第２の半導体スイッチとを直列に接続して構成した第１の半導体スイッチ直列回路と、第３の半導体スイッチと第４の半導体スイッチとを直列に接続して構成した第２の半導体スイッチ直列回路と，第１のコンデンサと第２のコンデンサとを直列に接続して構成したコンデンサ直列回路とを並列接続し、前記第１の半導体スイッチと前記第２の半導体スイッチの直列接続点，前記第３の半導体スイッチと前記第４の半導体スイッチの直列接続点，前記第１のコンデンサと前記第２のコンデンサの直列接続点を負荷への接続端子とした電力変換装置において、
電力変換装置の出力電圧指令を生成する電圧指令生成手段と、前記第１のコンデンサの電圧と前記第２のコンデンサの電圧との偏差を演算する電圧偏差演算手段と、出力周波数に基づいて前記偏差の増幅ゲインを調整するゲイン調整手段と、前記偏差に前記増幅ゲインを乗じた値を前記出力電圧指令に加算する加算手段とを備えたことを特徴とする電力変換装置。 A first semiconductor switch series circuit configured by connecting a first semiconductor switch and a second semiconductor switch in series, and a first semiconductor switch configured by connecting a third semiconductor switch and a fourth semiconductor switch in series. Two semiconductor switch series circuits and a capacitor series circuit configured by connecting a first capacitor and a second capacitor in series, and connecting the first semiconductor switch and the second semiconductor switch in series. In a power conversion device having a connection point, a series connection point of the third semiconductor switch and the fourth semiconductor switch, and a series connection point of the first capacitor and the second capacitor as a connection terminal to a load,
A voltage command generating means for generating an output voltage command of the power converter, and a voltage deviation calculation means for calculating a deviation between the voltage and the voltage of the second capacitor of the first capacitor, on the basis of the output frequency A power converter comprising: gain adjusting means for adjusting an amplification gain of deviation; and addition means for adding a value obtained by multiplying the deviation by the amplification gain to the output voltage command .

出力周波数指令の増加に応じて前記増幅ゲインを低減させることを特徴とする請求項１に記載の電力変換装置。 The power conversion apparatus according to claim 1, wherein the amplification gain is reduced according to an increase in an output frequency command.

予め設定された運転周波数以上では前記増幅ゲインを零とすることを特徴とする請求項１または２に記載の電力変換装置。 The power conversion apparatus according to claim 1 or 2, wherein the amplification gain is set to zero at a preset operating frequency or higher.