JP5540263B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5540263B2
JP5540263B2 JP2009198772A JP2009198772A JP5540263B2 JP 5540263 B2 JP5540263 B2 JP 5540263B2 JP 2009198772 A JP2009198772 A JP 2009198772A JP 2009198772 A JP2009198772 A JP 2009198772A JP 5540263 B2 JP5540263 B2 JP 5540263B2
Authority
JP
Japan
Prior art keywords
nanoparticles
particles
semiconductor
insulator
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009198772A
Other languages
Japanese (ja)
Other versions
JP2011049489A (en
Inventor
邦幸 濱野
康一 梶山
邦夫 藤井
勲勇 住田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2009198772A priority Critical patent/JP5540263B2/en
Publication of JP2011049489A publication Critical patent/JP2011049489A/en
Application granted granted Critical
Publication of JP5540263B2 publication Critical patent/JP5540263B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Description

本発明は、量子ドットを利用した半導体層をもつ半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device having a semiconductor layer using quantum dots and a manufacturing method thereof.

量子ドットは、約１０ｎｍ以下の領域に電子を閉じ込めることにより、電子の量子力学的な波としての性質を使用するものである。近時、この量子ドットの性質を利用した太陽電池の開発が試みられている。量子ドットは、その大きさを変えることにより、サイズに応じて吸収する光の波長が変化し（量子サイズ効果）、小さい量子ドットは短波長の光（青色光）を吸収し、大きな量子ドットは長波長の光（赤色光）を吸収する。量子ドットを並べるとその相互作用により新しい光吸収帯が形成されて光を吸収する波長の幅を広げることができる。これにより、理論的には、極めて高い変換効率の太陽電池を得ることができる。このような量子ドットの効果を十分発揮させるためには、均一な大きさの量子ドットを３次元的に規則正しく、高密度で並べる必要がある。   Quantum dots use the properties of electrons as quantum mechanical waves by confining electrons in a region of about 10 nm or less. Recently, attempts have been made to develop solar cells using the properties of the quantum dots. By changing the size of the quantum dot, the wavelength of the light that is absorbed changes according to the size (quantum size effect), the small quantum dot absorbs short wavelength light (blue light), and the large quantum dot Absorbs long wavelength light (red light). When quantum dots are arranged, a new light absorption band is formed by the interaction, and the wavelength range for absorbing light can be widened. Thereby, theoretically, a solar cell with extremely high conversion efficiency can be obtained. In order to fully exhibit the effect of such quantum dots, it is necessary to arrange quantum dots of uniform size regularly and densely in a three-dimensional manner.

太陽電池用のセルとして、所謂第１世代においては、結晶シリコンが使用されていたが、第２世代においては、アモルファスシリコン及び微結晶シリコンの薄膜シリコンセルが使用されている。この第２世代の薄膜シリコンセルにおいては、その変換効率の向上が種々研究開発されてきたが、近時、上記従前の材料の変換効率の理論限界（最高で２８％程度）を大きく超える理論変換効率（６０％超）が得られる可能性がある太陽電池セルとして、量子ドット太陽電池が注目されている（非特許文献１）。この量子ドットは、非特許文献１では、数ｎｍ〜数１０ｎｍのナノ結晶構造を、基板結晶上にエピタキシャル成長させる方法で作成されている。   In the so-called first generation, crystalline silicon is used as a solar cell, but in the second generation, amorphous silicon and microcrystalline silicon thin-film silicon cells are used. In this second-generation thin-film silicon cell, various researches have been made to improve its conversion efficiency. Recently, the theoretical conversion greatly exceeds the theoretical limit of conversion efficiency of conventional materials (up to about 28%). Quantum dot solar cells are attracting attention as solar cells that may have an efficiency (over 60%) (Non-Patent Document 1). In Non-Patent Document 1, this quantum dot is created by a method of epitaxially growing a nanocrystal structure of several nm to several tens of nm on a substrate crystal.

この量子ドットの形成方法として、半導体基板の上に、ＳＫ（Stranski-Krastanov）モード（自己形成方法）により、ＩｎとＡｓとを含む量子ドットを形成した量子ドットレーザ素子に適用される半導体装置の製造方法が開示されている（特許文献１の段落００１０）。また、特許文献２には、光起電装置又は太陽電池に使用されるナノ構造層として、スピンコート法、ディップコート法、インクジェット法等の溶液プロセス法により、ナノ粒子層を析出させたことが記載されている（段落００３９）。更に、金属又は半導体粒子を内包するフェリチン及び非イオン性界面活性剤を含む溶液を基板に滴下し、フェリチンをソース電極とドレイン電極との間に選択的に配置し、フェリチンを分解して金属又は半導体粒子からなる量子ドットを形成する単電子半導体素子の製造方法が開示されている（特許文献３の段落００１６）。特許文献４には、ＡｌＩｎＧａＮ発光デバイスが記載されており、この発光デバイスは、ＩｎＧａＮ量子ドット又はＩｎＧａＮ量子細線を含む活性領域を有し、分子線エピタキシー（ＭＢＥ）又は有機金属気相エピタキシー（ＭＯＶＰＥ）により製造されている（請求項１、段落００２５）。この他、電子線描画によるリソグラフィにより量子ドットを形成する方法がある。   As a method of forming this quantum dot, a semiconductor device applied to a quantum dot laser element in which a quantum dot containing In and As is formed on a semiconductor substrate by a SK (Stranski-Krastanov) mode (self-forming method). A manufacturing method is disclosed (paragraph 0010 of Patent Document 1). In Patent Document 2, as a nanostructure layer used in a photovoltaic device or a solar cell, a nanoparticle layer is deposited by a solution process method such as a spin coating method, a dip coating method, or an ink jet method. (Paragraph 0039). Further, a solution containing ferritin and a nonionic surfactant encapsulating metal or semiconductor particles is dropped on the substrate, and ferritin is selectively disposed between the source electrode and the drain electrode, and ferritin is decomposed to form metal or A method of manufacturing a single-electron semiconductor element that forms quantum dots made of semiconductor particles is disclosed (paragraph 0016 of Patent Document 3). Patent Document 4 describes an AlInGaN light-emitting device, which has an active region containing InGaN quantum dots or InGaN quantum wires, and has molecular beam epitaxy (MBE) or metal organic vapor phase epitaxy (MOVPE). (Claim 1, paragraph 0025). In addition, there is a method of forming quantum dots by lithography using electron beam drawing.

特開２００９−１４１０３２号公報JP 2009-144102 A 特表２００９−５２７１０８号公報Special table 2009-527108 gazette ＷＯ２００７／０９１３６４号公報WO 2007/091364 特開２００９−１７０９２１号公報JP 2009-170921 A

Science & Technology Trends January 2008 feature article 02(http://www.nistep.go.jp/achiev/ftx/jpn/stfc/stt082j/0801_03_featurearticles/0801Science & Technology Trends January 2008 feature article 02 (http://www.nistep.go.jp/achiev/ftx/jpn/stfc/stt082j/0801_03_featurearticles/0801

しかしながら、上述のエピタキシャル成長法、ＳＫ法、スピンコート法、ディップコート法、インクジェット法、フェリチンの分解により量子ドットを形成する方法、ＭＢＥ又はＭＯＶＰＥ法、及び電子線描画法では、量子ドットの規則構造を、低コストで、大量に形成することが困難であるという問題点がある。   However, in the above-described epitaxial growth method, SK method, spin coating method, dip coating method, ink jet method, method of forming quantum dots by decomposition of ferritin, MBE or MOVPE method, and electron beam drawing method, the regular structure of quantum dots is changed. There is a problem that it is difficult to form a large amount at a low cost.

本発明はかかる問題点に鑑みてなされたものであって、低コスト且つ高生産効率で量子ドットの半導体層を形成でき、またこの量子ドットの半導体層をもつ半導体装置を大量生産することができる半導体装置及びその製造方法を提供することを目的とする。   The present invention has been made in view of such problems, and can form a semiconductor layer of quantum dots at low cost and high production efficiency, and can mass-produce semiconductor devices having the semiconductor layer of quantum dots. An object of the present invention is to provide a semiconductor device and a manufacturing method thereof.

本発明に係る半導体装置は、０．１乃至１０００ｎｍの範囲内の一定の粒子径の絶縁体からなる第１のナノ粒子が規則的に配置されたベース構造を有し、このベース構造の第１のナノ粒子間の隙間に、０．１乃至１０００ｎｍの範囲内の一定の粒子径であって前記第１のナノ粒子よりも小径の導電体又は半導体からなる第２のナノ粒子が配置された半導体層を有し、
前記第１のナノ粒子は、最密充填の位置に配置されており、
前記第１のナノ粒子は、面心立方格子又は体心立方格子の各格子位置に位置し、夫々面心位置又は体心位置に位置する第１のナノ粒子と、他の第１のナノ粒子とが接触し、前記第２のナノ粒子は、接触せずに隣接している第１のナノ粒子間に位置していることを特徴とする。 The semiconductor device according to the present invention has a base structure in which first nanoparticles made of an insulator having a constant particle diameter in a range of 0.1 to 1000 nm are regularly arranged. Semiconductor in which second nanoparticles made of a conductor or semiconductor having a constant particle diameter in the range of 0.1 to 1000 nm and a smaller diameter than the first nanoparticles are arranged in the gaps between the nanoparticles. It has a layer,
The first nanoparticles are arranged in a close packed position;
The first nanoparticles are located at respective lattice positions of the face-centered cubic lattice or the body-centered cubic lattice, and the first nanoparticles located at the face-centered position or the body-centered position, respectively, and the other first nanoparticles And the second nanoparticles are located between the adjacent first nanoparticles without contacting with each other.

また、前記第２のナノ粒子の間隔は、１０ｎｍ以下であることが好ましい。   The interval between the second nanoparticles is preferably 10 nm or less.

更に、本発明に係る半導体装置の製造方法は、上記半導体装置の製造方法であって、絶縁体からなる第１のナノ粒子と、導電体又は半導体からなる第２のナノ粒子とを分散させた溶液に基板を浸漬し、前記基板を前記溶液から引き上げることにより前記第１及び第２のナノ粒子の層を前記基板に付着させ、前記基板の浸漬及び引き上げを繰り返すことにより、前記第１及び第２のナノ粒子からなる半導体層を複数層堆積することを特徴とする。   Furthermore, the method for manufacturing a semiconductor device according to the present invention is a method for manufacturing the semiconductor device, wherein the first nanoparticles made of an insulator and the second nanoparticles made of a conductor or a semiconductor are dispersed. By immersing the substrate in a solution, lifting the substrate from the solution to attach the first and second nanoparticle layers to the substrate, and repeating the immersing and lifting of the substrate, the first and first A plurality of semiconductor layers made of two nanoparticles are deposited.

本発明によれば、導電体又は半導体からなる量子ドットを、規則正しく配置することができ、しかも、第１のナノ粒子と第２のナノ粒子とを分散させた溶液中に基板を浸漬して、それを溶液から引き上げるだけで、基板上に第１及び第２のナノ粒子からなる半導体層を複数層堆積することができ、低コストで且つ高生産効率で、量子ドット半導体層を形成することができる。   According to the present invention, quantum dots made of a conductor or a semiconductor can be regularly arranged, and the substrate is immersed in a solution in which the first nanoparticles and the second nanoparticles are dispersed, By simply pulling it up from the solution, a plurality of semiconductor layers composed of the first and second nanoparticles can be deposited on the substrate, and a quantum dot semiconductor layer can be formed at low cost and high production efficiency. it can.

本発明の実施形態に係る半導体装置の粒子構造（量子ドット）を示す模式図である。It is a schematic diagram which shows the particle structure (quantum dot) of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の他の実施形態に係る半導体装置の粒子構造（量子ドット）を示す模式図である。It is a schematic diagram which shows the particle structure (quantum dot) of the semiconductor device which concerns on other embodiment of this invention.

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図１は、本発明の実施形態に係る半導体装置の半導体層の粒子構造を示す模式図、図２はその製造方法を示す模式図である。本実施形態の半導体装置においては、図１に示すように、絶縁体粒子１が面心立方格子の格子点の位置に存在し、面心立方格子の一面に存在する各絶縁体粒子１は、その３軸が直交する位置にある４個の絶縁体粒子１が面心の位置にある絶縁体粒子１に接触している。そして、導電体粒子２が絶縁体粒子１の相互間の隙間に位置する。この絶縁体粒子１の直径をＲとすると、立方格子の１辺の長さａは、√２×Ｒとなる。導電体粒子２は、接触していない絶縁体粒子１の相互間の隙間に位置するので、導電体粒子２の直径は、ａ−Ｒ以下であればよい。導電体粒子の代わりに、半導体粒子を使用することもできる。   Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. FIG. 1 is a schematic diagram illustrating a particle structure of a semiconductor layer of a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a schematic diagram illustrating a manufacturing method thereof. In the semiconductor device of the present embodiment, as shown in FIG. 1, the insulator particles 1 are present at the positions of the lattice points of the face-centered cubic lattice, and each insulator particle 1 existing on one surface of the face-centered cubic lattice is The four insulator particles 1 whose three axes are orthogonal to each other are in contact with the insulator particles 1 located at the face center. The conductor particles 2 are located in the gaps between the insulator particles 1. When the diameter of the insulator particle 1 is R, the length a of one side of the cubic lattice is √2 × R. Since the conductor particles 2 are located in the gaps between the insulator particles 1 that are not in contact with each other, the diameter of the conductor particles 2 may be a-R or less. Semiconductor particles can also be used in place of the conductor particles.

絶縁体粒子１は、第１のナノ粒子であり、例えば、酸化アルミニウム（Ａｌ２Ｏ３）及び酸化チタン（ＴｉＯ２）等の真球状のもの、酸化第二鉄（γＦｅ２Ｏ３又はαＦｅ２Ｏ３）及び酸化イットリウム（Ｙ２Ｏ３）等の球状のものを使用することができる。市販のものでは、酸化アルミニウム（Ａｌ２Ｏ３）の平均粒子径は３３ｎｍ、酸化チタン（ＴｉＯ２）の平均粒子径は３０ｎｍ、γ型酸化第二鉄（γＦｅ２Ｏ３）の平均粒子径は２１ｎｍ、α型酸化第二鉄（αＦｅ２Ｏ３）の平均粒子径は３９ｎｍ、酸化イットリウム（Ｙ２Ｏ３）の平均粒子径は２３ｎｍである。また、シリカ（ＳｉＯ２）粒子、窒化アルミニウム（ＡｌＮ）粒子等の球状の微粒子を使用することもできる。例えば、市販のもので、窒化アルミニウムのナノ粒子は、平均粒子径が０．２μｍ（２００ｎｍ）のものがある。更に、ポリスチレンラテックス、フェノール樹脂等の球状のポリマー微粒子も使用することができる。市販のフェノール樹脂の平均粒子径は、１〜２０μｍである。この絶縁体粒子１は、上記物質に限らず、種々のものを使用することができる。 The insulator particles 1 are first nanoparticles, for example, spherical particles such as aluminum oxide (Al 2 O 3 ) and titanium oxide (TiO 2 ), ferric oxide (γFe 2 O 3 or αFe 2). Spherical materials such as O 3 ) and yttrium oxide (Y 2 O 3 ) can be used. In a commercially available product, the average particle size of aluminum oxide (Al 2 O 3 ) is 33 nm, the average particle size of titanium oxide (TiO 2 ) is 30 nm, and the average particle size of γ-type ferric oxide (γFe 2 O 3 ) is 21 nm, the average particle diameter of α-type ferric oxide (αFe 2 O 3 ) is 39 nm, and the average particle diameter of yttrium oxide (Y 2 O 3 ) is 23 nm. In addition, spherical fine particles such as silica (SiO 2 ) particles and aluminum nitride (AlN) particles can also be used. For example, there are commercially available aluminum nitride nanoparticles having an average particle diameter of 0.2 μm (200 nm). Furthermore, spherical polymer fine particles such as polystyrene latex and phenol resin can also be used. The average particle diameter of a commercially available phenol resin is 1-20 micrometers. The insulator particles 1 are not limited to the above substances, and various kinds of particles can be used.

一方、導電体粒子２は、第２のナノ粒子であり、例えば、インジウム（Ｉｎ）、タンタル（Ｔａ）、タングステン（Ｗ）等のレア・メタル、金（Ａｕ）、銀（Ａｇ）等の貴金属がある。インジウム、タンタル、タングステンは不定形であるが、市販のものの平均粒子径は、夫々２５μｍ、０．８μｍ、０．６μｍである。金及び銀は球状であるが、その市販のものの平均粒子径は０．５μｍ、０．２μｍである。この導電体粒子２も、上記金属に限らず、種々のものを使用することができる。また、金（Ａｕ）のナノ粒子を溶液で供給する市販のＡｕ粒子源としては、粒径が３．５〜５．５ｎｍ、３〜５ｎｍ及び２〜４ｎｍのものがある。また、銀（Ａｇ）のナノ粒子を溶液で供給する市販のＡｇ粒子源としては、粒径が３〜７ｎｍ及び５〜１５ｎｍのものがある。この導電体粒子２は、上記物質に限らず、種々のものを使用することができる。   On the other hand, the conductor particle 2 is a second nanoparticle, for example, a rare metal such as indium (In), tantalum (Ta), or tungsten (W), or a noble metal such as gold (Au) or silver (Ag). There is. Indium, tantalum, and tungsten are amorphous, but the average particle diameters of commercially available products are 25 μm, 0.8 μm, and 0.6 μm, respectively. Gold and silver are spherical, but the average particle diameter of those commercially available is 0.5 μm and 0.2 μm. The conductor particles 2 are not limited to the above metals, and various kinds of particles can be used. Also, commercially available Au particle sources that supply gold (Au) nanoparticles in solution include those with particle sizes of 3.5 to 5.5 nm, 3 to 5 nm, and 2 to 4 nm. In addition, commercially available Ag particle sources that supply silver (Ag) nanoparticles in a solution include those having a particle size of 3 to 7 nm and 5 to 15 nm. The conductor particles 2 are not limited to the above substances, and various kinds of particles can be used.

更に、第２のナノ粒子としては、金属等の導電体粒子の代わりに、半導体粒子を使用することもできる。このような半導体粒子としては、粒径が１０乃至２０ｎｍのＳｉ粒子等がある。   Furthermore, as the second nanoparticles, semiconductor particles can be used instead of conductor particles such as metal. Examples of such semiconductor particles include Si particles having a particle size of 10 to 20 nm.

この図１に示す構造の半導体層は、以下のようにして形成することができる。図２に示すように、第１のナノ粒子としての絶縁体粒子１と、第２のナノ粒子としての導電体粒子２とを、均一に分散させた溶液１１を、容器１０内に貯留する。この溶液１１の溶媒としては水を使用することができる。基板１２は支持部材１３に吊り下げられており、この支持部材１３は昇降装置１４により上下動可能になっている。そして、昇降装置１４により支持部材１３を介して基板１２を下降させ、基板１２を溶液１１内に浸漬する。これにより、この基板１２の表面に溶液１１の層が付着する。そして、昇降装置１３により、基板１２を引き上げると、基板１２の表面に付着した溶液１１の層は、乾燥する過程で、表面張力により縮み、溶液内の粒子のうち、大径の粒子が最密充填の位置に位置して固化する。これにより、最密充填の結晶構造が面心立方格子の場合には、図１に示すように、大径の絶縁体粒子１が面心立方格子の格子点に位置し、立方格子の（１００）面において中央の絶縁体粒子１とそれに接触する４個の絶縁体粒子１とが配置される。このような面心立方格子の結晶構造（粒子の配置構造）が３次元的に形成される。小径の導電体粒子２は、絶縁体粒子１の間の隙間に配置される。なお、基板１２の引き上げ速度は、例えば、数百ｎｍ／ｓ〜数十μｍ／ｓである。基板１２の材質としては、ガラス、鉄板及びアルミニウムホイル等を使用することができ、更に、薄膜樹脂シート等も使用できる。   The semiconductor layer having the structure shown in FIG. 1 can be formed as follows. As shown in FIG. 2, a solution 11 in which insulator particles 1 as first nanoparticles and conductor particles 2 as second nanoparticles are uniformly dispersed is stored in a container 10. Water can be used as the solvent of the solution 11. The substrate 12 is suspended from a support member 13, and the support member 13 can be moved up and down by an elevating device 14. Then, the substrate 12 is lowered by the lifting device 14 via the support member 13, and the substrate 12 is immersed in the solution 11. Thereby, the layer of the solution 11 adheres to the surface of the substrate 12. When the substrate 12 is pulled up by the elevating device 13, the layer of the solution 11 attached to the surface of the substrate 12 is shrunk by the surface tension during the drying process, and among the particles in the solution, the large-diameter particles are the closest. Solidify in the filling position. Thereby, when the close-packed crystal structure is a face-centered cubic lattice, as shown in FIG. 1, the large-diameter insulator particles 1 are positioned at lattice points of the face-centered cubic lattice, and (100 ) In the plane, the central insulator particle 1 and four insulator particles 1 in contact therewith are arranged. Such a face-centered cubic lattice crystal structure (particle arrangement structure) is formed three-dimensionally. The small-diameter conductor particles 2 are arranged in the gaps between the insulator particles 1. The pulling speed of the substrate 12 is, for example, several hundred nm / s to several tens μm / s. As the material of the substrate 12, glass, iron plate, aluminum foil, or the like can be used, and further, a thin film resin sheet or the like can be used.

このようにして、図１に示すように、面心立方格子の格子点の位置に大径の絶縁体粒子１が面心位置の絶縁体粒子１に４個の立方格子点位置の絶縁体粒子１が接触して存在し、これらの絶縁体粒子１の相互間の隙間に、小径の導電体粒子２が存在するナノ粒子の配置構造が得られる。このとき、絶縁体粒子１の粒径が一定（均一）であり、絶縁体粒子１の直径Ｒ及び導電体粒子２の直径が適切であると、約１０ｎｍ以下の領域に導体粒子３を配置し、電子をこの約１０ｎｍ閉じ込めることができる。例えば、図１に示すように、立方格子の１辺の長さをａ、大径の絶縁体粒子１の直径をＲとすると、ａ＝√２×Ｒとなる。従って、小径の導電体粒子２の直径をＲｓとすると、Ｒｓ≦ａ−Ｒ＝（√２−１）Ｒ≒０．４１Ｒとなる。また、立方格子点の直交する２辺の各中央に位置する導電体粒子２の相互間の間隔が導電体粒子間の間隔の最小値であるので、導電体粒子２の相互間の間隔Ｄｉは、以下のようにして求まる。即ち、導電体粒子２の中心間の距離がａ／√２であるから、Ｄｉ≧ａ／√２−Ｒｓ＝（２−√２）×Ｒ＝０．５９Ｒとなる。よって、絶縁体粒子１の直径Ｒが１６ｎｍであるとすると、導電体粒子２の直径Ｒｓは６．５６ｎｍ以下となり、導電体粒子２の相互間の間隔Ｄｉは最小値で９．４４ｎｍとなる。従って、この条件のナノ粒子を使用すれば、１個の導電体粒子２を９．４４ｎｍ間、即ち、１０ｎｍ以下の領域に配置して、電子をこの領域に閉じ込めることができ、量子ドットを形成することができる。   In this way, as shown in FIG. 1, the large-diameter insulator particles 1 at the positions of the lattice points of the face-centered cubic lattice are the insulator particles 1 at the positions of four cubic lattice points on the insulator particles 1 at the face-center position 1 is in contact with each other, and a nanoparticle arrangement structure in which small-diameter conductor particles 2 are present in the gaps between these insulator particles 1 is obtained. At this time, when the particle diameter of the insulator particles 1 is constant (uniform) and the diameter R of the insulator particles 1 and the diameter of the conductor particles 2 are appropriate, the conductor particles 3 are arranged in a region of about 10 nm or less. Electrons can be confined by about 10 nm. For example, as shown in FIG. 1, when the length of one side of the cubic lattice is a and the diameter of the large-diameter insulator particle 1 is R, a = √2 × R. Accordingly, when the diameter of the small-diameter conductor particles 2 is Rs, Rs ≦ a−R = (√2−1) R≈0.41R. Further, since the distance between the conductor particles 2 located at the centers of the two orthogonal sides of the cubic lattice point is the minimum value of the distance between the conductor particles, the distance Di between the conductor particles 2 is It is obtained as follows. That is, since the distance between the centers of the conductor particles 2 is a / √2, Di ≧ a / √2−Rs = (2−√2) × R = 0.59R. Therefore, if the diameter R of the insulator particles 1 is 16 nm, the diameter Rs of the conductor particles 2 is 6.56 nm or less, and the distance Di between the conductor particles 2 is 9.44 nm as a minimum value. Therefore, if nanoparticles under this condition are used, one conductor particle 2 can be arranged in a region between 9.44 nm, that is, 10 nm or less, and electrons can be confined in this region, thereby forming quantum dots. can do.

このようにして、極めて容易に且つ高生産性で、量子ドットの半導体層を形成することができる。量子ドットは約１０ｎｍ以下の領域に電子を閉じ込めることにより、半導体のバンドギャップを形成する技術である。即ち、この量子ドットが形成された層は、半導体としての性質を具備する。そして、この量子ドットを規則的に配列すれば、任意の特性をもつ人口結晶を作成することができる。これは、従前の半導体材料（Ｓｉ，Ｃ，ＧａＡｓ等）を使用せずに、任意の設計の半導体を制作できることを意味している。即ち、導電体粒子として、任意の金属材料を使用して、半導体の性質をもつ層を形成することができる。そして、従来の量子ドットの半導体層の形成方法（ＭＯＣＶＤ、電子線描画によるリソグラフィ等）では、低コストでこのような量子ドット半導体層を形成することが困難である。これに対し、本発明によれば、上述のごとく、簡単な方法で量子ドットの半導体層を低コストで大量に製造することができる。例えば、この製造効率については、従前のＭＯＣＶＤ法による場合が３００ｍｍ角の半導体層を製造するのに５時間必要であったものを、本発明においては、１ｍ角の半導体層を、２０分で製造することができる。   In this way, a semiconductor layer of quantum dots can be formed very easily and with high productivity. Quantum dots are a technique for forming a semiconductor band gap by confining electrons in a region of about 10 nm or less. That is, the layer in which the quantum dots are formed has properties as a semiconductor. If the quantum dots are regularly arranged, an artificial crystal having arbitrary characteristics can be created. This means that a semiconductor with an arbitrary design can be produced without using conventional semiconductor materials (Si, C, GaAs, etc.). That is, a layer having a semiconductor property can be formed using any metal material as the conductive particles. In addition, it is difficult to form such a quantum dot semiconductor layer at a low cost by a conventional method for forming a semiconductor layer of quantum dots (MOCVD, lithography by electron beam drawing, etc.). On the other hand, according to the present invention, as described above, a quantum dot semiconductor layer can be manufactured in large quantities at low cost by a simple method. For example, for this production efficiency, the conventional MOCVD method required 5 hours to produce a 300 mm square semiconductor layer. In the present invention, a 1 m square semiconductor layer was produced in 20 minutes. can do.

この高生産性は、導電体粒子２と絶縁体粒子１とを均一に分散した溶液を基板に付着させて引き上げたときに、大径の絶縁体粒子１が最密充填の位置に凝縮して固化することを利用し、この絶縁体粒子１により形成されたベース構造の骨格構造の中に、小径の導電体粒子２が入ることにより、導電体粒子を一定の等間隔で分布させることにより、１０ｎｍ以下の等間隔で規則的に導電体粒子２を配列することにより得られる。   This high productivity means that when a solution in which the conductor particles 2 and the insulator particles 1 are uniformly dispersed is attached to the substrate and pulled up, the large-diameter insulator particles 1 are condensed at the closest packing position. By utilizing solidification, the conductive particles are distributed at regular intervals by entering the conductive particles 2 with a small diameter in the skeleton structure of the base structure formed by the insulating particles 1, It can be obtained by regularly arranging the conductive particles 2 at equal intervals of 10 nm or less.

よって、この絶縁体粒子の配置は、上記実施形態のように、面心立方格子の位置に限らず、種々の配置態様が考えられる。例えば、図３に示すように、絶縁体粒子１を体心立方格子の位置に配置することもできる。図３においては、絶縁体粒子１が体心立方格子の結晶構造の各格子点の位置に位置する。この場合に、体心立方格子の位置に配置された絶縁体粒子１においては、立方格子の３軸が直交する位置に配置された絶縁体粒子１は、その全てが、体心位置に配置された絶縁体粒子１に接触している。よって、立方格子の体心位置を通る対角線の長さは、√３×ａであるから、√３×ａ＝２Ｒとなる。この体心立方格子において、導電体粒子２は、各面の中心位置を絶縁体粒子１の隙間位置として位置することができる。よって、この導電体粒子２の直径Ｒｓは、Ｒｓ≦√２×ａ−Ｒ＝（２√２／√３−１）Ｒとなる。従って、導電体粒子２の相互間の間隔Ｄｉは、Ｄｉ＝ａ−Ｒｓ＝（１−２（√２−１）／√３）Ｒとなる。よって、ａ＝１．１５Ｒ、Ｒｓ≦０．６３Ｒ、Ｄｉ≧０．５３Ｒとなる。従って、絶縁体粒子１の直径Ｒを１６ｎｍとすると、Ｄｉは最小値で８．４８ｎｍとなり、１０ｎｍ以下の領域に導電体粒子２を配置して、この領域に電子を閉じ込めることができる。   Therefore, the arrangement of the insulator particles is not limited to the position of the face-centered cubic lattice as in the above embodiment, and various arrangement modes are conceivable. For example, as shown in FIG. 3, the insulator particles 1 can be arranged at the position of the body-centered cubic lattice. In FIG. 3, the insulator particle 1 is located at each lattice point of the crystal structure of the body-centered cubic lattice. In this case, in the insulator particles 1 arranged at the position of the body-centered cubic lattice, all of the insulator particles 1 arranged at the positions where the three axes of the cubic lattice are orthogonal are arranged at the body-center position. The insulator particles 1 are in contact with each other. Therefore, since the length of the diagonal line passing through the body center position of the cubic lattice is √3 × a, √3 × a = 2R. In this body-centered cubic lattice, the conductor particles 2 can be positioned with the center position of each surface as the gap position of the insulator particles 1. Therefore, the diameter Rs of the conductor particles 2 is Rs ≦ √2 × a−R = (2√2 / √3-1) R. Therefore, the distance Di between the conductor particles 2 is Di = a−Rs = (1-2 (√2-1) / √3) R. Therefore, a = 1.15R, Rs ≦ 0.63R, and Di ≧ 0.53R. Accordingly, when the diameter R of the insulator particles 1 is 16 nm, Di is 8.48 nm as a minimum value, and the conductor particles 2 can be arranged in a region of 10 nm or less, and electrons can be confined in this region.

このようにして、体心立方格子の格子位置に絶縁体粒子１を配置しても、量子ドットを形成することができる。結局、大径の絶縁体粒子１を最密充填の位置に配置し、それらの絶縁体粒子１の間隙に小径の導電体粒子２を配置すればよく、これにより、導電体粒子２は、絶縁体粒子１により仕切られて、等間隔に配置されることになり、絶縁体粒子１及び導電体粒子２の直径（粒径）を適切に選択すれば、等間隔に配置された導電体粒子２は量子ドットを構成することになる。   In this way, quantum dots can be formed even if the insulator particles 1 are arranged at the lattice positions of the body-centered cubic lattice. Eventually, the large-diameter insulator particles 1 may be disposed at the closest packing position, and the small-diameter conductor particles 2 may be disposed in the gaps between the insulator particles 1, whereby the conductor particles 2 are insulated. If the diameters (particle diameters) of the insulator particles 1 and the conductor particles 2 are appropriately selected, the conductor particles 2 are equally spaced and partitioned by the body particles 1. Constitutes a quantum dot.

上述の実施形態は、面心立方格子の位置及び体心立方格子の位置に絶縁体粒子が位置した場合についてのものであるが、この結晶格子の構成は、構成粒子の形状により影響を受ける。また、上記最密充填の結晶格子の説明は、いずれも、粒子が真球であると仮定した場合のものである。実際には、各粒子は、真球ではないので、導電体粒子の相互間の距離は、上記数値と一致しない場合がある。また、導体粒子間の距離を算出するための図１及び図３は、実際は３次元構造の結晶構造を２次元で表したものであるから、例えば、√２Ｒという数式は、正確に√２Ｒであるというわけではない。従って、本来、約√２Ｒとすべきものであるが、計算の煩雑を避けるために、√２Ｒとして導電体粒子間の距離を算出した。   In the above-described embodiment, the insulator particles are located at the position of the face-centered cubic lattice and the position of the body-centered cubic lattice. However, the configuration of the crystal lattice is affected by the shape of the constituent particles. In addition, the above description of the close-packed crystal lattice is based on the assumption that the particles are true spheres. Actually, since each particle is not a true sphere, the distance between the conductor particles may not match the above numerical value. 1 and 3 for calculating the distance between the conductive particles are actually two-dimensional representations of the three-dimensional crystal structure. For example, the formula √2R is exactly √2R. There is no such thing. Therefore, although it should originally be about √2R, the distance between the conductor particles was calculated as √2R in order to avoid complicated calculation.

本発明は、量子ドットを均一に一定の間隔で並べることができるので、太陽光を高効率で電気エネルギに変換する太陽電池のセルとして、極めて有用である。   The present invention is extremely useful as a solar cell that converts sunlight into electric energy with high efficiency because quantum dots can be arranged uniformly at regular intervals.

１：絶縁体粒子
２：導電体粒子
１０：容器
１１：溶液
１２：基板
１３：支持部材
１４：昇降装置 1: Insulator particle 2: Conductor particle 10: Container 11: Solution 12: Substrate 13: Support member 14: Lifting device

Claims (3)

０．１乃至１０００ｎｍの範囲内の一定の粒子径の絶縁体からなる第１のナノ粒子が規則的に配置されたベース構造を有し、このベース構造の第１のナノ粒子間の隙間に、０．１乃至１０００ｎｍの範囲内の一定の粒子径であって前記第１のナノ粒子よりも小径の導電体又は半導体からなる第２のナノ粒子が配置された半導体層を有し、
前記第１のナノ粒子は、最密充填の位置に配置されており、
前記第１のナノ粒子は、面心立方格子又は体心立方格子の各格子位置に位置し、夫々面心位置又は体心位置に位置する第１のナノ粒子と、他の第１のナノ粒子とが接触し、前記第２のナノ粒子は、接触せずに隣接している第１のナノ粒子間に位置していることを特徴とする半導体装置。 A first nanoparticle composed of an insulator having a constant particle diameter within a range of 0.1 to 1000 nm has a base structure regularly arranged, and a gap between the first nanoparticles of the base structure is provided. have a semiconductor layer where the second nanoparticles comprising a small-diameter conductor or semiconductor is disposed below a certain said a particle size first nanoparticles in the range of 0.1 to 1000 nm,
The first nanoparticles are arranged in a close packed position;
The first nanoparticles are located at respective lattice positions of the face-centered cubic lattice or the body-centered cubic lattice, and the first nanoparticles located at the face-centered position or the body-centered position, respectively, and the other first nanoparticles And the second nanoparticles are located between the adjacent first nanoparticles without contacting with each other . 前記第２のナノ粒子の間隔は、１０ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1 , wherein an interval between the second nanoparticles is 10 nm or less. 請求項１又は２に記載の半導体装置の製造方法であって、絶縁体からなる第１のナノ粒子と、導電体又は半導体からなる第２のナノ粒子とを分散させた溶液に基板を浸漬し、前記基板を前記溶液から引き上げることにより前記第１及び第２のナノ粒子の層を前記基板に付着させ、前記基板の浸漬及び引き上げを繰り返すことにより、前記第１及び第２のナノ粒子からなる半導体層を複数層堆積することを特徴とする半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 1, wherein the substrate is immersed in a solution in which the first nanoparticles made of an insulator and the second nanoparticles made of a conductor or a semiconductor are dispersed. The first and second nanoparticles are adhered to the substrate by lifting the substrate from the solution, and the first and second nanoparticles are formed by repeatedly dipping and lifting the substrate. A method of manufacturing a semiconductor device, comprising depositing a plurality of semiconductor layers.
JP2009198772A 2009-08-28 2009-08-28 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5540263B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009198772A JP5540263B2 (en) 2009-08-28 2009-08-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009198772A JP5540263B2 (en) 2009-08-28 2009-08-28 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011049489A JP2011049489A (en) 2011-03-10
JP5540263B2 true JP5540263B2 (en) 2014-07-02

Family

ID=43835503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198772A Expired - Fee Related JP5540263B2 (en) 2009-08-28 2009-08-28 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5540263B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT514181A1 (en) * 2013-03-26 2014-10-15 Thomas Lederer Device for manipulation, in particular frequency conversion
JP2015060975A (en) * 2013-09-19 2015-03-30 京セラ株式会社 Quantum dot layer and semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3341387B2 (en) * 1993-09-16 2002-11-05 松下電器産業株式会社 Method for manufacturing microstructured material, apparatus for manufacturing the same, and light emitting device having microstructure
JP2006024495A (en) * 2004-07-09 2006-01-26 Sony Corp Photoelectric conversion element
JP5168824B2 (en) * 2006-06-23 2013-03-27 ソニー株式会社 Negative resistance element manufacturing method, single electron tunnel element manufacturing method, optical sensor manufacturing method, and functional element manufacturing method

Also Published As

Publication number Publication date
JP2011049489A (en) 2011-03-10

Similar Documents

Publication Publication Date Title
JP6959915B2 (en) Nanowires or nanopyramids grown on a graphite substrate
TWI772266B (en) Light emitting diode device and photodetector device
Law et al. Semiconductor nanowires and nanotubes
US9202975B2 (en) Light emitting diode including graphene layer
US8865577B2 (en) Method for making epitaxial structure
US9070794B2 (en) Method for making light emitting diode
US9190565B2 (en) Light emitting diode
Lan et al. Ordering, positioning and uniformity of quantum dot arrays
US8981414B2 (en) Light emitting diode
US8900977B2 (en) Method for making epitaxial structure
US20130285212A1 (en) Epitaxial structure
JP2011100779A (en) Semiconductor device and method of manufacturing the same
US20130285016A1 (en) Epitaxial structure
CN103378235B (en) Light-emitting diode
JP5540263B2 (en) Semiconductor device and manufacturing method thereof
CN104157759B (en) High density and high uniformity InGaN quantum dot structure and growth method thereof
Lee et al. Size and density control of In droplets at near room temperatures
Yan et al. Non-< 111>-oriented semiconductor nanowires: growth, properties, and applications
Ma et al. Fabrication of AlGaN nanostructures by nanolithography on ultraviolet LEDs grown on Si substrates
TW202134169A (en) Composition of matter
JP5586049B2 (en) Solar cell
KR101308135B1 (en) Nanowire ink solution and method of forming the ink solution
CN113889844B (en) Nanowire-plasmon coupled single photon emitter and preparation method thereof
CN107805780A (en) A kind of preparation method of the nano-device based on nano-electrode
KR20120111141A (en) Method of forming nano structure using etching

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140404

R150 Certificate of patent or registration of utility model

Ref document number: 5540263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees