JP5533773B2

JP5533773B2 - Load drive device

Info

Publication number: JP5533773B2
Application number: JP2011096128A
Authority: JP
Inventors: 晋一郎中田; 義行濱中
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2011-04-22
Filing date: 2011-04-22
Publication date: 2014-06-25
Anticipated expiration: 2031-04-22
Also published as: JP2012227877A

Description

本発明は、負荷への電流供給を制御する半導体スイッチング素子からなるパワー素子を有すると共に、このパワー素子の駆動電圧を一定電圧にクランプするクランプ回路を有した負荷駆動装置に関するものである。 The present invention relates to a load driving device having a power element composed of a semiconductor switching element that controls current supply to a load and a clamp circuit that clamps a driving voltage of the power element to a constant voltage.

従来より、パワー素子を駆動することで負荷への電流供給を制御する負荷駆動装置に、パワー素子のゲート電圧をクランプするクランプ回路が備えられた構成が知られている。パワー素子を駆動する際に、電源とＧＮＤとが短絡した状態になると過電流状態になり、その過電流が素子耐量を超える安全動作領域外の大きさに達すると素子破壊に至る可能性がある。このため、クランプ回路にてゲート電圧を中間電位にクランプしてパワー素子をハーフオン状態とし、過電流が流れることによる素子破壊を防止している（例えば、特許文献１参照）。このようにパワー素子を駆動するに際し、定電流回路が生成する定電流にてパワー素子のゲートへの電流供給を行ってパワー素子のオン動作を制御することで、パワー素子のオン動作の速度（ｄｖ／ｄｔ）を調整することができるという特徴がある。 2. Description of the Related Art Conventionally, a configuration in which a load driving device that controls current supply to a load by driving a power element is provided with a clamp circuit that clamps the gate voltage of the power element is known. When driving a power element, if the power supply and GND are short-circuited, an overcurrent state occurs, and if the overcurrent reaches a size outside the safe operating area that exceeds the element withstand capability, the element may be destroyed. . For this reason, the gate voltage is clamped to an intermediate potential by a clamp circuit to place the power element in a half-on state, thereby preventing element destruction due to overcurrent flowing (see, for example, Patent Document 1). When the power element is driven in this way, the on-operation speed of the power element is controlled by supplying the current to the gate of the power element with the constant current generated by the constant current circuit. (dv / dt) can be adjusted.

特公平１−７５６９３７号公報Japanese Patent Publication No. 1-756937

上記したようにゲートへ定電流を供給する定電流回路とゲート電圧をクランプするクランプ回路とを用いてパワー素子の制御を実施する回路構成を採用した場合、パワー素子のオン動作中に、一旦クランプ状態によるハーフオン状態を経由してから、フルオン状態にすることができる。このため、過電流を判定してからゲート電圧をクランプする場合と比較して、高速にクランプ動作を実施することが可能となるが、定電流を大量に供給した状態でクランプ回路に電流を吸収させると、クランプ回路での電力損失が大きくなる。クランプ回路での電力損失は、クランプ回路に流れる電流をＩ、クランプ電圧をＶとすると、Ｉ×Ｖによって算出され、電流Ｉが大きくなるほど大きくなる。 As described above, when the circuit configuration that controls the power element using the constant current circuit that supplies a constant current to the gate and the clamp circuit that clamps the gate voltage is used, the power element is temporarily clamped during the ON operation of the power element. A full-on state can be obtained after passing through a half-on state depending on the state. For this reason, it is possible to perform the clamping operation at a higher speed than when the gate voltage is clamped after determining the overcurrent, but the current is absorbed by the clamp circuit while supplying a large amount of constant current. If it does, the power loss in a clamp circuit will become large. The power loss in the clamp circuit is calculated by I × V, where I is the current flowing through the clamp circuit and V is the clamp voltage, and increases as the current I increases.

これに対して、パワー素子のゲート電圧がクランプ電圧以上になったときに、クランプ動作に入ったと認識する制御回路を構成することで、定電流回路の供給電流量を削減し、上記電力損失を削減することが可能となる。 On the other hand, by configuring a control circuit that recognizes that the clamp operation has started when the gate voltage of the power element becomes equal to or higher than the clamp voltage, the supply current amount of the constant current circuit is reduced, and the power loss is reduced. It becomes possible to reduce.

しかしながら、クランプ回路はパワー素子のゲート電圧を検知してゲート端子の電流を吸い込む構成になるため、電圧状態が安定化する前に供給電流を削減すると、急激なアンダーシュート波形を生成し、発振状態による不安定な動作を引き起こすという問題を発生させる。 However, because the clamp circuit detects the gate voltage of the power element and absorbs the current at the gate terminal, if the supply current is reduced before the voltage state stabilizes, an abrupt undershoot waveform is generated and the oscillation state The problem of causing unstable operation due to.

本発明は上記点に鑑みて、定電流回路で生成する定電流をパワー素子のゲートに供給することでパワー素子のオン動作を制御しつつ、クランプ回路によってゲート電圧をクランプすることで過電流による破壊を抑制し、かつ、急激なアンダーシュート波形が生成されることにより発振状態になって不安定な動作を引き起こすことを防止することを目的とする。 In view of the above points, the present invention controls the on-operation of the power element by supplying a constant current generated by the constant current circuit to the gate of the power element, and clamps the gate voltage by the clamp circuit to cause overcurrent. An object of the present invention is to prevent destruction and cause unstable operation due to generation of an abrupt undershoot waveform by suppressing destruction.

上記目的を達成するため、請求項１に記載の発明では、パワー素子（４）をオンさせる際に、パワー素子（４）の制御端子（４１）に対して、定電流として第１定電流と該第１定電流よりも小さな第２定電流とを切り替えて供給する定電流供給回路（３）と、パワー素子（４）をオンさせる際にパワー素子（４）の制御端子（４１）の電圧が所定のクランプ電圧に達すると、該クランプ電圧にクランプするクランプ動作を行うクランプ回路（８）と、定電流供給回路（３）による定電流の切り替えを制御し、パワー素子（４）の制御端子（４１）への定電流の供給開始からクランプ回路（８）によるクランプ動作開始まで、および、クランプ動作開始から所定の遅延時間経過まで第１定電流を制御端子（４１）に供給し、遅延時間経過後に第２定電流に切り替えて制御端子（４１）に供給する保持回路（１０）と、を備えていることを特徴としている。 In order to achieve the above object, according to the first aspect of the present invention, when the power element (4) is turned on, the first constant current and the control terminal (41) of the power element (4) are set as a constant current. A constant current supply circuit (3) for switching and supplying a second constant current smaller than the first constant current, and a voltage at the control terminal (41) of the power element (4) when turning on the power element (4) When the voltage reaches a predetermined clamping voltage, the switching of the constant current by the clamp circuit (8) for performing the clamping operation to clamp to the clamping voltage and the constant current supply circuit (3) is controlled, and the control terminal of the power element (4) The first constant current is supplied to the control terminal (41) from the start of supply of the constant current to (41) to the start of the clamp operation by the clamp circuit (8), and from the start of the clamp operation to the elapse of a predetermined delay time. No. after It is characterized in that it comprises holding the circuit (10) to the control terminal is switched to the constant current (41), the.

このように、パワー素子（４）をオンさせる際に、パワー素子（４）の制御端子（４１）に比較的大きな第１定電流を供給することで制御端子（４１）の電圧を比較的大きな勾配で上昇させつつ、制御端子（４１）の電圧がクランプ電圧に至ってから電圧状態が安定化するまでは、保持回路（１０）にて制御端子（４１）への比較的大きな第１定電流の供給を保持するようにしている。そして、制御端子（４１）の電圧状態が安定化した後に、制御端子（４１）への電流供給が比較的小さな第２定電流にて行われるようにしている。 Thus, when the power element (4) is turned on, a relatively large first constant current is supplied to the control terminal (41) of the power element (4), whereby the voltage of the control terminal (41) is relatively large. The voltage of the control terminal (41) reaches the clamp voltage and rises with a gradient until the voltage state is stabilized, and the holding circuit (10) causes a relatively large first constant current to the control terminal (41). The supply is kept. Then, after the voltage state of the control terminal (41) is stabilized, the current supply to the control terminal (41) is performed with a relatively small second constant current.

このような動作を行えば、定電流供給回路（３）で生成する定電流をパワー素子（４）の制御端子（４１）に供給することでパワー素子（４）のオン動作を制御しつつ、クランプ回路（８）によってゲート電圧をクランプすることで過電流による破壊を抑制し、かつ、急激なアンダーシュート波形が生成されることにより発振状態になって不安定な動作を引き起こすことを防止することができる。 If such an operation is performed, the constant current generated by the constant current supply circuit (3) is supplied to the control terminal (41) of the power element (4) to control the on-operation of the power element (4). Clamping the gate voltage with the clamp circuit (8) suppresses destruction due to overcurrent, and prevents a sudden undershoot waveform from being generated and causing unstable operation due to generation of a sudden undershoot waveform. Can do.

例えば、請求項２に記載したように、クランプ回路（８）は、パワー素子（４）の制御端子（４１）の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させ、保持回路（１０）は、クランプ回路（８）が制御端子（４１）の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させたときに、当該出力信号をタイマによって遅延させるフィルタ回路を有し、該フィルタ回路にて遅延させた出力信号に基づいて定電流を第１定電流から第２定電流に切り替えるように構成される。 For example, as described in claim 2, the clamp circuit (8) generates an output signal indicating that the voltage of the control terminal (41) of the power element (4) has reached a predetermined clamp voltage, and the holding circuit (10) has a filter circuit that delays the output signal by a timer when the clamp circuit (8) generates an output signal indicating that the voltage of the control terminal (41) has reached a predetermined clamp voltage. The constant current is switched from the first constant current to the second constant current based on the output signal delayed by the filter circuit.

そして、フィルタ回路については、請求項３に記載したように、ＣＭＯＳ回路によって構成されたカウンタ回路（１０ａ）を有した構成にでき、クランプ回路（８）が制御端子（４１）の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させたときに、この信号をカウンタ回路（１０ａ）によって所定カウント分のディレイを設けて出力するように構成することができる。 The filter circuit can be configured to have a counter circuit (10a) formed of a CMOS circuit as described in claim 3, and the clamp circuit (8) has a predetermined voltage at the control terminal (41). When an output signal indicating that the clamp voltage has been reached is generated, the counter circuit (10a) can output the signal with a predetermined count delay.

このように、ＣＭＯＳ回路によってカウンタ回路（１０ａ）を構成すれば、製造工程のバラツキによるタイマ時間誤差を少なくできる。 In this way, if the counter circuit (10a) is configured by a CMOS circuit, a timer time error due to variations in the manufacturing process can be reduced.

この場合、請求項４に記載したように、カウンタ回路（１０ａ）のカウントに用いられるクロックには、保持回路（１０）が形成されるＩＣの内部クロックが用いられるようにすると好ましい。 In this case, it is preferable that the internal clock of the IC in which the holding circuit (10) is formed is used as the clock used for the counting of the counter circuit (10a).

このように、カウンタ回路（１０ｂ）でのカウントをＩＣ内に内蔵された内部クロックによって実施できるようにすればカウント用の周辺回路部品が必要なくなるため、部品点数の削減により安価に構成することができる。 As described above, if the counting by the counter circuit (10b) can be performed by the internal clock incorporated in the IC, the peripheral circuit components for counting are not necessary, and the configuration can be reduced by reducing the number of components. it can.

また、フィルタ回路を、請求項５に記載したように、ＣＲ回路によるディレイ回路によって構成することもでき、クランプ回路（８）より制御端子（４１）の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させたときに、この信号をディレイ回路によって所定のディレイを設けて出力するように構成することもできる。 Further, the filter circuit can be constituted by a delay circuit by a CR circuit as described in claim 5, and the fact that the voltage of the control terminal (41) has reached a predetermined clamp voltage from the clamp circuit (8). When the output signal shown is generated, this signal may be output with a predetermined delay by a delay circuit.

このようなＣＲ回路によるディレイ回路によってフィルタ回路を構成すれば、コンデンサと抵抗という容易な回路構成によってフィルタ回路を構成できる。 If the filter circuit is configured by such a delay circuit using a CR circuit, the filter circuit can be configured by an easy circuit configuration of a capacitor and a resistor.

請求項６に記載の発明では、保持回路（１０）は、クランプ動作開始に伴ってパワー素子（４）の制御端子（４１）の電圧がオーバーシュートしてからダウンシュートに向かうときのダウンエッジを検出するダウンエッジ検出回路（１０ｃ）を有し、該ダウンエッジ検出回路（１０ｃ）にてダウンエッジが検出されてから所定の遅延時間を設け、この遅延時間経過後に定電流を第１定電流から第２定電流に切り替えることを特徴としている。 In the invention according to claim 6, the holding circuit (10) detects the down edge when the voltage of the control terminal (41) of the power element (4) overshoots and goes to the downshoot with the start of the clamping operation. A down edge detection circuit (10c) for detecting, a predetermined delay time is provided after the down edge is detected by the down edge detection circuit (10c), and the constant current is changed from the first constant current after the delay time has elapsed. It is characterized by switching to the second constant current.

このように、ダウンエッジ検出回路（１０ｃ）を備えるようにし、ダウンエッジ検出回路（１０ｃ）によって制御端子（４１）の電圧のオーバーシュート後のダウンエッジに基づいて定電流の切り替えを行うこともできる。 As described above, the down edge detection circuit (10c) can be provided, and the constant current can be switched based on the down edge after the overshoot of the voltage of the control terminal (41) by the down edge detection circuit (10c). .

この場合、例えば、請求項７に記載したように、保持回路（１０）は、該保持回路（１０）を構成する素子の応答に基づいて、ダウンエッジ検出回路（１０ｃ）にてダウンエッジが検出されてからの遅延時間を設けるようにすることができる。 In this case, for example, as described in claim 7, in the holding circuit (10), the down edge is detected by the down edge detection circuit (10c) based on the response of the element constituting the holding circuit (10). A delay time after being set can be provided.

このように、素子の応答を利用することで、遅延回路が必要なくなり、回路構成の簡略化を図ることが可能となる。 In this way, by utilizing the response of the element, a delay circuit is not necessary, and the circuit configuration can be simplified.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第１実施形態にかかるクランプ回路を備えた負荷駆動装置のブロック構成例を示した図である。It is the figure which showed the block structural example of the load drive device provided with the clamp circuit concerning 1st Embodiment of this invention. 図１に示すクランプ回路を備えた負荷駆動装置の具体的な回路構成例を示した図である。It is the figure which showed the specific circuit structural example of the load drive device provided with the clamp circuit shown in FIG. 図１に示す負荷駆動装置の動作を表したタイミングチャートである。2 is a timing chart showing the operation of the load driving device shown in FIG. 1. 比較例の動作を示したタイミングチャートである。It is a timing chart which showed operation of a comparative example. 本発明の第２実施形態にかかるクランプ回路を備えた負荷駆動装置の具体的な回路構成例を示した図である。It is the figure which showed the specific circuit structural example of the load drive device provided with the clamp circuit concerning 2nd Embodiment of this invention. 図５に示す負荷駆動装置の動作を示したタイミングチャートである。6 is a timing chart showing the operation of the load driving device shown in FIG. 5. 他の実施形態で説明するクランプ回路を備えた負荷駆動装置のブロック構成例を示した図である。It is the figure which showed the block structural example of the load drive device provided with the clamp circuit demonstrated by other embodiment. 図７に示すクランプ回路を備えた負荷駆動装置の具体的な回路構成例を示した図である。It is the figure which showed the specific circuit structural example of the load drive device provided with the clamp circuit shown in FIG.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.

（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかるクランプ回路を備えた負荷駆動装置のブロック構成例を示した図である。また、図２は、このクランプ回路を備えた負荷駆動装置の具体的な回路構成例を示した図である。ただし、図２では、負荷駆動装置の一部のみを抽出して図示してある。これらの図を参照して、本実施形態のクランプ回路を備えた負荷駆動装置について説明する。 (First embodiment)
A first embodiment of the present invention will be described. FIG. 1 is a diagram illustrating a block configuration example of a load driving apparatus including a clamp circuit according to the present embodiment. FIG. 2 is a diagram illustrating a specific circuit configuration example of the load driving device including the clamp circuit. However, in FIG. 2, only a part of the load driving device is extracted and illustrated. With reference to these drawings, a load driving device including the clamp circuit of the present embodiment will be described.

図１に示す負荷駆動装置は、図示しないマイコンなどの制御手段から入力されるＩＮ信号（制御信号）に基づいて駆動される。この負荷駆動装置には、ＩＮ信号に基づいてオンオフ制御されるスイッチ部１と、スイッチ部１がオンされると電源２からの電力供給に基づいて定電流を発生させる定電流供給回路３と、定電流供給回路３から制御端子４１への定電流供給に基づいて制御端子４１に駆動電圧が入力されるとオンされるパワー素子４とを有している。 The load driving device shown in FIG. 1 is driven based on an IN signal (control signal) input from control means such as a microcomputer (not shown). The load driving device includes a switch unit 1 that is on / off controlled based on an IN signal, a constant current supply circuit 3 that generates a constant current based on power supply from a power source 2 when the switch unit 1 is turned on, The power element 4 is turned on when a drive voltage is input to the control terminal 41 based on the constant current supply from the constant current supply circuit 3 to the control terminal 41.

この負荷駆動装置では、定電流供給回路３から供給される定電流に基づいてパワー素子４をオンさせることで、電流供給ラインのうちの高圧出力線５側に接続されるパワー素子４の出力端子４３と所定電位とされる基準電源ライン６側に接続される基準電圧端子４２との間のインピーダンスを制御する。これにより、例えば高圧出力線５に接続された負荷７への電力供給を行っている。本実施形態の定電流供給回路３は、定電流の大きさを調整できる機能を有しており、パワー素子４の制御端子４１を急速充電するときには比較的大きな定電流（第１定電流）を発生させ、急速充電が必要ないときには比較的小さな定電流（第２定電流）を発生させられるようになっている。 In this load driving device, the power element 4 is turned on based on the constant current supplied from the constant current supply circuit 3, whereby the output terminal of the power element 4 connected to the high-voltage output line 5 side of the current supply line. The impedance between 43 and the reference voltage terminal 42 connected to the reference power supply line 6 side set to a predetermined potential is controlled. Thereby, for example, power is supplied to the load 7 connected to the high-voltage output line 5. The constant current supply circuit 3 of the present embodiment has a function of adjusting the magnitude of the constant current, and a relatively large constant current (first constant current) is applied when the control terminal 41 of the power element 4 is rapidly charged. When a quick charge is not required, a relatively small constant current (second constant current) can be generated.

また、負荷駆動装置には、クランプ回路８が備えられている。このクランプ回路８により、制御端子４１を所定電圧（以下、クランプ電圧という）にクランプするというクランプ動作を行っている。このクランプ回路８を備えることにより、パワー素子４のオン動作中に、一端クランプ状態によるハーフオン状態を経由して、フルオン状態にすることができる。このため、過電流を判定してからゲート電圧をクランプする場合と比較して、高速にクランプ動作を実施しつつ、過電流保護が図れ、過電流によるパワー素子４の破壊防止が可能とされている。 The load driving device is provided with a clamp circuit 8. The clamp circuit 8 performs a clamp operation of clamping the control terminal 41 to a predetermined voltage (hereinafter referred to as a clamp voltage). By providing the clamp circuit 8, the power element 4 can be in the full-on state via the half-on state due to the one-end clamp state during the on-operation of the power element 4. Therefore, compared to the case where the gate voltage is clamped after determining the overcurrent, the overcurrent protection can be achieved while performing the clamping operation at a high speed, and the destruction of the power element 4 due to the overcurrent can be prevented. Yes.

さらに、本実施形態の負荷駆動装置には、第１、第２保持回路９、１０が備えられている。第１保持回路９は、ＩＮ信号を入力し、ＩＮ信号としてスイッチ部１をオンさせてパワー素子４の駆動を行わせることを示す信号（以下、ＩＮ信号のオン指令という）が入力されると、その信号を受けてから所定期間中、クランプ回路８にクランプ動作を許可することを指示する信号を出力する。第２保持回路１０は、第１保持回路９の出力とクランプ回路８によるクランプ動作の状態に基づいて、定電流供給回路３を制御するものである。すなわち、第２保持回路１０は、クランプ回路８によるクランプ動作開始後にも所定期間中は定電流供給回路３で比較的大きな定電流を発生させ、それからクランプ動作終了までは定電流供給回路に比較的小さな定電流を発生させるようにし、その後、クランプ動作が終了すると再び定電流供給回路に比較的大きな定電流を発生させることを指示する。 Furthermore, the load driving device of the present embodiment includes first and second holding circuits 9 and 10. When the first holding circuit 9 receives the IN signal and receives a signal (hereinafter referred to as an IN signal ON command) indicating that the switch unit 1 is turned on to drive the power element 4 as the IN signal. A signal instructing the clamp circuit 8 to permit the clamp operation is output for a predetermined period after receiving the signal. The second holding circuit 10 controls the constant current supply circuit 3 based on the output of the first holding circuit 9 and the state of the clamping operation by the clamp circuit 8. That is, the second holding circuit 10 causes the constant current supply circuit 3 to generate a relatively large constant current during a predetermined period even after the clamp operation by the clamp circuit 8 is started, and then to the constant current supply circuit until the clamp operation ends. A small constant current is generated. After that, when the clamping operation is finished, the constant current supply circuit is instructed to generate a relatively large constant current again.

具体的には、定電流供給回路３は、スイッチ部１と電源２と間において並列的に接続された第１、第２定電流回路３１、３２と、電源２から第２定電流回路３２への電力供給のオンオフ制御するスイッチ部３３とを有した構成とされている。定電流供給回路３は、スイッチ部１をオンすると電源２からの電力供給に基づいて定電流を発生させ、スイッチ部３３がオンされているときには第１、第２定電流回路３１、３２の両方で生成される定電流を足し合わせた比較的大きな定電流を発生させ、スイッチ部３３がオフされているときには第１定電流回路３１のみで生成される比較的小さな定電流を発生させる。 Specifically, the constant current supply circuit 3 includes first and second constant current circuits 31 and 32 connected in parallel between the switch unit 1 and the power supply 2, and the power supply 2 to the second constant current circuit 32. And a switch unit 33 for controlling on / off of the power supply. The constant current supply circuit 3 generates a constant current based on the power supply from the power source 2 when the switch unit 1 is turned on, and both the first and second constant current circuits 31 and 32 when the switch unit 33 is turned on. A relatively large constant current is generated by adding the constant currents generated in step S1. When the switch unit 33 is turned off, a relatively small constant current generated only by the first constant current circuit 31 is generated.

例えば、図２に示すように、定電流回路３１は、カレントミラー接続された第１、第２ＰｃｈＭＯＳＦＥＴ３１ａ、３１ｂおよび定電流源３１ｃにて構成される。また、定電流回路３２も、カレントミラー接続された第１、第２ＰｃｈＭＯＳＦＥＴ３２ａ、３２ｂおよび定電流源３２ｃにて構成される。そして、スイッチ部１がオンされると、第１ＰｃｈＭＯＳＦＥＴ３１ａが定電流源３１ｃで規定される定電流を流すと共に、それに対してカレントミラー接続された第２ＰｃｈＭＯＳＦＥＴ３１ｂも同様の定電流を流す。これがパワーＭＯＳＦＥＴ４の制御端子４１に供給される。また、スイッチ部３３がオンされているときには、定電流回路３２でも同様の動作を行い、定電流回路３２の定電流もパワー素子４の制御端子４１に供給される。このような構成により、定電流供給回路３を構成することができる。 For example, as shown in FIG. 2, the constant current circuit 31 includes first and second Pch MOSFETs 31a and 31b and a constant current source 31c that are current mirror connected. The constant current circuit 32 is also composed of first and second Pch MOSFETs 32a and 32b and a constant current source 32c connected in a current mirror. When the switch unit 1 is turned on, the first Pch MOSFET 31a passes a constant current defined by the constant current source 31c, and the second Pch MOSFET 31b connected to the current mirror also passes the same constant current. This is supplied to the control terminal 41 of the power MOSFET 4. When the switch unit 33 is turned on, the constant current circuit 32 performs the same operation, and the constant current of the constant current circuit 32 is also supplied to the control terminal 41 of the power element 4. With such a configuration, the constant current supply circuit 3 can be configured.

パワー素子４は、例えば、図２に示すように、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴという）で構成される。パワー素子４がＩＧＢＴで構成される場合には、例えば駆動電圧が１５Ｖ程度とされる。ただし、パワー素子４のドライブ時において、オン動作のときに電源と負荷７とが短絡した状態になると過電流状態になり、その過電流が素子耐量を超える安全動作領域外の大きさに達すると素子破壊に至る可能性がある。このため、パワー素子４をフルオン状態にする前にハーフオン状態を作り出し、過電流が流れることによる素子破壊を防止している。例えば、パワー素子４がＩＧＢＴで構成される場合、ハーフオン状態の際には駆動電圧が８Ｖ程度とされる。 For example, as shown in FIG. 2, the power element 4 includes an insulated gate bipolar transistor (hereinafter referred to as IGBT). When the power element 4 is composed of an IGBT, for example, the drive voltage is about 15V. However, when the power element 4 is driven, if the power supply and the load 7 are short-circuited during the ON operation, an overcurrent state occurs, and if the overcurrent reaches a size outside the safe operation area exceeding the element withstand capability. There is a possibility of device destruction. For this reason, a half-on state is created before the power element 4 is brought into a full-on state, and element destruction due to an overcurrent flowing is prevented. For example, when the power element 4 is composed of an IGBT, the drive voltage is set to about 8 V in the half-on state.

なお、パワー素子４の制御端子４１と定電流供給回路３やクランプ回路８との間に備えられているのはゲート抵抗４ａ、４ｂである。 Note that gate resistors 4 a and 4 b are provided between the control terminal 41 of the power element 4 and the constant current supply circuit 3 and the clamp circuit 8.

クランプ回路８は、第１、第２スイッチ部８１、８２と比較器８３とを備えた構成とされている。第１スイッチ部８１は、制御端子４１とパワー素子４の基準電圧端子４２との間に備えられており、比較器８３の出力信号に基づいてオンオフ制御される。この第１スイッチ部８１がオフされているときには定電流供給回路３から供給される定電流のほぼすべてがパワー素子４の制御端子４１に供給される。そして、第１スイッチ部８１がオンされると定電流が第１スイッチ部８１を通じて基準電源ライン６側に引抜かれることで制御端子４１をクランプ電圧にクランプするというクランプ動作を行う。 The clamp circuit 8 includes first and second switch portions 81 and 82 and a comparator 83. The first switch unit 81 is provided between the control terminal 41 and the reference voltage terminal 42 of the power element 4, and is ON / OFF controlled based on the output signal of the comparator 83. When the first switch portion 81 is turned off, almost all of the constant current supplied from the constant current supply circuit 3 is supplied to the control terminal 41 of the power element 4. When the first switch unit 81 is turned on, a constant current is drawn to the reference power supply line 6 side through the first switch unit 81, thereby performing a clamping operation of clamping the control terminal 41 to a clamp voltage.

第２スイッチ部８２は、比較器８３への電源印加を制御することでクランプ動作を行わせるものである。第２スイッチ部８２は、第１保持回路９の出力信号に基づいてオンオフ制御される。具体的には、第１保持回路９は、ＩＮ信号のオン指令が入力されると、その信号を受けてから所定期間中、クランプ回路８にクランプ動作を許可することを指示する出力信号を出される。この出力信号が出されている期間中、第２スイッチ部８２がオンされて比較器８３への電力供給を行い、比較器８３を作動させる。 The second switch unit 82 performs a clamping operation by controlling the application of power to the comparator 83. The second switch unit 82 is on / off controlled based on the output signal of the first holding circuit 9. Specifically, when an ON command for the IN signal is input, the first holding circuit 9 outputs an output signal that instructs the clamp circuit 8 to permit the clamp operation for a predetermined period after receiving the signal. It is. During the period when the output signal is output, the second switch unit 82 is turned on to supply power to the comparator 83 and operate the comparator 83.

比較器８３は、パワー素子４の制御端子４１の電圧と参照電圧ＲＥＦとを大小比較し、その比較結果に応じた出力信号を発生させる。すなわち、比較器８３は、パワー素子４の制御端子４１の電圧がクランプ電圧に達したか否かの判定を行っており、パワー素子４の制御端子４１の電圧がクランプ電圧未満のときには第１スイッチ部８１をオフする信号（ローレベル）を出力し、パワー素子４の制御端子４１の電圧がクランプ電圧に達すると第１スイッチ部８１をオンする信号（ハイレベル）を出力する。また、この比較器８３の出力信号は、第２保持回路１０に入力されるようになっている。 The comparator 83 compares the voltage of the control terminal 41 of the power element 4 with the reference voltage REF, and generates an output signal corresponding to the comparison result. That is, the comparator 83 determines whether or not the voltage at the control terminal 41 of the power element 4 has reached the clamp voltage. When the voltage at the control terminal 41 of the power element 4 is less than the clamp voltage, the first switch A signal for turning off the part 81 (low level) is output, and when the voltage of the control terminal 41 of the power element 4 reaches the clamp voltage, a signal for turning on the first switch part 81 (high level) is outputted. Further, the output signal of the comparator 83 is inputted to the second holding circuit 10.

第１保持回路９は、ＩＮ信号を入力し、ＩＮ信号のオン指令が入力されると、一定期間中は第２スイッチ部８２をオンする出力信号を発生させる。第１保持回路９が第２スイッチ部８２をオンする出力信号を発生させる期間は、パワー素子４の制御端子４１の電圧をクランプ電圧にクランプする期間であり、図示しない過電流検出回路が過電流検出を行うのに必要な時間よりも長く設定されている。また、第１保持回路９の出力信号は、第２保持回路１０にも伝えられるようにしてある。 The first holding circuit 9 receives an IN signal and generates an output signal that turns on the second switch unit 82 for a certain period when an ON command for the IN signal is input. The period in which the first holding circuit 9 generates the output signal for turning on the second switch unit 82 is a period in which the voltage of the control terminal 41 of the power element 4 is clamped to the clamp voltage. It is set longer than the time required for detection. The output signal of the first holding circuit 9 is also transmitted to the second holding circuit 10.

第２保持回路１０は、定電流供給回路３におけるスイッチ部３３のオンオフを制御する制御信号を発生させる。第２保持回路１０の制御信号は、第１保持回路９の出力信号とクランプ回路８における比較器８３の出力信号とに基づいて生成されている。基本的には、第２保持回路１０は、比較器８３の出力信号が第１スイッチ部８１をオフすることを示す信号のときに、出力信号として定電流供給回路３におけるスイッチ部３３をオンさせる信号を発生させる。ただし、第２保持回路１０は、比較器８３の出力信号が第１スイッチ部８１をオンすることを示す信号に切り替わっても、スイッチ部３３をオンさせる出力信号を一定期間中保持してスイッチ部３３をオンさせるようにしている。また、第２保持回路１０は、クランプ期間が終了すると、第１保持回路９の出力信号に基づいて再びスイッチ部３３をオンさせる信号を出力信号として発生させるという動作を行う。 The second holding circuit 10 generates a control signal for controlling on / off of the switch unit 33 in the constant current supply circuit 3. The control signal of the second holding circuit 10 is generated based on the output signal of the first holding circuit 9 and the output signal of the comparator 83 in the clamp circuit 8. Basically, the second holding circuit 10 turns on the switch unit 33 in the constant current supply circuit 3 as an output signal when the output signal of the comparator 83 is a signal indicating that the first switch unit 81 is turned off. Generate a signal. However, even if the output signal of the comparator 83 is switched to a signal indicating that the first switch unit 81 is turned on, the second holding circuit 10 holds the output signal that turns on the switch unit 33 for a certain period of time. 33 is turned on. In addition, when the clamp period ends, the second holding circuit 10 performs an operation of generating, as an output signal, a signal for turning on the switch unit 33 again based on the output signal of the first holding circuit 9.

例えば、第２保持回路１０は、フィルタ回路によって構成され、フィルタ回路によるタイマによって、比較器８３の出力信号が第１スイッチ部８１をオンすることを示す信号に切り替わっても、スイッチ部３３をオンさせる出力信号が一定期間中保持されるようにしている。 For example, the second holding circuit 10 is configured by a filter circuit, and the switch unit 33 is turned on even when the output signal of the comparator 83 is switched to a signal indicating that the first switch unit 81 is turned on by a timer by the filter circuit. The output signal to be held is held for a certain period.

フィルタ回路としては、例えば、図２に示すようなカウンタ回路１０ａを採用することができる。カウンタ回路１０ａは、負荷駆動装置の各素子が作り込まれるＩＣ内に内蔵された内部クロック（ＣＬＫ）に基づいてカウントが行えるように構成され、比較器８３の出力信号を入力して、比較器８３の出力信号に対して所定カウント分のディレイを設けている。これにより、比較器８３の出力信号が第１スイッチ部８１をオンすることを示す信号に切り替わっても、スイッチ部３３をオンさせる出力信号が一定期間中保持されるようにできる。このようなカウンタ回路１０ａは、例えばＣＭＯＳ回路などによって構成できる。ＣＭＯＳ回路によってカウンタ回路１０ａを構成すれば、製造工程のバラツキによるタイマ時間誤差を少なくできる。また、カウンタ回路１０ａでのカウントをＩＣ内に内蔵された内部クロックによって実施できるようにすればカウント用の周辺回路部品が必要なくなるため、部品点数の削減により安価に構成することができる。 As the filter circuit, for example, a counter circuit 10a as shown in FIG. 2 can be employed. The counter circuit 10a is configured to be able to count based on an internal clock (CLK) built in an IC in which each element of the load driving device is built, and receives an output signal of the comparator 83 to input a comparator A delay of a predetermined count is provided for 83 output signals. Thereby, even if the output signal of the comparator 83 is switched to a signal indicating that the first switch unit 81 is turned on, the output signal for turning on the switch unit 33 can be held for a certain period. Such a counter circuit 10a can be constituted by, for example, a CMOS circuit. If the counter circuit 10a is constituted by a CMOS circuit, a timer time error due to variations in the manufacturing process can be reduced. Further, if counting by the counter circuit 10a can be performed by an internal clock incorporated in the IC, the peripheral circuit components for counting are not necessary, and the configuration can be made inexpensively by reducing the number of components.

なお、カウンタ回路１０ａをＣＭＯＳ回路などで構成する場合、その回路で用いられる電圧まで降圧することが望ましい。その場合には、図２中に示したように、バッファ１０ｂにて比較器８３の出力信号の電位レベルを降圧させてからカウンタ回路１０ａに比較器８３の出力信号が入力されるようにすると良い。 When the counter circuit 10a is constituted by a CMOS circuit or the like, it is desirable to step down to a voltage used in the circuit. In that case, as shown in FIG. 2, it is preferable that the output signal of the comparator 83 is inputted to the counter circuit 10a after the potential level of the output signal of the comparator 83 is stepped down by the buffer 10b. .

また、フィルタ回路としては、ＣＲ回路によるディレイ回路を採用することもできる。例えば、比較器８３の出力端子と基準電源ライン６との間に抵抗とコンデンサを直列接続し、これら抵抗とコンデンサの間の電位がコンパレータに入力されるようにする。比較器８３の出力信号によってコンデンサが所定の時定数で充電され、コンパレータの出力が比較器８３の出力信号に対してディレイを有して追従することになる。このような構成により、比較器８３の出力信号が第１スイッチ部８１をオンすることを示す信号に切り替わっても、スイッチ部３３をオンさせる出力信号が一定期間中保持されるようにできる。このようなＣＲ回路によるディレイ回路によってフィルタ回路を構成すれば、コンデンサと抵抗という容易な回路構成によってフィルタ回路を構成できる。 Further, a delay circuit using a CR circuit can be adopted as the filter circuit. For example, a resistor and a capacitor are connected in series between the output terminal of the comparator 83 and the reference power supply line 6 so that the potential between the resistor and the capacitor is input to the comparator. The capacitor is charged with a predetermined time constant by the output signal of the comparator 83, and the output of the comparator follows the output signal of the comparator 83 with a delay. With such a configuration, even if the output signal of the comparator 83 is switched to a signal indicating that the first switch unit 81 is turned on, the output signal for turning on the switch unit 33 can be held for a certain period. If the filter circuit is configured by such a delay circuit using a CR circuit, the filter circuit can be configured by an easy circuit configuration of a capacitor and a resistor.

以上のような回路構成により、本実施形態にかかる負荷駆動装置が構成されている。次に、このように構成された本実施形態の負荷駆動装置の動作について説明する。図３は、本実施形態の負荷駆動装置の動作を表したタイミングチャートである。また、図４は、比較例として、図１に示す負荷駆動装置のうちの第２保持回路１０をなくして、スイッチ部３３が比較器８３の出力信号に基づいて直接オンオフ制御される形態とした場合の動作を示したタイミングチャートである。これらの図を参照して説明する。 The load driving device according to the present embodiment is configured by the circuit configuration as described above. Next, the operation of the load driving device of the present embodiment configured as described above will be described. FIG. 3 is a timing chart showing the operation of the load driving device of the present embodiment. 4 is a comparative example in which the second holding circuit 10 of the load driving device shown in FIG. 1 is eliminated, and the switch unit 33 is directly on / off controlled based on the output signal of the comparator 83. 6 is a timing chart showing the operation in the case. This will be described with reference to these drawings.

まず、ＩＮ信号のオン指令が入力される前より、第２保持回路１０の出力に基づいてスイッチ部３３がオン状態にされている。このときには、第１、第２定電流回路３１、３２の双方で生成される定電流を足し合わせた分の定電流が定電流供給回路３から出力できる状態になっているが、まだスイッチ部１がオンされていないため、パワー素子４の制御端子４１には電流供給が行われていない状況になっている。 First, the switch unit 33 is turned on based on the output of the second holding circuit 10 before the ON command for the IN signal is input. At this time, a constant current corresponding to the sum of the constant currents generated by both the first and second constant current circuits 31 and 32 can be output from the constant current supply circuit 3, but the switch unit 1 is still in the state. Is not turned on, no current is supplied to the control terminal 41 of the power element 4.

そして、時点Ｔ０において、ＩＮ信号のオン指令が入力されると、素子特性によって決まるオン遅延があった後の時点Ｔ１においてスイッチ部１がオン状態となる。これにより、定電流供給回路３から、第１、第２定電流回路３１、３２の双方で生成される定電流を足し合わせた分の定電流がパワー素子４の制御端子４１に供給される。そして、パワー素子４の制御端子４１が第１、第２定電流回路３１、３２の双方で生成される定電流を足し合わせた比較的大きな電流に基づいて急速充電されていく。 When an ON command for the IN signal is input at time T0, the switch unit 1 is turned on at time T1 after an ON delay determined by element characteristics. As a result, a constant current corresponding to the sum of the constant currents generated by both the first and second constant current circuits 31 and 32 is supplied from the constant current supply circuit 3 to the control terminal 41 of the power element 4. The control terminal 41 of the power element 4 is rapidly charged based on a relatively large current obtained by adding the constant currents generated by both the first and second constant current circuits 31 and 32.

この後、パワー素子４の制御端子４１の電圧が比較的大きな勾配で徐々に上昇し、時点Ｔ２においてミラー電圧Ｖ１まで達する。この状態が所定期間続いたのち、再びパワー素子４の制御端子４１の電圧が上昇する。この電圧が時点Ｔ３においてクランプ電圧に相当する参照電圧ＲＥＦを超えるとクランプ回路８によるクランプ動作に基づいて、パワー素子４の制御端子４１の電圧がクランプ電圧Ｖ２にクランプされる。 Thereafter, the voltage at the control terminal 41 of the power element 4 gradually increases with a relatively large gradient and reaches the mirror voltage V1 at time T2. After this state continues for a predetermined period, the voltage of the control terminal 41 of the power element 4 rises again. When this voltage exceeds the reference voltage REF corresponding to the clamp voltage at time T3, the voltage of the control terminal 41 of the power element 4 is clamped to the clamp voltage V2 based on the clamp operation by the clamp circuit 8.

このとき、パワー素子４の制御端子４１の電圧が一旦オーバーシュートしてからクランプ電圧で一定になって電圧状態が安定化することになる。このため、図４に示した例のように、電圧状態が安定化する前に定電流供給回路３からの電流を削減すると、急激なアンダーシュート波形を生成し、クランプ電圧を下回ることで比較器８３の信号が反転することにより、スイッチ部３３を再びオンするため、発振状態による不安定な動作を引き起こすことになる。 At this time, the voltage at the control terminal 41 of the power element 4 once overshoots and then becomes constant at the clamp voltage, thereby stabilizing the voltage state. Therefore, as in the example shown in FIG. 4, if the current from the constant current supply circuit 3 is reduced before the voltage state is stabilized, a sudden undershoot waveform is generated and the comparator falls below the clamp voltage. When the signal 83 is inverted, the switch unit 33 is turned on again, which causes an unstable operation due to the oscillation state.

これに対して、本実施形態のように、第２保持回路１０を備えることで、比較器８３の出力信号が第１スイッチ部８１をオンする信号に切り替わった後でも、第２保持回路１０にて時点Ｔ４までの所定期間中はスイッチ部３３をオンさせる信号を保持することができる。つまり、パワー素子４の制御端子４１の電圧状態が安定化するまでスイッチ部３３をオンさせたままとし、第１、第２定電流回路３１、３２の双方で生成される定電流を足し合わせた分の定電流がパワー素子４の制御端子４１に供給されるようにできる。したがって、急激なアンダーシュート波形が生成されないようにでき、発振状態による不安定な動作が引き起こされることを防止できる。 On the other hand, by providing the second holding circuit 10 as in the present embodiment, even after the output signal of the comparator 83 is switched to a signal for turning on the first switch unit 81, the second holding circuit 10 is provided. Thus, a signal for turning on the switch unit 33 can be held during a predetermined period until the time point T4. That is, the switch unit 33 is kept on until the voltage state of the control terminal 41 of the power element 4 is stabilized, and the constant currents generated by both the first and second constant current circuits 31 and 32 are added. The constant current of the minute can be supplied to the control terminal 41 of the power element 4. Therefore, a sudden undershoot waveform can be prevented from being generated, and an unstable operation due to an oscillation state can be prevented.

この後は、時点Ｔ５において、クランプ回路８によるクランプ動作が完了すると、第１保持回路９が第２スイッチ部８２をオフして比較器８３の駆動を停止することになるため、第１保持回路９から第２保持回路１０にクランプ期間の終了が伝えられる。この第１保持回路９の出力信号に基づいて、再び第２保持回路１０からスイッチ部３３をオンさせる出力信号が発生させられ、スイッチ部３３がオンされる。これにより、パワー素子４の制御端子４１に第１、第２定電流回路３１、３２の双方で生成される定電流を足し合わせた分の定電流が供給され、再びパワー素子４の制御端子４１が比較的大きな電流に基づいて急速充電されていく。そして、パワー素子４のゲート電圧が電源電圧Ｖ３まで上昇し、パワー素子４がフルオン状態となる。 Thereafter, when the clamping operation by the clamp circuit 8 is completed at time T5, the first holding circuit 9 turns off the second switch unit 82 and stops driving the comparator 83. Therefore, the first holding circuit 9 indicates the end of the clamp period to the second holding circuit 10. Based on the output signal of the first holding circuit 9, an output signal for turning on the switch unit 33 is generated again from the second holding circuit 10, and the switch unit 33 is turned on. As a result, a constant current corresponding to the sum of the constant currents generated by both the first and second constant current circuits 31 and 32 is supplied to the control terminal 41 of the power element 4, and the control terminal 41 of the power element 4 again. Are rapidly charged based on a relatively large current. Then, the gate voltage of the power element 4 rises to the power supply voltage V3, and the power element 4 enters a full-on state.

この後は、ＩＮ信号としてスイッチ部１をオフしてパワー素子４の駆動を止めることを示す信号（以下、ＩＮ信号のオフ指令という）が入力されると、スイッチ部１がオフされる。このとき、第２保持回路１０の出力信号に基づいてスイッチ部３３がオンされたままの状態になるが、スイッチ部１がオフされるため、定電流供給回路３からパワー素子４の制御端子４１への電流供給は行われない。 Thereafter, when a signal indicating that the driving of the power element 4 is stopped by turning off the switch unit 1 as an IN signal (hereinafter referred to as an IN signal off command) is input, the switch unit 1 is turned off. At this time, the switch unit 33 remains turned on based on the output signal of the second holding circuit 10, but the switch unit 1 is turned off, so that the control terminal 41 of the power element 4 from the constant current supply circuit 3. No current is supplied to.

以上説明したように、本実施形態の負荷駆動装置では、パワー素子４をオンさせる際に、パワー素子４の制御端子４１に比較的大きな電流を供給することで制御端子４１の電圧を比較的大きな勾配で上昇させつつ、制御端子４１の電圧がクランプ電圧に至ってから電圧状態が安定化するまでは、制御端子４１への比較的大きな電流の供給を保持するようにしている。そして、制御端子４１の電圧状態が安定化した後に、制御端子４１への電流供給が定電流回路３１のみから為されるようにし、比較的小さな電流が制御端子４１に供給されるようにしている。 As described above, in the load driving device of this embodiment, when the power element 4 is turned on, a relatively large current is supplied to the control terminal 41 of the power element 4 so that the voltage of the control terminal 41 is relatively large. While increasing at a gradient, the supply of a relatively large current to the control terminal 41 is maintained until the voltage state is stabilized after the voltage of the control terminal 41 reaches the clamp voltage. Then, after the voltage state of the control terminal 41 is stabilized, a current is supplied to the control terminal 41 only from the constant current circuit 31 so that a relatively small current is supplied to the control terminal 41. .

このような動作を行えば、定電流供給回路３で生成する定電流をパワー素子４の制御端子４１に供給することでパワー素子４のオン動作を制御しつつ、クランプ回路８によって制御端子４１の電圧をクランプすることで過電流による破壊を抑制し、かつ、急激なアンダーシュート波形が生成されることにより発振状態になって不安定な動作を引き起こすことを防止することができる。 If such an operation is performed, the constant current generated by the constant current supply circuit 3 is supplied to the control terminal 41 of the power element 4 to control the ON operation of the power element 4, while the clamp circuit 8 controls the control terminal 41. By clamping the voltage, it is possible to suppress destruction due to overcurrent, and to generate an abrupt undershoot waveform, thereby preventing an oscillation state and causing an unstable operation.

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して第２保持回路１０の具体的な構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。 (Second Embodiment)
A second embodiment of the present invention will be described. In the present embodiment, the specific configuration of the second holding circuit 10 is changed with respect to the first embodiment, and the other parts are the same as those in the first embodiment, and therefore, different parts from the first embodiment. Only explained.

図５は、本実施形態にかかる負荷駆動装置の具体的な回路構成を示したものである。ただし、図５では、負荷駆動装置の一部のみを抽出して図示してあり、図示していない部分については第１実施形態と同様である。 FIG. 5 shows a specific circuit configuration of the load driving device according to the present embodiment. However, in FIG. 5, only a part of the load driving device is extracted and illustrated, and the part not illustrated is the same as that of the first embodiment.

図５に示すように、本実施形態では、第２保持回路１０は、パワー素子４の制御端子４１の電圧のダウンエッジを検出するダウンエッジ検出回路１０ｃと、比較器８３とダウンエッジ検出回路１０ｃの検出結果に基づいてスイッチ部３３のオンオフを制御するアンド回路１０ｄとを有した構成とされている。ダウンエッジ検出回路１０ｃは、パワー素子４の制御端子４１の電圧がオーバーシュートした後にアンダーシュートに向かうときのダウンエッジを検出するものであり、例えばサンプリング周期毎に前回周期と今回周期での制御端子４１の電圧を比較し、今回周期の方が前回周期よりも小さければダウンエッジを検出してハイレベルを出力する。このような構成において、アンド回路１０ｄの出力がローレベルのときにスイッチ部３３がオンし、ハイレベルのときにスイッチ部３３がオンするようにしてある。 As shown in FIG. 5, in the present embodiment, the second holding circuit 10 includes a down edge detection circuit 10c that detects a down edge of the voltage at the control terminal 41 of the power element 4, a comparator 83, and a down edge detection circuit 10c. And an AND circuit 10d for controlling on / off of the switch unit 33 based on the detection result of the above. The down edge detection circuit 10c detects a down edge when the voltage at the control terminal 41 of the power element 4 goes to undershoot after overshooting. For example, the control terminal at the previous period and the current period every sampling period. 41 is compared, and if the current cycle is smaller than the previous cycle, a down edge is detected and a high level is output. In such a configuration, the switch unit 33 is turned on when the output of the AND circuit 10d is at a low level, and the switch unit 33 is turned on when the output is at a high level.

図６は、本実施形態にかかる負荷駆動装置の動作を示したタイミングチャートである。 FIG. 6 is a timing chart showing the operation of the load driving device according to the present embodiment.

まず、時点Ｔ０において、ＩＮ信号のオン指令が入力されると、素子特性によって決まるオン遅延があった後の時点Ｔ１においてスイッチ部１がオン状態となる。これにより、時点Ｔ１〜Ｔ３において、第１実施形態と同様の動作が行われ、パワー素子４の制御端子４１の電圧が上昇していく。そして、パワー素子４の制御端子４１がクランプ電圧に達する前の状態では比較器８３の出力信号がローレベルとなる。また、この期間中にはダウンエッジも検出されていないため、ダウンエッジ検出回路１０ｃの出力もローレベルになる。したがって、アンド回路１０ｄの出力がローレベルとなり、スイッチ部３３がオンされ、パワー素子４の制御端子４１に第１、第２定電流回路３１、３２の双方で生成される定電流を足し合わせた分の定電流が供給される。 First, when an ON command for the IN signal is input at time T0, the switch unit 1 is turned on at time T1 after an ON delay determined by element characteristics. Thereby, in time T1-T3, the operation | movement similar to 1st Embodiment is performed, and the voltage of the control terminal 41 of the power element 4 rises. The output signal of the comparator 83 is at a low level before the control terminal 41 of the power element 4 reaches the clamp voltage. Further, since no down edge is detected during this period, the output of the down edge detection circuit 10c is also at a low level. Therefore, the output of the AND circuit 10d becomes low level, the switch unit 33 is turned on, and the constant current generated by both the first and second constant current circuits 31 and 32 is added to the control terminal 41 of the power element 4. A constant current of minutes is supplied.

そして、時点Ｔ３において、パワー素子４の制御端子４１の電圧がクランプ電圧に達すると、比較器８３の出力がハイレベルに切り替わる。しかし、このときにはまだダウンエッジが検出されないため、ダウンエッジ検出回路１０ｃの出力はローレベルとなる。したがって、アンド回路１０ｄの出力はローレベルのままで、スイッチ部３３もオンが保持され、パワー素子４の制御端子４１に第１、第２定電流回路３１、３２の双方で生成される定電流を足し合わせた分の定電流が供給される。 At time T3, when the voltage at the control terminal 41 of the power element 4 reaches the clamp voltage, the output of the comparator 83 switches to a high level. However, since the down edge is not detected yet at this time, the output of the down edge detection circuit 10c is at a low level. Therefore, the output of the AND circuit 10d remains at the low level, the switch unit 33 is kept on, and the constant current generated by both the first and second constant current circuits 31 and 32 at the control terminal 41 of the power element 4 is maintained. A constant current corresponding to the sum of is supplied.

その後、クランプ回路８のクランプ動作によって、パワー素子４の制御端子４１の電圧がオーバーシュート後に低下していくと、時点Ｔ４においてダウンエッジが検出され、ダウンエッジ検出回路１０ｃの出力がハイレベルに切り替わる。これにより、比較器８３とダウンエッジ検出回路１０ｃの両方の出力がハイレベルになるため、アンド回路１０ｄの出力もハイレベルに切り替わる。したがって、スイッチ部３３がオフされ、パワー素子４の制御端子４１に第１定電流回路３１のみで生成される定電流が供給される。このときのスイッチ部３３のオフへの切り替えは、ダウンエッジ検出回路１０ｃやアンド回路１０ｄを構成する素子の応答などによってダウンエッジ検出タイミングから遅れることから、パワー素子４の制御端子４１の電圧状態が安定化してから制御端子４１に供給される電流の削減を行うことが可能となる。 Thereafter, when the voltage of the control terminal 41 of the power element 4 decreases after overshooting by the clamping operation of the clamp circuit 8, a down edge is detected at time T4, and the output of the down edge detection circuit 10c is switched to a high level. . As a result, the outputs of both the comparator 83 and the down edge detection circuit 10c become high level, and the output of the AND circuit 10d also switches to high level. Accordingly, the switch unit 33 is turned off, and a constant current generated only by the first constant current circuit 31 is supplied to the control terminal 41 of the power element 4. Since the switching of the switch unit 33 at this time is delayed from the down edge detection timing due to the response of the elements constituting the down edge detection circuit 10c and the AND circuit 10d, the voltage state of the control terminal 41 of the power element 4 is changed. It is possible to reduce the current supplied to the control terminal 41 after stabilization.

この後は、クランプ回路８によるクランプ動作の終了時に、第２スイッチ部８２がオフされて比較器８３への電力供給がオフされるため、比較器８３の出力がローレベルになる。このため、アンド回路１０ｄの出力がローレベルになってスイッチ部３３が再びオンし、パワー素子４の制御端子４１に第１、第２定電流回路３１、３２の双方で生成される定電流を足し合わせた分の定電流が供給される。したがって、再びパワー素子４の制御端子４１が比較的大きな電流に基づいて急速充電されるようにできる。 Thereafter, at the end of the clamping operation by the clamp circuit 8, the second switch unit 82 is turned off and the power supply to the comparator 83 is turned off, so that the output of the comparator 83 becomes a low level. For this reason, the output of the AND circuit 10d becomes a low level, the switch unit 33 is turned on again, and the constant current generated by both the first and second constant current circuits 31 and 32 is applied to the control terminal 41 of the power element 4. A constant current corresponding to the sum is supplied. Therefore, the control terminal 41 of the power element 4 can be rapidly charged again based on a relatively large current.

このように、本実施形態では、ダウンエッジ検出回路１０ｃを備えるようにし、ダウンエッジ検出回路１０ｃによって制御端子４１の電圧のオーバーシュート後のダウンエッジに基づいてスイッチ部３３のオンオフ切り替えを行うようにしている。そして、第２保持回路９を構成する素子の応答に基づいて、パワー素子４の制御端子４１の電圧状態が安定化してから制御端子４１に供給される電流の削減を行うことが可能となる。したがって、第１実施形態と同様の効果を得ることができる。 As described above, in this embodiment, the down edge detection circuit 10c is provided, and the switch unit 33 is switched on and off based on the down edge after the overshoot of the voltage of the control terminal 41 by the down edge detection circuit 10c. ing. And based on the response of the element which comprises the 2nd holding circuit 9, it becomes possible to reduce the electric current supplied to the control terminal 41, after the voltage state of the control terminal 41 of the power element 4 is stabilized. Therefore, the same effect as that of the first embodiment can be obtained.

なお、ここでは素子の応答に基づいてパワー素子４の制御端子４１の電圧状態が安定化してからスイッチ部３３がオフされるようにしたが、遅延回路を設けて行っても良い。ただし、素子の応答を利用することで、遅延回路が必要なくなり、回路構成の簡略化を図ることが可能となる。 Here, the switch unit 33 is turned off after the voltage state of the control terminal 41 of the power element 4 is stabilized based on the response of the element. However, a delay circuit may be provided. However, by utilizing the response of the element, a delay circuit is not necessary, and the circuit configuration can be simplified.

（他の実施形態）
上記実施形態では、負荷駆動装置の回路構成の一例を示したが、同様の動作を行うことが可能な他の回路構成とされていても構わない。例えば、上記各実施形態では、負荷７をパワー素子４のハイサイド側に配置する場合について説明したが、ローサイド側に配置することも可能である。図７は、図１に対して負荷７の接続場所を変更した場合を示した図であり、図８は、その場合の負荷駆動装置の具体的な回路構成を示した図である。図７に示すように、パワー素子４の基準電圧端子４２側に負荷７が接続される形態としても良い。 (Other embodiments)
In the above embodiment, an example of the circuit configuration of the load driving device has been described, but other circuit configurations capable of performing the same operation may be used. For example, in each of the above-described embodiments, the case where the load 7 is arranged on the high side of the power element 4 has been described. However, the load 7 may be arranged on the low side. FIG. 7 is a diagram showing a case where the connection location of the load 7 is changed with respect to FIG. 1, and FIG. 8 is a diagram showing a specific circuit configuration of the load driving device in that case. As shown in FIG. 7, the load 7 may be connected to the reference voltage terminal 42 side of the power element 4.

勿論、負荷駆動装置を構成する各素子を上記実施形態で説明した素子と異なる素子で構成しても良い。例えば、パワー素子４としてＩＧＢＴを例に挙げて説明したがパワーＭＯＳＦＥＴであっても構わない。 Of course, each element constituting the load driving device may be constituted by an element different from the element described in the above embodiment. For example, although the IGBT has been described as an example of the power element 4, a power MOSFET may be used.

１スイッチ部
２電源
３定電流供給回路
４パワー素子
５高圧出力線
６基準電源ライン
７負荷
８クランプ回路
９第１保持回路
１０第２保持回路
１０ａカウンタ回路
１０ｂバッファ
１０ｃダウンエッジ検出回路
１０ｄアンド回路
３１、３２定電流回路
３３スイッチ部
４１制御端子
４２基準電圧端子
４３出力端子
８１、８２第１、第２スイッチ部
８３比較器 DESCRIPTION OF SYMBOLS 1 Switch part 2 Power supply 3 Constant current supply circuit 4 Power element 5 High voltage output line 6 Reference power supply line 7 Load 8 Clamp circuit 9 1st holding circuit 10 2nd holding circuit 10a Counter circuit 10b Buffer 10c Down edge detection circuit 10d AND circuit 31 , 32 Constant current circuit 33 Switch part 41 Control terminal 42 Reference voltage terminal 43 Output terminal 81, 82 First and second switch part 83 Comparator

Claims

負荷（７）への電流供給ライン（５、６）に備えられ、制御端子（４１）への定電流の供給に伴って前記電流供給ライン（５、６）に接続される出力端子（４３）と基準電圧端子（４２）との間のオンオフを制御することで前記負荷（７）への電流供給を制御するパワー素子（４）と、
前記パワー素子（４）をオンさせる際に、前記パワー素子（４）の前記制御端子（４１）に対して、前記定電流として第１定電流と該第１定電流よりも小さな第２定電流とを切り替えて供給する定電流供給回路（３）と、
前記パワー素子（４）をオンさせる際に前記パワー素子（４）の前記制御端子（４１）の電圧が所定のクランプ電圧に達すると、該クランプ電圧にクランプするクランプ動作を行うクランプ回路（８）と、
前記定電流供給回路（３）による前記定電流の切り替えを制御し、前記パワー素子（４）の前記制御端子（４１）への前記定電流の供給開始から前記クランプ回路（８）による前記クランプ動作開始まで、および、前記クランプ動作開始から所定の遅延時間経過まで前記第１定電流を前記制御端子（４１）に供給し、前記遅延時間経過後に前記第２定電流に切り替えて前記制御端子（４１）に供給する保持回路（１０）と、を備えていることを特徴とする負荷駆動装置。 An output terminal (43) provided in the current supply line (5, 6) to the load (7) and connected to the current supply line (5, 6) as a constant current is supplied to the control terminal (41). A power element (4) for controlling current supply to the load (7) by controlling on / off between the power supply and the reference voltage terminal (42);
When turning on the power element (4), a first constant current and a second constant current smaller than the first constant current as the constant current with respect to the control terminal (41) of the power element (4) A constant current supply circuit (3) for switching and supplying
When the power element (4) is turned on, when the voltage of the control terminal (41) of the power element (4) reaches a predetermined clamp voltage, a clamp circuit (8) that performs a clamping operation to clamp to the clamp voltage When,
Control of switching of the constant current by the constant current supply circuit (3), and the clamping operation by the clamp circuit (8) from the start of supply of the constant current to the control terminal (41) of the power element (4) The first constant current is supplied to the control terminal (41) until the start and from the start of the clamp operation until a predetermined delay time elapses, and after the delay time elapses, the first constant current is switched to the second constant current and the control terminal (41 And a holding circuit (10) for supplying to the load drive device.

前記クランプ回路（８）は、前記パワー素子（４）の前記制御端子（４１）の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させ、
前記保持回路（１０）は、前記クランプ回路（８）が前記制御端子（４１）の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させたときに、当該出力信号をタイマによって遅延させるフィルタ回路を有し、該フィルタ回路にて遅延させた出力信号に基づいて前記定電流を前記第１定電流から前記第２定電流に切り替えることを特徴とする請求項１に記載の負荷駆動装置。 The clamp circuit (8) generates an output signal indicating that the voltage of the control terminal (41) of the power element (4) has reached a predetermined clamp voltage,
The holding circuit (10) delays the output signal by a timer when the clamp circuit (8) generates an output signal indicating that the voltage of the control terminal (41) has reached a predetermined clamp voltage. 2. The load drive according to claim 1, wherein the constant current is switched from the first constant current to the second constant current based on an output signal delayed by the filter circuit. apparatus.

前記フィルタ回路は、ＣＭＯＳ回路によって構成されたカウンタ回路（１０ａ）を有し、前記クランプ回路（８）が前記制御端子（４１）の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させたときに、この信号を前記カウンタ回路（１０ａ）によって所定カウント分のディレイを設けて出力するものであることを特徴とする請求項２に記載の負荷駆動装置。 The filter circuit has a counter circuit (10a) constituted by a CMOS circuit, and the clamp circuit (8) generates an output signal indicating that the voltage of the control terminal (41) has reached a predetermined clamp voltage. 3. The load driving device according to claim 2, wherein the counter circuit (10 a) outputs a signal having a predetermined count delay when the signal is output.

前記カウンタ回路（１０ａ）のカウントに用いられるクロックには、前記保持回路（１０）が形成されるＩＣの内部クロックが用いられていることを特徴とする請求項３に記載の負荷駆動装置。 The load driving device according to claim 3, wherein an internal clock of an IC in which the holding circuit (10) is formed is used as a clock used for counting of the counter circuit (10a).

前記フィルタ回路は、ＣＲ回路によるディレイ回路によって構成され、前記クランプ回路（８）が前記制御端子（４１）の電圧が所定のクランプ電圧に達したことを示す出力信号を発生させたときに、この信号を前記ディレイ回路によって所定のディレイを設けて出力するものであることを特徴とする請求項２に記載の負荷駆動装置。 The filter circuit is constituted by a delay circuit by a CR circuit, and when the clamp circuit (8) generates an output signal indicating that the voltage of the control terminal (41) has reached a predetermined clamp voltage, 3. The load driving apparatus according to claim 2, wherein the signal is output with a predetermined delay provided by the delay circuit.

前記保持回路（１０）は、前記クランプ動作開始に伴って前記パワー素子（４）の前記制御端子（４１）の電圧がオーバーシュートしてからダウンシュートに向かうときのダウンエッジを検出するダウンエッジ検出回路（１０ｃ）を有し、該ダウンエッジ検出回路（１０ｃ）にて前記ダウンエッジが検出されてから所定の遅延時間を設け、この遅延時間経過後に前記定電流を前記第１定電流から前記第２定電流に切り替えることを特徴とする請求項１に記載の負荷駆動装置。 The holding circuit (10) detects a down edge when the voltage at the control terminal (41) of the power element (4) overshoots and goes down as the clamp operation starts. A circuit (10c) having a predetermined delay time after the down edge is detected by the down edge detection circuit (10c), and after the delay time has elapsed, the constant current is changed from the first constant current to the first constant current. The load driving device according to claim 1, wherein the load driving device is switched to two constant currents.

前記保持回路（１０）は、該保持回路（１０）を構成する素子の応答に基づいて、ダウンエッジ検出回路（１０ｃ）にて前記ダウンエッジが検出されてからの前記遅延時間を設けていることを特徴とする請求項６に記載の負荷駆動装置。 The holding circuit (10) provides the delay time after the down edge is detected by the down edge detection circuit (10c) based on the response of the elements constituting the holding circuit (10). The load driving apparatus according to claim 6.