JP5531420B2 - プロセス割当システム、プロセス割当方法、プロセス割当プログラム - Google Patents
プロセス割当システム、プロセス割当方法、プロセス割当プログラム Download PDFInfo
- Publication number
- JP5531420B2 JP5531420B2 JP2009045875A JP2009045875A JP5531420B2 JP 5531420 B2 JP5531420 B2 JP 5531420B2 JP 2009045875 A JP2009045875 A JP 2009045875A JP 2009045875 A JP2009045875 A JP 2009045875A JP 5531420 B2 JP5531420 B2 JP 5531420B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- inter
- processor
- information
- dimension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
しかしながら、この場合、どのランクの、どのような属性を有する処理プロセスを、どのプロセッサに対して配置する、または割当てるかの(選択)決定を、処理プロセスそれぞれについて行う必要がある。これには、手間や運用コストがかかると共に、処理時間が長くかかってしまう、といった不都合があった。
本発明は、上記関連技術の有する不都合を改善し、プログラム処理全体にかかるプロセス間通信の通信性能を有効に高めるプロセス割当システム、プロセス割当方法、プロセス割当プログラムを提供することを、その目的とする。
次に、本発明の実施形態について、その基本的構成内容を説明する。
また、本実施形態は、図1に示すように、実行コマンドなどにより指定された情報に応じて、処理プロセスを上記プロセッサに対して割当てる(配置する)処理を行うプロセス制御部1を備えている。
ここで、分散並列プログラムの実行コマンドを「mpirun」、各次元のサイズを指定するオプションを「−nprocs」、通信量の多い次元方向の順序を示す情報を指定するオプションを「−order」とする。
また、ここでは、3次元の論理的プロセス配置体系内のプロセス間通信の通信量は、第2次元方向、第3次元方向、第1次元方向の順に多いものとする。
また、オプション情報取得部は、取得した論理的プロセス配置体系の各次元のサイズおよびプロセス間通信の通信量情報を、オプション情報としてオプション情報解析部13に渡す。
図2では、各処理プロセスを球で模式的に表しており、球内の数字は処理プロセスのID(ランク)を表している。
また、論理的プロセス配置体系のサイズが「4×4×8」である場合、プロセスの座標を(X,Y,Z)とすると、座標とランクの関係であるプロセスランクは、以下の(数1)により算出される。
プロセスランク=X+4×Y+4×4×Z
これにより、例えばオプションとして「−order2−3−1」が指定された場合、以下の(数2)により決定されるプロセスランクの順に各処理プロセスは生成されるものとする。
for(X=0;X<4;X++)
for(Z=0;Z<8;Z++)
for(Y=0;Y<4;Y++)
プロセスランク=X+4×Y+4×4×Z
本システムにおける各ノード#0〜31は、上述のように、それぞれ4つのプロセッサから構成され、多段クロスバースイッチで接続されている。
また、ノード#0〜#15内の処理プロセスとノード#16〜#31内の処理プロセスとのプロセス間相互通信は、ルータ(RTR介して行われる)多段クロスバーネットワークを介して行われる通信となる。
このように、予め設定された、静的なプロセッサ間(HW)通信性能情報を備え、当該情報を参照する構成とすることにより、各プロセッサに対して、より迅速に、安定して処理プロセスを配置する(割当てる)ことができる。
次に、本実施形態の動作について、その概略を説明する。
オプション情報取得部12が、論理的プロセス配置体系内における前記プロセス間通信の通信量の多い次元方向を特定し(プロセス間通信量特定工程)、プロセッサ情報取得部15が、異なるプロセッサ間で行われるプロセス間通信の通信性能を取得し(プロセッサ間通信能力取得工程)、プロセス生成部16が、プロセス間通信量のより多い次元方向の処理プロセスから前記プロセス間通信の通信性能がより高いプロセッサを割当先として決定する(割当先決定工程)。
ここで、上記プロセス間通信量特定工程、プロセッサ間通信能力取得工程、および割当先決定工程については、その実行内容をプログラム化し、コンピュータに実行させるように構成してもよい。
また、ここでは、3次元の論理的プロセス配置体系内のプロセス間通信の通信量は、第2次元方向、第3次元方向、第1次元方向の順に多いことを指定されている。
これにより、オプション情報解析部13は、実行コマンドに指定された論理的プロセス配置(体系)における各次元のサイズ、およびそのプロセス間通信の通信量の多い次元方向の順序を示す情報を取得する。
図2では、各処理プロセスを球で模式的に表しており、球内の数字は処理プロセスのID(ランク)を表している。
また、論理的プロセス配置体系のサイズが「4×4×8」である場合、プロセスの座標を(X,Y,Z)とすると、座標とランクの関係であるプロセスランクは、以下の(数1)により算出される。
プロセスランク=X+4×Y+4×4×Z
これにより、例えばオプションとして−order2−3−1が指定された場合、以下の(数2)により決定されるプロセスランクの順に、各処理プロセスがプロセッサ上に生成される(割当てられる)。
for(X=0;X<4;X++)
for(Z=0;Z<8;Z++)
for(Y=0;Y<4;Y++)
プロセスランク=X+4×Y+4×4×Z
次に、プロセス生成部16は、プロセス情報保持部14およびプロセッサ情報取得部15が取得した情報に基づき、プロセッサ間のHW通信性能が高いプロセッサグループに対して、論理的プロセス配置上で通信量の多い次元方向に設定された処理プロセス(プロセス)を割当てる処理を行う(ステップS104)。
ここで、上記コマンド指定に基づき処理プロセスを配置した場合の、プロセッサおよびプロセスの対応関係の一例を図4に示す。
ここでは、ノード#0〜#31上にそれぞれに設けられたプロセッサに対して、論理的プロセス配置体系を構成する処理プロセス(0〜127:図2)がプロセス制御部1によって割当てられるものとする。
また、ノード#0〜#15内の処理プロセスとノード#16〜#31内の処理プロセスとのプロセス間通信は、ルータ(RTR介して行われる)多段クロスバーネットワークを介して行われる通信となる。
このため、プログラム全体のプロセス間通信が迅速に行われ、プロセス間通信性能を向上させることができる。
11 実行コマンド部
12 オプション情報取得部
13 オプション情報解析部
14 プロセス情報保持部
15 プロセッサ情報取得部
16 プロセス生成部
Claims (3)
- n次元の座標で表される論理的なプロセス配置を元にプロセス間通信処理を行う処理プロセス群の処理プロセスを実行するプロセッサ群に前記プロセス間通信処理を割り当てるプロセス割当システムであって、
n次元の座標で表される論理的なプロセス配置における処理プロセスの各次元サイズ、およびプロセス間通信の通信量の多い次元方向の順序を示す情報を取得するコマンド実行部と、
前記コマンド実行部が実行する実行コマンド内で指定された論理的プロセス配置体系の各次元のサイズおよびプロセス間通信の通信量情報を取得し、その取得した前記論理的なプロセス配置の各次元のサイズおよびプロセス間通信の通信量情報をオプション情報として出力するオプション情報取得部と、
前記オプション情報取得部から渡されたオプション情報を基づき、生成される処理プロセスの順序を割り出す計算を行うオプション情報解析部と、
外部から送り込まれた、各ノード上に設定されたプロセッサおよびプロセッサ間通信を行うプロセッサグループにおけるプロセッサ間通信性能が含まれているプロセッサ情報を取得し、プロセッサ間の通信性能が高いプロセッサグループに対して、前記論理的なプロセス配置上で通信量の多い次元方向にある処理プロセスを割当てるプロセス生成部とを有することを特徴とするプロセス割当システム。 - n次元の座標で表される論理的なプロセス配置を元にプロセス間通信処理を行う処理プロセス群の処理プロセスを実行するプロセッサ群のプロセッサに前記プロセス間通信処理を割当てるプロセス割当方法であって、
n元の座標で表される論理的なプロセス配置における処理プロセスの各次元サイズ、およびプロセス間通信の通信量の多い次元方向の順序を示す情報を取得し、
実行コマンド内で指定された論理的プロセス配置体系の各次元のサイズおよびプロセス間通信の通信量情報を取得し、その取得した前記論理的なプロセス配置の各次元のサイズおよびプロセス間通信の通信量情報をオプション情報として出力し、
前記オプション情報を基づき、生成される処理プロセスの順序を割り出す計算を行い、
外部から送り込まれた、各ノード上に設定されたプロセッサおよびプロセッサ間通信を行うプロセッサグループにおけるプロセッサ間通信性能が含まれているプロセッサ情報を取得し、プロセッサ間の通信性能が高いプロセッサグループに対して、前記論理的なプロセス配置上で通信量の多い次元方向にある処理プロセスを割当てることを特徴とするプロセス割当方法。 - n次元の座標で表される論理的なプロセス配置を元にプロセス間通信処理を行う処理プロセス群の処理プロセスを実行するプロセッサ群のプロセッサに前記プロセス間通信処理を割当てるためのプロセス割当プログラムであって、
n次元の座標で表される論理的なプロセス配置における処理プロセスの各次元サイズ、およびプロセス間通信の通信量の多い次元方向の順序を示す情報を取得する機能と、
実行コマンド内で指定された論理的プロセス配置体系の各次元のサイズおよびプロセス間通信の通信量情報を取得し、その取得した前記論理的なプロセス配置の各次元のサイズおよびプロセス間通信の通信量情報をオプション情報として出力する機能と、
前記オプション情報を基づき、生成される処理プロセスの順序を割り出す計算を行う機能と、
外部から送り込まれた、各ノード上に設定されたプロセッサおよびプロセッサ間通信を行うプロセッサグループにおけるプロセッサ間通信性能が含まれているプロセッサ情報を取得し、プロセッサ間の通信性能が高いプロセッサグループに対して、前記論理的なプロセス配置上で通信量の多い次元方向にある処理プロセスを割当てる機能とをコンピュータに実行させることを特徴とするプロセス割当プログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009045875A JP5531420B2 (ja) | 2009-02-27 | 2009-02-27 | プロセス割当システム、プロセス割当方法、プロセス割当プログラム |
US13/147,973 US8595734B2 (en) | 2009-02-27 | 2010-02-25 | Reduction of processing time when cache miss occurs |
EP10746273A EP2381365A4 (en) | 2009-02-27 | 2010-02-25 | PROCESS ALLOCATION SYSTEM, PROCESS ALLOCATION METHOD, PROCESS ALLOCATION PROGRAM |
PCT/JP2010/052987 WO2010098394A1 (ja) | 2009-02-27 | 2010-02-25 | プロセス割当システム、プロセス割当方法、プロセス割当プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009045875A JP5531420B2 (ja) | 2009-02-27 | 2009-02-27 | プロセス割当システム、プロセス割当方法、プロセス割当プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010198564A JP2010198564A (ja) | 2010-09-09 |
JP5531420B2 true JP5531420B2 (ja) | 2014-06-25 |
Family
ID=42665598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009045875A Expired - Fee Related JP5531420B2 (ja) | 2009-02-27 | 2009-02-27 | プロセス割当システム、プロセス割当方法、プロセス割当プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US8595734B2 (ja) |
EP (1) | EP2381365A4 (ja) |
JP (1) | JP5531420B2 (ja) |
WO (1) | WO2010098394A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5853794B2 (ja) | 2012-03-19 | 2016-02-09 | 富士通株式会社 | 転置装置、転置方法、および転置プログラム |
KR102413924B1 (ko) * | 2020-09-25 | 2022-06-29 | 주식회사 이노그리드 | 복수의 컴퓨팅 노드를 이용한 고성능 클라우드 서비스 시스템에서의 프로세스 그룹 관리 방법 및 그 시스템 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2549241B2 (ja) | 1992-05-22 | 1996-10-30 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータ・システム |
JP3036489B2 (ja) * | 1997-10-24 | 2000-04-24 | 日本電気株式会社 | マルチプロセッサシステムにおける集団通信装置 |
JP3757825B2 (ja) | 2001-06-29 | 2006-03-22 | 日本電気株式会社 | プロセッサ間通信削減方法と並列化コンパイラ装置並びにプログラム |
CA2365729A1 (en) | 2001-12-20 | 2003-06-20 | Platform Computing (Barbados) Inc. | Topology aware scheduling for a multiprocessor system |
US8244882B2 (en) * | 2004-11-17 | 2012-08-14 | Raytheon Company | On-demand instantiation in a high-performance computing (HPC) system |
JP4676463B2 (ja) * | 2007-07-13 | 2011-04-27 | 株式会社日立製作所 | 並列計算機システム |
JP2009045875A (ja) | 2007-08-22 | 2009-03-05 | Mimaki Engineering Co Ltd | Uv硬化型インクジェット用コート剤 |
-
2009
- 2009-02-27 JP JP2009045875A patent/JP5531420B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-25 EP EP10746273A patent/EP2381365A4/en not_active Withdrawn
- 2010-02-25 US US13/147,973 patent/US8595734B2/en active Active
- 2010-02-25 WO PCT/JP2010/052987 patent/WO2010098394A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP2381365A4 (en) | 2012-11-14 |
JP2010198564A (ja) | 2010-09-09 |
US20110302590A1 (en) | 2011-12-08 |
WO2010098394A1 (ja) | 2010-09-02 |
US8595734B2 (en) | 2013-11-26 |
EP2381365A1 (en) | 2011-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kandalla et al. | Designing topology-aware collective communication algorithms for large scale infiniband clusters: Case studies with scatter and gather | |
RU2597556C2 (ru) | Структура компьютерного кластера для выполнения вычислительных задач и способ функционирования указанного кластера | |
Wigley et al. | The first real operating system for reconfigurable computers | |
CN103294554A (zh) | 片上***soc的多处理器的调度方法及装置 | |
CN102880510A (zh) | 基于多数据架构中心面向数据密集型应用的并行编程方法 | |
Balaji et al. | Mapping communication layouts to network hardware characteristics on massive-scale blue gene systems | |
US9612867B2 (en) | Apparatus and method for data partition and allocation in heterogeneous multi-processor environment | |
US11886846B2 (en) | Method for executing computation, computing device, computing system, and storage medium | |
Hursey et al. | Locality-aware parallel process mapping for multi-core HPC systems | |
Tuncer et al. | Pacmap: Topology mapping of unstructured communication patterns onto non-contiguous allocations | |
CN114500355B (zh) | 路由方法、片上网络、路由节点和路由装置 | |
D'Amico et al. | Drom: Enabling efficient and effortless malleability for resource managers | |
Gropp | Using node information to implement MPI Cartesian topologies | |
Sterling et al. | SLOWER: A performance model for Exascale computing | |
JP5531420B2 (ja) | プロセス割当システム、プロセス割当方法、プロセス割当プログラム | |
Pascual et al. | Effects of topology-aware allocation policies on scheduling performance | |
TWI414947B (zh) | 在包含多個處理節點之計算系統上載入一程式之方法、電腦可讀媒體及平行計算系統 | |
JP2007188523A (ja) | タスク実行方法およびマルチプロセッサシステム | |
JP2022537944A (ja) | マルチコア処理システムに領域分割認識プロセッサを割り当てるためのシステム、方法及びコンピュータアクセス可能媒体 | |
JP6423809B2 (ja) | オペレーティングシステム、プログラミングシステム及びメモリ割り当て方法 | |
Karasawa et al. | A parallel skeleton library for multi-core clusters | |
CN104714843B (zh) | 多内核操作***实例支持多处理器的方法及装置 | |
Vassiliadis et al. | FLUX networks: Interconnects on demand | |
Dreher et al. | In situ workflows at exascale: system software to the rescue | |
Desmouceaux et al. | Flow-aware workload migration in data centers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130530 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140303 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5531420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |