JP5530214B2 - 半導体集積装置の評価システム及び評価用半導体チップ - Google Patents
半導体集積装置の評価システム及び評価用半導体チップ Download PDFInfo
- Publication number
- JP5530214B2 JP5530214B2 JP2010033774A JP2010033774A JP5530214B2 JP 5530214 B2 JP5530214 B2 JP 5530214B2 JP 2010033774 A JP2010033774 A JP 2010033774A JP 2010033774 A JP2010033774 A JP 2010033774A JP 5530214 B2 JP5530214 B2 JP 5530214B2
- Authority
- JP
- Japan
- Prior art keywords
- evaluation
- gate electrode
- resist
- contact hole
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
2 制御部
3 電流計
12 評価用チップ
Claims (11)
- プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する評価システムであって、
評価用半導体チップと、前記評価用半導体チップに対してプラズマエッチング処理を施すプラズマチャンバと、前記評価用半導体チップから外部に導出された第1リード線及び第2リード線を介して前記プラズマエッチング処理中に前記評価用半導体チップ内に流れる電流を計る電流計と、を備え、
前記評価用半導体チップは、シリコン基板と、前記シリコン基板上に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記ゲート電極の上方に形成されており前記プラズマによる前記ゲート電極への電子電流の流入を部分的に遮断するパターンを有するレジストと、前記レジストの上面側から前記シリコン基板の表面までを貫通する第1のコンタクトホールと、前記レジストを貫通する第2のコンタクトホールと、を有し、
前記第1リード線が前記第1のコンタクトホールを介して前記シリコン基板の表面と電気的に接続されていると共に、前記第2リード線が前記第2のコンタクトホールを介して前記ゲート電極の表面と電気的に接続されていることを特徴とする半導体集積装置の評価システム。 - 前記第1及び第2のコンタクトホールにはモールド樹脂が充填されていることを特徴とする請求項1記載の半導体集積装置の評価システム。
- プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、
シリコン基板と、
前記シリコン基板上に形成されているゲート酸化膜と、
前記ゲート酸化膜上に形成されているゲート電極と、
前記ゲート電極上に形成されており、前記プラズマによる前記ゲート電極への電子電流の流入を部分的に遮断するパターンを有するレジストと、
前記レジストの上面側から前記レジスト、前記ゲート電極及びゲート酸化膜を夫々貫通する第1のコンタクトホールを介して前記シリコン基板の表面に接続されている第1リード線と、
前記レジストの上面側から前記レジストを貫通する第2のコンタクトホールを介して前記ゲート電極の表面に接続されている第2リード線と、を有することを特徴とする評価用半導体チップ。 - 前記第1及び第2のコンタクトホールにはモールド樹脂が充填されていることを特徴とする請求項3記載の評価用半導体チップ。
- 前記評価用半導体チップは、前記ゲート電極を形成する為のゲートエッチング処理時に前記ゲート電極、前記ゲート酸化膜及び前記シリコン基板を介して流れる電流を前記第1リード線及び前記第2リード線を介して外部に導出することを特徴とする請求項3又は4記載の評価用半導体チップ。
- プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、
シリコン基板と、
前記シリコン基板上に形成されているゲート酸化膜と、
前記ゲート酸化膜上に形成されているゲート電極と、
前記ゲート電極上に形成されている絶縁層と、
前記絶縁層上に形成されており、前記プラズマによる前記ゲート電極への電子電流の流入を部分的に遮断する複数の貫通孔を備えたレジストと、
前記レジストの上面側から前記レジスト、前記絶縁層、前記ゲート電極及びゲート酸化膜を夫々貫通する第1のコンタクトホールを介して前記シリコン基板の表面に接続されている第1リード線と、
前記レジストの上面側から前記レジスト及び前記絶縁層を夫々貫通する第2のコンタクトホールを介して前記ゲート電極の表面に接続されている第2リード線と、を有することを特徴とする評価用半導体チップ。 - 前記第1及び第2のコンタクトホールにはモールド樹脂が充填されていることを特徴とする請求項6記載の評価用半導体チップ。
- 前記評価用半導体チップは、前記レジストに形成されている前記貫通孔を介して前記絶縁層にコンタクトホールを形成する為のコンタクトホールエッチング処理時に前記ゲート電極、前記ゲート酸化膜及び前記シリコン基板を介して流れる電流を前記第1リード線及び前記第2リード線を介して外部に導出することを特徴とする請求項6又は7記載の評価用半導体チップ。
- プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、
シリコン基板と、
前記シリコン基板上に形成されているゲート酸化膜と、
前記ゲート酸化膜上に形成されているゲート電極と、
前記ゲート電極上に形成されている絶縁層と、
前記絶縁層上に形成されている金属配線用電極膜と、
前記金属配線用電極膜上に形成されており、前記プラズマによる前記金属配線用電極膜への電子電流の流入を部分的に遮断する複数の貫通孔を備えたレジストと、
前記レジストの上面側から前記レジスト、前記金属配線用電極膜、前記絶縁層、前記ゲート電極及びゲート酸化膜を夫々貫通して前記シリコン基板の表面に到る第1のコンタクトホールと、
前記絶縁層の上面側から前記絶縁層を貫通して前記ゲート電極の表面に到る第2のコンタクトホールと、
前記レジストの上面側から前記レジストを貫通して前記金属配線用電極膜の表面に到る第3のコンタクトホールと、
前記第1のコンタクトホール内における前記絶縁層、前記ゲート電極及び前記ゲート酸化膜を夫々貫通する区間においてその下端部が前記シリコン基板の表面に当接して形成されている第1のタングステンプラグと、
前記第2のコンタクトホール内においてその上端部が前記金属配線用電極膜の表面に当接しており且つその下端部が前記ゲート電極の表面に当接して形成されている第2のタングステンプラグと、
前記第1のコンタクトホールを介して前記第1のタングステンプラグの上端部に接続されている第1リード線と、
前記第3のコンタクトホールを介して前記金属配線用電極膜の表面に接続されている第2リード線と、を有することを特徴とする評価用半導体チップ。 - 前記第1のコンタクトホール内において前記レジスト及び前記金属配線用電極膜を夫々貫通する区間、及び前記第2のコンタクトホールにはモールド樹脂が充填されていることを特徴とする請求項9記載の評価用半導体チップ。
- 前記評価用半導体チップは、前記金属配線用電極膜に対する金属配線エッチング処理時に前記ゲート電極、前記ゲート酸化膜及び前記シリコン基板を介して流れる電流を前記第1リード線及び前記第2リード線を介して外部に導出することを特徴とする請求項9又は10記載の評価用半導体チップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033774A JP5530214B2 (ja) | 2010-02-18 | 2010-02-18 | 半導体集積装置の評価システム及び評価用半導体チップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033774A JP5530214B2 (ja) | 2010-02-18 | 2010-02-18 | 半導体集積装置の評価システム及び評価用半導体チップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011171506A JP2011171506A (ja) | 2011-09-01 |
JP5530214B2 true JP5530214B2 (ja) | 2014-06-25 |
Family
ID=44685311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010033774A Active JP5530214B2 (ja) | 2010-02-18 | 2010-02-18 | 半導体集積装置の評価システム及び評価用半導体チップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5530214B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101686328B1 (ko) * | 2015-05-26 | 2016-12-14 | 성균관대학교산학협력단 | 전기비저항 측정 장치 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296920A (ja) * | 2003-03-27 | 2004-10-21 | Toshiba Corp | 半導体装置及び半導体装置の検査方法 |
JP5407019B2 (ja) * | 2007-08-31 | 2014-02-05 | ラピスセミコンダクタ株式会社 | プラズマモニタリング方法 |
JP4914789B2 (ja) * | 2007-09-03 | 2012-04-11 | ラピスセミコンダクタ株式会社 | プラズマプロセス検出用センサ、そのセンサの製造方法、及びそれを用いた半導体装置の製造方法 |
-
2010
- 2010-02-18 JP JP2010033774A patent/JP5530214B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011171506A (ja) | 2011-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5837012B2 (ja) | モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム | |
JP5407019B2 (ja) | プラズマモニタリング方法 | |
US10395928B2 (en) | Depositing a passivation layer on a graphene sheet | |
CN103969296B (zh) | 基于膜的传感器设备及其制造方法 | |
TWI222526B (en) | Method for micro probing | |
KR100889708B1 (ko) | 플라즈마 충전 전압의 실시간 측정 방법 | |
CN104035056B (zh) | 磁传感器及其制造方法 | |
CN102246299A (zh) | 用于制作通路互连的方法 | |
CN107104062A (zh) | 用于从其背面检测集成电路的半导体衬底的薄化的方法和对应的集成电路 | |
CN104916580B (zh) | 半导体装置的制造方法以及半导体集成电路晶片 | |
CN104009069B (zh) | 器件和用于制造器件的方法 | |
US7501837B2 (en) | Test structure and method for detecting charge effects during semiconductor processing using a delayed inversion point technique | |
JP5530214B2 (ja) | 半導体集積装置の評価システム及び評価用半導体チップ | |
JP5276926B2 (ja) | コンタクトホール側壁の抵抗値測定方法 | |
CN110036490A (zh) | 用于制造晶体管的方法 | |
JP5271768B2 (ja) | プラズマモニタリング方法 | |
JP2009123818A (ja) | 磁気センサデバイスの製造方法 | |
JP3846016B2 (ja) | 電子シェーディングダメージの測定方法 | |
JP4300795B2 (ja) | 半導体装置及びその検査方法 | |
JP4914789B2 (ja) | プラズマプロセス検出用センサ、そのセンサの製造方法、及びそれを用いた半導体装置の製造方法 | |
US20070212800A1 (en) | Methods for detecting charge effects during semiconductor processing | |
US8587095B2 (en) | Method for establishing and closing a trench of a semiconductor component | |
KR20190130864A (ko) | 플라즈마 측정용 웨이퍼 | |
CN109642840B (zh) | 压力传感器模块 | |
JP6930486B2 (ja) | 検査用構造および検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5530214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |