JP5528626B2 - Feed forward amplifier, feedback amplifier and broadband amplifier - Google Patents

Feed forward amplifier, feedback amplifier and broadband amplifier Download PDF

Info

Publication number
JP5528626B2
JP5528626B2 JP2013522351A JP2013522351A JP5528626B2 JP 5528626 B2 JP5528626 B2 JP 5528626B2 JP 2013522351 A JP2013522351 A JP 2013522351A JP 2013522351 A JP2013522351 A JP 2013522351A JP 5528626 B2 JP5528626 B2 JP 5528626B2
Authority
JP
Japan
Prior art keywords
signal
amplifier
balun
impedance
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013522351A
Other languages
Japanese (ja)
Other versions
JPWO2013001561A1 (en
Inventor
和久 山内
一二三 能登
正敏 中山
晴康 千田
浩行 圷
政毅 半谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP5528626B2 publication Critical patent/JP5528626B2/en
Publication of JPWO2013001561A1 publication Critical patent/JPWO2013001561A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294—Acting on the real and imaginary components of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/09—A balun, i.e. balanced to or from unbalanced converter, being present at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/39—Different band amplifiers are coupled in parallel to broadband the whole amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

この発明は、広帯域で高効率なフィードフォワード増幅器、広帯域に渡って安定に動作するフィードバック増幅器および広帯域増幅器に関する。   The present invention relates to a wideband and high-efficiency feedforward amplifier, a feedback amplifier that operates stably over a wideband, and a wideband amplifier.

フィードフォワード増幅器では、効率改善や広帯域化を図るため、主増幅器および誤差増幅器の群遅延時間の低減および平坦化が求められている。   In feedforward amplifiers, reduction of the group delay time and flattening of the main amplifier and error amplifier are required in order to improve efficiency and increase the bandwidth.

また、フィードバック増幅器では、フィードバックループの位相余裕確保による広帯域化および安定性向上を図るため、増幅器の群遅延時間の低減および平坦化が求められている。   Further, in the feedback amplifier, in order to increase the bandwidth by securing the phase margin of the feedback loop and improve the stability, reduction and flattening of the group delay time of the amplifier are required.

さらに、広帯域増幅器では、符号間干渉による誤り率低下を防止するため、広帯域増幅器の群遅延時間の低減および平坦化が求められている。   Furthermore, in order to prevent a reduction in error rate due to intersymbol interference, wideband amplifiers are required to reduce and flatten the group delay time of wideband amplifiers.

しかし、群遅延時間は、概ね増幅器の出力電力に比例するため、群遅延時間の低減は原理的に困難である。   However, since the group delay time is roughly proportional to the output power of the amplifier, it is theoretically difficult to reduce the group delay time.

そこで、下記特許文献１による従来のフィードフォワード増幅器では、誤差増幅器に負性群遅延回路を前置する。これにより、遅延線路の短縮による効率改善や広帯域化を図っている。   Therefore, in the conventional feedforward amplifier according to Patent Document 1 described below, a negative group delay circuit is placed in front of the error amplifier. As a result, the efficiency is improved and the bandwidth is increased by shortening the delay line.

また、下記特許文献２による従来のフィードバック増幅器では、負性群遅延回路を帰還路に接続する。これにより、フィードバックループの位相余裕確保による広帯域化および安定性向上を図っている。   In the conventional feedback amplifier according to Patent Document 2 below, a negative group delay circuit is connected to the feedback path. As a result, the bandwidth is increased and the stability is improved by ensuring the phase margin of the feedback loop.

さらに、下記非特許文献１による従来の広帯域増幅器では、群遅延時間の大きい周波数で大きな負性群遅延を有する負性群遅延回路を接続する。これにより、符号間干渉による誤り率低下を防止している。   Furthermore, in the conventional broadband amplifier according to Non-Patent Document 1 below, a negative group delay circuit having a large negative group delay at a frequency with a large group delay time is connected. This prevents a reduction in error rate due to intersymbol interference.

特開２００７−４９６８９号公報JP 2007-49589 A 特開２００９−２６７５１４号公報JP 2009-267514 A

“低雑音特性を考慮したＵＷＢ用ＨＢＴ ＭＭＩＣ増幅器の群遅延補償”２００９年電子情報通信学会エレクトロニクスソサイエティ大会、（エレクトロニクス講演論文集）ｐ５５、２００９／９／１５〜１８“Group Delay Compensation of HBT MMIC Amplifier for UWB Considering Low Noise Characteristics” 2009 Electronics Society Conference of IEICE, (Electronics Proceedings) p55, 2009/9 / 15-18

上記特許文献１による従来のフィードフォワード増幅器では、誤差増幅器に負性群遅延回路を前置することで、等価的に群遅延時間の短縮を図り、フィードフォワード増幅器の高効率化を実現している。しかしながら、負性群遅延の得られる周波数範囲が狭く、また、帯域内外での通過振幅比が大きく、フィードフォワード増幅器の安定性確保が難しい課題があった。   In the conventional feedforward amplifier according to Patent Document 1, a negative group delay circuit is placed in front of the error amplifier, so that the group delay time is equivalently reduced and the efficiency of the feedforward amplifier is increased. . However, there is a problem that it is difficult to ensure the stability of the feedforward amplifier because the frequency range in which the negative group delay can be obtained is narrow, and the pass amplitude ratio inside and outside the band is large.

また、上記特許文献２による従来のフィードバック増幅器では、負性群遅延回路を帰還路に接続することで、通常の低域通過フィルタ、直交変調器、増幅器および直交復調器などのコンポーネントによって生じる位相遅れを、負性群遅延回路が有する位相進み特性を用いることで低減し、安定性向上や歪み補償量増加を実現している。しかしながら、上記特許文献１と同様、負性群遅延の得られる周波数範囲が狭く、また、帯域内外での通過振幅比が大きく、フィードバック増幅器の安定性確保が難しい課題があった。   In the conventional feedback amplifier according to Patent Document 2, a negative group delay circuit is connected to the feedback path, thereby causing a phase delay caused by components such as a normal low-pass filter, a quadrature modulator, an amplifier, and a quadrature demodulator. Is reduced by using the phase advance characteristic of the negative group delay circuit, and the stability is improved and the distortion compensation amount is increased. However, similar to the above-mentioned Patent Document 1, there is a problem that it is difficult to ensure the stability of the feedback amplifier because the frequency range in which the negative group delay can be obtained is narrow and the pass amplitude ratio inside and outside the band is large.

さらに、上記非特許文献１による従来の広帯域増幅器では、群遅延時間の大きい周波数で大きな負性群遅延を有する負性群遅延回路を接続することで、周波数低域側の群遅延時間の増加を低減し、帯域内での群遅延時間偏差を抑圧している。しかしながら、帯域外近傍に群遅延時間が大きくなる領域を有するため、帯域内での群遅延時間の平坦化が難しい課題があった。   Furthermore, in the conventional wideband amplifier according to Non-Patent Document 1, an increase in the group delay time on the low frequency side can be achieved by connecting a negative group delay circuit having a large negative group delay at a frequency with a large group delay time. This reduces the group delay time deviation within the band. However, since there is a region where the group delay time becomes large in the vicinity outside the band, there is a problem that it is difficult to flatten the group delay time within the band.

この発明は、上記のような課題を解決するためになされたもので、群遅延時間の低減や帯域内群遅延時間偏差の抑圧を実現し、広帯域で高効率なフィードフォワード増幅器を得ることを目的とする。
また、広帯域に渡って安定に動作するフィードバック増幅器を得ることを目的とする。
さらに、広帯域に渡って安定に動作する広帯域増幅器を得ることを目的とする。The present invention has been made to solve the above-described problems, and has an object to obtain a wideband and highly efficient feedforward amplifier that realizes reduction of group delay time and suppression of in-band group delay time deviation. And
It is another object of the present invention to obtain a feedback amplifier that operates stably over a wide band.
It is another object of the present invention to obtain a broadband amplifier that operates stably over a wide band.

この発明に係るフィードフォワード増幅器は、主増幅器または誤差増幅器を構成する、最終段増幅器および複数の縦列接続されたドライバ増幅器のうちの少なくとも一つにプッシュプル増幅器を用い、当該プッシュプル増幅器は、磁性体を有し入力信号を不平衡／平衡変換して２分配する第１のバランと、磁性体を有し第１のバランにより２分配された第１の信号を不平衡／平衡変換して２分配する第２のバランと、第２のバランにより２分配された第１の信号および第２の信号を入力しインピーダンス整合する第１のインピーダンス調整回路と、第１のインピーダンス調整回路により出力される第１の信号を増幅する第１のトランジスタと、第１のインピーダンス調整回路により出力される第２の信号を増幅する第２のトランジスタと、第１のトランジスタにより増幅された第１の信号および第２のトランジスタにより増幅された第２の信号を入力しインピーダンス整合する第２のインピーダンス調整回路と、磁性体を有し第２のインピーダンス調整回路により出力される第１の信号および第２の信号を平衡／不平衡変換して合成出力する第３のバランと、
磁性体を有し第１のバランにより２分配された第２の信号を不平衡／平衡変換して２分配する第４のバランと、第４のバランにより２分配された第３の信号および第４の信号を入力しインピーダンス整合する第３のインピーダンス調整回路と、第３のインピーダンス調整回路により出力される第３の信号を増幅する第３のトランジスタと、第３のインピーダンス調整回路により出力される第４の信号を増幅する第４のトランジスタと、第３のトランジスタにより増幅された第３の信号および第４のトランジスタにより増幅された第４の信号を入力しインピーダンス整合する第４のインピーダンス調整回路と、磁性体を有し第４のインピーダンス調整回路により出力される第３の信号および第４の信号を平衡／不平衡変換して合成出力する第５のバランと、磁性体を有し、第３のバランによる出力信号および第５のバランによる出力信号を平衡／不平衡変換して合成出力する第６のバランとを備えたものである。 The feedforward amplifier according to the present invention uses a push-pull amplifier for at least one of a final stage amplifier and a plurality of cascaded driver amplifiers constituting a main amplifier or an error amplifier, and the push-pull amplifier is magnetic A first balun that has a body and unbalances / balances the input signal and distributes it to two, and a first signal that has a magnetic body and is distributed by the first balun to unbalances / balances and outputs 2 The second balun to be distributed, the first impedance adjusting circuit for inputting and matching the first signal and the second signal distributed by the second balun, and the impedance are output by the first impedance adjusting circuit A first transistor for amplifying the first signal; a second transistor for amplifying the second signal output by the first impedance adjustment circuit; A first impedance signal amplified by the first transistor and a second signal amplified by the second transistor for input impedance matching; and a second impedance adjustment circuit having a magnetic material and output by the second impedance adjustment circuit A third balun that performs balanced / unbalanced conversion of the first and second signals to be combined and output;
A fourth balun that has a magnetic material and is divided into two by unbalanced / balanced conversion of the second signal divided into two by the first balun, a third signal that is divided into two by the fourth balun, and a second signal 4, a third impedance adjustment circuit that performs impedance matching, a third transistor that amplifies the third signal output by the third impedance adjustment circuit, and a third impedance adjustment circuit that outputs the third signal. A fourth transistor for amplifying the fourth signal; a fourth impedance adjusting circuit for impedance matching by inputting the third signal amplified by the third transistor and the fourth signal amplified by the fourth transistor; And a third signal that has a magnetic material and is output by the fourth impedance adjustment circuit and a fourth signal that is subjected to balanced / unbalanced conversion to be combined and output. And the balun has a magnetic member and at which an output signal of the third output signal and the fifth balun according balun and a sixth balun synthesized converts balanced / unbalanced.

この発明によれば、主増幅器または誤差増幅器を構成する、最終段増幅器またはドライバ増幅器に、磁性体を有するバランからなるプッシュプル増幅器を用いたので、主増幅器または誤差増幅器の群遅延時間を短縮し、遅延線の線路長を短縮することができる。これにより、フィードフォワード増幅器の効率を向上することができる。また、帯域内の群遅延時間偏差が抑圧されることで、歪み除去ループにおける歪みキャンセル帯域を広帯域化することができ、フィードフォワード増幅器の広帯域化を図ることができる効果がある。   According to the present invention, since the push-pull amplifier made of a balun having a magnetic material is used for the final stage amplifier or driver amplifier constituting the main amplifier or error amplifier, the group delay time of the main amplifier or error amplifier is shortened. The line length of the delay line can be shortened. Thereby, the efficiency of the feedforward amplifier can be improved. Further, by suppressing the group delay time deviation in the band, there is an effect that the distortion cancellation band in the distortion removal loop can be widened and the feedforward amplifier can be widened.

この発明の実施の形態１によるフィードフォワード増幅器を示す回路図である。1 is a circuit diagram illustrating a feedforward amplifier according to a first embodiment of the present invention. 磁性体を有するバランの構造例を示す斜視図である。It is a perspective view which shows the structural example of the balun which has a magnetic body. 増幅器Ａ，Ｂの利得特性を示す特性図である。FIG. 6 is a characteristic diagram showing gain characteristics of amplifiers A and B. 増幅器Ａ，Ｂの群遅延特性を示す特性図である。FIG. 6 is a characteristic diagram showing group delay characteristics of amplifiers A and B. この発明の実施の形態２によるフィードバック増幅器を示す回路図である。It is a circuit diagram which shows the feedback amplifier by Embodiment 2 of this invention. この発明の実施の形態３による広帯域増幅器を示す回路図である。It is a circuit diagram which shows the wideband amplifier by Embodiment 3 of this invention. この発明の実施の形態５によるフィードフォワード増幅器を示す回路図である。It is a circuit diagram which shows the feedforward amplifier by Embodiment 5 of this invention. この発明の実施の形態６によるフィードフォワード増幅器を示す回路図である。It is a circuit diagram which shows the feedforward amplifier by Embodiment 6 of this invention. この発明の実施の形態７によるフィードフォワード増幅器を示す回路図である。It is a circuit diagram which shows the feedforward amplifier by Embodiment 7 of this invention.

実施の形態１．
図１はこの発明の実施の形態１によるフィードフォワード増幅器を示す回路図である。
図１において、主線路には、入力端子１、分配器２、主増幅器３、分配器４、遅延線５、合成器６および出力端子７の順で接続されている。また、分配器２の分配先には、遅延線８、合成器９および誤差増幅器１０の順で接続されている。Embodiment 1 FIG.
FIG. 1 is a circuit diagram showing a feedforward amplifier according to Embodiment 1 of the present invention.
In FIG. 1, an input terminal 1, a distributor 2, a main amplifier 3, a distributor 4, a delay line 5, a combiner 6, and an output terminal 7 are connected to the main line in this order. In addition, a delay line 8, a combiner 9, and an error amplifier 10 are connected to the distribution destination of the distributor 2 in this order.

分配器２、主増幅器３、分配器４、遅延線８および合成器９により、主増幅器３で発生した歪み成分を抽出する歪み抽出ループを構成する。また、分配器４、遅延線５、合成器６、合成器９および誤差増幅器１０により、主増幅器３で発生した歪み成分を除去する歪み除去ループを構成する。   Distributor 2, main amplifier 3, distributor 4, delay line 8, and synthesizer 9 constitute a distortion extraction loop that extracts distortion components generated in main amplifier 3. Further, the distributor 4, the delay line 5, the combiner 6, the combiner 9, and the error amplifier 10 constitute a distortion removal loop that removes the distortion component generated in the main amplifier 3.

フィードフォワード増幅器は、歪み抽出ループにより主増幅器３で発生した歪み成分を抽出し、歪み除去ループによりその抽出した歪み成分の振幅を調整し、逆位相で合成することにより歪みを低減する歪み補償方式を適用した増幅器である。   The feedforward amplifier extracts a distortion component generated in the main amplifier 3 by a distortion extraction loop, adjusts the amplitude of the extracted distortion component by a distortion removal loop, and synthesizes them in antiphase, thereby reducing distortion. Is an amplifier to which is applied.

また、誤差増幅器１０において、ドライバ増幅器１１は、誤差増幅器１０が十分な利得を得るために、複数の単位増幅器が縦列接続された増幅器である。
最終段増幅器１２は、ドライバ増幅器１１の後段に接続された増幅器であり、この実施の形態１では、この最終段増幅器１２にプッシュプル増幅器を用いている。In the error amplifier 10, the driver amplifier 11 is an amplifier in which a plurality of unit amplifiers are connected in cascade in order for the error amplifier 10 to obtain a sufficient gain.
The final stage amplifier 12 is an amplifier connected to the subsequent stage of the driver amplifier 11. In the first embodiment, a push-pull amplifier is used as the final stage amplifier 12.

最終段増幅器１２において、入力側整合回路１３は、トランジスタ１５，１６の入力側のインピーダンス整合を行い、出力側整合回路１４は、トランジスタ１５，１６の出力側のインピーダンス整合を行う。   In the final stage amplifier 12, the input side matching circuit 13 performs impedance matching on the input side of the transistors 15 and 16, and the output side matching circuit 14 performs impedance matching on the output side of the transistors 15 and 16.

入力側整合回路１３において、バラン１７は、磁性体を有し、入力信号を不平衡／平衡変換して２分配する。インピーダンス調整回路１８は、入力側のインピーダンス整合を行う。また、出力側整合回路１４において、インピーダンス調整回路１９は、出力側のインピーダンス整合を行う。バラン２０は、磁性体を有し、入力信号を平衡／不平衡変換して合成出力する。   In the input side matching circuit 13, the balun 17 has a magnetic body, and unbalances / balances the input signal and distributes it into two. The impedance adjustment circuit 18 performs impedance matching on the input side. In the output side matching circuit 14, the impedance adjustment circuit 19 performs impedance matching on the output side. The balun 20 has a magnetic material, and synthesizes and outputs the input signal by performing balanced / unbalanced conversion.

この実施の形態１のプッシュプル増幅器では、磁性体を有するバラン１７，２０をトランジスタ１５，１６の主たる整合回路として用いている。
図２に磁性体を有するバランの構造例を示す。図２の左図は、円筒状の磁性体２１の内部に、同軸ケーブルである結合線路２２を通した構造である。図２の右図は、リング状の磁性体２１の内部に、結合線路２２を巻き付けた構造である。In the push-pull amplifier according to the first embodiment, the baluns 17 and 20 having a magnetic material are used as main matching circuits for the transistors 15 and 16.
FIG. 2 shows a structural example of a balun having a magnetic material. 2 shows a structure in which a coupling line 22 that is a coaxial cable is passed through a cylindrical magnetic body 21. The right diagram in FIG. 2 shows a structure in which a coupled line 22 is wound around a ring-shaped magnetic body 21.

バラン１７，２０のインピーダンス変成比は、結合線路２２の特性インピーダンス等で決定されるが、インダクタやキャパシタを用いた整合回路のようにインピーダンスを微調整することが難しい。そのため、集中定数や分布定数を用いたインピーダンス調整回路１８，１９を用いることで、バラン１７，２０とトランジスタ１５，１６のインピーダンス整合を容易にしている。   The impedance transformation ratio of the baluns 17 and 20 is determined by the characteristic impedance of the coupled line 22 or the like, but it is difficult to finely adjust the impedance as in a matching circuit using an inductor or a capacitor. Therefore, impedance matching between the baluns 17 and 20 and the transistors 15 and 16 is facilitated by using the impedance adjustment circuits 18 and 19 using lumped constants or distributed constants.

次に動作について説明する。
図１において、入力端子１からの入力信号は、分配器２で２分配され、一方は主増幅器３に導かれて増幅され、分配器４で再び２分配される。また、他方は遅延線８により群遅延特性が与えられた後、合成器９で分配器４により分配された信号に逆位相に合成され、主増幅器３の歪み成分が抽出される。ここで、遅延線８により群遅延特性は、主増幅器３による予め想定される群遅延時間に一致させることで、主増幅器３の歪み成分を精度良く抽出する。Next, the operation will be described.
In FIG. 1, the input signal from the input terminal 1 is divided into two by the distributor 2, and one is guided to the main amplifier 3 to be amplified, and is again divided into two by the distributor 4. On the other hand, after the group delay characteristic is given by the delay line 8, the synthesizer 9 synthesizes the signal distributed by the distributor 4 in the opposite phase, and the distortion component of the main amplifier 3 is extracted. Here, the delay component 8 causes the group delay characteristic to coincide with the group delay time assumed in advance by the main amplifier 3, thereby extracting the distortion component of the main amplifier 3 with high accuracy.

抽出された主増幅器３の歪み成分は、主増幅器３で発生した歪み成分と同じ振幅になるように、誤差増幅器１０で増幅される。一方、主増幅器３で増幅され、分配器４を通過した信号は、遅延線５により群遅延特性が与えられる。その後、合成器６で誤差増幅器１０により増幅された信号に逆位相に合成され、主増幅器３の歪み成分が除去され、出力端子７に導かれる。ここで、遅延線５により群遅延特性は、誤差増幅器１０による予め想定される群遅延時間に一致させることで、主増幅器３の歪み成分を精度良く除去する。   The extracted distortion component of the main amplifier 3 is amplified by the error amplifier 10 so as to have the same amplitude as the distortion component generated by the main amplifier 3. On the other hand, the signal amplified by the main amplifier 3 and passed through the distributor 4 is given a group delay characteristic by the delay line 5. Thereafter, the signal is amplified by the combiner 6 with the signal amplified by the error amplifier 10, and the distortion component of the main amplifier 3 is removed and led to the output terminal 7. Here, the delay line 5 causes the group delay characteristic to coincide with the group delay time assumed in advance by the error amplifier 10, thereby removing the distortion component of the main amplifier 3 with high accuracy.

このように、フィードフォワード増幅器では、遅延線８による群遅延特性を主増幅器３による群遅延時間に一致させ、遅延線５による群遅延特性を誤差増幅器１０による群遅延時間に一致させる。
すなわち、主増幅器３および誤差増幅器１０の群遅延時間が大きいほど、大きな群遅延時間を有する遅延線８，５を用いる必要がある。大きな群遅延時間を得るためには、遅延線の線路長を長くしなければならないため、遅延線による損失が増加し、フィードフォワード増幅器の効率が低下する。As described above, in the feedforward amplifier, the group delay characteristic by the delay line 8 is matched with the group delay time by the main amplifier 3, and the group delay characteristic by the delay line 5 is matched with the group delay time by the error amplifier 10.
That is, it is necessary to use the delay lines 8 and 5 having a large group delay time as the group delay time of the main amplifier 3 and the error amplifier 10 is larger. In order to obtain a large group delay time, the line length of the delay line must be increased, so that the loss due to the delay line increases and the efficiency of the feedforward amplifier decreases.

この実施の形態１の誤差増幅器１０に用いられるプッシュプル増幅器は、磁性体を有するバラン１７，２０により構成されることにより、誤差増幅器１０の群遅延時間を短縮し、遅延線５の線路長を短縮するものであるが、以下、さらに詳しく説明する。   The push-pull amplifier used in the error amplifier 10 of the first embodiment is composed of the baluns 17 and 20 having a magnetic material, thereby reducing the group delay time of the error amplifier 10 and increasing the line length of the delay line 5. This will be shortened, but will be described in more detail below.

磁性体を有するバランをトランジスタの主たる整合回路として用いたプッシュプル増幅器により、群遅延時間が低減できると共に群遅延時間偏差を抑圧できることを示すために増幅器Ａおよび増幅器Ｂの２種類の増幅器を試作した。   In order to show that the group delay time can be reduced and the group delay time deviation can be suppressed by a push-pull amplifier using a balun having a magnetic material as a main matching circuit of a transistor, two types of amplifiers, an amplifier A and an amplifier B, were prototyped. .

増幅器Ａは、集中定数素子を用いてチェビシェフ型４段整合回路を構成した、３０〜１４０ＭＨｚ帯、１段８Ｗの増幅器であり、増幅器Ｂは、整合回路にバランを用いた、２０〜２００ＭＨｚ帯、４０Ｗ２段のプッシュプル増幅器である。   The amplifier A is a 30-140 MHz band, 1-stage 8 W amplifier comprising a Chebyshev type four-stage matching circuit using lumped elements, and the amplifier B is a 20-200 MHz band using a balun for the matching circuit. This is a 40W two-stage push-pull amplifier.

試作した増幅器Ａ，Ｂの利得特性を図３に、群遅延特性を図４に示す。
図３より、増幅器Ｂは２段アンプ（図１に示したプッシュプル増幅器を２つ縦列接続したもの）のため、増幅器Ａよりも高い利得が得られていることが分かる。また、図４より、増幅器Ｂの群遅延時間は、増幅器Ａの１／４程度であり、かつ平坦であることが分かる。一般に、高出力化や多段化することで、増幅器の群遅延時間は増加する傾向にあるが、増幅器Ｂは増幅器Ａよりも高出力で多段構成であるにも関わらず、磁性体を有するバランを用いることで、平坦で群遅延時間の小さい特性が得られていることが分かる。FIG. 3 shows the gain characteristics of the prototype amplifiers A and B, and FIG. 4 shows the group delay characteristics.
As can be seen from FIG. 3, since the amplifier B is a two-stage amplifier (two push-pull amplifiers shown in FIG. 1 connected in cascade), a gain higher than that of the amplifier A is obtained. Further, it can be seen from FIG. 4 that the group delay time of the amplifier B is about ¼ that of the amplifier A and is flat. In general, the group delay time of the amplifier tends to increase by increasing the output or increasing the number of stages. However, although the amplifier B has a higher output and a multi-stage configuration than the amplifier A, a balun having a magnetic material is required. It can be seen that a flat characteristic with a small group delay time is obtained.

これは次の原理を利用している。磁性体が無い場合は、偶モードのインピーダンスを高めるために、９０ｄｅｇの電気長を有する線路を必要とする。磁性体によりバランの偶モードインピーダンスを高められるため、９０ｄｅｇの電気長以下の線路を用いても、高い偶モードインピーダンスを実現できる。そのため、奇モードの電気長を短縮でき、バランの群遅延時間を低減できることを利用している。   This utilizes the following principle. If there is no magnetic material, a line having an electrical length of 90 deg is required to increase the impedance of the even mode. Since the even mode impedance of the balun can be increased by the magnetic material, a high even mode impedance can be realized even if a line having an electrical length of 90 deg or less is used. Therefore, the fact that the odd mode electric length can be shortened and the group delay time of the balun can be reduced is utilized.

この実施の形態１によれば、磁性体を有するバラン１７，２０を用いたプッシュプル増幅器を適用することで、群遅延時間を短縮し、フィードフォワード増幅器の遅延線５の線路長を短縮した。これにより、フィードフォワード増幅器の効率を向上できる。また、帯域内の群遅延時間偏差が抑圧されることで、歪み除去ループにおける歪みキャンセル帯域を広帯域化することができ、フィードフォワード増幅器の広帯域化を図ることができる。   According to the first embodiment, by applying the push-pull amplifier using the baluns 17 and 20 having a magnetic material, the group delay time is shortened and the line length of the delay line 5 of the feedforward amplifier is shortened. Thereby, the efficiency of the feedforward amplifier can be improved. Further, by suppressing the group delay time deviation in the band, the distortion cancellation band in the distortion removal loop can be widened, and the bandwidth of the feedforward amplifier can be widened.

なお、上記実施の形態１によれば、誤差増幅器１０を構成する最終段増幅器１２に、磁性体を有するバラン１７，２０を用いたプッシュプル増幅器を適用した例について説明した。
しかし、誤差増幅器１０を構成するドライバ増幅器１１や、主増幅器３を構成する最終段増幅器やドライバ増幅器に、磁性体を有するバランを用いたプッシュプル増幅器を適用しても良く、同様な効果を奏することができる。Note that according to the first embodiment, the example in which the push-pull amplifier using the baluns 17 and 20 having the magnetic material is applied to the final stage amplifier 12 constituting the error amplifier 10 has been described.
However, a push-pull amplifier using a balun having a magnetic material may be applied to the driver amplifier 11 constituting the error amplifier 10 and the final stage amplifier or driver amplifier constituting the main amplifier 3, and the same effect can be obtained. be able to.

また、バランとして、１８０度３ｄＢ分配器やハイプリッド回路、カップラを用いても同様の機能を実現できることは明白である。   It is obvious that the same function can be realized even if a 180 ° 3 dB distributor, a hybrid circuit, or a coupler is used as the balun.

実施の形態２．
図５はこの発明の実施の形態２によるフィードバック増幅器を示す回路図である。
図５において、このフィードバック増幅器は、入力端子３１、加算器３２，３３、低域通過フィルタ３４，３５、直交変調器３６、増幅器３７、信号分岐手段３８、出力端子３９、減衰器４０，４１および直交復調器４２により構成されている。Embodiment 2. FIG.
5 is a circuit diagram showing a feedback amplifier according to Embodiment 2 of the present invention.
In FIG. 5, this feedback amplifier includes an input terminal 31, adders 32 and 33, low-pass filters 34 and 35, quadrature modulator 36, amplifier 37, signal branching means 38, output terminal 39, attenuators 40 and 41, and The quadrature demodulator 42 is used.

なお、増幅器３７の内部構成は、上記実施の形態１に示した構成と同様である。すなわち、ドライバ増幅器１１と、最終段増幅器１２とを備え、最終段増幅器１２は、磁性体を有するバラン１７，２０を用いたプッシュプル増幅器を適用したものである。
その他の重複する説明は省略する。The internal configuration of the amplifier 37 is the same as the configuration shown in the first embodiment. That is, a driver amplifier 11 and a final stage amplifier 12 are provided, and the final stage amplifier 12 is a push-pull amplifier using baluns 17 and 20 having a magnetic material.
Other overlapping explanations are omitted.

次に動作について説明する。
図５において、入力端子３１からのベースバンド入力信号の同相成分Ｉおよび直交成分Ｑは、加算器３２，３３に入力される。加算器３２，３３は、この同相成分Ｉおよび直交成分Ｑから直交復調器４２の出力である帰還信号を加算し、加算ベースバンド信号の同相成分Ｉおよび直交成分Ｑを出力する。Next, the operation will be described.
In FIG. 5, the in-phase component I and the quadrature component Q of the baseband input signal from the input terminal 31 are input to adders 32 and 33. The adders 32 and 33 add the feedback signal output from the quadrature demodulator 42 from the in-phase component I and the quadrature component Q, and output the in-phase component I and the quadrature component Q of the added baseband signal.

この加算ベースバンド信号は、低域通過フィルタ３４，３５で周波数帯域が低域に制限された後、直交変調器３６に入力される。直交変調器３６に入力された信号は、直交変調器３６によって変調されて変調信号の同相成分Ｉと直交成分Ｑに変換される。この変調信号は、増幅器３７に入力され、増幅される。   The sum baseband signal is input to the quadrature modulator 36 after the frequency band is limited to a low frequency by the low-pass filters 34 and 35. The signal input to the quadrature modulator 36 is modulated by the quadrature modulator 36 and converted into an in-phase component I and a quadrature component Q of the modulated signal. This modulated signal is input to the amplifier 37 and amplified.

さらに、この変調信号は、増幅器３７で増幅された後、信号分岐手段３８を介して出力端子３９から出力される。なお、信号分岐手段３８により増幅器３７からの出力信号の一部は、減衰器４０，４１で減衰された後、直交復調器４２に入力される。   Further, this modulated signal is amplified by the amplifier 37 and then output from the output terminal 39 via the signal branching means 38. A part of the output signal from the amplifier 37 is attenuated by the attenuators 40 and 41 by the signal branching means 38 and then input to the quadrature demodulator 42.

直交復調器４２に入力された信号は、直交復調器４２によって復調されて帰還信号の同相成分Ｉと直交成分Ｑに変換される。そして、帰還信号の同相成分Ｉおよび直交成分Ｑは、加算器３２，３３に入力される。直交復調器４２の出力する帰還信号は、増幅器３７の非線形歪みを持っているが、この帰還信号を加算器３２，３３に帰還することにより、非線形歪みを補償する。   The signal input to the quadrature demodulator 42 is demodulated by the quadrature demodulator 42 and converted into the in-phase component I and the quadrature component Q of the feedback signal. Then, the in-phase component I and the quadrature component Q of the feedback signal are input to the adders 32 and 33. The feedback signal output from the quadrature demodulator 42 has nonlinear distortion of the amplifier 37. The feedback signal is fed back to the adders 32 and 33 to compensate for the nonlinear distortion.

ここで、上記特許文献２による従来のフィードバック増幅器では、減衰器４０，４１間に、負性群遅延回路を接続することで、低域通過フィルタ３４，３５、直交変調器３６、増幅器３７および直交復調器４２などのコンポーネントによって生じる位相遅れを、負性群遅延回路が有する位相進み特性を用いることで低減し、安定性向上や歪み補償量増加を実現している。しかしながら、負性群遅延回路は、負性群遅延の得られる周波数範囲が狭く、また、帯域内外での通過振幅比が大きく、フィードバック増幅器の安定性確保が難しい。   Here, in the conventional feedback amplifier according to Patent Document 2, a low-pass filter 34, 35, a quadrature modulator 36, an amplifier 37, and a quadrature filter are connected by connecting a negative group delay circuit between the attenuators 40, 41. The phase delay caused by components such as the demodulator 42 is reduced by using the phase advance characteristic of the negative group delay circuit, and the stability is improved and the distortion compensation amount is increased. However, the negative group delay circuit has a narrow frequency range in which the negative group delay can be obtained, and has a large pass amplitude ratio inside and outside the band, making it difficult to ensure the stability of the feedback amplifier.

そこで、この実施の形態２の増幅器３７に用いられるプッシュプル増幅器は、磁性体を有するバラン１７，２０により構成されることにより、増幅器３７の群遅延時間を短縮する。   Therefore, the push-pull amplifier used in the amplifier 37 of the second embodiment is configured by the baluns 17 and 20 having a magnetic material, thereby reducing the group delay time of the amplifier 37.

この実施の形態２によれば、磁性体を有するバラン１７，２０を用いたプッシュプル増幅器を適用することで、群遅延時間を短縮し、群遅延特性の小さな増幅器３７を用いることで、増幅器３７で発生する位相遅れを軽減し、安定性の向上や歪み補償量の増加を実現できる。
また、帯域内の群遅延時間偏差が抑圧されることで、広帯域に渡って安定に動作することができる。According to the second embodiment, by applying a push-pull amplifier using the baluns 17 and 20 having a magnetic material, the group delay time is shortened and the amplifier 37 having a small group delay characteristic is used. Can reduce the phase lag that occurs in, and improve stability and increase distortion compensation.
Further, since the group delay time deviation in the band is suppressed, it is possible to operate stably over a wide band.

なお、上記実施の形態２によれば、負性群遅延回路を用いなかったが、減衰器４０，４１間に、負性群遅延回路を接続しても良い。
この場合、低域通過フィルタ３４，３５、直交変調器３６、増幅器３７および直交復調器４２などのコンポーネントによって生じる位相遅れを、負性群遅延回路が有する位相進み特性を用いることで低減するが、増幅器３７は、群遅延時間が短縮されると共に帯域内の群遅延時間偏差が抑圧されるので、負性群遅延回路の群遅延時間を低減すると共に群遅延時間の総和の偏差が抑圧される。Although the negative group delay circuit is not used according to the second embodiment, a negative group delay circuit may be connected between the attenuators 40 and 41.
In this case, the phase delay caused by components such as the low-pass filters 34 and 35, the quadrature modulator 36, the amplifier 37, and the quadrature demodulator 42 is reduced by using the phase lead characteristic of the negative group delay circuit. In the amplifier 37, the group delay time is shortened and the group delay time deviation in the band is suppressed. Therefore, the group delay time of the negative group delay circuit is reduced and the deviation of the total group delay time is suppressed.

実施の形態３．
図６はこの発明の実施の形態３による広帯域増幅器を示す回路図である。
図６において、この広帯域増幅器は、入力端子５１、広帯域増幅器５２および出力端子５３により構成されている。Embodiment 3 FIG.
FIG. 6 is a circuit diagram showing a broadband amplifier according to Embodiment 3 of the present invention.
In FIG. 6, the wideband amplifier includes an input terminal 51, a wideband amplifier 52, and an output terminal 53.

なお、広帯域増幅器５２の内部構成は、上記実施の形態１に示した構成と同様である。すなわち、ドライバ増幅器１１と、最終段増幅器１２とを備え、最終段増幅器１２は、磁性体を有するバラン１７，２０を用いたプッシュプル増幅器を適用したものである。
その他の重複する説明は省略する。The internal configuration of the broadband amplifier 52 is the same as the configuration shown in the first embodiment. That is, a driver amplifier 11 and a final stage amplifier 12 are provided, and the final stage amplifier 12 is a push-pull amplifier using baluns 17 and 20 having a magnetic material.
Other overlapping explanations are omitted.

次に動作について説明する。
図６において、入力端子５１から広帯域チャープ信号、インパルス信号、広帯域デジタル変調波、スペクトラム拡散信号、広帯域ＯＦＤＭ信号など、比帯域１０％以上に渡って広帯域変調された入力信号が広帯域増幅器５２に入力される。Next, the operation will be described.
In FIG. 6, an input signal that is broadband-modulated over a specific band of 10% or more, such as a broadband chirp signal, an impulse signal, a broadband digital modulated wave, a spread spectrum signal, and a broadband OFDM signal, is input to the broadband amplifier 52 from an input terminal 51. The

入力端子５１からの入力信号は広帯域増幅器５２で増幅される。
ここで、上記特許文献３による従来の広帯域増幅器では、広帯域増幅器の群遅延特性により、周波数によって異なる群遅延時間が生じた。特に、低域側の周波数で大きな群遅延時間偏差が発生したので、低域側で群遅延時間を低減するように調整された負性群遅延回路を接続することにより、群遅延時間偏差が低減された。しかしながら、負性群遅延回路は、帯域外近傍に群遅延時間が大きくなる領域を有するため、帯域内での群遅延時間の平坦化が難しい。An input signal from the input terminal 51 is amplified by the broadband amplifier 52.
Here, in the conventional wideband amplifier according to Patent Document 3 described above, the group delay time varies depending on the frequency due to the group delay characteristic of the wideband amplifier. In particular, since a large group delay time deviation occurred at the low-frequency side, connecting a negative group delay circuit adjusted to reduce the group delay time on the low-frequency side reduces the group delay time deviation. It was done. However, since the negative group delay circuit has a region where the group delay time becomes large near the outside of the band, it is difficult to flatten the group delay time within the band.

そこで、この実施の形態３の広帯域増幅器５２に用いられるプッシュプル増幅器は、磁性体を有するバラン１７，２０により構成されることにより、広帯域増幅器５２の群遅延歪みを抑圧でき、パルス圧縮信号の高精度化によるレーダーシステムの距離分解能向上を達成できる。   Therefore, the push-pull amplifier used in the wideband amplifier 52 of the third embodiment is configured by the baluns 17 and 20 having a magnetic material, so that the group delay distortion of the wideband amplifier 52 can be suppressed, and the high frequency of the pulse compression signal. The distance resolution of the radar system can be improved by improving the accuracy.

この実施の形態３によれば、磁性体を有するバラン１７，２０を用いたプッシュプル増幅器を適用することで、群遅延偏差の小さいプッシュプル増幅器を用いることで群遅延歪みを抑圧でき、パルス圧縮信号の高精度化によるレーダーシステムの距離分解能向上を達成できる。
また、帯域内の群遅延時間偏差が抑圧されることで、広帯域に渡って安定に動作することができる。
さらに、広帯域デジタル変調波や広帯域ＯＦＤＭ信号、インパルス信号、スペクトラム拡散信号における符号間干渉の抑圧を図ることで、ＵＷＢ通信などにおける通信品質の向上に寄与できる。According to the third embodiment, by applying a push-pull amplifier using baluns 17 and 20 having a magnetic material, group delay distortion can be suppressed by using a push-pull amplifier having a small group delay deviation, and pulse compression is performed. The distance resolution of the radar system can be improved by increasing the signal accuracy.
Further, since the group delay time deviation in the band is suppressed, it is possible to operate stably over a wide band.
Furthermore, suppression of intersymbol interference in wideband digital modulated waves, wideband OFDM signals, impulse signals, and spread spectrum signals can contribute to improving communication quality in UWB communications and the like.

実施の形態４．
図１において、この実施の形態４のトランジスタ１５，１６は、ＧａＮ−ＦＥＴやＳｉ−トランジスタ、ＧａＡｓ−ＦＥＴなど、２０Ｖ以上の電圧で動作可能な高電圧デバイスをプッシュプル増幅器に用いたものである。
その他の構成および動作は、上記実施の形態１と同様である。Embodiment 4 FIG.
In FIG. 1, the transistors 15 and 16 according to the fourth embodiment use high-voltage devices that can operate at a voltage of 20 V or more, such as GaN-FETs, Si-transistors, and GaAs-FETs, as push-pull amplifiers. .
Other configurations and operations are the same as those in the first embodiment.

この実施の形態４によれば、２０Ｖ以上の電圧で動作可能なトランジスタなどの高電圧デバイスを用いることで、トランジスタの入出力インピーダンスを高めることができ、群遅延特性の良好なフィードフォワード増幅器を得ることができる。   According to the fourth embodiment, by using a high-voltage device such as a transistor that can operate at a voltage of 20 V or higher, the input / output impedance of the transistor can be increased, and a feedforward amplifier having a good group delay characteristic is obtained. be able to.

実施の形態５．
図７はこの発明の実施の形態５によるフィードフォワード増幅器を示す回路図である。
図７において、このフィードフォワード増幅器は、バラン６１，６２が並列接続されると共に、バラン６３，６４が並列接続されたものである。
その他の構成および動作は、上記実施の形態１と同様である。Embodiment 5 FIG.
FIG. 7 is a circuit diagram showing a feedforward amplifier according to Embodiment 5 of the present invention.
In FIG. 7, this feedforward amplifier has baluns 61 and 62 connected in parallel and baluns 63 and 64 connected in parallel.
Other configurations and operations are the same as those in the first embodiment.

この実施の形態５によれば、バラン６１，６２およびバラン６３，６４を、各々磁性体を有する２つのバランが並列接続されたものを用いたので、インピーダンス変成比を大きくすることができ、上記実施の形態１で示したトランジスタよりも低インピーダンスなトランジスタに対しても整合を取ることができる。その結果、フィードフォワード増幅器を高出力化できる利点がある。   According to the fifth embodiment, since the baluns 61 and 62 and the baluns 63 and 64 are formed by connecting two baluns each having a magnetic material in parallel, the impedance transformation ratio can be increased. Matching can be achieved even for a transistor having a lower impedance than that of the transistor described in Embodiment 1. As a result, there is an advantage that the output of the feedforward amplifier can be increased.

実施の形態６．
図８はこの発明の実施の形態６によるフィードフォワード増幅器を示す回路図である。
図８において、このフィードフォワード増幅器は、図１に示したプッシュプル増幅器を２つ並列接続したものである。Embodiment 6 FIG.
FIG. 8 is a circuit diagram showing a feedforward amplifier according to Embodiment 6 of the present invention.
In FIG. 8, this feedforward amplifier is obtained by connecting two push-pull amplifiers shown in FIG. 1 in parallel.

最終段増幅器１２において、バラン７２は、磁性体を有し、入力信号を不平衡／平衡変換して２分配する。入力側整合回路１３のバラン１７は、バラン７２の一方の出力に接続される。その他、入力側整合回路１３，１４およびトランジスタ１５，１６は、図１と同様である。   In the final stage amplifier 12, the balun 72 has a magnetic material, and unbalances / balances the input signal to distribute it into two. The balun 17 of the input side matching circuit 13 is connected to one output of the balun 72. In addition, the input side matching circuits 13 and 14 and the transistors 15 and 16 are the same as those in FIG.

入力側整合回路７３は、トランジスタ７５，７６の入力側のインピーダンス整合を行い、出力側整合回路７４は、トランジスタ７５，７６の出力側のインピーダンス整合を行う。
入力側整合回路７３において、バラン７７は、バラン７２の他方の出力に接続される。バラン７７は、磁性体を有し、入力信号を不平衡／平衡変換して２分配する。インピーダンス調整回路７８は、入力側のインピーダンス整合を行う。また、出力側整合回路７４において、インピーダンス調整回路７９は、出力側のインピーダンス整合を行う。バラン８０は、磁性体を有し、入力信号を平衡／不平衡変換して合成出力する。
さらに、バラン８１は、磁性体を有し、バラン２０の出力信号およびバラン８０の出力信号を平衡／不平衡変換して合成出力する。
その他の構成および動作は、上記実施の形態１と同様である。The input side matching circuit 73 performs impedance matching on the input side of the transistors 75 and 76, and the output side matching circuit 74 performs impedance matching on the output side of the transistors 75 and 76.
In the input side matching circuit 73, the balun 77 is connected to the other output of the balun 72. The balun 77 has a magnetic material and splits the input signal into two by performing unbalance / balance conversion. The impedance adjustment circuit 78 performs impedance matching on the input side. In the output side matching circuit 74, the impedance adjustment circuit 79 performs impedance matching on the output side. The balun 80 has a magnetic material, and synthesizes and outputs an input signal by performing balanced / unbalanced conversion.
Furthermore, the balun 81 has a magnetic material, and performs a balanced / unbalanced conversion on the output signal of the balun 20 and the output signal of the balun 80 and outputs the combined output.
Other configurations and operations are the same as those in the first embodiment.

この実施の形態６によれば、バランを縦列接続し、プッシュプル増幅器を並列接続することにより、トランジスタ数を増加させることができ、実施の形態１のフィードフォワード増幅器よりも高出力化できる利点がある。   According to the sixth embodiment, it is possible to increase the number of transistors by connecting baluns in cascade and connecting push-pull amplifiers in parallel, and there is an advantage that higher output than the feedforward amplifier of the first embodiment can be achieved. is there.

実施の形態７．
図９はこの発明の実施の形態７によるフィードフォワード増幅器を示す回路図である。
図９において、このフィードフォワード増幅器は、図１に示したプッシュプル増幅器を２つ縦列接続したものである。Embodiment 7 FIG.
FIG. 9 is a circuit diagram showing a feedforward amplifier according to Embodiment 7 of the present invention.
In FIG. 9, this feedforward amplifier is obtained by cascading two push-pull amplifiers shown in FIG. 1.

また、誤差増幅器１０において、前段増幅器９２は、最終段増幅器１２の前段に接続された増幅器であり、この実施の形態７では、最終段増幅器１２と共にこの前段増幅器９２にプッシュプル増幅器を用いている。   In the error amplifier 10, the pre-stage amplifier 92 is an amplifier connected to the pre-stage of the final stage amplifier 12. In the seventh embodiment, a push-pull amplifier is used for the pre-stage amplifier 92 together with the final stage amplifier 12. .

前段増幅器９２において、入力側整合回路９３は、トランジスタ９５，９６の入力側のインピーダンス整合を行い、出力側整合回路９４は、トランジスタ９５，９６の出力側のインピーダンス整合を行う。   In the preamplifier 92, the input side matching circuit 93 performs impedance matching on the input side of the transistors 95 and 96, and the output side matching circuit 94 performs impedance matching on the output side of the transistors 95 and 96.

入力側整合回路９３において、バラン９７は、磁性体を有し、入力信号を不平衡／平衡変換して２分配する。インピーダンス調整回路９８は、入力側のインピーダンス整合を行う。また、出力側整合回路９４において、インピーダンス調整回路９９は、出力側のインピーダンス整合を行う。バラン１００は、磁性体を有し、入力信号を平衡／不平衡変換して合成出力する。
入力側整合回路１３のバラン１７は、バラン１００の出力に接続される。
その他の構成および動作は、上記実施の形態１と同様である。In the input side matching circuit 93, the balun 97 has a magnetic material, and unbalances / balances the input signal to distribute it into two. The impedance adjustment circuit 98 performs impedance matching on the input side. In the output side matching circuit 94, the impedance adjustment circuit 99 performs output side impedance matching. The balun 100 has a magnetic material, and synthesizes and outputs an input signal by performing balanced / unbalanced conversion.
The balun 17 of the input side matching circuit 13 is connected to the output of the balun 100.
Other configurations and operations are the same as those in the first embodiment.

この実施の形態７によれば、プッシュプル増幅器を２つ縦列接続することにより、群遅延時間の増加を防止しつつ、利得を向上できる利点がある。   According to the seventh embodiment, by connecting two push-pull amplifiers in cascade, there is an advantage that gain can be improved while preventing an increase in group delay time.

なお、上記実施の形態４から上記実施の形態７では、フィードフォワード増幅器での形態を示したが、フィードバック増幅器や広帯域増幅器についても同様に適用できる。   In the fourth to seventh embodiments, the feedforward amplifier is shown. However, the present invention can be similarly applied to a feedback amplifier and a broadband amplifier.

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意な構成要素の変形、もしくは各実施の形態において任意な構成要素の省略が可能である。   In the present invention, within the scope of the invention, any combination of each embodiment, any modification of any component of each embodiment, or omission of any component in each embodiment is possible. .

以上のように、この発明に係るフィードフォワード増幅器は、主増幅器または誤差増幅器を構成する、最終段増幅器および複数の縦列接続されたドライバ増幅器のうちの少なくとも一つにプッシュプル増幅器を用い、上記プッシュプル増幅器は、トランジスタと、インピーダンス調整回路と、磁性体を有するバランとが縦列接続されたものであるので、送受信機などに適している。   As described above, the feedforward amplifier according to the present invention uses the push-pull amplifier for at least one of the final stage amplifier and the plurality of cascaded driver amplifiers constituting the main amplifier or the error amplifier, and the push-pull amplifier described above. The pull amplifier is suitable for a transmitter / receiver or the like because a transistor, an impedance adjustment circuit, and a balun having a magnetic material are connected in cascade.

１，３１，５１ 入力端子、２，４ 分配器、３ 主増幅器、５，８ 遅延線、６，９ 合成器、７，３９，５３ 出力端子、１０ 誤差増幅器、１１ ドライバ増幅器、１２ 最終段増幅器、１３，７３，９３ 入力側整合回路、１４，７４，９４ 出力側整合回路、１５，１６，７５，７６，９５，９６ トランジスタ、１７，２０，６１〜６４，７２，７７，８０，８１，９７，１００ バラン、１８，１９，７８，７９，９８，９９ インピーダンス調整回路、２１ 磁性体、２２ 結合線路、３２，３３ 加算器、３４，３５ 低域通過フィルタ、３６ 直交変調器、３７ 増幅器、３８ 信号分岐手段、４０，４１ 減衰器、４２ 直交復調器、５２ 広帯域増幅器、９２ 前段増幅器。   1,31,51 input terminal, 2,4 distributor, 3 main amplifier, 5,8 delay line, 6,9 combiner, 7,39,53 output terminal, 10 error amplifier, 11 driver amplifier, 12 final stage amplifier 13, 73, 93 input side matching circuit, 14, 74, 94 output side matching circuit, 15, 16, 75, 76, 95, 96 transistors, 17, 20, 61-64, 72, 77, 80, 81, 97, 100 balun, 18, 19, 78, 79, 98, 99 Impedance adjustment circuit, 21 magnetic body, 22 coupled line, 32, 33 adder, 34, 35 low-pass filter, 36 quadrature modulator, 37 amplifier, 38 Signal branching means, 40, 41 Attenuator, 42 Quadrature demodulator, 52 Broadband amplifier, 92 Pre-stage amplifier.

Claims (4)

主増幅器または誤差増幅器を構成する、最終段増幅器および複数の縦列接続されたドライバ増幅器のうちの少なくとも一つにプッシュプル増幅器を用いたフィードフォワード増幅器において、
上記プッシュプル増幅器は、
磁性体を有し、入力信号を不平衡／平衡変換して２分配する第１のバランと、
磁性体を有し、上記第１のバランにより２分配された第１の信号を不平衡／平衡変換して２分配する第２のバランと、
上記第２のバランにより２分配された第１の信号および第２の信号を入力し、インピーダンス整合する第１のインピーダンス調整回路と、
上記第１のインピーダンス調整回路により出力される第１の信号を増幅する第１のトランジスタと、
上記第１のインピーダンス調整回路により出力される第２の信号を増幅する第２のトランジスタと、
上記第１のトランジスタにより増幅された第１の信号および上記第２のトランジスタにより増幅された第２の信号を入力し、インピーダンス整合する第２のインピーダンス調整回路と、
磁性体を有し、上記第２のインピーダンス調整回路により出力される第１の信号および第２の信号を平衡／不平衡変換して合成出力する第３のバランと、
磁性体を有し、上記第１のバランにより２分配された第２の信号を不平衡／平衡変換して２分配する第４のバランと、
上記第４のバランにより２分配された第３の信号および第４の信号を入力し、インピーダンス整合する第３のインピーダンス調整回路と、
上記第３のインピーダンス調整回路により出力される第３の信号を増幅する第３のトランジスタと、
上記第３のインピーダンス調整回路により出力される第４の信号を増幅する第４のトランジスタと、
上記第３のトランジスタにより増幅された第３の信号および上記第４のトランジスタにより増幅された第４の信号を入力し、インピーダンス整合する第４のインピーダンス調整回路と、
磁性体を有し、上記第４のインピーダンス調整回路により出力される第３の信号および第４の信号を平衡／不平衡変換して合成出力する第５のバランと、
磁性体を有し、上記第３のバランによる出力信号および上記第５のバランによる出力信号を平衡／不平衡変換して合成出力する第６のバランとを備えた
ことを特徴とするフィードフォワード増幅器。 In a feedforward amplifier using a push-pull amplifier for at least one of a final stage amplifier and a plurality of cascaded driver amplifiers constituting a main amplifier or an error amplifier,
The push-pull amplifier is
A first balun having a magnetic body and dividing the input signal into two by unbalanced / balanced conversion;
A second balun having a magnetic body and distributing the first signal distributed by the first balun into two by unbalance / balance conversion;
A first impedance adjustment circuit for inputting and impedance-matching the first signal and the second signal distributed in two by the second balun;
A first transistor for amplifying a first signal output by the first impedance adjustment circuit;
A second transistor for amplifying a second signal output by the first impedance adjustment circuit;
A second impedance adjusting circuit for inputting and impedance matching the first signal amplified by the first transistor and the second signal amplified by the second transistor;
A third balun having a magnetic body and performing a balanced / unbalanced conversion on the first signal and the second signal output from the second impedance adjustment circuit;
A fourth balun having a magnetic body and undividing / balancing the second signal divided into two by the first balun to distribute the second signal;
A third impedance adjusting circuit for inputting and impedance-matching the third signal and the fourth signal distributed by the fourth balun;
A third transistor for amplifying a third signal output by the third impedance adjustment circuit;
A fourth transistor for amplifying a fourth signal output by the third impedance adjustment circuit;
A fourth impedance adjustment circuit for inputting and impedance matching the third signal amplified by the third transistor and the fourth signal amplified by the fourth transistor;
A fifth balun having a magnetic body and performing a balanced / unbalanced conversion on the third signal and the fourth signal output by the fourth impedance adjustment circuit,
A sixth balun having a magnetic body and performing a balanced / unbalanced conversion of the output signal from the third balun and the output signal from the fifth balun to produce a combined output. Feed forward amplifier. 上記トランジスタは、それぞれ、
ＧａＮ−ＦＥＴやＳｉ−トランジスタ、ＧａＡｓ−ＦＥＴなど、２０Ｖ以上の電圧で動作可能な高電圧デバイスを用いたことを特徴とする請求項１記載のフィードフォワード増幅器。 Each of the above transistors is
2. The feedforward amplifier according to claim 1, wherein a high voltage device capable of operating at a voltage of 20 V or higher, such as a GaN-FET, Si-transistor, or GaAs-FET, is used. 最終段増幅器および複数の縦列接続されたドライバ増幅器のうちの少なくとも一つにプッシュプル増幅器を用いたフィードバック増幅器において、
上記プッシュプル増幅器は、
磁性体を有し、入力信号を不平衡／平衡変換して２分配する第１のバランと、
磁性体を有し、上記第１のバランにより２分配された第１の信号を不平衡／平衡変換して２分配する第２のバランと、
上記第２のバランにより２分配された第１の信号および第２の信号を入力し、インピーダンス整合する第１のインピーダンス調整回路と、
上記第１のインピーダンス調整回路により出力される第１の信号を増幅する第１のトランジスタと、
上記第１のインピーダンス調整回路により出力される第２の信号を増幅する第２のトランジスタと、
上記第１のトランジスタにより増幅された第１の信号および上記第２のトランジスタにより増幅された第２の信号を入力し、インピーダンス整合する第２のインピーダンス調整回路と、
磁性体を有し、上記第２のインピーダンス調整回路により出力される第１の信号および第２の信号を平衡／不平衡変換して合成出力する第３のバランと、
磁性体を有し、上記第１のバランにより２分配された第２の信号を不平衡／平衡変換して２分配する第４のバランと、
上記第４のバランにより２分配された第３の信号および第４の信号を入力し、インピーダンス整合する第３のインピーダンス調整回路と、
上記第３のインピーダンス調整回路により出力される第３の信号を増幅する第３のトランジスタと、
上記第３のインピーダンス調整回路により出力される第４の信号を増幅する第４のトランジスタと、
上記第３のトランジスタにより増幅された第３の信号および上記第４のトランジスタにより増幅された第４の信号を入力し、インピーダンス整合する第４のインピーダンス調整回路と、
磁性体を有し、上記第４のインピーダンス調整回路により出力される第３の信号および第４の信号を平衡／不平衡変換して合成出力する第５のバランと、
磁性体を有し、上記第３のバランによる出力信号および上記第５のバランによる出力信号を平衡／不平衡変換して合成出力する第６のバランとを備えた
ことを特徴とするフィードバック増幅器。 In a feedback amplifier using a push-pull amplifier for at least one of a final stage amplifier and a plurality of cascaded driver amplifiers,
The push-pull amplifier is
A first balun having a magnetic body and dividing the input signal into two by unbalanced / balanced conversion;
A second balun having a magnetic body and distributing the first signal distributed by the first balun into two by unbalance / balance conversion;
A first impedance adjustment circuit for inputting and impedance-matching the first signal and the second signal distributed in two by the second balun;
A first transistor for amplifying a first signal output by the first impedance adjustment circuit;
A second transistor for amplifying a second signal output by the first impedance adjustment circuit;
A second impedance adjusting circuit for inputting and impedance matching the first signal amplified by the first transistor and the second signal amplified by the second transistor;
A third balun having a magnetic body and performing a balanced / unbalanced conversion on the first signal and the second signal output from the second impedance adjustment circuit;
A fourth balun having a magnetic body and undividing / balancing the second signal divided into two by the first balun to distribute the second signal;
A third impedance adjusting circuit for inputting and impedance-matching the third signal and the fourth signal distributed by the fourth balun;
A third transistor for amplifying a third signal output by the third impedance adjustment circuit;
A fourth transistor for amplifying a fourth signal output by the third impedance adjustment circuit;
A fourth impedance adjustment circuit for inputting and impedance matching the third signal amplified by the third transistor and the fourth signal amplified by the fourth transistor;
A fifth balun having a magnetic body and performing a balanced / unbalanced conversion on the third signal and the fourth signal output by the fourth impedance adjustment circuit,
A sixth balun having a magnetic body and performing a balanced / unbalanced conversion of the output signal from the third balun and the output signal from the fifth balun to produce a combined output. Feedback amplifier. 最終段増幅器および複数の縦列接続されたドライバ増幅器のうちの少なくとも一つにプッシュプル増幅器を用いた広帯域増幅器において、
上記プッシュプル増幅器は、
磁性体を有し、入力信号を不平衡／平衡変換して２分配する第１のバランと、
磁性体を有し、上記第１のバランにより２分配された第１の信号を不平衡／平衡変換して２分配する第２のバランと、
上記第２のバランにより２分配された第１の信号および第２の信号を入力し、インピーダンス整合する第１のインピーダンス調整回路と、
上記第１のインピーダンス調整回路により出力される第１の信号を増幅する第１のトランジスタと、
上記第１のインピーダンス調整回路により出力される第２の信号を増幅する第２のトランジスタと、
上記第１のトランジスタにより増幅された第１の信号および上記第２のトランジスタにより増幅された第２の信号を入力し、インピーダンス整合する第２のインピーダンス調整回路と、
磁性体を有し、上記第２のインピーダンス調整回路により出力される第１の信号および第２の信号を平衡／不平衡変換して合成出力する第３のバランと、
磁性体を有し、上記第１のバランにより２分配された第２の信号を不平衡／平衡変換して２分配する第４のバランと、
上記第４のバランにより２分配された第３の信号および第４の信号を入力し、インピーダンス整合する第３のインピーダンス調整回路と、
上記第３のインピーダンス調整回路により出力される第３の信号を増幅する第３のトランジスタと、
上記第３のインピーダンス調整回路により出力される第４の信号を増幅する第４のトランジスタと、
上記第３のトランジスタにより増幅された第３の信号および上記第４のトランジスタにより増幅された第４の信号を入力し、インピーダンス整合する第４のインピーダンス調整回路と、
磁性体を有し、上記第４のインピーダンス調整回路により出力される第３の信号および第４の信号を平衡／不平衡変換して合成出力する第５のバランと、
磁性体を有し、上記第３のバランによる出力信号および上記第５のバランによる出力信号を平衡／不平衡変換して合成出力する第６のバランとを備えた
ことを特徴とする広帯域増幅器。 In a wideband amplifier using a push-pull amplifier for at least one of a final stage amplifier and a plurality of cascaded driver amplifiers,
The push-pull amplifier is
A first balun having a magnetic body and dividing the input signal into two by unbalanced / balanced conversion;
A second balun having a magnetic body and distributing the first signal distributed by the first balun into two by unbalance / balance conversion;
A first impedance adjustment circuit for inputting and impedance-matching the first signal and the second signal distributed in two by the second balun;
A first transistor for amplifying a first signal output by the first impedance adjustment circuit;
A second transistor for amplifying a second signal output by the first impedance adjustment circuit;
A second impedance adjusting circuit for inputting and impedance matching the first signal amplified by the first transistor and the second signal amplified by the second transistor;
A third balun having a magnetic body and performing a balanced / unbalanced conversion on the first signal and the second signal output from the second impedance adjustment circuit;
A fourth balun having a magnetic body and undividing / balancing the second signal divided into two by the first balun to distribute the second signal;
A third impedance adjusting circuit for inputting and impedance-matching the third signal and the fourth signal distributed by the fourth balun;
A third transistor for amplifying a third signal output by the third impedance adjustment circuit;
A fourth transistor for amplifying a fourth signal output by the third impedance adjustment circuit;
A fourth impedance adjustment circuit for inputting and impedance matching the third signal amplified by the third transistor and the fourth signal amplified by the fourth transistor;
A fifth balun having a magnetic body and performing a balanced / unbalanced conversion on the third signal and the fourth signal output by the fourth impedance adjustment circuit,
A sixth balun having a magnetic body and performing a balanced / unbalanced conversion of the output signal from the third balun and the output signal from the fifth balun to produce a combined output. Wideband amplifier.
JP2013522351A 2011-06-27 2011-06-27 Feed forward amplifier, feedback amplifier and broadband amplifier Active JP5528626B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/003646 WO2013001561A1 (en) 2011-06-27 2011-06-27 Feedforward amplifier, feedback amplifier, and wide-band amplifier

Publications (2)

Publication Number Publication Date
JP5528626B2 true JP5528626B2 (en) 2014-06-25
JPWO2013001561A1 JPWO2013001561A1 (en) 2015-02-23

Family

ID=47423515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013522351A Active JP5528626B2 (en) 2011-06-27 2011-06-27 Feed forward amplifier, feedback amplifier and broadband amplifier

Country Status (2)

Country Link
JP (1) JP5528626B2 (en)
WO (1) WO2013001561A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139631A (en) * 1995-11-16 1997-05-27 Fujitsu Ltd Feed forward amplifier and base station with feed forward amplifier
JP2001060883A (en) * 1999-08-24 2001-03-06 Hitachi Denshi Ltd Transmitter and data transmission device
JP2003008363A (en) * 2001-06-22 2003-01-10 Sanyo Electric Co Ltd Wide band amplification circuit
JP2005277801A (en) * 2004-03-25 2005-10-06 Hitachi Kokusai Electric Inc Amplifier
JP2010135393A (en) * 2008-12-02 2010-06-17 Renesas Electronics Corp Transmission-line transformer and amplifier unit having the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741814B1 (en) * 1999-04-01 2004-05-25 Koninklijke Philips Electronics N.V. Balun for coaxial cable transmission
JP2001257546A (en) * 2001-02-21 2001-09-21 Matsushita Electric Ind Co Ltd High frequency power amplifier
JP4896609B2 (en) * 2005-07-15 2012-03-14 三菱電機株式会社 Feed forward amplifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139631A (en) * 1995-11-16 1997-05-27 Fujitsu Ltd Feed forward amplifier and base station with feed forward amplifier
JP2001060883A (en) * 1999-08-24 2001-03-06 Hitachi Denshi Ltd Transmitter and data transmission device
JP2003008363A (en) * 2001-06-22 2003-01-10 Sanyo Electric Co Ltd Wide band amplification circuit
JP2005277801A (en) * 2004-03-25 2005-10-06 Hitachi Kokusai Electric Inc Amplifier
JP2010135393A (en) * 2008-12-02 2010-06-17 Renesas Electronics Corp Transmission-line transformer and amplifier unit having the same

Also Published As

Publication number Publication date
JPWO2013001561A1 (en) 2015-02-23
WO2013001561A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
US10523158B2 (en) Load modulation amplifier
US9083284B2 (en) Wide-band multi stage Doherty power amplifier
EP2634918B1 (en) Amplifier
US8896373B2 (en) Wideband Doherty amplifier network
JP2009260444A (en) Power combiner, amplifier, and transmitter
JP5035846B2 (en) Doherty amplifier circuit
JP2018074320A (en) Doherty amplifier
JP6903439B2 (en) Doherty amplifier and broadcast transmission system
US6097250A (en) Amplifier circuit
CN115549595A (en) Doherty power amplifier
EP3447915B1 (en) Apparatus and method for varying amplitude and phase of signals along signal path
JP3564382B2 (en) Pre-distortion distortion compensation circuit
JP5528626B2 (en) Feed forward amplifier, feedback amplifier and broadband amplifier
JP6308920B2 (en) Broadband amplifier
JP2006506879A (en) Traveling wave amplifier
JP2012238960A (en) Push-pull amplifier
US10637415B1 (en) Linearity improving system and linearity improving method
KR101374855B1 (en) Broadband linearization by elimination of harmonics and intermodulation in amplifiers
JP7166491B2 (en) doherty amplifier
US20110050359A1 (en) High-Performance Conversion Between Single-Ended and Differential/Common-Mode Signals
US11949386B2 (en) Distributed conversion of digital data to radio frequency
WO2015186569A1 (en) Power amplification device
JP2002232241A (en) Predistortion circuit
US20090256647A1 (en) Band Blocking Filter for Attenuating Unwanted Frequency Components
US20150333709A1 (en) Power combining circuit and power combining method

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140415

R150 Certificate of patent or registration of utility model

Ref document number: 5528626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250