JP5527604B2 - 回り込みキャンセラ、及び回り込みキャンセル方法 - Google Patents

回り込みキャンセラ、及び回り込みキャンセル方法 Download PDF

Info

Publication number
JP5527604B2
JP5527604B2 JP2010156768A JP2010156768A JP5527604B2 JP 5527604 B2 JP5527604 B2 JP 5527604B2 JP 2010156768 A JP2010156768 A JP 2010156768A JP 2010156768 A JP2010156768 A JP 2010156768A JP 5527604 B2 JP5527604 B2 JP 5527604B2
Authority
JP
Japan
Prior art keywords
signal
received
transmitter
digital
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010156768A
Other languages
English (en)
Other versions
JP2012019451A (ja
Inventor
理一 工藤
友規 村上
匡人 溝口
和則 林
英昭 酒井
泰郎 藤島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto University
Nippon Telegraph and Telephone Corp
Original Assignee
Kyoto University
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University, Nippon Telegraph and Telephone Corp filed Critical Kyoto University
Priority to JP2010156768A priority Critical patent/JP5527604B2/ja
Publication of JP2012019451A publication Critical patent/JP2012019451A/ja
Application granted granted Critical
Publication of JP5527604B2 publication Critical patent/JP5527604B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Radio Relay Systems (AREA)

Description

本発明は、中継局を用いた同時送受信方式において送信機から受信機への回り込み干渉信号を除去又は補償する際に用いて好適な回り込みキャンセラ及び回り込みキャンセル方法に関する。
無線中継器(以下、中継局と称する)を用いた伝送方式に関する研究が盛んに行われている。中でも、無線通信路のもつブロードキャスト性を積極的に利用してリレーノードから転送された信号と、送信ノードから宛先ノードに直接届いた信号を合成して復号することでより信頼性の高い信号伝送を行う協調通信と、中継局を利用した双方向通信においてリレーノードがそれぞれの送信ノードからの信号を合成して転送することで周波数利用効率を改善する無線ネットワークコーディングは、従来の無線伝送方式に比べてその特性を大きく改善できる可能性があることから大変注目されている。協調通信とネットワークコーディングに関する手法は様々なものが数多く提案されているが、いずれの場合でも中継局が受信する信号と送信する信号の間での直交性が仮定されている。これは直接伝送をする場合に比べて2倍の無線資源を使用することを意味する。
このような場合でも協調通信やネットワークコーディングによる周波数利用効率の改善可能であることが示されているが、親局(あるいは基地局)から中継局と中継局から端末への通信路で同じ無線資源を使用することができれば、大幅なシステム特性の改善が期待される。
そのような同時送受信を行う中継局は、SFN(Single Frequency Network;単一周波数ネットワーク)によるOFDM(Orthogonal Frequency Division Multiplexing;直交周波数分割多重)方式を用いた地上デジタルテレビ放送システムにおいて検討されてきた。同一周波数を用いて中継局が同時に送受信を行う場合、送信アンテナからの中継送信信号が受信アンテナに回り込み、発振が生じて特性が劣化することが大きな問題となる。そのため、中継局を用いた同時送受信方式において送信機から受信機への回り込み干渉信号を除去又は補償するための回り込みキャンセラの研究が行われている。
Robert W. Heath, Jr. and Georgios B. Giannakis, "Exploiting Input Cyclostationarity for Blind Channel Identification in OFDM Systems," IEEE TRANSACTIONS ON SIGNAL PROCESSING, VOL. 47, NO. 3, pp-848-856, March 1999 孫連名、佐野昭、「回り込み干渉をもつOFDM系SFN中継伝達特性の同定」、電子情報通信学会論文誌A、Vol.J88−A、No.9,pp.1045−1053,2005年
図3は、回り込みキャンセルの機能を有するデジタル信号処理部を備えた中継局の構成を示す概略ブロック図である。また、図3は、伝搬路におけるデータの伝送を模式的に示している。この図において、実線と破線は、それぞれ中継局内と伝搬路におけるデータの伝送を表す。また、これ以降に示すブロック線図も全て同様である。
同図に示すように、中継局9は、受信機901と、デジタル信号処理部910と、増幅器902と、送信機903とを備えている。中継局9は、不図示の基地局より送信されたOFDM信号x(n)を受信し、受信した信号に含まれる、伝達関数C(z)により表されるフィードバックパス950を介して回り込む干渉信号を抑圧し、干渉信号が抑圧された信号を増幅器902により増幅して、送信機903より送信することによりOFDM信号x(n)の中継を行う。
受信機901は、基地局より送信されたOFDM信号x(n)とともに、送信機903より送信された送信信号が、フィードバックパス950を介して回り込んだ干渉信号を受信する。すなわち、受信機901が受信する信号は、OFDM信号x(n)と、干渉信号とが合成された信号である。
デジタル信号処理部910は、受信機901により受信された信号が入力され、当該信号に含まれる干渉信号の成分を抑圧して増幅器902に出力する。増幅器902は、デジタル信号処理部910から入力された信号を増幅して送信機903に出力する。送信機903は、増幅器902から入力された信号を送信する。
デジタル信号処理部910は、アナログ・デジタル変換器(ADC)911と、減算器912と、制御部913と、適応フィルタ914と、デジタル・アナログ変換器(DAC)915とを備えている。
アナログ・デジタル変換器911は、受信機901から入力された受信信号を、デジタル信号に変換する。減算器912は、アナログ・デジタル変換器911によりデジタル信号に変換された信号から、適応フィルタ914が出力する信号を減算する。この減算器912が出力する減算結果である誤差信号s(n)は、適応フィルタ914と、適応フィルタ914を制御する制御部913に入力されるとともに、デジタル・アナログ変換器915に入力される。
デジタル・アナログ変換器915は、減算器912から入力された誤差信号s(n)をアナログ信号に変換し、伝達関数G(z)の増幅器902を介して送信機903に変換した信号を出力する。送信機903は、入力されたアナログ信号を送信信号u(n)として送信する。
適応フィルタ914は、例えば、FIR(Finite Impulse Response;有限インパルス応答)フィルタからなり、各タップ係数(すなわち各タップの重み)が制御部913により制御される。
ここで、OFDM信号x(n)は平均0の周期定常過程であり(非特許文献1)、C(z)、G(z)はそれぞれ回り込み経路と増幅器の伝達関数を表している。ただし、nは時間のインデックスである。増幅器の伝達関数G(z)は既知であるが、回り込み経路の伝達関数C(z)は未知であり、また時変の場合もあるため、回り込み経路の推定のために制御部913においてMMSEによる伝達関数を算出する。ここでは、LMS(Least Mean Square;最小二乗平均)アルゴリズムを用いた適応フィルタ(W(z))914を使用する。
図7より、誤差信号s(n)は
Figure 0005527604
と表せる。ここで、回り込み経路の伝達関数C(z)と、中継局に備えられている増幅器の伝達関数G(z)とを用いて、基地局装置から送信されたOFDM信号x(n)と、誤差信号s(n)との関係を表す誤差関数Q(z)を次式(2)と表すことができる。
Figure 0005527604
式(2)を用いると、式(1)は、次式(3)と書くことができる。
Figure 0005527604
ここで、W(z)は定常状態における適応フィルタ914の伝達関数を、z−1は遅延作用素をそれぞれ表し、誤差関数Q(z)は安定であるとする。すなわち、1−(C(z)G(z)−W(z))の零点は全て単位円内に存在すると仮定する。
一般的に用いられている適応フィルタ914のLMSアルゴリズムは
Figure 0005527604
のように書ける。ただし、
Figure 0005527604
であり、w(n)は適応フィルタ914のi番目のタップ係数を、μは正のステップサイズを表しており、上付の“*”は複素共役を意味する。Nは、適応フィルタ914が有しているタップ数を表す。また、式(4)の左辺の「w」のような太字の文字はベクトルを表している。なお、本文中では、ベクトルを表す文字を、「文字(ベクトル)」の形式で表記する。式(4)では誤差信号s(n)を適応フィルタ914の入力信号として用いている。平均化法より、式(4)の停留点は、次式(6)により与えられる。
Figure 0005527604
ここで、式(6)に記載されているE[・]は、期待値を表す。ただし、s(n)=0となるため式(6)においてi=0に対する条件は除外する。つまり、式(5−1)、(5−3)において、
Figure 0005527604
とする。また、OFDM信号x(n)は周期定常過程であり、その統計量は時変であるため、式(6)の平均は集合平均及び時間平均とする。これより、x(n)を、サイクル周波数0のサイクリックスペクトルと等しい、スペクトル密度P(ejω)をもった定常過程として扱うことができる(非特許文献1)。式(3)より、式(6)は、次式(8)により表すことができる。
Figure 0005527604
ここで、z=e−jωとすると、式(8)は、次式(9)と表すことができる。
Figure 0005527604
ただし、
Figure 0005527604
である。ここで、「〜」の付された記号は推定値を表す。すなわち、C(z)、G(z)(ただし本文中の上付の〜は文字の真上に付けられた記号を表すこととする。)は、回り込み経路の伝達関数の推定値と、増幅器の伝達関数の推定値とを表している。
式(9)が全てのi≧1に対して成り立つには、式(9)のzi−1以下の被積分関数がzの正の冪で展開されていなければならないので、すなわち、式(9)は、次式(11)と書くことができる。
Figure 0005527604
ここで、式(11)に含まれる演算[X(z)]
Figure 0005527604
に対して
Figure 0005527604
と因果性のある部分、つまり、定数項とzの負の冪の抽出を表している。
また、スペクトル密度P(z)のスペクトル因数分解は、スペクトル因数R(z)を用いて、次式(14)と書くことができる。
Figure 0005527604
ここで、スペクトル因数R(z)は、最小位相系であり、その定数項を1とする。式(2)から1/Q(z)は安定多項式であるので、1/(R(z−1)Q(z−1))をzの非負の冪で展開できる。ゆえに、式(2)を式(11)の両辺に掛けることで、式(11)は、次式(15)と書くことができる。
Figure 0005527604
式(15)に含まれるスペクトル因数R(z)を得るため、OFDM信号x(n)がデータ長M、CP(Cyclic Prefix;サイクルプレフィックス)長LCP、ブロック長T=M+LCPのOFDM信号とし、スペクトル密度P(z)を求める。
ここで、1ブロック長内のk番目の標本x(n)=x(nT+k)とすると、OFDM信号xk(n)は、次式(16)と書くことができる。
Figure 0005527604
なお、入力シンボルs(n)は平均0、分散σで互いに無相関であるので
Figure 0005527604
である。ここで、δ(r)はr≠0、r=0に対してそれぞれδ(r)=0、1を意味する(非特許文献1)。サイクル周波数0のサイクリック相関関数p(0;τ)は式(17)の各kに対する0からT−1までの平均であり、
Figure 0005527604
であるので、
Figure 0005527604
であり、また、
Figure 0005527604
より、スペクトル因数は、
Figure 0005527604
となる。ここで、αは正の実数である。ただし、式(14)のγは、次式(22)により与えられる。
Figure 0005527604
ここで、
Figure 0005527604
であり、一般的にT/LCP>2なので、0<α<1である。これより、式(15)の解が容易に得られる。また、R(z)Q(z)は因果的であるので、式(15)からその値は定数βであり、それゆえ、停留点W(z)は、次式(24)を満たす。
Figure 0005527604
また、式(5−3)、(7)、(21)より、G(z)にz−1が含まれているとき、つまり
Figure 0005527604
ならばβ=1であり、
Figure 0005527604
となる。
すなわち、停留点においてバイアス項αz−Mが生じてしまう。式(26)のバイアス項を除去する方法について述べる。
式(4)において誤差信号s(n)の代わりに、次式(27)により表される信号を用いる。
Figure 0005527604
つまり、
Figure 0005527604
であるが、これは、誤差信号s(n)がOFDM信号x(n)に等しい場合は白色化の操作となる。これより、式(11)は、次式(29)のように表すことができる。
Figure 0005527604
このとき、式(29)の停留点は、式(14)を用いて、次式(30)により与えられる。
Figure 0005527604
そして、zQ(z)の因果性部分が0すなわち、zQ(z)=1でなければならないので、
Figure 0005527604
である。これより、適応フィルタ104の停留点は、次式(32)となる。
Figure 0005527604
式(32)を式(26)と比べると、バイアス項が消去されているのが分かる。
図4は、マルチパスと、バイアスとを考慮した回り込みキャンセル機能を有するデジタル信号処理部を備えた中継局92の構成を示す概略ブロック図である。また、図4は、図3と同様に、伝搬路におけるデータの伝送を模式的に示している。
図4に示す中継局92の構成は、図3に示した中継局90の構成と比較して、減算器912と制御部923との間に白色化フィルタ926が設けられている点と、減算器912とデジタル・アナログ変換器915との間に遅延器927が設けられている点と、適応フィルタ914に遅延器927の出力信号が入力される点とが異なっている。
同図に示す構成において、図3に示した構成に対応するものには同一の符号を用いている。遅延器927は、入出力信号間に所定の時間遅延を与えて、減算器912から入力された信号を、デジタル・アナログ変換器915及び適応フィルタ914に出力する。白色化フィルタ926は、スペクトル因数R(z)の逆数を伝達関数とするフィルタであり、信号s’(n)を出力する。制御部923は、白色化フィルタ926の出力に基づいて、適応フィルタ914のタップ係数を制御する。
ここで、適応フィルタ914の平均二乗誤差は、次式(33)により表すことができる。
Figure 0005527604
また、停留点W(z)に対応する適応フィルタ104のタップ係数ベクトルをw(ベクトル)とすると、式(33)は次式(34)となる。
Figure 0005527604
ただし、μY(ベクトル)は停留点付近のタップ係数の誤差共分散行列を近似したものであり、Lyapunov方程式を解くことで、Y(ベクトル)=γ/2・I(ベクトル)を得る。これより停留点での平均二乗誤差は、次式(35)により表すことができる。
Figure 0005527604
上記で示した回り込みキャンセラについての議論では、初期状態が安定であることが大前提となっている。また、誤差信号s(n)と、誤差関数Q(z)とは、次式(36)により表される。
Figure 0005527604
ここで、適応フィルタ914の初期状態として各係数の初期値を全て0とすると、これに対応する誤差関数Q(z)は、次式(37)により表される。
Figure 0005527604
このとき、誤差関数Q(z)が安定であるためには、全てのωに対して|C(ejω)G(ejω)|<1でなければならず、この条件を満たさない場合には、誤差関数Q(z)が発散してしまう。
上述された周り込みキャンセラを用いることにより、理論的には同じ周波数を用いた中継局が実現可能である。
しかしながら、実用に際しては、受信におけるアナログ・デジタル変換器が有限のビット数であるため、理論値どおりフィードバックパスの信号を除去することは難しい。例えば、フィードバックパスによる受信電力が大きいと、本来増幅をするべき所望信号の受信レベルが、フィードバックパスに対応する受信信号に対し相対的に小さくなり、量子化誤差により大きく劣化することとなる。このような場合、中継すべき信号が量子化誤差により劣化して、通信品質が劣化してしまうという問題がある。
すなわち、中継する信号に対して干渉するフィードバックパスの信号の受信電力に応じて生じる中継する信号の量子化誤差により通信品質が劣化してしまうという問題がある。
よって、アナログ・デジタル変換器において生じる量子化誤差を小さくするために、受信したアナログ信号をデジタル信号に変換する前に、このフィードバックパスに対応する受信信号のレベルをできるだけ低減する必要がある。
本発明は、上記の事情に鑑みてなされたものであり、中継局に備えられている受信機が出力する信号において、当該中継局の送信機から当該受信機に回り込む干渉信号の受信電力を低減することができる回り込みキャンセラ及び回り込みキャンセル方法を提供することを目的とする。
上記問題を解決するために、本発明は、無線通信局より送信された無線信号を受信し、受信した無線信号と同一周波数により該無線信号を送信して中継を行う無線中継局に備えられている、送信機から受信機に回り込む干渉信号をキャンセルする回り込みキャンセラであって、前記無線信号が受信されていない期間に算出されたフィルタ係数を用いて、前記受信機に備えられているアンテナ素子により受信されたアナログの受信信号に対して、送信機から回り込む干渉信号の受信電力を低減させる等化処理を行う等化器と、前記等化器が等化処理した前記受信信号を量子化し、量子化した受信信号に含まれる前記干渉信号を前記送信機から前記受信機に回り込む経路の伝達関数に基づいて抑圧し、前記干渉信号が抑圧されたデジタルの受信信号をアナログの送信信号に変換して前記送信機に出力するデジタル信号処理部とを備えることを特徴とする回り込みキャンセラである。
また、本発明は、上記記載の発明において、前記無線中継局に複数の前記受信機が備えられるとともに、前記受信機より少ない数の前記等化器が備えられ、前記等化器それぞれは、前記受信機が受信した受信信号のうち、異なる組み合わせの受信信号が入力され、前記フィルタ係数を用いた畳み込み演算を入力された受信信号に対して行い、前記送信機から回り込む干渉信号の受信電力を低減させた1つの出力信号を前記デジタル信号処理部に出力することを特徴とする。
また、本発明は、上記記載の発明において、予め定められた既知信号を前記送信機に出力する既知信号生成部を備え、前記等化器は、前記無線信号が受信されていない期間であって、前記既知信号生成部が既知信号を送信している期間に、前記干渉信号の受信電力を低減させる前記フィルタ係数を算出することを特徴とする。
また、本発明は、上記記載の発明において、前記デジタル信号処理部は、前記等化器が等化処理した受信信号をデジタル信号に変換するデジタル・アナログ変換部と、前記デジタル信号に対して、前記受信機に備えられているアンテナ素子に対応する第1の重み係数を乗算するウェイト乗算部と、前記ウェイト乗算部の出力から帰還信号を減算し、減算結果を誤差信号として出力する減算器と、誤差信号を白色化する白色化フィルタと、前記誤差信号に遅延を与え、前記送信機に送信信号として出力する遅延部と、前記送信信号を可変の伝達関数に基づきフィルタリングし、前記帰還信号として前記減算器へ出力する適応フィルタと、前記白色化フィルタの出力に基づいて、前記干渉信号が最小となるように前記適応フィルタの伝達関数を制御する制御部と、前記ウェイト乗算部の出力と、前記既知信号との誤差が最小になる前記第1の重み係数を算出するウェイト可変制御部とを備えることを特徴とする。
また、本発明は、上記記載の発明において、前記デジタル信号処理部は、更に、前記遅延部が出力する送信信号を仮想パスとして分岐した信号に第2の重み係数を乗算する仮想パスウェイト乗算部と、前記ウェイト乗算部の出力と、前記仮想パスウェイト乗算部の出力とを加算してアレー出力信号として前記減算器に出力する加算器と、を備え、前記減算器は、前記加算器が出力するアレー出力信号から、前記帰還信号を減算し、減算結果を前記誤差信号として出力し、前記ウェイト可変制御部は、更に、前記アレー出力信号と、前記既知信号との誤差が最小になる前記第2の重み係数を算出することを特徴とする。
また、本発明は、無線通信局より送信された無線信号を受信し、受信した無線信号と同一周波数により該無線信号を送信して中継を行う無線中継局に備えられている、送信機から受信機に回り込む干渉信号をキャンセルする回り込みキャンセル方法であって、前記無線信号が受信されていない期間に算出されたフィルタ係数を用いて、前記受信機に備えられているアンテナ素子により受信されたアナログの受信信号に対して、送信機から回り込む干渉信号の受信電力を低減させる等化処理を行う等化ステップと、前記等化ステップにおいて等化処理された前記受信信号を量子化し、量子化した受信信号に含まれる前記干渉信号を前記送信機から前記受信機に回り込む経路の伝達関数に基づいて抑圧し、前記干渉信号が抑圧されたデジタルの受信信号をアナログの送信信号に変換して前記送信機に出力するデジタル信号処理ステップとを含むことを特徴とする回り込みキャンセル方法である。
この発明によれば、中継局に備えられている受信機が受信する信号において、当該中継局の送信機から当該受信機に回り込む干渉信号の受信電力を低減することができる。
これにより、送信機から受信機に回り込む干渉信号の受信電力が大きい際に、中継する信号に生じる量子化誤差による通信品質の低下を低減することができる。
本実施形態における回り込みキャンセラ3を有する中継局1の構成を示す概略ブロック図である。 同実施形態における等化器300の構成を示す概略図である。 回り込みキャンセルの機能を有するデジタル信号処理部を備えた中継局の構成を示す概略ブロック図である。 マルチパスと、バイアスとを考慮した回り込みキャンセル機能を有するデジタル信号処理部を備えた中継局92の構成を示す概略ブロック図である。
本発明では、受信した信号をデジタル信号に変換する前に、アナログの等化器を用いて受信した信号に含まれるフィードバックパスを介して受信する送信信号の受信電力を低減する。これにより、等化器が出力する信号において、中継する信号と、送信信号との受信電力の差を小さくして、中継する信号の受信電力を相対的に大きくすることができるので、アナログ・デジタル変換をした際に生じる中継する信号の量子化誤差を小さくすることができる。その結果、基地局から送信された信号を受信し、当該信号と同じ周波数により送信する場合の伝送品質の劣化を低減することができる。
以下、図面を参照して本発明の実施形態について、具体的に説明する。
図1は、本発明の一実施形態としての回り込みキャンセラ3を有する中継局1の構成を示す概略ブロック図である。また、図1は、伝搬路におけるデータの伝送を模式的に示している。
図1に示すように、中継局1は、M(M≧1)個の受信機330−1〜330−Mと、回り込みキャンセラ3と、増幅器306と、送信機309とを備えている。受信機330−1〜330−Mは、それぞれが同じ構成を有している。以下、受信機330−1〜330−Mのうちいずれか一つを示すとき、あるいは、全てを示すとき、受信機330という。
また、同図において、送信機309から送信した信号が、各受信機330に回り込む経路をM個のフィードバックパス302−1〜302−Mとして表している。また、不図示の基地局が送信した信号が、各受信機330に伝搬する経路をM個のフォワードパス301−1〜301−Mとして表している。
中継局1は、不図示の基地局から送信された無線信号を受信し、受信した無線信号を同一の周波数により送信することで無線中継を行う装置である。すなわち、図1に示す中継局1は、不図示の基地局から送信された無線信号を、複数の受信機330それぞれに備えられているアンテナ素子により構成される受信用アレーアンテナを用いて受信した無線信号を、増幅器306により増幅して送信機309により受信信号と同一の周波数の無線信号を用いて送信する。
受信機330は、それぞれが備えるアンテナ素子により、フォワードパス301−1〜301−Mを介して、不図示の基地局から送信されたOFDM信号x(n)(i=1,2,…,M)を受信するとともに、フィードバックパス302−1〜302−Mを介して回り込む、送信機309が送信した干渉信号v(n)(i=1,2,…,M)を受信する。
すなわち、受信機330それぞれは、基地局から送信されたOFDM信号x(n)と、自局に備えられた送信機309が送信した信号u(n)が回り込む干渉信号v(n)とが合成された信号r’(n)=x(n)+v(n)を受信する。
ここで、受信信号x(n)は、基地局と、受信機330−i(i=1,2,…,M)との間の伝搬路であるフォワードパス301−1〜101−Mにおける伝達関数H’(z)(i=1,2,…,M)を用いて、x(n)=H’(z)・x(n)により表される。また、干渉信号v(n)は、送信機309と、受信機330−i(i=1,2,…,M)との間の伝搬路である回り込み経路(フィードバックパス)302−1〜302−Mにおける伝達関数C’(z)(i=1,2,…,M)を用いて、v(n)=C’(z)・u(n)により表される。なお、フィードバックパス302−1〜302−Mは、中継局1の外側の経路のみだけでなく、中継局1内を伝わり、受信機330により受信される経路を含むようにしてもよい。
また、フィードバックパス302−1〜302−Mを介して受信される干渉信号v(n)は、送信元の送信機309が、基地局に比べ近いので、受信信号x(n)に対して非常に大きな電力で受信される(|x(n)|<<|v(n)|)。
回り込みキャンセラ3は、送信機309から受信機330それぞれに回り込む干渉信号v(n)をキャンセルする。増幅器306は、回り込みキャンセラ3により、受信機330それぞれが受信した信号から干渉信号v(n)が抑圧された信号を増幅して送信機309に出力する。送信機309は、備えられている送信用のアンテナ素子を介して、増幅器306から入力された送信信号を送信する。
回り込みキャンセラ3は、m(m=M−α、αは1以上の自然数)個の等化器300−1〜300−mと、デジタル信号処理部30とを備えている。
等化器300−1〜300−mは、同じ構成を有している。以下、等化器300−1〜300−mのうちいずれか一つの等化器を示すとき、あるいは、全ての等化器を示すとき、等化器300という。ここで、mは、デジタル信号処理部30に入力される受信信号の数である。
また、αは、等化器300によりフィードバックパス302−1〜302−Mを介して受信する干渉信号v(n)を抑圧するために必要な余剰受信アンテナの数であり、シミュレーションや実測の結果などを基にして算出される。
デジタル信号処理部30は、等化器300から入力される信号を、素子数をm素子とした等価的な受信用アレーアンテナの出力信号とみなして信号処理を行うことにより、干渉信号を抑圧する。
等化器300それぞれには、各受信機330−1〜330−Mが出力する受信信号r’(n)(i=1,2,…,M)の異なる組み合わせが入力される。例えば、M=m+1の場合には、受信機330−1〜330−mそれぞれが出力する受信信号r’(n)が等化器300−1に入力され、受信機330−1〜330−(m−1)、330−(m+1)それぞれが出力する受信信号r’(n)が等化器300−2に入力され、受信機330−1〜330−(m−2)、300−m〜330−(m+1)それぞれが出力する受信信号r’(n)が等化器300−3に入力される、というように各等化器300に異なる組み合わせの受信信号r’(n)を入力する。
図2は、本実施形態における等化器300の構成を示す概略図である。
等化器300は、入力される受信信号r’(n)に対して、下記の手法により算出し、設定された等化ウェイトhk,jを用いて畳み込み演算を行う。
等化器300において、入力された受信信号r’(n)は、遅延線351−1−1〜351−1−N’によりΔn〜ΔnN’の遅延が与えられる。遅延が与えられた受信信号r’(n+Δn)、…、r'(n+Δn+…+ΔnN’−1)、r'(n+Δn+…+ΔnN’)は、乗算器352−1−0〜352−1−N’により等化ウェイトh1,j(j=1,2,…,N’)が乗算される。
そして、加算器353−1−1〜353−1−N’が、乗算器352−1−0〜352−1−N’それぞれの乗算結果を加算することにより、受信信号r’(n)に対する等化ウェイトh1,0,h1,1,…,h1、N’を用いた畳み込み演算が行われる。
同様に、等化器300に入力される受信信号r’(n)それぞれに対して畳み込み演算が行われる。
例えば、受信信号r’(n)に対しては、遅延線351−M−1〜351−M−N’によりΔn〜ΔnN’の遅延が与えられる。遅延が与えられた受信信号r’(n+Δn)、…、r'(n+Δn+…+ΔnN’−1)、r'(n+Δn+…+ΔnN’)は、乗算器352−M−0〜352−M−N’により等化ウェイトhM,j(j=1,2,…,N’)が乗算される。
そして、加算器353−M−1〜353−M−N’が、乗算器352−M−0〜352−M−N’それぞれの乗算結果を加算することにより、受信信号r’(n)に対する等化ウェイトhM,0,hM,1,…,hM、N’を用いた畳み込み演算が行われる。
加算器354は、各加算器353−1−1〜353−1−N’、…、353−M−1〜353−M−N’により算出された受信信号r’(n)ごとの畳み込み演算の結果を加算し、加算結果r(n)(i=1,…,m)をデジタル信号処理部30に出力する。
ここで、等化ウェイトhk,jは、k番目のアンテナからの受信信号の、j番目の遅延線351−k−jを通った受信信号に乗算する位相回転又は減衰量を表す。等化器300から出力される信号r(n)は、次式(38)のように表される。
Figure 0005527604
ここで、等化ウェイトhk,jをフィードバックパス302−1〜302−Mを介して回り込んだ干渉信号v(n)を低減するものを用いることで、デジタル信号処理部30に備えられているアナログ・デジタル変換器のダイナミックレンジに占めるフィードバックパスに対応する受信電力を低減して、受信信号x(n)の受信電力のダイナミックレンジに占める割合を増加させる。
等化ウェイトhk,jの算出方法としては、基地局から送信される信号x(n)が送信されていないとき、あるいは、信号x(n)を受信していないときに、デジタル信号処理部30から、増幅器306を介して既知信号Sを送信機309に出力して送信させ、これを受信機330−1〜330−Mを介して等化器300−1〜330−mに入力する。
そして、等化器300は、所定のアルゴリズムを用いてデジタル信号処理部に入力する受信信号r(n)が最小となる等化ウェイトhk,jを算出する。このときに用いるアルゴリズムとしては、例えば、MMSE(Minimum Mean-square-error;最小二乗誤差)法や、ラグランジェの未定乗数法により係数、又は係数の2乗値の絶対値の和を0より大きい値となるよう拘束条件を与えて、出力を0とする係数を求める方法を用いる。
又は、送信した既知信号Sを最大化する係数を、最小2乗誤差法や、最大SNR法、拘束付出力電力最小化法、によって演算し、得られた係数と直交する条件の係数を用いることもできる。既知信号SをQPSKなどの定包絡線信号を用い、CMA(Constant Modulus Algorithm)により係数を求め、この係数と直交する係数を係数hk,jとして選択することもできる。
又は、係数hk,jとして複数の組み合わせを候補として記憶させておき、既知信号Sの送信中に係数hk,jを変化させ、受信電力が最も低くなる組み合わせを選択するようにしてもよい。
図1に戻って、デジタル信号処理部30について説明する。
デジタル信号処理部30は、干渉信号の受信電力が抑圧された信号が各等化器300から入力され、アナログ・デジタル変換器を用いて、入力された信号をデジタル信号に変換し、デジタル信号処理を行うことにより干渉信号をキャンセルし、再びデジタル・アナログ変換器を用いて変換したアナログ信号を増幅器306に出力する。
デジタル信号処理部30は、m個のアナログ・デジタル変換器320−1〜320−m、m個のウェイト乗算器31−1〜31−m、d個の仮想パス310−1〜310−d、d個のウェイト乗算器32−1〜32−d、加算器34、ウェイト可変制御部33、減算器303、適応フィルタ304、制御部305、白色化フィルタ307、遅延器308、312、デジタル・アナログ変換器321、及び既知信号生成器322を有している。なお、本実施形態において、mは2以上の整数であり、dは1以上の整数である。
ただし、これと異なり、回り込みキャンセラ3が、M個の受信機330−1〜330−Mを含む構成としてもよい。また、増幅器306は、その一部又は全部が、送信機309に含まれていてもよい。すなわち、送信機309が、増幅器306を含む構成とし、デジタル信号処理部30のDAC321から信号を入力するようにしてもよい。
ここで、フォワードパス301−1〜301−Mの伝達関数をH’(z)〜H’(z)とする。また、等化器300−1〜300−mから出力される信号r(n)〜r(n)に含まれるOFDM信号x(n)に対応する伝達関数をH(z)〜H(z)とする。
更に、フィードバックパス302−1〜302−Mの伝達関数をC’(z)〜C’(z)とする。また、等化器300−1〜300−mから出力される信号r(n)〜r(n)に含まれるフィードバックパス302−1〜302−Mに対応する伝達関数をC(z)〜C(z)とする。等化器300−1〜300−mは、回り込む干渉信号v(n)の受信電力を小さくするように動作するが、残留している成分がC(z)〜C(z)に対応する。
ADC(Analogue-Digital Converter;アナログ・デジタル変換器)320−1〜320−mは、等化器300−1〜300−mそれぞれに対応して、1つずつ設けられており、対応する等化器300から入力される信号r(n)を量子化(デジタル化)して、ウェイト乗算器31−1〜31−mに出力する。
m個のウェイト乗算器31−1〜31−mは、ADC320−1〜320−mを介して、等化器300−1〜300−mから入力される信号r(n)〜r(n)に対して、等価的な受信用アレーアンテナにおけるm素子のそれぞれに対応するm個の重み係数w 〜w をそれぞれ乗算する。
加算器34は、複数のウェイト乗算器31−1〜31−mの出力、及び、後述するd個のウェイト乗算器32−1〜32−dからの出力(すなわち、仮想パスウェイト乗算器の出力)を加算し、アレー出力信号y(n)として出力する。
減算器303は、アレー出力信号y(n)から、適応フィルタ304から出力された帰還信号を減算し、減算結果を誤差信号s(n)として出力する。白色化フィルタ307は、誤差信号s(n)を白色化する。遅延器308は、誤差信号s(n)に遅延を与えて送信機309出力する。
適応フィルタ304は、遅延器308から送信機への出力信号を可変の伝達関数W(z)に基づきフィルタリングし、帰還信号として減算器303へ出力する。制御部305は、白色化フィルタ307の出力s’(n)に基づき、フィードバックパス302−1〜302−Mを介してM個の受信機330に回り込む干渉信号が最小となるように、適応フィルタ304の伝達関数W(z)を制御する。
DAC(Digital-Analogue Converter;デジタル・アナログ変換器)321は、遅延器308、あるいは既知信号生成器322から入力されるデジタル信号をアナログ信号に変換して、増幅器306に出力する。この遅延器308から出力される信号は、DAC321に入力されるとともに遅延器312を介してd個の仮想パス310−1〜310−dに分岐される。
増幅器306は、DAC321から出力された信号を増幅し、送信機309に出力する。
遅延器312は、遅延器308から出力された信号に遅延を与え、仮想パス310−1〜310−dに出力する。d個の仮想パス310−1〜310−dに分岐された信号は、ウェイト乗算器32-1〜32-dにおいて、d個の重み係数^w m+1〜^w m+dそれぞれが乗じられて、加算器34に出力される(ただし本文中の^は、この^に後続する文字の真上に付けられた記号を表すこととする)。
ウェイト可変制御装置33は、アレー出力信号y(n)を入力し、アレー出力信号y(n)と、既知の入力信号x(n)(すなわちOFDM信号x(n)に含まれる所定のパイロット信号)との誤差が最小となるように等価的な受信用アレーアンテナにおけるm素子のそれぞれに対応するm個の重み係数w 〜w 、及び、d個の重み係数^w m+1〜^w m+dを算出して、ウェイト乗算器31−1〜31−m、32−1〜32−dの出力結果を制御する。
既知信号生成器322は、等化器330の等化ウェイトを算出する際に用いる既知信号SをDAC321に出力する。既知信号生成器322が上記の既知信号を出力するタイミングは、基地局から送信されるOFDM信号を受信していないときである。
ここでは、回り込み経路の伝達関数を構成するG(z)とC(z)のうち、C(z)を制御する手法について考える。具体的には、中継局1の受信側にアダプティブアレーアンテナを導入し、そのウェイトをうまく制御することで回り込み波を抑圧し、アダプティブアレーも含んだ回り込み通信路の伝達関数C(z)を小さくすることを考える。
OFDM信号に対するアダプティブアレーは、時間領域で合成を行うプリFFT(Fast Fourier Transform;高速フーリエ変換)型アレーと周波数領域で合成を行うポストFFT型アレーの2つに大きく分けられるが、ポストFFT型では1OFDMシンボル以上の遅延が中継局1で発生してしまうこと、及び後段の回り込みキャンセラが時間領域で動作するフィルタであることからここではプリFFT型アレーを採用することとする。
時間領域のアレーでは、一般に遅延波は全て干渉信号として取り扱われるため、最大電力のパスのみを捕捉するような合成法となるが、中継局を親局(基地局)からの見通し内に設置することで遅延波の損失による特性の劣化は小さくできると考えられる。最大電力のパスのみを捕捉することは、むしろ、親局と中継局1と間の実効的な遅延広がりを小さくでき、回り込みキャンセラ内に必要な遅延時間を短縮できるため、望ましいと考えられる。
一方、中継局1の送信機309に備えられている送信アンテナに対してもアレーを導入することが考えられるが、送信ビームフォーミングはウェイトの制御が難しいこと、及び本対象とする中継局1はカバレッジの拡大を一つの目的としているため全方向に信号を送信したいことなどから送信アンテナは1素子とする。
図1に示す本実施形態のシステムのブロック線図では、BSとRSがそれぞれ基地局(親局)と中継局1を表し、遅延器308は遅延作用素z−aを意味する。基地局の送信アンテナは1素子としているため、回り込み経路及び基地局から中継局への経路はいずれも1×mのSIMO(Single Input Multiple Output)となる。ここで、mは、アンテナの本数である。
また、減算器303への入力は、次式(39)により表される。なお、上付きの「T」は、転置を示している。
Figure 0005527604
更に、回り込み経路の伝達関数をC(z),(p=1,2,…,m)とし、基地局から中継局への伝達関数をH(z),(p=1,2,…,m)とすると、伝達関数C(z),H(z)は、それぞれ次式(40−1)、(40−2)と表すことができる。
Figure 0005527604
ここで、K、Lは、回り込み経路のチャネル長と、基地局から中継局への経路のチャネル長とである。そして、これらのインパルス応答の推定値を用いて
Figure 0005527604
とおくと、アレーアンテナへの入力r(n)(ベクトル)は、次式(42)により表される。
Figure 0005527604
ここで式(41−2)に含まれる0の個数は、d個である。なお、式(42)に含まれるu(n)は、中継局から送信される信号であり、n(n)(ベクトル)は観測雑音である。
式(42)に含まれる雑音項は、次式(43)により表すことができる。
Figure 0005527604
また、式(43)により示される雑音項は、m個の雑音を示す数値と、d個の0とからなるベクトルとなっている。
また、式(42)より、アレー出力信号y(n)は、次式(44)となる。
Figure 0005527604
ここで、式(44)に含まれるw(ベクトル)は、次式(45)で表される透過的な受信用アレーアンテナのウェイトである。
Figure 0005527604
また、式(44)に含まれる上付の“H”はエルミート共役を意味する。また、添え字のjは、最大電力のパスの遅延時間を表し、次式(46)により表される。
Figure 0005527604
ここで、argmax‖h(ベクトル)‖は、‖h(ベクトル)‖を最大とするiを表す。また、‖・‖はフロベニウスノルムを表す。また、基地局から中継局までの通信路が周波数選択性でなければ、基地局から中継局までのチャネル長L=1となるのでj=0である。
次に、ウェイト可変制御装置33において、等価的な受信用アレーアンテナの各素子に対応するm個の重み係数w 〜w 又は^w m+1〜^w m+dを算出する手法について説明する。以下では、MMSE(Minimum Mean-Square-Error;最小二乗誤差)規範とMVDR(Minimum Variance Distortionless Response;最小分散無歪み応答)規範の2種類の手法について説明する。
(規範1)MMSE規範
MMSE基準のウェイト制御では、次式(47)により表される評価関数J(w)を最小にするウェイトが最適ウェイトとなる。
Figure 0005527604
ここで、
Figure 0005527604
とすると(I(ベクトル)は単位行列)、評価関数J(w)は、次式(49)となる。
Figure 0005527604
ここで、式(49)の両辺を、w により偏微分すると、次式(50)が得られる。
Figure 0005527604
更に
Figure 0005527604
を解くことで、次式(52)により表されるMMSE基準最適アレーウェイトを得る。
Figure 0005527604
(規範2)MVDR規範
MMSE基準のウェイト制御法ではアンテナ素子数が少ない場合に、希望信号(基地局からの最大電力のパス)に対するゲインが小さくなることがある。これは回り込みの干渉信号電力が非常に大きいときには、希望信号の電力を低減してでも干渉信号を抑圧したほうが2乗誤差の意味では望ましいことがあるからである。
しかしながら、本実施形態の中継局ではアダプティブアレーの後段に回り込みキャンセラを備えているため、アダプティブアレーの役割としては回り込み波を完全に抑圧することよりも、希望信号をより確実に受信することのほうが重要であると考えられる。
そこで、次式(53)により表される拘束条件の下で、式(40)により表される評価関数J(w)を最小にするようなアレーウェイトw(ベクトル)を導出する。
Figure 0005527604
このようなアダプティブアレーはMVDRビームフォーマーと呼ばれる。ラグランジェの未定乗数法を用いると、評価関数は、次式(54)と書くことができる。
Figure 0005527604
ここで、λはラグランジェ乗数である。これより評価関数は、
Figure 0005527604
となり、したがって、MVDR最適ウェイト opt(ベクトル)は、次式(56)と書くことができる。
Figure 0005527604
ここで、拘束条件を示す式(53)は、
Figure 0005527604
と同値であるから、式(56)より、
Figure 0005527604
なる関係式が成立する。これより、次式(59)を得ることができる。
Figure 0005527604
このラグランジェ乗数を式(56)に代入することにより、 opt(ベクトル)を得る。
以上のように、ウェイト可変制御装置33は、アレー出力信号y(n)と既知の入力信号x(n)とを入力として、それらの誤差が最小となるように等価的な受信用アレーアンテナの各素子に対応する複数の重み係数w 〜w を制御する際に、複数の重み係数w 〜w の制御に最小二乗誤差法を用いたり、最小分散無歪み応答を用いたりすることができる。その際、ウェイト可変制御装置33は、式(51)や式(56)に示すように、複数の重み係数w 〜w を、送信機から受信機への回り込み経路のインパルス応答の推定値(式(40−1))と、基地局から受信機へのインパルス応答の推定値(式(40−2))とに基づいて制御することができる。
また、このウェイト可変制御装置33は、複数の重み係数w 〜w と同様に、重み係数^w m+1〜^w m+dを制御する。
以上説明したように、本実施形態においては、白色化フィルタを介してから、これをモニタし制御する構成としている。更に、増幅器の出力を仮想パスとして分岐し、重み係数をそれぞれ乗算して、増幅前の信号に加算する構成としている。このような構成と、等化器300を組み合わせることにより、ADC320−1〜320−mにおけるフィードバックパスを介した信号の受信電力を低減し、アレー出力信号y(n)と既知の入力信号x(n)との誤差が最小となるように等価的な受信用アレーアンテナの各素子に対応する複数の重み係数を制御する。
これにより、大きな増幅率を有する送信機を用いた場合であっても、送信機から受信機に回り込む干渉信号を安定してキャンセルすることが可能となる。
なお、本実施形態において、デジタル信号処理部30に仮想パス310−1〜310−dが備えられている構成を説明した。しかし、これに限ることなく、例えば、デジタル信号処理部が仮想パス310−1〜310−dを備えない構成であってもよい。
上述のデジタル信号処理部は内部に、コンピュータシステムを有していてもよい。その場合、上記のデジタル信号処理部30の処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、デジタル信号処理部30の処理が行われることになる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、CD−ROM、DVD−ROM、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。
1,90,92…中継局
3…回り込みキャンセラ
30,910,920…デジタル信号処理部
31−1,31−m,32−1,32−d…ウェイト乗算器
33…ウェイト可変制御部
34…加算器
300,300−1,300−m…等化器
301−1,301−M…フォワードパス
302−1,302−M,950…フィードバックパス
303…減算器
304,914…適応フィルタ
305,913,923…制御部
306,902…増幅器
307,926…白色化フィルタ
308,312,927…遅延器
309,903…送信機
310−1,310−d…仮想パス
320−1,320−m,911…ADC
321,915…DAC
322…既知信号生成器
330,330−1,330−M,330−i,901…受信機
351−1−1,351−1−N’…遅延線
351−M−1,351−M−N’…遅延線
352−1−0,352−1−1,352−1−N’…乗算器
352−M−0,352−M−1,352−M−N’…乗算器
353−1−1,353−1−2,353−1−N’…加算器
353−M−1,353−M−2,353−M−N’…加算器
354…加算器

Claims (3)

  1. 無線通信局より送信された無線信号を複数の受信機を用いて受信し、受信した無線信号と同一周波数により該無線信号を送信して中継を行う無線中継局に備えられている、送信機から前記受信機に回り込む干渉信号をキャンセルする回り込みキャンセラであって、
    予め定められた既知信号を前記送信機に出力する既知信号生成部と、
    前記無線信号が受信されていない期間であって、前記送信機が前記既知信号を送信している期間に算出されたフィルタ係数を用いて、前記受信機のそれぞれに備えられているアンテナ素子により受信されたアナログの受信信号に対して、前記送信機から回り込む干渉信号の受信電力を低減させる等化処理を行う複数の等化器と、
    前記複数の等化器が等化処理した前記受信信号を量子化し、量子化した受信信号に含まれる前記干渉信号を前記送信機から前記受信機に回り込む経路の伝達関数に基づいて抑圧し、前記干渉信号が抑圧されたデジタルの受信信号をアナログの送信信号に変換して前記送信機に出力するデジタル信号処理部と
    を備え
    前記等化器の数は前記受信機の数より少ない数であり、
    前記等化器のそれぞれは、前記受信機が受信した受信信号のうち、異なる組み合わせの受信信号が入力され、前記フィルタ係数を用いた畳み込み演算を入力された受信信号に対して行い、前記送信機から回り込む干渉信号の受信電力を低減させた1つの出力信号を前記デジタル信号処理部に出力し、
    前記デジタル信号処理部は、
    前記等化器のそれぞれが等化処理した受信信号をデジタル信号に変換する複数のデジタル・アナログ変換部と、
    前記デジタル信号のそれぞれに対して、前記受信機のそれぞれに備えられているアンテナ素子に対応する第1の重み係数を乗算する複数のウェイト乗算部と、
    前記複数のウェイト乗算部の各出力を加算してアレー出力信号として出力する加算器と、
    前記アレー出力信号から帰還信号を減算し、減算結果を誤差信号として出力する減算器と、
    前記誤差信号を白色化する白色化フィルタと、
    前記誤差信号に遅延を与え、前記送信機に送信信号として出力する遅延部と、
    前記送信信号を可変の伝達関数に基づきフィルタリングし、前記帰還信号として前記減算器へ出力する適応フィルタと、
    前記白色化フィルタの出力に基づいて、前記干渉信号が最小となるように前記適応フィルタの伝達関数を制御する制御部と、
    前記アレー出力信号と前記既知信号との誤差が最小になる前記第1の重み係数を算出するウェイト可変制御部と
    を備える
    ことを特徴とする回り込みキャンセラ。
  2. 前記デジタル信号処理部は、更に、
    前記遅延部が出力する送信信号を仮想パスとして分岐した信号に第2の重み係数を乗算する仮想パスウェイト乗算部を備え、
    前記加算器は、
    前記複数のウェイト乗算部の出力と前記仮想パスウェイト乗算部の出力とを加算し、前記アレー出力信号として前記減算器に出力し、
    前記ウェイト可変制御部は、更に、
    前記アレー出力信号と前記既知信号との誤差が最小になる前記第2の重み係数を算出する
    ことを特徴とする請求項に記載の回り込みキャンセラ。
  3. 無線通信局より送信された無線信号を複数の受信機を用いて受信し、受信した無線信号と同一周波数により該無線信号を送信して中継を行う無線中継局に備えられている、送信機から前記受信機に回り込む干渉信号をキャンセルする回り込みキャンセラが実行する回り込みキャンセル方法であって、
    既知信号生成部が、予め定められた既知信号を前記送信機に出力する既知信号生成ステップと、
    複数の等化器が、前記無線信号が受信されていない期間であって、前記送信機が前記既知信号を送信している期間に算出されたフィルタ係数を用いて、前記受信機のそれぞれに備えられているアンテナ素子により受信されたアナログの受信信号に対して、前記送信機から回り込む干渉信号の受信電力を低減させる等化処理を行う等化ステップと、
    デジタル信号処理部が、前記複数の等化器が等化処理た前記受信信号を量子化し、量子化した受信信号に含まれる前記干渉信号を前記送信機から前記受信機に回り込む経路の伝達関数に基づいて抑圧し、前記干渉信号が抑圧されたデジタルの受信信号をアナログの送信信号に変換して前記送信機に出力するデジタル信号処理ステップと
    を含み、
    前記等化器の数は前記受信機の数より少ない数であり、
    前記等化ステップでは、前記等化器のそれぞれは、前記受信機が受信した受信信号のうち、異なる組み合わせの受信信号が入力され、前記フィルタ係数を用いた畳み込み演算を入力された受信信号に対して行い、前記送信機から回り込む干渉信号の受信電力を低減させた1つの出力信号を前記デジタル信号処理部に出力し、
    前記デジタル信号処理ステップでは、前記デジタル信号処理部が、
    前記等化器のそれぞれが等化処理した受信信号をデジタル信号に変換し、
    前記デジタル信号のそれぞれに対して、前記受信機のそれぞれに備えられているアンテナ素子に対応する第1の重み係数を乗算し、
    各乗算結果を加算してアレー出力信号とし、
    前記アレー出力信号から帰還信号を減算し、減算結果を誤差信号とし、
    前記誤差信号に遅延を与え、前記送信機に送信信号として出力し、
    前記送信信号を可変の伝達関数に基づきフィルタリングし、前記帰還信号とし、
    前記誤差信号を白色化した信号に基づいて、前記干渉信号が最小となるように前記伝達関数を制御し、
    前記アレー出力信号と前記既知信号との誤差が最小になる前記第1の重み係数を算出する
    ことを特徴とする回り込みキャンセル方法。
JP2010156768A 2010-07-09 2010-07-09 回り込みキャンセラ、及び回り込みキャンセル方法 Expired - Fee Related JP5527604B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010156768A JP5527604B2 (ja) 2010-07-09 2010-07-09 回り込みキャンセラ、及び回り込みキャンセル方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010156768A JP5527604B2 (ja) 2010-07-09 2010-07-09 回り込みキャンセラ、及び回り込みキャンセル方法

Publications (2)

Publication Number Publication Date
JP2012019451A JP2012019451A (ja) 2012-01-26
JP5527604B2 true JP5527604B2 (ja) 2014-06-18

Family

ID=45604332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010156768A Expired - Fee Related JP5527604B2 (ja) 2010-07-09 2010-07-09 回り込みキャンセラ、及び回り込みキャンセル方法

Country Status (1)

Country Link
JP (1) JP5527604B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7097588B1 (ja) * 2021-03-08 2022-07-08 日本通信機株式会社 Fm中継装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048203A (ja) * 2002-07-09 2004-02-12 Kddi Corp 無線中継装置および干渉抑圧装置
JP2006524970A (ja) * 2003-04-28 2006-11-02 ソーラーフレア・コミュニケーションズ・インコーポレイテッド 多重チャネルにおける混信の解消
JP4526898B2 (ja) * 2003-09-16 2010-08-18 パナソニック株式会社 中継装置、端末装置、および中継方法
JP4480606B2 (ja) * 2005-03-18 2010-06-16 富士通株式会社 データ受信装置および適応等化回路
JP5354541B2 (ja) * 2009-10-20 2013-11-27 日本電信電話株式会社 回り込みキャンセラ及び回り込みキャンセル方法

Also Published As

Publication number Publication date
JP2012019451A (ja) 2012-01-26

Similar Documents

Publication Publication Date Title
JP5644475B2 (ja) 受信装置
KR20090094385A (ko) 수신 장치 및 이동 통신 시스템
JP5375520B2 (ja) 通信装置
JP5569525B2 (ja) 受信装置、受信方法およびプログラム
JP2011166529A (ja) 無線中継装置
KR101062049B1 (ko) 수신 장치 및 수신 방법
JP2010136347A5 (ja)
JP6019298B2 (ja) 無線通信システム、無線送信装置および無線通信方法
KR101040671B1 (ko) 무선 통신 환경에서 ics 중계기를 위한 적응형 간섭 제거 장치 및 방법
JP4871334B2 (ja) Ofdm信号合成用受信装置
JP3603873B2 (ja) 回り込みキャンセラ
JP5527604B2 (ja) 回り込みキャンセラ、及び回り込みキャンセル方法
JP4358706B2 (ja) 干渉キャンセラ及び当該干渉キャンセラを用いる中継装置
JP5354541B2 (ja) 回り込みキャンセラ及び回り込みキャンセル方法
JP5521201B2 (ja) 回り込みキャンセラ及び回り込みキャンセル方法
JP5241437B2 (ja) 受信装置、及び信号処理方法
JP2009130516A (ja) 受信装置、及び信号処理方法
JP4420797B2 (ja) 干渉キャンセラ及び当該干渉キャンセラを用いる中継装置
JP4291704B2 (ja) 干渉キャンセラ及び回り込みキャンセラ並びにこれらのキャンセラを用いる中継装置
JP6585565B2 (ja) 通信システムおよび受信装置
JP6441183B2 (ja) 無線中継装置および最大比合成受信方法
JP5669046B2 (ja) 無線信号の受信方法及び受信装置
JP5754353B2 (ja) 無線信号の受信方法及び受信装置
JP5337746B2 (ja) Ofdm信号合成用受信装置及び中継装置
Ryu et al. Wireless repeater with equalization of feedback channel and phase noise for LTE-Advanced uplink

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130605

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130617

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140402

R150 Certificate of patent or registration of utility model

Ref document number: 5527604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees