JP5525791B2 - バッテリチャージシステム - Google Patents

バッテリチャージシステム Download PDF

Info

Publication number
JP5525791B2
JP5525791B2 JP2009234312A JP2009234312A JP5525791B2 JP 5525791 B2 JP5525791 B2 JP 5525791B2 JP 2009234312 A JP2009234312 A JP 2009234312A JP 2009234312 A JP2009234312 A JP 2009234312A JP 5525791 B2 JP5525791 B2 JP 5525791B2
Authority
JP
Japan
Prior art keywords
voltage
current
switch
transistor
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009234312A
Other languages
English (en)
Other versions
JP2010110200A (ja
Inventor
グオシン・リ
シン・ドン
Original Assignee
オーツー マイクロ, インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/568,981 external-priority patent/US8339108B2/en
Application filed by オーツー マイクロ, インコーポレーテッド filed Critical オーツー マイクロ, インコーポレーテッド
Publication of JP2010110200A publication Critical patent/JP2010110200A/ja
Application granted granted Critical
Publication of JP5525791B2 publication Critical patent/JP5525791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Description

本発明は、バッテリチャージシステムに関する。
本出願は、本明細書に全体が引用により組み込まれている2008年10月9日出願の米国仮出願第61/195,778号“Battery Charging Systems”の優先権を主張する。
一般に、Li−Ionバッテリチャージシステムといった従来のバッテリチャージシステムは、プリチャージ期間、定電流(CC)チャージ期間、および定電圧(CV)チャージ期間の3つのチャージ期間を有する。図1に、3つの期間における従来のバッテリチャージシステムのチャージプロファイル100を図示する。
図1に示すように、前記チャージプロファイル100は、バッテリセルのチャージ電流プロファイル102と、バッテリセルの電圧プロファイル104を有する。前記チャージ電流プロファイル102は、上述した3つのチャージ期間中、電圧プロファイル104とともに変化する。前記プリチャージ期間中では、バッテリセルは、前記チャージ電流プロファイル102に示されるように小さいプリチャージ電流によりチャージされ、バッテリセル電圧は、前記電圧プロファイル104において示されるようにゆっくり増加しうる。前記バッテリセル電圧が、電圧プロファイル104において示されたCCモード電圧しきい値に達すると、バッテリチャージシステムは、CCチャージ期間に移行する。CCチャージ期間中では、前記バッテリセルは、前記チャージ電流プロファイル102に示されるように定電流でチャージされ、バッテリセル電圧は、前記電圧プロファイル104に示されるように急速に増加しうる。前記バッテリセル電圧が、前記電圧プロファイル104において示されたCVモード電圧しきい値まで増加すると、バッテリチャージシステムは、CVチャージ期間に移行する。CVチャージ期間中では、前記バッテリセルは、前記バッテリセルの電圧をCVモードの電圧しきい値と等しい値に一定に保ちつつ、前記チャージ電流プロファイル102に示されるように徐々に減少する電流によりチャージされうる。
バッテリチャージシステムにおけるチャージスイッチの電力損は、式ICC*(VIN−VBATT)により表すことができる。ここで、ICCは、定電流、そして(VIN−VBATT)は、交流(AC)電圧アダプターやユニバーサル・シリアル・バス(USB)ポートなどの電源電圧とバッテリセル電圧との電圧差を示している。リニアチャージャによるバッテリチャージシステムにおいては、バッテリセル電圧が相対的に低い場合には、ICC*(VIN−VBATT)の値は相対的に高いため、CCチャージ期間中に熱問題(thermal issue)が発生しうる。この熱問題は、バッテリチャージシステムの温度が十分に冷えるまでチャージを停止するバッテリチャージシステムの熱保護機能(thermal protection mechanism)を起動しうる。いくつかの環境下では、バッテリチャージシステムは、相対的に短期間の後にチャージを停止する。このことがひいては、バッテリチャージシステムがチャージする/チャージしない間での急速な振動をもたらす原因となり、バッテリチャージシステムの効率を低下させる。
本発明の一構成において、バッテリをチャージするための回路は、スイッチを介して流れる電流を管理可能なスイッチと、前記スイッチと結合されている第1増幅器と、を具備し、前記第1増幅器は、前記スイッチに関係する電力損の量に従って前記電流を調整可能である。
主張される発明の主題の実施形態の特徴および利点が、以下の発明を実施するための形態が進むにつれ、また図面を参照することにより明らかとなる。同一の参照番号は同一の部分を示す。
従来のバッテリチャージシステムのためのチャージプロファイルを図示している。 本発明の一実施形態におけるバッテリチャージシステムの一例のブロック図である。 本発明の他の実施形態におけるバッテリチャージシステムの一例のブロック図である。 本発明の一実施形態におけるバッテリチャージシステムのためのチャージプロファイルを図示している。 本発明の一実施形態におけるバッテリチャージシステムにより遂行されるフローチャートを図示している。 本発明の他の実施形態におけるバッテリチャージシステムにより遂行されるフローチャートを図示している。
次に、本発明の実施形態について説明する。これらの実施形態とともに本発明が説明されるが、本発明をこれらの実施形態に限定する意図ではない。むしろ、添付の特許請求の範囲により定義された本発明の精神および範囲内における、代替物、修正および均等をカバーする。
さらに、以下の本発明の詳細な説明にしたがって本発明の理解を提供するために、多数の具体的な詳細が説明される。しかし、本発明は、これら具体的な詳細がなくても実施しうることは、通常の当業者により理解されうる。本発明の特徴を無駄にあいまいにしないように、他の例では、既知の方法、プロシージャ、コンポーネンツ、および回路は、詳しく説明していない。
図2は、本発明の一実施形態における電力損制御のバッテリチャージシステム200ブロック図を例示している。
この実施形態において、第1基準電圧VSETは、例えば演算増幅器(OPA)である増幅器202の非反転入力端子に提供されている。さらに、OPA202の反転入力端子と出力端子は、例えばNMOS(N-Metal-Oxide-Semiconductor)トランジスタであるトランジスタ206のソース端子とゲート端子にそれぞれ結合されている。加えて、抵抗器210が、NMOSトランジスタ206のソース端子とグランド間に結合されている。
前記OPA202の反転入力電圧は、非反転入力電圧と等しいことから、前記NMOSトランジスタ206のソース電圧は、前記基準電圧VSETと等しい。前記NMOSトランジスタ206のゲート電流および前記OPA202の反転入力電流を無視すると、第1基準電流IREF1は、式(1)にしたがって生成される。
Figure 0005525791
ここで、R210は、抵抗器210の抵抗を表している。
さらに、第2基準電圧VSET’は、例えば演算増幅器(OPA)である増幅器204の非反転入力端子に提供されている。一実施形態において、前記第2基準電圧VSET’は、前記第1基準電圧VSETと等しくてよい。さらに、反転入力端子とOPA204の出力端子は、例えばNMOSトランジスタであるトランジスタ208のソース端子とゲート端子にそれぞれ結合されている。加えて、抵抗器212が、NMOSトランジスタ208のソース端子とグランド間に結合されている。
同様に、前記OPA204の反転入力電圧は、OPA204の非反転入力電圧と等しく、従って、NMOSトランジスタ208のソース電圧は、前記基準電圧VSETと等しくできる。前記NMOSトランジスタ208のゲート電流および前記OPA204の反転入力電流を無視すると、第2基準電流IREF2は、式(2)にしたがって生成される。
Figure 0005525791
ここで、R212は、抵抗器212の抵抗を表している。
一実施形態において、バッテリチャージシステム200は、例えばPMOS(P-Metal-Oxide-Semiconductor)トランジスタであるトランジスタ214および216により構成されている第1電流ミラーを具備する。一実施形態において、PMOSトランジスタ214および216は、マッチされたまたは同一である。前記第1電流ミラーは、NMOSトランジスタ206と、例えばPNPトランジスタであるトランジスタ218との間に結合されている。PNPトランジスタ218のベース端子とコレクタ端子は、グランドと結合されている。バッテリチャージシステム200は、例えばPMOSトランジスタであるトランジスタ220および222により構成された第2電流ミラーを具備する。一実施形態において、PMOSトランジスタ220および220は、マッチされたまたは同一である。前記第2電流ミラーは、NMOSトランジスタ208と、例えばPNPトランジスタであるトランジスタ224との間に結合されている。PNPトランジスタ224は、PNPトランジスタ218とカスケードされており、PNPトランジスタ224のベース端子は、PNPトランジスタ218のエミッタ端子に結合されている。PNPトランジスタ224のコレクタ端子は、グランドと結合されている。
PNPトランジスタ218および224のベース電流を無視すると、PNPトランジスタ218を介して流れる電流IREF1’は、第1基準電流IREF1と等しい。従って、PNPトランジスタ218のエミッタ−ベース間電圧VEB1は、式(3)にしたがって与えられる。
Figure 0005525791
ここで、Vは、例えば、PNPトランジスタ218および224それぞれのPNPトランジスタの所与の温度における熱電圧を表している。Iは、例えば、PNPトランジスタ218および224それぞれのPNPトランジスタにおけるベース−エミッタダイオードの逆飽和電流を表している。
同様に、PNPトランジスタ224の前記ベース電流を無視すると、PNPトランジスタ224を介して流れる電流IREF2’は、第2基準電流IREF2と等しい。したがって、PNPトランジスタ224のエミッタ−ベース間電圧VEB2は、式(4)にしたがって与えられる。
Figure 0005525791
PNPトランジスタ218のベース端子は、グランドに結合され、PNPトランジスタ224のベース端子は、PNPトランジスタ218のエミッタ端子と結合されているため、PNPトランジスタ224のエミッタ電圧Vは、式(5)にしたがって与えられる。
Figure 0005525791
一実施形態において、バッテリチャージシステム200は、例えばチャージFET(field effect transistor)であるチャージスイッチ252に結合されている、例えばPMOSトランジスタであるチャージ電流センサ230をさらに具備する。一実施形態において、チャージFET252は、PMOSトランジスタであってよい。チャージFET252のゲート端子とソース端子は、それぞれPMOSトランジスタ230のゲート端子とソース端子に結合されている。したがって、チャージFET252およびPMOSトランジスタ230は、同じゲート−ソース駆動電圧を有する。一実施形態において、PMOSトランジスタ230は、チャージFET252よりもK倍小さい。したがって、ショートチャネル変調効果が無視できる場合には、電流ISENは、チャージ電流ICHGよりもK倍小さくてよい。電流ISENは、式(6)にしたがって与えられる。
Figure 0005525791
バッテリチャージシステム200は、例えばトランスコンダクタンスゲインを有する演算トランスコンダクタンス増幅器(OTA)である増幅器234をさらに具備する。一実施形態において、OTA234の前記トランスコンダクタンスゲインは、
Figure 0005525791
に設定される。入力電圧は、OTA234の非反転入力端子に提供され、前記バッテリセル258の電圧は、OTA234の反転入力端子に提供される。前記入力電圧と前記バッテリセル258の電圧との電圧差は、OTA234によりバイアス電流IDCに変換されうる。前記バイアス電流IDCは、式(7)にしたがって与えられる。
Figure 0005525791
ここで、VINは、入力電圧を表している。VBATTは、前記バッテリセル258の電圧(言い換えればバッテリセル電圧)を表している。
一実施形態において、例えばPNPトランジスタであるトランジスタ232は、センシング電流ISENを受け取る(receiving)ために、PMOSトランジスタ230と結合されている。PNPトランジスタ232のベース端子とコレクタ端子は、グランドに結合されている。さらに、例えばPNPトランジスタであるトランジスタ236は、バイアス電流IDCを受け取るために、OTA234に結合されている。前記PNPトランジスタ236は、前記PNPトランジスタ232とカスケードされており、PNPトランジスタ236のベース端子は、PNPトランジスタ232のエミッタ端子と結合され、PNPトランジスタ232のベース端子は、グランドに結合されている。
PNPトランジスタ232および236のベース電流を無視すると、PNPトランジスタ232を介して流れる電流は、センシング電流ISENと等しい。したがって、PNPトランジスタ232のエミッタ−ベース間電圧VEB3は、式(8)にしたがって与えられる。
Figure 0005525791
ここで、Vは、例えば、PNPトランジスタ218,224,232,および236のそれぞれのPNPトランジスタにおける所与の温度における熱電圧を表している。Iは、例えば、PNPトランジスタ218,224,232,および236それぞれのPNPトランジスタにおけるベース−エミッタダイオードの逆飽和電流を表している。
同様に、PNPトランジスタ236の前記ベース電流を無視すると、PNPトランジスタ236を介して流れる電流は、バイアス電流IDCと等しい。したがって、PNPトランジスタ236のエミッタ−ベース間電圧VEB4は、式(9)にしたがって与えられる。
Figure 0005525791
PNPトランジスタ232のベース端子は、グランドと結合されており、PNPトランジスタ236のベース端子は、PNPトランジスタ232のエミッタ端子と結合されているので、PNPトランジスタ236のエミッタ電圧Vは、式(10)にしたがって与えられる。
Figure 0005525791
ここで、PCHGは、
Figure 0005525791
であり、チャージFET252の電力損を表している。
一実施形態において、バッテリチャージシステム200は、チャージFET252の電力損PCHGを所定の電力損しきい値PSETに保つために、例えばOPAである誤差増幅器240を具備する。OPA240の非反転入力端子は、PNPトランジスタ236のエミッタ端子と結合されており、OPA240の反転入力端子は、PNPトランジスタ224のエミッタ端子と結合されている。非反転入力電圧Vと反転入力電圧V間の電圧差VDEF1は、式(11)にしたがって与えられる。
Figure 0005525791
ここで、PSETは、
Figure 0005525791
であり、バッテリチャージシステム200の所定の電力損しきい値を表している。一実施形態において、所定の電力損しきい値PSETは、抵抗器R210の抵抗を調整することによりプログラムしてもよい。電圧差VDEF1にしたがってOPA240は、ダイオード242を介してチャージFET252への第1駆動電流IDRV1を生成する。
一実施形態において、バッテリチャージシステム200は、バッテリセル電圧VBATTを所定の電圧しきい値に保つために、例えばOPAである誤差増幅器244も具備する。加えて、直列に結合された抵抗器248と抵抗器250は、前記バッテリセル258の正極と負極間に接続されている。OPA244の非反転入力端子は、抵抗器248と抵抗器250の間のノードと結合されている。それ故、OPA244の非反転入力電圧Vは、式(12)にしたがって与えられる。
Figure 0005525791
ここでR248は、抵抗器248の抵抗を表している。R250は、抵抗器250の抵抗を表している。加えて、基準電圧VREFは、OPA244の反転入力端子に提供される。一実施形態において、前記基準電圧VREFは、式(13)により設定される。
Figure 0005525791
ここで、VPREは、所定の電圧しきい値を表している。
従って、非反転入力電圧Vと反転入力電圧VREF間の電圧差VDEF2は、式(14)に従って与えられる。
Figure 0005525791
電圧差VDEF2に従って、ダイオード246を介して、OPA244は、チャージFET252への第2駆動電流IDRV2を生成可能である。
さらに、抵抗器254は、チャージFET252のゲート端子とソース端子との間に結合されている。チャージFET252のソース−ゲート間電圧は、抵抗器254における電圧とほぼ等しい。定電流源256は、抵抗器254に定電流ICCを提供するために、抵抗器254と直列に結合されている。
チャージャ(図示せず)が、バッテリチャージシステム200に差し込まれた(plugged)場合には、前記バッテリセル258の電圧VBATTが所定の電圧しきい値より低ければ、電圧差VDEF2は、式(14)に従って負値となる。したがって、OPA244により生成されるチャージFET252への第2駆動電流IDRV2は、かなり小さい。したがって、第2駆動電流IDRV2は、無視しうる。さらに、ダイオード246は、OPA244の出力端子へ流れる逆電流を防止できる。したがって、チャージFET252の駆動電流は、OPA244により影響されない。チャージFET252は、OPA240から出力される第1駆動電流IDRV1により主に制御される。したがって、前記バッテリセル258は、チャージFET252の定電力損制御によりチャージされる。
定電力損チャージ期間中において、チャージFET252の電力損PCHGが所定の電力損しきい値PSETより大きい場合には、電圧差VDEF1は、式(11)にしたがって正値となる。したがって、OPA240から出力される第1駆動電流IDRV1は、増加される。電流ICCが一定のため、抵抗器254での電圧降下V254は、式(15)にしたがって、減少する。
Figure 0005525791
ここで、R254は、抵抗器254の抵抗を表している。チャージFET252のソース−ゲート間電圧が減少するので、したがって、チャージ電流ICHGおよび電力損PCHGも減少する。
チャージFET252の電力損PCHGが所定の電力損しきい値PSETより低い場合には、電圧差VDEF1は、式(11)にしたがって負値となる。したがって、OPA240から出力される第1駆動電流IDRV1は、減少する。電流ICCが一定のため、抵抗器254での電圧降下V254は、式(15)にしたがって増加する。チャージFET252のソース−ゲート間電圧が増加するので、したがって、チャージ電流ICHGおよび電力損PCHGも、増加する。
その結果として、電力損PCHGは、ほぼ一定値に保たれる。したがって、定電力損チャージ期間中のバッテリチャージシステム200において、熱問題は発生しない。
バッテリセル電圧VBATTが、所定の電圧しきい値に近づく場合には、電圧差VDEF2は、式(14)に従って0に近づく。したがって、OPA244から出力される第2駆動電流IDRV2は、徐々に増加し、無視することはできなくなる。したがって、抵抗器254での電圧降下V254は、式(16)により与えられる。
Figure 0005525791
第2駆動電流IDRV2が依然として増加している場合には、電圧降下V254は、減少する。チャージ電流ICHGもまた減少する。OPA240の非反転入力電圧Vの減少の結果、電力損PCHGは、減少する。したがって、OPA240により生成された第1駆動電流IDRV1は、減少する。第1駆動電流IDRV1が減少する間は、第2駆動電流IDRV2が増加するので、電圧降下V254は、第1駆動電流IDRV1の減少の割には増加しない。したがって、バッテリセル電圧VBATT所定の電圧しきい値に近づく場合には、第1駆動電流IDRV1は、徐々に減少する。
バッテリセル電圧VBATTが所定の電圧しきい値と等しいかそれより大きい場合には、OPA240から出力される第1駆動電流IDRV1は、かなり小さい。したがって、第1駆動電流IDRV1は、無視しうる。さらに、ダイオード242は、OPA240へ流れる逆電流を防止することができる。その後、チャージFET252は、OPA244から出力された第2駆動電流IDRV2により主に制御される。したがって、前記バッテリセル258は、定電圧制御下においてチャージされる。よって、定電力損制御から定電圧制御への滑らかな遷移が達成される。
定電圧チャージ期間中において、バッテリセル電圧VBATTが所定の電圧しきい値以上に増加する場合には、電圧差VDEF2は、式(14)に従って負値となる。したがって、OPA244により生成された第2駆動電流IDRV2は、増加する。電流ICCは、一定なので、式(17)により計算される抵抗器254における電圧降下V254は、減少する。
Figure 0005525791
したがって、チャージFET252のソース−ゲート間電圧は減少し、それゆえ、チャージ電流ICHGは、減少する。チャージ電流ICHGは減少するが、バッテリセル電圧VBATTは、ますますゆっくりと増加する。したがって、バッテリセル電圧VBATTは、所定の電圧しきい値VPREとほぼ等しく保たれる。
加えて、OPA240とOPA244によりそれぞれ生成される第1駆動電流IDRV1と第2駆動電流IDRV2がほぼゼロの場合には、抵抗器254における電圧降下V254は、
Figure 0005525791
となる。
それぞれのチャージャの入力電圧は、例えば4.5vから5.5vである電圧範囲内で一定値であり、
Figure 0005525791
の値は、前記範囲の最大値、例えば5.5vと等しく設定される。それ故に、チャージFET252は、対応する範囲内で制御(regulated)される。
有利には、バッテリセル電圧VBATTが、所定の電圧しきい値より低い場合には、バッテリチャージシステム200は、チャージFET252の定電力損制御が実行可能である。バッテリセル電圧VBATTが所定の電圧しきい値と等しいかそれより大きい場合には、バッテリチャージシステム200は、前記バッテリセル258の定電圧制御が実行可能である。例えばUSBポートのACアダプターである電源の入力電圧と、バッテリセル電圧との電圧差が相対的に大きい場合には、従来のバッテリチャージシステムでは、図1に図示するように、定電流チャージ期間中に熱問題が発生しうる。従来のバッテリチャージシステムと比べて、バッテリチャージシステム200においては、たとえ電源の入力電圧とバッテリセル電圧VBATTとの電圧差が相対的に大きくても、すべてのチャージ期間中で熱問題が発生しない。さらには、バッテリチャージシステム200は、過剰にドレインした(over-drained)バッテリセルのチャージのために使用しうる。バッテリセル電圧VBATTが相対的に低い場合には、前記バッテリセル258のプリチャージのためにチャージ電流も相対的に低い。加えて、バッテリセル電圧VBATTが上昇すると、チャージ電流もチャージFET252の電力損PCHGが所定の電力損しきい値PSETに到達するまで増加する。したがって、全体のチャージスピードは、相対的に速い。
図3は、本発明の一実施形態に従って電力損制御されたバッテリチャージシステム300の一例のブロックダイヤグラムを示している。図2と同じ符号の要素は、同様の機能を有し、ここでは繰り返し説明しない。図3は、図2と組み合わせて説明される。
図3において、例えばNPNトランジスタであるトランジスタ318は、基準電流IREF1を受け取るために、NMOSトランジスタ206と結合されている。さらに、例えばNPNトランジスタであるトランジスタ324は、基準電流IREF2を受け取るために、NMOSトランジスタ208と結合されている。NPNトランジスタ318のベース端子およびコレクタ端子は、入力電圧VINと接続されている。NPNトランジスタ324のベース端子は、NPNトランジスタ318のエミッタ端子と接続されている。したがって、NPNトランジスタ324は、NPNトランジスタ318とカスケードされている。NPNトランジスタ324のコレクタ端子は、入力電圧VINと接続されている。
NPNトランジスタ318および324のベース電流は、無視しうる。それゆえ、NPNトランジスタ318を介して流れる電流は、第1基準電流IREF1と等しい。したがって、NPNトランジスタ318のベース−エミッタ電圧VBE1は、式(18)にしたがって与えられる。
Figure 0005525791
ここで、Vは、バッテリチャージシステム300における所与の温度における、例えばNPNトランジスタ318および324であるそれぞれのNPNトランジスタの熱電圧を表している。Iは、例えば、NPNトランジスタ318および324であるそれぞれのNPNトランジスタにおけるベース−エミッタダイオードの逆飽和電流を表している。
同様に、NPNトランジスタ324の前記ベース電流は、無視できる。それゆえ、NPNトランジスタ324を介して流れる電流は、第2基準電流IREF2と等しい。したがって、NPNトランジスタ324のベース−エミッタ電圧VBE2は、式(19)にしたがって与えられる。
Figure 0005525791
NPNトランジスタ318のベース端子は、入力電圧VINと接続され、NPNトランジスタ324のベース端子は、NPNトランジスタ318のエミッタ端子と接続されているから、NPNトランジスタ324のエミッタ電圧Vは、式(20)にしたがって与えられる。
Figure 0005525791
ここで、PSETは、
Figure 0005525791
であり、バッテリチャージシステム300の所定の電力損しきい値を表している。一実施形態において、所定の電力損しきい値PSETは、抵抗器R210の抵抗を調整することによりプログラム可能である。
一実施形態において、バッテリチャージシステム300は、例えばNMOSトランジスタであるトランジスタ314および316により構成された第1電流ミラーを具備する。一実施形態において、トランジスタ314および316は、マッチされたまたは同一である。第1電流ミラーは、例えば、PMOSトランジスタ230とNPNトランジスタであるトランジスタ332との間に結合されている。NPNトランジスタ332のベース端子およびコレクタ端子は、入力電圧VINに接続されている。バッテリチャージシステム300は、例えばNMOSトランジスタであるトランジスタ320および322により構成された第2電流ミラーをさらに具備する。一実施形態において、トランジスタ320および322は、マッチされたまたは同一である。第2電流ミラーは、OTA234の出力端子と、例えばNPNトランジスタであるトランジスタ336との間に結合されている。NPNトランジスタ336は、NPNトランジスタ332とカスケードされ、NPNトランジスタ336のベース端子は、NPNトランジスタ332のエミッタ端子と接続されている。NPNトランジスタ336のコレクタ端子は、入力電圧VINと接続されている。
NPNトランジスタ332を介して流れる電流ISEN’がNMOSトランジスタ314を介して流れるセンシング電流ISENと等しい場合において、NPNトランジスタ332およびNPNトランジスタ336のベース電流は、無視できる。したがって、NPNトランジスタ332のベース−エミッタ電圧VBE3は、式(21)にしたがって与えられる。
Figure 0005525791
ここで、Vは、バッテリチャージシステム300における所与の温度での、例えば、NPNトランジスタ318,324,332、および336それぞれのトランジスタの熱電圧を表している。Iは、例えば、NPNトランジスタ318,324,332、および336それぞれのトランジスタにおけるベース−エミッタダイオードの逆飽和電流を表している。
同様に、NPNトランジスタ336の前記ベース電流は無視できる。NPNトランジスタ336を介して流れる電流IDC’がNMOSトランジスタ320を介して流れるバイアス電流IDCと等しい場合においては、NPNトランジスタ336のベース−エミッタ電圧VBE4は、式(22)にしたがって与えられる。
Figure 0005525791
NPNトランジスタ332のベース端子は入力電圧VINと接続され、NPNトランジスタ336のベース端子は、NPNトランジスタ332のエミッタ端子と接続されているので、NPNトランジスタ326のエミッタ電圧Vは、式(23)にしたがって与えられる。
Figure 0005525791
ここで、PCHGは、
Figure 0005525791
であり、チャージFET252の電力損を表している。
一実施形態において、OPA240の非反転入力端子は、NPNトランジスタ324のエミッタ端子と結合されている。OPA240の反転入力端子は、NPNトランジスタ336のエミッタ端子と結合されている。したがって、非反転入力電圧Vと反転入力電圧Vとの間の電圧差VDEF1は、式(24)にしたがって与えられる。
Figure 0005525791
電圧差VDEF1にしたがって、OPA240は、ダイオード242を介してチャージFET252への第1駆動電流IDRV1を生成する。
したがって、バッテリチャージシステム300は、図2のバッテリチャージシステム200おける、チャージFET252の定電力損制御を実行する、および/または前記バッテリセル258の定電圧制御を実行する同じプロセスを利用可能である。
図4は、本発明の一実施形態に従う、例えば図2のバッテリチャージシステム200であるバッテリチャージシステムでの、全てのチャージプロセス中のチャージプロファイル400を図示している。図4は、図2と組み合わせて説明される。チャージプロファイル400は、チャージFET252の電力損プロファイル402と、前記バッテリセル258のチャージ電流プロファイル404と、前記バッテリセル258の電圧プロファイル406と、を含む。電力損プロファイル402は、チャージ電流プロファイル404および電圧プロファイル406とともに変化する。
チャージャがバッテリチャージシステム200に差し込まれた場合には、前記バッテリセル258の電圧VBATTが所定の電圧しきい値VPREより低ければ、電圧差VDEF2は、式(14)にしたがって負値となる。したがって、OPA244からチャージFET252へ出力された第2駆動電流IDRV2は小さく、したがって第2駆動電流IDRV2は無視できる。したがって、チャージFET252は、OPA240により出力される第1駆動電流IDRV1により主に制御される。それ故、前記バッテリセル258は、チャージFET252の定電力損制御によりチャージされる。
定電力損チャージ期間中において、バッテリセル電圧VBATTが相対的に低い場合には、チャージFET252の電力損PCHGを所定の電力損しきい値PSETにほぼ等しく保つように、チャージ電流ICHGも小さい。電力損PCHGを所定の電力損しきい値PSETにほぼ等しく保つように、バッテリセル電圧VBATTの増加とともに、チャージ電流も増加する。
バッテリセル電圧VBATTが図4に示す所定の電圧しきい値VPREに近い場合、電圧差VDEF2は、式(14)にしたがってゼロに近づく。その結果、第2駆動電流IDRV2は、徐々に増加し、もはや無視できなくなる。同時に、OPA240により生成された第1駆動電流IDRV1は、徐々に減少する。前記バッテリセル258の電圧VBATTが所定の電圧しきい値VPREに近づく場合には、第1駆動電流IDRV1は、相対的に小さくなるまで減少し、無視できる。それ故、チャージFET252は、OPA244から出力される第2駆動電流IDRV2により主に制御され、前記バッテリセル258は、定電圧制御下においてチャージされる。
定電圧チャージ期間中において、チャージ電流ICHGは、徐々にゼロに減少する。したがって、バッテリセル電圧VBATTは、ますますゆっくりと増加する。したがって、バッテリセル電圧VBATTは、所定の電圧しきい値VPREとほぼ等しく保たれる。バッテリセル電圧VBATTがほぼ一定であるので、同時に、電力損PCHGもチャージ電流ICHGとともに減少する。
図5は、本発明の一実施形態にしたがう、例えば図2のバッテリチャージシステム200であるバッテリチャージシステムにより遂行されるオペレーションのフローチャートを図示している。図5は、図2と組み合わせて説明される。
ブロック502において、バッテリチャージシステムは、チャージスイッチ252を経由した、例えば前記バッテリセル258であるバッテリへのチャージ電流の生成を開始する。バッテリの電圧VBATTが所定の電圧しきい値VPREより少ない場合には(ブロック504)、チャージスイッチ252の電力損PCHGは、ブロック506で所定の電力損しきい値PSETと比較される。ブロック508では、チャージスイッチ252を介して流れるチャージ電流ICHGが、チャージスイッチ252の電力損PCHGを一定に保つように比較結果にしたがって調整される。
一実施形態において、チャージスイッチ252への駆動電流は、比較結果にしたがって生成される。チャージスイッチ252の電力損PCHGが所定の電力損しきい値PSETより大きい場合には、チャージ電流ICHGは、駆動電流により減少する。チャージスイッチ252の電力損PCHGが所定の電力損しきい値より小さい場合には、チャージ電流ICHGは、駆動電流により増加する。
バッテリの電圧VBATTが所定の電圧しきい値VPREと等しいかそれより大きい場合には、ブロック510において、バッテリの電圧VBATTは、所定の電圧しきい値VPREと比較される。ブロック512において、チャージスイッチ252を介して流れるチャージ電流ICHGは、バッテリの電圧VBATTを制御する(例えば、一定に保つ、またはほぼ一定にする)ように比較結果にしたがって調整される。
一実施形態において、駆動電流は、比較結果にしたがって、チャージスイッチ252へ生成される。バッテリの電圧VBATTが所定の電圧しきい値VPREより大きい場合には、チャージ電流ICHGは、駆動電流により減少する。
図6は、本発明の一実施形態に従う、例えば、図2におけるバッテリチャージシステム200であるバッテリチャージシステムにおいて、所定の電力損しきい値とチャージスイッチの電力損とを比較する方法のフローチャート600を図示している。図6は、図5および図2と組み合わせて説明される。
ブロック602において、チャージスイッチ252を介して流れるチャージ電流とともに変化する第1電流Iが生成される。前記第1電流Iは、式(25)により与えられる。
Figure 0005525791
ここで、ICHGは、チャージスイッチ252を介して流れるチャージ電流を表している。Kは、チャージスイッチ252および電流センサ230の相対サイズを基にしたスケーリングパラメータを表している。一実施形態において、第1電流Iは、ソース端子とゲート端子が、それぞれチャージスイッチ252のソース端子とゲート端子に接続されている電流センサ230(例えば、PMOSトランジスタ)により生成される。PMOSトランジスタ230のサイズは、チャージスイッチ252のサイズよりK倍小さいので、ショートチャネル変調効果(short-channel modulation effect)が無視できる場合には、第1電流Iは、チャージ電流ICHGよりK倍小さい。
ブロック604において、チャージスイッチ252における電圧は、式(26)により第2電流Iに変換される。
Figure 0005525791
ここで、Gは、変換パラメータを表している。一実施形態において、第2電流Iは、チャージスイッチ252のソース端子とドレイン端子間に結合された、例えばOTA234の増幅器により生成される。OTA234のトランスコンダクタンスゲインは、変換パラメータGの値に設定される。
ブロック606において、例えば、PNPトランジスタ232のトランジスタのエミッタとベース間の第1電圧VEB1は、第1電流Iにしたがって式(27)により生成される。
Figure 0005525791
ここで、VT1は、所与の温度におけるPNPトランジスタ232の熱電圧を表している。IS1は、PNPトランジスタ232のベース−エミッタダイオードの逆飽和電流を表している。
ブロック608において、例えばPNPトランジスタ236のトランジスタのエミッタとベース間の第2電圧VEB2は、第2電流Iにしたがって式(28)により生成される。
Figure 0005525791
ここで、VT2は、所与の温度におけるPNPトランジスタ236の熱電圧を表している。IS2は、PNPトランジスタ236のベース−エミッタダイオードの逆飽和電流を表している。IS2は、IS1と等しい。
ブロック610において、例えばPNPトランジスタ218のトランジスタのエミッタとベース間の第3電圧VEB3は、第1基準電流IREF1にしたがって式(29)により生成される。
Figure 0005525791
ここで、VT3は、所与の温度におけるPNPトランジスタ218の熱電圧を表している。IS3は、PNPトランジスタ218のベース−エミッタダイオードの逆飽和電流を表している。VT3は、VT1と等しい。IS3は、IS1と等しい。
ブロック612において、例えばPNPトランジスタ224のトランジスタのエミッタとベース間における第4電圧VEB4は、第2基準電流IREF2にしたがって式(30)により生成される。
Figure 0005525791
ここで、VT4は、所与の温度におけるPNPトランジスタ224の熱電圧を表している。IS4は、PNPトランジスタ224のベース−エミッタダイオードの逆飽和電流を表している。VT4は、VT1と等しい。IS4は、IS1と等しい。
その後、ブロック614において、電圧差VDIFが、式(31)により計算される。
Figure 0005525791
ここで、PCHGは、
Figure 0005525791
であり、チャージFET252の電力損を表している。PSETは、
Figure 0005525791
であり、所定の電力損しきい値を表している。
ブロック616において、チャージスイッチ252の電力損PCHGは、電圧差VDIFにしたがって所定の電力損しきい値PSETと比較される。電圧差VDIFが正値の場合には、チャージスイッチ252の電力損PCHGは、所定の電力損しきい値PSETより大きい。電圧差VDIFが負値の場合には、チャージスイッチ252の電力損PCHGは、所定の電力損しきい値PSETより小さい。
したがって、例えば図2および図3のバッテリチャージシステム200,300であるバッテリチャージシステムがここで説明される。一実施形態において、バッテリチャージシステムは、チャージスイッチ252を介して流れるチャージ電流を制御するチャージスイッチ252と、チャージスイッチ252と結合された第1誤差増幅器240と、を具備する。第1誤差増幅器240は、バッテリの電圧が所定の電圧しきい値より低い場合に、チャージスイッチ252の電力損を相対的に一定に保つようにチャージ電流を調整するために使用される。バッテリチャージシステムは、チャージスイッチ252と結合された第2誤差増幅器244も具備する。第2誤差増幅器244は、バッテリの電圧が所定の電圧しきい値と等しいかそれよりも大きい場合に、バッテリの電圧を相対的に一定に保つようにチャージ電流を調整するために使用される。さらに、バッテリチャージシステムは、複数のバッテリをチャージするために使用してもよい。
バッテリの電圧が、所定の電圧しきい値より低い場合には、前記バッテリセル258は、チャージスイッチ252の定電力損制御によりチャージされる。第1誤差増幅器240は、チャージスイッチ252の電力損と所定の電力損しきい値を比較し、電力損の比較結果にしたがってチャージスイッチ252への駆動電流を生成する。チャージスイッチ252の電力損PCHGが所定の電力損しきい値より大きい場合には、チャージスイッチ252を介して流れるチャージ電流ICHGは、駆動電流により減少する。チャージスイッチ252の電力損PCHGが所定の電力損しきい値より小さい場合には、チャージスイッチ252を介して流れるチャージ電流ICHGは、駆動電流により増加する。
バッテリセル電圧が、所定の電圧しきい値より等しいかそれより大きい場合には、前記バッテリセル258は、定電圧制御下でチャージされる。第2誤差増幅器244は、バッテリの電圧を所定の電圧しきい値と比較し、電圧の比較結果にしたがってチャージスイッチ252への駆動電流を生成する。バッテリセル電圧VBATTが所定の電圧しきい値VPREより大きい場合には、チャージ電流ICHGは、駆動電流により減少する。
有利には、電源とバッテリセル電圧VBATTとの電圧差が大きい場合には、全チャージ期間中においてバッテリチャージシステム200または300において熱問題はない。さらに、バッテリチャージシステムは、過剰にドレインしたバッテリセルのチャージのために使用しうる。バッテリの電圧がかなり低い場合には、チャージ電流は、バッテリのプリチャージのために小さい。加えて、バッテリの電圧が上昇した場合には、チャージスイッチの電力損が所定の電力損しきい値に達するまでチャージ電流も上昇する。したがって、全体のチャージスピードは速い。
本明細書で、実施形態につき説明しているが、あくまで例示であり、ここで説明される本発明を利用するそれらに限定する趣旨ではない。当業者にとって、添付の特許請求の範囲で定められる本発明の精神と範囲を大きく離れることなく、多くの他の実施形態が可能であることは明白である。さらに、発明の要素は、単数で説明され、または特許請求の範囲に定められているが、単数であると明確に提示されていない限り、複数も予定しているものである。
BATT バッテリセル電圧
REF 基準電圧
SET 第1基準電圧
SET’ 第2基準電圧
CC 定電流
REF1 第1基準電流
REF2 第2基準電流
DRV1 第1駆動電流
DRV2 第2駆動電流
CHG チャージ電流
SEN センシング電流
CHG チャージスイッチの電力損
SET 所定の電力損しきい値
PRE 所定の電圧しきい値
200 バッテリチャージシステム
202,204,240,244 OPA(増幅器)
234 演算トランスコンダクタンス増幅器(OTA)
252 チャージスイッチ

Claims (18)

  1. スイッチを介して流れる電流を管理できるスイッチと、
    前記スイッチに結合されている第1増幅器と、
    を具備し、
    前記第1増幅器は、前記スイッチに関連する電力損の量に従って、前記電流を調整可能であり、
    前記第1増幅器に結合された回路構成要素をさらに具備し、
    前記回路構成要素は、前記第1増幅器への第1電圧を生成可能であり、
    前記第1電圧は、前記スイッチを介して流れる前記電流とともに変化する第1電流、および前記スイッチ間の電圧とともに変化する第2電流、に基づく前記電力損の量とともに変化し、
    前記第1増幅器は、前記第1電圧と所定の値との比較を遂行し、前記比較の結果に従って、前記スイッチへの駆動電流を生成し、
    前記回路構成要素は、
    第1トランジスタと、
    第2トランジスタと、
    を具備し、
    前記第1電流は、前記第1トランジスタを介して流れ、
    前記第2電流は、前記第2トランジスタを介して流れ、
    前記第1トランジスタと第2トランジスタは、前記第1トランジスタのエミッタ-ベース電圧と、前記第2トランジスタのエミッタ-ベース電圧との和により決定される前記第1電圧を生成するとともに、前記第1電圧を前記第1増幅器に入力するように、お互いに接続されていることを特徴とする回路。
  2. 前記第1増幅器は、前記電力損の量と所定の値との比較を遂行し、前記比較結果に従って、前記スイッチへの駆動電流を生成することを特徴とする請求項1に記載の回路。
  3. 前記第1増幅器と前記スイッチとの間に結合されたダイオードをさらに具備し、
    前記ダイオードは、前記スイッチから前記第1増幅器への逆電流を防止可能であることを特徴とする請求項1に記載の回路。
  4. 前記スイッチに結合された電流源をさらに具備し、
    前記電流源は、前記スイッチを介した電流を管理するための駆動電流を前記スイッチに提供可能であることを特徴とする請求項1に記載の回路。
  5. 前記スイッチに結合されたトランジスタをさらに具備し、
    前記トランジスタは、前記第1電流を生成可能であり、
    前記トランジスタの駆動電圧は、前記スイッチの駆動電圧に一致することを特徴とする請求項に記載の回路。
  6. 前記スイッチに結合された第2増幅器をさらに具備し、
    前記第2増幅器は、前記スイッチ間の前記電圧を前記第2電流に変換可能であることを特徴とする請求項に記載の回路。
  7. スイッチを制御する方法であって、
    前記スイッチを介して流れる電流を制御するステップと、
    増幅器を使用し、前記スイッチに関連する電力損の量に従って前記スイッチを介して流れる前記電流を調整するステップと、
    前記増幅器への第1電圧を生成するステップであって、前記第1電圧は、前記スイッチを介して流れる前記電流とともに変化する第1電流、および前記スイッチ間の電圧とともに変化する第2電流、に基づく前記電力損の量とともに変化する、ステップと、
    前記増幅器は、前記第1電圧と所定の値との比較を遂行するステップと、
    前記比較の結果に従って、前記スイッチへの駆動電流を生成するステップと、
    第1トランジスタを介する前記第1電流を制御すること、および第2トランジスタを介する前記第2電流を制御すること、により前記第1電圧を生成するステップと、
    を具備し、
    前記第1トランジスタと第2トランジスタは、前記第1トランジスタのエミッタ-ベース電圧と、前記第2トランジスタのエミッタ-ベース電圧との和により決定される前記第1電圧を生成するとともに、前記第1電圧を前記増幅器に入力するように、お互いに接続されていることを特徴とするスイッチを制御する方法。
  8. 前記電力損の量と所定の値との比較を遂行するステップと、
    前記比較の結果に従って、前記スイッチへの駆動電流を生成するステップと、
    をさらに具備することを特徴とする請求項に記載のスイッチを制御する方法。
  9. 前記スイッチから前記増幅器への逆電流を防止するステップをさらに具備することを特徴とする請求項に記載のスイッチを制御する方法。
  10. トランジスタを使用して前記第1電流を生成するステップをさらに具備し、
    前記トランジスタの駆動電圧は、前記スイッチの駆動電圧に一致することを特徴とする請求項に記載のスイッチを制御する方法。
  11. 前記スイッチ間の前記電圧を前記第2電流に変換するステップをさらに具備することを特徴とする請求項に記載のスイッチを制御する方法。
  12. バッテリチャージシステムであって、
    バッテリへのチャージ電流を管理するためのチャージスイッチと、
    前記チャージスイッチと結合されている第1増幅器と、
    前記チャージスイッチと結合されている第2増幅器と、
    を具備し、
    第1増幅器は、前記バッテリの電圧が所定の電圧しきい値よりも低い場合には、前記チャージスイッチに関係する電力損の量に従って前記チャージ電流を調整可能であり、
    第2増幅器は、前記バッテリの前記電圧が、前記所定の電圧しきい値に達した場合には、前記バッテリの前記電圧に従って前記チャージ電流を調整可能であり、
    前記第1増幅器に結合された回路構成要素をさらに具備し、
    前記回路構成要素は、前記第1増幅器への第1電圧を生成可能であり、
    前記第1電圧は、前記チャージスイッチを介して流れる前記チャージ電流とともに変化する第1電流、および前記チャージスイッチ間の電圧とともに変化する第2電流、に基づく前記電力損の量とともに変化し、
    前記第1増幅器は、前記第1電圧と所定の値との比較を遂行し、前記比較の結果に従って、前記チャージスイッチへの駆動電流を生成し、
    前記回路構成要素は、
    第1トランジスタと、
    第2トランジスタと、
    を具備し、
    前記第1電流は、前記第1トランジスタを介して流れ、
    前記第2電流は、前記第2トランジスタを介して流れ、
    前記第1トランジスタと第2トランジスタは、前記第1トランジスタのエミッタ-ベース電圧と、前記第2トランジスタのエミッタ-ベース電圧との和により決定される前記第1電圧を生成するとともに、前記第1電圧を前記第1増幅器に入力するように、お互いに接続されていることを特徴とするバッテリチャージシステム。
  13. 前記第1増幅器は、前記電力損の量と所定の値との比較を遂行し、前記比較結果に従って、前記チャージスイッチへの駆動電流を生成することを特徴とする請求項12に記載のバッテリチャージシステム。
  14. 前記第2増幅器は、前記バッテリの前記電圧と前記所定の電圧しきい値との比較を遂行し、前記比較に従って、前記チャージスイッチへの駆動電流を生成することを特徴とする請求項12に記載のバッテリチャージシステム。
  15. 前記第1増幅器と前記チャージスイッチとの間に結合されたダイオードをさらに具備し、
    前記ダイオードは、前記チャージスイッチから前記第1増幅器への逆電流を防止可能であることを特徴とする請求項12に記載のバッテリチャージシステム。
  16. 前記第2増幅器と前記チャージスイッチとの間に結合されたダイオードをさらに具備し、
    前記ダイオードは、前記チャージスイッチから前記第2増幅器への逆電流を防止可能であることを特徴とする請求項12に記載のバッテリチャージシステム。
  17. 前記チャージスイッチに結合されたトランジスタをさらに具備し、
    前記トランジスタは、前記第1電流を生成可能であり、
    前記トランジスタの駆動電圧は、前記チャージスイッチの駆動電圧と一致することを特徴とする請求項12に記載のバッテリチャージシステム。
  18. 前記チャージスイッチに結合された第3増幅器をさらに具備し、
    前記第3増幅器は、前記チャージスイッチ間の前記電圧を前記第2電流に変換可能であることを特徴とする請求項12に記載のバッテリチャージシステム。
JP2009234312A 2008-10-09 2009-10-08 バッテリチャージシステム Active JP5525791B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US19577808P 2008-10-09 2008-10-09
US61/195,778 2008-10-09
US12/568,981 2009-09-29
US12/568,981 US8339108B2 (en) 2008-10-09 2009-09-29 Charging systems that control power dissipation in a charging path

Publications (2)

Publication Number Publication Date
JP2010110200A JP2010110200A (ja) 2010-05-13
JP5525791B2 true JP5525791B2 (ja) 2014-06-18

Family

ID=42306626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009234312A Active JP5525791B2 (ja) 2008-10-09 2009-10-08 バッテリチャージシステム

Country Status (1)

Country Link
JP (1) JP5525791B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010040728A1 (de) * 2010-09-14 2012-03-15 Sb Limotive Company Ltd. Verfahren und Schaltungsanordnung zur Aufladung eines Zwischenkreiskondensators
GB2559533B (en) * 2017-03-10 2019-02-13 O2Micro Inc Systems and methods for controlling battery current

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576609A (en) * 1995-04-20 1996-11-19 Dell Usa, L.P. Constant power dissipation control of a linear pass element used for battery charging
US6118254A (en) * 1999-07-30 2000-09-12 Compaq Computer Corporation Battery charge control architecture for constant voltage maximum power operation
JP4179204B2 (ja) * 2004-03-24 2008-11-12 日本電気株式会社 充電装置及び充電方法
JP2006340505A (ja) * 2005-06-02 2006-12-14 Matsushita Electric Ind Co Ltd 充電装置
JP2008141873A (ja) * 2006-12-01 2008-06-19 Matsushita Electric Ind Co Ltd 充電装置

Also Published As

Publication number Publication date
JP2010110200A (ja) 2010-05-13

Similar Documents

Publication Publication Date Title
US8339108B2 (en) Charging systems that control power dissipation in a charging path
US7372235B2 (en) Charging control circuit and charging device including charging transistor control unit
KR101357969B1 (ko) 전류 제한 검출기를 이용한 전류 제한 제어
US7218496B2 (en) Overcurrent protection circuit
US20170351283A1 (en) Low dropout linear regulators and starting methods therefor
JP5526185B2 (ja) 低ドロップアウト電圧レギュレータおよびブースト・レギュレータのための共通制御ループを有するバッテリ充電装置
CN106992681B (zh) 具有多模式恒流控制的开关转换电路
US8018200B2 (en) Control apparatus and method of regulating power
US7408332B2 (en) Intelligent soft start for switching regulators
US10141764B2 (en) Battery charging regulator
US20130278239A1 (en) Precharge circuits and methods for dc-dc boost converters
JP2007221936A (ja) 充電制御用半導体集積回路及びその充電制御用半導体集積回路を使用した2次電池の充電装置
TWI378628B (en) Battery systems, charging /discharging circuits and methods for controlling battery charge /discharge
US20170250604A1 (en) Parallel-connected semiconductor devices with current sharing technology and control method thereof
US8269468B2 (en) Charging circuit having a smooth charging transition mode including a current mirror block controlled by a charge mode transition block comprising series connected transistors
WO2018037660A1 (ja) 充電装置
CN216851374U (zh) 一种预充电电路及芯片
JP5525791B2 (ja) バッテリチャージシステム
US9035599B2 (en) Charge control circuit, charge circuit, and mobile electronic device
CN114094660B (zh) 具有高压关断功能的线性充电***
JP4552569B2 (ja) 定電圧電源回路
US20210143833A1 (en) Battery charging and measurement circuit
KR101347538B1 (ko) 저전압 강하 레귤레이터의 돌입 전류 보호회로
JP2010097258A (ja) 電源回路
JP2007143382A (ja) 二次電池の充電制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

R150 Certificate of patent or registration of utility model

Ref document number: 5525791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250