JP5522867B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP5522867B2 JP5522867B2 JP2013047334A JP2013047334A JP5522867B2 JP 5522867 B2 JP5522867 B2 JP 5522867B2 JP 2013047334 A JP2013047334 A JP 2013047334A JP 2013047334 A JP2013047334 A JP 2013047334A JP 5522867 B2 JP5522867 B2 JP 5522867B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die pad
- plate portion
- semiconductor package
- rising
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
この発明は、樹脂封止型の半導体パッケージに関する。
従来の半導体パッケージとしては、例えば図４に示すように、半導体チップ１０１を半田により板状に形成された金属製のダイパッド１０２の上面に固定し、これら半導体チップ１０１及びダイパッド１０２を封止樹脂１０３により封止したものがある（例えば、特許文献１参照）。
また、この種の半導体パッケージには、半導体チップ１０１において生じた熱を効率よく外方に放熱するために、ダイパッド１０２の下面を封止樹脂１０３から外方に露出させたものもある。
また、この種の半導体パッケージには、半導体チップ１０１において生じた熱を効率よく外方に放熱するために、ダイパッド１０２の下面を封止樹脂１０３から外方に露出させたものもある。
しかしながら、上記従来の半導体パッケージに対して熱サイクル試験や熱疲労試験あるいは吸湿リフローを実施する等して、半導体パッケージを加熱冷却すると、ダイパッド１０２と封止樹脂１０３との材質の違いに基づく両者間の熱膨張係数の差によって、半導体チップ１０１とダイパッド１０２とが剥離してしまう虞がある。
より具体的に説明すれば、半導体パッケージを加熱冷却した際には、ダイパッド１０２の上面に沿う方向（面方向）に膨張収縮する量の差が、ダイパッド１０２と封止樹脂１０３との間で特に大きくなるため、半導体チップ１０１とダイパッド１０２とを接合する半田には大きなせん断応力が発生する。これにより、半田にクラックが生じる等して、半導体チップ１０１とダイパッド１０２とが剥離する。この剥離現象は、ダイパッド１０２の下面が外方に露出する構成の半導体パッケージにおいて特に生じ易い。
なお、従来では、例えばダイパッド１０２の上面に溝を形成し、この溝に封止樹脂１０３を係合させることで、上記剥離現象を抑制することも考えられている。しかしながら、このような構成では、半導体パッケージの加熱冷却を繰り返すことによる半田の疲労を十分に抑えることができず、依然として剥離現象を十分に抑制できない、という問題がある。特に、ダイパッド１０２の厚さ寸法が薄くなるほど溝の深さ寸法も小さくなることから、溝と封止樹脂１０３との係合を十分に確保できないため、ダイパッド１０２と封止樹脂１０３との密着性が十分に得られず、前述した剥離現象が生じ易い。
より具体的に説明すれば、半導体パッケージを加熱冷却した際には、ダイパッド１０２の上面に沿う方向（面方向）に膨張収縮する量の差が、ダイパッド１０２と封止樹脂１０３との間で特に大きくなるため、半導体チップ１０１とダイパッド１０２とを接合する半田には大きなせん断応力が発生する。これにより、半田にクラックが生じる等して、半導体チップ１０１とダイパッド１０２とが剥離する。この剥離現象は、ダイパッド１０２の下面が外方に露出する構成の半導体パッケージにおいて特に生じ易い。
なお、従来では、例えばダイパッド１０２の上面に溝を形成し、この溝に封止樹脂１０３を係合させることで、上記剥離現象を抑制することも考えられている。しかしながら、このような構成では、半導体パッケージの加熱冷却を繰り返すことによる半田の疲労を十分に抑えることができず、依然として剥離現象を十分に抑制できない、という問題がある。特に、ダイパッド１０２の厚さ寸法が薄くなるほど溝の深さ寸法も小さくなることから、溝と封止樹脂１０３との係合を十分に確保できないため、ダイパッド１０２と封止樹脂１０３との密着性が十分に得られず、前述した剥離現象が生じ易い。
この発明は、上述した事情に鑑みたものであって、半導体チップとダイパッドとの剥離抑制の効果を高めることが可能な半導体パッケージを提供することを目的とする。
この課題を解決するために、本発明の半導体パッケージは、板材によって形成されたダイパッド部と、該ダイパッド部のうち平板状に形成された配置板部の上面に半田を介して接合される半導体チップと、これらダイパッド部及び半導体チップを封止する封止樹脂とを備え、前記ダイパッド部が、前記配置板部から屈曲して前記上面の上方に延びる立ち上がり部と、該立ち上がり部の上端から該立ち上がり部と逆向きに屈曲して前記上面に沿って前記配置板部から離間する方向に延びる折り返し部とからなる多重折曲部を有して構成され、前記立ち上がり部が、前記上面に対向するように前記配置板部の上面の周縁から外側に延びる仮想の延長線に対して９０度以上の角度で屈曲され、前記多重折曲部が、封止樹脂によって封止され、前記多重折曲部が、前記半導体チップを挟み込む位置に一対形成され、前記上面に対する前記立ち上がり部の上端の高さ位置が、前記半導体チップの上面よりも高いことを特徴とする。
本発明の半導体パッケージにおいては、多重折曲部の立ち上がり部が、平板状態のダイパッド部を９０度以上の角度で折り曲げることで画成されているため、配置板部の上面とこれに対向する立ち上がり部との間の空間領域は、配置板部の面方向に沿って半導体チップから立ち上がり部に向かうにしたがって狭くなる先細り状に形成されている。さらに、折り返し部も、平板状態のダイパッド部を９０度以上の角度で折り曲げることで画成されているため、立ち上がり部と折り返し部との空間領域は、配置板部と立ち上がり部との空間領域とは逆向きの先細り状に形成されている。
そして、封止樹脂は、配置板部と立ち上がり部との狭窄な空間領域や立ち上がり部と折り返し部との狭窄な空間領域にそれぞれ入り込むことで多重折曲部に係合しているため、半導体パッケージが加熱冷却されても、封止樹脂と配置板部との間でこれらが膨張収縮する量の差を大きく減少させることができる。言い換えれば、配置板部に対する封止樹脂の膨張収縮を十分に抑制することができる。特に、前述した２つの空間領域は、配置板部の面に沿って半導体チップと多重折曲部とを配列した方向（配列方向）において互いに逆向きに先細る形状となっているため、封止樹脂と配置板部との間で前記配列方向に膨張収縮する量の差を減少させることができる。
以上のことから、半導体パッケージを加熱冷却しても、半導体チップと配置板部とを接合する半田には大きなせん断応力が発生せず、また、半導体パッケージの加熱冷却を繰り返すことによる半田の疲労も十分に抑えることができる。したがって、半導体チップと配置板部との剥離抑制の効果を高めることができる。
また、封止樹脂に係合する多重折曲部は、平板状態のダイパッド部を屈曲することで構成されているため、従来のようにダイパッド上面に溝を形成する場合と比較して、ダイパッド部の厚さ寸法が薄く設定されても、半導体チップの剥離防止を容易に図ることが可能である。
また、封止樹脂に係合する多重折曲部は、平板状態のダイパッド部を屈曲することで構成されているため、従来のようにダイパッド上面に溝を形成する場合と比較して、ダイパッド部の厚さ寸法が薄く設定されても、半導体チップの剥離防止を容易に図ることが可能である。
さらに、本発明の半導体パッケージでは、多重折曲部が半導体チップを挟み込む位置に一対形成されているため、封止樹脂のうち配置板部の上面から立ち上がり部の上端までの間で半導体チップを封止する部分（以下、チップ封止部分と呼ぶ。）が、一対の多重折曲部によって挟み込まれるため、半導体パッケージが加熱冷却されても、配置板部に対する前記チップ封止部分の前記配列方向への膨張収縮がさらに抑えられる。その結果として、封止樹脂と配置板部との間でこれらが膨張収縮する量の差をさらに減少させることができる。したがって、半導体チップと配置板部とを接合する半田に掛かるせん断応力の大きさをさらに減少できる。
また、本発明の半導体パッケージにおいては、前記上面に対する前記立ち上がり部の上端の高さ位置が、前記半導体チップの上面よりも高いことで、多重折曲部との係合によって配置板部に対する膨張収縮が抑制される封止樹脂の領域が、半導体チップ上方の領域にまで拡大されるため、半導体チップと配置板部とを接合する半田に掛かるせん断応力の大きさをさらに減少できる。
さらに、上記構成に加え、多重折曲部が半導体チップを挟み込む位置に一対形成されている場合には、一対の多重折曲部によって挟まれる前記チップ封止部分の領域が半導体チップの上方まで拡大されるため、前記チップ封止部分と配置板部との間でこれらが前記配列方向に膨張収縮する量の差を著しく減少させることができる。したがって、半導体チップと配置板部とを接合する半田に生じるせん断応力が著しく減少し、半導体チップが配置板部から剥離することを防止できる。
そして、前記半導体パッケージにおいては、前記上面に対する前記立ち上がり部の上端の高さ位置が、一対の前記多重折曲部の間で互いに異なっていてもよい。
また、前記半導体パッケージにおいては、前記上面に対する前記立ち上がり部の屈曲角度が、一対の前記多重折曲部の間で互いに異なっていてもよい。
この場合には、配置板部と立ち上がり部との空間領域における先細りの度合いが、一対の多重折曲部の間で互いに異なる。
この場合には、配置板部と立ち上がり部との空間領域における先細りの度合いが、一対の多重折曲部の間で互いに異なる。
本発明によれば、封止樹脂を多重折曲部に係合させることで、半導体パッケージの加熱冷却に基づく半導体チップとダイパッド部との剥離抑制の効果を高めることができる。特に、半導体チップとダイパッド部との剥離防止に寄与する多重折曲部は、ダイパッド部の屈曲によって構成されるため、ダイパッド部の厚さ寸法が薄く設定されても、半導体チップの剥離防止を容易に図ることができる。
以下、図１〜３を参照して本発明の一実施形態について説明する。
図１，２に示すように、この実施形態に係る半導体パッケージ１は、半導体チップ２、ダイパッド部３、リード４及び接続子５を封止樹脂６により封止して大略構成されている。
半導体チップ２は、例えばダイオードやトランジスタなどの半導体素子であり、平面視矩形の板状に形成されてその上面２ａ及び下面２ｂに電極を有して構成されている。
ダイパッド部３及びリード４は、銅などの導電性の板材をプレス加工等してなるリードフレームによって構成されるものである。
図１，２に示すように、この実施形態に係る半導体パッケージ１は、半導体チップ２、ダイパッド部３、リード４及び接続子５を封止樹脂６により封止して大略構成されている。
半導体チップ２は、例えばダイオードやトランジスタなどの半導体素子であり、平面視矩形の板状に形成されてその上面２ａ及び下面２ｂに電極を有して構成されている。
ダイパッド部３及びリード４は、銅などの導電性の板材をプレス加工等してなるリードフレームによって構成されるものである。
ダイパッド部３は、平面視矩形板状のダイパッド部本体７と、ダイパッド部本体７に対して一体に連結された吊りリード８とを備えている。さらに、ダイパッド部本体７は、平板状に形成された配置板部１１と、配置板部１１から屈曲してその上面１１ａの上方に延びる立ち上がり部１２と、その上端から該立ち上がり部１２と逆向きに屈曲された折り返し部１３とを備えている。
配置板部１１の上面１１ａの中央部には、半田１４を介して半導体チップ２が接合されており、これによって、半導体チップ２とダイパッド部３とが電気的に接続されている。
配置板部１１の上面１１ａの中央部には、半田１４を介して半導体チップ２が接合されており、これによって、半導体チップ２とダイパッド部３とが電気的に接続されている。
立ち上がり部１２は、配置板部１１の上面１１ａに対向するように、例えば図３に示すように、配置板部１１の上面１１ａの周縁から外側に延びる仮想の延長線Ｌ１に対して９０度以上の角度で屈曲されている。すなわち、立ち上がり部１２は、平板状態のダイパッド部３を９０度以上の角度で折り曲げることで画成されている。これによって、配置板部１１の上面１１ａに対する立ち上がり部１２の角度θ（第一屈曲角度θ）が９０度未満に設定されている。言い換えれば、配置板部１１の上面１１ａとこれに対向する立ち上がり部１２との間の空間領域２１（第一空間領域２１）が、配置板部１１の面方向（Ｘ軸方向）に沿って半導体チップ２から立ち上がり部１２に向かうにしたがって狭くなる先細り状に形成されている。
一方、折り返し部１３も、立ち上がり部１２と同様に、平板状態のダイパッド部を９０度以上の角度で折り曲げることで画成されている。そして、折り返し部１３は、立ち上がり部１２の上端に対し、配置板部１１から離間するように配置板部１１の面方向（Ｘ軸方向）に延びている。すなわち、配置板部１１及び折り返し部１３は互いに平行している。
したがって、立ち上がり部１２に対する折り返し部１３の角度φ（第二屈曲角度φ）は、第一屈曲角度θと等しくなるように９０度未満に設定されている。また、立ち上がり部１２とこれに対向する折り返し部１３との間の空間領域２２（第二空間領域２２）は、第一空間領域２１とは逆向きの先細り状に形成されることになる。なお、前述した２つの屈曲角度θ，φは、少なくとも０度よりも大きく、かつ、９０度未満に設定されていればよいが、例えば３０度以上８０度以下に設定されることがより好ましい。
これら立ち上がり部１２及び折り返し部１３は多重折曲部１５を構成しており、この多重折曲部１５は、半導体チップ２を挟み込む位置に一対形成されている。具体的には、配置板部１１上の半導体チップ２を挟み込むように、平面視矩形状に形成された配置板部１１の一方の対辺に沿う方向（Ｘ軸方向）の両端に一対設けられている。
したがって、立ち上がり部１２に対する折り返し部１３の角度φ（第二屈曲角度φ）は、第一屈曲角度θと等しくなるように９０度未満に設定されている。また、立ち上がり部１２とこれに対向する折り返し部１３との間の空間領域２２（第二空間領域２２）は、第一空間領域２１とは逆向きの先細り状に形成されることになる。なお、前述した２つの屈曲角度θ，φは、少なくとも０度よりも大きく、かつ、９０度未満に設定されていればよいが、例えば３０度以上８０度以下に設定されることがより好ましい。
これら立ち上がり部１２及び折り返し部１３は多重折曲部１５を構成しており、この多重折曲部１５は、半導体チップ２を挟み込む位置に一対形成されている。具体的には、配置板部１１上の半導体チップ２を挟み込むように、平面視矩形状に形成された配置板部１１の一方の対辺に沿う方向（Ｘ軸方向）の両端に一対設けられている。
これら一対の多重折曲部１５においては、いずれも配置板部１１の上面１１ａに対する立ち上がり部１２の上端の高さ位置が、半導体チップ２の上面２ａよりも高く設定されている。
ただし、配置板部１１の上面１１ａに対する立ち上がり部１２の上端の高さ位置は、一対の多重折曲部１５Ａ，１５Ｂの間で互いに異なっている。また、配置板部１１の上面１１ａに対する立ち上がり部１２の第一屈曲角度θも、一対の多重折曲部１５Ａ，１５Ｂの間で互いに異なる。言い換えれば、第一空間領域２１の先細り度合いが一対の多重折曲部１５Ａ，１５Ｂの間で互いに異なっている。
ただし、配置板部１１の上面１１ａに対する立ち上がり部１２の上端の高さ位置は、一対の多重折曲部１５Ａ，１５Ｂの間で互いに異なっている。また、配置板部１１の上面１１ａに対する立ち上がり部１２の第一屈曲角度θも、一対の多重折曲部１５Ａ，１５Ｂの間で互いに異なる。言い換えれば、第一空間領域２１の先細り度合いが一対の多重折曲部１５Ａ，１５Ｂの間で互いに異なっている。
なお、本実施形態においては、配置板部１１のＸ軸方向の一端側に設けられた一方の立ち上がり部１２Ａの上端が、配置板部１１の他端側に設けられた他方の立ち上がり部１２Ｂの上端よりも高く位置している。また、一方の立ち上がり部１２Ａの第一屈曲角度θＡが、他方の立ち上がり部１２Ｂの第一屈曲角度θＢよりも大きく設定されている。すなわち、一方の第二屈曲角度φＡは他方の第二屈曲角度φＢよりも大きく設定されることになる。
また、Ｘ軸方向に沿う折り返し部１３の長さ寸法についても、一対の多重折曲部１５Ａ，１５Ｂの間で互いに異なる。なお、本実施形態においては、配置板部１１の一端側に設けられた一方の折り返し部１３Ａの長さ寸法が、配置板部１１の他端側に設けられた他方の折り返し部１３Ｂの長さ寸法よりも短く設定されている。
また、Ｘ軸方向に沿う折り返し部１３の長さ寸法についても、一対の多重折曲部１５Ａ，１５Ｂの間で互いに異なる。なお、本実施形態においては、配置板部１１の一端側に設けられた一方の折り返し部１３Ａの長さ寸法が、配置板部１１の他端側に設けられた他方の折り返し部１３Ｂの長さ寸法よりも短く設定されている。
図１に示すように、吊りリード８は、ダイパッド部本体７と比較して細長い形状を呈しており、配置板部１１の一端側に設けられた一方の折り返し部１３Ａの端部のうちＹ軸方向の中間部分に対して一体に連結されている。この吊りリード８は、一方の折り返し部１３Ａの端部からさらに延長するようにＸ軸方向に延びている。
図１，２に示すように、リード４は、一方の折り返し部１３Ａの端部に対して間隔をあけて複数（図示例では２つ）配されており、それぞれ吊りリード８に平行してダイパッド部本体７から離間するようにＸ軸方向に延びている。また、各リード４は、吊りリード８や一方の折り返し部１３Ａと同じ高さ位置に配されている。
図１，２に示すように、リード４は、一方の折り返し部１３Ａの端部に対して間隔をあけて複数（図示例では２つ）配されており、それぞれ吊りリード８に平行してダイパッド部本体７から離間するようにＸ軸方向に延びている。また、各リード４は、吊りリード８や一方の折り返し部１３Ａと同じ高さ位置に配されている。
各接続子５は、半導体チップ２上及びリード４上の両方に接合されており、これによって、半導体チップ２及びリード４が互いに電気接続されている。なお、接続子５は、図示例のようにボンディングワイヤによって構成されていてもよいが、例えば銅材等の板状部材によって構成されてもよい。そして、接続子５が板状部材からなる場合には、その両端が半田等の導電性接着剤を介して半導体チップ２やリード４に接合されればよい。
封止樹脂６は、半導体チップ２、ダイパッド部本体７及び接続子５を埋設するように形成されており、リード４及び吊リード８の延出方向先端側だけが封止樹脂６の外側に突出している。さらに詳細に説明すれば、封止樹脂６は、配置板部１１と立ち上がり部１２との間の狭窄な第一空間領域２１や、立ち上がり部１２と折り返し部１３との狭窄な第二空間領域２２にそれぞれ入り込んでおり、これによって、多重折曲部１５に係合している。
封止樹脂６は、半導体チップ２、ダイパッド部本体７及び接続子５を埋設するように形成されており、リード４及び吊リード８の延出方向先端側だけが封止樹脂６の外側に突出している。さらに詳細に説明すれば、封止樹脂６は、配置板部１１と立ち上がり部１２との間の狭窄な第一空間領域２１や、立ち上がり部１２と折り返し部１３との狭窄な第二空間領域２２にそれぞれ入り込んでおり、これによって、多重折曲部１５に係合している。
上記構成の半導体パッケージ１によれば、配置板部１１と立ち上がり部１２との狭窄な第一空間領域２１や、立ち上がり部１２と折り返し部１３との狭窄な第二空間領域２２にそれぞれ入り込むことで多重折曲部１５に係合しているため、半導体パッケージ１が加熱冷却されても、封止樹脂６と配置板部１１との間でこれらが膨張収縮する量の差を大きく減少させることができる。言い換えれば、配置板部１１に対する封止樹脂６の膨張収縮を十分に抑制することができる。
特に、本実施形態の半導体パッケージ１では、多重折曲部１５が半導体チップ２を挟み込む位置に一対形成されると共に、各立ち上がり部１２の高さ位置が半導体チップ２の上面２ａよりも高く設定されているため、封止樹脂６のうち配置板部１１上に位置して半導体チップ２を埋設する部分（例えば図２において第一空間領域２１を含むチップ封止部分２３）が、配置板部１１に対して一対の多重折曲部１５の配列方向（Ｘ軸方向）に膨張収縮することを特に抑制できる。すなわち、封止樹脂６と配置板部１１との間でこの配列方向に膨張収縮する量の差を著しく減少させることができる。
特に、本実施形態の半導体パッケージ１では、多重折曲部１５が半導体チップ２を挟み込む位置に一対形成されると共に、各立ち上がり部１２の高さ位置が半導体チップ２の上面２ａよりも高く設定されているため、封止樹脂６のうち配置板部１１上に位置して半導体チップ２を埋設する部分（例えば図２において第一空間領域２１を含むチップ封止部分２３）が、配置板部１１に対して一対の多重折曲部１５の配列方向（Ｘ軸方向）に膨張収縮することを特に抑制できる。すなわち、封止樹脂６と配置板部１１との間でこの配列方向に膨張収縮する量の差を著しく減少させることができる。
以上のことから、半導体パッケージ１が加熱冷却されても、半導体チップ２と配置板部１１とを接合する半田１４に生じるせん断応力が著しく減少し、また、半導体パッケージ１の加熱冷却を繰り返すことによる半田１４の疲労も十分に抑えることができる。したがって、半導体チップ２とダイパッド部３との剥離を防止することができる。
また、半導体チップ２とダイパッド部３との剥離防止に寄与する多重折曲部１５は、ダイパッド部３の屈曲によって構成されるため、ダイパッド部３の厚さ寸法が薄く設定されても、半導体チップ２の剥離防止を容易に図ることができる。
また、半導体チップ２とダイパッド部３との剥離防止に寄与する多重折曲部１５は、ダイパッド部３の屈曲によって構成されるため、ダイパッド部３の厚さ寸法が薄く設定されても、半導体チップ２の剥離防止を容易に図ることができる。
また、本実施形態の半導体パッケージ１では、立ち上がり部１２や折り返し部１３が平板状態のダイパッド部３を９０度以上の角度で折り曲げることにより画成されているため、半導体パッケージ１の加熱冷却によって、例えば封止樹脂６が配置板部１１よりもＸ軸方向に大きく膨張しようとする際でも、立ち上がり部１２に対する配置板部１１や折り返し部１３の屈曲角度θ，φを確実に保持することができる。
なお、立ち上がり部１２に対して配置板部１１や折り返し部１３を９０度未満の角度で折り曲げた半導体パッケージでは、半導体パッケージの加熱冷却によって封止樹脂６が配置板部１１よりもＸ軸方向に大きく膨張しようとする際に、膨張する封止樹脂６によって立ち上がり部１２が配置板部１１の外側に押される等して、立ち上がり部１２に対する配置板部１１や折り返し部１３の屈曲角度θ，φが大きくなってしまう。このため、前述した封止樹脂６と配置板部１１との相対的な膨張収縮を抑えることはできない。
なお、立ち上がり部１２に対して配置板部１１や折り返し部１３を９０度未満の角度で折り曲げた半導体パッケージでは、半導体パッケージの加熱冷却によって封止樹脂６が配置板部１１よりもＸ軸方向に大きく膨張しようとする際に、膨張する封止樹脂６によって立ち上がり部１２が配置板部１１の外側に押される等して、立ち上がり部１２に対する配置板部１１や折り返し部１３の屈曲角度θ，φが大きくなってしまう。このため、前述した封止樹脂６と配置板部１１との相対的な膨張収縮を抑えることはできない。
なお、上記実施形態において、配置板部１１の一端側に設けられる一方の多重折曲部１５Ａは、ダイパッド部本体７のみに形成されるとしたが、少なくともダイパッド部３に形成されていればよい。したがって、一方の多重折曲部１５Ａは、例えば吊リード８のみに形成されてもよいし、例えばダイパッド部本体７及び吊リード８の両方に形成されてもよい。言い換えれば、一方の立ち上がり部１２Ａ及び折り返し部１３Ａが両方とも吊りリード８に形成されてもよいし、あるいは、一方の立ち上がり部１２Ａがダイパッド部本体７及び吊りリード８の両方に形成されると共に折り返し部１３Ａが吊リード８に形成されてもよい。
また、配置板部１１の上面１１ａに対する立ち上がり部１２の上端の高さ位置、及び、配置板部１１の上面１１ａに対する立ち上がり部１２の第一屈曲角度θ、及び、折り返し部１３の長さ寸法は、一対の多重折曲部１５の間で互いに異なるとしたが、例えば同等に設定されていてもよい。
さらに、一対の多重折曲部１５は、配置板部１１のＸ軸方向の両端に設けられるとしたが、少なくとも半導体チップ２を挟み込むように配置板部１１の面に沿う任意の一方向の両端に一対設けられていればよい。すなわち、一対の多重折曲部１５は、例えば、配置板部１１の他方の対辺に沿う方向（Ｙ軸方向）に設けられてもよい。また、多重折曲部１５は、例えばＸ軸方向の両端及びＹ軸方向の両端に一対ずつ設けられていてもよい。
さらに、一対の多重折曲部１５は、配置板部１１のＸ軸方向の両端に設けられるとしたが、少なくとも半導体チップ２を挟み込むように配置板部１１の面に沿う任意の一方向の両端に一対設けられていればよい。すなわち、一対の多重折曲部１５は、例えば、配置板部１１の他方の対辺に沿う方向（Ｙ軸方向）に設けられてもよい。また、多重折曲部１５は、例えばＸ軸方向の両端及びＹ軸方向の両端に一対ずつ設けられていてもよい。
さらに、ダイパッド部３においては、配置板部１１の上面１１ａに対する立ち上がり部１２の上端の高さ位置が、例えば半導体チップ２の上面２ａと同等でもよいし、例えば上面２ａよりも低くてもよい。また、多重折曲部１５は、例えば１つだけ設けられていても構わない。
このような構成であっても、封止樹脂６が多重折曲部１５に係合していることから、配置板部１１と封止樹脂６との間でこれらが膨張収縮する量の差を大きく減少させることが可能である。特に、多重折曲部１５における２つの空間領域２１，２２は、配置板部１１の面に沿って半導体チップ２と多重折曲部１５とを配列した方向（配列方向、図示例におけるＸ軸方向）において互いに逆向きに先細る形状を呈しているため、封止樹脂６と配置板部１１との間でこれらが前記配列方向に膨張収縮する量の差を著しく減少させることができる。
このような構成であっても、封止樹脂６が多重折曲部１５に係合していることから、配置板部１１と封止樹脂６との間でこれらが膨張収縮する量の差を大きく減少させることが可能である。特に、多重折曲部１５における２つの空間領域２１，２２は、配置板部１１の面に沿って半導体チップ２と多重折曲部１５とを配列した方向（配列方向、図示例におけるＸ軸方向）において互いに逆向きに先細る形状を呈しているため、封止樹脂６と配置板部１１との間でこれらが前記配列方向に膨張収縮する量の差を著しく減少させることができる。
ただし、例えば、立ち上がり部１２の上端が半導体チップ２の上面２ａよりも低く位置していても、半導体チップ２を挟み込むように一対の多重折曲部１５を設けていれば、配置板部１１上に位置する封止樹脂６のうち半導体チップ２の下面２ｂ側を封止する部分（チップ封止部分）が一対の多重折曲部１５の間に位置することになる。したがって、多重折曲部１５を一対設けた場合には、１つだけ設けた場合と比較して、半導体パッケージ１を加熱冷却しても、少なくとも前記チップ封止部分が配置板部１１に対して一対の多重折曲部１５の配列方向（図示例におけるＸ軸方向）に膨張収縮しないため、封止樹脂６と配置板部１１との間でこれらが前記配列方向に膨張収縮する量の差をさらに減少できる。その結果、半導体チップ２と配置板部１１とを接合する半田１４に掛かるせん断応力の大きさをさらに減少できる。
また、例えば、多重折曲部１５を１つだけ設けても、立ち上がり部１２の上端が半導体チップ２の上面２ａよりも高く位置していれば、多重折曲部１５との係合によって配置板部１１に対する膨張収縮が抑制される封止樹脂６の領域が、半導体チップ２上方の領域にまで拡大されることになる。したがって、立ち上がり部１２の上端の高さ位置を半導体チップ２の上面２ａよりも高く設定した場合には、上面２ａと同等に設定した場合や上面２ａよりも低く設定した場合と比較して、半導体チップ２と配置板部１１とを接合する半田１４に掛かるせん断応力の大きさをさらに減少できる。
さらに、上記実施形態において、封止樹脂６は、ダイパッド部本体７全体を埋設するとしたが、ダイパッド部本体７のうち少なくとも配置板部１１の上面１１ａを封止すると共に、第一空間領域２１及び第二空間領域２２に充填されるように、また、立ち上がり部１２や折り返し部１３を埋設するように多重折曲部１５を封止していればよい。したがって、例えば配置板部１１の下面１１ｂが封止樹脂６の外側に露出していてもよい。
また、本発明の半導体パッケージは、上記実施形態のように上面２ａ及び下面２ｂに電極を有する半導体チップ２に限らず、例えば上面に複数の電極パッドを備えるＩＣやＬＳＩ等の半導体チップにも適用可能である。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１ 半導体パッケージ
２ 半導体チップ
３ ダイパッド部
４ リード
５ 接続子
６ 封止樹脂
１１ 配置板部
１２，１２Ａ、１２Ｂ 立ち上がり部
１３，１３Ａ、１３Ｂ 折り返し部
１４ 半田
１５，１５Ａ、１５Ｂ 多重折曲部
２１ 第一空間領域
２２ 第二空間領域
Ｌ１ 仮想の延長線
θ，θＡ，θＢ 第一屈曲角度（屈曲角度）
φ，φＡ，φＢ 第二屈曲角度
２ 半導体チップ
３ ダイパッド部
４ リード
５ 接続子
６ 封止樹脂
１１ 配置板部
１２，１２Ａ、１２Ｂ 立ち上がり部
１３，１３Ａ、１３Ｂ 折り返し部
１４ 半田
１５，１５Ａ、１５Ｂ 多重折曲部
２１ 第一空間領域
２２ 第二空間領域
Ｌ１ 仮想の延長線
θ，θＡ，θＢ 第一屈曲角度（屈曲角度）
φ，φＡ，φＢ 第二屈曲角度
Claims (3)
- 板材によって形成されたダイパッド部と、該ダイパッド部のうち平板状に形成された配置板部の上面に半田を介して接合される半導体チップと、これらダイパッド部及び半導体チップを封止する封止樹脂とを備え、
前記ダイパッド部が、前記配置板部から屈曲して前記上面の上方に延びる立ち上がり部と、該立ち上がり部の上端から該立ち上がり部と逆向きに屈曲して前記上面に沿って前記配置板部から離間する方向に延びる折り返し部とからなる多重折曲部を有して構成され、
前記立ち上がり部が、前記上面に対向するように前記配置板部の上面の周縁から外側に延びる仮想の延長線に対して９０度以上の角度で屈曲され、
前記多重折曲部が、封止樹脂によって封止され、
前記多重折曲部が、前記半導体チップを挟み込む位置に一対形成され、
前記上面に対する前記立ち上がり部の上端の高さ位置が、前記半導体チップの上面よりも高いことを特徴とする半導体パッケージ。 - 前記上面に対する前記立ち上がり部の上端の高さ位置が、一対の前記多重折曲部の間で互いに異なることを特徴とする請求項１に記載の半導体パッケージ。
- 前記上面に対する前記立ち上がり部の屈曲角度が、一対の前記多重折曲部の間で互いに異なることを特徴とする請求項１又は請求項２に記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013047334A JP5522867B2 (ja) | 2013-03-08 | 2013-03-08 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013047334A JP5522867B2 (ja) | 2013-03-08 | 2013-03-08 | 半導体パッケージ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009225724A Division JP5256159B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013102252A JP2013102252A (ja) | 2013-05-23 |
| JP5522867B2 true JP5522867B2 (ja) | 2014-06-18 |
Family
ID=48622494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013047334A Active JP5522867B2 (ja) | 2013-03-08 | 2013-03-08 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5522867B2 (ja) |
-
2013
- 2013-03-08 JP JP2013047334A patent/JP5522867B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013102252A (ja) | 2013-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5729468B2 (ja) | 半導体装置 | |
| US9153519B2 (en) | Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same | |
| JP6366723B2 (ja) | 半導体装置およびその製造方法 | |
| JP2015115419A5 (ja) | ||
| US20200335474A1 (en) | Chip Packaging Structure and Related Inner Lead Bonding Method | |
| JP6363825B2 (ja) | 半導体装置及びリードフレーム | |
| JP6834815B2 (ja) | 半導体モジュール | |
| JP5256159B2 (ja) | 半導体パッケージ | |
| JP2019192667A5 (ja) | ||
| JP5522867B2 (ja) | 半導体パッケージ | |
| JP5793295B2 (ja) | 半導体装置 | |
| JP5256177B2 (ja) | 半導体パッケージ | |
| JP2020096009A (ja) | 半導体装置 | |
| JP5308979B2 (ja) | 半導体パッケージ | |
| JP5458476B2 (ja) | モールドパッケージおよびその製造方法 | |
| TWI546914B (zh) | 部分圓頂封裝技術 | |
| JP2007012725A (ja) | 半導体装置 | |
| JP5602703B2 (ja) | パワー半導体モジュール | |
| WO2014181638A1 (ja) | 半導体装置の製造方法 | |
| JP5674537B2 (ja) | 電気部品モジュール | |
| JP7061949B2 (ja) | 半導体装置 | |
| CN213716878U (zh) | 一种封装结构 | |
| JP6052870B2 (ja) | 電子部品用パッケージ | |
| JP2012015263A (ja) | ワイヤボンディング装置 | |
| JP5477260B2 (ja) | 電子装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140407 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5522867 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |