JP5518091B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5518091B2 JP5518091B2 JP2011540400A JP2011540400A JP5518091B2 JP 5518091 B2 JP5518091 B2 JP 5518091B2 JP 2011540400 A JP2011540400 A JP 2011540400A JP 2011540400 A JP2011540400 A JP 2011540400A JP 5518091 B2 JP5518091 B2 JP 5518091B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- film
- semiconductor device
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 125
- 238000004519 manufacturing process Methods 0.000 title description 22
- 230000004888 barrier function Effects 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 58
- 229910021332 silicide Inorganic materials 0.000 claims description 54
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 229920005591 polysilicon Polymers 0.000 claims description 43
- 239000010936 titanium Substances 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 239000003870 refractory metal Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 22
- 238000012986 modification Methods 0.000 description 22
- 230000004048 modification Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体基板に貫通電極層が形成された半導体装置及び半導体装置の製造方法に関するものである。
近年、電子機器に使用される集積回路において、パッケージ（半導体装置）の小型化が求められている。小型化の一例として、従来のワイヤーボンディングに代わって、半導体基板を貫通する貫通電極が用いられている。
図１７は、従来の半導体装置の一例を示す断面図である。
図１７において、半導体装置１０１は、シリコンなどの半導体基板１０２と、ビアホール１０７と、第二酸化膜１０９と、バリア層１１０及び再配線層１１１とから概略構成されている。ビアホール１０７は、半導体基板１０２の裏面１０２ｂからパッド電極１０５に到達する。第二酸化膜１０９は、ビアホール１０７の側壁及び半導体基板１０２の裏面１０２ｂに形成されている。バリア層１１０及び再配線層１１１は、ビアホール１０７の内部及び半導体基板１０２の裏面１０２ｂに形成されている。
図１８は、従来の半導体装置の製造方法を示すフローチャートであり、図１９〜図２６は、従来の半導体装置の製造方法の各工程での状態を示す断面図である。
最初に、図１９に示すように、回路（図示せず）が形成された半導体基板１０２の表面１０２ａ上の第一酸化膜１０６の上に、パッド電極１０５及びパッシベーション膜１０４が形成される。その後、そのパッシベーション膜１０４の上に、接着剤（図示せず）を介して支持基板１０３が接着される（図１８のステップＳ１０１）。
次に、図２０に示すように、半導体基板１０２の裏面１０２ｂ上に、パッド電極１０５に相当する位置を開口するためのレジスト１１２が形成される（図１８のステップＳ１０２）。
そして、図２１に示すように、レジスト１１２をエッチング用マスクとして半導体基板１０２をエッチングすることにより、第一酸化膜１０６に到達するビアホール１０７が形成される（図１８のステップＳ１０３）。
続いて、図２２に示すように、レジスト１１２をエッチング用マスクとして第一酸化膜１０６をエッチングすることにより、パッド電極１０５に到達するビアホール１０７が形成される（図１８のステップＳ１０４）。
次に、図２３に示すように、レジスト１１２を半導体基板１０２の裏面１０２ｂ上から除去する（図１８のステップＳ１０５）。
そして、図２４に示すように、ビアホール１０７の内部及び半導体基板１０２の裏面１０２ｂに第二酸化膜１０９を形成する（図１８のステップＳ１０６）。
次に、図２５に示すように、ビアホール１０７の底部の第二酸化膜１０９をエッチングすることにより、パッド電極１０５を再度露出させる（図１８のステップＳ１０７）。
続いて、図２６に示すように、バリア層１１０及び再配線層１１１を第二酸化膜１０９上に順に形成する（図１８のステップＳ１０８）。
パッド電極１０５は、バリア層１１０及び再配線層１１１で構成される貫通電極１０８を通して、半導体基板１０２の裏面１０２ｂへ電気的に接続されている。
パッド電極１０５と貫通電極１０８は、ビアホール１０７の直径に対応した接触面積で接触しており、パッド電極１０５と貫通電極１０８との間の抵抗値はこの接触面積によって決定される（例えば、特許文献１参照）。
従来の半導体装置では、例えば、チップサイズ縮小を目的としてパッド電極１０５を縮小する場合、それに応じてビアホール１０７の直径を縮小する必要がある。その結果、ビアホール１０７のアスペクト比が高くなり、製造コストが増加する。
従来の構成では、パッド電極１０５と貫通電極１０８との間の抵抗値は、ビアホール１０７の直径に依存する。そのため、ビアホール１０７の直径のばらつきにより、パッド電極１０５と貫通電極１０８との間の抵抗値が変動するという課題を有している。
本発明は、従来の課題を解決するもので、パッド電極と貫通電極層との間の抵抗値がビアホールの直径のばらつきに依存せずに、抵抗値のばらつきが小さく、信頼性に優れた半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明は、前記目的を達成するため、以下のように構成している。
また、本発明の１つの態様にかかる半導体装置は、半導体基板の表面に形成された第１絶縁膜と、
前記第１絶縁膜の中に形成され、かつ、バリア層に覆われたコンタクト電極と、
ビアホールの側壁及び前記半導体基板の裏面に形成された第２絶縁膜と、
前記半導体基板及び前記第２絶縁膜を貫通する前記ビアホールと、
前記ビアホールの前記側壁上の前記第２絶縁膜と前記半導体基板の前記裏面上の前記第２絶縁膜と前記ビアホールの底面の前記第１絶縁膜とに形成された貫通電極層と、
前記第１絶縁膜の中に形成され、かつ、前記コンタクト電極と前記貫通電極層との間に形成され、かつ前記コンタクト電極及び前記貫通電極層に接続されたシリサイド層と、を備え、
前記ビアホールの中心軸を含む平面で切断された断面における、前記シリサイド層の幅Ａと前記ビアホールの底部の幅Ｂとの関係が、Ａ≦Ｂであり、
前記ビアホールの周囲において前記第１絶縁膜と前記半導体基板との間にポリシリコン膜又はアモルファスシリコン膜が形成された、
ことを特徴とする。
前記第１絶縁膜の中に形成され、かつ、バリア層に覆われたコンタクト電極と、
ビアホールの側壁及び前記半導体基板の裏面に形成された第２絶縁膜と、
前記半導体基板及び前記第２絶縁膜を貫通する前記ビアホールと、
前記ビアホールの前記側壁上の前記第２絶縁膜と前記半導体基板の前記裏面上の前記第２絶縁膜と前記ビアホールの底面の前記第１絶縁膜とに形成された貫通電極層と、
前記第１絶縁膜の中に形成され、かつ、前記コンタクト電極と前記貫通電極層との間に形成され、かつ前記コンタクト電極及び前記貫通電極層に接続されたシリサイド層と、を備え、
前記ビアホールの中心軸を含む平面で切断された断面における、前記シリサイド層の幅Ａと前記ビアホールの底部の幅Ｂとの関係が、Ａ≦Ｂであり、
前記ビアホールの周囲において前記第１絶縁膜と前記半導体基板との間にポリシリコン膜又はアモルファスシリコン膜が形成された、
ことを特徴とする。
以上のように、本発明の半導体装置及び半導体装置の製造方法によれば、パッド電極と貫通電極層の間の抵抗値がビアホールの直径又は幅のばらつきに依存しない。そのため、抵抗値のばらつきが小さく、信頼性に優れた半導体装置及び半導体装置の製造方法を提供することができる。
本発明のこれらと他の目的と特徴は、添付された図面についての好ましい実施形態に関連した次の記述から明らかになる。この図面においては、
図１は、本発明の第１実施形態における半導体装置の断面図であり、
図２は、本第１実施形態における半導体装置の製造方法を示すフローチャートであり、
図３は、本第１実施形態における半導体装置の支持基板接着後を示す図であり、
図４は、本第１実施形態における半導体装置のレジスト形成後を示す図であり、
図５は、本第１実施形態における半導体装置の半導体基板エッチング後を示す図であり、
図６は、本第１実施形態における半導体装置の第一酸化膜エッチング後を示す図であり、
図７は、本第１実施形態における半導体装置のポリシリコン膜のエッチング後を示す図であり、
図８は、本第１実施形態における半導体装置のレジスト除去後を示す図であり、
図９は、本第１実施形態における半導体装置の第三酸化膜形成後を示す図であり、
図１０は、本第１実施形態における半導体装置の第三酸化膜エッチング後を示す図であり、
図１１は、本第１実施形態における半導体装置の第二バリア層及び再配線層形成後を示す図であり、
図１２は、本第１実施形態における第１変形例の半導体装置の断面図であり、
図１３は、本第１実施形態における第２変形例の半導体装置の断面図であり、
図１４は、本第１実施形態における第３変形例の半導体装置の断面図であり、
図１５は、本第１実施形態における複数コンタクト部材で構成される第１の例の半導体装置の断面図であり、
図１６は、本第１実施形態における複数コンタクト部材で構成される第２の例の半導体装置の断面図であり、
図１７は、従来の半導体装置の一例を示す断面図であり、
図１８は、従来の半導体装置の製造方法を示すフローチャートであり、
図１９は、従来の半導体装置の支持基板接着後を示す図であり、
図２０は、従来の半導体装置のレジスト形成後を示す図であり、
図２１は、従来の半導体装置の半導体基板エッチング後を示す図であり、
図２２は、従来の半導体装置の第一酸化膜エッチング後を示す図であり、
図２３は、従来の半導体装置のレジスト除去後を示す図であり、
図２４は、従来の半導体装置の第二酸化膜形成後を示す図であり、
図２５は、従来の半導体装置の第二酸化膜エッチング後を示す図であり、
図２６は、従来の半導体装置のバリア層及び再配線層形成後を示す図である。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下の説明において、同じ構成には同じ符号を付して、必要に応じて説明を省略している。
（第１実施形態）
図１は、本発明の第１実施形態における半導体装置の断面図である。
図１は、本発明の第１実施形態における半導体装置の断面図である。
図１において、本第１実施形態の半導体装置１は、半導体基板２と、パッド電極５と、コンタクト電極６と、第一酸化膜８と、第二酸化膜９と、第三酸化膜１３と、シリサイド部１０と、ビアホール１１と、第一バリア層７と、第二バリア層１４と、再配線層１５とを備えて構成される。コンタクト電極６は、電極部の一例であり、外部接続端子を有する。第二酸化膜９は、第１絶縁膜の一例である。第三酸化膜１３は、第２絶縁膜の一例である。シリサイド部１０は、シリサイド層の一例である。第二バリア層１４と再配線層１５とで貫通電極層１２を構成している。
第二酸化膜９は、半導体基板２の表面２ａに形成された第一酸化膜８上に形成される。また、コンタクト電極６は、第二酸化膜９に設けられた円形穴９ａの中に配置され、第二酸化膜９上に設けられたパッド電極５と電気的に接続されている。第一バリア層７は、第二酸化膜９とコンタクト電極６の密着性を高めるために、コンタクト電極６を覆っている。シリサイド部１０は、第二酸化膜９に設けられた円形穴９ａの中に配置され、コンタクト電極６を覆う第一バリア層７と電気的に接続され、コンタクト電極６と貫通電極層１２との間に形成されている。ビアホール１１は、半導体基板２の裏面２ｂからシリサイド部１０及び第二酸化膜９に到達するように形成されている。第三酸化膜１３は、ビアホール１１の側壁及び半導体基板２の裏面２ｂに形成されている。第二バリア層１４及び再配線層１５とは、ビアホール１１の内部（側壁及び底面）及び半導体基板２の裏面２ｂに順に形成されている。第二バリア層１４は、シリサイド部１０と接触して電気的に接続されている。
コンタクト電極６と、第一バリア層７と、シリサイド部１０とをそれぞれ介して、パッド電極５と貫通電極層１２は電気的に接続されている。また、コンタクト電極６と、第一バリア層７と、シリサイド部１０とを介していない箇所は、パッド電極５と貫通電極層１２は第二酸化膜９により電気的に絶縁されている。
また、半導体基板２と貫通電極層１２は、ビアホール１１の側壁及び半導体基板２の裏面２ｂに形成された第三酸化膜１３により電気的に絶縁されている。
続いて、本第１実施形態の半導体装置１のそれぞれの構成要素の材質について説明する。
パッド電極５とコンタクト電極６としては、パッド電極５とコンタクト電極６との間の抵抗が低い材質であれば良い。例えば、パッド電極５としては、アルミニウム、銅又はその合金、チタン、チタンナイトライド、タンタル、タンタルナイトライド、高融点金属、又は、その化合物などが、使用される。コンタクト電極６としては、タングステン、アルミニウム又はその合金、又は、銅などが、使用される。なお、コンタクト電極６は、単一コンタクト形状でも、図１５及び図１６に示すような複数のコンタクトにより構成される形状でも良い。コンタクト電極６の直径は、パッド電極５の直径以上の大きさでもよい。
第一バリア層７としては、第二酸化膜９とコンタクト電極６の密着性を高めるために、チタン、チタンナイトライド、チタンタングステン、タンタル、タンタルナイトライド、高融点金属、又は、その積層膜などが、使用される。
シリサイド部１０としては、半導体基板２の表面２ａに形成され、抵抗を低くすることを目的に、タングステンシリサイド、チタンシリサイド、コバルトシリサイド、又は、ニッケルシリサイドなどが、使用される。
第二バリア層１４としては、シリサイド部１０と再配線層１５との密着性を高めるために、チタン、チタンナイトライド、チタンタングステン、タンタル、タンタルナイトライド、高融点金属、又は、その積層膜が、使用される。
再配線層１５としては、例えば、Ｃｕなどを用いる。
第一酸化膜８及び第二酸化膜９としては、ＳｉＯ２、酸窒化膜、又は、窒化膜などを用いる。
支持基板３の材質は、シリコンガラスである。この支持基板３は、接着剤または接合により、パッシベーション膜４と接着している。パッシベーション膜４及び第３酸化膜１３としては、ＳｉＯ２、酸窒化膜、又は、窒化膜、ポリイミドなどの有機膜を用いる。
ビアホール１１の中心軸を含む平面で切断された断面において、シリサイド部１０の直径Ａは、ビアホール１１の直径Ｂとの間に以下の（式１）の関係が成り立つように調整される。そして、このように調整されたシリサイド部１０の直径Ａでシリサイド部１０を形成する。なお、シリサイド部１０とビアホール１１とが共に円形の場合には直径同士の比較となるが、シリサイド部１０とビアホール１１とが共に四角形の場合には幅寸法同士の比較となる。
（数１）
Ａ≦Ｂ ・・・・・（式１）
ここで、上記（式１）の条件を定義している理由は、貫通電極層１２の抵抗値のバラつきを小さくするためである。本第１実施形態では、上記（式１）の条件を満たすことで、形状が一意に定まるシリサイド部１０の直径Ａにより貫通電極層１２の抵抗値を定義でき、貫通電極層１２の抵抗値のバラつきを小さくできる。それに対し、ビアホール１１の直径Ｂにより抵抗値が定義される従来の構成では、エッチングによる貫通電極のビアホール１１の形状がバラつく可能性があり、貫通電極の抵抗値のバラつきが発生する可能性がある。
（数１）
Ａ≦Ｂ ・・・・・（式１）
ここで、上記（式１）の条件を定義している理由は、貫通電極層１２の抵抗値のバラつきを小さくするためである。本第１実施形態では、上記（式１）の条件を満たすことで、形状が一意に定まるシリサイド部１０の直径Ａにより貫通電極層１２の抵抗値を定義でき、貫通電極層１２の抵抗値のバラつきを小さくできる。それに対し、ビアホール１１の直径Ｂにより抵抗値が定義される従来の構成では、エッチングによる貫通電極のビアホール１１の形状がバラつく可能性があり、貫通電極の抵抗値のバラつきが発生する可能性がある。
なお、第三酸化膜１３と第二バリア層１４とを密着させるために、ビアホール１１の底面の第二バリア層１４の膜厚が均一になることが好ましい。そのため、本第１実施形態では、ビアホール１１の底面を、平坦な形状にしている。
次に、上述した半導体装置１の製造方法について、図面を参照しながら説明する。図２は、本発明の第１実施形態における半導体装置の製造方法を示すフローチャートであり、図３〜図１１は、本発明の第１実施形態における半導体装置の製造方法を示す断面図である。
最初に、図３に示すように、回路（図示せず）が形成された半導体基板２の表面２ａ上に第一酸化膜８を形成する。次いで、その第一酸化膜８上に、第二酸化膜９とポリシリコン膜１７とを形成する。そして、ポリシリコン膜１７上で且つ第二酸化膜９の円形穴９ａ中に、図３に示すように、シリサイド部１０と、第一バリア層７と、コンタクト電極６とを順に形成する。その後、第二酸化膜９及びコンタクト電極６の上にパッド電極５を形成すると共に、第二酸化膜９及びパッド電極５の上にパッシベーション膜４を形成する（図２のステップＳ１）。この結果、第二酸化膜９に設けられた円形穴９ａの中に、シリサイド部１０と第一バリア層７とコンタクト電極６とが配置されることになる。
第一酸化膜８の膜厚は、半導体基板２とポリシリコン膜１７を電気的に絶縁するのに必要な厚さの膜厚である。
パッド電極５は、シリサイド部１０と第一バリア層７とコンタクト電極６とを介して、ポリシリコン膜１７に電気的に接続されている。また、半導体基板２とポリシリコン膜１７が電気的に絶縁されているため、パッド電極５は半導体基板２と電気的に絶縁されていることになる。そのため、パッド電極５に測定端子などをプロービングすることで、図３に示すビアホール１１の形成前の状態で、電極部を用いて（具体的には、パッド電極５を介してシリサイド部１０と第一バリア層７とコンタクト電極６に電気的に接続させて）半導体基板２に形成された回路の電気特性を測定することができる。これにより、半導体基板２の回路の良否判定などが、半導体装置１を完成させる前に知ることができる。
ビアホール１１の中心軸を含む平面で切断された断面において、ポリシリコン膜１７の直径Ｃは、シリサイド部１０の直径Ａとの間に以下の（式２）の関係が成り立つようにする。なお、ポリシリコン膜１７とシリサイド部１０とが共に円形の場合には直径同士の比較となるが、ポリシリコン膜１７とシリサイド部１０とが共に四角形の場合には幅寸法同士の比較となる。
（数２）
Ｃ≧Ａ ・・・・・（式２）
ここで、上記（式２）の条件を定義している理由は、貫通電極層１２の抵抗値のバラつきを更に小さくするためである。本第１実施形態では、上記（式２）の条件を満たすことで、形状が一意に定まるシリサイド部１０の直径Ａにより貫通電極層１２の抵抗値を定義でき、貫通電極層１２の抵抗値のバラつきを小さくできる。それに対し、ポリシリコン膜１７の直径Ｃにより抵抗値が定義される従来の構成では、ポリシリコン膜１７の形状がバラつく可能性があり、貫通電極の抵抗値のバラつきが発生する可能性がある。
（数２）
Ｃ≧Ａ ・・・・・（式２）
ここで、上記（式２）の条件を定義している理由は、貫通電極層１２の抵抗値のバラつきを更に小さくするためである。本第１実施形態では、上記（式２）の条件を満たすことで、形状が一意に定まるシリサイド部１０の直径Ａにより貫通電極層１２の抵抗値を定義でき、貫通電極層１２の抵抗値のバラつきを小さくできる。それに対し、ポリシリコン膜１７の直径Ｃにより抵抗値が定義される従来の構成では、ポリシリコン膜１７の形状がバラつく可能性があり、貫通電極の抵抗値のバラつきが発生する可能性がある。
シリサイド部１０としては、第一バリア層７を熱反応させて形成した層が用いられる。又は、シリサイド部１０として、ポリシリコン膜１７の上に別の膜（例えば、タングステン、チタン、コバルト、又は、ニッケルなど）を成膜した後に、熱反応させることで形成した、タングステンシリサイド、チタンシリサイド、コバルトシリサイド、又は、ニッケルシリサイドなどの層を用いることもできる。第一バリア層７を熱反応させることで、ポリシリコン膜１７上にシリサイド部１０を形成する場合、シリサイド部１０の直径はコンタクト電極６のホール直径と等しくなる。
そして、パッシベーション膜４の上に、接着剤（図示せず）を介して支持基板３が接着される。
次に、図４に示すように、半導体基板２の裏面２ｂ上に、パッド電極５に相当する位置を開口するために、開口部１６ａを有するレジスト１６が形成される（図２のステップＳ２）。
そして、図５に示すように、レジスト１６をエッチング用マスクとして、半導体基板２をエッチングすることにより、第一酸化膜８に到達するビアホール１１が形成される（図２のステップＳ３）。第一酸化膜８が半導体基板２のエッチング停止層となり、ビアホール１１の底面の形状は平坦になる。ビアホール１１の直径Ｂは、シリサイド部１０の直径Ａとの間に前記（式１）の関係が成り立つように調整する。なお、第二バリア層１４の密着性の観点から、ビアホール１１の直径Ｂは、ポリシリコン膜１７の直径Ｃ以下であることが望ましい。しかしながら、前記（式２）の関係が成り立つ範囲内であれば、ビアホール１１の直径Ｂは、ポリシリコン膜１７の直径Ｃよりも大きくても良い。
次に、図６に示すように、第一酸化膜８をエッチングすることにより、ポリシリコン膜１７に到達するビアホール１１が形成される（図２のステップＳ４）。ポリシリコン膜１７が第一酸化膜８のエッチング停止層となり、ビアホール１１の底面の形状は平坦になる。
続いて、図７に示すように、ポリシリコン膜１７をエッチングすることにより、シリサイド部１０及び第二酸化膜９に到達するビアホール１１が形成される（図２のステップＳ５）。シリサイド部１０及び第二酸化膜９がポリシリコン膜１７のエッチング停止層となり、ビアホール１１の底面の形状は平坦になる。ポリシリコン膜１７のエッチングは、ドライエッチングが望ましい。
なお、ポリシリコン膜１７を貫通電極層１２の一部として使用する場合は、ポリシリコン膜１７はエッチングしなくても良い。この場合のポリシリコン膜１７は、ドーピングにより低抵抗化されていることが望ましい。ドーピングは、ｎ型が望ましいが、ｐ型でも良い。ただし、ポリシリコン膜１７をそのまま電極の一部として使用する場合は、ポリシリコン膜１７をエッチングしなくても良い。ただし、その場合はポリシリコン膜１７がドーピングされていることが望ましい。
次に、図８に示すように、レジスト１６を半導体基板２の裏面２ｂ上から除去する（図２のステップＳ６）。レジスト１６の除去は、ウェットプロセス又はドライプロセスを用いる。
そして、図９に示すように、ビアホール１１の内部（側壁及び底面）及び半導体基板２の裏面２ｂに第三酸化膜１３を形成する（図２のステップＳ７）。第三酸化膜１３の形成は、熱酸化法、ＣＶＤ法、又は、スパッタ法を用いる。
次に、図１０に示すように、ビアホール１１の底面に位置する第三酸化膜１３、すなわち、シリサイド部１０と第二酸化膜９との上の第三酸化膜１３をエッチングして除去することにより、シリサイド部１０と第二酸化膜９とを再度露出させる（図２のステップＳ８）。シリサイド部１０と第二酸化膜９との上の第三酸化膜１３の膜厚分だけ第三酸化膜１３をエッチングすることで、ビアホール１１の底面の形状は平坦に保たれる。第三酸化膜１３のエッチングは、ドライエッチングが望ましい。ビアホール１１の側壁及び半導体基板２の裏面２ｂの第三酸化膜１３は、その厚みは若干減るだけで、大部分は残っている。
続いて、図１１に示すように、第三酸化膜１３の上に、第二バリア層１４及び再配線層１５を形成する（図２のステップＳ９）。第二バリア層１４の形成には、ＣＶＤ法、又は、スパッタ法を用いる。ビアホール１１の底面の形状が平坦であるため、ビアホール１１の底面における第二バリア層１４の膜厚は均一になり、第三酸化膜１３と密着性の良い第二バリア層１４が形成される。また、ビアホール１１の底面における第二バリア層１４は、再配線層１５を構成する材料（例えば、Ｃｕ）が半導体基板２へ拡散することを抑制するための膜であるが、その膜厚が均一であると、薄膜化させることも可能である。再配線層１５の形成は、メッキ法が望ましいが、ＣＶＤ法、スパッタ法、又は、これらの組み合わせでも良い。再配線層１５は、ビアホール１１を不完全に（その一部を）埋め込んだ形状、又は、完全に（その全体を）埋め込んだ形状とする。
かかる本第１実施形態の構成によれば、パッド電極５と貫通電極層１２との間の抵抗値は、シリサイド部１０の直径に依存し、ビアホール１１の直径に依存しない。そのため、パッド電極５と貫通電極層１２との間の抵抗値は、ビアホール１１の直径のばらつきに影響されなくなる。ビアホール１１とシリサイド部１０との加工精度は異なり、ビアホール１１の直径の加工ばらつきが約１μｍであるのに対して、シリサイド部１０の直径の加工ばらつきは約１ｎｍである。そのため、本第１実施形態の半導体装置１及びその製造方法においては、パッド電極５と貫通電極層１２との間の抵抗値のばらつきを、従来よりも小さくすることができる。
また、本第１実施形態の半導体装置１及びその製造方法において、ビアホール１１の直径は、パッド電極５の直径よりも大きくすることが可能である。このため、ビアホール１１のアスペクト比を低減して、製造コストを削減することができる。さらには、パッド電極５の大きさを縮小することにより、半導体チップの面積を削減することができる。
また、第１実施形態の半導体装置１及びその製造方法においては、ビアホール１１の底面の形状が平坦になるため、ビアホール１１の底面における第二バリア層１４の膜厚は均一になる。ビアホール１１の底面における第二バリア層１４の膜厚が均一になるため、第三酸化膜１３と密着性の良い第二バリア層１４を形成することができる。
なお、本第１実施形態のポリシリコン膜１７に代えて、アモルファスシリコン膜を用いても、同様の効果が得られる。
ここで、図１５及び図１６を用いて、コンタクト電極６が複数コンタクト部材で構成される場合について説明する。
図１５は、本第１実施形態における、コンタクト電極６が第二酸化膜９内の複数の円板状又は四角形板状のコンタクト部材６ｂで構成される第１の例の半導体装置の断面図である。図１５に示す半導体装置においては、コンタクト電極６ｂを形成する前に、第二酸化膜９の１つの穴９ｄ内に１つのシリサイド部１０を形成し、その後、第二酸化膜９の複数の小さな穴９ｂ内に複数の円板状又は四角形板状のコンタクト部材６ｂを配置している。なお、このとき、複数の円板状又は四角形板状のコンタクト部材６ｂは、シリサイド部１０にそれぞれ接触するように配置されている。
また、図１６は、本第１実施形態における、コンタクト電極６が第二酸化膜９内の複数の円板状又は四角形板状のコンタクト部材６ｃで構成される第２の例の半導体装置の断面図である。図１６示す半導体装置においては、第二酸化膜９の複数の穴９ｃ内にコンタクト電極６ｃをそれぞれ形成した後に、それぞれの穴９ｃ内にシリサイド部１０ｃを形成している。なお、このとき、シリサイド部１０ｃは、複数の穴９ｃ内のそれぞれのコンタクト電極６ｃに接触するように形成されている。
図１５及び図１６に示す構成の半導体装置においても、パッド電極５と貫通電極層１２との間の抵抗値はビアホール１１の直径のばらつきに依存しない。そのため、図１５及び図１６に示す構成の半導体装置においても、抵抗値のばらつきが小さく、かつ信頼性に優れた半導体装置を提供することができる。
（第１実施形態の第１変形例）
第１実施形態では、第一バリア層７とコンタクト電極６とを別々に形成している。しかしながら、本発明は、これに限られるものではなく、第１実施形態の第１変形例として、図１２に示すように、第一バリア層７とコンタクト電極６とを一体化してコンタクト電極６Ａとして形成しても良い。すなわち、第一バリア層７を薄肉化又は省略するようにしても良い。この第１変形例を説明するにあたり、第一バリア層７の一例として、ＴｉＮ層とＴｉ層とが積層された積層膜を使用する。
第１実施形態では、第一バリア層７とコンタクト電極６とを別々に形成している。しかしながら、本発明は、これに限られるものではなく、第１実施形態の第１変形例として、図１２に示すように、第一バリア層７とコンタクト電極６とを一体化してコンタクト電極６Ａとして形成しても良い。すなわち、第一バリア層７を薄肉化又は省略するようにしても良い。この第１変形例を説明するにあたり、第一バリア層７の一例として、ＴｉＮ層とＴｉ層とが積層された積層膜を使用する。
この第一バリア層７のＴｉ層は、ポリシリコン膜１７とのオーミックコンタクトを形成する機能と、第二酸化膜９と第一バリア層７のＴｉＮ層との密着性を向上させる機能とを有している。オーミックコンタクトを形成する機能として、例えば、Ｔｉ層のＴｉとポリシリコン膜１７のＳｉとの熱反応によりＴｉＳｉ２のシリサイド部１０を形成すれば、オーミックコンタクトになる。なお、第一バリア層７以外でシリサイド部１０を形成すれば、Ｔｉ層は不要となる。
また、ポリシリコン膜１７及び半導体基板２に拡散しないコンタクト電極材料をコンタクト電極６として使用することができるならば、第一バリア層７のＴｉＮ層は不要となる。
よって、前述のように、第一バリア層７以外でシリサイド部１０を形成すれば、第一バリア層７のＴｉ層を省略してＴｉＮ層のみとすることができる。また、半導体基板２及びポリシリコン膜１７に拡散せずかつ密着力の良いコンタクト電極材料をコンタクト電極６として使用すれば、第一バリア層７のＴｉＮ層を省略してＴｉ層のみとすることができる。また、第一バリア層７以外でシリサイド部１０を形成し、かつ、ポリシリコン膜１７及び半導体基板２に拡散せずかつ密着力の良いコンタクト材料をコンタクト電極６として使用する場合には、図１２に示すように、第一バリア層７自体を形成せずに、コンタクト電極６のみをコンタクト電極６Ａとして形成することができる。
（第１実施形態の第２変形例）
第１実施形態では、第一バリア層７とコンタクト電極６とパッド電極５とを別々に形成している。しかしながら、本発明は、これに限られるものではなく、第１実施形態の第２変形例として、図１３に示すように、第一バリア層７とコンタクト電極６とパッド電極５とを一体化して単一のパッド電極５Ａとして形成しても良い。第一バリア層７とコンタクト電極６の一体化については、第１変形例と同じであるため、ここでは、コンタクト電極６とパッド電極５との一体化について主として説明する。
第１実施形態では、第一バリア層７とコンタクト電極６とパッド電極５とを別々に形成している。しかしながら、本発明は、これに限られるものではなく、第１実施形態の第２変形例として、図１３に示すように、第一バリア層７とコンタクト電極６とパッド電極５とを一体化して単一のパッド電極５Ａとして形成しても良い。第一バリア層７とコンタクト電極６の一体化については、第１変形例と同じであるため、ここでは、コンタクト電極６とパッド電極５との一体化について主として説明する。
第１実施形態において、コンタクト電極６は、低抵抗でポリシリコン膜１７とパッド電極５に接続されている。パッド電極５は、低抵抗でコンタクト電極６に接続されている。これらは、ワイヤーボンディングを行う時に、平坦部を確保する観点から必要である。すなわち、パッド電極５をコンタクト電極６とは別に設けることにより、外部電極端子として、コンタクト電極６だけの場合よりも、平坦度を向上させることができる。しかしながら、低抵抗でコンタクト電極６とパッド電極５とをポリシリコン膜１７に接続すれば（言い換えれば、第２変形例のようにコンタクト電極６とパッド電極５とを一体化してパッド電極５Ａとすれば）、図１３に示すように、パッド電極５Ａの縦断面を凸形状にして平坦面を形成することが可能となる。また、ワイヤーボンディングを使用しない場合には、パッド電極５Ａが平坦である必要はない。
第１実施形態で第一バリア層７とコンタクト電極６とパッド電極５とを別々に形成するのは、製造方法上の前記課題を解決するための１つの手段である。このため、前記課題をそれぞれ解決できるならば、第２変形例のように第一バリア層７とコンタクト電極６とパッド電極５とを一体化させてパッド電極５Ａとして形成することも可能となる。
（第１実施形態の第３変形例）
第１実施形態では、第二バリア層１４と再配線層１５とを別々に形成している。しかしながら、本発明は、これに限られるものではなく、第１実施形態の第３変形例として、図１４に示すように、第二バリア層１４と再配線層１５とを一体化して再配線層１５Ａとして形成するようにしても良い。なお、図１４は、図１３の第２変形例に第３変形例を適用した図であるが、これに限られるものではなく、この第３変形例は、第１変形例にも適用可能である。
第１実施形態では、第二バリア層１４と再配線層１５とを別々に形成している。しかしながら、本発明は、これに限られるものではなく、第１実施形態の第３変形例として、図１４に示すように、第二バリア層１４と再配線層１５とを一体化して再配線層１５Ａとして形成するようにしても良い。なお、図１４は、図１３の第２変形例に第３変形例を適用した図であるが、これに限られるものではなく、この第３変形例は、第１変形例にも適用可能である。
第１実施形態において、第二バリア層１４（例えば、Ｔｉで構成する層）は、半導体基板２及びポリシリコン膜１７への再配線層１５の拡散防止機能と、第三酸化膜１３と再配線層１５との密着力の向上機能とを有している。また、再配線層１５（例えば、Ｃｕで構成する層）は、低抵抗であり、かつ、半田ボールを搭載する機能を有している。なお、半導体基板２及びポリシリコン膜１７への拡散防止機能を持つことができ、かつ密着力の良い再配線材料を再配線層１５として使用することができるならば、第３変形例のように、第二バリア層１４を不要として、図１４に示すように、再配線層１５のみの再配線層１５として形成することが可能となる。
第１実施形態において第二バリア層１４と再配線層１５とを別々に形成するのは、製造方法上の前記課題を解決するための１つの手段である。このため、前記課題をそれぞれ解決できるならば、第３変形例のように第二バリア層１４と再配線層１５とを一体化させて再配線層１５Ａとして形成することも可能となる。
なお、半導体基板２は、シリコン等の材質からなり、導電性であっても、絶縁性であっても、半絶縁性であっても良い。
なお、ポリシリコン膜１７は、後述する製造方法によっては最終製品に残る場合もあるが、最終製品に残らない場合もある。
なお、ポリシリコン膜１７は、第二酸化膜９が形成される前に形成されることが望ましいが、第二酸化膜９が形成された後にポリシリコン膜１７が形成されても良い。
なお、前記様々な実施の形態又は変形例のうちの任意の実施の形態又は変形例を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本発明の半導体装置及び半導体装置の製造方法は、抵抗値のばらつきが小さい貫通電極層を有しており、半導体基板に貫通電極層を形成する半導体装置及び半導体装置の製造方法に広く適用できる。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形又は修正は明白である。そのような変形又は修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
Claims (6)
- 半導体基板の表面に形成された第１絶縁膜と、
前記第１絶縁膜の中に形成され、かつ、バリア層に覆われたコンタクト電極と、
ビアホールの側壁及び前記半導体基板の裏面に形成された第２絶縁膜と、
前記半導体基板及び前記第２絶縁膜を貫通する前記ビアホールと、
前記ビアホールの前記側壁上の前記第２絶縁膜と前記半導体基板の前記裏面上の前記第２絶縁膜と前記ビアホールの底面の前記第１絶縁膜とに形成された貫通電極層と、
前記第１絶縁膜の中に形成され、かつ、前記コンタクト電極と前記貫通電極層との間に形成され、かつ前記コンタクト電極及び前記貫通電極層に接続されたシリサイド層と、を備え、
前記ビアホールの中心軸を含む平面で切断された断面における、前記シリサイド層の幅Ａと前記ビアホールの底部の幅Ｂとの関係が、Ａ≦Ｂであり、
前記ビアホールの周囲において前記第１絶縁膜と前記半導体基板との間にポリシリコン膜又はアモルファスシリコン膜が形成された、
半導体装置。 - 前記シリサイド層を介して前記コンタクト電極と電気的に接続された前記貫通電極層の底面の形状が平坦である、
請求項１に記載の半導体装置。 - 前記ビアホールの周囲において前記第１絶縁膜と前記半導体基板との間にポリシリコン膜が形成されており、前記ビアホールの中心軸を含む平面で切断された断面における前記ポリシリコン膜の直径Ｃと前記シリサイド層の直径Ａとの関係が、Ｃ≧Ａである、
請求項１又は２に記載の半導体装置。 - 前記第１絶縁膜が、ＳｉＯ２、酸窒化膜、又は、窒化膜である、
請求項１又は２に記載の半導体装置。 - 前記シリサイド層が、タングステンシリサイド、チタンシリサイド、コバルトシリサイド、又は、ニッケルシリサイドのいずれからから成る、
請求項１又は２に記載の半導体装置。 - 前記バリア層は、チタン、チタンナイトライド、チタンタングステン、タンタル、タンタルナイトライド、高融点金属、又は、その積層膜から成る、
請求項１又は２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011540400A JP5518091B2 (ja) | 2009-11-12 | 2010-11-01 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009258582 | 2009-11-12 | ||
| JP2009258582 | 2009-11-12 | ||
| JP2011540400A JP5518091B2 (ja) | 2009-11-12 | 2010-11-01 | 半導体装置及び半導体装置の製造方法 |
| PCT/JP2010/006426 WO2011058712A1 (ja) | 2009-11-12 | 2010-11-01 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011058712A1 JPWO2011058712A1 (ja) | 2013-03-28 |
| JP5518091B2 true JP5518091B2 (ja) | 2014-06-11 |
Family
ID=43991386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011540400A Active JP5518091B2 (ja) | 2009-11-12 | 2010-11-01 | 半導体装置及び半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8471367B2 (ja) |
| EP (1) | EP2500931B1 (ja) |
| JP (1) | JP5518091B2 (ja) |
| CN (1) | CN102282656B (ja) |
| WO (1) | WO2011058712A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5754239B2 (ja) * | 2011-05-24 | 2015-07-29 | ソニー株式会社 | 半導体装置 |
| JP6026756B2 (ja) * | 2012-03-06 | 2016-11-16 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| JP5925006B2 (ja) * | 2012-03-26 | 2016-05-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP5984134B2 (ja) * | 2012-05-15 | 2016-09-06 | ローム株式会社 | 半導体装置およびその製造方法、電子部品 |
| JP6034747B2 (ja) * | 2013-02-21 | 2016-11-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US9764153B2 (en) * | 2013-03-14 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method of forming same |
| CN104617035A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| TWI581325B (zh) * | 2014-11-12 | 2017-05-01 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| JP2016115698A (ja) * | 2014-12-11 | 2016-06-23 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| EP3312874A1 (en) * | 2016-10-20 | 2018-04-25 | ams AG | Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via |
| US10115579B2 (en) * | 2016-11-30 | 2018-10-30 | Asm Technology Singapore Pte Ltd | Method for manufacturing wafer-level semiconductor packages |
| JP2018157110A (ja) | 2017-03-17 | 2018-10-04 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
| JP2019067937A (ja) * | 2017-10-02 | 2019-04-25 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
| EP3550600B1 (en) | 2018-04-04 | 2020-08-05 | ams AG | Method of forming a through-substrate via and semiconductor device comprising the through-substrate via |
| KR102521658B1 (ko) | 2018-09-03 | 2023-04-13 | 삼성전자주식회사 | 반도체 칩 및 이의 제조 방법 |
| JP6985574B2 (ja) * | 2020-05-21 | 2021-12-22 | 深▲せん▼市創智成功科技有限公司 | ウェハアンダーバンプメタル化のめっき層構造およびその製造方法 |
| JP2022047357A (ja) * | 2020-09-11 | 2022-03-24 | キオクシア株式会社 | 半導体装置およびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277059A (ja) * | 2004-03-24 | 2005-10-06 | Rohm Co Ltd | 半導体装置の製造方法、半導体装置、および半導体チップ |
| JP2005276877A (ja) * | 2004-03-23 | 2005-10-06 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2006128352A (ja) * | 2004-10-28 | 2006-05-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008288595A (ja) * | 2007-05-18 | 2008-11-27 | Samsung Electronics Co Ltd | 半導体パッケージ、その製造方法、半導体パッケージを利用したパッケージモジュール及び電子製品 |
| JP2009524220A (ja) * | 2006-01-13 | 2009-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392189A (en) * | 1993-04-02 | 1995-02-21 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same |
| US6645832B2 (en) * | 2002-02-20 | 2003-11-11 | Intel Corporation | Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack |
| US7005388B1 (en) * | 2003-12-04 | 2006-02-28 | National Semiconductor Corporation | Method of forming through-the-wafer metal interconnect structures |
| JP2005235860A (ja) | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4373866B2 (ja) * | 2004-07-16 | 2009-11-25 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP4322912B2 (ja) * | 2006-11-24 | 2009-09-02 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| JP5656341B2 (ja) * | 2007-10-29 | 2015-01-21 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置およびその製造方法 |
| WO2009115449A1 (en) * | 2008-03-19 | 2009-09-24 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Method for fabricating through-substrate vias |
-
2010
- 2010-11-01 EP EP10829680.7A patent/EP2500931B1/en active Active
- 2010-11-01 CN CN201080004901.8A patent/CN102282656B/zh active Active
- 2010-11-01 WO PCT/JP2010/006426 patent/WO2011058712A1/ja active Application Filing
- 2010-11-01 US US13/377,940 patent/US8471367B2/en active Active
- 2010-11-01 JP JP2011540400A patent/JP5518091B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276877A (ja) * | 2004-03-23 | 2005-10-06 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2005277059A (ja) * | 2004-03-24 | 2005-10-06 | Rohm Co Ltd | 半導体装置の製造方法、半導体装置、および半導体チップ |
| JP2006128352A (ja) * | 2004-10-28 | 2006-05-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2009524220A (ja) * | 2006-01-13 | 2009-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法 |
| JP2008288595A (ja) * | 2007-05-18 | 2008-11-27 | Samsung Electronics Co Ltd | 半導体パッケージ、その製造方法、半導体パッケージを利用したパッケージモジュール及び電子製品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102282656A (zh) | 2011-12-14 |
| WO2011058712A1 (ja) | 2011-05-19 |
| EP2500931A1 (en) | 2012-09-19 |
| US8471367B2 (en) | 2013-06-25 |
| EP2500931B1 (en) | 2018-10-24 |
| US20120104563A1 (en) | 2012-05-03 |
| EP2500931A4 (en) | 2014-03-26 |
| JPWO2011058712A1 (ja) | 2013-03-28 |
| CN102282656B (zh) | 2014-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5518091B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7919835B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4775007B2 (ja) | 半導体装置及びその製造方法 | |
| JP4373866B2 (ja) | 半導体装置の製造方法 | |
| TWI491006B (zh) | 半導體裝置及其製造方法 | |
| JP5154000B2 (ja) | 半導体装置 | |
| US20140203412A1 (en) | Through silicon vias for semiconductor devices and manufacturing method thereof | |
| US20110290545A1 (en) | Through wiring board and method of manufacturing the same | |
| JP2007184553A (ja) | 半導体装置及びその製造方法 | |
| CN112599484A (zh) | 半导体器件结构及其形成方法 | |
| JP2011003645A (ja) | 半導体装置およびその製造方法 | |
| US10784197B2 (en) | Method and structure to construct cylindrical interconnects to reduce resistance | |
| KR20170023643A (ko) | 반도체 장치 및 이의 제조 방법 | |
| US6576970B2 (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
| JP2008210952A (ja) | 半導体装置の製造方法、シリコンインターポーザの製造方法および半導体モジュールの製造方法 | |
| JP2012004505A5 (ja) | ||
| JP5462524B2 (ja) | 半導体装置 | |
| JP6952629B2 (ja) | 半導体装置 | |
| JP2011119481A5 (ja) | ||
| CN103367243B (zh) | 通过氧化形成浅通孔 | |
| CN104701248A (zh) | 用于半导体器件的互连结构 | |
| TWI559414B (zh) | 基底穿孔製程 | |
| WO2017113932A1 (zh) | 焊垫、包括焊垫的半导体芯片及形成方法 | |
| JP2013239756A (ja) | 半導体装置 | |
| US8399995B2 (en) | Semiconductor device including single circuit element for soldering |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140225 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140401 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5518091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |