JP5516496B2 - Inkjet head drive circuit, inkjet head drive signal output circuit, and inkjet head - Google Patents

Description

本発明は、インクジェットヘッドの駆動回路、インクジェットヘッドの駆動信号出力回路及びインクジェットヘッドに関する。 The present invention relates to an inkjet head drive circuit, an inkjet head drive signal output circuit, and an inkjet head.

従来、インクジェットプリンタのインクジェットヘッドを駆動するための駆動回路が知られている。ここで、図８を参照して、従来の駆動回路３０Ａを説明する。図８に、駆動回路３０Ａの構成を示す。   Conventionally, a drive circuit for driving an inkjet head of an inkjet printer is known. Here, a conventional drive circuit 30A will be described with reference to FIG. FIG. 8 shows the configuration of the drive circuit 30A.

駆動回路３０Ａの昇圧回路３１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）３２，３３を制御する駆動信号がロジック回路から３．３［Ｖ］でノードＮ１に入力され、これを２４［Ｖ］に昇圧する。昇圧回路３１から出力された駆動信号は、抵抗３６，３７を介してＭＯＳＦＥＴ３２，３３のゲートに入力される。ＭＯＳＦＥＴ３２は、プッシュ側のＰＭＯＳＦＥＴである。ＭＯＳＦＥＴ３３は、プル側のＮＭＯＳＦＥＴである。ＭＯＳＦＥＴ３２，３３のドレインは、ノードＮ２を介して、容量性負荷としてのインクジェットヘッドのアクチュエータに接続される。ＭＯＳＦＥＴ３２，３３には、それぞれ、ゲート−ソース間に、寄生コンデンサ３４，３５が発生する。   In the booster circuit 31 of the drive circuit 30A, a drive signal for controlling MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) 32 and 33 is input to the node N1 at 3.3 [V] from the logic circuit, and this is set to 24 [V]. Boost the pressure. The drive signal output from the booster circuit 31 is input to the gates of the MOSFETs 32 and 33 via the resistors 36 and 37. The MOSFET 32 is a push-side PMOSFET. The MOSFET 33 is a pull-side NMOSFET. The drains of the MOSFETs 32 and 33 are connected to the actuator of the ink jet head as a capacitive load via the node N2. In the MOSFETs 32 and 33, parasitic capacitors 34 and 35 are generated between the gate and the source, respectively.

このため、ＭＯＳＦＥＴ３３は、昇圧回路３１から出力された駆動信号の波形が抵抗３７で寄生コンデンサ３５を充電する間遅れて、駆動が開始される。例えば、抵抗３６，３７の抵抗値が１［ｋΩ］で、寄生コンデンサ３４，３５の静電容量が０．０１［μＦ］である場合に、ＭＯＳＦＥＴ３２，３３を遅延１［μｓ］で駆動したいとしても、時定数ＲＣ＝１０［μｓ］の遅延があってＭＯＳＦＥＴ３２，３３を駆動できないという問題があった。   Therefore, the MOSFET 33 starts to be driven with a delay while the waveform of the drive signal output from the booster circuit 31 charges the parasitic capacitor 35 with the resistor 37. For example, when the resistance values of the resistors 36 and 37 are 1 [kΩ] and the capacitances of the parasitic capacitors 34 and 35 are 0.01 [μF], it is assumed that the MOSFETs 32 and 33 are to be driven with a delay of 1 [μs]. However, there is a problem that the MOSFETs 32 and 33 cannot be driven due to a delay of time constant RC = 10 [μs].

また、ＭＯＳＦＥＴは、一般にドレイン−ソース間電圧の耐圧よりもゲート−ソース間電圧の耐圧が低くなるように作られている。例えば、ドレイン−ソース間の耐圧が３０［Ｖ］のＭＯＳＦＥＴだと、ゲート−ソース間電圧の耐圧が２０［Ｖ］しかない物が一般的である。このようなＭＯＳＦＥＴ３２，３３を使う場合に、駆動用の電源電圧が２０［Ｖ］以上であったとすると、昇圧回路３１では、０〜２０［Ｖ］以上を出力する。この場合に、ＭＯＳＦＥＴ３２，３３のゲート−ソース間の耐圧が２０［Ｖ］しかないので、ＭＯＳＦＥＴ３２，３３は、耐圧オーバーで破壊されてしまうという問題があった。   Further, MOSFETs are generally made such that the breakdown voltage of the gate-source voltage is lower than the breakdown voltage of the drain-source voltage. For example, when the drain-source breakdown voltage is 30 [V], a MOSFET having a gate-source voltage breakdown of only 20 [V] is generally used. When such MOSFETs 32 and 33 are used and the driving power supply voltage is 20 [V] or higher, the booster circuit 31 outputs 0 to 20 [V] or higher. In this case, since the breakdown voltage between the gate and the source of the MOSFETs 32 and 33 is only 20 [V], there is a problem that the MOSFETs 32 and 33 are destroyed when the breakdown voltage is exceeded.

上記問題を解決するため、図９に示す従来の駆動回路３０Ｂが知られている。図９に、従来の駆動回路３０Ｂの構成を示す。   In order to solve the above problem, a conventional drive circuit 30B shown in FIG. 9 is known. FIG. 9 shows a configuration of a conventional drive circuit 30B.

駆動回路３０Ｂは、駆動回路３０Ａに比べて、ＭＯＳＦＥＴ３２，３３のゲート−ソース間に並列にツェナーダイオード３８，３９が入れられている。ＭＯＳＦＥＴ３２，３３は、ゲート−ソース間の耐圧が２０［Ｖ］である物とする。ツェナーダイオード３８，３９は、ツェナー電圧が１８［Ｖ］である物とする。駆動回路３０Ｂは、電源電圧が１０［Ｖ］であると、昇圧回路３１の出力が１０［Ｖ］以下であるので、ＭＯＳＦＥＴ３２，３３の耐圧内であり問題ない。このように、電源電圧がＭＯＳＦＥＴ３２，３３の耐圧以下である場合は問題ない。   Compared to the drive circuit 30A, the drive circuit 30B includes Zener diodes 38 and 39 in parallel between the gates and sources of the MOSFETs 32 and 33. The MOSFETs 32 and 33 have a gate-source breakdown voltage of 20 [V]. The Zener diodes 38 and 39 are assumed to have a Zener voltage of 18 [V]. In the drive circuit 30B, when the power supply voltage is 10 [V], the output of the booster circuit 31 is 10 [V] or less. Thus, there is no problem when the power supply voltage is equal to or lower than the breakdown voltage of the MOSFETs 32 and 33.

駆動回路３０Ｂでは、電源電圧が２４［Ｖ］になった場合に、ツェナーダイオード３８，３９に電流が流れ始め、ツェナーダイオード３８，３９の両端が１８［Ｖ］で一定となるため、ＭＯＳＦＥＴ３２，３３のゲート−ソース間の電圧も１８［Ｖ］で一定となる。このため、駆動回路３０Ｂは、ＭＯＳＦＥＴ３２，３３が壊れることなく使用できる。   In the drive circuit 30B, when the power supply voltage becomes 24 [V], current starts to flow through the Zener diodes 38 and 39, and both ends of the Zener diodes 38 and 39 become constant at 18 [V]. The voltage between the gate and the source is also constant at 18 [V]. Therefore, the drive circuit 30B can be used without breaking the MOSFETs 32 and 33.

また、駆動回路３０Ｂでは、駆動回路３０Ａと同様に、抵抗３６，３７の抵抗値が１［ｋΩ］で、寄生コンデンサ３４，３５の静電容量が０．０１［μＦ］である場合に、ＭＯＳＦＥＴ３２，３３の応答時間に１０［μｓ］の遅延が発生する。この遅延を小さくするためには、抵抗３６，３７の抵抗値を小さくすることが効果的であり、抵抗３６，３７の抵抗値を１００［Ω］にした場合に、寄生コンデンサ３４，３５の静電容量が０．０１［μＦ］であると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延を１［μｓ］にまで改善できる。このとき、電源電圧が２４［Ｖ］で、ツェナーダイオード３８，３９にツェナー電圧が１８［Ｖ］の物を使った場合に、抵抗３６，３７は、かかる電圧が６［Ｖ］であり、６０［ｍＡ］の電流が流れる。このため、ツェナーダイオード３８，３９に、１００［ｍＡ］を流せる物を使わなくてはならない。   In the drive circuit 30B, as in the drive circuit 30A, when the resistance values of the resistors 36 and 37 are 1 [kΩ] and the capacitances of the parasitic capacitors 34 and 35 are 0.01 [μF], the MOSFET 32 , 33 is delayed by 10 [μs]. In order to reduce the delay, it is effective to reduce the resistance values of the resistors 36 and 37. When the resistance values of the resistors 36 and 37 are set to 100 [Ω], the static capacitance of the parasitic capacitors 34 and 35 is reduced. When the capacitance is 0.01 [μF], the delay of the response time of the MOSFETs 32 and 33 can be improved to 1 [μs]. At this time, when the power supply voltage is 24 [V] and the Zener diodes 38 and 39 have a Zener voltage of 18 [V], the resistors 36 and 37 have such a voltage of 6 [V], 60 A current of [mA] flows. For this reason, it is necessary to use a Zener diode 38, 39 that can flow 100 [mA].

また、駆動回路３０Ｂと同様に、電源電圧側に、ＰＭＯＳＦＥＴと、ＰＭＯＳＦＥＴのゲートに接続された抵抗と、ＰＭＯＳＦＥＴのゲート−ソース間に並列に接続されたツェナーダイオードとを備え、負荷を駆動する駆動回路が知られている（特許文献１参照）。また、駆動回路３０Ｂと同様に、電源電圧側に、ＰＭＯＳＦＥＴと、ＰＭＯＳＦＥＴのゲート−ソース間に並列に接続されたツェナーダイオードと、定電流源とを備え、定電流源を用いてツェナーダイオードに流れる電流を制御し、負荷を駆動する負荷駆動回路が知られている（特許文献２参照）。   Similarly to the drive circuit 30B, on the power supply voltage side, a PMOSFET, a resistor connected to the gate of the PMOSFET, and a Zener diode connected in parallel between the gate and the source of the PMOSFET are provided to drive the load. A circuit is known (see Patent Document 1). Similarly to the drive circuit 30B, the power supply voltage side includes a PMOSFET, a Zener diode connected in parallel between the gate and source of the PMOSFET, and a constant current source, and flows through the Zener diode using the constant current source. A load driving circuit that controls current and drives a load is known (see Patent Document 2).

特開２００９−１４７５１５号公報JP 2009-147515 A 特開２００５−１５１７６７号公報JP 2005-151767 A

駆動回路３０Ｂでは、さらに速度を上げるために、抵抗３６，３７の抵抗値を１［Ω］にすると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延を０．０１［μｓ］（１０［ｎｓ］）に抑えることができる。しかし、電源電圧が２４［Ｖ］で、ツェナーダイオード３８，３９にツェナー電圧が１８［Ｖ］の物を使った場合に、抵抗３６，３７に６［Ａ］の電流が流れるので、それぞれ、３６［Ｗ］の熱が発生してしまう。インクジェットヘッド内部に駆動回路３０Ｂを載せる場合に、インクジェットヘッドを小さくするには、できるだけ発熱を抑えなくてはならない。   In the drive circuit 30B, when the resistance values of the resistors 36 and 37 are set to 1 [Ω] in order to further increase the speed, the delay of the response time of the MOSFETs 32 and 33 is suppressed to 0.01 [μs] (10 [ns]). be able to. However, when a power supply voltage of 24 [V] and a Zener diode 38, 39 having a Zener voltage of 18 [V] are used, a current of 6 [A] flows through the resistors 36, 37. [W] heat is generated. When the drive circuit 30B is mounted inside the inkjet head, heat generation must be suppressed as much as possible in order to reduce the inkjet head.

駆動回路３０Ｂにおいて、抵抗３６，３７に、実装面積が１［ｍｍ］×０．５［ｍｍ］の物を使おうとすると、１００［ｍＷ］の熱しか許容できない。抵抗３６，３７の両端に６（＝２４−１８）［Ｖ］の電圧がかかっていると、例えば、ここに、１００［Ω］の抵抗３６，３７を挿入した場合に、この抵抗で消費される電力は、Ｖ^２／Ｒ＝３６０［ｍＷ］となり、１００［ｍＷ］を超えてしまうので、許容電力が大きい実装面積が５［ｍｍ］×２．５［ｍｍ］の抵抗３６，３７を使わなくてはならない。また、ツェナーダイオード３８，３９も実装面積が１［ｍｍ］×０．６［ｍｍ］の物を使おうとすると、１８［Ｖ］で６［ｍＡ］の電流が流れて１０８［ｍＷ］の熱が発生してしまい、許容電力が大きい実装面積が１．９［ｍｍ］×１．３［ｍｍ］の物を使わなければならない。 In the drive circuit 30B, if it is intended to use a resistor having a mounting area of 1 [mm] × 0.5 [mm] for the resistors 36 and 37, only heat of 100 [mW] is allowed. When a voltage of 6 (= 24-18) [V] is applied to both ends of the resistors 36 and 37, for example, when the resistors 36 and 37 of 100 [Ω] are inserted here, they are consumed by this resistor. The power to be used is V ² / R = 360 [mW], which exceeds 100 [mW]. Therefore, resistors 36 and 37 having a large mounting area of 5 [mm] × 2.5 [mm] are used. Must-have. In addition, if the zener diodes 38 and 39 have a mounting area of 1 [mm] × 0.6 [mm], a current of 6 [mA] flows at 18 [V] and a heat of 108 [mW] is generated. It is necessary to use a product having a mounting area with a large allowable power and a mounting area of 1.9 [mm] × 1.3 [mm].

次表１に、抵抗３６，３７の電圧［Ｖ］、抵抗（値）［Ω］、消費電力［ｍＷ］と、ツェナーダイオード３８，３９のツェナー電圧［Ｖ］、消費電力［ｍＷ］と、を示す。

Table 1 shows the voltage [V], resistance (value) [Ω], and power consumption [mW] of the resistors 36 and 37, and the zener voltage [V] and power consumption [mW] of the Zener diodes 38 and 39. Show.

実装面積が１［ｍｍ］×０．５［ｍｍ］の抵抗３６，３７を使うには、表１より、余裕を見れば１．５［ｋΩ］まで抵抗値を上げる必要がある。１．５［ｋΩ］の抵抗３６，３７で発生する熱は、２４［ｍＷ］である。このとき、ツェナーダイオード３８，３９で発生する熱も７２［ｍＷ］となり、ツェナーダイオード３８，３９に実装面積が１［ｍｍ］×０．６［ｍｍ］の物が使える。   In order to use the resistors 36 and 37 having a mounting area of 1 [mm] × 0.5 [mm], from Table 1, it is necessary to increase the resistance value to 1.5 [kΩ] if there is a margin. The heat generated by the resistors 36 and 37 of 1.5 [kΩ] is 24 [mW]. At this time, heat generated in the Zener diodes 38 and 39 is also 72 [mW], and the Zener diodes 38 and 39 having a mounting area of 1 [mm] × 0.6 [mm] can be used.

しかし、このとき、抵抗３６，３７の抵抗値が１．５［ｋΩ］で、寄生コンデンサ３４，３５の静電容量が０．０１［μＦ］であるので、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が１５［μｓ］となり、ＭＯＳＦＥＴ３２，３３を遅延１［μｓ］で駆動することができない。   However, at this time, since the resistance values of the resistors 36 and 37 are 1.5 [kΩ] and the capacitances of the parasitic capacitors 34 and 35 are 0.01 [μF], the response time of the MOSFETs 32 and 33 is delayed. 15 [μs], and the MOSFETs 32 and 33 cannot be driven with a delay of 1 [μs].

つまり、駆動回路３０Ｂや特許文献１に記載の駆動回路では、抵抗の抵抗値を大きくすると、ＭＯＳＦＥＴのゲート−ソース間の寄生コンデンサの静電容量のために、ＭＯＳＦＥＴの応答時間の遅延（ＭＯＳＦＥＴから出力する駆動信号の遅延）が大きくなり、抵抗の抵抗値を小さくすると、ツェナーダイオードの発熱が大きくなっていた。また、特許文献２に記載の負荷駆動回路では、定電流源が高価であった。   That is, in the drive circuit 30B and the drive circuit described in Patent Document 1, when the resistance value of the resistor is increased, the delay of the response time of the MOSFET (from the MOSFET) due to the capacitance of the parasitic capacitor between the gate and the source of the MOSFET. When the delay of the output drive signal) is increased and the resistance value of the resistor is decreased, the heat generation of the Zener diode is increased. In the load driving circuit described in Patent Document 2, the constant current source is expensive.

本発明の課題は、出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現することである。   An object of the present invention is to realize an inexpensive drive circuit, drive signal output circuit, and ink jet head in which the delay of the output drive signal is reduced and the size is reduced.

上記課題を解決するため、請求項１に記載の発明のインクジェットヘッドの駆動回路は、
インクを吐出するためのアクチュエータを駆動するプッシュ側の第１のＦＥＴ及びプル側の第２のＦＥＴと、
アノードが前記第１のＦＥＴのゲートに接続され、カソードが前記第１のＦＥＴのソースに接続された第１のツェナーダイオードと、
アノードが前記第２のＦＥＴのソースに接続され、カソードが前記第２のＦＥＴのゲートに接続された第２のツェナーダイオードと、
駆動信号を昇圧する昇圧回路の出力端と前記第１のＦＥＴのゲートとに接続された第１の抵抗と、
前記昇圧回路の出力端と前記第２のＦＥＴのゲートとに接続された第２の抵抗と、
前記第１の抵抗に並列に接続された第１のスピードアップコンデンサと、
前記第２の抵抗に並列に接続された第２のスピードアップコンデンサと、
アノードが前記昇圧回路の出力端に接続され、カソードが前記第１のＦＥＴのゲートに接続された第１のダイオードと、
アノードが前記第２のＦＥＴのゲートに接続され、カソードが前記昇圧回路の出力端に接続された第２のダイオードと、を備え、
前記第１のＦＥＴのソースは、高圧側に接続され、
前記第１のＦＥＴのドレインは、前記第２のＦＥＴのドレインに接続され、
前記第２のＦＥＴのソースは、グランドに接続され、
前記第１及び第２のスピードアップコンデンサの静電容量は、それぞれ、前記第１及び第２のＦＥＴのゲート−ソース間の寄生コンデンサの静電容量以上であることを特徴とする。 In order to solve the above problem, a drive circuit for an ink jet head according to claim 1 is provided.
A first FET on the push side and a second FET on the pull side that drive an actuator for ejecting ink ; and
A first Zener diode having an anode connected to the gate of the first FET and a cathode connected to the source of the first FET;
A second Zener diode having an anode connected to the source of the second FET and a cathode connected to the gate of the second FET;
A first resistor connected to an output terminal of a booster circuit for boosting a drive signal and a gate of the first FET;
A second resistor connected to the output terminal of the booster circuit and the gate of the second FET;
A first speed-up capacitor connected in parallel to the first resistor;
A second speed-up capacitor connected in parallel with the second resistor;
A first diode having an anode connected to the output terminal of the booster circuit and a cathode connected to the gate of the first FET;
A second diode having an anode connected to the gate of the second FET and a cathode connected to the output terminal of the booster circuit ;
The source of the first FET is connected to the high voltage side,
The drain of the first FET is connected to the drain of the second FET;
The source of the second FET is connected to ground ,
The capacitances of the first and second speed-up capacitors are respectively greater than or equal to the capacitance of the parasitic capacitor between the gate and source of the first and second FETs .

請求項２に記載の発明は、請求項１に記載のインクジェットヘッドの駆動回路において、
前記第１及び第２のスピードアップコンデンサの静電容量は、前記アクチュエータの負荷の大きさに応じて調整されていることを特徴とする。 According to a second aspect of the present invention, in the drive circuit for an ink jet head according to the first aspect ,
Capacitance of the first and second speed-up capacitor is characterized in that it is adjusted according to the magnitude of the load of the actuator.

請求項３に記載の発明のインクジェットヘッドの駆動信号出力回路は、
請求項１又は２に記載のインクジェットヘッドの駆動回路を複数備え、
前記複数の駆動回路は、それぞれ、前記昇圧回路を備えることを特徴とする。 The drive signal output circuit of the ink jet head according to the invention of claim 3
A plurality of drive circuits for the inkjet head according to claim 1 or 2 ,
It said plurality of drive circuits, respectively, characterized in that it comprises the boosting circuit.

請求項４に記載の発明のインクジェットヘッドの駆動信号出力回路は、
請求項１又は２に記載のインクジェットヘッドの駆動回路を複数備え、
前記複数の駆動回路の少なくとも一つは、前記昇圧回路を備え、
前記複数の駆動回路は、それぞれ、前記昇圧回路から出力された駆動信号をオン／オフする回路素子を備えることを特徴とする。 The drive signal output circuit of the inkjet head according to the invention of claim 4
A plurality of drive circuits for the inkjet head according to claim 1 or 2 ,
At least one of the plurality of drive circuits includes the booster circuit,
It said plurality of drive circuits, respectively, characterized in that it comprises a circuit element to turn on / off the driving signal outputted from the booster circuit.

請求項５に記載の発明のインクジェットヘッドは、
請求項３又は４に記載のインクジェットヘッドの駆動信号出力回路を備え、
前記アクチュエータは、複数であり、
前記複数の駆動回路は、前記複数のアクチュエータをそれぞれ駆動することを特徴とする。 The inkjet head of the invention according to claim 5
A drive signal output circuit for an inkjet head according to claim 3 or 4 ,
The actuator is plural ,
It said plurality of drive circuits, and drives the plurality of actuators, respectively.

本発明によれば、出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現できる。   According to the present invention, it is possible to realize an inexpensive drive circuit, drive signal output circuit, and inkjet head in which the delay of the output drive signal is reduced and the size is reduced.

本発明の実施の形態の駆動回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the drive circuit of embodiment of this invention. （ａ）は、時定数の付与前であるＭＯＳＦＥＴ入力時の駆動信号の波形を示す図である。（ｂ）は、時定数の付与後であるＭＯＳＦＥＴからの出力時の駆動信号の波形を示す図である。(A) is a figure which shows the waveform of the drive signal at the time of MOSFET input before the provision of a time constant. (B) is a figure which shows the waveform of the drive signal at the time of the output from MOSFET after provision of a time constant. インクジェットプリンタの概略構成を示す図である。It is a figure which shows schematic structure of an inkjet printer. 駆動回路部及びその周辺の回路の概略構成を示す図である。It is a figure which shows schematic structure of a drive circuit part and its peripheral circuit. 実施の形態の駆動信号出力回路及びアクチュエータ部の構成を示す回路図である。It is a circuit diagram which shows the structure of the drive signal output circuit and actuator part of embodiment. （ａ）は、第１の状態のインクジェットヘッドの断面図である。（ｂ）は、第２の状態のインクジェットヘッドの断面図である。（ｃ）は、第３の状態のインクジェットヘッドの断面図である。(A) is sectional drawing of the inkjet head of a 1st state. (B) is sectional drawing of the inkjet head of a 2nd state. (C) is sectional drawing of the inkjet head of a 3rd state. 変形例の駆動信号出力回路及びアクチュエータ部の構成を示す回路図である。It is a circuit diagram which shows the structure of the drive signal output circuit and actuator part of a modification. 従来の第１の駆動回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional 1st drive circuit. 従来の第２の駆動回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional 2nd drive circuit.

添付図面を参照して本発明に係る実施の形態及びその変形例を順に詳細に説明する。なお、本発明は、図示例に限定されるものではない。   Embodiments and modifications according to the present invention will be described in detail in order with reference to the accompanying drawings. The present invention is not limited to the illustrated example.

（実施の形態）
図１〜図６を参照して、本発明に係る実施の形態を説明する。先ず、図１を参照して、本実施の形態の駆動回路３０を説明する。図１に、本実施の形態の駆動回路３０の構成を示す。 (Embodiment)
Embodiments according to the present invention will be described with reference to FIGS. First, the drive circuit 30 of this embodiment will be described with reference to FIG. FIG. 1 shows the configuration of the drive circuit 30 of the present embodiment.

駆動回路３０は、インクジェットプリンタのインクジェットヘッドの容量性負荷としてのアクチュエータを駆動するための駆動回路である。駆動回路３０は、昇圧回路３１と、第１のＦＥＴとしてのＭＯＳＦＥＴ３２、第２のＦＥＴとしてのＭＯＳＦＥＴ３３と、第１の抵抗としての抵抗３６、第２の抵抗としての抵抗３７と、第１のツェナーダイオードとしてのツェナーダイオード３８、第２のツェナーダイオードとしてのツェナーダイオード３９と、第１のダイオードとしてのダイオード４０、第２のダイオードとしての４１と、第１のスピードアップコンデンサとしてのスピードアップコンデンサ４２、第２のスピードアップコンデンサとしてのスピードアップコンデンサ４３と、を備える。   The drive circuit 30 is a drive circuit for driving an actuator as a capacitive load of the inkjet head of the inkjet printer. The drive circuit 30 includes a booster circuit 31, a MOSFET 32 as a first FET, a MOSFET 33 as a second FET, a resistor 36 as a first resistor, a resistor 37 as a second resistor, and a first Zener A Zener diode 38 as a diode, a Zener diode 39 as a second Zener diode, a diode 40 as a first diode, 41 as a second diode, a speed-up capacitor 42 as a first speed-up capacitor, And a speed-up capacitor 43 as a second speed-up capacitor.

昇圧回路３１の駆動信号の入力端子としてのノードＮ１は、後述する波形作成部５２の出力端子に接続されている。昇圧回路３１の出力端子は、抵抗３６を介してＭＯＳＦＥＴ３２のゲートに接続されており、また抵抗３７を介してＭＯＳＦＥＴ３３のゲートに接続されている。昇圧回路３１は、ＧＮＤ（グランド）と、電源電圧としての後述する電圧制御部５３の出力端子と、に接続されている。この電源電圧を２４［Ｖ］とする。   A node N1 as an input terminal for a drive signal of the booster circuit 31 is connected to an output terminal of a waveform generator 52 described later. The output terminal of the booster circuit 31 is connected to the gate of the MOSFET 32 through the resistor 36 and is connected to the gate of the MOSFET 33 through the resistor 37. The booster circuit 31 is connected to GND (ground) and an output terminal of a voltage control unit 53 described later as a power supply voltage. This power supply voltage is set to 24 [V].

ＭＯＳＦＥＴ３２は、プッシュ側のＰＭＯＳＦＥＴである。ＭＯＳＦＥＴ３３は、プル側のＮＭＯＳＦＥＴである。ＭＯＳＦＥＴ３２のソースは、電圧制御部５３（電源電圧）に接続されている。ＭＯＳＦＥＴ３３のソースは、ＧＮＤに接続されている。ＭＯＳＦＥＴ３２，３３のドレインは、互いに接続され、駆動回路３０の出力端子（ノードＮ２）となり、後述するアクチュエータ部２２に接続されている。ＭＯＳＦＥＴ３２，３３には、それぞれ、ゲート−ソース間に、寄生コンデンサ３４，３５が発生する。   The MOSFET 32 is a push-side PMOSFET. The MOSFET 33 is a pull-side NMOSFET. The source of the MOSFET 32 is connected to the voltage control unit 53 (power supply voltage). The source of the MOSFET 33 is connected to GND. The drains of the MOSFETs 32 and 33 are connected to each other, become the output terminal (node N2) of the drive circuit 30, and are connected to an actuator unit 22 described later. In the MOSFETs 32 and 33, parasitic capacitors 34 and 35 are generated between the gate and the source, respectively.

ツェナーダイオード３８は、ＭＯＳＦＥＴ３２のゲート−ソース間に並列に接続されている。ツェナーダイオード３８のアノードは、ＭＯＳＦＥＴ３２のゲートに接続されている。ツェナーダイオード３８のカソードは、ＭＯＳＦＥＴ３２のソースに接続されている。ツェナーダイオード３９は、ＭＯＳＦＥＴ３３のゲート−ソース間に並列に接続されている。ツェナーダイオード３９のアノードは、ＧＮＤに接続されている。ツェナーダイオード３９のカソードは、ＭＯＳＦＥＴ３３のゲートに接続されている。   The Zener diode 38 is connected in parallel between the gate and source of the MOSFET 32. The anode of the Zener diode 38 is connected to the gate of the MOSFET 32. The cathode of the Zener diode 38 is connected to the source of the MOSFET 32. The Zener diode 39 is connected in parallel between the gate and source of the MOSFET 33. The anode of the Zener diode 39 is connected to GND. The cathode of the Zener diode 39 is connected to the gate of the MOSFET 33.

ダイオード４０は、抵抗３６に並列に接続されている。ダイオード４０のアノードは、昇圧回路３１の出力端子に接続されている。ダイオード４０のカソードは、ＭＯＳＦＥＴ３２のゲートに接続されている。ダイオード４１は、抵抗３７に並列に接続されている。ダイオード４１のアノードは、ＭＯＳＦＥＴ３３のゲートに接続されている。ダイオード４１のカソードは、昇圧回路３１の出力端子に接続されている。スピードアップコンデンサ４２は、抵抗３６に並列に接続されている。スピードアップコンデンサ４３は、抵抗３７に並列に接続されている。   The diode 40 is connected to the resistor 36 in parallel. The anode of the diode 40 is connected to the output terminal of the booster circuit 31. The cathode of the diode 40 is connected to the gate of the MOSFET 32. The diode 41 is connected to the resistor 37 in parallel. The anode of the diode 41 is connected to the gate of the MOSFET 33. The cathode of the diode 41 is connected to the output terminal of the booster circuit 31. The speed-up capacitor 42 is connected in parallel with the resistor 36. The speed-up capacitor 43 is connected to the resistor 37 in parallel.

昇圧回路３１は、波形作成部５２から３．３［Ｖ］でノードＮ１に入力された、ＭＯＳＦＥＴ３２，３３を制御する駆動信号を、電源電圧の２４［Ｖ］に昇圧する。ＭＯＳＦＥＴ３２，３３は、ゲートに入力された駆動信号を反転してノードＮ２に出力する。   The booster circuit 31 boosts the drive signal for controlling the MOSFETs 32 and 33 input to the node N1 at 3.3 [V] from the waveform generator 52 to the power supply voltage of 24 [V]. MOSFETs 32 and 33 invert the drive signal input to the gate and output the inverted signal to node N2.

ダイオード４０，４１及びスピードアップコンデンサ４２，４３がない場合を考えると、寄生コンデンサ３４，３５の静電容量をＣｋとした場合に、ＭＯＳＦＥＴ３２の応答時間に、時定数＝ＲＣ＝（抵抗３６の抵抗値）×Ｃｋの遅延が発生する。同様に、ＭＯＳＦＥＴ３３の応答時間に、時定数＝（抵抗３７の抵抗値）×Ｃｋの遅延が発生する。   Considering the case where the diodes 40 and 41 and the speed-up capacitors 42 and 43 are not provided, the time constant = RC = (the resistance of the resistor 36) in the response time of the MOSFET 32 when the capacitance of the parasitic capacitors 34 and 35 is Ck. Value) × Ck delay occurs. Similarly, a delay of time constant = (resistance value of the resistor 37) × Ck occurs in the response time of the MOSFET 33.

図２（ａ）に、時定数の付与前であるＭＯＳＦＥＴ３２，３３入力時の駆動信号の波形Ｗ１を示す。図２（ｂ）に、時定数の付与後であるＭＯＳＦＥＴ３２，３３からの出力時の駆動信号の波形Ｗ２を示す。図２（ａ）に示すとおり、時定数の付与前であれば駆動信号の波形Ｗ１の立ち上がり及び立ち下がりが急峻に変位しているが、時定数が付与されれば図２（ｂ）に示すとおりＭＯＳＦＥＴ３２，３３により反転された波形Ｗ２の立ち下がり及び立ち上がりが時定数だけ時間を要して変位することになる。波形Ｗ２において、波形の立ち下がり時に遅延Ｕ１が発生し、波形の立ち上がり時に遅延Ｕ２が発生している。   FIG. 2A shows a waveform W1 of the drive signal when the MOSFETs 32 and 33 are input before the time constant is given. FIG. 2B shows a waveform W2 of the drive signal at the time of output from the MOSFETs 32 and 33 after the time constant is given. As shown in FIG. 2A, the rise and fall of the waveform W1 of the drive signal are steeply displaced before the time constant is applied, but as shown in FIG. 2B when the time constant is applied. As described above, the fall and rise of the waveform W2 inverted by the MOSFETs 32 and 33 are displaced by time constant by time. In the waveform W2, a delay U1 occurs when the waveform falls, and a delay U2 occurs when the waveform rises.

スピードアップコンデンサ４２は、ＭＯＳＦＥＴ３２をオン（駆動信号がハイ→ロー）する際に、瞬間的に無限大の電流が流せて、寄生コンデンサ３４を放電する。スピードアップコンデンサ４３は、ＭＯＳＦＥＴ３３をオン（駆動信号がロー→ハイ）する際に瞬間的に無限大の電流が流せて、寄生コンデンサ３５を充電する。ダイオード４０は、ＭＯＳＦＥＴ３２をオフ（駆動信号がロー→ハイ）する際に、抵抗３６を通るラインよりも速く電流を流して、寄生コンデンサ３４を充電する。ダイオード４１は、ＭＯＳＦＥＴ３３をオフ（駆動信号がハイ→ロー）する際に、抵抗３７を通るラインよりも速く電流を流して、寄生コンデンサ３５を放電する。このため、スピードアップコンデンサ４２，４３、ダイオード４０，４１により、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が低減される。   When the MOSFET 32 is turned on (the drive signal is changed from high to low), the speed-up capacitor 42 instantaneously allows an infinite current to flow and discharge the parasitic capacitor 34. The speed-up capacitor 43 charges the parasitic capacitor 35 by allowing an infinite current to flow instantaneously when the MOSFET 33 is turned on (the drive signal changes from low to high). The diode 40 charges the parasitic capacitor 34 by causing a current to flow faster than the line passing through the resistor 36 when the MOSFET 32 is turned off (the drive signal is changed from low to high). The diode 41 discharges the parasitic capacitor 35 by causing a current to flow faster than the line passing through the resistor 37 when the MOSFET 33 is turned off (the drive signal is changed from high to low). For this reason, the response time delay of the MOSFETs 32 and 33 is reduced by the speed-up capacitors 42 and 43 and the diodes 40 and 41.

例えば、抵抗３６，３７の抵抗値が１［ｋΩ］で、寄生コンデンサ３４，３５の静電容量Ｃｋが０．０１［μＦ］であった場合に、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が１００［ｎｓ］まで改善されることが分かった。   For example, when the resistance value of the resistors 36 and 37 is 1 [kΩ] and the electrostatic capacitance Ck of the parasitic capacitors 34 and 35 is 0.01 [μF], the response time delay of the MOSFETs 32 and 33 is 100 [ ns].

このように、スピードアップコンデンサ４２，４３の静電容量を、寄生コンデンサ３４，３５の静電容量Ｃｋと同じ０．０１［μＦ］とすると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が１００［ｎｓ］まで改善される。また、スピードアップコンデンサ４２，４３の静電容量を、０．００１［μＦ］とすると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が５００［ｎｓ］となる。さらに、スピードアップコンデンサ４２，４３の静電容量を、０．１［μＦ］とすると、ＭＯＳＦＥＴ３２，３３の応答時間の遅延が５０［ｎｓ］まで改善される。これにより、駆動信号の波形のタイミング（遅延）をスピードアップコンデンサ４２，４３の静電容量で調整できる。また、これにより、スピードアップコンデンサ４２，４３の静電容量を、寄生コンデンサ３４，３５の静電容量Ｃｋ以上にするのが好ましい。   As described above, when the capacitances of the speed-up capacitors 42 and 43 are set to 0.01 [μF] which is the same as the capacitance Ck of the parasitic capacitors 34 and 35, the delay of the response time of the MOSFETs 32 and 33 is 100 [ns]. Will be improved. If the capacitances of the speed-up capacitors 42 and 43 are 0.001 [μF], the response time delay of the MOSFETs 32 and 33 is 500 [ns]. Furthermore, when the capacitance of the speed-up capacitors 42 and 43 is 0.1 [μF], the delay of the response time of the MOSFETs 32 and 33 is improved to 50 [ns]. Thereby, the timing (delay) of the waveform of the drive signal can be adjusted by the capacitance of the speed-up capacitors 42 and 43. Moreover, it is preferable that the electrostatic capacitances of the speed-up capacitors 42 and 43 are set to be equal to or higher than the electrostatic capacitance Ck of the parasitic capacitors 34 and 35.

電源電圧が２４［Ｖ］で、ツェナー電圧が１８［Ｖ］のツェナーダイオード３８，３９と、４７０［Ω］の抵抗３６，３７と、を使うと、抵抗３６，３７の両端には６（＝２４−１８）［Ｖ］の電圧がかかる。このとき、抵抗３６，３７の消費電力は、Ｖ^２／Ｒより、７６［ｍＷ］となるので、０．１［Ｗ］品を使うのが限界である。 When zener diodes 38 and 39 having a power supply voltage of 24 [V] and a zener voltage of 18 [V] and resistors 370 and 37 of 470 [Ω] are used, 6 (= 24-18) A voltage of [V] is applied. At this time, the power consumption of the resistors 36 and 37 is 76 [mW] from V ² / R.

また、ツェナーダイオード３８，３９には、１２．７［ｍＡ］の電流が流れるので、１２．７［ｍＡ］×１８［Ｖ］＝２２８．６［ｍＷ］となり、およそ２００［ｍＷ］もの発熱となる。発熱が大きいと、駆動回路３０を小型化できない。駆動回路３０を小型化するためには、表１の結果から、抵抗３６，３７の抵抗値を１．５［ｋΩ］とすると、消費電力が０．０２４［Ｗ］となり、抵抗３６，３７に１００５サイズ（１［ｍｍ］×０．５［ｍｍ］）（１／１６Ｗ）の物が使える。   In addition, since a current of 12.7 [mA] flows through the Zener diodes 38 and 39, 12.7 [mA] × 18 [V] = 228.6 [mW], which is about 200 [mW] heat generation. Become. If the heat generation is large, the drive circuit 30 cannot be downsized. In order to reduce the size of the drive circuit 30, from the results shown in Table 1, when the resistance values of the resistors 36 and 37 are 1.5 [kΩ], the power consumption becomes 0.024 [W]. 1005 size (1 [mm] x 0.5 [mm]) (1 / 16W) can be used.

ツェナーダイオード３８，３９に、ＲＯＨＭのＴＦＺ２０Ｂ（１０［ｍＡ］、５００［ｍＷ］）を使えば、１２．７［ｍＡ］×１８［Ｖ］＝２２８．６［ｍＷ］でも使用することができる。ツェナーダイオード３８，３９を小さくするために、ＲＯＨＭのＶＤＺ１８Ｂ（２［ｍＡ］、１００［ｍＷ］）を使うとすれば、表１の結果から、１．２［ｋΩ］以下にすることが必要であり、マージンを考えると、１．５［ｋΩ］で７２［ｍＷ］あたりがよい。   If the HMZ TFZ20B (10 [mA], 500 [mW]) is used for the Zener diodes 38 and 39, 12.7 [mA] × 18 [V] = 228.6 [mW] can be used. If the ROHM VDZ18B (2 [mA], 100 [mW]) is used in order to reduce the Zener diodes 38 and 39, it is necessary to make it 1.2 [kΩ] or less from the result of Table 1. Yes, considering the margin, 1.5 [kΩ] is better around 72 [mW].

次に、図３を参照して、駆動回路３０が実装されるインクジェットプリンタ１を説明する。図３に、インクジェットプリンタ１の概略構成を示す。インクジェットプリンタ１は、プリンタ本体２と、プリンタ本体２を下方から支持する支持台３とを備えている。プリンタ本体２の内部には、左右方向に長尺な平板状のプラテン４が設けられている。このプラテン４はシート状の記録媒体を下から平坦状に支持するものである。   Next, the inkjet printer 1 on which the drive circuit 30 is mounted will be described with reference to FIG. FIG. 3 shows a schematic configuration of the inkjet printer 1. The ink jet printer 1 includes a printer main body 2 and a support base 3 that supports the printer main body 2 from below. A flat platen 4 that is elongated in the left-right direction is provided inside the printer body 2. The platen 4 supports a sheet-like recording medium in a flat shape from below.

図３においては、画像が記録される記録媒体を図示していないが、記録媒体は、プリンタ本体２の背面に設けられた搬入口から送り込まれ、プリンタ本体２の内部に配設された搬送機構によってプラテン４に支持された状態でプリンタ本体２の内部を後から前に通過し、プリンタ本体２の外部に搬出されるようになっている。つまり、記録媒体は、搬送機構によってプリンタ本体２の内部を通過するように搬送方向Ｂに搬送される。   In FIG. 3, a recording medium on which an image is recorded is not shown, but the recording medium is fed from a carry-in port provided on the back surface of the printer main body 2 and is provided inside the printer main body 2. By passing through the inside of the printer main body 2 while being supported by the platen 4 from the rear to the front, it is carried out of the printer main body 2. That is, the recording medium is transported in the transport direction B so as to pass through the inside of the printer main body 2 by the transport mechanism.

プラテン４の上方には、プリンタ本体２の内部において左右方向に延在するガイド部材６が配設されている。ガイド部材６にはキャリッジ５が支持されており、このキャリッジ５はガイド部材６に案内されて左右に移動自在とされている。また、駆動機構（図示省略）がキャリッジ５をガイド部材６に沿って走査方向Ａに移動させるようになっている。   Above the platen 4, a guide member 6 extending in the left-right direction inside the printer main body 2 is disposed. A carriage 5 is supported on the guide member 6, and the carriage 5 is guided by the guide member 6 and is movable left and right. A drive mechanism (not shown) moves the carriage 5 in the scanning direction A along the guide member 6.

また、走査方向Ａにおけるプラテン４の右側には、キャリッジ５に搭載されたインクを吐出する複数のインクジェットヘッド２０をメンテナンスするためのメンテナンスユニット７が設けられている。メンテナンスユニット７は、キャリッジ５の移動範囲内であってキャリッジ５の下方に配置されている。また、走査方向Ａにおけるプラテン４の左側には、インクを貯留する複数のインクタンク８が配設されている。複数のインクジェットヘッド２０は走査方向Ａに沿うようにキャリッジ５に搭載されている。   On the right side of the platen 4 in the scanning direction A, a maintenance unit 7 is provided for maintaining a plurality of inkjet heads 20 that eject ink mounted on the carriage 5. The maintenance unit 7 is disposed within the movement range of the carriage 5 and below the carriage 5. In addition, on the left side of the platen 4 in the scanning direction A, a plurality of ink tanks 8 for storing ink are disposed. The plurality of inkjet heads 20 are mounted on the carriage 5 along the scanning direction A.

次いで、図４を参照して、インクジェットヘッド２０のアクチュエータ部２２を動作させる回路構成を説明する。図４に、駆動回路部２５及びその周辺の回路の概略構成を示す。   Next, a circuit configuration for operating the actuator unit 22 of the inkjet head 20 will be described with reference to FIG. FIG. 4 shows a schematic configuration of the drive circuit unit 25 and its peripheral circuits.

インクジェットヘッド２０には、駆動回路部２５及びアクチュエータ部２２が実装される。   A drive circuit unit 25 and an actuator unit 22 are mounted on the inkjet head 20.

制御部５０は、駆動回路部２５、駆動信号調整回路５５及び電圧制御部５３に対する制御信号を作成して出力する。また、この制御部５０には、記録媒体を搬送する搬送機構や、キャリッジ５を走査する駆動機構などが接続されている。駆動信号調整回路５５は、制御部５０からの制御信号に基づいて、アクチュエータ部２２を駆動するための駆動信号の波形を求め、その波形から調整信号を作成して出力する。   The control unit 50 creates and outputs control signals for the drive circuit unit 25, the drive signal adjustment circuit 55, and the voltage control unit 53. The control unit 50 is connected to a transport mechanism that transports the recording medium, a drive mechanism that scans the carriage 5, and the like. The drive signal adjustment circuit 55 obtains the waveform of the drive signal for driving the actuator unit 22 based on the control signal from the control unit 50, and creates and outputs the adjustment signal from the waveform.

駆動回路部２５には、制御部５０に接続されて、制御部５０からの制御信号に基づく波形の駆動信号を出力するデータ制御部５１が設けられている。このデータ制御部５１には、アクチュエータ部２２に対応する駆動信号の波形を作成する波形作成部５２が接続されている。波形作成部５２には、アクチュエータ部２２によりインクを吐出する各ノズル（図示略）に対応するように複数のＡＮＤ素子５２１が搭載されている。ＡＮＤ素子５２１の入力端子には、データ制御部５１と駆動信号調整回路５５とが接続されており、データ制御部５１からの駆動信号及び駆動信号調整回路５５からの調整信号が入力されて、これらの信号が合成されることで、駆動に必要な波形の駆動信号が出力されるようになっている。   The drive circuit unit 25 is provided with a data control unit 51 that is connected to the control unit 50 and outputs a drive signal having a waveform based on a control signal from the control unit 50. The data controller 51 is connected to a waveform generator 52 that generates a waveform of a drive signal corresponding to the actuator unit 22. A plurality of AND elements 521 are mounted on the waveform creating unit 52 so as to correspond to each nozzle (not shown) that ejects ink by the actuator unit 22. The data control unit 51 and the drive signal adjustment circuit 55 are connected to the input terminal of the AND element 521, and the drive signal from the data control unit 51 and the adjustment signal from the drive signal adjustment circuit 55 are input thereto. By synthesizing these signals, a drive signal having a waveform necessary for driving is output.

一方、電圧制御部５３は、制御部５０に接続されて、制御部５０からの制御信号に基づいて電圧値を決定するようになっている。この電圧制御部５３には、制御部５０からの制御信号をアナログ信号に変換するＤ／Ａコンバータ５３１と、Ｄ／Ａコンバータ５３１からのアナログ信号を所定の電圧値まで増幅するための増幅器５３２とが、各ノズル（図示略）に対応するように複数設けられている。この増幅器５３２の入力端子にはオフセット用の電力を供給するオフセット用電源５６及びＤ／Ａコンバータ５３１が接続されている。   On the other hand, the voltage control unit 53 is connected to the control unit 50 and determines a voltage value based on a control signal from the control unit 50. The voltage control unit 53 includes a D / A converter 531 that converts a control signal from the control unit 50 into an analog signal, and an amplifier 532 that amplifies the analog signal from the D / A converter 531 to a predetermined voltage value. Are provided so as to correspond to each nozzle (not shown). An offset power source 56 for supplying offset power and a D / A converter 531 are connected to the input terminal of the amplifier 532.

そして、駆動回路部２５には、波形作成部５２からの駆動信号及び電圧制御部５３からの電圧値を合成して、各ノズル２１に独立した波形の駆動信号を発生させるための駆動信号出力回路５４が設けられている。この駆動信号出力回路５４には、複数の駆動回路３０としての駆動回路３０１，３０２，…，３０ｎが設けられている。駆動回路３０１，３０２，…，３０ｎの入力端子には、それぞれ波形作成部５２の複数のＡＮＤ素子５２１の出力端子及び電圧制御部５３の複数の増幅器５３２の出力端子が接続されている。駆動回路３０１，３０２，…，３０ｎの出力端子には、後述するアクチュエータ部２２の電極２９１，２９２，…，２９ｎが接続されている。   The drive circuit unit 25 synthesizes the drive signal from the waveform generation unit 52 and the voltage value from the voltage control unit 53 and generates a drive signal having an independent waveform for each nozzle 21. 54 is provided. The drive signal output circuit 54 is provided with drive circuits 301, 302,..., 30n as a plurality of drive circuits 30. The input terminals of the drive circuits 301, 302,..., 30n are connected to the output terminals of the AND elements 521 of the waveform generator 52 and the output terminals of the amplifiers 532 of the voltage controller 53, respectively. .., 30n are connected to electrodes 291, 292,..., 29n of the actuator section 22 to be described later, to output terminals of the drive circuits 301, 302,.

次いで、図５を参照して、駆動信号出力回路５４の構成を説明する。図５に、本実施の形態の駆動信号出力回路５４及びアクチュエータ部２２の回路構成を示す。   Next, the configuration of the drive signal output circuit 54 will be described with reference to FIG. FIG. 5 shows a circuit configuration of the drive signal output circuit 54 and the actuator unit 22 of the present embodiment.

駆動信号出力回路５４は、駆動回路３０１，３０２，…，３０ｎを備える。各駆動回路３０１，３０２，…，３０ｎは、図１の駆動回路３０と同様の構成である。駆動回路３０１，３０２，…，３０ｎにおいて、各ノードＮ１は、波形作成部５２（ＡＮＤ素子５２１）の出力端に接続されている。駆動回路３０１，３０２，…，３０ｎにおいて、昇圧回路３１等の電源電圧の入力端が、電圧制御部５３（増幅器５３２）の出力端に接続されている。駆動回路３０１，３０２，…，３０ｎにおいて、各ノードＮ２は、アクチュエータ部２２の入力端に接続されている。   The drive signal output circuit 54 includes drive circuits 301, 302,. Each of the drive circuits 301, 302,..., 30n has the same configuration as that of the drive circuit 30 in FIG. In the drive circuits 301, 302,..., 30n, each node N1 is connected to the output terminal of the waveform creation unit 52 (AND element 521). In the drive circuits 301, 302,..., 30n, the power supply voltage input terminal of the booster circuit 31 or the like is connected to the output terminal of the voltage control unit 53 (amplifier 532). In the drive circuits 301, 302,..., 30n, each node N2 is connected to the input end of the actuator unit 22.

図５において、アクチュエータ部２２の容量性負荷としての複数のアクチュエータ（後述する圧電素子の隔壁２７１，２７２，…）を、コンデンサ２２１，２２２，…，２２（ｎ−１）、抵抗６０１，６０２，…，６０（ｎ−１），７０１，７０２，…，７０（ｎ−１）で電気的に模式して表している。抵抗６０１、コンデンサ２２１、抵抗７０１が直列に接続され、抵抗６０１の一端が駆動回路３０１のノードＮ２に接続されており、抵抗７０１の一端が駆動回路３０２のノードＮ２に接続されている。同様にして、抵抗６０２、コンデンサ２２２、抵抗７０２、…、抵抗６０（ｎ−１）、コンデンサ２２（ｎ−１）、抵抗７０（ｎ−１）が、駆動回路３０２〜３０ｎのノードＮ２に接続されている。   In FIG. 5, a plurality of actuators (piezoelectric partition walls 271, 272,... Described later) as capacitive loads of the actuator unit 22 are replaced by capacitors 221, 222,. ..., 60 (n-1), 701, 702, ..., 70 (n-1) are schematically represented electrically. A resistor 601, a capacitor 221, and a resistor 701 are connected in series. One end of the resistor 601 is connected to the node N2 of the driver circuit 301, and one end of the resistor 701 is connected to the node N2 of the driver circuit 302. Similarly, the resistor 602, the capacitor 222, the resistor 702,..., The resistor 60 (n-1), the capacitor 22 (n-1), and the resistor 70 (n-1) are connected to the node N2 of the drive circuits 302 to 30n. Has been.

次いで、図６を参照して、アクチュエータ部２２の装置構成及び動作を説明する。図６（ａ）に、第１の状態のインクジェットヘッド２０の断面を示す。図６（ｂ）に、第２の状態のインクジェットヘッド２０の断面を示す。図６（ｃ）に、第３の状態のインクジェットヘッド２０の断面を示す。   Next, the device configuration and operation of the actuator unit 22 will be described with reference to FIG. FIG. 6A shows a cross section of the inkjet head 20 in the first state. FIG. 6B shows a cross section of the inkjet head 20 in the second state. FIG. 6C shows a cross section of the inkjet head 20 in the third state.

図６（ａ）に示すように、インクジェットヘッド２０は、カバープレート２４と基板２６との間に、アクチュエータ部２２の各アクチュエータとしてのＰＺＴ（Lead Zirconate Titanate）等の圧電材料からなる複数の隔壁２７１，２７２，…で隔てられた複数の圧力室２８１，２８２，…が多数並設されたせん断モード方式のインクジェットヘッドとする。図６（ａ）では多数の圧力室２８１，２８２，…の一部である３本（２８１，２８２，２８３）が示されている。圧力室２８１，２８２，…の一端（以下、これをノズル端という場合がある）はノズル形成部材（図示略）に形成されたノズル（図示略）につながり、他端（マニホールド端）はインク供給口（図示略）を経て、インクチューブ（図示略）によってインクタンク（図示略）に接続されている。   As shown in FIG. 6A, the inkjet head 20 includes a plurality of partition walls 271 made of a piezoelectric material such as PZT (Lead Zirconate Titanate) as each actuator of the actuator unit 22 between the cover plate 24 and the substrate 26. , 272,... Are a shear mode type inkjet head in which a plurality of pressure chambers 281, 282,. FIG. 6A shows three (281, 282, 283) which are a part of a number of pressure chambers 281, 282,. One end of the pressure chambers 281, 282,... (Hereinafter sometimes referred to as a nozzle end) is connected to a nozzle (not shown) formed on a nozzle forming member (not shown), and the other end (manifold end) is supplied with ink. The ink tank (not shown) is connected to an ink tank (not shown) through an opening (not shown).

そして、各圧力室２８１，２８２，…内の隔壁２７１，２７２，…表面には両隔壁２７１，２７２，…の上方から基板２６の底面に亘って繋がる電極２９１，２９２，…が密着形成され、各電極２９１，２９２，…は、異方導電性フィルムとフレキシブルケーブルとを介して、駆動回路３０としての駆動回路３０１，３０２，…に接続されている。各隔壁２７１，２７２，…は、図６（ａ）の矢印で示すように分極方向が異なる２枚の圧電材料２７ａ，２７ｂによって構成されている。但し、隔壁２７１，２７２，…の圧電材料は、圧電材料２７ａ又は圧電材料２７ｂのみであってもよい。   In the pressure chambers 281, 282,..., Electrodes 291, 292,... Are formed in close contact with the surfaces of the partition walls 271, 272,. Each of the electrodes 291, 292,... Is connected to a drive circuit 301, 302,... As the drive circuit 30 via an anisotropic conductive film and a flexible cable. Each of the partition walls 271, 272,... Is constituted by two piezoelectric materials 27a, 27b having different polarization directions as indicated by arrows in FIG. However, the piezoelectric material of the partition walls 271, 272,... May be only the piezoelectric material 27a or the piezoelectric material 27b.

隔壁２７１，２７２，２７３，２７４表面に密着形成された電極２９１，２９２，２９３に駆動回路３０１，３０２，３０３の出力端（抵抗６０１，６０２，６０３）が接続されている。駆動回路３０１，３０２，３０３から出力される駆動信号により、隔壁２７１，２７２，２７３，２７４が変形される。   Output terminals (resistors 601, 602, 603) of the drive circuits 301, 302, 303 are connected to electrodes 291, 292, 293 formed in close contact with the surfaces of the partition walls 271, 272, 273, 274. The partition walls 271, 272, 273, and 274 are deformed by the drive signals output from the drive circuits 301, 302, and 303.

図６（ａ）に示すように、電極２９１，２９２，２９３のいずれにも駆動信号の０［Ｖ］が印加されている時は、隔壁２７１，２７２，２７３，２７４のいずれも変形しない。インクジェットヘッド２０において、電極２９１，２９３に駆動信号の２４［Ｖ］を印加すると共に電極２９２に駆動信号の０［Ｖ］を印加すると、隔壁２７２，２７３を構成する圧電材料の分極方向に直角な方向の電界が生じ、各隔壁２７２，２７３共に、それぞれ圧電材料２７ａ，２７ｂの接合面にズリ変形を生じる。つまり、図６（ｃ）に示すように、隔壁２７２，２７３は互いに内側に向けて変形し、圧力室２８２の容積を収縮して圧力室２８２内に正の圧力が生じる。   As shown in FIG. 6A, when the drive signal 0 [V] is applied to any of the electrodes 291, 292, 293, none of the partition walls 271, 272, 273, 274 is deformed. In the inkjet head 20, when a drive signal of 24 [V] is applied to the electrodes 291 and 293 and a drive signal of 0 [V] is applied to the electrode 292, the direction is perpendicular to the polarization direction of the piezoelectric material constituting the partition walls 272 and 273. An electric field in the direction is generated, and the partition walls 272 and 273 are deformed in the joint surfaces of the piezoelectric materials 27a and 27b, respectively. That is, as shown in FIG. 6C, the partition walls 272 and 273 are deformed inwardly, and the volume of the pressure chamber 282 is contracted to generate a positive pressure in the pressure chamber 282.

また、インクジェットヘッド２０において、電極２９１，２９３に駆動信号の０［Ｖ］を印加すると共に電極２９２に駆動信号の２４［Ｖ］を印加して、圧力室２８２の容積を急激に膨張すると、図６（ｂ）に示すように、圧力室２８２内に大きな負の圧力が生じる。このようにして、各圧力室２８１，２８２，…の膨張及び収縮により、ノズルからインクを吐出する。   In the inkjet head 20, when the drive signal 0 [V] is applied to the electrodes 291 and 293 and the drive signal 24 [V] is applied to the electrode 292, the volume of the pressure chamber 282 is rapidly expanded. As shown in FIG. 6B, a large negative pressure is generated in the pressure chamber 282. In this way, ink is ejected from the nozzles by the expansion and contraction of the pressure chambers 281, 282,.

以上、本実施の形態によれば、駆動回路３０は、ＭＯＳＦＥＴ３２，３３、ツェナーダイオード３８，３９、抵抗３６，３７と、抵抗３６，３７に並列に接続されたスピードアップコンデンサ４２，４３と、を備える。スピードアップコンデンサ４２により、ＭＯＳＦＥＴ３２をオンする際、寄生コンデンサ３４を瞬間的に放電してＭＯＳＦＥＴ３２の応答時間の遅延を低減する。スピードアップコンデンサ４３により、ＭＯＳＦＥＴ３３をオンする際、寄生コンデンサ３５を瞬間的に充電してＭＯＳＦＥＴ３３の応答時間の遅延を低減する。つまり、ＭＯＳＦＥＴ３２，３３から出力される駆動信号の遅延を低減できる。よって、遅延の原因となる抵抗３６，３７の抵抗値を大きくでき、抵抗３６，３７及びツェナーダイオード３８，３９の発熱を低減できるので、抵抗３６，３７及びツェナーダイオード３８，３９に小さな実装面積の物を用いることができる。このため、ＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路３０を実現できる。   As described above, according to the present embodiment, the drive circuit 30 includes the MOSFETs 32 and 33, the Zener diodes 38 and 39, the resistors 36 and 37, and the speed-up capacitors 42 and 43 connected in parallel to the resistors 36 and 37. Prepare. When the MOSFET 32 is turned on by the speed-up capacitor 42, the parasitic capacitor 34 is instantaneously discharged to reduce the delay of the response time of the MOSFET 32. When the MOSFET 33 is turned on by the speed-up capacitor 43, the parasitic capacitor 35 is instantaneously charged to reduce the delay of the response time of the MOSFET 33. That is, the delay of the drive signal output from the MOSFETs 32 and 33 can be reduced. Therefore, the resistance values of the resistors 36 and 37 causing the delay can be increased, and the heat generation of the resistors 36 and 37 and the Zener diodes 38 and 39 can be reduced. Therefore, the resistors 36 and 37 and the Zener diodes 38 and 39 have a small mounting area. Can be used. For this reason, it is possible to realize an inexpensive drive circuit 30 in which the delay of the drive signals output from the MOSFETs 32 and 33 is reduced and the size is reduced.

また、駆動回路３０は、抵抗３６，３７に並列に接続されたダイオード４０，４１を備える。ダイオード４０により、ＭＯＳＦＥＴ３２をオフする際、寄生コンデンサ３４を早く充電してＭＯＳＦＥＴ３２の応答時間の遅延を低減する。ダイオード４１により、ＭＯＳＦＥＴ３３をオフする際、寄生コンデンサ３５を早く放電してＭＯＳＦＥＴ３２の応答時間の遅延を低減する。このため、ＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延をより小さくし且つより小型化した安価な駆動回路３０を実現できる。   The drive circuit 30 also includes diodes 40 and 41 connected in parallel to the resistors 36 and 37. When the MOSFET 32 is turned off by the diode 40, the parasitic capacitor 34 is quickly charged to reduce the delay of the response time of the MOSFET 32. When the MOSFET 33 is turned off by the diode 41, the parasitic capacitor 35 is quickly discharged to reduce the delay of the response time of the MOSFET 32. Therefore, it is possible to realize an inexpensive drive circuit 30 in which the delay of the drive signal output from the MOSFETs 32 and 33 is further reduced and the size is further reduced.

また、駆動回路３０のスピードアップコンデンサ４２，４３の静電容量は、寄生コンデンサ３４，３５の静電容量以上である。このため、ＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延を大きく低減できる。   Further, the capacitances of the speed-up capacitors 42 and 43 of the drive circuit 30 are greater than or equal to the capacitances of the parasitic capacitors 34 and 35. For this reason, the delay of the drive signal output from the MOSFETs 32 and 33 can be greatly reduced.

また、駆動回路３０のスピードアップコンデンサ４２，４３の静電容量は、アクチュエータ部２２の負荷の大きさに応じて調整される。というのは、アクチュエータ部２２の負荷の大きさが大きくなると、その駆動の遅延も大きくなる。このため、アクチュエータ部２２の負荷の大きさに応じてＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延を好ましく調整できる。例えば、１ノズルを駆動する場合の立ち上がりのなまり（遅延）が１０［ｎｓ］しかなくても、２５６ノズルあると、２００［ｎｓ］のなまり（遅延）が発生する。このとき、スピードアップコンデンサの静電容量の値を調整することによって、ノズルの駆動の遅延値を一定にすることができる。   The electrostatic capacities of the speed-up capacitors 42 and 43 of the drive circuit 30 are adjusted according to the load of the actuator unit 22. This is because as the load of the actuator unit 22 increases, the drive delay also increases. For this reason, the delay of the drive signal output from the MOSFETs 32 and 33 can be preferably adjusted according to the magnitude of the load of the actuator unit 22. For example, even when there is only 10 [ns] of the rising edge (delay) when driving one nozzle, if there are 256 nozzles, a round (delay) of 200 [ns] occurs. At this time, the delay value for driving the nozzle can be made constant by adjusting the value of the capacitance of the speed-up capacitor.

また、駆動信号出力回路５４は、駆動回路３０としての駆動回路３０１〜３０ｎを備える。インクジェットヘッド２０は、駆動信号出力回路５４を備える。このため、ＭＯＳＦＥＴ３２，３３から出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動信号出力回路５４及びインクジェットヘッド２０を実現できる。   The drive signal output circuit 54 includes drive circuits 301 to 30n as the drive circuit 30. The inkjet head 20 includes a drive signal output circuit 54. Therefore, it is possible to realize the inexpensive drive signal output circuit 54 and the inkjet head 20 in which the delay of the drive signal output from the MOSFETs 32 and 33 is reduced and the size is reduced.

また、駆動信号出力回路５４の駆動回路３０１〜３０ｎは、それぞれ、昇圧回路３１を備える。このため、駆動回路３０１〜３０ｎのそれぞれに、駆動信号の昇圧レベルを別々に設定できる。   The drive circuits 301 to 30n of the drive signal output circuit 54 each include a booster circuit 31. Therefore, the boost level of the drive signal can be set separately for each of the drive circuits 301 to 30n.

（変形例）
図７を参照して、上記実施の形態の変形例を説明する。図７に、本変形例の駆動信号出力回路５４Ａ及びアクチュエータ部２２の回路構成を示す。 (Modification)
A modification of the above embodiment will be described with reference to FIG. FIG. 7 shows a circuit configuration of the drive signal output circuit 54A and the actuator unit 22 of this modification.

本変形例の装置構成は、上記実施の形態のインクジェットプリンタ１において、駆動信号出力回路５４を図７に示す駆動信号出力回路５４Ａに代えた構成である。このため、上記実施の形態と同じ部材に同じ符号を付すとともに、駆動信号出力回路５４Ａのみを主として説明する。   The apparatus configuration of this modification is a configuration in which the drive signal output circuit 54 is replaced with the drive signal output circuit 54A shown in FIG. 7 in the inkjet printer 1 of the above embodiment. For this reason, the same members as those in the above embodiment are given the same reference numerals, and only the drive signal output circuit 54A will be mainly described.

図７に示すように、駆動信号出力回路５４は、駆動回路８０１，８０２，…，８０ｎを備える。駆動回路８０１は、図５の駆動回路３０１と同様の各部を備え、さらに、回路素子としてのＡＮＤ素子４４を備える。   As shown in FIG. 7, the drive signal output circuit 54 includes drive circuits 801, 802,. The drive circuit 801 includes the same units as those of the drive circuit 301 in FIG. 5, and further includes an AND element 44 as a circuit element.

駆動回路８０１において、ＡＮＤ素子４４の第１の入力端をノードＮ３とする。ＡＮＤ素子４４の第２の入力端は、昇圧回路３１の出力端に接続されている。ＡＮＤ素子４４の出力端は、抵抗３６，３７の一端（入力端）に接続されている。ノードＮ３には、例えば、制御部５０から、データ制御部５１、波形作成部５２を介して、駆動回路８０１をオン／オフするハイアクティブの信号が入力される。ＮＡＮＤ素子４４は、ノードＮ３からの信号がアクティブの場合に、昇圧回路３１から出力された信号を出力する。   In the drive circuit 801, the first input terminal of the AND element 44 is a node N3. The second input terminal of the AND element 44 is connected to the output terminal of the booster circuit 31. The output terminal of the AND element 44 is connected to one end (input terminal) of the resistors 36 and 37. For example, a high active signal for turning on / off the drive circuit 801 is input to the node N3 from the control unit 50 via the data control unit 51 and the waveform creation unit 52. NAND element 44 outputs the signal output from booster circuit 31 when the signal from node N3 is active.

駆動回路８０２は、駆動回路８０１に比べて、昇圧回路３１を備えない。駆動回路８０２のＡＮＤ素子４４の第２の入力端は、駆動回路８０１の昇圧回路３１の出力端に接続されている。駆動回路８０３，…，８０ｎは、駆動回路８０２と同様の構成である。駆動回路８０１，８０２，…，８０ｎの出力端（ノードＮ２）は、それぞれ、抵抗６０１、抵抗７０１及び抵抗６０２、抵抗７０２及び抵抗６０３、…、抵抗７０（ｎ−１）に接続されている。また、１つの昇圧回路３１に対応して、電圧制御部５３の増幅器５３２は、１つとされる。   The drive circuit 802 does not include the booster circuit 31 as compared with the drive circuit 801. The second input terminal of the AND element 44 of the drive circuit 802 is connected to the output terminal of the booster circuit 31 of the drive circuit 801. The drive circuits 803,..., 80n have the same configuration as the drive circuit 802. The output ends (node N2) of the drive circuits 801, 802,..., 80n are connected to the resistors 601, 701 and 602, the resistors 702 and 603,. Corresponding to one booster circuit 31, the number of amplifiers 532 of the voltage control unit 53 is one.

以上、本変形例によれば、駆動信号出力回路５４Ａの駆動回路８０１〜８０ｎは、１つの昇圧回路３１を備え、駆動回路８０１〜８０ｎが、それぞれ、昇圧回路３１から出力された駆動信号をオン／オフするＡＮＤ素子４４を備える。つまり、駆動回路８０１〜８０ｎは、１つの昇圧回路３１を共有する。このため、駆動信号出力回路５４Ａ及びこれを実装したインクジェットヘッド２０の構成を簡単にでき、製造コストを低減できる。   As described above, according to this modification, the drive circuits 801 to 80n of the drive signal output circuit 54A include one booster circuit 31, and each of the drive circuits 801 to 80n turns on the drive signal output from the booster circuit 31. AND element 44 which turns off is provided. That is, the drive circuits 801 to 80n share one booster circuit 31. Therefore, the configuration of the drive signal output circuit 54A and the ink jet head 20 on which the drive signal output circuit 54A is mounted can be simplified, and the manufacturing cost can be reduced.

なお、上記実施の形態及び変形例における記述は、本発明に係る好適な駆動回路、駆動信号出力回路及びインクジェットヘッドの一例であり、これに限定されるものではない。   Note that the descriptions in the above-described embodiments and modifications are examples of a suitable drive circuit, drive signal output circuit, and inkjet head according to the present invention, and the present invention is not limited to this.

上記実施の形態及び変形例では、駆動回路及び駆動信号出力回路が、インクジェットヘッドの容量性負荷としてのアクチュエータを駆動する構成としたが、これに限定されるものではない。駆動回路及び駆動信号出力回路が、他の容量性負荷、抵抗性負荷、モータ等、他の負荷を駆動する構成としてもよい。駆動回路及び駆動信号出力回路は、抵抗性負荷、モータを駆動する際にも、高速なスイッチングが可能である。   In the above embodiment and modification, the drive circuit and the drive signal output circuit are configured to drive the actuator as the capacitive load of the inkjet head, but the present invention is not limited to this. The drive circuit and the drive signal output circuit may be configured to drive other loads such as other capacitive loads, resistive loads, and motors. The drive circuit and the drive signal output circuit can perform high-speed switching even when driving a resistive load and a motor.

また、上記変形例では、駆動信号出力回路５４Ａにおいて、駆動回路８０１のみが昇圧回路３１を備える構成としたが、これに限定されるものではない。駆動回路８０１〜８０ｎの少なくとも２つが、それぞれ、昇圧回路３１を備える構成としてもよい。   In the above modification, only the drive circuit 801 includes the booster circuit 31 in the drive signal output circuit 54A. However, the present invention is not limited to this. At least two of the drive circuits 801 to 80n may each include the booster circuit 31.

また、以上の実施の形態及び変形例における駆動回路、駆動信号出力回路及びインクジェットヘッドを構成する各部の細部構成及び細部動作に関して本発明の趣旨を逸脱することのない範囲で適宜変更可能である。   Further, the detailed configuration and detailed operation of each part of the drive circuit, the drive signal output circuit, and the inkjet head in the above-described embodiments and modifications can be appropriately changed without departing from the spirit of the present invention.

１ インクジェットプリンタ
２ プリンタ本体
３ 支持台
４ プラテン
５ キャリッジ
６ ガイド部材
７ メンテナンスユニット
８ インクタンク
２０ インクジェットヘッド
２２ アクチュエータ部
２２１〜２２（ｎ−１） コンデンサ
６０１〜６０（ｎ−１），７０１〜７０（ｎ−１） 抵抗
５０ 制御部
５１ データ制御部
５２ 波形作成部
５２１ ＡＮＤ素子
５３ 電圧制御部
５３１ Ｄ／Ａコンバータ
５３２ 増幅器
５４，５４Ａ 駆動信号出力回路
５５ 駆動信号調整回路
５６ オフセット用電源
２４ カバープレート
２５ 駆動回路部
２６ 基板
２７１，２７２，… 隔壁
２８１，２８２，… 圧力室
２９１，２９２，… 電極
３０，３０１〜３０ｎ，８０１〜８０ｎ，３０Ａ，３０Ｂ 駆動回路
３１ 昇圧回路
３２，３３ ＭＯＳＦＥＴ
３６，３７ 抵抗
３８，３９ ツェナーダイオード
４０，４１ ダイオード
４２，４３ スピードアップコンデンサ
４４ ＡＮＤ素子 DESCRIPTION OF SYMBOLS 1 Inkjet printer 2 Printer main body 3 Support stand 4 Platen 5 Carriage 6 Guide member 7 Maintenance unit 8 Ink tank 20 Inkjet head 22 Actuator part 221-22 (n-1) Capacitors 601-60 (n-1), 701-70 ( n-1) Resistance 50 Control unit 51 Data control unit 52 Waveform creation unit 521 AND element 53 Voltage control unit 531 D / A converter 532 Amplifiers 54 and 54A Drive signal output circuit 55 Drive signal adjustment circuit 56 Power supply 24 for offset Cover plate 25 Drive circuit section 26 Substrate 271, 272, partition wall 281, 282, ... Pressure chamber 291, 292, ... Electrode 30, 301-30n, 801-80n, 30A, 30B Drive circuit 31 Boost circuit 32, 33 MOSFET
36, 37 Resistance 38, 39 Zener diode 40, 41 Diode 42, 43 Speed-up capacitor 44 AND element

Claims (5)

インクを吐出するためのアクチュエータを駆動するプッシュ側の第１のＦＥＴ及びプル側の第２のＦＥＴと、
アノードが前記第１のＦＥＴのゲートに接続され、カソードが前記第１のＦＥＴのソースに接続された第１のツェナーダイオードと、
アノードが前記第２のＦＥＴのソースに接続され、カソードが前記第２のＦＥＴのゲートに接続された第２のツェナーダイオードと、
駆動信号を昇圧する昇圧回路の出力端と前記第１のＦＥＴのゲートとに接続された第１の抵抗と、
前記昇圧回路の出力端と前記第２のＦＥＴのゲートとに接続された第２の抵抗と、
前記第１の抵抗に並列に接続された第１のスピードアップコンデンサと、
前記第２の抵抗に並列に接続された第２のスピードアップコンデンサと、
アノードが前記昇圧回路の出力端に接続され、カソードが前記第１のＦＥＴのゲートに接続された第１のダイオードと、
アノードが前記第２のＦＥＴのゲートに接続され、カソードが前記昇圧回路の出力端に接続された第２のダイオードと、を備え、
前記第１のＦＥＴのソースは、高圧側に接続され、
前記第１のＦＥＴのドレインは、前記第２のＦＥＴのドレインに接続され、
前記第２のＦＥＴのソースは、グランドに接続され、
前記第１及び第２のスピードアップコンデンサの静電容量は、それぞれ、前記第１及び第２のＦＥＴのゲート−ソース間の寄生コンデンサの静電容量以上であることを特徴とするインクジェットヘッドの駆動回路。 A first FET on the push side and a second FET on the pull side that drive an actuator for ejecting ink ; and
A first Zener diode having an anode connected to the gate of the first FET and a cathode connected to the source of the first FET;
A second Zener diode having an anode connected to the source of the second FET and a cathode connected to the gate of the second FET;
A first resistor connected to an output terminal of a booster circuit for boosting a drive signal and a gate of the first FET;
A second resistor connected to the output terminal of the booster circuit and the gate of the second FET;
A first speed-up capacitor connected in parallel to the first resistor;
A second speed-up capacitor connected in parallel with the second resistor;
A first diode having an anode connected to the output terminal of the booster circuit and a cathode connected to the gate of the first FET;
A second diode having an anode connected to the gate of the second FET and a cathode connected to the output terminal of the booster circuit ;
The source of the first FET is connected to the high voltage side,
The drain of the first FET is connected to the drain of the second FET;
The source of the second FET is connected to ground ,
The inkjet head drive , wherein capacitances of the first and second speed-up capacitors are equal to or greater than a capacitance of a parasitic capacitor between the gate and source of the first and second FETs, respectively. circuit. 前記第１及び第２のスピードアップコンデンサの静電容量は、前記アクチュエータの負荷の大きさに応じて調整されていることを特徴とする請求項１に記載のインクジェットヘッドの駆動回路。 2. The ink jet head drive circuit according to claim 1 , wherein capacitances of the first and second speed-up capacitors are adjusted in accordance with a load of the actuator . 3. 請求項１又は２に記載のインクジェットヘッドの駆動回路を複数備え、
前記複数の駆動回路は、それぞれ、前記昇圧回路を備えることを特徴とするインクジェットヘッドの駆動信号出力回路。 A plurality of drive circuits for the inkjet head according to claim 1 or 2,
The drive signal output circuit for an inkjet head, wherein each of the plurality of drive circuits includes the booster circuit . 請求項１又は２に記載のインクジェットヘッドの駆動回路を複数備え、
前記複数の駆動回路の少なくとも一つは、前記昇圧回路を備え、
前記複数の駆動回路は、それぞれ、前記昇圧回路から出力された駆動信号をオン／オフする回路素子を備えることを特徴とするインクジェットヘッドの駆動信号出力回路。 A plurality of drive circuits for the inkjet head according to claim 1 or 2,
At least one of the plurality of drive circuits includes the booster circuit,
The drive signal output circuit for an inkjet head, wherein each of the plurality of drive circuits includes a circuit element for turning on / off a drive signal output from the booster circuit . 請求項３又は４に記載のインクジェットヘッドの駆動信号出力回路を備え、
前記アクチュエータは、複数であり、
前記複数の駆動回路は、前記複数のアクチュエータをそれぞれ駆動することを特徴とするインクジェットヘッド。 A drive signal output circuit for an inkjet head according to claim 3 or 4,
The actuator is plural,
The ink jet head, wherein the plurality of driving circuits respectively drive the plurality of actuators .

Images