JP5515326B2 - Power supply apparatus, image forming apparatus, and program - Google Patents

Power supply apparatus, image forming apparatus, and program Download PDF

Info

Publication number
JP5515326B2
JP5515326B2 JP2009049543A JP2009049543A JP5515326B2 JP 5515326 B2 JP5515326 B2 JP 5515326B2 JP 2009049543 A JP2009049543 A JP 2009049543A JP 2009049543 A JP2009049543 A JP 2009049543A JP 5515326 B2 JP5515326 B2 JP 5515326B2
Authority
JP
Japan
Prior art keywords
power
power supply
inductors
current
image forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009049543A
Other languages
Japanese (ja)
Other versions
JP2010206941A (en
Inventor
恒一 東
智宏 樽見
幸次郎 末永
秀晃 左納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2009049543A priority Critical patent/JP5515326B2/en
Publication of JP2010206941A publication Critical patent/JP2010206941A/en
Application granted granted Critical
Publication of JP5515326B2 publication Critical patent/JP5515326B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、電源装置、画像形成装置およびプログラムに関する。   The present invention relates to a power supply device, an image forming apparatus, and a program.

特許文献１には、交流電源を入力として全波整流を行う整流部と、前記整流部の出力から分岐した複数の電流経路と、前記複数の電流経路にそれぞれ設けられた複数のインダクタと、前記複数のインダクタのそれぞれの出力電流を統合して直流電圧を生成する直流電圧生成部と、前記交流電源に流れる平均的な電流が正弦波状となるように、前記複数のインダクタに流れる電流をスイッチングによって制御するスイッチング部とを有する電源装置であって、前記スイッチング部は、前記スイッチングによる制御を、前記複数のインダクタ毎に互いに異なる位相で行うことを特徴とする技術が開示されている。   Patent Document 1 includes a rectifier that performs full-wave rectification using an AC power supply as an input, a plurality of current paths branched from the output of the rectifier, a plurality of inductors provided in the plurality of current paths, A DC voltage generator that generates a DC voltage by integrating the output currents of the plurality of inductors, and switching the currents that flow through the plurality of inductors so that the average current that flows through the AC power supply is sinusoidal. A power supply apparatus having a switching unit to be controlled is disclosed, wherein the switching unit performs the control by the switching at a phase different from each other for each of the plurality of inductors.

また、特許文献２には、少なくとも第１のスイッチング手段と所定のデューティ比を有する第１の駆動信号を出力して前記第１のスイッチング手段を駆動する第１の制御駆動回路を有する第１のスイッチングコンバータと、前記第１のスイッチングコンバータと並列に接続された少なくとも第２のスイッチング手段と所定のオン期間を有する第２の駆動信号を出力して前記第２のスイッチング手段を駆動する第２の制御駆動回路を有する第２のスイッチングコンバータと、第１および第２のコンデンサと、前記第１の駆動信号の立ち上がりに同期して前記第１のコンデンサを繰り返し充放電すると共に前記第１のコンデンサを充電する時は前記第２のコンデンサを放電し、前記第１のコンデンサを放電する時は前記第２のコンデンサを充電する充放電回路とから構成され、前記第２の制御駆動回路の第２の駆動信号の出力は、前記第１および第２のコンデンサの電圧を比較し両電圧差の反転に同期して行われるインターリーブ方式スイッチングコンバータが開示されている。   Further, Patent Document 2 includes a first control drive circuit that outputs a first drive signal having a predetermined duty ratio with at least a first switching means to drive the first switching means. A second converter driving the second switching means by outputting a second drive signal having a predetermined ON period and a switching converter, at least a second switching means connected in parallel with the first switching converter; A second switching converter having a control drive circuit, first and second capacitors, the first capacitor is repeatedly charged and discharged in synchronization with a rise of the first drive signal, and the first capacitor is When charging, the second capacitor is discharged, and when discharging the first capacitor, the second capacitor is charged. And an output of the second drive signal of the second control drive circuit is performed in synchronization with the inversion of the voltage difference by comparing the voltages of the first and second capacitors. A system switching converter is disclosed.

また、特許文献３には、交流電源から入力する交流を全波整流する整流回路と、該整流回路の出力が入力されるトランスの一次巻線と直列に接続したスイッチング素子をオン／オフすることによって前記トランスの二次巻線に誘起される電圧を整流平滑して出力するＤＣ／ＤＣコンバータとからなる直流電源装置において、前記ＤＣ／ＤＣコンバータのスイッチング素子を並列に複数設けると共に、前記ＤＣ／ＤＣコンバータの出力電流または該電流に比例する電流を検出する電流検出手段と、該電流検出手段によって検出された電流値が予め設定した値より小さいときに、前記複数のスイッチング素子のうち１つを除く他のスイッチング素子をオフのままの非動作状態にする第１の非動作制御手段とを設け、さらに、前記整流回路と前記ＤＣ／ＤＣコンバータとの間にスイッチング素子をオン／オフすることによって力率を改善するＰｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ回路（以下、「ＰＦＣ回路」という。）を設け、該ＰＦＣ回路のスイッチング素子を並列に複数設けると共に、前記電流検出手段によって検出された電流値が予め設定した値より小さいときに、前記ＰＦＣ回路の複数のスイッチング素子のうち１つを除いて他のスイッチング素子をオフのまま非動作状態にする第２の非動作制御手段を設けたことを特徴とする技術が開示されている。   In Patent Document 3, a rectifying circuit for full-wave rectification of alternating current input from an alternating current power supply and a switching element connected in series with a primary winding of a transformer to which the output of the rectifying circuit is input are turned on / off. In the DC power supply device comprising a DC / DC converter that rectifies and smoothes the voltage induced in the secondary winding of the transformer by a plurality of switching elements of the DC / DC converter are provided in parallel, and the DC / DC converter A current detection means for detecting an output current of the DC converter or a current proportional to the current; and when a current value detected by the current detection means is smaller than a preset value, one of the plurality of switching elements is First non-operation control means for bringing the other switching elements other than the non-operating state into an off-state, and further, the rectifier circuit and the D A power factor correction circuit (hereinafter referred to as “PFC circuit”) that improves the power factor by turning on / off the switching element between the DC / DC converter and a plurality of switching elements of the PFC circuit are provided in parallel. When the current value detected by the current detecting means is smaller than a preset value, except for one of the plurality of switching elements of the PFC circuit, the other switching elements are turned off and in a non-operating state. There is disclosed a technique characterized in that two non-operation control means are provided.

さらに、特許文献４には、交流電源から入力する交流を整流する整流回路と、該整流回路から出力される脈流を入力し、その入力電流波形を正弦波に近い波形となるように制御した後整流平滑する力率改善回路と、該力率改善回路から出力される直流電圧を所定の電圧に変換するＤＣ／ＤＣコンバータとを備えた直流電源装置において、前記ＤＣ／ＤＣコンバータの出力電流または該電流に比例する電流の値を検出する電流検出手段と、該電流検出手段によって検出された電流値が予め設定した値より小さい時には前記力率改善回路の力率改善動作を停止させる動作停止制御手段と、を備えたことを特徴とする技術が開示されている。   Furthermore, in Patent Document 4, a rectifier circuit that rectifies an alternating current input from an alternating current power source and a pulsating current output from the rectifier circuit are input, and the input current waveform is controlled to be a waveform close to a sine wave. In a DC power supply device comprising: a power factor correction circuit that performs post-rectification smoothing; and a DC / DC converter that converts a DC voltage output from the power factor correction circuit into a predetermined voltage, an output current of the DC / DC converter or Current detection means for detecting a current value proportional to the current, and operation stop control for stopping the power factor improvement operation of the power factor improvement circuit when the current value detected by the current detection means is smaller than a preset value And a technique characterized by comprising means.

特開２００７−１９５２８２号公報JP 2007-195282 A 特開平１０−１２７０４９号公報JP 10-1227049 A 特許３５６８６６６号公報Japanese Patent No. 3568666 特開平９−２０１０５２号公報JP-A-9-201052

本発明は、電力供給先の消費電力の低下に伴う電源効率の低下を抑制することのできる電源装置、画像形成装置およびプログラムを提供することを目的とする。   An object of the present invention is to provide a power supply device, an image forming apparatus, and a program capable of suppressing a decrease in power supply efficiency accompanying a decrease in power consumption of a power supply destination.

上記目的を達成するために、請求項１に記載の電源装置は、交流電源から入力される交流電力を全波整流する整流回路と、前記整流回路の出力を複数に分岐する複数の分岐配線と、前記複数の分岐配線に各々設けられた複数のインダクタと、前記複数のインダクタの各々の出力電流を統合して直流電圧を生成する直流電圧生成回路と、前記複数のインダクタに各々対応して設けられ、前記交流電源から入力される交流電力の平均的な電流が正弦波状となるように前記複数のインダクタに流れる電流を断続させる複数のスイッチング素子と、負荷による消費電力が予め定められた電力より大きい場合は、前記複数のインダクタの各々に電流が流れる期間の少なくとも一部が重なるように前記複数のスイッチング素子を制御し、前記消費電力が前記予め定められた電力以下である場合は、前記複数のインダクタの各々に電流が流れる期間が重ならず、かつ連続するように前記複数のスイッチング素子を制御する制御手段と、を備えている。 To achieve the above object, a power supply device according to claim 1 includes a rectifier circuit that full-wave rectifies AC power input from an AC power supply, and a plurality of branch wirings that branch the output of the rectifier circuit into a plurality of branches. A plurality of inductors provided in each of the plurality of branch wirings; a DC voltage generation circuit that generates a DC voltage by integrating output currents of the plurality of inductors; and a plurality of inductors provided corresponding to the plurality of inductors, respectively. A plurality of switching elements for intermittently passing the current flowing through the plurality of inductors so that an average current of the AC power input from the AC power source is sinusoidal, and power consumption by a load is determined by a predetermined power If so, at least a portion of the plurality of respective current flows in the period of the inductor to control the plurality of switching elements so as to overlap, the power consumption before If it is the predetermined power less, and a and a control means for controlling the plurality of switching elements so that each time the current flows in the plurality of inductors do not overlap, and continuous.

また、請求項２に記載の発明は、請求項１に記載の発明において、前記制御手段が、前記消費電力が前記予め定められた電力以下である場合の制御に代えて、前記消費電力が前記予め定められた電力以下で、かつ前記予め定められた電力より小さな値として予め定められた第２の電力より大きい場合、前記複数のインダクタの各々に電流が流れる期間が重ならず、かつ連続するように前記複数のスイッチング素子を制御し、前記消費電力が前記第２の電力以下である場合、前記複数のインダクタの各々に電流が流れる期間が重ならず、かつ連続するように前記複数のスイッチング素子を制御すると共に、前記交流電力のゼロクロスのタイミングを含む予め定められた期間については前記複数のスイッチング素子の全てを切断させるように制御するものである。 The invention according to claim 2 is the invention according to claim 1, wherein the control means replaces the control when the power consumption is equal to or lower than the predetermined power, and the power consumption is When the current is less than or equal to the predetermined power and greater than the predetermined second power as a value smaller than the predetermined power, the periods in which current flows through each of the plurality of inductors do not overlap and are continuous. controlling the plurality of switching elements so that, if the power consumption is less than before Symbol second power, do not overlap each period in which a current flows to the plurality of inductors, and said plurality of such continuous It controls the switching element, controlled to disconnect all of the plurality of switching elements for a predetermined period including the timing of the zero crossing of the AC power Is shall.

さらに、請求項３に記載の発明は、請求項１または請求項２に記載の発明において、前記分岐配線、前記インダクタ、および前記スイッチング素子が２組設けられているものである。   Further, the invention described in claim 3 is the invention described in claim 1 or 2, wherein two sets of the branch wiring, the inductor, and the switching element are provided.

一方、上記目的を達成するために、請求項４に記載の画像形成装置は、請求項１〜請求項３の何れか１項記載の電源装置と、前記電源装置によって生成された直流電圧により、画像情報に基づく画像を記録媒体に形成する形成手段と、を備えている。   On the other hand, in order to achieve the above object, an image forming apparatus according to a fourth aspect includes a power supply device according to any one of the first to third aspects and a DC voltage generated by the power supply device. Forming means for forming an image based on the image information on a recording medium.

さらに、上記目的を達成するために、請求項５に記載のプログラムは、コンピュータを、請求項１〜請求項３の何れか１項に記載の電源装置における制御手段として機能させるためのものである。   Furthermore, in order to achieve the above object, a program according to claim 5 is for causing a computer to function as control means in the power supply device according to any one of claims 1 to 3. .

請求項１、請求項４および請求項５に記載の発明によれば、電力供給先の消費電力の低下に伴う電源効率の低下を抑制することができる、という効果が得られる。   According to the first, fourth, and fifth aspects of the invention, it is possible to obtain an effect that it is possible to suppress a decrease in power supply efficiency accompanying a decrease in power consumption at a power supply destination.

また、請求項２に記載の発明によれば、本発明を適用しない場合に比較して、電力供給先の消費電力の低下に伴う電源効率の低下を、より抑制することができる、という効果が得られる。   In addition, according to the invention described in claim 2, compared to the case where the present invention is not applied, the effect that the reduction in power supply efficiency accompanying the reduction in power consumption at the power supply destination can be further suppressed. can get.

さらに、請求項３に記載の発明によれば、前記分岐配線、前記インダクタ、および前記スイッチング素子が３組以上設けられている場合に比較して、より低コストかつ省スペースで、電力供給先の消費電力の低下に伴う電源効率の低下を抑制することができる、という効果が得られる。   Furthermore, according to the third aspect of the present invention, compared to a case where three or more sets of the branch wiring, the inductor, and the switching element are provided, the power supply destination can be reduced in cost and space. The effect that the reduction in power supply efficiency accompanying the reduction in power consumption can be suppressed is obtained.

実施の形態に係る画像形成装置の正面図である。1 is a front view of an image forming apparatus according to an embodiment. 実施の形態に係る画像形成装置の内部の要部構成を示す概略破断側面図である。1 is a schematic cutaway side view showing a configuration of main parts inside an image forming apparatus according to an embodiment. 実施の形態に係る画像形成装置の電気系の要部構成を示すブロック図である。1 is a block diagram illustrating a configuration of a main part of an electric system of an image forming apparatus according to an embodiment. 第１の実施の形態に係る電源回路の構成を示す回路図（一部ブロック図）である。1 is a circuit diagram (partial block diagram) illustrating a configuration of a power supply circuit according to a first embodiment; 実施の形態に係るインターリーブ動作の説明に供する波形図である。It is a wave form diagram with which it uses for description of the interleave operation | movement which concerns on embodiment. 第１の実施の形態に係る電源制御処理プログラムの処理の流れを示すフローチャートである。It is a flowchart which shows the flow of a process of the power supply control processing program which concerns on 1st Embodiment. 実施の形態に係る通常動作時制御と省電力動作時制御の説明に供する波形図である。It is a wave form diagram with which it uses for description of normal operation time control and power saving operation time control concerning an embodiment. 第２の実施の形態に係る電源回路の構成を示す回路図（一部ブロック図）である。It is a circuit diagram (partial block diagram) showing a configuration of a power supply circuit according to a second embodiment. 第２の実施の形態に係る電源制御処理プログラムの処理の流れを示すフローチャートである。It is a flowchart which shows the flow of a process of the power supply control processing program which concerns on 2nd Embodiment. 第２の実施の形態に係るスリープ動作時制御の説明に供する波形図である。It is a wave form diagram with which it uses for description of the sleep operation time control which concerns on 2nd Embodiment.

以下、図面を参照して、本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

［第１の実施の形態］
図１には、本実施の形態に係る画像形成装置１０の正面図が示されている。 [First Embodiment]
FIG. 1 shows a front view of an image forming apparatus 10 according to the present embodiment.

同図に示すように、この画像形成装置１０は、予め定められた画像読み取り位置に載せられた原稿から画像を読み取り、当該画像を示す画像データを取得するスキャナ１１と、スキャナ１１により取得した画像データや外部装置から取得した画像データ等の各種画像データを用いて画像形成処理を行う装置本体１２と、装置本体１２に記録媒体としての用紙３１（図２も参照。）を供給する給紙装置１３と、操作メニューやメッセージ等の各種情報を表示すると共に表示面に透過型のタッチパネルが一体的に設けられたタッチパネル・ディスプレイ（以下、「ディスプレイ」という。）１４と、画像が形成されて装置本体１２から排出された用紙３１を保持する排出トレイ３９と、を有している。   As shown in FIG. 1, the image forming apparatus 10 reads an image from a document placed at a predetermined image reading position, acquires image data indicating the image, and an image acquired by the scanner 11. An apparatus main body 12 that performs image forming processing using various image data such as data and image data acquired from an external apparatus, and a paper feeding apparatus that supplies paper 31 (see also FIG. 2) as a recording medium to the apparatus main body 12. 13, a touch panel display (hereinafter referred to as “display”) 14 that displays various information such as operation menus and messages, and has a transparent touch panel integrally provided on the display surface, and an apparatus in which an image is formed And a discharge tray 39 for holding the paper 31 discharged from the main body 12.

次に、図２を参照して、装置本体１２の内部構成を説明する。   Next, the internal configuration of the apparatus main body 12 will be described with reference to FIG.

同図に示すように、本実施の形態に係る装置本体１２は、電子写真方式により用紙３１に対して画像形成処理を行う画像形成エンジン部１５を備えている。   As shown in the figure, the apparatus main body 12 according to the present embodiment includes an image forming engine unit 15 that performs an image forming process on a sheet 31 by an electrophotographic method.

本実施の形態に係る画像形成エンジン部１５はフルカラータイプのものであり、４個の画像形成ユニット２０Ｙ、２０Ｍ、２０Ｃ、２０Ｋを備えている。これら画像形成ユニット２０Ｙ、２０Ｍ、２０Ｃ、２０Ｋは中間転写体ベルト１８の長手方向に沿って予め定められた間隔で配置されている。中間転写体ベルト１８は複数のローラに張架され、予め定められた速度で図２の矢印Ｅ方向に搬送される無端ベルト状とされている。   The image forming engine unit 15 according to the present embodiment is of a full color type and includes four image forming units 20Y, 20M, 20C, and 20K. These image forming units 20Y, 20M, 20C, and 20K are arranged at predetermined intervals along the longitudinal direction of the intermediate transfer belt 18. The intermediate transfer body belt 18 is stretched around a plurality of rollers, and has an endless belt shape that is conveyed in the direction of arrow E in FIG. 2 at a predetermined speed.

画像形成ユニット２０Ｙはイエロー（Ｙ）に、画像形成ユニット２０Ｍはマゼンタ（Ｍ）に、画像形成ユニット２０Ｃはシアン（Ｃ）に、画像形成ユニット２０Ｋはブラック（Ｋ）に、各々対応しており、各々対応する色の画像を形成するものとされている。なお、図２では、符号の末尾に対応する色を示すアルファベット（Ｙ／Ｍ／Ｃ／Ｋ）を付与して示すが、以下では、特に色を区別しない場合、この符号末尾のアルファベットを省略して説明する。   The image forming unit 20Y corresponds to yellow (Y), the image forming unit 20M corresponds to magenta (M), the image forming unit 20C corresponds to cyan (C), and the image forming unit 20K corresponds to black (K). An image of each corresponding color is formed. In FIG. 2, an alphabet (Y / M / C / K) indicating a color corresponding to the end of the code is given, but in the following, this alphabet at the end of the code is omitted unless the color is particularly distinguished. I will explain.

画像形成ユニット２０には、図２の矢印Ｆ方向へ予め定められた回転速度で回転駆動する円筒状の感光体ドラム２２が配設されている。また、各感光体ドラム２２の周囲には感光体ドラム２２の表面を一様に帯電させる帯電器２４が配置されている。この帯電器２４による感光体ドラム２２への帯電が一連の画像形成工程の初段階となる。さらに、各感光体ドラム２２の回転方向に沿って帯電器２４より下流側には、帯電器２４により一様に帯電された感光体ドラム２２の軸線方向に、所望の画像に基づく光ビームを照射し、感光体ドラム２２上に静電潜像を形成するＲＯＳ（Raster Output Scanner）２６が配置されている。   The image forming unit 20 is provided with a cylindrical photosensitive drum 22 that is rotationally driven at a predetermined rotational speed in the direction of arrow F in FIG. Further, a charger 24 for uniformly charging the surface of the photosensitive drum 22 is disposed around each photosensitive drum 22. Charging of the photosensitive drum 22 by the charger 24 is the first stage of a series of image forming processes. Further, a light beam based on a desired image is irradiated in the axial direction of the photosensitive drum 22 uniformly charged by the charger 24 on the downstream side of the charger 24 along the rotation direction of each photosensitive drum 22. A ROS (Raster Output Scanner) 26 for forming an electrostatic latent image is disposed on the photosensitive drum 22.

また、各感光体ドラム２２の周囲には、感光体ドラム２２の回転方向に沿ってＲＯＳ２６よりも下流側に、感光体ドラム２２上に形成された静電潜像をそれぞれが受け持つ色（イエロー／マゼンタ／シアン／ブラックの何れか）のトナーによって現像してトナー像を形成させる現像器２８が配設されている。この現像器２８の下流側に中間転写体ベルト１８との接触点が位置しており、中間転写体ベルト１８を感光体ドラム２２とで挟持するように第１の転写器２９が配設されている。第１の転写器２９は、予め定められた電圧が印加されて感光体ドラム２２上のトナー像を中間転写体ベルト１８に転写するものである。   Further, around each photosensitive drum 22, the colors (yellow / yellow) each of which has an electrostatic latent image formed on the photosensitive drum 22 on the downstream side of the ROS 26 along the rotation direction of the photosensitive drum 22. A developing device 28 is provided for developing with toner of any one of magenta / cyan / black) to form a toner image. A contact point with the intermediate transfer belt 18 is located downstream of the developing device 28, and a first transfer device 29 is disposed so as to sandwich the intermediate transfer belt 18 with the photosensitive drum 22. Yes. The first transfer device 29 applies a predetermined voltage to transfer the toner image on the photosensitive drum 22 to the intermediate transfer belt 18.

各感光体ドラム２２上に形成された互いに異なる色のトナー像は、中間転写体ベルト１８のベルト面上で、互いに重なり合うように（同じ領域に）中間転写体ベルト１８に各々転写される。これにより、中間転写体ベルト１８上にフルカラーのトナー像が形成される。なお、本実施の形態では、このようにして４色のトナー像が重ねて転写されたトナー像を「最終トナー像」と言う。   The toner images of different colors formed on the respective photosensitive drums 22 are respectively transferred to the intermediate transfer belt 18 so as to overlap (in the same area) on the belt surface of the intermediate transfer belt 18. As a result, a full-color toner image is formed on the intermediate transfer belt 18. In this embodiment, the toner image in which the four color toner images are transferred in a superimposed manner is referred to as a “final toner image”.

中間転写体ベルト１８の感光体ドラム２２からのトナー像転写位置よりも搬送方向（図２の矢印Ｅ方向）下流側には、一対のローラからなる第２の転写器３４が配設されている。この第２の転写器３４における各ローラの間には、給紙装置１３の給紙トレイからピックアップロールによって取り出され、複数の搬送ローラにより搬送されてきた用紙３１が挟持されるようになっており、この挟持搬送によって中間転写体ベルト１８から用紙３１へ最終トナー像が転写される構成となっている。   A second transfer unit 34 including a pair of rollers is disposed on the downstream side of the transfer direction (the direction of arrow E in FIG. 2) from the toner image transfer position of the intermediate transfer belt 18 from the photosensitive drum 22. . Between the rollers in the second transfer unit 34, the paper 31 taken out from the paper feed tray of the paper feeding device 13 by the pickup roll and transported by the plurality of transport rollers is sandwiched. The final toner image is transferred from the intermediate transfer belt 18 to the paper 31 by this nipping and conveying.

最終トナー像が転写された用紙３１は、互いに対向配置された加圧ローラと加熱ローラからなる定着器３６の各ローラ間のニップ部に搬送されて加熱定着が施される。これにより、最終トナー像が用紙３１に定着されて、用紙３１上に所望の画像（カラー画像）が形成される。画像が形成された用紙３１は定着器３６の用紙搬送方向下流側に配置された一対の排紙ローラ３８によって排出トレイ３９へ排出される。   The paper 31 on which the final toner image has been transferred is conveyed to the nip portion between the rollers of the fixing device 36 composed of a pressure roller and a heating roller arranged opposite to each other and subjected to heat fixing. As a result, the final toner image is fixed on the paper 31 and a desired image (color image) is formed on the paper 31. The sheet 31 on which the image is formed is discharged to a discharge tray 39 by a pair of discharge rollers 38 disposed on the downstream side of the fixing device 36 in the sheet conveyance direction.

次に、図３を参照して、画像形成装置１０の電気系の要部構成を説明する。   Next, with reference to FIG. 3, the main configuration of the electrical system of the image forming apparatus 10 will be described.

画像形成装置１０は、装置全体の動作を司るＣＰＵ（中央処理装置）４０と、各種プログラムの実行時におけるワークエリア等として用いられるＲＡＭ（Random Access Memory）４１と、各種プログラムや各種パラメータ等が予め記憶されたＲＯＭ（Read Only Memory）４２と、各種情報を記憶するフラッシュメモリ４３と、ディスプレイ１４に対する各種情報の表示のための制御を行うディスプレイドライバ４４と、ディスプレイ１４へのタッチ操作を検出する操作入力検出部４６と、を備えている。   The image forming apparatus 10 has a CPU (Central Processing Unit) 40 that controls the operation of the entire apparatus, a RAM (Random Access Memory) 41 used as a work area when executing various programs, various programs, various parameters, and the like in advance. A stored ROM (Read Only Memory) 42, a flash memory 43 for storing various types of information, a display driver 44 for performing control for displaying various types of information on the display 14, and an operation for detecting a touch operation on the display 14 An input detection unit 46.

また、画像形成装置１０は、スキャナ１１による光学的な画像の読み取り動作を制御するスキャナドライバ５０と、画像形成エンジン部１５の各部を制御する画像形成エンジン制御部５４と、給紙装置１３による用紙３１の搬送動作を制御する給紙装置制御部５６と、電力によって作動する各部に対して対応する電圧の電力を供給する電源回路６０と、電源回路６０の作動を制御する電源制御部５８と、を備えている。   Further, the image forming apparatus 10 includes a scanner driver 50 that controls an optical image reading operation by the scanner 11, an image forming engine control unit 54 that controls each part of the image forming engine unit 15, and a sheet that is fed by the paper feeding device 13. A sheet feeding device control unit 56 that controls the conveyance operation of the power supply 31, a power supply circuit 60 that supplies power of a corresponding voltage to each unit that is operated by power, a power supply control unit 58 that controls the operation of the power supply circuit 60, It has.

ＣＰＵ４０、ＲＡＭ４１、ＲＯＭ４２、フラッシュメモリ４３、ディスプレイドライバ４４、操作入力検出部４６、スキャナドライバ５０、画像形成エンジン制御部５４、給紙装置制御部５６、および電源制御部５８は、システムバスＢＵＳを介して相互に接続されている。従って、ＣＰＵ４０は、ＲＡＭ４１、ＲＯＭ４２、フラッシュメモリ４３へのアクセスと、ディスプレイドライバ４４を介したディスプレイ１４への各種情報の表示と、スキャナドライバ５０を介したスキャナ１１の作動の制御と、画像形成エンジン制御部５４を介した画像形成エンジン部１５の各部の作動の制御と、給紙装置制御部５６を介した給紙装置１３の各給紙トレイに格納された用紙３１の搬送動作の制御と、電源制御部５８を介した電源回路６０から各部への電力供給の制御と、を各々行うことができる。また、ＣＰＵ４０は、ディスプレイ１４に対するユーザのタッチ操作による操作指示と、スキャナドライバ５０を介してスキャナ１１により読み取った原稿のサイズと、を各々把握することができる。   The CPU 40, RAM 41, ROM 42, flash memory 43, display driver 44, operation input detection unit 46, scanner driver 50, image forming engine control unit 54, paper feed device control unit 56, and power supply control unit 58 are connected via the system bus BUS. Are connected to each other. Therefore, the CPU 40 accesses the RAM 41, the ROM 42, and the flash memory 43, displays various information on the display 14 via the display driver 44, controls the operation of the scanner 11 via the scanner driver 50, and the image forming engine. Control of the operation of each part of the image forming engine unit 15 via the control unit 54, control of the conveying operation of the paper 31 stored in each paper feed tray of the paper feed device 13 via the paper feed device control unit 56, Control of power supply from the power supply circuit 60 to each unit via the power control unit 58 can be performed. Further, the CPU 40 can grasp each of the operation instruction by the user's touch operation on the display 14 and the size of the document read by the scanner 11 via the scanner driver 50.

ところで、本実施の形態に係る画像形成装置１０では、電源回路６０によって電力が供給される負荷が、機械的な動作を伴わず、主として他の部位の作動の制御を行う制御系負荷と、機械的に作動する駆動系負荷との２種類に大別される。例えば、画像形成エンジン制御部５４、給紙装置制御部５６等は制御系負荷に該当し、用紙３１を搬送する各種ローラを回転駆動させるモータ類は駆動系負荷に該当する。そして、本実施の形態に係る画像形成装置１０では、これらの種類別に異なる電圧の電力が電源回路６０によって生成され、制御系負荷および駆動系負荷の各々に対して個別に供給される。   By the way, in the image forming apparatus 10 according to the present embodiment, the load supplied with power by the power supply circuit 60 is not accompanied by a mechanical operation, and mainly includes a control system load that controls the operation of other parts, and a machine It is roughly classified into two types, that is, a drive system load that operates automatically. For example, the image forming engine control unit 54, the paper feeding device control unit 56, and the like correspond to control system loads, and the motors that rotationally drive various rollers that transport the paper 31 correspond to drive system loads. In the image forming apparatus 10 according to the present embodiment, power of different voltages is generated for each type by the power supply circuit 60 and is individually supplied to each of the control system load and the drive system load.

また、本実施の形態に係る画像形成装置１０には、電源回路６０から供給されて消費される電力を通常動作時より低減させる省電力動作モードが電力の低減の度合い別に複数設けられている。本実施の形態に係る画像形成装置１０では、当該省電力動作モードとしてスタンバイ・モードおよびスリープ・モードの２種類の動作モードが用意されている。   In addition, the image forming apparatus 10 according to the present embodiment is provided with a plurality of power saving operation modes that reduce the power supplied from the power supply circuit 60 and consumed in the normal operation according to the degree of power reduction. In the image forming apparatus 10 according to the present embodiment, two types of operation modes, a standby mode and a sleep mode, are prepared as the power saving operation mode.

ここで、上記スタンバイ・モードは、通常動作時の動作モードであるラン・モードに対して、駆動系負荷への給電の停止、ディスプレイ１４による表示の停止、定着器３６における加熱ローラの温度のラン・モード時より低い予め定められた温度への低下等を行う動作モードであり、上記スリープ・モードは、スキャナ１１の画像読み取り位置への原稿の載せ置きの監視、ディスプレイ１４に対するユーザによる操作の監視、外部装置からの画像形成すべき画像を示す画像データ（所謂プリント・ジョブ）の受信の監視等の監視のみを行う動作モードである。従って、スタンバイ・モードはラン・モードより消費電力が低く、さらに、スリープ・モードはスタンバイ・モードより消費電力が低い動作モードである。   Here, in the standby mode, the power supply to the drive system load is stopped, the display on the display 14 is stopped, and the temperature of the heating roller in the fixing unit 36 is changed with respect to the run mode which is an operation mode in normal operation. This is an operation mode in which the temperature is lowered to a predetermined temperature lower than that in the mode, and the sleep mode is for monitoring the placement of the document on the image reading position of the scanner 11 and the operation of the display 14 by the user. In this operation mode, only monitoring such as reception of image data (so-called print job) indicating an image to be formed from an external device is performed. Therefore, the standby mode is an operation mode in which power consumption is lower than that in the run mode, and the sleep mode is an operation mode in which power consumption is lower than that in the standby mode.

次に、図４を参照して、本実施の形態に係る電源回路６０の構成を説明する。   Next, the configuration of the power supply circuit 60 according to the present embodiment will be described with reference to FIG.

同図に示すように、本実施の形態に係る電源回路６０は、商用電源Ｐから供給される交流電圧（一例として１００Ｖの交流電圧）を全波整流する整流回路ＤＢと、当該整流回路ＤＢの出力端子に接続され、商用電源Ｐから供給される入力電流の高調波を低減しながら直流電圧を平滑して出力するインターリーブ方式の力率改善回路６０Ａと、を備えている。   As shown in the figure, the power supply circuit 60 according to the present embodiment includes a rectifier circuit DB that performs full-wave rectification of an AC voltage (for example, an AC voltage of 100 V) supplied from the commercial power supply P, and a rectifier circuit DB. An interleaved power factor correction circuit 60A that is connected to the output terminal and smoothes and outputs a DC voltage while reducing harmonics of the input current supplied from the commercial power supply P.

ここで、力率改善回路６０Ａの出力端子には、力率改善回路６０Ａから入力された直流電圧を前述した制御系負荷に対応する直流電圧（本実施の形態では、５Ｖ）に変換して当該制御系負荷に出力するＤＣ／ＤＣコンバータ６０Ｂと、力率改善回路６０Ａから入力された直流電圧を前述した駆動系負荷に対応する直流電圧（本実施の形態では、２４Ｖ）に変換して当該駆動系負荷に出力するＤＣ／ＤＣコンバータ６０Ｃとが接続されている。   Here, at the output terminal of the power factor correction circuit 60A, the DC voltage input from the power factor correction circuit 60A is converted into a DC voltage (5V in the present embodiment) corresponding to the control system load described above, and The DC / DC converter 60B output to the control system load and the direct current voltage input from the power factor correction circuit 60A are converted into the direct current voltage (24 V in the present embodiment) corresponding to the drive system load described above, and the drive is performed. A DC / DC converter 60C that outputs to the system load is connected.

本実施の形態に係る力率改善回路６０Ａは、整流回路ＤＢのプラス側出力端子を２つに分岐した各分岐配線に対してインダクタＬ１およびインダクタＬ２の２つのインダクタを備えている。すなわち、インダクタＬ１およびインダクタＬ２の各々の一方の端子は整流回路ＤＢのプラス側出力端子に接続されている。   The power factor correction circuit 60A according to the present embodiment includes two inductors, an inductor L1 and an inductor L2, for each branch wiring that branches the positive output terminal of the rectifier circuit DB into two. That is, one terminal of each of the inductor L1 and the inductor L2 is connected to the plus side output terminal of the rectifier circuit DB.

また、インダクタＬ１の他方の端子はダイオードＤ１のアノードに接続されると共に、ＮチャネルＭＯＳトランジスタ（以下、「トランジスタ」という。）Ｑ１のドレインに接続されている。これに対し、インダクタＬ２の他方の端子はダイオードＤ２のアノードに接続されると共に、ＮチャネルＭＯＳトランジスタ（以下、「トランジスタ」という。）Ｑ２のドレインに接続されている。   The other terminal of the inductor L1 is connected to the anode of the diode D1 and to the drain of an N-channel MOS transistor (hereinafter referred to as “transistor”) Q1. In contrast, the other terminal of the inductor L2 is connected to the anode of the diode D2 and to the drain of an N-channel MOS transistor (hereinafter referred to as “transistor”) Q2.

一方、トランジスタＱ１およびトランジスタＱ２の各々のソースは整流回路ＤＢのマイナス側出力端子に接続されており、トランジスタＱ１のゲートはスイッチＳ１を介して電源制御部５８に接続され、トランジスタＱ２のゲートはスイッチＳ２を介して電源制御部５８に接続されている。   On the other hand, the sources of the transistors Q1 and Q2 are connected to the negative output terminal of the rectifier circuit DB, the gate of the transistor Q1 is connected to the power supply control unit 58 via the switch S1, and the gate of the transistor Q2 is connected to the switch It is connected to the power supply controller 58 via S2.

また、ダイオードＤ１およびダイオードＤ２の各々のカソードはＤＣ／ＤＣコンバータ６０ＢおよびＤＣ／ＤＣコンバータ６０Ｃに接続されている。さらに、ダイオードＤ１およびダイオードＤ２の各々のカソードと整流回路ＤＢのマイナス側出力端子との間には、電解コンデンサ（以下、「コンデンサ」という。）Ｃ１と、抵抗器Ｒ２および抵抗器Ｒ３の直列回路（分圧回路）と、が並列に接続されている。また、抵抗器Ｒ２および抵抗器Ｒ３の接続点は分岐されて電源制御部５８に接続されている。   The cathodes of the diodes D1 and D2 are connected to the DC / DC converter 60B and the DC / DC converter 60C. Further, a series circuit of an electrolytic capacitor (hereinafter referred to as “capacitor”) C1, a resistor R2, and a resistor R3 is provided between the cathodes of the diodes D1 and D2 and the negative output terminal of the rectifier circuit DB. Are connected in parallel. The connection point between the resistors R2 and R3 is branched and connected to the power supply control unit 58.

本実施の形態に係る電源制御部５８は、抵抗器Ｒ２および抵抗器Ｒ３の接続点における分圧電圧を当該電源制御部５８の内部で生成した三角波と比較してトランジスタＱ１およびトランジスタＱ２の各ゲートに印加する電圧を個別に制御する。   The power supply control unit 58 according to the present embodiment compares the divided voltage at the connection point of the resistor R2 and the resistor R3 with the triangular wave generated inside the power supply control unit 58, and each gate of the transistor Q1 and the transistor Q2 The voltage applied to is individually controlled.

本実施の形態に係る力率改善回路６０Ａでは、トランジスタＱ１がオン状態となっているときにインダクタＬ１にエネルギーを蓄積し、トランジスタＱ１がオフ状態となっているときに当該蓄積したエネルギーを出力電流としてダイオードＤ１を介してコンデンサＣ１に供給する一方、トランジスタＱ２がオン状態となっているときにインダクタＬ２にエネルギーを蓄積し、トランジスタＱ２がオフ状態となっているときに当該蓄積したエネルギーを出力電流としてダイオードＤ２を介してコンデンサＣ１に供給する。このようにコンデンサＣ１に対して各インダクタＬ１，Ｌ２から出力電流を供給することで力率改善回路６０Ａの出力端子には直流電圧が生成される。また、トランジスタＱ１およびトランジスタＱ２の各々のオン／オフのデューティ比を調整することにより、力率改善回路６０Ａの出力端子に生成される直流電圧を昇圧する。   In the power factor correction circuit 60A according to the present embodiment, energy is stored in the inductor L1 when the transistor Q1 is in the on state, and the stored energy is output to the output current when the transistor Q1 is in the off state. Is supplied to the capacitor C1 via the diode D1, while energy is stored in the inductor L2 when the transistor Q2 is in the on state, and the stored energy is output to the output current when the transistor Q2 is in the off state. Is supplied to the capacitor C1 through the diode D2. In this way, a DC voltage is generated at the output terminal of the power factor correction circuit 60A by supplying the output current from the inductors L1 and L2 to the capacitor C1. Further, the DC voltage generated at the output terminal of the power factor correction circuit 60A is boosted by adjusting the ON / OFF duty ratio of each of the transistors Q1 and Q2.

このように、本実施の形態に係る力率改善回路６０Ａでは、インダクタＬ１を流れる電流経路およびインダクタＬ２を流れる電流経路の２つの経路を形成しているため、これら２つの電流経路の各々を流れる電流Ｉ１，Ｉ２の大きさが減少するので、トランジスタＱ１およびトランジスタＱ２として定格電流の小さなものが用いられる。   As described above, in the power factor correction circuit 60A according to the present embodiment, two paths, that is, a current path that flows through the inductor L1 and a current path that flows through the inductor L2, are formed. Therefore, each of these two current paths flows. Since the magnitudes of the currents I1 and I2 are reduced, transistors having a small rated current are used as the transistors Q1 and Q2.

また、電源制御部５８では、トランジスタＱ１およびトランジスタＱ２のゲートに印加する電圧を制御して、トランジスタＱ１およびトランジスタＱ２のスイッチングの位相を相互にずらす、所謂インターリーブ動作を行う。そして、トランジスタＱ１およびトランジスタＱ２をインターリーブ動作させる際のスイッチングは、商用電源Ｐから整流回路ＤＢに供給される電力の入力電圧値が正から負へ、負から正へと反転するゼロクロス点を基準として行う。   Further, the power supply control unit 58 performs a so-called interleave operation in which the voltages applied to the gates of the transistors Q1 and Q2 are controlled to shift the switching phases of the transistors Q1 and Q2. The switching when the transistors Q1 and Q2 are interleaved is based on the zero cross point at which the input voltage value of the power supplied from the commercial power supply P to the rectifier circuit DB is inverted from positive to negative and from negative to positive. Do.

これによって、トランジスタＱ１およびトランジスタＱ２のスイッチングのタイミングが商用電源Ｐからの入力電圧のゼロクロス点に同期される。これにより、商用電源Ｐから整流回路ＤＢへの入力電力の位相と共に、商用電源Ｐから整流回路ＤＢへの入力電流Ｉ３の波形が調整され、一例として図５に示されるように、当該入力電流Ｉ３のリップル成分ΔＩが低減される結果、電源回路６０において発生する高調波ノイズが低減され、インターリーブ動作を行わない場合に比較して電源効率が向上される。   Thereby, the switching timing of the transistors Q1 and Q2 is synchronized with the zero cross point of the input voltage from the commercial power source P. As a result, the waveform of the input current I3 from the commercial power supply P to the rectifier circuit DB is adjusted together with the phase of the input power from the commercial power supply P to the rectifier circuit DB, and as shown in FIG. As a result, the harmonic noise generated in the power supply circuit 60 is reduced, and the power supply efficiency is improved as compared with the case where the interleave operation is not performed.

ところで、本実施の形態に係る電源制御部５８は、通常の画像形成時（ラン・モードとなっている時）には、一例として図５に示すように、電流Ｉ１および電流Ｉ２の流れる期間の少なくとも一部（図５に示す例では、電流Ｉ１および電流Ｉ２の流れる期間の全部）が重なるように各トランジスタＱ１，Ｑ２を制御（以下、「通常動作時制御」という。）する。 By the way, the power supply control unit 58 according to the present embodiment has a period during which the current I1 and the current I2 flow as shown in FIG. 5 as an example during normal image formation (when in the run mode). The transistors Q1 and Q2 are controlled (hereinafter referred to as “normal operation control”) so that at least a part (in the example shown in FIG. 5, the whole period during which the current I1 and the current I2 flow ) overlap.

しかしながら、このようなインターリーブ動作では、画像形成装置１０において設定されている動作モードが、駆動系負荷が作動せず、ＤＣ／ＤＣコンバータ６０Ｂにより生成される電力のみで作動可能なスタンバイ・モードやスリープ・モードである場合においても、力率改善回路６０ＡにおけるインダクタＬ１およびインダクタＬ２の双方に通電されるため、これらの省電力動作モードが設定されているときには、必ずしも電源効率が高いとは言えない。   However, in such an interleave operation, the operation mode set in the image forming apparatus 10 is the standby mode or sleep mode in which the drive system load does not operate and can be operated only by the power generated by the DC / DC converter 60B. Even in the mode, since both the inductor L1 and the inductor L2 in the power factor correction circuit 60A are energized, the power supply efficiency is not necessarily high when these power saving operation modes are set.

そこで、本実施の形態に係る電源制御部５８では、設定されている動作モードが省電力動作モードである場合には、電流Ｉ１および電流Ｉ２の流れる期間が重ならず、かつ連続するように各トランジスタＱ１，Ｑ２を制御（以下、「省電力動作時制御」という。）する。 Therefore, in the power supply control unit 58 according to the present embodiment, when the set operation mode is the power saving operation mode, the current I1 and the current I2 flow periods do not overlap and are continuous. The transistors Q1 and Q2 are controlled (hereinafter referred to as “power saving operation control”).

次に、図６を参照して、本実施の形態に係る画像形成装置１０の作用として、本発明に特に関係する電源制御部５８の作用を説明する。なお、図６は、電源制御部５８によって実行される電源制御処理プログラムの処理の流れを示すフローチャートであり、当該プログラムはＲＯＭ４２に予め記憶されている。   Next, with reference to FIG. 6, the operation of the power control unit 58 particularly related to the present invention will be described as the operation of the image forming apparatus 10 according to the present embodiment. FIG. 6 is a flowchart showing the flow of processing of the power supply control processing program executed by the power supply control unit 58, and the program is stored in the ROM 42 in advance.

同図のステップ１００では、画像形成装置１０に設定されている動作モードをＣＰＵ４０から取得し、次のステップ１０２にて、取得した動作モードが省電力動作モード（スタンバイ・モードまたはスリープ・モード）であるか否かを判定して、否定判定となった場合はステップ１０４に移行し、前述した通常動作時制御の実行を開始した後にステップ１０８に移行する。   In step 100 in the figure, the operation mode set in the image forming apparatus 10 is acquired from the CPU 40, and in the next step 102, the acquired operation mode is a power saving operation mode (standby mode or sleep mode). When it is determined whether or not there is a negative determination, the routine proceeds to step 104, and after the execution of the normal operation control described above is started, the routine proceeds to step.

一方、上記ステップ１０２において肯定判定となった場合にはステップ１０６に移行し、前述した省電力動作時制御の実行を開始した後にステップ１０８に移行する。   On the other hand, if the determination in step 102 is affirmative, the process proceeds to step 106, and after the execution of the power saving operation control described above is started, the process proceeds to step 108.

ステップ１０８では、この時点で設定されている動作モードをＣＰＵ４０から取得し、次のステップ１１０にて、取得した動作モードが、それまでの動作モードから変更されたか否かを判定し、肯定判定となった場合は上記ステップ１０２に戻る一方、否定判定となった場合にはステップ１１２に移行する。   In step 108, the operation mode set at this point is acquired from the CPU 40, and in the next step 110, it is determined whether or not the acquired operation mode is changed from the previous operation mode. If YES, the process returns to step 102. If NO, the process proceeds to step 112.

ステップ１１２では、電源回路６０の制御を終了するタイミングとして予め定められたタイミングが到来したか否かを判定し、否定判定となった場合は上記ステップ１０８に戻る一方、肯定判定となった時点でステップ１１４に移行する。なお、本実施の形態に係る画像形成装置１０では、上記予め定められたタイミングとして、画像形成装置１０の不図示のメイン・スイッチがオフ状態とされたタイミングを適用しているが、これに限らず、当該タイミングに加えて、用紙詰まり等の何らかの異常によって画像形成動作が停止されたタイミング、ユーザによって画像形成処理の実行を強制的に停止する指示入力が行われたタイミング等の他のタイミングの単独または複数の組み合わせを適用してもよい。   In step 112, it is determined whether or not a predetermined timing has arrived as a timing for ending the control of the power supply circuit 60. If a negative determination is made, the process returns to step 108, but at a time when an affirmative determination is made. Control goes to step 114. In the image forming apparatus 10 according to the present embodiment, the timing at which a main switch (not shown) of the image forming apparatus 10 is turned off is applied as the predetermined timing. However, the present invention is not limited to this. In addition to this timing, other timing such as the timing when the image forming operation is stopped due to some abnormality such as paper jam, the timing when the user inputs an instruction to forcibly stop execution of the image forming process, etc. Single or multiple combinations may be applied.

ステップ１１４では、上記ステップ１０４の処理によって開始された通常動作時制御、または上記ステップ１０６の処理によって開始された省電力動作時制御を停止し、その後に本電源制御処理プログラムを終了する。   In step 114, the normal operation time control started by the processing of step 104 or the power saving operation time control started by the processing of step 106 is stopped, and then the power supply control processing program is terminated.

図７（Ａ）には、本電源制御処理プログラムのステップ１０４の処理によって実行が開始される通常動作時制御の実行時における電流Ｉ１〜Ｉ３の推移の一例が示されており、図７（Ｂ）には、本電源制御処理プログラムのステップ１０６の処理によって実行が開始される省電力動作時制御の実行時における電流Ｉ１〜Ｉ３の推移の一例が示されている。   FIG. 7A shows an example of the transition of the currents I1 to I3 during the execution of the normal operation time control that is started by the process of step 104 of the power supply control process program. ) Shows an example of the transition of the currents I1 to I3 at the time of execution of the power saving operation time control that is started by the processing of step 106 of the power supply control processing program.

図７（Ａ）に示されるように、通常動作時制御が実行されている場合には、電流Ｉ１および電流Ｉ２の流れる期間の全部が重なるように各トランジスタＱ１，Ｑ２が制御される。なお、このとき、商用電源Ｐから整流回路ＤＢへの入力電流Ｉ３の波形が調整されて当該入力電流Ｉ３のリップル成分ΔＩが低減される結果、インターリーブ動作を行わない場合に比較して電源効率が向上されることは前述した通りである。 As shown in FIG. 7 (A), if the normal operation control is executed, the transistors Q1 to overlap the whole of the period of flow of the currents I1 and current I2, Q2 is that are controlled. At this time, as a result of adjusting the waveform of the input current I3 from the commercial power supply P to the rectifier circuit DB and reducing the ripple component ΔI of the input current I3, the power supply efficiency is higher than that in the case where the interleave operation is not performed. The improvement is as described above.

これに対し、図７（Ｂ）に示されるように、省電力動作時制御が実行されている場合には、電流Ｉ１および電流Ｉ２の流れる期間が重ならず、かつ連続するように各トランジスタＱ１，Ｑ２が制御される。 On the other hand, as shown in FIG. 7B, when the power saving operation time control is being executed, the transistors Q1 and Q1 are arranged so that the periods in which the currents I1 and I2 flow do not overlap and are continuous. , Q2 is that are controlled.

このように、省電力動作時制御が実行されている場合には、電流Ｉ１および電流Ｉ２が同時に流れる期間がないため、電流Ｉ１および電流Ｉ２が同時に流れる通常動作時制御が実行されている場合に比較して、力率改善回路６０Ａにおける電力損失が低減される結果、通常動作時制御が実行されている場合より、電源効率が向上される。 Thus, when the power saving operation control is executed, since the current I1 and current I2 are no periods simultaneously flowing, when the current I1 and current I2 is running normal operation control simultaneously flowing In comparison, the power loss in the power factor correction circuit 60A is reduced. As a result, the power supply efficiency is improved as compared with the case where the normal operation control is executed.

また、省電力動作時制御が実行されている場合には、オン状態とされるトランジスタがトランジスタＱ１およびトランジスタＱ２の２つに分散されるので、当該トランジスタによる温度上昇が抑制される結果、空冷用のファンが設けられている場合の当該ファンの駆動期間が短縮されたり、当該ファンが長寿命化されたりする。   In addition, when the power saving operation time control is being performed, the transistors that are turned on are distributed to the two transistors Q1 and Q2, and as a result, the temperature rise by the transistors is suppressed. When the fan is provided, the driving period of the fan is shortened or the life of the fan is extended.

なお、この場合、力率改善回路６０ＡからＤＣ／ＤＣコンバータ６０Ｂに供給される電力は、コンデンサＣ１がインダクタＬ１およびインダクタＬ２から交互に供給された電流による電力となるが、制御系負荷に電力を供給するＤＣ／ＤＣコンバータ６０Ｂの電力負荷は小さいため、当該交互に供給された電流による電力でも十分賄える。   In this case, the power supplied from the power factor correction circuit 60A to the DC / DC converter 60B is the power of the current supplied alternately from the inductor L1 and the inductor L2 to the capacitor C1, but the power is supplied to the control system load. Since the power load of the DC / DC converter 60B to be supplied is small, the power by the alternately supplied current can be sufficiently covered.

以上詳細に説明したように、本実施の形態では、交流電源から入力される交流電力を全波整流する整流回路（ここでは、整流回路ＤＢ）と、前記整流回路の出力を複数に分岐する複数の分岐配線と、前記複数の分岐配線に各々設けられた複数のインダクタ（ここでは、インダクタＬ１，Ｌ２）と、前記複数のインダクタの各々の出力電流を統合して直流電圧を生成する直流電圧生成回路（ここでは、ＤＣ／ＤＣコンバータ６０Ｂ，６０Ｃ）と、前記複数のインダクタに各々対応して設けられ、前記交流電源から入力される交流電力の平均的な電流が正弦波状となるように前記複数のインダクタに流れる電流を断続させる複数のスイッチング素子（ここでは、トランジスタＱ１，Ｑ２）と、を備え、負荷による消費電力が予め定められた電力（ここでは、スタンバイ・モードである場合の消費電力）より大きい場合は、前記複数のインダクタの各々に電流（ここでは、電流Ｉ１，Ｉ２）が流れる期間の少なくとも一部（ここでは、全部）が重なるように前記複数のスイッチング素子を制御し、前記消費電力が前記予め定められた電力以下である場合は、前記複数のインダクタの各々に電流が流れる期間が重ならず、かつ連続するように前記複数のスイッチング素子を制御している。 As described above in detail, in this embodiment, a rectifier circuit (here, rectifier circuit DB) that rectifies AC power input from an AC power supply, and a plurality of branches that divide the output of the rectifier circuit into a plurality. DC wiring that generates a DC voltage by integrating the output current of each of the plurality of branch wirings, a plurality of inductors (here, inductors L1 and L2) provided in each of the plurality of branch wirings, and each of the plurality of inductors A plurality of circuits (here, DC / DC converters 60B and 60C) and the plurality of inductors are provided corresponding to the plurality of inductors, respectively, so that an average current of AC power input from the AC power supply is sinusoidal. And a plurality of switching elements (here, transistors Q1 and Q2) for intermittently passing the current flowing through the inductor, and the power consumption by the load is predetermined power ( Kodewa, power consumption) is greater than when it is the standby mode, the current (in this case to each of the plurality of inductors, the current I1, I2) of at least a portion of the flowing period (in this case, all) of overlap When the plurality of switching elements are controlled and the power consumption is less than or equal to the predetermined power, the plurality of inductors are arranged such that periods of current flowing through each of the plurality of inductors do not overlap and are continuous. The switching element is controlled.

また、本実施の形態では、前記分岐配線、前記インダクタ、および前記スイッチング素子が２組設けられているものとしている。   In the present embodiment, two sets of the branch wiring, the inductor, and the switching element are provided.

［第２の実施の形態］
上記第１の実施の形態では、電源回路の制御を負荷による消費電力の大きさに応じて２段階で切り替える場合の形態例について説明したが、本第２の実施の形態では、電源回路の制御を負荷による消費電力の大きさに応じて３段階で切り替える場合の形態例について説明する。 [Second Embodiment]
In the first embodiment described above, an example in which the control of the power supply circuit is switched in two steps according to the magnitude of power consumption by the load has been described. However, in the second embodiment, the control of the power supply circuit is described. A description will be given of an example of a case in which switching is performed in three stages according to the power consumption by the load.

本第２の実施の形態に係る画像形成装置１０の構成は、電源回路を除いて上記第１の実施の形態に係る画像形成装置１０（図１〜図３）と同様であるので、まず、図８を参照して、本第２の実施の形態に係る電源回路６０’の構成を説明する。なお、図８の図４と同一の構成要素には図４と同一の符号を付して、説明を省略する。   The configuration of the image forming apparatus 10 according to the second embodiment is the same as that of the image forming apparatus 10 (FIGS. 1 to 3) according to the first embodiment except for the power supply circuit. With reference to FIG. 8, the configuration of the power supply circuit 60 ′ according to the second embodiment will be described. The same components as those in FIG. 4 in FIG. 8 are denoted by the same reference numerals as those in FIG.

同図に示されるように、本第２の実施の形態に係る電源回路６０’は、上記第１の実施の形態に係る電源回路６０に比較して、整流回路ＤＢの出力電圧値を検出する電圧検出部６２が設けられている点のみが異なっている。   As shown in the figure, the power supply circuit 60 ′ according to the second embodiment detects the output voltage value of the rectifier circuit DB as compared with the power supply circuit 60 according to the first embodiment. The only difference is that the voltage detector 62 is provided.

ところで、上記第１の実施の形態に係る画像形成装置１０に設けられている省電力動作時制御では、電流Ｉ１および電流Ｉ２が流れる期間が重ならず、かつ連続するように各トランジスタＱ１，Ｑ２が制御されるため、何れかのトランジスタによるドライブ損失が発生することとなる。従って、入力電流が時間の経過と共に変化する交流の場合には、瞬間的なドライブ損失も変化する結果、入力電圧の小さいゼロクロス近傍の期間は電源効率が著しく悪い期間である。 By the way, in the power saving operation time control provided in the image forming apparatus 10 according to the first embodiment, the transistors Q1, Q2 are arranged so that the periods in which the currents I1 and I2 flow do not overlap and are continuous. because but controlled, the drive loss due to either transistor is to occur. Therefore, in the case of alternating current in which the input current changes with time, the instantaneous drive loss also changes. As a result, the period near the zero cross where the input voltage is small is a period in which the power supply efficiency is extremely poor.

そこで、本第２の実施の形態に係る画像形成装置１０では、省電力動作モードであるスタンバイ・モードとスリープ・モードとで電源回路６０の制御方法を変え、スタンバイ・モードが設定されている場合には前述した省電力動作時制御（以下、「スタンバイ動作時制御」という。）を実行する一方、スリープ・モードが設定されている場合には、当該省電力動作時制御に加えて、ゼロクロスのタイミングを含む予め定められた期間についてはトランジスタＱ１およびトランジスタＱ２のスイッチング動作を停止させる制御（以下、「スリープ動作時制御」という。）を実行する。なお、上記ゼロクロスのタイミングは、電圧検出部６２によって検出される電圧値を参照することにより得られる。   Therefore, in the image forming apparatus 10 according to the second embodiment, when the standby mode is set by changing the control method of the power supply circuit 60 between the standby mode and the sleep mode, which are power saving operation modes. The above-mentioned control during power saving operation (hereinafter referred to as “control during standby operation”) is executed, while when the sleep mode is set, in addition to the power saving operation control, For a predetermined period including the timing, control for stopping the switching operation of the transistor Q1 and the transistor Q2 (hereinafter referred to as “sleep operation control”) is executed. The zero cross timing is obtained by referring to the voltage value detected by the voltage detector 62.

次に、図９を参照して、本第２の実施の形態に係る画像形成装置１０の作用として、本発明に特に関係する電源制御部５８の作用を説明する。なお、図９は、本第２の実施の形態に係る電源制御部５８によって実行される電源制御処理プログラムの処理の流れを示すフローチャートであり、当該プログラムはＲＯＭ４２に予め記憶されている。また、同図に示したフローチャートにおける図６に示したフローチャートと同一の処理を行う処理ステップには図６と同一のステップ番号を付して、その説明を省略する。   Next, with reference to FIG. 9, the operation of the power control unit 58 particularly related to the present invention will be described as the operation of the image forming apparatus 10 according to the second embodiment. FIG. 9 is a flowchart showing the flow of processing of the power control processing program executed by the power control unit 58 according to the second embodiment, and the program is stored in the ROM 42 in advance. Moreover, the same step number as FIG. 6 is attached | subjected to the process step which performs the process same as the flowchart shown in FIG. 6 in the flowchart shown in the figure, and the description is abbreviate | omitted.

同図のステップ１０２において肯定判定となった場合はステップ１０５に移行し、取得した動作モードがスタンバイ・モードであるか否かを判定して、肯定判定となった場合はステップ１０６Ａに移行し、前述したスタンバイ動作時制御の実行を開始した後にステップ１０８に移行する。   If an affirmative determination is made in step 102 in the figure, the process proceeds to step 105, and it is determined whether or not the acquired operation mode is a standby mode. If the determination is affirmative, the process proceeds to step 106A. After the execution of the standby operation control described above is started, the routine proceeds to step 108.

一方、上記ステップ１０５において否定判定となった場合にはステップ１０６Ｂに移行し、前述したスリープ動作時制御の実行を開始した後にステップ１０８に移行する。   On the other hand, if a negative determination is made in step 105, the process proceeds to step 106B, and after the execution of the sleep operation control described above is started, the process proceeds to step 108.

図１０には、本電源制御処理プログラムのステップ１０６Ｂの処理によって実行が開始されるスリープ動作時制御の実行時における電流Ｉ１，Ｉ２の推移の一例が示されている。   FIG. 10 shows an example of the transition of the currents I1 and I2 during execution of the sleep operation time control that is started by the process of step 106B of the power supply control process program.

電源制御部５８においてスリープ動作時制御が実行されている場合には、電流Ｉ１および電流Ｉ２の流れる期間が重ならず、かつ連続するように各トランジスタＱ１，Ｑ２が制御されると共に、入力電圧のゼロクロスのタイミングを含む予め定められた期間（以下、「停止期間」という。）についてはトランジスタＱ１およびトランジスタＱ２のスイッチング動作が停止される。この結果、図１０に示されるように、上記停止期間を除く期間については電流Ｉ１および電流Ｉ２の流れる期間が重ならず、かつ連続することとなる一方、上記停止期間については電流Ｉ１、電流Ｉ２ともに流れないこととなる。 When the power supply control unit 58 performs control during sleep operation, the transistors Q1 and Q2 are controlled so that the periods during which the currents I1 and I2 flow do not overlap and are continuous, and the input voltage During a predetermined period including the zero-cross timing (hereinafter referred to as “stop period”), the switching operations of the transistors Q1 and Q2 are stopped. As a result, as shown in FIG. 10, the periods during which the current I1 and the current I2 flow do not overlap and continue in the period excluding the stop period, while the currents I1 and I2 in the stop period are continuous. Both will not flow.

なお、本実施の形態に係る画像形成装置１０では、上記停止期間として、当該停止期間にトランジスタＱ１およびトランジスタＱ２のスイッチング動作を停止しても、スリープ・モードが実行されるものとして、予め実機を用いた実験により得られた期間を適用しているが、これに限らず、例えば、上記実機を用いた実験に代えて、実機の設計仕様に基づくコンピュータ・シミュレーションによって予め得られた期間を適用する形態や、ユーザによって予め入力された期間を適用する形態等、他の形態としてもよい。   Note that in the image forming apparatus 10 according to the present embodiment, the actual machine is preliminarily assumed that the sleep mode is executed even if the switching operation of the transistors Q1 and Q2 is stopped during the stop period. The period obtained by the experiment used is applied. However, the present invention is not limited to this. For example, instead of the experiment using the actual machine, the period obtained in advance by computer simulation based on the design specification of the actual machine is applied. Other forms such as a form and a form in which a period input in advance by the user is applied may be used.

このように、スリープ動作時制御が実行されている場合には、上記停止期間においてはトランジスタＱ１およびトランジスタＱ２の双方ともオフ状態となるため、スタンバイ動作時制御が実行されている場合に比較して、力率改善回路６０Ａにおける電力損失が低減される結果、スタンバイ動作時制御が実行されている場合より、さらに電源効率が向上される。   Thus, when the sleep operation time control is executed, both the transistor Q1 and the transistor Q2 are in the off state during the stop period, so that compared with the case where the standby operation control is executed. As a result of reducing the power loss in the power factor correction circuit 60A, the power supply efficiency is further improved as compared with the case where the standby operation control is executed.

なお、この場合、上記停止期間については、力率改善回路６０ＡからＤＣ／ＤＣコンバータ６０Ｂに供給される電力が、インダクタＬ１およびインダクタＬ２の何れからも電流が供給されない状態でのコンデンサＣ１に蓄積されている電力のみとなるが、スリープ・モードに設定されているときに制御系負荷に電力を供給するＤＣ／ＤＣコンバータ６０Ｂの電力負荷は小さいため、当該コンデンサＣ１に蓄積されている電力のみでも十分賄える。   In this case, during the stop period, the power supplied from the power factor correction circuit 60A to the DC / DC converter 60B is accumulated in the capacitor C1 in a state where no current is supplied from either the inductor L1 or the inductor L2. However, since the power load of the DC / DC converter 60B that supplies power to the control system load is small when the sleep mode is set, only the power stored in the capacitor C1 is sufficient. I can pay.

以上詳細に説明したように、本実施の形態では、交流電源から入力される交流電力を全波整流する整流回路（ここでは、整流回路ＤＢ）と、前記整流回路の出力を複数に分岐する複数の分岐配線と、前記複数の分岐配線に各々設けられた複数のインダクタ（ここでは、インダクタＬ１，Ｌ２）と、前記複数のインダクタの各々の出力電流を統合して直流電圧を生成する直流電圧生成回路（ここでは、ＤＣ／ＤＣコンバータ６０Ｂ，６０Ｃ）と、前記複数のインダクタに各々対応して設けられ、前記交流電源から入力される交流電力の平均的な電流が正弦波状となるように前記複数のインダクタに流れる電流を断続させる複数のスイッチング素子（ここでは、トランジスタＱ１，Ｑ２）と、を備え、負荷による消費電力が予め定められた電力（ここでは、スタンバイ・モードである場合の消費電力）より大きい場合は、前記複数のインダクタの各々に電流（ここでは、電流Ｉ１，Ｉ２）が流れる期間の少なくとも一部（ここでは、全部）が重なるように前記複数のスイッチング素子を制御し、前記消費電力が前記予め定められた電力以下である場合は、前記複数のインダクタの各々に電流が流れる期間が重ならず、かつ連続するように前記複数のスイッチング素子を制御している。 As described above in detail, in this embodiment, a rectifier circuit (here, rectifier circuit DB) that rectifies AC power input from an AC power supply, and a plurality of branches that divide the output of the rectifier circuit into a plurality. DC wiring that generates a DC voltage by integrating the output current of each of the plurality of branch wirings, a plurality of inductors (here, inductors L1 and L2) provided in each of the plurality of branch wirings, and each of the plurality of inductors A plurality of circuits (here, DC / DC converters 60B and 60C) and the plurality of inductors are provided corresponding to the plurality of inductors, respectively, so that an average current of AC power input from the AC power supply is sinusoidal. And a plurality of switching elements (here, transistors Q1 and Q2) for intermittently passing the current flowing through the inductor, and the power consumption by the load is predetermined power ( Kodewa, power consumption) is greater than when it is the standby mode, the current (in this case to each of the plurality of inductors, the current I1, I2) of at least a portion of the flowing period (in this case, all) of overlap When the plurality of switching elements are controlled and the power consumption is less than or equal to the predetermined power, the plurality of inductors are arranged such that periods of current flowing through each of the plurality of inductors do not overlap and are continuous. The switching element is controlled.

また、本実施の形態では、前記分岐配線、前記インダクタ、および前記スイッチング素子が２組設けられているものとしている。   In the present embodiment, two sets of the branch wiring, the inductor, and the switching element are provided.

さらに、本実施の形態では、前記消費電力が前記予め定められた電力より小さな値として予め定められた第２の電力（ここでは、スリープ・モードである場合の消費電力）以下である場合、前記複数のインダクタの各々に電流が流れる期間が重ならず、かつ連続するように前記複数のスイッチング素子を制御すると共に、前記交流電圧のゼロクロスのタイミングを含む予め定められた期間については前記複数のスイッチング素子の全てを切断させるように制御している。 Furthermore, in the present embodiment, when the power consumption is equal to or lower than a second power that is predetermined as a value smaller than the predetermined power (here, power consumption in the sleep mode), The plurality of switching elements are controlled so that the periods in which current flows in each of the plurality of inductors do not overlap and are continuous, and the switching is performed for a predetermined period including a zero-cross timing of the AC voltage. Control is performed to cut all of the elements.

以上、本発明を上記実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。発明の主旨を逸脱しない範囲で上記実施の形態に多様な変更または改良を加えることができ、当該変更または改良を加えた形態も本発明の技術的範囲に含まれる。   As mentioned above, although this invention was demonstrated using the said embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. Various changes or improvements can be added to the above-described embodiment without departing from the gist of the invention, and embodiments to which the changes or improvements are added are also included in the technical scope of the present invention.

また、上記実施の形態は、特許請求の範囲に記載された発明を限定するものではなく、また、上記実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における状況に応じた組み合わせにより種々の発明が抽出される。上記実施の形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出される。   The above embodiments do not limit the invention described in the claims, and all combinations of features described in the above embodiments are indispensable for the solution means of the invention. Not always. The above-described embodiments include inventions at various stages, and various inventions are extracted by combinations according to situations in a plurality of disclosed constituent requirements. Even if some constituent features are deleted from all the constituent features shown in the above embodiment, the configuration from which these constituent features are deleted is extracted as an invention as long as the effect is obtained.

例えば、上記各実施の形態では、本発明の分岐配線、インダクタ、およびスイッチング素子が２組設けられている電源装置の形態例について説明したが、本発明はこれに限定されるものではなく、これらの素子が３組以上設けられている電源装置を適用する形態としてもよい。この場合、省電力動作時制御を実行する際には、複数の上記スイッチング素子を、予め定められた順番で、複数の上記インダクタの各々に電流が流れる期間が重ならず、かつ連続するように各スイッチング素子を制御することになる。 For example, in each of the embodiments described above, the power supply device having two sets of the branch wiring, the inductor, and the switching element according to the present invention has been described. However, the present invention is not limited to this, Alternatively, a power supply device in which three or more elements are provided may be applied. In this case, when performing the power saving operation time control, the plurality of switching elements are arranged in a predetermined order so that the periods in which current flows through each of the plurality of inductors do not overlap and are continuous. Each switching element is controlled.

また、上記各実施の形態では、本発明のスイッチング素子として電界効果トランジスタを適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、バイポーラ・トランジスタ等の他のトランジスタを適用する形態としてもよい。   Further, in each of the above embodiments, the case where the field effect transistor is applied as the switching element of the present invention has been described. However, the present invention is not limited to this, and other transistors such as bipolar transistors can be used. It is good also as a form to apply.

また、上記各実施の形態では、省電力動作モードとしてスタンバイ・モードおよびスリープ・モードの２種類の動作モードを適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、これらの何れか一方のみを適用する形態や、これらに加えて、さらに１種類以上の省電力動作モードを適用する形態としてもよい。   In each of the above embodiments, the case where two types of operation modes of the standby mode and the sleep mode are applied as the power saving operation mode has been described. However, the present invention is not limited to this, for example, It is good also as a form which applies only any one of these, or the form which applies one or more types of power saving operation modes in addition to these.

また、上記各実施の形態では、通常動作時制御の実行時において、電流Ｉ１および電流Ｉ２の流れる期間の全部が重なるように各トランジスタＱ１，Ｑ２を制御する場合について説明したが、本発明はこれに限定されるものではなく、例えば、電流Ｉ１および電流Ｉ２の流れる期間の一部が重なるように各トランジスタＱ１，Ｑ２を制御する形態としてもよい。 Further, in each of the above embodiments, the case where the transistors Q1 and Q2 are controlled so that all the periods during which the current I1 and the current I2 flow is overlapped when the normal operation control is executed has been described. For example, the transistors Q1 and Q2 may be controlled so that parts of the periods in which the current I1 and the current I2 flow overlap each other.

また、上記実施の形態では、本発明の画像形成装置を、電子写真方式により画像を形成する画像形成装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、液滴吐出装置（所謂インクジェットプリンタ）等の他の画像形成装置に本発明の画像形成装置を適用する形態としてもよい。   Further, in the above-described embodiment, the case where the image forming apparatus of the present invention is applied to an image forming apparatus that forms an image by an electrophotographic method has been described, but the present invention is not limited to this, for example, The image forming apparatus of the present invention may be applied to other image forming apparatuses such as a droplet discharge apparatus (so-called inkjet printer).

また、上記各実施の形態では、本発明の電源装置を、画像形成装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、パーソナル・コンピュータ、携帯電話機等の電力消費レベルが複数段階設けられている他の電子機器に本発明の電源装置を適用する形態としてもよい。   In each of the above embodiments, the case where the power supply device of the present invention is applied to an image forming apparatus has been described. However, the present invention is not limited to this, and for example, a personal computer, a mobile phone, etc. The power supply device of the present invention may be applied to another electronic device provided with a plurality of levels of power consumption levels.

また、上記各実施の形態では、各種プログラムがＲＯＭ４２に予め記憶されている場合について説明したが、本発明はこれに限定されるものではなく、これらのプログラムをＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ、ＵＳＢメモリなどのコンピュータ読み取り可能な記録媒体に格納した状態で提供する形態を適用してもよいし、有線又は無線による通信手段を介して配信する形態を適用してもよい。   In each of the above-described embodiments, the case where various programs are stored in advance in the ROM 42 has been described. However, the present invention is not limited to this, and these programs are stored in a CD-ROM, a DVD-ROM, or a USB. A form provided in a state of being stored in a computer-readable recording medium such as a memory may be applied, or a form distributed via wired or wireless communication means may be applied.

また、上記各実施の形態では、動作モードに応じて電源回路に対する制御を切り替える場合について説明したが、本発明はこれに限定されるものではなく、電力負荷において実際に消費される電力に応じて制御を切り替える形態としてもよい。この場合、電力負荷の電流を検出する負荷電流検出手段を新たに設け、電源制御部５８により、上記負荷電流検出手段によって検出された負荷電流に基づいて電源回路に対する制御を切り替えることになる。   Further, in each of the above embodiments, the case where the control for the power supply circuit is switched according to the operation mode has been described, but the present invention is not limited to this, and according to the power actually consumed in the power load. It is good also as a form which switches control. In this case, load current detection means for detecting the current of the power load is newly provided, and the power supply control unit 58 switches the control for the power supply circuit based on the load current detected by the load current detection means.

その他、上記各実施の形態で説明した画像形成装置の構成（図１〜図３参照。）は一例であり、本発明の主旨を逸脱しない範囲内において、不要な部位を削除したり、新たな部位を追加したり、各部位の配設位置を変更したりしてもよい。   In addition, the configuration of the image forming apparatus described in each of the above embodiments (see FIGS. 1 to 3) is merely an example, and unnecessary portions may be deleted or new ones may be used without departing from the gist of the present invention. A part may be added or the arrangement position of each part may be changed.

また、上記各実施の形態で説明した電源回路の構成（図４，図８参照。）は一例であり、本発明の主旨を逸脱しない範囲内において、不要な部位を削除したり、新たな部位を追加したり、各部位の配設位置を変更したりしてもよい。   The configuration of the power supply circuit (see FIGS. 4 and 8) described in each of the above embodiments is merely an example, and unnecessary parts can be deleted or new parts can be used without departing from the gist of the present invention. May be added, or the arrangement position of each part may be changed.

さらに、上記各実施の形態で説明した電源制御処理プログラムの処理の流れ（図６，図９参照。）も一例であり、本発明の主旨を逸脱しない範囲内において不要なステップを削除したり、新たなステップを追加したり、処理順序を入れ替えたりしてもよい。   Furthermore, the processing flow of the power supply control processing program described in the above embodiments (see FIGS. 6 and 9) is also an example, and unnecessary steps can be deleted without departing from the gist of the present invention. A new step may be added or the processing order may be changed.

１０ 画像形成装置
１５ 画像形成エンジン部（形成手段）
３１ 用紙（記録媒体）
４０ ＣＰＵ
４２ ＲＯＭ
５８ 電源制御部（制御手段）
６０，６０’ 電源回路
６０Ｂ，６０Ｃ ＤＣ／ＤＣコンバータ（直流電圧生成回路）
ＤＢ 整流回路
Ｌ１，Ｌ２ インダクタ
Ｐ 交流電源
Ｑ１，Ｑ２ トランジスタ（スイッチング素子） DESCRIPTION OF SYMBOLS 10 Image forming apparatus 15 Image formation engine part (formation means)
31 paper (recording medium)
40 CPU
42 ROM
58 Power control unit (control means)
60, 60 'power supply circuit 60B, 60C DC / DC converter (DC voltage generation circuit)
DB Rectifier circuit L1, L2 Inductor P AC power supply Q1, Q2 Transistor (switching element)

Claims (5)

交流電源から入力される交流電力を全波整流する整流回路と、
前記整流回路の出力を複数に分岐する複数の分岐配線と、
前記複数の分岐配線に各々設けられた複数のインダクタと、
前記複数のインダクタの各々の出力電流を統合して直流電圧を生成する直流電圧生成回路と、
前記複数のインダクタに各々対応して設けられ、前記交流電源から入力される交流電力の平均的な電流が正弦波状となるように前記複数のインダクタに流れる電流を断続させる複数のスイッチング素子と、
負荷による消費電力が予め定められた電力より大きい場合は、前記複数のインダクタの各々に電流が流れる期間の少なくとも一部が重なるように前記複数のスイッチング素子を制御し、前記消費電力が前記予め定められた電力以下である場合は、前記複数のインダクタの各々に電流が流れる期間が重ならず、かつ連続するように前記複数のスイッチング素子を制御する制御手段と、
を備えた電源装置。 A rectifier circuit for full-wave rectification of AC power input from an AC power supply;
A plurality of branch wirings for branching the output of the rectifier circuit into a plurality;
A plurality of inductors provided in each of the plurality of branch wires;
A DC voltage generating circuit for generating a DC voltage by integrating output currents of the plurality of inductors;
A plurality of switching elements provided corresponding to each of the plurality of inductors, and intermittently flowing a current flowing through the plurality of inductors so that an average current of the AC power input from the AC power source is sinusoidal;
When the power consumption by the load is larger than a predetermined power, the plurality of switching elements are controlled so that at least a part of a period during which a current flows through each of the plurality of inductors, and the power consumption is determined in advance. Control means for controlling the plurality of switching elements so that the current flows in each of the plurality of inductors does not overlap and is continuous when the power is less than or equal to
Power supply unit with 前記制御手段は、前記消費電力が前記予め定められた電力以下である場合の制御に代えて、前記消費電力が前記予め定められた電力以下で、かつ前記予め定められた電力より小さな値として予め定められた第２の電力より大きい場合、前記複数のインダクタの各々に電流が流れる期間が重ならず、かつ連続するように前記複数のスイッチング素子を制御し、前記消費電力が前記第２の電力以下である場合、前記複数のインダクタの各々に電流が流れる期間が重ならず、かつ連続するように前記複数のスイッチング素子を制御すると共に、前記交流電力のゼロクロスのタイミングを含む予め定められた期間については前記複数のスイッチング素子の全てを切断させるように制御する
請求項１記載の電源装置。 In place of the control in the case where the power consumption is equal to or less than the predetermined power , the control means preliminarily sets the power consumption to be equal to or smaller than the predetermined power and smaller than the predetermined power. If defined greater than the second power, do not overlap each period in which a current flows to the plurality of inductors, and controls said plurality of switching elements to be continuous, the power consumption before Symbol second When the power is less than or equal to the power, the plurality of inductors are controlled so that the current flowing periods do not overlap each other and are continuously controlled , and the AC power zero cross timing is determined in advance. The power supply apparatus according to claim 1, wherein the period is controlled so that all of the plurality of switching elements are disconnected. 前記分岐配線、前記インダクタ、および前記スイッチング素子が２組設けられている
請求項１または請求項２記載の電源装置。 The power supply device according to claim 1, wherein two sets of the branch wiring, the inductor, and the switching element are provided. 請求項１〜請求項３の何れか１項記載の電源装置と、
前記電源装置によって生成された直流電圧により、画像情報に基づく画像を記録媒体に形成する形成手段と、
を備えた画像形成装置。 The power supply device according to any one of claims 1 to 3,
Forming means for forming an image based on image information on a recording medium by a DC voltage generated by the power supply device;
An image forming apparatus. コンピュータを、請求項１〜請求項３の何れか１項に記載の電源装置における制御手段として機能させるためのプログラム。   The program for functioning a computer as a control means in the power supply device of any one of Claims 1-3.
JP2009049543A 2009-03-03 2009-03-03 Power supply apparatus, image forming apparatus, and program Active JP5515326B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009049543A JP5515326B2 (en) 2009-03-03 2009-03-03 Power supply apparatus, image forming apparatus, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009049543A JP5515326B2 (en) 2009-03-03 2009-03-03 Power supply apparatus, image forming apparatus, and program

Publications (2)

Publication Number Publication Date
JP2010206941A JP2010206941A (en) 2010-09-16
JP5515326B2 true JP5515326B2 (en) 2014-06-11

Family

ID=42967864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009049543A Active JP5515326B2 (en) 2009-03-03 2009-03-03 Power supply apparatus, image forming apparatus, and program

Country Status (1)

Country Link
JP (1) JP5515326B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5720168B2 (en) 2010-10-14 2015-05-20 サンケン電気株式会社 Switching power supply
KR20120102308A (en) 2011-03-08 2012-09-18 주식회사 만도 Apparatus to charge battery voltage for electric vehicle
JP2013031556A (en) * 2011-08-02 2013-02-14 Daikoku Denki Co Ltd Power supply unit for game machine
JP5611474B2 (en) 2012-01-31 2014-10-22 三菱電機株式会社 Interleaved converter
KR101671138B1 (en) * 2012-11-08 2016-10-31 다이킨 고교 가부시키가이샤 Method for controlling power source switching circuit
CN103248107A (en) * 2013-05-20 2013-08-14 镇江天力变压器有限公司 High-power vehicle-mounted charging device based on DSP (Digital Signal Processor) control
JP6661370B2 (en) * 2015-12-25 2020-03-11 ローム株式会社 Power factor improvement circuit and its control circuit, electronic device, power adapter
KR20180089094A (en) 2017-01-31 2018-08-08 삼성전자주식회사 Display apparatus and controlling method thereof
WO2021095216A1 (en) * 2019-11-14 2021-05-20 三菱電機株式会社 Power conversion device, motor drive device, blower, compressor, and air conditioner

Also Published As

Publication number Publication date
JP2010206941A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
JP5515326B2 (en) Power supply apparatus, image forming apparatus, and program
JP5019814B2 (en) Image forming apparatus and power control method
JP2019118162A (en) Power supply device and image forming apparatus
JP6218467B2 (en) Power supply device and image forming apparatus
JP6949567B2 (en) Image forming device
JP2019004541A5 (en)
JP2012130164A (en) Image forming device and power supply device
JP2015230451A (en) Image forming apparatus
JP5611568B2 (en) Power supply circuit and image forming apparatus
CN106556999B (en) Image forming apparatus with a toner supply device
JP5540769B2 (en) Power supply device and image forming apparatus
JP2012114973A (en) Power supply device and image forming apparatus
JP2013041093A (en) Image forming apparatus
JP5939770B2 (en) Image forming apparatus
JP2018126037A (en) Power supply device and electrical equipment
JP2019083617A (en) Power supply device and image forming apparatus
JP5015342B2 (en) Image forming apparatus
JP2010115091A (en) Power supply apparatus and image forming apparatus
JP5998898B2 (en) Image forming apparatus
EP3745213A1 (en) Power control device, power consumption apparatus, image forming apparatus, and power control method
JP2019049654A (en) Image forming apparatus
JP2004304866A (en) Power supply unit and image-forming apparatus
JP6480314B2 (en) Heater control device and image forming apparatus
JP2008015189A (en) Image forming device and power control method therefor
JP2012247528A (en) Image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150