JP5513862B2 - Microcomputer failure analysis system - Google Patents
Microcomputer failure analysis system Download PDFInfo
- Publication number
- JP5513862B2 JP5513862B2 JP2009271302A JP2009271302A JP5513862B2 JP 5513862 B2 JP5513862 B2 JP 5513862B2 JP 2009271302 A JP2009271302 A JP 2009271302A JP 2009271302 A JP2009271302 A JP 2009271302A JP 5513862 B2 JP5513862 B2 JP 5513862B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- signal
- host computer
- output signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004458 analytical method Methods 0.000 title claims description 75
- 230000002950 deficient Effects 0.000 claims description 73
- 238000000605 extraction Methods 0.000 claims description 27
- 230000005856 abnormality Effects 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 230000002159 abnormal effect Effects 0.000 claims description 11
- 238000005259 measurement Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims description 3
- 239000000047 product Substances 0.000 description 110
- 239000004065 semiconductor Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000011835 investigation Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 206010048669 Terminal state Diseases 0.000 description 7
- 238000007689 inspection Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000013598 vector Substances 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
本発明はマイクロコンピュータの故障解析システムに関するものである。 The present invention relates to a failure analysis system for a microcomputer.
半導体装置は厳格な品質管理と製造過程毎の厳しい検査を経て出荷されるが、稀に検査をパスし市場に出てから隠れていた不具合が顕在化するものがある。これを市場クレーム品と呼び、製造メーカは市場から原因解明と再発防止を求められ、その対応に苦慮している。 Semiconductor devices are shipped through strict quality control and strict inspection for each manufacturing process, but there are rare cases where defects that have been hidden after passing the inspection and appearing on the market become apparent. This is called a market claim product, and manufacturers are struggling to deal with the problem because the market is required to clarify the cause and prevent recurrence.
市場クレーム品は、製造メーカに差し戻され故障解析が実施される。故障解析は、JIS(日本工業規格)により「アイテムの潜在的または顕在的な故障のメカニズム・発生率及び故障の影響を検討し、是正処置を決定するための系統的な調査研究」と定義されており、その領域は広範囲に亘る。本発明が寄与するのは、初期の非破壊解析に属する部分である。 The market complaint product is returned to the manufacturer for failure analysis. Failure analysis is defined by JIS (Japanese Industrial Standards) as “a systematic research study to examine the mechanism / incidence of an item's potential or actual failure and the effect of the failure and determine the corrective action”. And its area is extensive. The present invention contributes to the part belonging to the initial nondestructive analysis.
非破壊解析で得られる情報は、後の物理解析で欠陥位置の特定と原因の究明の手がかりとなり最終的に設計、プロセス、製造工程、検査工程へ再発防止策が反映されることでメーカは市場の要求に対する責任を果たし、より信頼性の高い製品の提供が可能になる。 Information obtained by non-destructive analysis is used as a clue to identify the location of the defect and investigate the cause in the subsequent physical analysis, and finally, the manufacturer reflects the measures to prevent recurrence in the design, process, manufacturing process, and inspection process. It will be possible to provide a more reliable product by fulfilling the responsibility for these requirements.
製造メーカに差し戻された市場クレーム品は、LSI(Large Scale Integrated Circuit:大規模集積回路)テスタを用いた故障解析が実施される。初期の故障解析ではLSIテスタ上での不具合再現が不可欠だが、多数の条件の組み合わせや複雑な通信プロトコルなどを与えないと再現しない不具合が多く、LSIテスタを用いて不具合を再現させることが極めて難しい場合がある。 A failure analysis using an LSI (Large Scale Integrated Circuit) tester is performed on the market complaint item returned to the manufacturer. In the initial failure analysis, it is indispensable to reproduce the defect on the LSI tester, but there are many problems that cannot be reproduced unless a combination of many conditions and a complicated communication protocol are given, and it is extremely difficult to reproduce the defect using the LSI tester. There is a case.
例えば、LSIテスタは半導体装置の外部ピンからテストベクタを与え、内部回路を経て外部ピンに現れる挙動を期待値と照合することで良否を判定する。LSIテスタが半導体装置に与えることのできるテストベクタは有限であり、半導体装置の内部で発生した動作不具合がLSIテスタで観測する外部端子に現れる前にテストベクタが尽きてしまえば不具合の再現はできない。 For example, an LSI tester gives a test vector from an external pin of a semiconductor device, and determines whether it is good or bad by comparing the behavior that appears on the external pin through an internal circuit with an expected value. The test vectors that can be given to the semiconductor device by the LSI tester are limited, and if the test vector runs out before the operation failure that occurs inside the semiconductor device appears at the external terminal observed by the LSI tester, the failure cannot be reproduced. .
従来、前記の様にLSIテスタで再現できない不具合に対しては、実機による不良解析が試みられてきた。ここで言う実機とは、市場クレーム品が組み込まれた最終製品自体、またはそれを構成するプリント基板を指し、半導体装置を購入した顧客から提供される。 Conventionally, a failure analysis using an actual machine has been attempted for a failure that cannot be reproduced by an LSI tester as described above. The actual machine here refers to a final product itself in which a market claim product is incorporated, or a printed circuit board constituting the product, and is provided from a customer who purchased a semiconductor device.
実機は、組み込まれた半導体装置が不具合を引き起こす要因を含む環境そのものであり、実機と半導体装置間の入出力を解析することで、半導体装置が不具合を発症する条件を明らかにできる。また、様々な条件を変化させて不具合の発生要因を追い込んでゆくことも可能である。ただし、これら実機が示す挙動から半導体装置の回路内部のどの部位に欠陥があるかを類推し、後の物理解析の手がかりを得るには、知識と経験と洞察が必要であり熟練を要する。 The actual machine is an environment itself that includes a factor that causes the failure of the incorporated semiconductor device, and by analyzing input / output between the actual machine and the semiconductor device, the conditions under which the failure of the semiconductor device can be clarified. It is also possible to change the various conditions to pursue the cause of the failure. However, knowledge, experience and insight are required and skill is required to analogize which part of the circuit of the semiconductor device has a defect from the behavior of these actual machines and obtain clues for subsequent physical analysis.
実機による解析は従来から行われているが、実機を解析装置の一部として利用する例は見当たらない。良品との挙動比較により故障品を選別する方法は、下記の特許文献1〜4に記載がある。
Although analysis using a real machine has been performed conventionally, there is no example of using the real machine as a part of the analysis device. The following
半導体装置の検査や選別のために、良品との挙動比較により不具合品を篩い分ける装置は様々な方法と構成が考案されている。 In order to inspect and sort semiconductor devices, various methods and configurations have been devised for an apparatus that sifts out defective products by comparing behavior with non-defective products.
また、特許文献5には、解析対象のマイコンの端子信号情報を、対象システム(本発明では顧客実機に相当)を用いて動作させてワークステーションに一旦記憶し、その後は、ワークステーション内にてマイコンに与える端子信号情報を再生して、正常なマイコンやエミュレータに入力信号として与えるロジックLSIの不良解析システム及び不良解析方法が開示されている。
Further, in
旧来のLSIテスタを用いた不具合解析では、不具合の再現性に課題がある。また、実機と測定器を用いた解析は作業者のスキルに依存し、解析に時間を要すると言う問題がある。さらに、前記先行特許文献に記載の技術は、半導体装置の良否判定を目的としており、半導体装置に内在する不具合がどの様な条件で発生するかを特定するまでの情報を得ることはできないという課題が残っている。 In the failure analysis using the conventional LSI tester, there is a problem in the reproducibility of the failure. In addition, there is a problem that the analysis using the actual machine and the measuring instrument depends on the skill of the operator and requires time for the analysis. Furthermore, the technique described in the above-mentioned prior patent document is intended to determine whether the semiconductor device is good or bad, and it is impossible to obtain information until it is specified under what conditions a failure inherent in the semiconductor device occurs. Remains.
また、特許文献5記載の発明では、「マイコンに与える端子信号情報を再生する」仕組み(例えば、図12の端子デジタルIO(Input Output:入出力)ボードなど)が必要になり、システム構成が複雑でコストが高くなり、また、アナログ入力信号も時間軸とアナログ値を記憶する仕組み(例えば図36の記録アナログトレースデータやアナログIOボードなど)が必要になり、システム構成が複雑でコストが高くなるという問題点があった。
Further, the invention described in
本発明の目的は、マイクロコンピュータの故障解析において、機能不具合を内在する半導体装置に対して、故障・不具合の確実な再現を可能とし、半導体装置に内蔵された回路のどの部分に問題があるかを解析することができるマイクロコンピュータ故障解析システムをシステム構成が安価で迅速な構築が可能なシステムとして提供することにある。 An object of the present invention is to enable reliable reproduction of a failure / failure in a semiconductor device having a malfunction in a failure analysis of a microcomputer, and which part of a circuit built in the semiconductor device has a problem. It is an object of the present invention to provide a microcomputer failure analysis system capable of analyzing the above as a system that is inexpensive and can be quickly constructed.
本発明のマイクロコンピュータ故障解析システムは、マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、前記クロックに同期して前記入力信号及び前記出力信号のレベルを記憶する信号記憶手段と、を備えたことを特徴とする。 A microcomputer failure analysis system according to the present invention includes a substrate on which a microcomputer is mounted, and a signal output means for supplying an input signal to the microcomputer and a circuit means for performing a predetermined operation based on an output signal from the microcomputer; Connected to the signal extracting means for extracting the input signal and the output signal to the outside of the substrate from the foot pattern on the substrate from which the mounted microcomputer is removed, and the signal extracting means for extracting the input signal and the output signal In order to operate the microcomputer and a malfunctioning microcomputer, a non-defective microcomputer, or an in-circuit emulator of the microcomputer, a predetermined number of clocks are supplied according to instructions from a host computer. A clock control means for supplying black computer, characterized by comprising a signal storage means for storing the level of said input signal and said output signal in synchronization with the clock.
本発明のマイクロコンピュータ故障解析システムは、更に、前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容をダンプして前記ホストコンピュータ内に蓄積し、次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続した状態で、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容をダンプして前記ホストコンピュータ内に蓄積することを特徴とする。 The microcomputer failure analysis system of the present invention further connects the failed product and the signal extraction means for extracting the input signal and the output signal, and the clock control means supplies the predetermined number of clocks. The signal storage means stores the input signal and the output signal, and the host computer dumps and stores the stored contents of the signal storage means in the host computer. With the input signal and the signal extraction means for extracting the output signal connected, the clock control means supplies the predetermined number of clocks, and the signal storage means stores the input signal and the output signal. The host computer dumps the stored contents of the signal storage means and stores them in the host computer. To.
本発明のマイクロコンピュータ故障解析システムは、更に、前記ホストコンピュータは、前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の前記出力信号のレベルをクロック毎に比較することにより前記故障品が動作異常となるクロック数を検出し、前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により、前記クロック制御手段は、前記故障品が動作異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバッグ機能によって前記動作異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とする。 In the microcomputer failure analysis system of the present invention, the host computer further operates the failed product by comparing the level of the output signal of the failed product and the non-defective product stored in the host computer for each clock. The number of clocks that become abnormal is detected, and the in-circuit emulator is connected to the signal extraction means for extracting the input signal and the output signal. The clock is supplied up to the number of clocks causing the abnormal operation, and the program location corresponding to the occurrence of the abnormal operation is detected by the debugging function of the in-circuit emulator.
また、本発明のマイクロコンピュータ故障解析システムは、マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記入力信号及び前記出力信号のレベルを記憶する信号記憶手段と、前記クロックに同期して前記マイクロコンピュータの電流値を測定する電流測定手段と、を備えたことを特徴とする。
The microcomputer failure analysis system according to the present invention includes a substrate on which a microcomputer is mounted, and which includes signal output means for supplying an input signal to the microcomputer and circuit means for performing a predetermined operation based on the output signal from the microcomputer. And a signal extraction means for extracting the input signal and the output signal to the outside of the substrate from the foot pattern on the substrate from which the mounted microcomputer is removed, and the signal extraction means for extracting the input signal and the output signal. In order to operate the microcomputer, and a predetermined number of clocks in order to operate the microcomputer, the defective microcomputer or the non-defective microcomputer or the in-circuit emulator of the microcomputer connected to the microcomputer A clock control unit supplies the serial microcomputer,
Signal storage means for storing levels of the input signal and the output signal in synchronization with the clock; and current measurement means for measuring a current value of the microcomputer in synchronization with the clock. To do.
本発明のマイクロコンピュータ故障解析システムは、更に、前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容と前記クロックに同期した電流値をダンプして前記ホストコンピュータ内に蓄積し、次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続した状態で、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容と前記クロックに同期した電流値をダンプして前記ホストコンピュータ内に蓄積することを特徴とする。 The microcomputer failure analysis system of the present invention further connects the failed product and the signal extraction means for extracting the input signal and the output signal, and the clock control means supplies the predetermined number of clocks. The signal storage means stores the input signal and the output signal, and the host computer dumps the storage contents of the signal storage means and a current value synchronized with the clock and accumulates them in the host computer, Next, in a state where the non-defective product is connected to the signal extraction unit that extracts the input signal and the output signal, the clock control unit supplies the predetermined number of clocks, and the signal storage unit The host computer stores the signal and the output signal, and the host computer synchronizes the stored contents of the signal storage means and the clock. Dump the values, characterized in that accumulate within the host computer.
本発明のマイクロコンピュータ故障解析システムは、更に、前記ホストコンピュータは、前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の前記出力信号のレベルをクロック毎に比較することにより前記故障品が動作異常となるクロック数を検出し、前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品が動作異常となるクロック数または前記故障品が電流異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバック機能によって前記動作異常または電流異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とする。 In the microcomputer failure analysis system of the present invention, the host computer further operates the failed product by comparing the level of the output signal of the failed product and the non-defective product stored in the host computer for each clock. The number of clocks that become abnormal is detected, and the in-circuit emulator is connected to the signal extracting means for extracting the input signal and the output signal. The clock is supplied up to the number of clocks causing the operation abnormality or the number of clocks where the faulty product causes the current abnormality, and the program location corresponding to the occurrence of the operation abnormality or current abnormality is detected by the debug function of the in-circuit emulator. It is characterized by that.
また、本発明のマイクロコンピュータ故障解析システムは、マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記マイクロコンピュータの電流値を測定する電流測定手段と、を備えたことを特徴とする。
The microcomputer failure analysis system according to the present invention includes a substrate on which a microcomputer is mounted, and which includes signal output means for supplying an input signal to the microcomputer and circuit means for performing a predetermined operation based on the output signal from the microcomputer. And a signal extraction means for extracting the input signal and the output signal to the outside of the substrate from the foot pattern on the substrate from which the mounted microcomputer is removed, and the signal extraction means for extracting the input signal and the output signal. In order to operate the microcomputer, and a predetermined number of clocks in order to operate the microcomputer, the defective microcomputer or the non-defective microcomputer or the in-circuit emulator of the microcomputer connected to the microcomputer A clock control unit supplies the serial microcomputer,
Current measuring means for measuring a current value of the microcomputer in synchronization with the clock.
本発明のマイクロコンピュータ故障解析システムは、更に、前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は前記所定数のクロックを供給し、前記ホストコンピュータは前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積し、次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記所定数のクロックを供給し、前記ホストコンピュータは前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積することを特徴とする。 The microcomputer failure analysis system of the present invention further connects the failed product and the signal extraction means for extracting the input signal and the output signal, and the clock control means supplies the predetermined number of clocks, The host computer dumps and accumulates a current value synchronized with the clock in the host computer, and then connects the non-defective product and the signal extraction means for extracting the input signal and the output signal, and A predetermined number of clocks are supplied, and the host computer dumps and stores a current value synchronized with the clock in the host computer.
本発明のマイクロコンピュータ故障解析システムは、更に、前記ホストコンピュータは前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の電流値をクロック毎に比較することにより前記故障品が電流異常となるクロック数を検出し、前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品が電流異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバッグ機能によって前記電流異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とする。 In the microcomputer failure analysis system of the present invention, the host computer further compares the current values of the failed product and the non-defective product stored in the host computer for each clock, so that the failed product has a current abnormality. The clock control means detects the number and connects the in-circuit emulator and the signal extraction means for extracting the input signal and the output signal. The clock is supplied up to the number of clocks, and the program location corresponding to the occurrence of the current abnormality is detected by the debugging function of the in-circuit emulator.
本発明によれば、マイクロコンピュータの良品との比較で故障品の不具合の発症が見分けられるため、期待値を用意する必要がなく、故障解析の効率を改善できる。 According to the present invention, since the occurrence of a malfunction of a faulty product can be identified by comparing with a good product of a microcomputer, it is not necessary to prepare an expected value, and the efficiency of failure analysis can be improved.
また、本発明によれば、マイクロコンピュータの不具合による動作異常又は電流異常をホストPC上で比較検出できるため、動作クロックをカウントすることで、動作異常又は電流異常を起すタイミングが判り、解析対象の時間的範囲を絞り込むことができる。 In addition, according to the present invention, since an operation abnormality or current abnormality due to a malfunction of the microcomputer can be compared and detected on the host PC, the timing at which the operation abnormality or current abnormality occurs is known by counting the operation clock, and the analysis target The time range can be narrowed down.
更に、本発明によれば、ICE(In Circuit Emulater)を用いた場合には、動作異常を検知した時点でICEのデバッグ機能によってマイクロコンピュータ内のプログラムカウンタやレジスタなどの内部情報を読取ることが可能となり異常の原因となっている実行命令の推定などを容易に行うことができる。 Furthermore, according to the present invention, when an ICE (In Circuit Emulator) is used, internal information such as a program counter and a register in the microcomputer can be read by the debug function of the ICE when an abnormal operation is detected. Therefore, it is possible to easily estimate the execution instruction that causes the abnormality.
以上のように、本発明によれば、マイクロコンピュータの故障解析を、LSIテスタなどの大規模設備を用いることなく、低コストで不具合の再現及び故障個所の推定が可能になる。 As described above, according to the present invention, failure analysis of a microcomputer can be performed at low cost and failure location can be estimated without using a large-scale facility such as an LSI tester.
以下、本発明の実施の形態について、図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の実施例1のマイクロコンピュータ故障解析システムの全体構成図である。図1において、1は顧客実機の基板、2は信号取り出し手段、3はベースボード、4はユーティリティボード、5はホストPC(Personal Computer)を示している。 1 is an overall configuration diagram of a microcomputer failure analysis system according to a first embodiment of the present invention. In FIG. 1, 1 is a board of a customer's actual machine, 2 is a signal extracting means, 3 is a base board, 4 is a utility board, and 5 is a host PC (Personal Computer).
顧客実機の基板1には実機ソケット11が設けられ、信号取り出し手段2には分配器21とコネクタ22が接続されている。ベースボード3には、故障品、良品、ICE(In Circuit Emulater)コネクタを搭載するDUT(Device Under Test:被検査装置)用のサンプル実装ソケット31と電流測定端子33が搭載され、ユーティリティボード4には、FPGA(Field Programmable Gate Array)41とLog(ログ)保管メモリ42が搭載されている。また、ベースボード3のICE用USB(Universal Serial Bus)端子32とユーティリティボード4のFPGA用USB端子43は、ホストPC5のUSB端子51と接続されている。
An
ユーティリティボード4のFPGA41は、DUTのX1,XT1,Reset端子への入力信号の制御、各端子の端子状態の観測、各端子からの出力のバッファリング(Log保管メモリ42へのデータ記録)等の制御を行うとともに、ホストPC5とのインターフェイス(I/F)制御、クロック数のカウント・制御を行う。
The
また、ホストPC5は、FPGA41とのインターフェイス(I/F)制御、取得したLog(ログ)のグラフ化、ICE制御(デバッガ使用)を行う。
Further, the
図2は本発明の実施例1のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。図2において、顧客実機の基板1に実装されたマイクロコンピュータが故障すると、故障品71が顧客実機の基板1のソケット11から取り外される。顧客実機の基板1のソケット11とベースボード3のサンプル実装ソケット31とが信号取り出し手段2により接続され、顧客実機の基板1の端子状態は、ベースボード3上のDUT及び分配器21とコネクタ22を介してユーティリティボード上のFPGA41に送信可能となる。
FIG. 2 is a diagram showing each stage of the operation of the microcomputer failure analysis system according to the first embodiment of the present invention. In FIG. 2, when the microcomputer mounted on the
第一段階の故障品の調査では、顧客実機の基板1のソケット11から取り外された故障品71は、ベースボード3のサンプル実装ソケット31にセットされ、ホストPC5の指示により、ユーティリティボード4のFPGA41が、故障品71に対して、所定のクロック数Nだけ、制御信号を送信し、故障品71からの各端子出力は、FPGA41により端子状態が観測され、Log保管メモリ42に記録される。Log保管メモリ42に記録された故障品71の各クロック数の端子状態のデータはUSB端子43,51を介してホストPC5に蓄積される。
In the investigation of the failed product in the first stage, the failed
次の第二段階の良品の調査では、故障品71がベースボード3のサンプル実装ソケット31から取り外され、良品72がベースボード3のサンプル実装ソケット31にセットされる。第一段階と同様に、ホストPC5の指示により、ユーティリティボード4のFPGA41が、良品72に対して、所定のクロック数Nだけ、制御信号を送信し、良品72からの各端子出力は、FPGA41により端子状態が観測され、Log保管メモリ42に記録される。Log保管メモリ42に記録された良品72の各クロック数の端子状態のデータはUSB端子43,51を介してホストPC5に蓄積される。
In the next second stage investigation of non-defective products, the
そして、第三段階の故障品・良品のチェックでは、ホストPC5に蓄積された故障品71と良品72の各クロック数での端子状態のデータを比較する。例えば、クロック数Mで、故障品71と良品72の端子状態のデータが異なる場合には、クロック数Mに対応するステップで、故障品71にエラーが発生していると推測することができる。
Then, in the third-stage check of the defective product / non-defective product, the terminal state data at each clock number of the failed
次いで、第四段階のICE調査では、良品72がベースボード3のサンプル実装ソケット31から取り外され、ICE73のソケットはベースボード3のサンプル実装ソケット31にセットされる。この状態で、ICE73に故障発生のクロック数Mを供給する。ICE73はデバック機能を備えており、クロック数Mに対応したプログラムカウンタ値を読み取ることができ、プログラムカウンタ値から実行命令を解析して故障原因を推定することができる。
Next, in the fourth stage ICE survey, the
図3は本発明の実施例1のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。図3のフローチャートでは、まず、ステップS301において、故障品71の調査を開始すると、ステップS302において、故障品71をベースボード3にセットする。ステップS303において、故障品71にNクロックを供給し、ステップS304において、故障品71の入・出力信号レベルをホストPC5に蓄積する。
FIG. 3 is a flowchart of the failure analysis operation by the microcomputer failure analysis system according to the first embodiment of the present invention. In the flowchart of FIG. 3, first, when the investigation of the
次いで、ステップS305において、良品72の調査を開始すると、ステップS306において、良品72をベースボード3にセットする。ステップS307において、良品72にNクロックを供給し、ステップS308において、良品72の入・出力信号レベルをホストPC5に蓄積する。
Next, when the inspection of the
その後、ステップS309において、ホストPCにて、故障品71,良品72の入・出力信号レベルを比較する。ステップS310において、Mクロック目で故障品71,良品72の入・出力信号レベルに差が発生した(S310:Yes)場合には、ステップS311のICEによる調査に移行する。故障品71,良品72の入・出力信号レベルに差が発生しない(S310:No)場合には、ステップS312において故障品71の調査、ステップ313において良品72の調査をそれぞれ実施する。
Thereafter, in step S309, the host PC compares the input / output signal levels of the
ステップS311において、ICEによる調査を開始すると、ステップS314において、ICE73をベースボード3にセットする。ステップS315において、ICE73に故障に対応したMクロックを供給する。そして、ステップS316において、ICEにてMクロック目のプログラムカウンタ値を読み、ステップS317において、プログラムカウンタ値から実行命令を解析して故障原因を推定する。
When the investigation by ICE is started in step S311, the
図4は本発明の実施例2のマイクロコンピュータ故障解析システムの構成図である。図4において、1は顧客実機の基板、2は信号取り出し手段、3はベースボード、4はユーティリティボード、5はホストPC(Personal Computer)、6は電流計測装置を示している。 FIG. 4 is a configuration diagram of the microcomputer failure analysis system according to the second embodiment of the present invention. In FIG. 4, 1 is a board of a customer's actual machine, 2 is a signal extracting means, 3 is a base board, 4 is a utility board, 5 is a host PC (Personal Computer), and 6 is a current measuring device.
顧客実機の基板1には実機ソケット11が設けられ、信号取り出し手段2には分配器21とコネクタ22が接続されている。ベースボード3には、故障品、良品、ICE(In Circuit Emulater)コネクタを搭載するDUT(Device Under Test:被検査装置)用のサンプル実装ソケット31と電流測定端子33が搭載され、ユーティリティボード4には、FPGA(Field Programmable Gate Array)41とLog(ログ)保管メモリ42が搭載されている。また、電流計測装置6はベースボード3の電流測定端子33に接続されている。ベースボード3のICE用USB(Universal Serial Bus)端子32とユーティリティボード4のFPGA用USB端子43は、ホストPC5のUSB端子51と接続され、電流計測装置6は、ホストPC5の電流測定用USB端子52と接続されている。
An
ユーティリティボード4のFPGA41は、DUTのX1,XT1,Reset端子への入力信号の制御、各端子の端子状態の観測、各端子からの出力のバッファリング(Log保管メモリ42へのデータ記録)等の制御を行うとともに、ホストPC5とのインターフェイス(I/F)制御、クロック数のカウント・制御を行う。
The
また、ホストPC5は、FPGA41とのインターフェイス(I/F)制御、取得したLog(ログ)あるいは取得した電流値のグラフ化、ICE制御(デバッガ使用)を行う。
Further, the
図5は本発明の実施例2のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。実施例1と同様に、故障品71と、良品72と、ICE73をベースボード3のサンプル実装ソケット31に搭載して、マイクロコンピュータの故障解析を実行する。
FIG. 5 is a diagram showing each stage of the operation of the microcomputer failure analysis system according to the second embodiment of the present invention. Similarly to the first embodiment, the
実施例1との相違点は、ユーティリティボード4にLog(ログ)保管メモリ42を搭載して、入・出力信号レベルのLogデータを記憶して、入・出力信号レベルの差により故障を推測するのみならず、ベースボード3の電流測定端子33に電流計測装置6を接続し、各クロックでの電流値をもホストPC5に蓄積し、入・出力信号レベルと電流値の双方のデータにより、故障品71の故障解析を行う点である。
The difference from the first embodiment is that a log (log)
図6は本発明の実施例2のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。図6のフローチャートでは、まず、ステップS601において、故障品71の調査を開始すると、ステップS602において、故障品71をベースボード3にセットする。ステップS603において、故障品71にNクロックを供給し、ステップS604において、故障品71の入・出力信号レベルとクロック毎の電流値をホストPC5に蓄積する。
FIG. 6 is a flowchart of a failure analysis operation by the microcomputer failure analysis system according to the second embodiment of the present invention. In the flowchart of FIG. 6, first, when the investigation of the failed
次いで、ステップS605において、良品72の調査を開始すると、ステップS606において、良品72をベースボード3にセットする。ステップS607において、良品72にNクロックを供給し、ステップS608において、良品72の入・出力信号レベルとクロック毎の電流値をホストPC5に蓄積する。
Next, when the inspection of the
その後、ステップS609において、ホストPCにて、故障品71,良品72の入・出力信号レベルと電流値を比較する。ステップS610において、Mクロック目で故障品71,良品72の入・出力信号レベルに差が発生した(S610:Yes)場合、あるいは故障品71の電流値が良品72より大きくなった(S610:Yes)場合には、ステップS611のICEによる調査に移行する。故障品71,良品72の入・出力信号レベルに差が発生しない(S610:No)場合あるいは電流値に差が発生しない(S610:No)場合には、ステップS612において故障品71の調査、ステップ613において良品72の調査をそれぞれ実施する。
After that, in step S609, the host PC compares the input / output signal levels of the failed
ステップS611において、ICEによる調査を開始すると、ステップS614において、ICE73をベースボード3にセットする。ステップS615において、ICE73に故障に対応したMクロックを供給する。そして、ステップS616において、ICEにてMクロック目のプログラムカウンタ値を読み、ステップS617において、プログラムカウンタ値から実行命令を解析して故障原因を推定する。
When the investigation by ICE is started in step S611, the
図7は本発明の実施例3のマイクロコンピュータ故障解析システムの構成図である。図7において、1は顧客実機の基板、2は信号取り出し手段、3はベースボード、4はユーティリティボード、5はホストPC(Personal Computer)、6は電流計測装置を示している。
FIG. 7 is a configuration diagram of the microcomputer failure analysis system according to the third embodiment of the present invention. In FIG. 7,
顧客実機の基板1には実機ソケット11が設けられ、信号取り出し手段2には分配器21とコネクタ22が接続されている。ベースボード3には、故障品、良品、ICE(In Circuit Emulater)コネクタを搭載するDUT(Device Under Test:被検査装置)用のサンプル実装ソケット31と電流測定端子33が搭載され、ユーティリティボード4には、FPGA(Field Programmable Gate Array)41が搭載されている。また、電流計測装置6はベースボード3の電流測定端子33に接続されている。ベースボード3のICE用USB(Universal Serial Bus)端子32はとユーティリティボード4のFPGA用USB端子43は、ホストPC5のUSB端子51と接続され、電流計測装置6は、ホストPC5の電流測定用USB端子52と接続されている。
An
ユーティリティボード4のFPGA41は、DUTのX1,XT1,Reset端子への入力信号の制御、各端子の端子状態の観測等の制御を行うとともに、ホストPC5とのインターフェイス(I/F)制御、クロック数のカウント・制御を行う。
The
また、ホストPC5は、FPGA41とのインターフェイス(I/F)制御、取得した電流値のグラフ化、ICE制御(デバッガ使用)を行う。
Further, the
図8は本発明の実施例3のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。実施例1と同様に、故障品71と、良品72と、ICE73をベースボード3のサンプル実装ソケット31に搭載して、マイクロコンピュータの故障解析を実行する。
FIG. 8 is a diagram showing each stage of the operation of the microcomputer failure analysis system according to the third embodiment of the present invention. Similarly to the first embodiment, the
実施例1、2との相違点は、実施例3では、ユーティリティボード4にLog(ログ)保管メモリ42を搭載せず、ベースボード3の電流測定端子33に電流計測装置6を接続し、各クロックでの電流値をホストPC5に蓄積し、電流値のデータにより、故障品71の故障解析を行う点である。
The difference from the first and second embodiments is that, in the third embodiment, the utility board 4 is not equipped with the
図9は本発明の実施例3のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。図9のフローチャートでは、まず、ステップS901において、故障品71の調査を開始すると、ステップS902において、故障品71をベースボード3にセットする。ステップS903において、故障品71にNクロックを供給し、ステップS904において、故障品71のクロック毎の電流値をホストPC5に蓄積する。
FIG. 9 is a flowchart of the failure analysis operation by the microcomputer failure analysis system according to the third embodiment of the present invention. In the flowchart of FIG. 9, first, when the investigation of the
次いで、ステップS905において、良品72の調査を開始すると、ステップS906において、良品72をベースボード3にセットする。ステップS907において、良品72にNクロックを供給し、ステップS908において、良品72のクロック毎の電流値をホストPC5に蓄積する。
Next, when the inspection of the
その後、ステップS909において、ホストPCにて、故障品71,良品72の電流値を比較する。ステップS910において、Mクロック目で故障品71の電流値が良品72より大きくなった(S910:Yes)場合には、ステップS911のICEによる調査に移行する。故障品71,良品72の電流値に差が発生しない(S910:No)場合には、ステップS912において故障品71の調査、ステップ913において良品72の調査をそれぞれ実施する。
Thereafter, in step S909, the current values of the
ステップS911において、ICEによる調査を開始すると、ステップS914において、ICE73をベースボード3にセットする。ステップS915において、ICE73に故障に対応したMクロックを供給する。そして、ステップS916において、ICEにてMクロック目のプログラムカウンタ値を読み、ステップS917において、プログラムカウンタ値から実行命令を解析して故障原因を推定する。
When the investigation by ICE is started in step S911, the
1 顧客実機の基板
2 信号取り出し手段
3 ベースボード
4 ユーティリティボード
5 ホストPC
6 電流計測装置
11 実機ソケット
21 分配器
22 コネクタ
31 サンプル実装ソケット
32 ICE用USB端子
33 電流測定端子
41 FPGA
42 Log保管メモリ
43 FPGA用USB端子
51 USB端子
52 電流測定用USB端子
71 故障品
72 良品
73 ICE
1 Board of customer's
6
42
Claims (9)
実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、
前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、
前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記入力信号及び前記出力信号のレベルを記憶する信号記憶手段と、を備えたことを特徴とするマイクロコンピュータ故障解析システム。 A board on which a microcomputer is mounted, and a signal output means for supplying an input signal to the microcomputer and a circuit means for performing a predetermined operation based on an output signal from the microcomputer;
A signal extraction means for extracting the input signal and the output signal from the foot pattern on the substrate from which the mounted microcomputer is removed;
A faulty product of the microcomputer or a non-defective product of the microcomputer or an in-circuit emulator of the microcomputer connected to the signal extraction means for extracting the input signal and the output signal;
Clock control means for supplying a predetermined number of clocks to the microcomputer according to instructions from a host computer in order to operate the microcomputer;
A microcomputer failure analysis system comprising: signal storage means for storing levels of the input signal and the output signal in synchronization with the clock.
前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容を前記ホストコンピュータ内にダンプして蓄積し、
次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続した状態で、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容を前記ホストコンピュータ内にダンプして蓄積することを特徴とするマイクロコンピュータ故障解析システム。 The microcomputer failure analysis system according to claim 1,
The faulty product is connected to the signal extraction means for extracting the input signal and the output signal, the clock control means supplies the predetermined number of clocks, and the signal storage means includes the input signal and the input signal. The output signal is stored, and the host computer dumps and stores the storage contents of the signal storage means in the host computer,
Next, in a state where the non-defective product is connected to the signal extraction unit that extracts the input signal and the output signal, the clock control unit supplies the predetermined number of clocks, and the signal storage unit A microcomputer failure analysis system for storing a signal and the output signal, wherein the host computer dumps and stores the storage contents of the signal storage means in the host computer.
前記ホストコンピュータは、前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の前記出力信号のレベルをクロック毎に比較することにより前記故障品が動作異常となるクロック数を検出し、
前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品が動作異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバッグ機能によって前記動作異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とするマイクロコンピュータ故障解析システム。 The microcomputer failure analysis system according to claim 2,
The host computer detects the number of clocks at which the faulty product becomes abnormal by comparing the level of the output signal of the faulty product and the non-defective product stored in the host computer for each clock,
The in-circuit emulator is connected to the signal extraction means for extracting the input signal and the output signal, and according to an instruction from the host computer, the clock control means supplies a clock up to the number of clocks at which the failed product becomes abnormal in operation. A microcomputer failure analysis system, wherein the program location corresponding to the occurrence of the abnormal operation is detected by a debugging function of the in-circuit emulator.
実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、
前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、
前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記入力信号及び前記出力信号のレベルを記憶する信号記憶手段と、前記クロックに同期して前記マイクロコンピュータの電流値を測定する電流測定手段と、を備えたことを特徴とするマイクロコンピュータ故障解析システム。 A board on which a microcomputer is mounted, and a signal output means for supplying an input signal to the microcomputer and a circuit means for performing a predetermined operation based on an output signal from the microcomputer;
A signal extraction means for extracting the input signal and the output signal from the foot pattern on the substrate from which the mounted microcomputer is removed;
A faulty product of the microcomputer or a non-defective product of the microcomputer or an in-circuit emulator of the microcomputer connected to the signal extraction means for extracting the input signal and the output signal;
Clock control means for supplying a predetermined number of clocks to the microcomputer according to instructions from a host computer in order to operate the microcomputer;
Signal storage means for storing levels of the input signal and the output signal in synchronization with the clock; and current measurement means for measuring a current value of the microcomputer in synchronization with the clock. A microcomputer failure analysis system.
前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容と前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積し、
次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続した状態で、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容と前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積することを特徴とするマイクロコンピュータ故障解析システム。 The microcomputer failure analysis system according to claim 4,
The faulty product is connected to the signal extraction means for extracting the input signal and the output signal, the clock control means supplies the predetermined number of clocks, and the signal storage means includes the input signal and the input signal. The output signal is stored, and the host computer dumps and stores the current value synchronized with the stored contents of the signal storage means and the clock in the host computer,
Next, in a state where the non-defective product is connected to the signal extraction unit that extracts the input signal and the output signal, the clock control unit supplies the predetermined number of clocks, and the signal storage unit A microcomputer failure analysis system for storing a signal and the output signal, wherein the host computer dumps and accumulates the storage contents of the signal storage means and the current value synchronized with the clock in the host computer .
前記ホストコンピュータは、前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の前記出力信号のレベルまたは電流値をクロック毎に比較することにより前記故障品が動作異常または電流異常となるクロック数を検出し、
前記インサーキットエミュレータと前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品が動作異常となるクロック数または前記故障品の電流異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバック機能によって前記動作異常または電流異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とするマイクロコンピュータ故障解析システム。 In the microcomputer failure analysis system according to claim 5,
The host computer compares the output signal level or current value of the failed product and the non-defective product stored in the host computer for each clock to determine the number of clocks at which the failed product becomes abnormal in operation or current. Detect
The clock control means connects the in-circuit emulator with the signal extraction means for extracting the input signal and the output signal, and the clock control means, according to an instruction from the host computer, determines the number of clocks at which the failed product is abnormal or the failed product. A microcomputer failure characterized by supplying clocks up to the number of clocks that cause current abnormality of and detecting a program location corresponding to the occurrence of the operation abnormality or current abnormality by the debug function of the in-circuit emulator Analysis system.
実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、
前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、
前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記マイクロコンピュータの電流値を測定する電流測定手段と、を備えたことを特徴とするマイクロコンピュータ故障解析システム。 A board on which a microcomputer is mounted, and a signal output means for supplying an input signal to the microcomputer and a circuit means for performing a predetermined operation based on an output signal from the microcomputer;
A signal extraction means for extracting the input signal and the output signal from the foot pattern on the substrate from which the mounted microcomputer is removed;
A faulty product of the microcomputer or a non-defective product of the microcomputer or an in-circuit emulator of the microcomputer connected to the signal extraction means for extracting the input signal and the output signal;
Clock control means for supplying a predetermined number of clocks to the microcomputer according to instructions from a host computer in order to operate the microcomputer;
A microcomputer failure analysis system comprising: current measuring means for measuring a current value of the microcomputer in synchronization with the clock.
前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は前記所定数のクロックを供給し、前記ホストコンピュータは前記クロックに同期した電流値をダンプして蓄積し、
次に、前記良品と前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記所定数のクロックを供給し、前記ホストコンピュータは前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積することを特徴とするマイクロコンピュータ故障解析システム。 The microcomputer failure analysis system according to claim 7,
The faulty product is connected to the signal extraction means for extracting the input signal and the output signal, the clock control means supplies the predetermined number of clocks, and the host computer supplies a current value synchronized with the clock. Dump and accumulate,
Next, the non-defective product and the signal extracting means for extracting the input signal and the output signal are connected to supply the predetermined number of clocks, and the host computer supplies a current value synchronized with the clock in the host computer. A microcomputer failure analysis system characterized by being dumped and stored.
前記ホストコンピュータは前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の電流値をクロック毎に比較することにより前記故障品が電流異常となるクロック数を検出し、
前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品の電流異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバッグ機能によって前記電流異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とするマイクロコンピュータ故障解析システム。 The microcomputer failure analysis system according to claim 8,
The host computer detects the number of clocks at which the faulty product has an abnormal current by comparing the current values of the faulty product and the non-defective product stored in the host computer for each clock.
The in-circuit emulator is connected to the signal extraction means for extracting the input signal and the output signal, and according to an instruction from the host computer, the clock control means supplies a clock up to the number of clocks that causes a current abnormality of the failed product. A microcomputer failure analysis system, wherein the program location corresponding to the occurrence of the current abnormality is detected by a debugging function of the in-circuit emulator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009271302A JP5513862B2 (en) | 2009-11-30 | 2009-11-30 | Microcomputer failure analysis system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009271302A JP5513862B2 (en) | 2009-11-30 | 2009-11-30 | Microcomputer failure analysis system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011113447A JP2011113447A (en) | 2011-06-09 |
JP5513862B2 true JP5513862B2 (en) | 2014-06-04 |
Family
ID=44235707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009271302A Expired - Fee Related JP5513862B2 (en) | 2009-11-30 | 2009-11-30 | Microcomputer failure analysis system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5513862B2 (en) |
-
2009
- 2009-11-30 JP JP2009271302A patent/JP5513862B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011113447A (en) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7856582B2 (en) | Techniques for logic built-in self-test diagnostics of integrated circuit devices | |
US7596731B1 (en) | Test time reduction algorithm | |
US5633812A (en) | Fault simulation of testing for board circuit failures | |
KR100989084B1 (en) | Control apparatus | |
US20080209288A1 (en) | Apparatus for locating a defect in a scan chain while testing digital logic | |
JP2001183430A (en) | Method and system for testing semiconductor device, and recording medium | |
JP2006242638A (en) | Semiconductor test device | |
US5517637A (en) | Method for testing a test architecture within a circuit | |
US20080313499A1 (en) | Debug circuit | |
JP2018170418A5 (en) | ||
CN114631031A (en) | Automated test equipment, process and computer program for testing one or more devices under test, wherein different test activities utilize a subset of device under test resources | |
JPWO2007113940A1 (en) | Semiconductor inspection equipment | |
US7168004B2 (en) | Technique for testability of semiconductor integrated circuit | |
JP5513862B2 (en) | Microcomputer failure analysis system | |
JP5067266B2 (en) | Integrated circuit board with JTAG function | |
JP2755237B2 (en) | Simulation apparatus and method | |
EP1291662B1 (en) | Debugging system for semiconductor integrated circuit | |
CN113257333A (en) | DDR chip testing device and method | |
JP2004101203A (en) | Failure analysis system for logic lsi and failure analysis method | |
JP2009139313A (en) | Inspection device having self-diagnostic function, and program and recording medium for the same | |
US6870781B2 (en) | Semiconductor device verification system and method | |
JP2009069036A (en) | Printed circuit board failure analysis system | |
JP2010032428A (en) | Semiconductor device and method of inspecting semiconductor device | |
JP2011080826A (en) | Semiconductor device analysis system | |
JP2003307543A (en) | Apparatus and method for inspecting lsi |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5513862 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |