JP5512885B2 - プログラマビリティを伴う高抵抗基板での貫通ビアのインダクタまたはトランス - Google Patents
プログラマビリティを伴う高抵抗基板での貫通ビアのインダクタまたはトランス Download PDFInfo
- Publication number
- JP5512885B2 JP5512885B2 JP2013513277A JP2013513277A JP5512885B2 JP 5512885 B2 JP5512885 B2 JP 5512885B2 JP 2013513277 A JP2013513277 A JP 2013513277A JP 2013513277 A JP2013513277 A JP 2013513277A JP 5512885 B2 JP5512885 B2 JP 5512885B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- signal
- substrate
- inductors
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 142
- 238000000034 method Methods 0.000 claims description 29
- 238000004891 communication Methods 0.000 claims description 8
- 230000009466 transformation Effects 0.000 description 29
- 239000002184 metal Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000011521 glass Substances 0.000 description 18
- 239000003989 dielectric material Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000001419 dependent effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F21/00—Variable inductances or transformers of the signal type
- H01F21/02—Variable inductances or transformers of the signal type continuously variable, e.g. variometers
- H01F21/08—Variable inductances or transformers of the signal type continuously variable, e.g. variometers by varying the permeability of the core, e.g. by varying magnetic bias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
102 高抵抗基板、基板
104 3次元インダクタ、インダクタ
106 表側誘電材料
108 裏側誘電材料
110 上面
112 底面
114 貫通ビア
116 表側導電性配線
118 裏側導電性配線
120、122 金属層
124、126 裏側金属層
128 第1の方向
130 第2の方向
200 方法
202、204、206、208、210、212、214、216、218、220、222、224 ブロック
300 インダクタ
302 裏側導電性配線
304 表側導電性配線
306 貫通ビア
310 第1の方向
312 第2の方向
400 電子パッケージ、パッケージ
402 高抵抗基板、基板
404 目標インダクタ
406 チューナインダクタ
408、410 貫通ビア
412、414 誘電材料
416 裏側配線
418、420、422、424、426 金属層
500 電子パッケージ
502 目標インダクタ
504 チューナインダクタ、チューナビア
506 表側導電性配線
508 裏側導電性配線
510 第1の方向
512 第2の方向
514 貫通ビア
600 電子パッケージ、パッケージ
602 目標インダクタ
604 チューナインダクタ
606 表側配線
608 裏側配線
610 第1の方向
612 第2の方向
614 貫通ビア
700 電子パッケージ、パッケージ
702 目標インダクタ
704 チューナインダクタ
706 表側配線
708 裏側配線
710 第1の方向
712 第2の方向
714 貫通ビア
800 電子パッケージ、パッケージ
802 目標インダクタ
804 チューナインダクタ
806 表側配線
808 裏側配線
810 第1の方向
812 第2の方向
814 貫通ビア
900 電子パッケージ
902 目標インダクタ
904 チューナインダクタ
906 表側配線
908 裏側配線
910 第1の方向
912 第2の方向
1000 電子パッケージ
1002 高抵抗基板、基板
1004 3次元トランス、トランス
1006 一次ループ
1008 二次ループ
1010、1012 貫通ビア
1014、1016 誘電材料
1018 表表面
1020 裏表面
1022 配線
1024、1026、1028、1030、1032、1034、1036 金属層
1038 第1の方向
1040 第2の方向
1100 トランス
1102 一次ループ
1104 二次ループ
1106、1108 貫通ビア
1110 裏側配線
1112 表側配線
1114 裏側配線
1116 表側配線
1200 トランス
1202 一次ループ
1204 二次ループ
1206、1208 貫通ビア
1210 裏側配線
1212 表側配線
1214 裏側配線
1216 表側配線
1300 3次元トランス、トランス
1302 一次ループ
1304 二次ループ
1306、1308 貫通ビア
1310 裏側配線
1312 表側配線
1314 裏側配線
1316 表側配線
1400 3次元トランス、トランス
1402 一次ループ
1404 二次ループ
1406、1408 貫通ビア
1410 裏側配線
1412 表側配線
1414 裏側配線
1416 表側配線
1500 3次元トランス、トランス
1502 一次ループ
1504 二次ループ
1506、1508 貫通ビア
1510 裏側配線
1512 表側配線
1514 裏側配線
1516 表側配線
1600 3次元トランス、トランス
1602 一次ループ
1604 二次ループ
1606、1608 貫通ビア
1610 裏側配線
1612 表側配線
1614 裏側配線
1616 表側配線
1700 ワイヤレス通信システム
1720、1730 遠隔ユニット
1740 基地局
1750 遠隔ユニット
1780 下りリンク信号
1790 上りリンク信号
Claims (31)
- 電子パッケージでの回路であって、
上面および底面を有する高抵抗基板と、
第1の信号が通過する、前記基板に形成される第1の貫通ビアを含む、第1のインダクタと、
第2の信号が通過する、前記基板に形成される第2の貫通ビアを含む、第2のインダクタであって、前記第2の信号が、第1の方向または第2の方向に通過し、前記第2の方向が、前記第1の方向に実質的に平行であるが反対である、第2のインダクタと、
を備え、
さらに、前記第1のインダクタの総インダクタンスが、前記第2の信号の方向を変更することにより制御される回路。 - 前記第1のインダクタが、目標インダクタである、請求項1に記載の回路。
- 前記第2のインダクタが、チューナインダクタである、請求項1に記載の回路。
- 前記第2のインダクタは、複数の第2のインダクタを含む、請求項1に記載の回路。
- 前記複数の第2のインダクタの各個を通過する前記第2の信号の前記方向が、独立して制御される、請求項4に記載の回路。
- 前記第1のインダクタの前記総インダクタンスが、前記第2の信号を、前記第1の信号と同じ方向に、前記複数の第2のインダクタの少なくとも1つを介して通過させることにより増大される、請求項4に記載の回路。
- 前記第1のインダクタの前記総インダクタンスが、前記第2の信号を、前記第1の信号と反対の方向に、前記複数の第2のインダクタの少なくとも1つを介して通過させることにより減少される、請求項4に記載の回路。
- 前記第1のインダクタの前記総インダクタンスが、ある範囲のインダクタンス値を含み、前記範囲が、第2のインダクタの数により決定される、請求項4に記載の回路。
- 前記第2の信号が、前記第1の信号が前記第1のインダクタを通過するのと同じ方向に、前記複数の第2のインダクタの各個を通過する場合、前記第1のインダクタの前記総インダクタンスが、最大のインダクタンス値である、請求項4に記載の回路。
- 前記第2の信号が、前記第1の信号が前記第1のインダクタを通過するのと反対の方向に、前記複数の第2のインダクタの各個を通過する場合、前記第1のインダクタの前記総インダクタンスが、最小のインダクタンス値である、請求項4に記載の回路。
- 前記複数の第2のインダクタの各個の前記貫通ビアが、前記基板の前記上面および底面での導電性配線に結合され、それによって、独立して連続的な導電性経路を形成する、請求項4に記載の回路。
- 前記複数の第2のインダクタが、前記第1のインダクタを実質的に包囲する第2のインダクタの配列を形成する、請求項4に記載の回路。
- 第2のインダクタの前記配列が、円形または多角形の配列を形成する、請求項12に記載の回路。
- 前記第1のインダクタが、複数の貫通ビアを備える、請求項1に記載の回路。
- 前記第1のインダクタの前記複数の貫通ビアが、連続的な導電性経路を形成するために、複数の導電性配線に結合される、請求項14に記載の回路。
- 前記第1の信号および第2の信号が、前記基板の前記上面および底面に直交して、前記第1のインダクタおよび第2のインダクタの前記貫通ビアを通過する、請求項1に記載の回路。
- 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項1に記載の回路。
- 電子パッケージでの集積回路であって、
高抵抗基板と、
磁場にエネルギーを蓄積するための手段と、
蓄積するための前記手段をチューニングするための手段と、
を備え、
独立した信号が、第1の方向または第2の方向において、チューニングするための前記手段を通過し、前記第1の方向は前記第2の方向に平行であるが反対であり、
さらに、チューニングするための前記手段を通過する前記信号の方向が、蓄積するための前記手段の総インダクタンスが前記信号の方向を変更することにより変動され得るように、独立して制御される、集積回路。 - 蓄積するための前記手段が、少なくとも1つの貫通ビアを含む、請求項18に記載の集積回路。
- チューニングするための前記手段が、少なくとも1つの貫通ビアを含む、請求項18に記載の集積回路。
- 複数のチューニングするための手段をさらに備え、前記複数のチューニングするための手段の各個が独立した導電性経路を形成する、請求項18に記載の集積回路。
- 複数の蓄積するための手段をさらに備え、前記複数の蓄積するための手段が、連続的な導電性経路を形成するために連結される、請求項18に記載の集積回路。
- 蓄積するための前記手段の前記総インダクタンスが、前記信号を、蓄積するための前記手段を通過する信号と同じ方向に、チューニングするための前記手段を介して通過させることにより増大される、請求項18に記載の集積回路。
- 蓄積するための前記手段の前記総インダクタンスが、前記信号を、蓄積するための前記手段を通過する信号と反対の方向に、チューニングするための前記手段を介して通過させることにより減少される、請求項18に記載の集積回路。
- 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項18に記載の集積回路。
- 目標インダクタを高抵抗基板でチューニングする方法であって、
信号を、第1の方向または第2の方向に、前記基板に配置されたチューナインダクタの貫通ビアを介して通過させるステップであって、前記第2の方向は前記第1の方向に平行であるが反対である、ステップと、
前記信号の方向を、前記目標インダクタの総インダクタンスが前記チューナインダクタの貫通ビアを通過する前記信号の方向を変更することにより変動され得るように制御するステップと、
を含む方法。 - 複数のチューナインダクタを形成するステップをさらに含む、請求項26に記載の方法。
- 信号を、前記目標インダクタの貫通ビアを介して通過させるステップをさらに含む、請求項27に記載の方法。
- 前記信号を、前記信号が前記目標インダクタを通過するのと同じ方向に、前記複数のチューナインダクタの少なくとも1つを介して通過させることにより、前記目標インダクタの前記総インダクタンスを増大するステップをさらに含む、請求項28に記載の方法。
- 前記信号を、前記信号が前記目標インダクタを通過するのと反対の方向に、前記複数のチューナインダクタの少なくとも1つを介して通過させることにより、前記目標インダクタの前記総インダクタンスを減少するステップをさらに含む、請求項28に記載の方法。
- 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項26に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/791,023 | 2010-06-01 | ||
US12/791,023 US8384507B2 (en) | 2010-06-01 | 2010-06-01 | Through via inductor or transformer in a high-resistance substrate with programmability |
PCT/US2011/038604 WO2011153162A1 (en) | 2010-06-01 | 2011-05-31 | Through via inductor or transformer in a high-resistance substrate with programmability |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013532377A JP2013532377A (ja) | 2013-08-15 |
JP2013532377A5 JP2013532377A5 (ja) | 2014-03-20 |
JP5512885B2 true JP5512885B2 (ja) | 2014-06-04 |
Family
ID=44584721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013513277A Expired - Fee Related JP5512885B2 (ja) | 2010-06-01 | 2011-05-31 | プログラマビリティを伴う高抵抗基板での貫通ビアのインダクタまたはトランス |
Country Status (7)
Country | Link |
---|---|
US (2) | US8384507B2 (ja) |
EP (2) | EP2577688B1 (ja) |
JP (1) | JP5512885B2 (ja) |
KR (1) | KR101433267B1 (ja) |
CN (1) | CN102918608B (ja) |
TW (1) | TW201214474A (ja) |
WO (1) | WO2011153162A1 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9058973B2 (en) * | 2011-04-13 | 2015-06-16 | International Business Machines Corporation | Passive devices fabricated on glass substrates, methods of manufacture and design structures |
US8347490B1 (en) * | 2011-06-30 | 2013-01-08 | Chipbond Technology Corporation | Method for fabricating a carrier with a three dimensional inductor |
US8922309B1 (en) * | 2011-10-17 | 2014-12-30 | Xilinx, Inc. | Devices and methods for tuning an inductor |
US20130207745A1 (en) * | 2012-02-13 | 2013-08-15 | Qualcomm Incorporated | 3d rf l-c filters using through glass vias |
US9461607B2 (en) * | 2012-04-13 | 2016-10-04 | Cyntec Co., Ltd. | Balance filter |
US8803648B2 (en) | 2012-05-03 | 2014-08-12 | Qualcomm Mems Technologies, Inc. | Three-dimensional multilayer solenoid transformer |
US9111933B2 (en) * | 2012-05-17 | 2015-08-18 | International Business Machines Corporation | Stacked through-silicon via (TSV) transformer structure |
US10115671B2 (en) | 2012-08-03 | 2018-10-30 | Snaptrack, Inc. | Incorporation of passives and fine pitch through via for package on package |
US8963671B2 (en) | 2012-08-31 | 2015-02-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor transformer device and method for manufacturing the same |
US20140104284A1 (en) * | 2012-10-16 | 2014-04-17 | Qualcomm Mems Technologies, Inc. | Through substrate via inductors |
US9431473B2 (en) | 2012-11-21 | 2016-08-30 | Qualcomm Incorporated | Hybrid transformer structure on semiconductor devices |
US9203373B2 (en) | 2013-01-11 | 2015-12-01 | Qualcomm Incorporated | Diplexer design using through glass via technology |
US10002700B2 (en) | 2013-02-27 | 2018-06-19 | Qualcomm Incorporated | Vertical-coupling transformer with an air-gap structure |
US8952747B1 (en) | 2013-02-28 | 2015-02-10 | Marvell International Ltd. | High-power non-linear voltage regulator |
US9410990B2 (en) * | 2013-03-08 | 2016-08-09 | Deere & Company | Method and sensor for sensing current in a conductor |
US9634645B2 (en) | 2013-03-14 | 2017-04-25 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
US9935166B2 (en) * | 2013-03-15 | 2018-04-03 | Qualcomm Incorporated | Capacitor with a dielectric between a via and a plate of the capacitor |
US9634640B2 (en) * | 2013-05-06 | 2017-04-25 | Qualcomm Incorporated | Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods |
US20140327510A1 (en) * | 2013-05-06 | 2014-11-06 | Qualcomm Incorporated | Electronic device having asymmetrical through glass vias |
US9425761B2 (en) * | 2013-05-31 | 2016-08-23 | Qualcomm Incorporated | High pass filters and low pass filters using through glass via technology |
US9264013B2 (en) * | 2013-06-04 | 2016-02-16 | Qualcomm Incorporated | Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods |
TWM465652U (zh) * | 2013-06-14 | 2013-11-11 | yi-tai Zhao | 電感器結構改良 |
US20150035162A1 (en) * | 2013-08-02 | 2015-02-05 | Qualcomm Incorporated | Inductive device that includes conductive via and metal layer |
US9449753B2 (en) | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
US9444510B2 (en) | 2014-02-21 | 2016-09-13 | Marvell World Trade Ltd. | Method and apparatus for incorporating passive devices in an integrated passive device separate from a die |
US9368564B2 (en) | 2014-03-28 | 2016-06-14 | Qualcomm Incorporated | 3D pillar inductor |
US10008316B2 (en) | 2014-03-28 | 2018-06-26 | Qualcomm Incorporated | Inductor embedded in a package substrate |
WO2015153009A1 (en) | 2014-04-02 | 2015-10-08 | Marvell World Trade Ltd. | Circuits incorporating integrated passive devices having inductances in 3d configurations and stacked with corresponding dies |
US9906318B2 (en) | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
US9478348B2 (en) * | 2014-06-24 | 2016-10-25 | Qualcomm Incorporated | Vertical spiral inductor |
US10050528B2 (en) | 2015-06-29 | 2018-08-14 | Infineon Technologies Austria Ag | Current distribution in DC-DC converters |
US9911723B2 (en) * | 2015-12-18 | 2018-03-06 | Intel Corporation | Magnetic small footprint inductor array module for on-package voltage regulator |
KR20180052384A (ko) * | 2016-11-10 | 2018-05-18 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
CN109755224B (zh) * | 2018-11-27 | 2020-08-21 | 西安电子科技大学 | 一种基于硅通孔的紧凑嵌套电感结构及其制备方法 |
JP7351113B2 (ja) * | 2019-06-28 | 2023-09-27 | 凸版印刷株式会社 | ガラスコア多層配線基板 |
CN110556351A (zh) * | 2019-09-16 | 2019-12-10 | 西安电子科技大学昆山创新研究院 | 一种基于硅通孔的分支耦合器 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07272932A (ja) | 1994-03-31 | 1995-10-20 | Canon Inc | プリントインダクタ |
US5781091A (en) * | 1995-07-24 | 1998-07-14 | Autosplice Systems Inc. | Electronic inductive device and method for manufacturing |
JPH11340226A (ja) * | 1998-05-22 | 1999-12-10 | Sony Corp | 半導体装置の製造方法 |
US6240622B1 (en) * | 1999-07-09 | 2001-06-05 | Micron Technology, Inc. | Integrated circuit inductors |
JP4345153B2 (ja) * | 1999-09-27 | 2009-10-14 | ソニー株式会社 | 映像表示装置の製造方法 |
US6493861B1 (en) | 1999-12-28 | 2002-12-10 | Intel Corporation | Interconnected series of plated through hole vias and method of fabrication therefor |
US6437653B1 (en) | 2000-09-28 | 2002-08-20 | Sun Microsystems, Inc. | Method and apparatus for providing a variable inductor on a semiconductor chip |
JP2002246705A (ja) * | 2001-02-15 | 2002-08-30 | Murata Mfg Co Ltd | 回路基板装置 |
JP3959371B2 (ja) * | 2002-05-31 | 2007-08-15 | 株式会社東芝 | 可変インダクタ |
JP2006054208A (ja) * | 2002-08-29 | 2006-02-23 | Ajinomoto Co Inc | 可変インダクタンス素子、可変インダクタンス素子内蔵多層基板、半導体チップ及びチップ型可変インダクタンス素子 |
US7135952B2 (en) | 2002-09-16 | 2006-11-14 | Multi-Fineline Electronix, Inc. | Electronic transformer/inductor devices and methods for making same |
GB2420912B (en) * | 2002-12-11 | 2006-07-26 | Dainippon Printing Co Ltd | Multilayer wiring board and manufacture method thereof |
US6972965B2 (en) * | 2003-02-04 | 2005-12-06 | Intel Corporation | Method for integrated high Q inductors in FCGBA packages |
TWI224798B (en) * | 2003-04-04 | 2004-12-01 | Via Tech Inc | Transformer formed between two layout layers |
US7460001B2 (en) | 2003-09-25 | 2008-12-02 | Qualcomm Incorporated | Variable inductor for integrated circuit and printed circuit board |
US7015571B2 (en) * | 2003-11-12 | 2006-03-21 | Advanced Semiconductor Engineering, Inc. | Multi-chips module assembly package |
TW200633362A (en) * | 2004-11-15 | 2006-09-16 | Koninkl Philips Electronics Nv | Variable inductance circuitry for frequency control of a voltage controlled oscillator |
US7158005B2 (en) * | 2005-02-10 | 2007-01-02 | Harris Corporation | Embedded toroidal inductor |
JP4498258B2 (ja) * | 2005-10-13 | 2010-07-07 | 富士通オプティカルコンポーネンツ株式会社 | コイルパッケージ |
KR100723032B1 (ko) * | 2005-10-19 | 2007-05-30 | 삼성전자주식회사 | 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조 |
KR100843214B1 (ko) * | 2006-12-05 | 2008-07-02 | 삼성전자주식회사 | 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법 |
KR100843213B1 (ko) * | 2006-12-05 | 2008-07-02 | 삼성전자주식회사 | 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법 |
JP4900019B2 (ja) * | 2007-04-19 | 2012-03-21 | 富士電機株式会社 | 絶縁トランスおよび電力変換装置 |
TWI345243B (en) | 2007-08-14 | 2011-07-11 | Ind Tech Res Inst | Inter-helix inductor devices |
US8138876B2 (en) * | 2008-01-29 | 2012-03-20 | International Business Machines Corporation | On-chip integrated voltage-controlled variable inductor, methods of making and tuning such variable inductors, and design structures integrating such variable inductors |
US20090315156A1 (en) * | 2008-06-20 | 2009-12-24 | Harper Peter R | Packaged integrated circuit having conformal electromagnetic shields and methods to form the same |
US8143952B2 (en) * | 2009-10-08 | 2012-03-27 | Qualcomm Incorporated | Three dimensional inductor and transformer |
US8143987B2 (en) * | 2010-04-07 | 2012-03-27 | Xilinx, Inc. | Stacked dual inductor structure |
-
2010
- 2010-06-01 US US12/791,023 patent/US8384507B2/en active Active
-
2011
- 2011-05-31 EP EP11728723.5A patent/EP2577688B1/en active Active
- 2011-05-31 JP JP2013513277A patent/JP5512885B2/ja not_active Expired - Fee Related
- 2011-05-31 EP EP14155264.6A patent/EP2741303B1/en active Active
- 2011-05-31 CN CN201180026795.8A patent/CN102918608B/zh not_active Expired - Fee Related
- 2011-05-31 KR KR1020127034112A patent/KR101433267B1/ko active IP Right Grant
- 2011-05-31 WO PCT/US2011/038604 patent/WO2011153162A1/en active Application Filing
- 2011-06-01 TW TW100119290A patent/TW201214474A/zh unknown
-
2012
- 2012-05-15 US US13/471,856 patent/US20120274436A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN102918608B (zh) | 2017-05-31 |
CN102918608A (zh) | 2013-02-06 |
US20120274436A1 (en) | 2012-11-01 |
JP2013532377A (ja) | 2013-08-15 |
US8384507B2 (en) | 2013-02-26 |
EP2741303B1 (en) | 2019-07-31 |
TW201214474A (en) | 2012-04-01 |
EP2741303A3 (en) | 2015-08-19 |
KR20130032331A (ko) | 2013-04-01 |
KR101433267B1 (ko) | 2014-08-22 |
WO2011153162A1 (en) | 2011-12-08 |
EP2577688B1 (en) | 2014-06-18 |
US20110291786A1 (en) | 2011-12-01 |
EP2741303A2 (en) | 2014-06-11 |
EP2577688A1 (en) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5512885B2 (ja) | プログラマビリティを伴う高抵抗基板での貫通ビアのインダクタまたはトランス | |
TWI450316B (zh) | 三維電感器與轉換器 | |
US9881990B2 (en) | Integrated inductor for integrated circuit devices | |
CN108370082B (zh) | 时延滤波器 | |
US8704627B2 (en) | Inductor element, integrated circuit device, and three-dimensional circuit device | |
JP6250590B2 (ja) | ガラス技術の3次元インダクタおよび変圧器設計方法 | |
US7868727B2 (en) | Inter-helix inductor devices | |
TWI497811B (zh) | 提供具固定特徵阻抗之晶片上可變延遲傳輸線的方法 | |
KR101041896B1 (ko) | 집적 회로 패키지 내에 제조되는 멤스 스위치들을 위한 방법 및 시스템 | |
US9865392B2 (en) | Solenoidal series stacked multipath inductor | |
WO2012006049A1 (en) | Three dimensional wire bond inductor and transformer | |
US10454444B2 (en) | Integrated delay modules | |
CN114823048A (zh) | 一种片上堆叠式差分电感 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140130 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140130 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5512885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |