JP5512140B2 - キャパシタ構造及び半導体素子 - Google Patents
キャパシタ構造及び半導体素子 Download PDFInfo
- Publication number
- JP5512140B2 JP5512140B2 JP2009020578A JP2009020578A JP5512140B2 JP 5512140 B2 JP5512140 B2 JP 5512140B2 JP 2009020578 A JP2009020578 A JP 2009020578A JP 2009020578 A JP2009020578 A JP 2009020578A JP 5512140 B2 JP5512140 B2 JP 5512140B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- electrodes
- capacitor structure
- respect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図1は、第1の実施の形態に係るキャパシタ構造を備えたnチャネルMOSFET半導体素子の構成を示す構成図である。同図に示す半導体素子は、結晶Si層を用いたゲート電極Si層10と、その下側に面接合された絶縁層20と、絶縁層20の下側の表面に面接合されたチャネルSi層30とで構成される。同図には、チャネルSi層30の一方の側面に接合配置されたソース電極40と、他方の側面に接合配置されたドレイン電極50とが合わせて記載されている。
図4は、第2の実施の形態に係るキャパシタ構造を備えたnチャネルMOSFET半導体素子の構成を示す構成図である。同図に示す半導体素子は、結晶Si層を用いたゲート電極Si層10と、ゲート電極Si層10の下側に面接合された絶縁層20と、絶縁層20の下側の表面に面接合されたSi層31(以下、「上層Si」と称する場合もある)と、Si層31の下側に面接合されたSi層32(以下、「下層Si」と称する場合もある)とで構成される。同図には、Si層31及びSi層32の一方の側面に接合配置されたソース電極40と、他方の側面に接合配置されたドレイン電極50とが合わせて記載されている。
図8は、第3の実施の形態に係るキャパシタ構造を備えたnチャネルMOSFET半導体素子の構成を示す構成図である。同図に示す半導体素子は、結晶Si層を用いたゲート電極Si層10と、ゲート電極Si層10の下側に面接合された絶縁層20と、絶縁層20の下側の表面に面接合されたひずみSi層33と、ひずみSi層33の下側に面接合されたSi1−xGex層34と、Si基板60とで構成される。同図には、ひずみSi層33及びSi1−xGex層34の一方の側面に接合配置されたソース電極40と、他方の側面に接合配置されたドレイン電極50とが合わせて記載されている。
20…絶縁層
30…チャネルSi層
31…Si層(上層Si)
32…Si層(下層Si)
33…ひずみSi層
34…Si1−xGex層
40…ソース電極
50…ドレイン電極
60…Si基板
Claims (14)
- 対向して配置した第1、第2の電極を備えたキャパシタ構造であって、
前記第1、第2の電極間に所望の電圧を印加した際に、少なくともどちらか一方の電極物質でキャリアが存在しうるエネルギー範囲でかつ両電極物質ともにエネルギーバンドの存在するエネルギー範囲に存在する両電極物質の全エネルギーバンドについて、キャリア供給側の電極物質の該当エネルギーバンドの少なくとも一部に関して、対向して配置した面の面方向の運動量の一致するエネルギーバンドがもう一方の電極物質の同一エネルギーのエネルギーバンドに存在しないことを特徴とするキャパシタ構造。 - 前記第1,第2の電極に用いる物質、前記第1、第2の電極の接合面及び接合面に垂直な軸に関する相対的回転角度を選択したことを特徴とする請求項1記載のキャパシタ構造。
- 前記第1、第2の電極は結晶シリコンにより形成されることを特徴とする請求項1又は2記載のキャパシタ構造。
- 前記第1、第2の電極は(100)面と(110)面とを対向して配置したものであって、
対向した面に垂直な軸に対する相対的な回転の自由度に関して、前記第1、第2の電極の対向面に平行方向の<100>方向がお互いに45度ずれるように配置することを特徴とする請求項3記載のキャパシタ構造。 - 前記第1、第2の電極は(110)面同士を対向して配置したものであって、
前記第1、第2の電極は、対向して配置した面に垂直な軸に対する相対的な回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として45度回転した位置関係であることを特徴とする請求項3記載のキャパシタ構造。 - 対向して配置した第1、第2の電極を備えたキャパシタ構造であって、
前記第1、第2の電極は、結晶シリコンにより形成され、(100)面と(110)面とを対向して配置したものであって、
対向した面に垂直な軸に対する相対的な回転の自由度に関して、前記第1、第2の電極の対向面に平行方向の<100>方向がお互いに45度ずれるように配置することを特徴とするキャパシタ構造。 - 対向して配置した第1、第2の電極を備えたキャパシタ構造であって、
前記第1、第2の電極は、結晶シリコンにより形成され、(110)面同士を対向して配置したものであって、
前記第1、第2の電極は、対向して配置した面に垂直な軸に対する相対的な回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として45度回転した位置関係であることを特徴とするキャパシタ構造。 - 前記第1、第2の電極の間に絶縁層を備えることを特徴とする請求項1乃至7のいずれかに記載のキャパシタ構造。
- 請求項1乃至8のいずれかに記載のキャパシタ構造の第1の電極と第2の電極のいずれかをゲート電極、もう一方をチャネル層として備えることを特徴とする半導体素子。
- 対向して配置した第1、第2の電極を備えたキャパシタ構造であって、前記第2の電極を前記第1の電極とで挟むように前記第2の電極に面接合された物質層を備え、
前記第2の電極は、電極物質が通常の結晶のバンド構造において、そのキャリアが存在しうるエネルギー範囲に存在し、前記物質層との接合面方向の運動量が互いに異なる少なくとも2つのエネルギーバンド、第1エネルギーバンド及び第2エネルギーバンドを有し、
前記物質層は、前記第1エネルギーバンドと同じエネルギーの領域にあり、前記第2の電極との接合面方向の運動量に関して前記第1エネルギーバンドと同じ運動量を持つ第3のエネルギーバンドを有し、且つ、前記第2エネルギーバンドにおける当該接合面方向の運動量に関して同じ運動量を持つエネルギーバンドを有しないものであって、
前記第1の電極は、前記第1エネルギーバンドにおける該当接合面方向の運動量に関して同じ運動量を持つエネルギーバンドを有しないものであって、
前記第2の電極の層厚を、前記第2エネルギーバンドのキャリアに対して量子力学的閉じ込め効果を呈する範囲で薄くしたことを特徴とするキャパシタ構造。 - 前記第1、第2の電極及び前記物質層は結晶シリコンにより形成され、前記第1の電極の前記第2の電極に対向する面の面方位は(110)面あるいは(111)面であり、前記第2の電極の前記第1の電極に対向する面及び前記物質層との接合面の面方位は(100)面であって、前記物質層の前記第2の電極との接合面の面方位は(100)面であって、
前記第2の電極と前記物質層は、前記接合面に垂直な軸に対する回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として45度回転した位置関係であることを特徴とする請求項10記載のキャパシタ構造。 - 対向して配置した第1、第2の電極を備えたキャパシタ構造であって、前記第2の電極を前記第1の電極とで挟むように前記第2の電極に面接合された物質層を備え、
前記第1、第2の電極及び前記物質層は結晶シリコンにより形成され、前記第1の電極の前記第2の電極に対向する面の面方位は(110)面あるいは(111)面であり、前記第2の電極の前記第1の電極に対向する面及び前記物質層との接合面の面方位は(100)面であって、前記物質層の前記第2の電極との接合面の面方位は(100)面であって、
前記第2の電極と前記物質層は、前記接合面に垂直な軸に対する回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として45度回転した位置関係であることを特徴とするキャパシタ構造。 - 前記第1、第2の電極の間に絶縁層を備えることを特徴とする請求項10乃至12のいずれかに記載のキャパシタ構造。
- 請求項10乃至13のいずれかに記載のキャパシタ構造の第1の電極、第2の電極と物質層のいずれかをゲート電極、もう一方をチャネル層として備えることを特徴とする半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009020578A JP5512140B2 (ja) | 2009-01-30 | 2009-01-30 | キャパシタ構造及び半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009020578A JP5512140B2 (ja) | 2009-01-30 | 2009-01-30 | キャパシタ構造及び半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010177570A JP2010177570A (ja) | 2010-08-12 |
JP5512140B2 true JP5512140B2 (ja) | 2014-06-04 |
Family
ID=42708191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009020578A Expired - Fee Related JP5512140B2 (ja) | 2009-01-30 | 2009-01-30 | キャパシタ構造及び半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5512140B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5032877A (en) * | 1984-07-02 | 1991-07-16 | Texas Instruments Incorporated | Quantum-coupled ROM |
JPH0626252B2 (ja) * | 1985-12-06 | 1994-04-06 | 株式会社日立製作所 | 半導体装置 |
JP3695515B2 (ja) * | 1999-09-24 | 2005-09-14 | 株式会社日立製作所 | トンネル磁気抵抗効果素子、磁気ヘッド、磁気メモリ及びその製造方法 |
JP2002100763A (ja) * | 2000-09-22 | 2002-04-05 | Nec Corp | 半導体装置及びその製造方法 |
JP4738194B2 (ja) * | 2006-02-09 | 2011-08-03 | 芝浦メカトロニクス株式会社 | エッチング方法及び半導体装置の製造方法 |
-
2009
- 2009-01-30 JP JP2009020578A patent/JP5512140B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010177570A (ja) | 2010-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sekitani et al. | Bending experiment on pentacene field-effect transistors on plastic films | |
Guo et al. | Large piezoelectric coefficients combined with high electron mobilities in Janus monolayer XTeI (X= Sb and Bi): A first-principles study | |
Doganov et al. | Transport properties of ultrathin black phosphorus on hexagonal boron nitride | |
Moriya et al. | Large current modulation in exfoliated-graphene/MoS2/metal vertical heterostructures | |
Xu et al. | Topical review: recent progress of charge density waves in 2D transition metal dichalcogenide-based heterojunctions and their applications | |
Arai et al. | Construction of van der Waals magnetic tunnel junction using ferromagnetic layered dichalcogenide | |
Dusch et al. | Stress-mediated magnetoelectric memory effect with uni-axial TbCo2/FeCo multilayer on 011-cut PMN-PT ferroelectric relaxor | |
TW201104867A (en) | A vertical fin structure for a semiconductor transistor and method for fabricating the same | |
JP2009277803A (ja) | 半導体装置、半導体装置の製造方法およびトランジスタ | |
Wang et al. | Ultralow lattice thermal conductivity and electronic properties of monolayer 1T phase semimetal SiTe2 and SnTe2 | |
Dou et al. | Promising valleytronic materials with strong spin-valley coupling in two-dimensional MN2X2 (M= Mo, W; X= F, H) | |
Pandey et al. | First principle study of temperature-dependent magnetoresistance and spin filtration effect in WS2 nanoribbon | |
Reiche et al. | Strained silicon devices | |
US20140042392A1 (en) | Double contacts for carbon nanotubes thin film devices | |
Morozovska et al. | Ballistic conductivity of graphene channel with pn junction at ferroelectric domain wall | |
JP2009188230A (ja) | 半導体装置 | |
Sun et al. | Using gapped topological surface states of Bi2Se3 films in a field effect transistor | |
Huang et al. | Strain-tunable electronic structure, optical response, and high electron mobility of Bi2O2Se crystals | |
Li et al. | Electron mobility in modulation-doped AlSb/InAs quantum wells | |
Ghazaryan et al. | Twisted monolayer and bilayer graphene for vertical tunneling transistors | |
JP2018198312A (ja) | 半導体素子及び半導体部品 | |
JP5512140B2 (ja) | キャパシタ構造及び半導体素子 | |
Cho et al. | Modulation doping of single-layer semiconductors for improved contact at metal interfaces | |
Strikha et al. | Limits for the graphene on ferroelectric domain wall pn-junction rectifier for different regimes of current | |
Liu et al. | Theoretical study on the top-and enclosed-contacted single-layer MoS2 piezotronic transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101207 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120509 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5512140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |