JP5512140B2 - キャパシタ構造及び半導体素子 - Google Patents

キャパシタ構造及び半導体素子 Download PDF

Info

Publication number
JP5512140B2
JP5512140B2 JP2009020578A JP2009020578A JP5512140B2 JP 5512140 B2 JP5512140 B2 JP 5512140B2 JP 2009020578 A JP2009020578 A JP 2009020578A JP 2009020578 A JP2009020578 A JP 2009020578A JP 5512140 B2 JP5512140 B2 JP 5512140B2
Authority
JP
Japan
Prior art keywords
electrode
layer
electrodes
capacitor structure
respect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009020578A
Other languages
English (en)
Other versions
JP2010177570A (ja
Inventor
正成 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2009020578A priority Critical patent/JP5512140B2/ja
Publication of JP2010177570A publication Critical patent/JP2010177570A/ja
Application granted granted Critical
Publication of JP5512140B2 publication Critical patent/JP5512140B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、キャリア特性を利用したキャパシタ構造の技術に関する。
現在、結晶Si(シリコン)を伝導領域に用いた電界効果トランジスタ(Si−MOSFET)が世界中で広く利用され、その性能向上についての研究が継続的に行われている。性能向上は基本的にはその各種サイズの微細化によって実現される。ゲート電極とチャネルとなるSi層とで絶縁層(Si酸化膜等)を挟んで形成されるキャパシタ構造において、絶縁層の厚さを薄くすることはゲート容量増大等性能向上に寄与する重要な微細化の一つであることがよく知られている(例えば、非特許文献1参照)。
岩井、大見、「微細シリコンデバイスに要求される各種高性能薄膜」、応用物理、2000年、第69巻、第1号、p.4-14 Masanari Shoji、外1名、「Phonon-limited inversion layer electron mobility in extremely thin Si layer of silicon-on-insulator metal-oxide-semiconductor field-effect transistor」、Journal of Applied of Physics、 American Institute of Physics、1997年12月15日、Vol. 82、p.6096-6010
しかしながら、従来のキャパシタ構造のまま単純に絶縁層を薄層化すると、絶縁層を通して流れるトンネル電流(直接トンネル電流)が増大するため、素子としての実用性が無くなる。このように、単純に絶縁層膜厚を薄層化することは困難であり、薄層化(ゲート容量増大)のために種々の材料、手法が世界中で研究されている。
本発明は、上記に鑑みてなされたものであり、電極間を流れる電流を抑制しつつキャパシタ構造の絶縁層を極限まで薄層化、究極的には不要とすることを課題とする。
第1の本発明に係るキャパシタ構造は、対向して配置した第1、第2の電極を備えたキャパシタ構造であって、第1、第2の電極間に所望の電圧を印加した際に、少なくともどちらか一方の電極物質でキャリアが存在しうるエネルギー範囲でかつ両電極物質ともにエネルギーバンドの存在するエネルギー範囲に存在する両電極物質の全エネルギーバンドについて、キャリア供給側の電極物質の該当エネルギーバンドの少なくとも一部に関して、対向して配置した面の面方向の運動量の一致するエネルギーバンドがもう一方の電極物質の同一エネルギーのエネルギーバンドに存在しないことを特徴とする。
上記キャパシタ構造において、第1、第2の電極の間に絶縁層を備えることを特徴とする。
上記キャパシタ構造において、第1、第2の電極は結晶シリコンにより形成されることを特徴とする。
上記キャパシタ構造において、第1、第2の電極は(100)面と(110)面とを対向して配置したものであって、対向した面に垂直な軸に対する相対的な回転の自由度に関して、第1、第2の電極の対向面に平行方向の<100>方向がお互いに45度ずれるように配置することを特徴とする。
上記キャパシタ構造において、第1、第2の電極は(110)面同士を対向して配置したものであって、第1、第2の電極は、対向して配置した面に垂直な軸に対する相対的な回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として45度回転した位置関係であることを特徴とする。
第2の本発明に係る半導体素子は、上記キャパシタ構造の第1の電極と第2の電極のいずれかをゲート電極、もう一方をチャネル層として備えることを特徴とする。
第3の本発明に係るキャパシタ構造は、対向して配置した第1、第2の電極を備えたキャパシタ構造であって、第2の電極を第1の電極とで挟むように第2の電極に面接合された物質層を備え、第2の電極は、電極物質が通常の結晶のバンド構造において、そのキャリアが存在しうるエネルギー範囲に存在し、物質層との接合面方向の運動量が互いに異なる少なくとも2つのエネルギーバンド、第1エネルギーバンド及び第2エネルギーバンドを有し、物質層は、第1エネルギーバンドと同じエネルギーの領域にあり、第2の電極との接合面方向の運動量に関して第1のエネルギーバンドと同じ運動量を持つ第3のエネルギーバンドを有し、且つ、第2のエネルギーバンドにおける当該接合面方向の運動量に関して同じ運動量を持つエネルギーバンドを有しないものであって、第1の電極は、第1エネルギーバンドにおける該当接合面方向の運動量に関して同じ運動量を持つエネルギーバンドを有しないものであって、第2の電極の層厚を、第2のエネルギーバンドのキャリアに対して量子力学的閉じ込め効果を呈する範囲で薄くしたことを特徴とする。
上記キャパシタ構造において、第1、第2の電極の間に絶縁層を備えることを特徴とする。
上記キャパシタ構造において、第1、第2の電極及び物質層は結晶シリコンにより形成され、第1の電極の第2の電極に対向する面の面方位は(110)面あるいは(111)面であり、第2の電極の第1の電極に対向する面及び物質層との接合面の面方位は(100)面であって、物質層の第2の電極との接合面の面方位は(100)面であって、第2の電極と物質層とについて、それらの接合面に垂直な軸に対する回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として45度回転した配置であることを特徴とする。
第4の本発明に係る半導体素子は、上記キャパシタ構造の第1の電極、第2の電極と物質層のいずれかをゲート電極、もう一方をチャネル層として備えることを特徴とする。
本発明にあっては、対向して配置した第1、第2の電極間に所望の電圧を印加した際に、少なくともどちらか一方の電極物質でキャリアが存在しうるエネルギー範囲に存在する両電極物質の全エネルギーバンドについて、少なくとも片方の電極の該当エネルギーバンドの一部に関して、対向して配置した面の面方向の運動量の一致するエネルギーバンドがもう一方の電極の同一エネルギーのエネルギーバンドに存在しないように電極物質、接合面及び接合面に垂直な軸に関する相対的回転角度を選択することで、電極間のキャリアの透過を抑制する。キャリアが一方の電極から他方の電極に透過するためにはそのエネルギーと接合面の面方向の運動量(結晶運動量)が保存される必要があるが、本発明のキャパシタ構造では、面方向の運動量が一致しないエネルギーバンドが存在するため、このエネルギーバンドが関与するキャリアの透過による電流を抑制することができる。
このように、本発明によれば、電極間を流れる電流を抑制しつつキャパシタ構造の絶縁層を極限まで薄層化、究極的には不要とすることができる。
第1の実施の形態に係るキャパシタ構造を備えた半導体素子の構成を示す構成図である。 上記キャパシタ構造の運動量空間(k空間)におけるゲート電極Si層とチャネルSi層の結晶Siの伝導エネルギーバンド端の等エネルギー面を示した図である。 図2に示す各バレーの等エネルギー面をkx−ky平面に投影した図である。 第2の実施の形態に係るキャパシタ構造を備えた半導体素子の構成を示す構成図である。 上記キャパシタ構造の運動量空間(k空間)におけるゲート電極Si層、上層Si及び下層Siの結晶Siの伝導エネルギーバンド端の等エネルギー面を示した図である。 図5に示す上層Si層及び下層Si層の各バレーの等エネルギー面をkx−ky平面に投影した図である。 図5に示すゲート電極Si層の伝導エネルギーバンド端電子の等エネルギー面と上層Siの2重縮退バレー電子の等エネルギー面をkx−ky平面に投影した図である。 第3の実施の形態に係るキャパシタ構造を備えた半導体素子の構成を示す構成図である。 上記キャパシタ構造の運動量空間(k空間)におけるゲート電極Si層とひずみSi層の結晶Siの伝導エネルギーバンド端の等エネルギー面を示した図である。 図9に示す各バレーの等エネルギー面をkx−ky平面に投影した図である。
以下、本発明の実施の形態について図面を用いて説明する。
[第1の実施の形態]
図1は、第1の実施の形態に係るキャパシタ構造を備えたnチャネルMOSFET半導体素子の構成を示す構成図である。同図に示す半導体素子は、結晶Si層を用いたゲート電極Si層10と、その下側に面接合された絶縁層20と、絶縁層20の下側の表面に面接合されたチャネルSi層30とで構成される。同図には、チャネルSi層30の一方の側面に接合配置されたソース電極40と、他方の側面に接合配置されたドレイン電極50とが合わせて記載されている。
ゲート電極Si層10は、結晶Siで形成されるものであって、(110)面で絶縁層20に面接合している。
絶縁層20は、電気的に絶縁性を有する材料で形成されているので、絶縁層20と上下のゲート電極Si層10、チャネルSi層30との間は連続性の無い結晶の積層状態となり、各Si層におけるキャリアに対して絶縁的に作用する。このような絶縁層の一例として、SiOを挙げることができる。
チャネルSi層30は、結晶Siで形成されるものであって、(100)面で絶縁層20に面接合している。
図2は、運動量空間(k空間)におけるゲート電極Si層10及びチャネルSi層30の結晶Siの伝導エネルギーバンド端の等エネルギー面を示した図である。同図の上側には、ゲート電極Si層10における各バレーの等エネルギー面が示されており、同図の下側には、チャネルSi層30における各バレーの等エネルギー面が示されている。通常、結晶Siとしての電子的特性を担うSiの伝導エネルギーバンドの電子は、運動量空間において、それぞれ図示されているような合計6個のバレー端付近の等エネルギー面で囲まれる領域に存在している(厳密には、等エネルギー面は電極間に印加される電圧に依存して変化する)。
図3は、図2の各バレーの等エネルギー面をkx−ky平面に投影した図である。図3に示すように、チャネルSi層30の接合面の面方向の運動量成分(波数成分)を表す波数軸kx,kyに対して、ゲート電極Si層10の接合面に平行な方向の波数軸kx’は45度傾いている。実空間において、2つの結晶Siの接合面(それぞれ(100)面と(110)面)に垂直な軸に関する相対的な回転の自由度については、運動量空間でこのような位置関係を満たすように(ゲート電極Si層10とチャネルSi層30は界面(対向面)に平行方向の<100>方向をお互いに45度回転して)接合される。
図2、図3で示すように、本実施の形態に係るキャパシタ構造は、ゲート電極Si層10とチャネルSi層30とで、伝導エネルギーバンド端の電子について接合面に平行な方向の運動量が互いに一致しなくなる。電子が一方のSi層から他方のSi層に透過するためには、一般にはそのエネルギーと接合面の面方向の運動量が一致する状態が両者のSi層に必要である。本実施の形態に係るキャパシタ構造では、伝導エネルギーバンド端の電子について面方向の運動量が一致するエネルギーバンドがお互いに存在しないため、基本的には伝導エネルギーバンド端の電子が透過できなくなる。即ち、それぞれのSi層の伝導エネルギーバンド端の電子にとって相手のSi層は絶縁層的な性質をもつことになり、この効果によって両Si層の間に挟まれた絶縁層20の膜厚をきわめて薄くし、究極的には膜厚0として両Si層を直接接合した場合でも、両Si層間に流れるトンネル電流が抑制されることとなる。
以上説明したように、本実施の形態によれば、トンネル電流を抑制しつつ絶縁層を従来と比べて極度に薄層化することができ、高性能な半導体素子を提供することができる。
なお、上記では、接合面が(100)面と(110)面の場合について説明したが、これに限るものではない。例えば、(110)面同士を対向して配置し、対向して配置した面に垂直な軸に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として45度回転した位置関係であってもよい。また、各層が必ずしも結晶Siである必要はない。各層が互いに異なる結晶であってもよく、半導体に限らず金属を用いるものでもよい。
[第2の実施の形態]
図4は、第2の実施の形態に係るキャパシタ構造を備えたnチャネルMOSFET半導体素子の構成を示す構成図である。同図に示す半導体素子は、結晶Si層を用いたゲート電極Si層10と、ゲート電極Si層10の下側に面接合された絶縁層20と、絶縁層20の下側の表面に面接合されたSi層31(以下、「上層Si」と称する場合もある)と、Si層31の下側に面接合されたSi層32(以下、「下層Si」と称する場合もある)とで構成される。同図には、Si層31及びSi層32の一方の側面に接合配置されたソース電極40と、他方の側面に接合配置されたドレイン電極50とが合わせて記載されている。
ゲート電極Si層10は、結晶Siで形成されるものであって、(111)面で下側の絶縁層20に面接合している。
絶縁層20は、電気的に絶縁性を有する材料で形成されているので、絶縁層20と上下のゲート電極Si層10、Si層31との間は連続性の無い結晶の積層状態となり、各Si層におけるキャリアに対して絶縁的に作用する。このような絶縁層の一例として、SiOを挙げることができる。
Si層31(上層Si)は、結晶Siで形成されるものであって、(100)面で絶縁層20及び下層Siに面接合しており、反転層等を形成した場合、その2次元電子の存在するエネルギーバンドは、2重縮退バレー及び4重縮退バレーで構成される。
Si層32(下層Si)は、上層Siと同様に結晶Siで形成されるものであって、(100)面で上層Siに面接合しており、反転層等を形成した場合、その2次元電子の存在するエネルギーバンドは、2重縮退バレー及び4重縮退バレーで構成される。また、下層Siは、上層Siとの接合面に垂直な軸に対する回転の自由度に関して45度回転した位置関係となっている。なお、この回転角度が0度の場合には、上層Siと下層Siとは等価な位置関係、即ち、結晶格子が平行移動によってお互いに重ね合わすことができる位置関係となっているものとする。
図5は、運動量空間(k空間)におけるゲート電極Si層10、上層Si及び下層Siの結晶Siの伝導エネルギーバンド端の等エネルギー面を示した図である。通常、結晶Siとしての電子的特性を担うSiの伝導エネルギーバンドの電子は、この運動量空間において、それぞれ図示されているような合計6個のバレー端付近の等エネルギー面に囲まれた領域に存在している。
同図によれば、第2の実施の形態における半導体素子は、上層Siと下層Siを実空間で接合面に垂直な軸に関して相対的に回転した場合であっても互いの接合面に垂直な方向の運動量を表すkz軸方向にある2重縮退バレーについては、その相対的な位置関係の変化は無く、上層Si及び下層Siの2重縮退バレーは、互いの運動量空間で同一の等価な位置に存在することになる。言い換えると、各バレーの等エネルギー面をkx−ky平面に投影した場合、上層Si及び下層Siにおける全ての2重縮退バレーが、図6に示すように同じ位置に配置される。これによって、上層Siの2重縮退バレーの電子は、同一のSi層が下層Si位置に連続して存在しているように振る舞うこととなる。
一方、上層Si及び下層Siの4重縮退バレーの電子は、下層Siが上層Siに対して45度回転した位置関係にあるため、より具体的には、結晶の実空間の回転によって運動量空間における4重縮退バレーの位置関係が相対的に45度ずれるため、接合面方向に関してお互いに異なる運動量を持つことになる。これによって、上層Siの4重縮退バレーの電子にとっては、下層Siが絶縁体として作用することになる。なお、上層Siにおける上側の表面には絶縁層20が面接合されているので、上層Siの4重縮退バレーの電子にとっては、上下を絶縁体で挟まれた構造となっている。
さらに、上層Siの層厚を、上層Siの4重縮退バレーの電子に対して量子力学的閉じ込め効果を呈する範囲で薄くした際には、この4重縮退バレーの電子にとって層厚方向の自由度に関して取り得るエネルギーが離散化し、最低状態のエネルギーが上昇することになる。一方、上層Siの2重縮退バレーの電子については、この閉じ込め効果が生じることはない。したがって、上層Siの層厚を十分に薄くすれば、上層Siに存在する4重縮退バレーの電子の割合を十分に低くあるいは0とすることができる。なお、上下共にSiOで挟まれた構造における上層Siの(100)面の反転層において、4重縮退バレーの電子における最低状態のエネルギーが上昇するような層厚方向の厚さは、約5nm以下であることが非特許文献2に開示されているので、本実施の形態における上層Siの層厚方向の厚さについても約5nm以下にすることで、上記の効果を得ることができる。
図7は、図5において、ゲート電極Si層10の伝導エネルギーバンド端電子の等エネルギー面と上層Siの2重縮退バレー電子の等エネルギー面をkx−ky平面に投影した図である(上層Si層の4重縮退バレーについては、Si層厚を十分薄くして電子の存在できる状態密度が十分に低い場合を想定して描いていない)。同図より、お互いのSi層にあるバレー端電子にとって、もう一方のSi層には、エネルギーが一致する状態には接合面に平行な方向の運動量が一致するエネルギーバンドが存在しないことが分かる。つまり、この構造では、上層Siと下層Siの反転層の電子(2重縮退バレーの電子)とゲート電極Si層10の電子にとって、お互いに相手のSi層は絶縁的性質を持つこととなる。したがって、絶縁層20をきわめて薄くし、究極的には層厚0として、ゲート電極Si層10と上層Siを直接接合した場合でも両Si間に流れる電流が抑制されることとなる。
上記では、各層が結晶Si、接合面が(111)面、(100)面の場合について一例として説明したが、これに限るものではなく、各接合面がこれらの面である必要はないし、各層が必ずしも結晶Siである必要もなく、上層と下層とが異なる結晶であっても良い。
[第3の実施の形態]
図8は、第3の実施の形態に係るキャパシタ構造を備えたnチャネルMOSFET半導体素子の構成を示す構成図である。同図に示す半導体素子は、結晶Si層を用いたゲート電極Si層10と、ゲート電極Si層10の下側に面接合された絶縁層20と、絶縁層20の下側の表面に面接合されたひずみSi層33と、ひずみSi層33の下側に面接合されたSi1−xGe層34と、Si基板60とで構成される。同図には、ひずみSi層33及びSi1−xGe層34の一方の側面に接合配置されたソース電極40と、他方の側面に接合配置されたドレイン電極50とが合わせて記載されている。
ゲート電極Si層10は、結晶Siで形成されるものであって、(110)面で下側の絶縁層20に面接合している。
絶縁層20は、電気的に絶縁性を有する材料で形成されているので、絶縁層20と上下のゲート電極Si層10、ひずみSi層33との間は連続性の無い結晶の積層状態となり、上下各Si層におけるキャリアに対して絶縁的に作用する。このような絶縁層の一例として、SiOを挙げることができる。
ひずみSi層33は、結晶Siで形成されるものでSi(100)面で絶縁層20に面接合するが、Si1−xGe層34によって、界面に平行な方向には引っ張りひずみ、界面に垂直な方向には圧縮ひずみが存在し、そのバンド構造も通常の結晶Siとは異なる。(100)面Si層をチャネル層として用いた場合、反転層の2次元電子の存在するエネルギーバンドは、2重縮退バレー及び4重縮退バレーの2種類あることが知られているが、ひずみSi層33の場合は、ひずみの無い場合と比較して2重縮退バレーに存在する電子の割合が増大することが知られている。
Si1−xGe層34は、前述のように、その上部のSi層にひずみを与えるために形成されるものである。一般には、緩和層、傾斜組成層など複数種類の層構造を持つが、本発明と直接の関係は無いため図では省略している。
図9は、運動量空間(k空間)におけるゲート電極Si層10及びひずみSi層33の結晶Siの伝導エネルギーバンド端の等エネルギー面を示した図である。同図の上側には、ゲート電極Si層10における各バレーの等エネルギー面が示されており、同図の下側には、ひずみSi層33における各バレーの等エネルギー面が示されている。ひずみSi層33においては、ひずみの存在によるバンド構造の変調により、2重縮退バレーのバレー端のエネルギーが4重縮退バレーのそれに比べて低くなるため等エネルギー面が相対的に大きくなっている。通常、結晶Si、ひずみSi層についてその電子的特性を担うSiの伝導エネルギーバンドの電子は、運動量空間において、それぞれ図示されているような合計6個のバレー端付近の等エネルギー面で囲まれる領域に存在している(厳密には、等エネルギー面は電極間に印加される電圧に依存して変化する)。
図10は、図9の各バレーの等エネルギー面をkx−ky平面に投影した図である。同図にあるように、ひずみSi層33の接合面の面方向の運動量を表す波数軸kxに対して、ゲート電極Si層10の接合面に平行な方向の波数軸kx’は45度傾いている。実空間において、2つの結晶の接合面(それぞれ(100)面と(110)面)に垂直な軸に関する回転の自由度については、運動量空間でこのような位置関係を満たすように選択されている。
図9,図10に示すように、本実施の形態に係るキャパシタ構造は、ゲート電極Si層10とひずみSi層33とで、伝導エネルギーバンド端の電子について、接合面に平行な方向の運動量が互いに一致しなくなる。加えて、ひずみSi層33の反転層においては、ひずみの無い場合と比較して、反転層2重縮退バレーに存在する電子の割合が増大し、4重縮退バレーに存在する電子の割合が減少するため、4重縮退バレーからゲート電極Si層10に透過する電子はきわめて抑制されることとなる。
最後に、上記では、Si MOSFET半導体素子を例に取って説明したが、本発明に係るキャパシタ構造は、広く半導体装置や電子素子あるいは光エレクトロニクス素子などの各分野で応用可能であることを付言しておく。
10…ゲート電極Si層
20…絶縁層
30…チャネルSi層
31…Si層(上層Si)
32…Si層(下層Si)
33…ひずみSi層
34…Si1−xGe
40…ソース電極
50…ドレイン電極
60…Si基板

Claims (14)

  1. 対向して配置した第1、第2の電極を備えたキャパシタ構造であって、
    前記第1、第2の電極間に所望の電圧を印加した際に、少なくともどちらか一方の電極物質でキャリアが存在しうるエネルギー範囲でかつ両電極物質ともにエネルギーバンドの存在するエネルギー範囲に存在する両電極物質の全エネルギーバンドについて、キャリア供給側の電極物質の該当エネルギーバンドの少なくとも一部に関して、対向して配置した面の面方向の運動量の一致するエネルギーバンドがもう一方の電極物質の同一エネルギーのエネルギーバンドに存在しないことを特徴とするキャパシタ構造。
  2. 前記第1,第2の電極に用いる物質、前記第1、第2の電極の接合面及び接合面に垂直な軸に関する相対的回転角度を選択したことを特徴とする請求項1記載のキャパシタ構造。
  3. 前記第1、第2の電極は結晶シリコンにより形成されることを特徴とする請求項1又は2記載のキャパシタ構造。
  4. 前記第1、第2の電極は(100)面と(110)面とを対向して配置したものであって、
    対向した面に垂直な軸に対する相対的な回転の自由度に関して、前記第1、第2の電極の対向面に平行方向の<100>方向がお互いに45度ずれるように配置することを特徴とする請求項3記載のキャパシタ構造。
  5. 前記第1、第2の電極は(110)面同士を対向して配置したものであって、
    前記第1、第2の電極は、対向して配置した面に垂直な軸に対する相対的な回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として45度回転した位置関係であることを特徴とする請求項3記載のキャパシタ構造。
  6. 対向して配置した第1、第2の電極を備えたキャパシタ構造であって、
    前記第1、第2の電極は、結晶シリコンにより形成され、(100)面と(110)面とを対向して配置したものであって、
    対向した面に垂直な軸に対する相対的な回転の自由度に関して、前記第1、第2の電極の対向面に平行方向の<100>方向がお互いに45度ずれるように配置することを特徴とするキャパシタ構造。
  7. 対向して配置した第1、第2の電極を備えたキャパシタ構造であって、
    前記第1、第2の電極は、結晶シリコンにより形成され、(110)面同士を対向して配置したものであって、
    前記第1、第2の電極は、対向して配置した面に垂直な軸に対する相対的な回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として45度回転した位置関係であることを特徴とするキャパシタ構造。
  8. 前記第1、第2の電極の間に絶縁層を備えることを特徴とする請求項1乃至7のいずれかに記載のキャパシタ構造。
  9. 請求項1乃至のいずれかに記載のキャパシタ構造の第1の電極と第2の電極のいずれかをゲート電極、もう一方をチャネル層として備えることを特徴とする半導体素子。
  10. 対向して配置した第1、第2の電極を備えたキャパシタ構造であって、前記第2の電極を前記第1の電極とで挟むように前記第2の電極に面接合された物質層を備え、
    前記第2の電極は、電極物質が通常の結晶のバンド構造において、そのキャリアが存在しうるエネルギー範囲に存在し、前記物質層との接合面方向の運動量が互いに異なる少なくとも2つのエネルギーバンド、第1エネルギーバンド及び第2エネルギーバンドを有し、
    前記物質層は、前記第1エネルギーバンドと同じエネルギーの領域にあり、前記第2の電極との接合面方向の運動量に関して前記第1エネルギーバンドと同じ運動量を持つ第3のエネルギーバンドを有し、且つ、前記第2エネルギーバンドにおける当該接合面方向の運動量に関して同じ運動量を持つエネルギーバンドを有しないものであって、
    前記第1の電極は、前記第1エネルギーバンドにおける該当接合面方向の運動量に関して同じ運動量を持つエネルギーバンドを有しないものであって、
    前記第2の電極の層厚を、前記第2エネルギーバンドのキャリアに対して量子力学的閉じ込め効果を呈する範囲で薄くしたことを特徴とするキャパシタ構造。
  11. 前記第1、第2の電極及び前記物質層は結晶シリコンにより形成され、前記第1の電極の前記第2の電極に対向する面の面方位は(110)面あるいは(111)面であり、前記第2の電極の前記第1の電極に対向する面及び前記物質層との接合面の面方位は(100)面であって、前記物質層の前記第2の電極との接合面の面方位は(100)面であって、
    前記第2の電極と前記物質層は、前記接合面に垂直な軸に対する回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として45度回転した位置関係であることを特徴とする請求項10記載のキャパシタ構造。
  12. 対向して配置した第1、第2の電極を備えたキャパシタ構造であって、前記第2の電極を前記第1の電極とで挟むように前記第2の電極に面接合された物質層を備え、
    前記第1、第2の電極及び前記物質層は結晶シリコンにより形成され、前記第1の電極の前記第2の電極に対向する面の面方位は(110)面あるいは(111)面であり、前記第2の電極の前記第1の電極に対向する面及び前記物質層との接合面の面方位は(100)面であって、前記物質層の前記第2の電極との接合面の面方位は(100)面であって、
    前記第2の電極と前記物質層は、前記接合面に垂直な軸に対する回転の自由度に関して、平行移動によってお互いの結晶格子を重ねることができる位置関係を基準として45度回転した位置関係であることを特徴とするキャパシタ構造。
  13. 前記第1、第2の電極の間に絶縁層を備えることを特徴とする請求項10乃至12のいずれかに記載のキャパシタ構造。
  14. 請求項10乃至13のいずれかに記載のキャパシタ構造の第1の電極、第2の電極と物質層のいずれかをゲート電極、もう一方をチャネル層として備えることを特徴とする半導体素子。
JP2009020578A 2009-01-30 2009-01-30 キャパシタ構造及び半導体素子 Expired - Fee Related JP5512140B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009020578A JP5512140B2 (ja) 2009-01-30 2009-01-30 キャパシタ構造及び半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009020578A JP5512140B2 (ja) 2009-01-30 2009-01-30 キャパシタ構造及び半導体素子

Publications (2)

Publication Number Publication Date
JP2010177570A JP2010177570A (ja) 2010-08-12
JP5512140B2 true JP5512140B2 (ja) 2014-06-04

Family

ID=42708191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009020578A Expired - Fee Related JP5512140B2 (ja) 2009-01-30 2009-01-30 キャパシタ構造及び半導体素子

Country Status (1)

Country Link
JP (1) JP5512140B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032877A (en) * 1984-07-02 1991-07-16 Texas Instruments Incorporated Quantum-coupled ROM
JPH0626252B2 (ja) * 1985-12-06 1994-04-06 株式会社日立製作所 半導体装置
JP3695515B2 (ja) * 1999-09-24 2005-09-14 株式会社日立製作所 トンネル磁気抵抗効果素子、磁気ヘッド、磁気メモリ及びその製造方法
JP2002100763A (ja) * 2000-09-22 2002-04-05 Nec Corp 半導体装置及びその製造方法
JP4738194B2 (ja) * 2006-02-09 2011-08-03 芝浦メカトロニクス株式会社 エッチング方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010177570A (ja) 2010-08-12

Similar Documents

Publication Publication Date Title
Sekitani et al. Bending experiment on pentacene field-effect transistors on plastic films
Guo et al. Large piezoelectric coefficients combined with high electron mobilities in Janus monolayer XTeI (X= Sb and Bi): A first-principles study
Doganov et al. Transport properties of ultrathin black phosphorus on hexagonal boron nitride
Moriya et al. Large current modulation in exfoliated-graphene/MoS2/metal vertical heterostructures
Xu et al. Topical review: recent progress of charge density waves in 2D transition metal dichalcogenide-based heterojunctions and their applications
Arai et al. Construction of van der Waals magnetic tunnel junction using ferromagnetic layered dichalcogenide
Dusch et al. Stress-mediated magnetoelectric memory effect with uni-axial TbCo2/FeCo multilayer on 011-cut PMN-PT ferroelectric relaxor
TW201104867A (en) A vertical fin structure for a semiconductor transistor and method for fabricating the same
JP2009277803A (ja) 半導体装置、半導体装置の製造方法およびトランジスタ
Wang et al. Ultralow lattice thermal conductivity and electronic properties of monolayer 1T phase semimetal SiTe2 and SnTe2
Dou et al. Promising valleytronic materials with strong spin-valley coupling in two-dimensional MN2X2 (M= Mo, W; X= F, H)
Pandey et al. First principle study of temperature-dependent magnetoresistance and spin filtration effect in WS2 nanoribbon
Reiche et al. Strained silicon devices
US20140042392A1 (en) Double contacts for carbon nanotubes thin film devices
Morozovska et al. Ballistic conductivity of graphene channel with pn junction at ferroelectric domain wall
JP2009188230A (ja) 半導体装置
Sun et al. Using gapped topological surface states of Bi2Se3 films in a field effect transistor
Huang et al. Strain-tunable electronic structure, optical response, and high electron mobility of Bi2O2Se crystals
Li et al. Electron mobility in modulation-doped AlSb/InAs quantum wells
Ghazaryan et al. Twisted monolayer and bilayer graphene for vertical tunneling transistors
JP2018198312A (ja) 半導体素子及び半導体部品
JP5512140B2 (ja) キャパシタ構造及び半導体素子
Cho et al. Modulation doping of single-layer semiconductors for improved contact at metal interfaces
Strikha et al. Limits for the graphene on ferroelectric domain wall pn-junction rectifier for different regimes of current
Liu et al. Theoretical study on the top-and enclosed-contacted single-layer MoS2 piezotronic transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101207

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120509

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140326

R150 Certificate of patent or registration of utility model

Ref document number: 5512140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees