JP5511700B2 - Inverter device, fan drive device, compressor drive device, and air conditioner - Google Patents
Inverter device, fan drive device, compressor drive device, and air conditioner Download PDFInfo
- Publication number
- JP5511700B2 JP5511700B2 JP2011012013A JP2011012013A JP5511700B2 JP 5511700 B2 JP5511700 B2 JP 5511700B2 JP 2011012013 A JP2011012013 A JP 2011012013A JP 2011012013 A JP2011012013 A JP 2011012013A JP 5511700 B2 JP5511700 B2 JP 5511700B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- time
- lower arm
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 121
- 239000013598 vector Substances 0.000 claims description 31
- 230000005856 abnormality Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000003507 refrigerant Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 15
- 230000004907 flux Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、三相電動機を駆動するための三相交流電力を発生させるインバータ装置に関する。 The present invention relates to an inverter device that generates three-phase AC power for driving a three-phase motor.
従来のインバータ装置として、例えば、ＰＷＭ制御される三相インバータの各相の下アーム側にて下アーム素子と直列接続される電流検出抵抗素子の電圧降下に基づいて各相の電流値を検出し、検出した電流値に基づいて三相電動機を駆動するインバータ装置が知られている。このインバータ装置では、各相の電流値を検出する際、所定相の電流値として、この所定相の電流検出抵抗素子の電圧降下の値からなる第一電流値と、残る二相の電流検出抵抗素子の電圧降下の和の符号を反転した値である第二電流値とを所定の条件で切り替えて電流値を検出している。具体的には、下アーム素子のデューティ比が３０％未満の小値以上である相の電流値として前記第一電流値を採用し、下アーム素子のデューティ比が３０％未満の小値未満である相の電流値として前記第二電流値を採用するようにしている（例えば、特許文献１参照）。このように制御することで、低コストで電流検出を可能とするとともに、上アーム素子のデューティ比が７０％以上といった大値となったときの下アーム素子に印加されるゲート電圧波形の鈍りなどにより下アーム素子が十分にターンオンできなくなる場合における電流検出精度を改善している。 As a conventional inverter device, for example, the current value of each phase is detected based on the voltage drop of the current detection resistor element connected in series with the lower arm element on the lower arm side of each phase of the PWM controlled three-phase inverter. An inverter device that drives a three-phase motor based on a detected current value is known. In this inverter device, when detecting the current value of each phase, as the current value of the predetermined phase, the first current value composed of the voltage drop value of the current detection resistor element of the predetermined phase and the remaining two-phase current detection resistors The current value is detected by switching the second current value, which is a value obtained by inverting the sign of the sum of the voltage drops of the elements, under a predetermined condition. Specifically, the first current value is adopted as a current value of a phase in which the duty ratio of the lower arm element is a small value of less than 30%, and the duty ratio of the lower arm element is less than a small value of less than 30%. The second current value is adopted as a current value of a certain phase (for example, see Patent Document 1). Such control enables current detection at low cost, and dull gate voltage waveform applied to the lower arm element when the duty ratio of the upper arm element becomes a large value such as 70% or more. This improves the current detection accuracy when the lower arm element cannot be fully turned on.
上述した従来のインバータ装置は、下アーム素子のデューティ比が３０％未満の小値以上である相の電流値として上記第一電流値を採用し、下アーム素子のデューティ比が３０％未満の小値未満である相の電流値として上記第二電流値を採用するようにしているが、下アーム素子のデューティ比が３０％未満の小値未満である相が二相以上ある場合は上記第二電流値を算出できないという問題があった。一方、全相下アームのデューティ比を一律に電流検出できるように制限すると電圧利用率が低下するという問題があった。 The above-described conventional inverter device employs the first current value as the current value of the phase where the duty ratio of the lower arm element is not less than a small value of less than 30%, and the duty ratio of the lower arm element is less than 30%. The second current value is adopted as the current value of the phase that is less than the value, but when there are two or more phases in which the duty ratio of the lower arm element is less than the small value of less than 30%, the second current value is used. There was a problem that the current value could not be calculated. On the other hand, if the duty ratios of the lower arms of all the phases are limited so that the current can be detected uniformly, there is a problem that the voltage utilization rate decreases.
本発明は、上記に鑑みてなされたものであって、第１の目的は、電流検出が不可能となる区間の発生を防止するとともに、電圧利用率の低下を最小限に抑えるインバータ装置を得ることを目的とする。 The present invention has been made in view of the above, and a first object is to obtain an inverter device that prevents the occurrence of a section in which current detection is impossible and minimizes a decrease in voltage utilization rate. For the purpose.
また、第２の目的は、誘起電圧定数の高い高効率な永久磁石型同期電動機をインバータ装置の負荷として使用する場合でも、安価な構成で安定した電流検出ができるとともに広範囲の運転制御が可能な空気調和機などのファン駆動装置、圧縮機駆動装置を得ることを目的とする。 The second object is to enable stable current detection with a low-cost configuration and a wide range of operation control even when a high-efficiency permanent magnet synchronous motor with a high induced voltage constant is used as a load of an inverter device. An object is to obtain a fan driving device such as an air conditioner and a compressor driving device.
上述した課題を解決し、目的を達成するために、本発明は、直流電力を三相交流電力に変換して三相電動機へ印加するインバータ主回路と、前記三相電動機に流れる電流を検出する電流検出手段と、前記直流電力の電圧を検出する電圧検出手段と、外部から与えられる速度指令、前記電流検出手段による電流検出値および前記電圧検出手段による電圧検出値に基づいて前記インバータ主回路を制御するインバータ制御部と、を備えるインバータ装置において、前記インバータ主回路は、前記直流電力の電圧の正側である上アーム側に配置されたスイッチング素子と負側である下アーム側に配置されたスイッチング素子とが直列接続されてなるスイッチング素子対を前記三相電動機の各相にそれぞれ対応するように備え、前記電流検出手段は、前記各相の下アーム側に配置されたスイッチング素子の負側にそれぞれ設けた電流検出用抵抗素子の電圧降下に基づいて前記三相電動機に流れる電流を検出し、前記インバータ制御部は、前記電流検出値および前記速度指令に基づき算出される出力電圧ベクトルの位相と前記各相に個別に設けたＯＮ時間調整対象区間との関係、に基づいて、前記各スイッチング素子を制御するためのＰＷＭ駆動信号を生成するＰＷＭ駆動信号生成部を備えることを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention detects an inverter main circuit that converts DC power into three-phase AC power and applies it to the three-phase motor, and a current that flows through the three-phase motor. Based on a current detection means, a voltage detection means for detecting the voltage of the DC power, a speed command given from the outside, a current detection value by the current detection means and a voltage detection value by the voltage detection means, the inverter main circuit An inverter control unit that controls the inverter main circuit, the inverter main circuit is disposed on the upper arm side that is the positive side of the voltage of the DC power and the lower arm side that is the negative side A switching element pair in which switching elements are connected in series is provided so as to correspond to each phase of the three-phase motor, and the current detection means includes: The current flowing through the three-phase motor is detected based on the voltage drop of the current detection resistance element provided on the negative side of the switching element disposed on the lower arm side of each phase. PWM drive signal for controlling each switching element based on the relationship between the phase of the output voltage vector calculated based on the detected value and the speed command and the ON time adjustment target section provided individually for each phase A PWM drive signal generation unit for generating the signal is provided.
本発明によれば、三相交流電力の各相に設けた制限区間（ＯＮ時間調整対象区間）に応じて、各相の下アームスイッチング素子のＯＮ時間を調整するようにしたので、各相の電流検出用の抵抗素子の電圧降下により直接電流検出できる相電流が常に二相以上となるように制御し、電流検出が不可能となる区間の発生を防止できるとともに、電圧利用率の低下を最小限に抑えることができるという効果を奏する。 According to the present invention, the ON time of the lower arm switching element of each phase is adjusted according to the limit section (ON time adjustment target section) provided for each phase of the three-phase AC power. By controlling the phase current that can be directly detected by the voltage drop of the resistance element for current detection to be always more than two phases, it is possible to prevent the occurrence of the section where current detection is impossible and minimize the decrease in voltage utilization rate There is an effect that it can be suppressed to the limit.
また、本発明にかかるインバータ装置は、誘起電圧定数の高い高効率な永久磁石型同期電動機をインバータ装置の負荷として使用する場合でも、安価な電流検出手段で安定した電流検出が実現できるとともに広範囲の運転制御ができるので、空気調和機などのファン駆動装置や圧縮機駆動装置に適用できるという効果を奏する。 In addition, the inverter device according to the present invention can realize stable current detection with inexpensive current detection means and a wide range even when a high-efficiency permanent magnet type synchronous motor having a high induced voltage constant is used as a load of the inverter device. Since operation control is possible, there exists an effect that it can apply to fan drive devices, such as an air conditioner, and a compressor drive device.
以下に、本発明にかかるインバータ装置、ファン駆動装置、圧縮機駆動装置および空気調和機の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Hereinafter, embodiments of an inverter device, a fan drive device, a compressor drive device, and an air conditioner according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態１．
図１は、本発明にかかるインバータ装置の実施の形態１の構成例を示すブロック図である。図示したように、本実施の形態のインバータ装置は、交流電源１と、交流電源１の交流電力を直流電力に変換するコンバータ回路２と、コンバータ回路２が出力する直流電力を三相交流電力に変換するインバータ主回路３と、インバータ主回路３が出力する三相交流電力により駆動される三相電動機４と、三相電動機４に流れる電流を検出する電流検出手段７と、コンバータ回路２の出力側である直流母線正側Ｐと負側Ｎとの間の直流電圧を検出する電圧検出手段８と、電流検出手段７の検出結果、電圧検出手段８の検出結果および外部から与えられる指令値（速度指令および磁束指令）に基づきインバータ主回路３を制御するためのＰＷＭ駆動信号を生成するインバータ制御部９と、を備えて構成されている。
FIG. 1 is a block diagram showing a configuration example of a first embodiment of an inverter device according to the present invention. As shown in the figure, the inverter device of the present embodiment includes an
コンバータ回路２は、例えば公知の技術である全波整流回路，倍電圧整流回路で構成される。ここで、コンバータ回路２は、特許第２７６３４７９号公報に記載されているような、インバータ主回路３に供給する直流電圧を昇圧することが可能な回路構成でもよい。また、インバータ主回路３に供給する直流電圧を昇降圧できるような回路構成を用いてもよい。
The
インバータ主回路３は、絶縁ゲート入力を持つ電力スイッチング素子ＳＷ１〜ＳＷ６と、これらの電力スイッチング素子ＳＷ１〜ＳＷ６にそれぞれ逆並列接続されたダイオードＤ１〜Ｄ６と、各スイッチング素子を駆動する駆動回路３ａ〜３ｆとにより構成される。例えば、インバータ主回路３は、ＩＰＭ（Intelligent Power Module）により構成される。これ以降の説明においては、コンバータ回路２の出力側、すなわち直流母線正側Ｐに配置されたスイッチング素子ＳＷ１〜ＳＷ３を上アームスイッチング素子，直流母線負側Ｎに配置されたスイッチング素子ＳＷ４〜ＳＷ６を下アームスイッチング素子と呼ぶことにする。また、後述する三相電動機４の各相（Ｕ相，Ｖ相，Ｗ相）との接続に応じて、ＳＷ１をＵ相上アームスイッチング素子，ＳＷ２をＶ相上アームスイッチング素子，ＳＷ３をＷ相上アームスイッチング素子，ＳＷ４をＵ相下アームスイッチング素子，ＳＷ５をＶ相下アームスイッチング素子，ＳＷ６をＷ相下アームスイッチング素子と呼ぶことにする。
The inverter
三相電動機４は、Ｕ相、Ｖ相およびＷ相からなる三相Ｙ形結線の固定子（図示せず）と、永久磁石回転子（図示せず）から構成される。ここで、Ｕ相に流れる電流をＵ相電流Ｉｕ，Ｖ相に流れる電流をＶ相電流Ｉｖ，Ｗ相に流れる電流をＷ相電流Ｉｗと呼び、これらの各相電流はインバータ主回路３から三相電動機４に流れる電流の方向を正、三相電動機４からインバータ主回路３に流れる電流の方向を負とする。
The three-
電流検出手段７は、Ｕ相下アームスイッチング素子ＳＷ４と直流母線負側Ｎとの間に接続されたＵ相電流検出用抵抗素子５ｕと、Ｖ相下アームスイッチング素子ＳＷ５と直流母線負側Ｎとの間に接続されたＶ相電流検出用抵抗素子５ｖと、Ｗ相下アームスイッチング素子ＳＷ６と直流母線負側Ｎとの間に接続されたＷ相電流検出用抵抗素子５ｗと、これら各相電流検出用抵抗素子に発生する電圧降下をインバータ制御部９に入力するための電圧に変換する電流検出回路６とを備えて構成されている。ここで、図１に示した構成例では、各相の電流を電流検出用抵抗に発生する電圧降下に基づいて検出するようにしているが、電流検出手段７としては直流電流も検出可能なＤＣＣＴを用いてもよい。
The current detection means 7 includes a U-phase current
図２は、電流検出手段７を構成している電流検出回路６のＵ相部分の回路構成例を示す図であり、Ｕ相部分の回路は、オフセット加算回路６１および増幅回路６２により構成されている。オフセット加算回路６１は、後述するように、Ｕ相電流Ｉｕ＞０のときにＵ相電流検出用抵抗素子５ｕに発生する電圧降下が直流母線負側Ｎに対してマイナスの値が発生するため、そのような場合にオフセットを加算して直流母線負側Ｎに対してマイナスの値が発生しないようにする。増幅回路６２は、オフセット加算回路６１の出力をオペアンプなどの増幅回路を用いて増幅してインバータ制御部９のＡ／Ｄ変換器（図示せず）に出力する。このようにすることで、直流母線負側Ｎを基準としてディジタル値に変換するＡ／Ｄ変換器（図示せず）を用いて、Ｕ相電流検出用抵抗素子５ｕに発生する電圧降下をインバータ制御部９内で制御できる値に変換することができる。他の相の電流検出回路の構成もＵ相と同様である。
FIG. 2 is a diagram showing a circuit configuration example of the U-phase portion of the current detection circuit 6 constituting the current detection means 7, and the U-phase portion circuit is configured by an
電圧検出手段８は、コンバータ回路２の出力電圧Ｖdcを分圧してインバータ制御部９のＡ／Ｄ変換器（図示せず）に出力している。なお、このＡ／Ｄ変換器の出力は直流電圧再現部１５へ入力される。
The voltage detection means 8 divides the output voltage Vdc of the
インバータ制御部９は、電流検出手段７の検出結果と、電圧検出手段８の検出結果と、外部から与えられる速度指令および磁束指令とにより、インバータ主回路３のスイッチング素子ＳＷ１〜ＳＷ６をオン・オフ制御するためのＰＷＭ駆動信号（ＵＰ，ＵＮ，ＶＰ，ＶＮ，ＷＰ，ＷＮ）を出力する。ここで、ＵＰ，ＶＰ，ＷＰは、インバータ主回路３の上アーム側のＰＷＭ駆動信号であり、それぞれＳＷ１，ＳＷ２，ＳＷ３の駆動信号となる。また、ＵＮ，ＶＮ，ＷＮは、インバータ主回路３の下アーム側のＰＷＭ駆動信号であり、それぞれＳＷ４，ＳＷ５，ＳＷ６の駆動信号となる。インバータ制御部９は、例えばマイクロプロセッサにより実現することができる。
The
続いてインバータ制御部９の構成について詳細に説明する。インバータ制御部９は、電流検出手段７の検出結果を後述するＰＷＭ駆動信号生成部１７が出力するＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓに基づいて各相の相電流値に再現する相電流再現部１０と、再現した各相電流値（Ｉｕ＿ｒ，Ｉｖ＿ｒ，Ｉｗ＿ｒ）を後述する積分器１３が出力する位相θに基づいて静止座標系から回転座標系（ｄ−ｑ軸）上のｄ軸電流Ｉdおよびｑ軸電流Ｉqに変換する座標変換部１１と、外部から与えられる速度指令、ｄ軸電流Ｉdおよびｑ軸電流Ｉqに基づき、三相電動機４を安定に駆動するための補償を行った速度制御値ｆ１を出力する速度制御器１２と、速度制御値ｆ１を積分して座標変換するための位相θを出力する積分器（１／ｓ）１３と、外部から与えられる磁束指令、ｄ軸電流Ｉd、ｑ軸電流Ｉq、速度制御値ｆ１および位相θに基づき、出力電圧ベクトルＶsの大きさ｜Ｖs｜（以後、｜Ｖs｜のことを出力電圧Ｖsとも記載）および位相θsを出力するベクトル演算部１４と、電圧検出手段８の検出結果をコンバータ回路２の出力電圧値に再現する直流電圧再現部１５と、ベクトル演算部１４が出力する出力電圧Ｖsおよび直流電圧再現部１５の出力（Ｖｄｃ＿ｒ）に基づき、変調率Ｖkを出力する変調率演算部１６と、変調率Ｖkおよび位相θsに基づき、インバータ主回路３のスイッチング素子ＳＷ１〜ＳＷ６をオン・オフ制御するためのＰＷＭ駆動信号（ＵＰ，ＵＮ，ＶＰ，ＶＮ，ＷＰ，ＷＮ）を出力するＰＷＭ駆動信号生成部１７と、により構成されている。
Next, the configuration of the
ここで、上記のＩｕ＿ｒはＵ相電流Ｉｕを再現した値（Ｕ相電流再現値）であり、Ｉｖ＿ｒはＶ相電流Ｉｖを再現した値（Ｖ相電流再現値）であり、Ｉｗ＿ｒはＷ相電流Ｉｗを再現した値（Ｗ相電流再現値）である。また、Ｖｄｃ＿ｒはコンバータ回路２の出力電圧であるＶdcを再現した値（直流電圧再現値）である。
Here, Iu_r is a value that reproduces the U-phase current Iu (U-phase current reproduction value), Iv_r is a value that reproduces the V-phase current Iv (V-phase current reproduction value), and Iw_r is the W-phase current. This is a value that reproduces Iw (W-phase current reproduction value). Vdc_r is a value (DC voltage reproduction value) that reproduces Vdc, which is the output voltage of the
次に電流検出手段７のＵ相部分の動作について図３〜図６を用いて説明する。図３，図５は、それぞれＵ相電流Ｉｕが正（Ｉｕ＞０）のときのタイミングチャート図と回路動作図であり、図４，図６はそれぞれＵ相電流Ｉｕが負（Ｉｕ＜０）のときのタイミングチャート図と回路動作図である。図３，図４において、（ａ）はＵ相上アームＰＷＭ駆動信号ＵＰ、（ｂ）はＵ相下アームＰＷＭ駆動信号ＵＮ、（ｃ）はＵ相電流検出用抵抗素子５ｕ間に発生する電圧Ｖｒｕ、（ｄ）はＵ相電流Ｉｕである。また、図上の一点鎖線間の時間はＰＷＭ駆動信号のスイッチング間隔であるＰＷＭ周期である。ここで、Ｕ相上アームＰＷＭ駆動信号ＵＰとＵ相下アームＰＷＭ駆動信号ＵＮとは相補の関係にあり、ＵＰがＨｉ出力（ＳＷ１がＯＮ）の場合、ＵＮはＬｏ出力（ＳＷ４がＯＦＦ）となり、ＵＰがＬｏ出力（ＳＷ１がＯＦＦ）の場合、ＵＮはＨｉ出力（ＳＷ４がＯＮ）となる。実際には、ＳＷ１とＳＷ４が上下短絡しないようにスイッチング状態が変化するときに上下短絡防止時間Ｔｄを数μｓ設け、ＵＰとＵＮがＬｏとなる時間を設定する必要があるが、ここでは説明を簡略化するため省略している。
Next, the operation of the U-phase portion of the current detection means 7 will be described with reference to FIGS. FIGS. 3 and 5 are timing charts and circuit operation diagrams when the U-phase current Iu is positive (Iu> 0), respectively, and FIGS. 4 and 6 show that the U-phase current Iu is negative (Iu <0). It is a timing chart figure at this time, and a circuit operation | movement figure. 3 and 4, (a) is the U-phase upper arm PWM drive signal UP, (b) is the U-phase lower arm PWM drive signal UN, and (c) is the voltage generated between the U-phase current
まず、Ｕ相電流Ｉｕ＞０のときの動作について図３および図５を用いて説明する。図３に示した<1>の区間（ＳＷ１：ＯＮ，ＳＷ４：ＯＦＦ）では、直流母線正側ＰからＳＷ１を通って、三相電動機４のＵ相巻線に電流が流れる（図５に示した<1>参照）。そのため、抵抗５ｕ（Ｕ相電流検出用抵抗素子）間電圧Ｖｒｕは直流母線負側Ｎと同電位となり０Ｖとなる。一方、<2>の区間（ＳＷ１：ＯＦＦ，ＳＷ４：ＯＮ）では、直流母線負側ＮからダイオードＤ４を通って、三相電動機４のＵ相巻線に電流が流れる（図５に示した<2>参照）。そのため、抵抗５ｕ間電圧Ｖｒｕには直流母線負側Ｎを基準とすると、（５ｕの抵抗値）×（−Ｉｕ）の電圧が発生する。したがって、Ｉｕ＞０の場合には、<2>の区間で抵抗５ｕ間電圧Ｖｒｕを検出することでＵ相電流を求めることができる。
First, the operation when U-phase current Iu> 0 will be described with reference to FIGS. In the section <1> shown in FIG. 3 (SW1: ON, SW4: OFF), a current flows from the DC bus positive side P through SW1 to the U-phase winding of the three-phase motor 4 (shown in FIG. 5). (See <1>.) Therefore, the voltage Vru between the
次に、Ｕ相電流Ｉｕ＜０のときの動作について図４および図６を用いて説明する。図４に示した<3>の区間（ＳＷ１：ＯＮ，ＳＷ４：ＯＦＦ）では、三相電動機４のＵ相巻線からダイオードＤ１を通って、直流母線正側Ｐに電流が流れる（図６に示した<3>参照）。そのため、抵抗５ｕ間電圧Ｖｒｕは直流母線負側Ｎと同電位となり０Ｖとなる。一方、<4>の区間（ＳＷ１：ＯＦＦ，ＳＷ４：ＯＮ）では、三相電動機４のＵ相巻線からＳＷ４を通って、直流母線負側Ｎに電流が流れる（図６に示した<4>参照）。そのため、抵抗５ｕ間電圧Ｖｒｕには直流母線負側Ｎを基準とすると、（５ｕの抵抗値）×（−Ｉｕ）の電圧が発生する。したがって、Ｉｕ＜０の場合には、<4>の区間で抵抗５ｕ間電圧Ｖｒｕを検出することでＵ相電流を求めることができる。
Next, the operation when the U-phase current Iu <0 will be described with reference to FIGS. In the section <3> shown in FIG. 4 (SW1: ON, SW4: OFF), current flows from the U-phase winding of the three-
以上のように、抵抗５ｕ間電圧ＶｒｕにはＵ相下アームスイッチング素子ＳＷ４がＯＮの時間（ｔｏｎ＿ｕｎ）のときにしかＵ相電流Ｉｕによる電圧降下が発生しない。つまり、Ｕ相下アームスイッチング素子ＳＷ４がＯＮの時間（ｔｏｎ＿ｕｎ）のときにしかＵ相電流Ｉｕを検出することができない。また、Ｕ相電流Ｉｕを検出可能なＯＮ時間としては、上下短絡時間Ｔｄ，Ｕ相下アームＰＷＭ駆動信号ＵＮをＨｉにしてからＳＷ４がＯＮするまでの遅延時間，電流検出回路６の遅延時間，インバータ制御部９のＡ／Ｄ変換器（図示せず）のサンプル＆ホールド時間を加味した時間が必要であり、このことを考慮して後述する電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎを設定する必要がある。他の相の電流検出手段の動作についてもＵ相の場合と同様である。
As described above, the voltage drop due to the U-phase current Iu occurs only in the voltage Vru between the
次にインバータ制御部９の各ブロックの動作について説明する。まず、相電流再現部１０および座標変換部１１について図７のフローチャートを用いて説明する。図７は、相電流再現部１０および座標変換部１１の動作例を示すフローチャートである。
Next, the operation of each block of the
相電流再現部１０は、動作を開始すると、後述するＰＷＭ駆動信号生成部１７が出力するＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓ（ｐｗｍ＿ｓｔａｔｕｓ＝０〜３）に基づいて、下記４つの相電流再現処理に分岐する（ステップＳ１００）。
When the operation starts, the phase
すなわち、ＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓ＝「０」（３相共下アームＯＮ時間確保）のときは、各相電流検出用抵抗素子（５ｕ，５ｖ，５ｗ）に発生する電圧降下に基づき直接それぞれの相電流を再現することができるので、Ｕ相電流検出用抵抗素子５ｕに発生する電圧降下に基づきＵ相電流再現値Ｉｕ＿ｒを算出し、Ｖ相電流検出用抵抗素子５ｖに発生する電圧降下に基づきＶ相電流再現値Ｉｖ＿ｒを算出し、Ｗ相電流検出用抵抗素子５ｗに発生する電圧降下に基づきＷ相電流再現値Ｉｗ＿ｒを算出する（ステップＳ１０１）。そして、各相電流再現値（Ｉｕ＿ｒ，Ｉｖ＿ｒ，Ｉｗ＿ｒ）および積算器１３の出力である位相θに基づき、次式（１）により回転座標系回転座標系上のｄ軸電流Ｉdおよびｑ軸電流Ｉqを算出する（ステップＳ１０２）。
That is, when the PWM drive signal state pwm_status = “0” (3 phase lower arm ON time ensured), each phase is directly detected based on the voltage drop generated in each phase current detection resistance element (5u, 5v, 5w). Since the current can be reproduced, the U-phase current reproduction value Iu_r is calculated based on the voltage drop generated in the U-phase current
また、ＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓ＝「１」（Ｕ相下アームＯＮ時間未確保）のときは、Ｕ相以外はそれぞれの相電流検出用抵抗素子（５ｖ，５ｗ）に発生する電圧降下に基づき直接それぞれの相電流を再現することができるので、Ｖ相電流検出用抵抗素子５ｖに発生する電圧降下に基づきＶ相電流再現値Ｉｖ＿ｒを算出し、Ｗ相電流検出用抵抗素子５ｗに発生する電圧降下に基づきＷ相電流再現値Ｉｗ＿ｒを算出する（ステップＳ１０９）。そして、再現したＶ相電流再現値Ｉｖ＿ｒ、Ｗ相電流再現値Ｉｗ＿ｒおよび積分器１３の出力である位相θに基づき、次式（２）により回転座標系回転座標系上のｄ軸電流Ｉdおよびｑ軸電流Ｉqを算出する（ステップＳ１１０）。
Further, when the PWM drive signal state pwm_status = “1” (U-phase lower arm ON time is not secured), except for the U-phase, it is directly based on the voltage drop generated in the respective phase current detection resistance elements (5v, 5w). Since each phase current can be reproduced, a V-phase current reproduction value Iv_r is calculated based on a voltage drop generated in the V-phase current
また、ＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓ＝「２」（Ｖ相下アームＯＮ時間未確保）のときは、Ｖ相以外はそれぞれの相電流検出用抵抗素子（５ｕ，５ｗ）に発生する電圧降下に基づき直接それぞれの相電流を再現することができるので、Ｕ相電流検出用抵抗素子５ｕに発生する電圧降下に基づきＵ相電流再現値Ｉｕ＿ｒを算出し、Ｗ相電流検出用抵抗素子５ｗに発生する電圧降下に基づきＷ相電流再現値Ｉｗ＿ｒを算出する（ステップＳ１１１）。そして、再現したＵ相電流再現値Ｉｕ＿ｒ、Ｗ相電流再現値Ｉｗ＿ｒおよび積分器１３の出力である位相θに基づき、次式（３）により回転座標系回転座標系上のｄ軸電流Ｉdおよびｑ軸電流Ｉqを算出する（ステップＳ１１２）。
Further, when the PWM drive signal state pwm_status = “2” (V-phase lower arm ON time is not secured), except for the V-phase, it is directly based on the voltage drop generated in the respective phase current detection resistance elements (5u, 5w). Since each phase current can be reproduced, the U-phase current reproduction value Iu_r is calculated based on the voltage drop generated in the U-phase current
また、ＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓ＝「３」（Ｗ相下アームＯＮ時間未確保）のときは、Ｗ相以外はそれぞれの相電流検出用抵抗素子（５ｕ，５ｖ）に発生する電圧降下に基づき直接それぞれの相電流を再現することができるので、Ｕ相電流検出用抵抗素子５ｕに発生する電圧降下に基づきＵ相電流再現値Ｉｕ＿ｒを算出し、Ｖ相電流検出用抵抗素子５ｖに発生する電圧降下に基づきＶ相電流再現値Ｉｖ＿ｒを算出する（ステップＳ１１３）。そして、再現したＵ相電流再現値Ｉｕ＿ｒ、Ｖ相電流再現値Ｉｖ＿ｒおよび積分器１３の出力である位相θに基づき、次式（４）により回転座標系回転座標系上のｄ軸電流Ｉdおよびｑ軸電流Ｉqを算出する（ステップＳ１１４）。
Further, when the PWM drive signal state pwm_status = “3” (W-phase lower arm ON time is not secured), except for the W-phase, it is directly based on the voltage drop generated in the respective phase current detection resistance elements (5u, 5v). Since each phase current can be reproduced, the U-phase current reproduction value Iu_r is calculated based on the voltage drop generated in the U-phase current
ＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓ＝「０」（３相共下アームＯＮ時間確保）のときは、上記ステップＳ１０１、Ｓ１０２を実行後、さらに、電流検出異常判定処理を行う（ステップＳ１０３〜Ｓ１０８）。具体的には、ステップＳ１０３では、Ｕ相電流再現値Ｉｕ＿ｒ，Ｖ相電流再現値Ｉｖ＿ｒ，Ｗ相電流再現値Ｉｗ＿ｒの和を合成電流Ｉ＿ｓｕｍとして算出し、次のステップＳ１０４では、合成電流Ｉ＿ｓｕｍと電流検出異常判定値Ｉ＿ｊｕｄ（例えば、ファン駆動装置の場合は０．２［Ａ］，圧縮機駆動装置の場合は１［Ａ］など、予め設定しておいた判定値）とを比較する。そして、合成電流Ｉ＿ｓｕｍが電流検出異常判定値Ｉ＿ｊｕｄ以上の場合は（ステップＳ１０４：Ｙｅｓ）、電流検出異常カウンタｎの値を「＋１」加算し（ステップＳ１０５）、さらに、電流検出異常カウンタｎと電流検出異常判定回数ｎ＿ｊｕｄ（例えば、１０回）とを比較する（ステップＳ１０６）。 When the PWM drive signal state pwm_status = “0” (securing the lower arm ON time for the three phases), after executing steps S101 and S102, a current detection abnormality determination process is further performed (steps S103 to S108). Specifically, in step S103, the sum of the U-phase current reproduction value Iu_r, the V-phase current reproduction value Iv_r, and the W-phase current reproduction value Iw_r is calculated as a combined current I_sum. In the next step S104, the combined current I_sum and the current are calculated. The detected abnormality determination value I_jud (for example, a determination value set in advance, such as 0.2 [A] for a fan driving device and 1 [A] for a compressor driving device) is compared. If the combined current I_sum is greater than or equal to the current detection abnormality determination value I_jud (step S104: Yes), the value of the current detection abnormality counter n is incremented by “+1” (step S105), and the current detection abnormality counter n and the current The detection abnormality determination number n_jud (for example, 10 times) is compared (step S106).
電流検出異常カウンタｎが電流検出異常判定回数ｎ＿ｊｕｄ以上の場合、すなわち、上述した合成電流Ｉ＿ｓｕｍがｎ＿ｊｕｄ回にわたって異常状態にある場合には（ステップＳ１０６：Ｙｅｓ）、電流検出異常と判断して全相ＰＷＭ駆動信号を強制ＯＦＦし、動作を停止する（ステップＳ１０７）。一方、電流検出異常カウンタｎが電流検出異常判定回数ｎ＿ｊｕｄ未満の場合は（ステップＳ１０６：Ｎｏ）、電流検出異常判定処理を終了する。また、上記の合成電流Ｉ＿ｓｕｍが電流検出異常判定値Ｉ＿ｊｕｄ未満の場合は（ステップＳ１０４：Ｎｏ）、電流検出異常カウンタｎの値をクリアし（ステップＳ１０８）、電流検出異常判定処理を終了する。 When the current detection abnormality counter n is greater than or equal to the current detection abnormality determination number n_jud, that is, when the above-described combined current I_sum is in an abnormal state for n_jud times (step S106: Yes), it is determined that the current detection abnormality is present and all phases The PWM drive signal is forcibly turned off and the operation is stopped (step S107). On the other hand, when the current detection abnormality counter n is less than the current detection abnormality determination number n_jud (step S106: No), the current detection abnormality determination process is terminated. If the combined current I_sum is less than the current detection abnormality determination value I_jud (step S104: No), the value of the current detection abnormality counter n is cleared (step S108), and the current detection abnormality determination process ends.
前述では、ステップＳ１０２でｄ軸電流Ｉd，ｑ軸電流Ｉqを上記の式（１）により求めるようにしているが、上記の式（２）〜式（４）のどれかを用いることで、演算負荷の重いｓｉｎ演算およびｃｏｓ演算の合計実施回数を６回から４回へ低減することができる。 In the above description, the d-axis current Id and the q-axis current Iq are obtained by the above equation (1) in step S102. However, the calculation can be performed by using any of the above equations (2) to (4). It is possible to reduce the total number of executions of the heavy load sin operation and cos operation from 6 times to 4 times.
速度制御器１２は、外部から与えられる速度指令と、座標変換部１１から出力されたｄ軸電流Ｉdおよびｑ軸電流Ｉqとに基づいて、三相電動機４を安定駆動させるための補償を行った速度制御値ｆ１を生成して出力する。例えば、出力トルク成分であるｑ軸電流の振幅とは逆位相の補償を行ったものを速度制御値ｆ１として出力する。積分器１３は、速度制御値ｆ１を積分して座標変換するための位相θを出力する。
The
ベクトル演算部１４は、外部から与えられる磁束指令と、座標変換部１１から出力されたｄ軸電流Ｉdおよびｑ軸電流Ｉqと、速度制御器１２から出力された速度制御値ｆ１と、積分器１３から出力された位相θとに基づいて、出力電圧ベクトルの大きさ｜Ｖs｜および位相θsを算出する。例えば、磁束指令，ｄ軸電流Ｉd，ｑ軸電流Ｉq，速度制御値ｆ１からｄ軸電圧指令値Ｖｄおよびｑ軸電圧指令値Ｖｑを出力する技術としては特開２００７−６６６４号公報がある。出力電圧ベクトルの大きさ｜Ｖs｜および位相θsは、ｄ軸電圧指令値Ｖｄおよびｑ軸電圧指令値Ｖｑに基づき、次式（５）を用いて求めることができる。
The
図８は、出力電圧ベクトルＶsのベクトル図である。図８において、Ｖ０〜Ｖ７は基本電圧ベクトルであり、インバータ主回路３のスイッチング素子ＳＷ１〜ＳＷ６の８つのスイッチング状態と対応する。基本電圧ベクトルの内、大きさのない基本電圧ベクトルＶ０，Ｖ７はゼロベクトルと呼ばれる。上アーム側のスイッチがＯＮ状態のときを「１」、ＯＦＦ状態のときを「０」とすると、基本電圧ベクトルの状態を（ＳＷ１，ＳＷ２，ＳＷ３）で表すことができる。例えば、基本電圧ベクトルＶ１は（１，０，０），基本電圧ベクトルＶ２は（１，１，０）と表すことができる。
FIG. 8 is a vector diagram of the output voltage vector Vs. In FIG. 8, V0 to V7 are basic voltage vectors and correspond to the eight switching states of the switching elements SW1 to SW6 of the inverter
変調率演算部１６は、ベクトル演算部１４から出力された出力電圧Ｖsと直流電圧再現部１５から出力された直流電圧再現値Ｖｄｃ＿rとに基づき、次式（６）を用いて変調率Ｖkを求める。
Based on the output voltage Vs output from the
ＰＷＭ駆動信号生成部１７は、変調率演算部１６から出力された変調率Ｖkとベクトル演算部１４から出力された位相θs（出力電圧ベクトルＶsの位相）によりＰＷＭ駆動信号を生成する。出力電圧ベクトルからＰＷＭ駆動信号の生成は、たとえば、公知の技術である空間ベクトルの概念（オーム社「パワーエレクトロニクス回路」電気学会半導体電力変換システム調査専門委員編，２０００年１１月発行，ｐ１７１〜ｐ１７４）を用いて実現できる。そして、生成されたＰＷＭ駆動信号（ＵＰ，ＵＮ，ＶＰ，ＶＮ，ＷＰ，ＷＮ）によりインバータ主回路３のスイッチング素子ＳＷ１〜ＳＷ６をオン・オフ制御することで、三相電動機４を駆動する。
The PWM drive
続いて、ＰＷＭ駆動信号生成部１７の処理、すなわち、各相の下アームスイッチング素子のＯＮ時間制限処理について、この処理手順の一例を示した図９のフローチャートを用いて説明する。図９に示した処理においては、まず、各相下アームＯＮ時間（ｔｏｎ＿ｕｎ，ｔｏｎ＿ｖｎ，ｔｏｎ＿ｗｎ）を算出する（ステップＳ２００）。各相下アームＯＮ時間は、上述した空間ベクトルの概念を用いて算出することができる。ここで、ｔｏｎ＿ｕｎはＵ相下アームスイッチング素子ＳＷ４のＰＷＭ周期当りのＯＮ時間（Ｕ相下アームＯＮ時間）であり、ｔｏｎ＿ｖｎはＶ相下アームスイッチング素子ＳＷ５のＰＷＭ周期当りのＯＮ時間（Ｖ相下アームＯＮ時間）であり、ｔｏｎ＿ｗｎはＷ相下アームスイッチング素子ＳＷ６のＰＷＭ周期当りのＯＮ時間（Ｗ相下アームＯＮ時間）である。
Next, the processing of the PWM drive
次に、初期値としてＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓを「０」（３相共下アームＯＮ時間確保）とし（ステップＳ２０１）、位相θsが６０°≦θs＜１８０°であるかの判定を行う（ステップＳ２０２）。「６０°≦θs＜１８０°」が成立する場合（ステップＳ２０２：Ｙｅｓ）、ステップＳ２０４〜Ｓ２０９の処理を行う。一方、「６０°≦θs＜１８０°」が成立しない場合には（ステップＳ２０２：Ｎｏ）、位相θsが１８０°≦θs＜３００°であるかの判定を行い（ステップＳ２０３）、「１８０°≦θs＜３００°」が成立する場合は（ステップＳ２０３：Ｙｅｓ）は、ステップＳ２１０〜Ｓ２１５の処理を行い、「１８０°≦θs＜３００°」が成立しない、すなわち「θs＜６０°または３００°≦θs」の場合には（ステップＳ２０３：Ｎｏ）、ステップＳ２１６〜Ｓ２２１の処理を行う。 Next, the PWM drive signal state pwm_status is set to “0” (securing lower arm ON time for both three phases) as an initial value (Step S201), and it is determined whether the phase θs is 60 ° ≦ θs <180 ° (Step S201). S202). When “60 ° ≦ θs <180 °” is satisfied (step S202: Yes), the processing of steps S204 to S209 is performed. On the other hand, if “60 ° ≦ θs <180 °” is not satisfied (step S202: No), it is determined whether the phase θs is 180 ° ≦ θs <300 ° (step S203). When θs <300 ° is satisfied (step S203: Yes), the processing of steps S210 to S215 is performed, and “180 ° ≦ θs <300 °” is not satisfied, that is, “θs <60 ° or 300 ° ≦ In the case of “θs” (step S203: No), the processing of steps S216 to S221 is performed.
ステップＳ２０２で「６０°≦θs＜１８０°」と判断した場合の動作では、まず、Ｕ相下アームＯＮ時間ｔｏｎ＿ｕｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ未満かどうか（ｔｏｎ＿ｕｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎかどうか）を確認する（ステップＳ２０４）。「ｔｏｎ＿ｕｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」の場合は（ステップＳ２０４：Ｙｅｓ）、Ｕ相下アームＯＮ時間ｔｏｎ＿ｕｎを電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎに制限する（ｔｏｎ＿ｕｎ＝ｔｏｎ＿ｘｎ＿ｍｉｎとする）処理を行い（ステップＳ２０５）、次に、Ｗ相下アームＯＮ時間ｔｏｎ＿ｗｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ未満かどうか（ｔｏｎ＿ｗｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎかどうか）を確認する（ステップＳ２０６）。なお、「ｔｏｎ＿ｕｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」ではない場合（ステップＳ２０４：Ｎｏ）、ステップＳ２０５は実行せずにステップＳ２０６を実行する。「ｔｏｎ＿ｗｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」の場合は（ステップＳ２０６：Ｙｅｓ）、Ｗ相下アームＯＮ時間ｔｏｎ＿ｗｎを電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎに制限する（ｔｏｎ＿ｗｎ＝ｔｏｎ＿ｘｎ＿ｍｉｎとする）処理を行い（ステップＳ２０７）、次に、Ｖ相下アームＯＮ時間ｔｏｎ＿ｖｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ未満かどうか（ｔｏｎ＿ｖｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎかどうか）を確認する（ステップＳ２０８）。なお、「ｔｏｎ＿ｗｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」ではない場合（ステップＳ２０６：Ｎｏ）、ステップＳ２０７は実行せずにステップＳ２０８を実行する。「ｔｏｎ＿ｖｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」の場合は（ステップＳ２０８：Ｙｅｓ）、ＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓを「２」（Ｖ相下アームＯＮ時間未確保）とする（ステップＳ２０９）。これに対して、「ｔｏｎ＿ｖｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」ではない場合には（ステップＳ２０８：Ｎｏ）、ＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓは「０」（３相共下アームＯＮ時間確保）となる（上記ステップＳ２０１で設定した初期値となる）。 In the operation in the case where “60 ° ≦ θs <180 °” is determined in step S202, first, it is confirmed whether or not the U-phase lower arm ON time ton_un is less than the minimum current detectable time ton_xn_min (whether ton_un <ton_xn_min). Step S204). In the case of “ton_un <ton_xn_min” (step S204: Yes), the U-phase lower arm ON time ton_un is limited to the current detectable minimum time ton_xn_min (set ton_un = ton_xn_min) (step S205). It is confirmed whether or not the W-phase lower arm ON time ton_wn is less than the minimum current detectable time ton_xn_min (whether ton_wn <ton_xn_min) (step S206). If “ton_un <ton_xn_min” is not satisfied (step S204: No), step S206 is executed without executing step S205. In the case of “ton_wn <ton_xn_min” (step S206: Yes), the W-phase lower arm ON time ton_wn is limited to the current detectable minimum time ton_xn_min (set ton_wn = ton_xn_min) (step S207), It is confirmed whether or not the V-phase lower arm ON time ton_vn is less than the minimum current detectable time ton_xn_min (whether ton_vn <ton_xn_min) (step S208). If “ton_wn <ton_xn_min” is not satisfied (step S206: No), step S208 is executed without executing step S207. In the case of “ton_vn <ton_xn_min” (step S208: Yes), the PWM drive signal state pwm_status is set to “2” (V-phase lower arm ON time is not secured) (step S209). On the other hand, when “ton_vn <ton_xn_min” is not satisfied (step S208: No), the PWM drive signal state pwm_status is “0” (securing the lower arm ON time for the three phases) (set in step S201 above). (It becomes the initial value).
また、ステップＳ２０２で「６０°≦θs＜１８０°」ではないと判断し、かつステップＳ２０３で「１８０°≦θs＜３００°」と判断した場合の動作では、まず、Ｕ相下アームＯＮ時間ｔｏｎ＿ｕｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ未満かどうか（ｔｏｎ＿ｕｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎかどうか）を確認する（ステップＳ２１０）。「ｔｏｎ＿ｕｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」の場合は（ステップＳ２１０：Ｙｅｓ）、Ｕ相下アームＯＮ時間ｔｏｎ＿ｕｎを電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎに制限する（ｔｏｎ＿ｕｎ＝ｔｏｎ＿ｘｎ＿ｍｉｎとする）処理を行い（ステップＳ２１１）、次に、Ｖ相下アームＯＮ時間ｔｏｎ＿ｖｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ未満かどうか（ｔｏｎ＿ｖｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎかどうか）を確認する（ステップＳ２１２）。なお、「ｔｏｎ＿ｕｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」ではない場合（ステップＳ２１０：Ｎｏ）、ステップＳ２１１は実行せずにステップＳ２１２を実行する。「ｔｏｎ＿ｖｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」の場合は（ステップＳ２１２：Ｙｅｓ）、Ｖ相下アームＯＮ時間ｔｏｎ＿ｖｎを電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎに制限する（ｔｏｎ＿ｖｎ＝ｔｏｎ＿ｘｎ＿ｍｉｎとする）処理を行い（ステップＳ２１３）、次に、Ｗ相下アームＯＮ時間ｔｏｎ＿ｗｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ未満かどうか（ｔｏｎ＿ｗｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎかどうか）を確認する（ステップＳ２１４）。なお、「ｔｏｎ＿ｖｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」ではない場合（ステップＳ２１２：Ｎｏ）、ステップＳ２１３は実行せずにステップＳ２１４を実行する。「ｔｏｎ＿ｗｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」の場合は（ステップＳ２１４：Ｙｅｓ）、ＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓを「３」（Ｗ相下アームＯＮ時間未確保）とする（ステップＳ２１５）。これに対して、「ｔｏｎ＿ｗｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」ではない場合には（ステップＳ２１４：Ｎｏ）、ＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓは「０」（３相共下アームＯＮ時間確保）となる（上記ステップＳ２０１で設定した初期値となる）。 In the operation in the case where it is determined that “60 ° ≦ θs <180 °” is not satisfied in step S202 and “180 ° ≦ θs <300 °” is determined in step S203, first, the U-phase lower arm ON time ton_un Is less than the minimum current detectable time ton_xn_min (whether ton_un <ton_xn_min) (step S210). In the case of “ton_un <ton_xn_min” (step S210: Yes), the U-phase lower arm ON time ton_un is limited to the current detectable minimum time ton_xn_min (set ton_un = ton_xn_min) (step S211). It is confirmed whether or not the V-phase lower arm ON time ton_vn is less than the current detectable minimum time ton_xn_min (whether ton_vn <ton_xn_min) (step S212). If “ton_un <ton_xn_min” is not satisfied (step S210: No), step S212 is not executed, but step S212 is executed. In the case of “ton_vn <ton_xn_min” (step S212: Yes), a process of limiting the V-phase lower arm ON time ton_vn to the current detectable minimum time ton_xn_min (set ton_vn = ton_xn_min) is performed (step S213). It is confirmed whether or not the W-phase lower arm ON time ton_wn is less than the minimum current detectable time ton_xn_min (whether ton_wn <ton_xn_min) (step S214). If “ton_vn <ton_xn_min” is not satisfied (step S212: No), step S214 is not executed but step S214 is executed. In the case of “ton_wn <ton_xn_min” (step S214: Yes), the PWM drive signal state pwm_status is set to “3” (W-phase lower arm ON time is not secured) (step S215). On the other hand, when “ton_wn <ton_xn_min” is not satisfied (step S214: No), the PWM drive signal state pwm_status is “0” (securing the lower arm ON time for the three phases) (set in step S201 above). (It becomes the initial value).
また、ステップＳ２０２で「６０°≦θs＜１８０°」ではないと判断し、かつステップＳ２０３で「１８０°≦θs＜３００°」ではないと判断した場合の動作では、まず、Ｖ相下アームＯＮ時間ｔｏｎ＿ｖｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ未満かどうか（ｔｏｎ＿ｖｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎかどうか）を確認する（ステップＳ２１６）。「ｔｏｎ＿ｖｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」の場合は（ステップＳ２１６：Ｙｅｓ）、Ｖ相下アームＯＮ時間ｔｏｎ＿ｖｎを電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎに制限する（ｔｏｎ＿ｖｎ＝ｔｏｎ＿ｘｎ＿ｍｉｎとする）処理を行い（ステップＳ２１７）、次に、Ｗ相下アームＯＮ時間ｔｏｎ＿ｗｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ未満かどうか（ｔｏｎ＿ｗｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎかどうか）を確認する（ステップＳ２１８）。なお、「ｔｏｎ＿ｖｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」ではない場合（ステップＳ２１６：Ｎｏ）、ステップＳ２１７は実行せずにステップＳ２１８を実行する。「ｔｏｎ＿ｗｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」の場合は（ステップＳ２１８：Ｙｅｓ）、Ｗ相下アームＯＮ時間ｔｏｎ＿ｗｎを電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎに制限する（ｔｏｎ＿ｗｎ＝ｔｏｎ＿ｘｎ＿ｍｉｎとする）処理を行い（ステップＳ２１９）、次に、Ｕ相下アームＯＮ時間ｔｏｎ＿ｕｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ未満かどうか（ｔｏｎ＿ｕｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎかどうか）を確認する（ステップＳ２２０）。なお、「ｔｏｎ＿ｗｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」ではない場合（ステップＳ２１８：Ｎｏ）、ステップＳ２１９は実行せずにステップＳ２２０を実行する。「ｔｏｎ＿ｕｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」の場合は（ステップＳ２２０：Ｙｅｓ）、ＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓを「１」（Ｕ相下アームＯＮ時間未確保）とする（ステップＳ２２１）。これに対して、「ｔｏｎ＿ｕｎ＜ｔｏｎ＿ｘｎ＿ｍｉｎ」ではない場合には（ステップＳ２２０：Ｎｏ）、ＰＷＭ駆動信号状態ｐｗｍ＿ｓｔａｔｕｓは「０」（３相共下アームＯＮ時間確保）となる（上記ステップＳ２０１で設定した初期値となる）。 In the operation in the case where it is determined in step S202 that “60 ° ≦ θs <180 °” is not satisfied and in step S203 that “180 ° ≦ θs <300 °” is not satisfied, first, the V-phase lower arm is turned on. It is checked whether the time ton_vn is less than the minimum current detectable time ton_xn_min (whether ton_vn <ton_xn_min) (step S216). In the case of “ton_vn <ton_xn_min” (step S216: Yes), a process of limiting the V-phase lower arm ON time ton_vn to the current detectable minimum time ton_xn_min (set ton_vn = ton_xn_min) is performed (step S217). It is confirmed whether or not the W-phase lower arm ON time ton_wn is less than the minimum current detectable time ton_xn_min (whether ton_wn <ton_xn_min) (step S218). If “ton_vn <ton_xn_min” is not satisfied (step S216: No), step S218 is executed without executing step S217. In the case of “ton_wn <ton_xn_min” (step S218: Yes), the W-phase lower arm ON time ton_wn is limited to the current detectable minimum time ton_xn_min (set ton_wn = ton_xn_min) (step S219). It is confirmed whether or not the U-phase lower arm ON time ton_un is less than the minimum current detectable time ton_xn_min (whether ton_un <ton_xn_min) (step S220). If “ton_wn <ton_xn_min” is not satisfied (step S218: No), step S219 is not executed, but step S220 is executed. In the case of “ton_un <ton_xn_min” (step S220: Yes), the PWM drive signal state pwm_status is set to “1” (U-phase lower arm ON time is not secured) (step S221). On the other hand, when “ton_un <ton_xn_min” is not satisfied (step S220: No), the PWM drive signal state pwm_status is “0” (securing the lower arm ON time for the three phases) (set in step S201 above). (It becomes the initial value).
続いて、ＰＷＭ駆動信号生成部１７の各相下アームスイッチング素子のＯＮ時間制限（３相のうち、少なくとも２相の下アームスイッチング素子のＯＮ時間が電流検出可能最小時間以上となるようにＯＮ時間を調整する動作）によるＰＷＭ駆動信号波形への影響について図１０〜１３を用いて説明する。 Subsequently, the ON time limit of the lower arm switching element of each phase of the PWM drive signal generator 17 (the ON time so that the ON time of the lower arm switching element of at least two phases out of the three phases is longer than the minimum current detectable time) Will be described with reference to FIGS. 10 to 13.
図１０は変調率Ｖkが小さいときの位相θsに対する各相下アームスイッチング素子のＯＮ時間（ｔｏｎ＿ｕｎ，ｔｏｎ＿ｖｎ，ｔｏｎ＿ｗｎ）を示した図である。図１０では、ゼロベクトルの比がＶ０：Ｖ７＝１：１となる場合を示している。この場合、全区間各相下アームＯＮ時間を制限しなくても各相下アームＯＮ時間は電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ以上となっているので各相電流検出用抵抗素子（５ｕ，５ｖ，５ｗ）に発生する電圧降下に基づき直接それぞれの相電流を再現することができる。よって、各相下アームスイッチング素子のＯＮ時間制限によるＰＷＭ駆動信号への影響はない。 FIG. 10 is a diagram showing the ON time (ton_un, ton_vn, ton_wn) of each lower arm switching element with respect to the phase θs when the modulation factor Vk is small. FIG. 10 shows a case where the ratio of zero vectors is V0: V7 = 1: 1. In this case, each phase lower arm ON time is equal to or longer than the minimum current detectable time ton_xn_min even if the lower arm ON time for each phase is not limited in all sections, so that each phase current detection resistance element (5u, 5v, 5w) The respective phase currents can be directly reproduced based on the voltage drop generated in the. Therefore, there is no influence on the PWM drive signal due to the ON time limit of each phase lower arm switching element.
図１１は変調率Ｖkが大きいときの位相θsに対する各相下アームスイッチング素子のＯＮ時間を示した図（本発明にかかる制御を行わない場合）である。図１１でも、ゼロベクトルの比がＶ０：Ｖ７＝１：１となる場合を示している。この場合は、各相下アームスイッチング素子のＯＮ時間の制限（本発明にかかる制御）を行っていないので、図示した区間Ａ（θs＝６０°，１８０°，３００°周辺）において２相の下アームＯＮ時間が同時に電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎより小さくなる状態が発生する。例えば、θs＝６０°周辺では、Ｕ相下アームｏｎ時間ｔｏｎ＿ｕｎとＶ相下アームｎ時間ｔｏｎ＿ｖｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎより小さくなり、電流検出できないことになる。 FIG. 11 is a diagram showing the ON time of each lower arm switching element with respect to the phase θs when the modulation rate Vk is large (when the control according to the present invention is not performed). FIG. 11 also shows a case where the ratio of zero vectors is V0: V7 = 1: 1. In this case, since the ON time of each phase lower arm switching element is not limited (the control according to the present invention), the lower phase of the two phases in the illustrated section A (around θs = 60 °, 180 °, 300 °). A state occurs in which the arm ON time is simultaneously shorter than the minimum current detectable time ton_xn_min. For example, in the vicinity of θs = 60 °, the U-phase lower arm on time ton_un and the V-phase lower arm n time ton_vn are smaller than the current detectable minimum time ton_xn_min, and the current cannot be detected.
図１２は、図１１と同じ条件で本発明の各相下アームスイッチング素子のＯＮ時間の制限（図９に示した手順で各下アームスイッチング素子のＯＮ時間を調整する制御）を行った場合の位相θsに対する各相下アームスイッチング素子のＯＮ時間を示した図である。この場合、６０°≦θs＜３００°のときにＵ相下アームＯＮ時間ｔｏｎ＿ｕｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ以上となるように調整するｔｏｎ＿ｕｎ制限区間（ｔｏｎ＿ｕｎがｔｏｎ＿ｘｎ＿ｍｉｎ未満であれば、ｔｏｎ＿ｕｎをｔｏｎ＿ｘｎ＿ｍｉｎに調整する区間：ｔｏｎ＿ｕｎの調整対象区間）を設け、また、θs＜６０°かつ１８０°≦θsのとき（０°≦θs＜６０°または１８０°≦θs＜３６０°のとき）にＶ相下アームＯＮ時間ｔｏｎ＿ｖｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ以上となるように調整するｔｏｎ＿ｖｎ制限区間を設け、さらに、θs＜１８０°かつ３００°≦θsのとき（０°≦θs＜１８０°または３００°≦θs＜３６０°のとき）にＷ相下アームＯＮ時間ｔｏｎ＿ｗｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ以上となるように調整するｔｏｎ＿ｗｎ制限区間を設けているので、区間Ａ（θs＝６０°，１８０°，３００°周辺）においても２相の下アームＯＮ時間が常に電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ以上となる。例えば、θs≦６０°では、必ずＶ相下アームｏｎ時間ｔｏｎ＿ｖｎとＷ相下アームｏｎ時間ｔｏｎ＿ｗｎが電流検出可能最小時間ｔｏｎ＿ｘｎ＿ｍｉｎ以上となり、必ずそれぞれの電流検出用抵抗素子に発生する電圧降下に基づいて、Ｖ相電流再現値Ｉｖ＿ｒおよびＷ相電流再現値Ｉｗ＿ｒの直接算出が可能となる。そのため、各相下アームスイッチング素子のＯＮ時間制限によるＰＷＭ駆動信号への影響は生じるが、図１１との比較からわかるように、その影響は極めて小さい。つまり、本実施の形態の下アームスイッチング素子のＯＮ時間調整処理を用いることで、電流検出用抵抗素子の電圧降下により直接電流検出できる相電流を常に二相以上発生させるとともに、電圧利用率の低下を最小限に抑えることができる。また、変調率Ｖkが１を超える過変調領域においても下アームスイッチング素子のＯＮ時間制限処理は有効であり、その結果、広範囲の運転制御が可能となる。 FIG. 12 shows a case where the ON time of each phase lower arm switching element of the present invention is controlled under the same conditions as FIG. 11 (control to adjust the ON time of each lower arm switching element in the procedure shown in FIG. 9). It is the figure which showed ON time of each lower arm switching element with respect to phase (theta) s. In this case, when 60 ° ≦ θs <300 °, the U-phase lower arm ON time ton_un is adjusted so as to be equal to or longer than the current detectable minimum time ton_xn_min (if ton_un is less than ton_xn_min, ton_un is set to ton_xn_min) Section to be adjusted: section to be adjusted for ton_un), and V-phase lower arm when θs <60 ° and 180 ° ≦ θs (when 0 ° ≦ θs <60 ° or 180 ° ≦ θs <360 °) A ton_vn restriction interval is provided to adjust the ON time ton_vn to be equal to or longer than the minimum current detectable time ton_xn_min, and when θs <180 ° and 300 ° ≦ θs (0 ° ≦ θs <180 ° or 300 ° ≦ θs < 360 °) W-phase lower arm ON time ton_wn is the minimum current detectable time ton_x Since there is a ton_wn limit section that is adjusted to be n_min or more, the lower arm ON time of the two phases is always more than the minimum current detectable time ton_xn_min even in the section A (around θs = 60 °, 180 °, 300 °). It becomes. For example, when θs ≦ 60 °, the V-phase lower arm on time ton_vn and the W-phase lower arm on time ton_wn are not less than the minimum current detectable time ton_xn_min, and are always based on the voltage drop generated in each current detection resistor element. The V-phase current reproduction value Iv_r and the W-phase current reproduction value Iw_r can be directly calculated. For this reason, the PWM drive signal is affected by the ON time limitation of the lower arm switching element of each phase, but the effect is extremely small as can be seen from the comparison with FIG. In other words, by using the ON time adjustment processing of the lower arm switching element of the present embodiment, two or more phase currents that can be directly detected by the voltage drop of the current detection resistance element are always generated, and the voltage utilization rate is reduced. Can be minimized. Further, even in the overmodulation region where the modulation factor Vk exceeds 1, the ON time limiting process of the lower arm switching element is effective, and as a result, a wide range of operation control is possible.
変調率Ｖkが大きい場合において、各相下アームスイッチング素子のＯＮ時間制限によるＰＷＭ駆動信号への影響を最小限に抑えるには、図１３のようにゼロベクトルとしてＶ０のみ出力するようにＰＷＭ駆動信号を生成すればよい。 In order to minimize the influence on the PWM drive signal due to the ON time limitation of each phase lower arm switching element when the modulation rate Vk is large, the PWM drive signal is output so that only V0 is output as a zero vector as shown in FIG. Should be generated.
なお、本実施の形態では、各相に設けた制限区間に応じて、各相下アームスイッチング素子のＯＮ時間が所定時間以上になるように制限するようにしているが、下アームスイッチング素子のＯＮ時間が所定時間未満になる相が同時に２相以上発生する場合は、所定時間未満になる相の中で最小時間となる相以外は所定時間になるように制限するようにしてもよい。 In this embodiment, the ON time of each phase lower arm switching element is limited to a predetermined time or longer according to the limit section provided for each phase, but the lower arm switching element is ON. When two or more phases having a time less than the predetermined time are generated at the same time, the phases other than the phase having the minimum time among the phases having the time less than the predetermined time may be limited to the predetermined time.
また、本実施の形態では、各相下アームスイッチング素子のＯＮ時間が所定時間以上になるように直接制限するようにしているが、コンバータ回路２に昇圧機能を備え、出力電圧Ｖdcも制御するとなお良い。
Further, in the present embodiment, the ON time of each phase lower arm switching element is directly limited so as to be a predetermined time or longer. However, if the
このように、本実施の形態のインバータ装置では、直流電力を三相交流電力に変換して三相電動機へ印加するインバータ主回路と、三相電動機に流れる電流を検出する電流検出手段と、直流電力の電圧を検出する電圧検出手段と、電流検出手段の検出結果と電圧検出手段の検出結果および外部から与えられる速度指令よりインバータ主回路を制御するためのＰＷＭ駆動信号を出力するインバータ制御部とを備え、インバータ主回路は、直流電力の電圧の正側（上アーム側）に配置されたスイッチング素子と負側（下アーム側）に配置されたスイッチング素子が直列接続されてなるスイッチング素子対を三相電動機の各相に対応するように備え、電流検出手段は、各相下アームスイッチング素子と直流電力の電圧の負側との間に設けた電流検出用抵抗素子の電圧降下に基づいて前記電動機に流れる電流を検出する回路を備え、インバータ制御部は、各相に設けた制限区間に応じて、各相下アームスイッチング素子のＯＮ時間が少なくとも２つ以上、所定時間以上となるように制限する（制御する）こととした。具体的には、上述した出力電圧ベクトルの位相が、各相に個別に設けた制限区間のどこに対応しているかを確認し、対応している制限区間においては、対応する相のスイッチング素子（下アームスイッチング素子）のＯＮ時間が所定時間以上となるように制御することとした。例えば、Ｕ相の下アームスイッチング素子であれば、ｔｏｎ＿ｕｎ制限区間内においてＯＮ時間が所定時間（ｔｏｎ＿ｘｎ＿ｍｉｎ）未満の場合に、ＯＮ時間がｔｏｎ＿ｘｎ＿ｍｉｎとなるように制御することとした（図１２など参照）。これにより、電流検出用抵抗素子の電圧降下により直接電流検出できる相電流を常に二相以上発生させて電流検出を行うことが可能になるとともに、電圧利用率の低下を最小限に抑えることができる。 Thus, in the inverter device of the present embodiment, the inverter main circuit that converts DC power into three-phase AC power and applies it to the three-phase motor, the current detection means that detects the current flowing through the three-phase motor, and the DC A voltage detection means for detecting the voltage of the power; an inverter control section for outputting a PWM drive signal for controlling the inverter main circuit from the detection result of the current detection means, the detection result of the voltage detection means, and a speed command given from the outside; The inverter main circuit includes a switching element pair in which a switching element arranged on the positive side (upper arm side) of the DC power voltage and a switching element arranged on the negative side (lower arm side) are connected in series. The current detection means is provided to correspond to each phase of the three-phase motor, and the current detection means is a current detection provided between the lower arm switching element of each phase and the negative side of the DC power voltage. A circuit for detecting a current flowing through the electric motor based on a voltage drop of the resistance element, and the inverter control unit has at least two ON times of the lower arm switching elements for each phase according to a restriction section provided for each phase Therefore, it was decided to limit (control) to be a predetermined time or longer. Specifically, it is confirmed where the phase of the output voltage vector described above corresponds to the limit section provided individually for each phase, and in the corresponding limit section, the switching element of the corresponding phase (lower The ON time of the arm switching element is controlled so as to be a predetermined time or longer. For example, in the case of a U-phase lower arm switching element, the ON time is controlled to be ton_xn_min when the ON time is less than a predetermined time (ton_xn_min) within the ton_un limit section (see FIG. 12 and the like). . As a result, it is possible to always generate two or more phase currents that can be directly detected due to a voltage drop of the current detection resistor element to perform current detection, and to minimize a decrease in voltage utilization rate. .
また、本実施の形態のインバータ装置では、上記制限区間において各相下アームスイッチング素子のＯＮ時間を制限する場合、電流検出用抵抗素子の電圧降下に基づいて直接電流検出可能な最小時間に制限（調整）することとしたので、下アームスイッチング素子のＯＮ時間を制限することによるＰＷＭ駆動信号への影響を最小限に抑えることができ、安定した電動機駆動が可能となる。 Further, in the inverter device of the present embodiment, when the ON time of each phase lower arm switching element is limited in the limit section, it is limited to the minimum time that allows direct current detection based on the voltage drop of the current detection resistance element ( Therefore, the influence on the PWM drive signal by limiting the ON time of the lower arm switching element can be minimized, and stable motor driving can be performed.
また、前記スイッチング素子としてワイドギャップ半導体素子を使用するようにした場合には、上述した上下短絡時間ＴdおよびＰＷＭ駆動信号のＯＮ指令から実際に対応するスイッチング素子がＯＮするまでの遅延時間を短縮することができるので、電流検出可能な最小時間をより小さくでき、より安定した電動機駆動が可能となる。 Further, when a wide gap semiconductor element is used as the switching element, the delay time from when the above-described upper / lower short-circuit time Td and the PWM drive signal ON command to when the actually corresponding switching element is turned ON is shortened. Therefore, the minimum time during which current can be detected can be reduced, and more stable motor driving can be achieved.
また、各相下アームスイッチング素子のＯＮ時間が全て、電流検出用抵抗素子の電圧降下に基づいて直接電流検出可能な最小時間以上である場合は、各相電流検出用抵抗素子の電圧降下に基づいて直接検出した各相電流値の合計値を求め、この合計値が異常判定値以上であるときは電流検出異常と判定し、インバータ装置を停止するようにしているので、特別な装置を付加することなく容易に電流検出異常によるインバータ主回路３および三相電動機４の保護を行うことができる。
In addition, when all the ON times of the lower arm switching elements for each phase are equal to or longer than the minimum time during which direct current detection is possible based on the voltage drop of the current detection resistance element, it is based on the voltage drop of each phase current detection resistance element The total value of each phase current value detected directly is obtained, and when this total value is equal to or greater than the abnormality determination value, it is determined that the current detection is abnormal, and the inverter device is stopped, so a special device is added. It is possible to easily protect the inverter
また、本実施の形態のインバータ装置は、誘起電圧定数の高い高効率な永久磁石型同期電動機をインバータ装置の負荷として使用する場合でも、安価な電流検出手段で安定に電流検出できるとともに広範囲の運転制御が可能になる。そのため、本実施の形態のインバータ装置は、空気調和機などのファン駆動装置，圧縮機駆動装置にも適用できる。 In addition, the inverter device according to the present embodiment can stably detect a current with an inexpensive current detection means and operate in a wide range of operation even when a high-efficiency permanent magnet type synchronous motor having a high induced voltage constant is used as a load of the inverter device. Control becomes possible. Therefore, the inverter apparatus of this Embodiment is applicable also to fan drive devices, such as an air conditioner, and a compressor drive device.
なお、本発明は上述した実施の形態に制限されるものではなく、本発明の範囲から逸脱せずに代替案及び細かな改良を加えることや、均等な手段を使用できることは言うまでもない。 Note that the present invention is not limited to the above-described embodiments, and it goes without saying that alternatives and fine improvements can be added and equivalent means can be used without departing from the scope of the present invention.
以上のように、本発明にかかるインバータ装置は、直流電力を三相交流電力に変換して三相交流電動機を駆動させるインバータ装置として有用であり、特に、空気調和機などのファン駆動装置や圧縮機駆動装置に適用するインバータ装置に適している。 As described above, the inverter device according to the present invention is useful as an inverter device for driving a three-phase AC motor by converting DC power into three-phase AC power, and in particular, a fan driving device such as an air conditioner or a compression device. It is suitable for an inverter device applied to a machine drive device.
１ 交流電源
２ コンバータ回路
３ インバータ主回路
４ 三相電動機
５ｕ Ｕ相電流検出用抵抗素子
５ｖ Ｖ相電流検出用抵抗素子
５ｗ Ｗ相電流検出用抵抗素子
６ 電流検出回路
７ 電流検出手段
８ 電圧検出手段
９ インバータ制御部
１０ 相電流再現部
１１ 座標変換部
１２ 速度制御器
１３ 積分器
１４ ベクトル演算部
１５ 直流電圧再現部
１６ 変調率演算部
１７ ＰＷＭ駆動信号生成部
６１ オフセット加算回路
６２ 増幅回路
３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ 駆動回路
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６ ダイオード
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６ 電力スイッチング素子
DESCRIPTION OF
Claims (12)
前記インバータ主回路は、前記直流電力の電圧の正側である上アーム側に配置されたスイッチング素子と負側である下アーム側に配置されたスイッチング素子とが直列接続されてなるスイッチング素子対を前記三相電動機の各相にそれぞれ対応するように備え、
前記電流検出手段は、前記各相の下アーム側に配置されたスイッチング素子の負側にそれぞれ設けた電流検出用抵抗素子の電圧降下に基づいて前記三相電動機に流れる電流を検出し、
前記インバータ制御部は、前記電流検出値および前記速度指令に基づき算出される出力電圧ベクトルの位相と前記各相に個別に設けたＯＮ時間調整対象区間との関係、に基づいて、前記各スイッチング素子を制御するためのＰＷＭ駆動信号を生成するＰＷＭ駆動信号生成部を備える
ことを特徴とするインバータ装置。 Inverter main circuit for converting DC power into three-phase AC power and applying it to a three-phase motor, current detection means for detecting current flowing in the three-phase motor, voltage detection means for detecting the voltage of the DC power, In an inverter apparatus comprising: a speed command given from outside, a current detection value by the current detection means, and an inverter control unit that controls the inverter main circuit based on the voltage detection value by the voltage detection means,
The inverter main circuit includes a switching element pair in which a switching element disposed on the upper arm side which is the positive side of the voltage of the DC power and a switching element disposed on the lower arm side which is the negative side are connected in series. Prepare to correspond to each phase of the three-phase motor,
The current detection means detects a current flowing through the three-phase motor based on a voltage drop of a current detection resistance element provided on the negative side of the switching element disposed on the lower arm side of each phase;
The inverter control unit is configured based on a relationship between a phase of an output voltage vector calculated based on the current detection value and the speed command and an ON time adjustment target section provided individually for each phase, and An inverter device comprising: a PWM drive signal generation unit that generates a PWM drive signal for controlling the drive.
ことを特徴とする請求項１に記載のインバータ装置。 The PWM drive signal generation unit is configured to output the output voltage so that the ON time of each lower arm switching element, which is a switching element arranged on the lower arm side of each phase, is at least two or more and a specified time or more. The ON time of the lower arm switching element specified based on the relationship between the phase of the vector and the ON time adjustment target section provided individually for each phase is adjusted, and a PWM drive signal corresponding to the adjusted ON time is generated. The inverter device according to claim 1.
ことを特徴とする請求項１または２に記載のインバータ装置。 The ON time adjustment target section provided individually for each phase is a section having a width of 240 degrees in electrical angle, and each section has a relationship shifted by 120 degrees in electrical angle. The inverter device according to claim 1 or 2.
ことを特徴とする請求項１に記載のインバータ装置。 The PWM drive signal generator is configured to turn on when two or more phases are simultaneously generated in which the ON time of the lower arm switching element, which is a switching element arranged on the lower arm side of each phase, is less than the specified time. The PWM drive signal for controlling the ON time to be the specified time is generated for phases other than the phase having the minimum ON time among the phases whose time is less than the specified time. Inverter device.
前記電流検出値に基づき各相の電流値を再現し、さらに、再現した電流値を静止座標系から回転座標系上の電流値に変換し、変換後の電流値および前記速度指令に基づいて前記出力電圧ベクトルを算出することとし、前記電流値の変換処理においては、前記電流検出用抵抗素子の電圧降下から直接検出可能な２相の電流値のみに基づき、前記回転座標系上の電流値を算出する
ことを特徴とする請求項１〜４のいずれか１つに記載のインバータ装置。 The inverter control unit
Reproducing the current value of each phase based on the current detection value, further converting the reproduced current value from a stationary coordinate system to a current value on a rotating coordinate system, and based on the converted current value and the speed command An output voltage vector is calculated, and in the current value conversion process, the current value on the rotating coordinate system is calculated based only on the two-phase current value that can be directly detected from the voltage drop of the current detection resistor element. It calculates. The inverter apparatus as described in any one of Claims 1-4 characterized by the above-mentioned.
ことを特徴とする請求項１〜５のいずれか１つに記載のインバータ装置。 The inverter device according to any one of claims 1 to 5, wherein the specified time is a minimum time during which a current can be directly detected from a voltage drop of the current detection resistor element.
ことを特徴とする請求項１〜６のいずれか１つに記載のインバータ装置。 The inverter control unit, when all the ON times of the switching elements arranged on the lower arm side of each phase are equal to or longer than the specified time, based on the current detection value, the total current value of each phase An inverter according to any one of claims 1 to 6, wherein a value is obtained, and when the obtained total value is equal to or greater than an abnormality determination value, current detection abnormality is determined and the inverter main circuit is stopped. apparatus.
ことを特徴とする請求項１〜７のいずれか１つに記載のインバータ装置。 The inverter device according to any one of claims 1 to 7, wherein the switching element is a wide gap semiconductor element.
を備え、
前記インバータ主回路から出力される三相交流電力によって駆動される三相電動機をファン駆動用の永久磁石電動機とする
ことを特徴とするファン駆動装置。 The inverter device according to any one of claims 1 to 8,
With
A fan driving device characterized in that a three-phase motor driven by three-phase AC power output from the inverter main circuit is used as a permanent magnet motor for driving a fan.
を備え、
前記ファン駆動装置により駆動されるファンにより冷媒を熱交換させる
ことを特徴とする空気調和機。 The fan drive device according to claim 9,
With
An air conditioner, wherein the refrigerant is heat-exchanged by a fan driven by the fan driving device.
を備え、
前記インバータ主回路から出力される三相交流電力によって駆動される三相電動機を圧縮機駆動用の永久磁石電動機とする
ことを特徴とする圧縮機駆動装置。 The inverter device according to any one of claims 1 to 8,
With
A compressor driving apparatus characterized in that a three-phase motor driven by three-phase AC power output from the inverter main circuit is a permanent magnet motor for driving a compressor.
を備え、
前記圧縮機駆動装置により駆動される圧縮機により冷媒を循環させることを特徴とする空気調和機。 The compressor driving device according to claim 11,
With
An air conditioner characterized in that a refrigerant is circulated by a compressor driven by the compressor driving device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011012013A JP5511700B2 (en) | 2011-01-24 | 2011-01-24 | Inverter device, fan drive device, compressor drive device, and air conditioner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011012013A JP5511700B2 (en) | 2011-01-24 | 2011-01-24 | Inverter device, fan drive device, compressor drive device, and air conditioner |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012157103A JP2012157103A (en) | 2012-08-16 |
| JP5511700B2 true JP5511700B2 (en) | 2014-06-04 |
Family
ID=46838242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011012013A Active JP5511700B2 (en) | 2011-01-24 | 2011-01-24 | Inverter device, fan drive device, compressor drive device, and air conditioner |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5511700B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014167719A1 (en) * | 2013-04-12 | 2014-10-16 | 三菱電機株式会社 | Power convertor, motor driver equipped with power convertor, blower and compressor equipped with motor driver, and air conditioner, refrigerator, and freezer equipped with blower and compressor |
| CN105765851B (en) * | 2013-12-03 | 2018-09-04 | 三菱电机株式会社 | Power inverter, motor drive, air blower, compressor, air conditioner and refrigerator |
| KR101993195B1 (en) | 2015-04-09 | 2019-06-26 | 엘에스산전 주식회사 | A method for detecting a ground fault of an inverter |
| JP6647448B2 (en) * | 2017-03-17 | 2020-02-14 | 三菱電機株式会社 | Inverter control device and inverter control method |
| JP2019170045A (en) * | 2018-03-22 | 2019-10-03 | トヨタ自動車株式会社 | system |
| EP3780365A4 (en) * | 2018-03-30 | 2021-12-01 | Omron Corporation | Power conversion device and inverter circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4127014B2 (en) * | 2002-10-23 | 2008-07-30 | 株式会社豊田自動織機 | Current detection device and inverter device with current detection function |
| JP4715677B2 (en) * | 2006-08-11 | 2011-07-06 | 株式会社デンソー | Control device for three-phase rotating machine |
| JP5228387B2 (en) * | 2007-07-11 | 2013-07-03 | パナソニック株式会社 | Inverter device |
| JP5127612B2 (en) * | 2007-08-02 | 2013-01-23 | 三菱電機株式会社 | Motor drive control device, air conditioner, ventilation fan and heat pump type water heater |
| JP2010035387A (en) * | 2008-07-31 | 2010-02-12 | Daikin Ind Ltd | Gate drive device for voltage-type drive element |
-
2011
- 2011-01-24 JP JP2011012013A patent/JP5511700B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012157103A (en) | 2012-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8232753B2 (en) | Control device for electric motor drive apparatus | |
| US8278865B2 (en) | Control device | |
| US8390223B2 (en) | Control device for electric motor drive device | |
| JP3661642B2 (en) | Motor control device and control method thereof | |
| EP3528383A1 (en) | Control device and control method for alternating current motor, and alternating current motor driving system | |
| US9935568B2 (en) | Control apparatus of rotary electric machine | |
| JP2009033876A (en) | Motor control device | |
| US7576511B2 (en) | Motor control device and motor control method | |
| JP5511700B2 (en) | Inverter device, fan drive device, compressor drive device, and air conditioner | |
| WO2017141513A1 (en) | Power conversion apparatus | |
| EP2234261B1 (en) | Power conversion device, power conversion device module, air conditioner, and freezing device | |
| US10992246B2 (en) | Controller for AC rotary machine | |
| KR101514391B1 (en) | Vector controller and motor controller using the same, air-conditioner | |
| US8754603B2 (en) | Methods, systems and apparatus for reducing power loss in an electric motor drive system | |
| US11050376B2 (en) | Control device for permanent magnet type rotating electrical machine | |
| JP4722002B2 (en) | PWM inverter control device, PWM inverter control method, and refrigeration air conditioner | |
| JP2010068581A (en) | Electric motor drive unit | |
| US11955907B2 (en) | Rotating electrical machine control system | |
| JP2009189146A (en) | Control unit for electric motor | |
| US11736049B2 (en) | Motor controller | |
| JP2009273302A (en) | Controller for electric motor | |
| JP2004061217A (en) | Current detecting device, method thereof, and electric motor | |
| JP2005124305A (en) | Two-phase modulation control type inverter device | |
| JP6681266B2 (en) | Electric motor control device and electric vehicle equipped with the same | |
| WO2020105106A1 (en) | Alternating current rotating electrical machine control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140325 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5511700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |