通信方式の規格であるLTE(Long Term Evolution)では、Downlinkの無線通信方式としてOFDMA(Orthogonal Frequency Division Multiplexing Access)が採用されている。
図10は、従来の通信システムの概略の構成を示すブロック図である。
まず、送信側について説明する。
送信側ではユーザの各データに対して、符号化部101において、誤り訂正符号化や誤り検出符号化およびサイズ調整が行われる。続いて、変調部102において、符号化部101から供給された符号化部出力データが各種変調方式に応じたIQ平面上の各点に割り当てられ、また、適時、空間多重や送信ダイバーシチ等のPrecodingが行われ、各送信アンテナ向けのデータが生成される。
続いて、マッピング部103において、変調部102から供給された変調部出力データが送信アンテナ毎に周波数軸上の各RE(Resource Element)にマッピングされる。1つのOFDM symbol分のマッピング後、IFFT(Inverse Fast Fourier Transform)部104において、マッピング部103からの出力が送信アンテナ毎に時間軸上のデータに変換され、搬送波変調部105において、IFFT部104からの出力が送信アンテナ毎に搬送波変調されて、送信データとして各送信アンテナ(図示せず)から送信される。
ここで、周波数軸上でのマッピング単位をREと称し、IFFTをかける際の単位時間をOFDM symbolと称する。
次に、受信側について説明する。
受信側では、搬送波復調部106において、受信データから時間軸上のデータが取り出される。時間軸上のデータはFFT(Fast Fourier Transform)部107において、周波数軸上のデータに変換され、デマッピング部108において、各REにマッピングされたデータが取り出される。取り出されたデータは、復調部109において、各変調方式に応じた復調処理がなされ、最後に、復号部110にて誤り訂正や誤り検出が行われる。
LTEにおいては、1つのSub−frameの先頭に配置されているOFDM symbolから最大4つのOFDM symbolを用いて、PCFICH(Physical Control Format Indicator Channel)、PHICH(Physical HARQ Indicator Channel)およびPDCCH(Physical Downlink Control Channel)が送信される。
PCFICHは、PDCCHが送信されるOFDM Symbol数を受信端末に通知するためのデータである。PHICHは、HARQ(Hybrid Automatic Repeat Request) Indicatorを受信端末に通知するためのデータである。PDCCHは、PDSCH(Physical Downlink Shared Channel)を受信するための各種パラメータやTPC(Transmit Power Control)などを受信端末に通知するためのデータである。
ここで、PCFICH、PHICH、およびPDCCHのマッピング方法が、非特許文献1に規定されている。
非特許文献1で規定されているように、PCFICH、PHICH、およびPDCCHは、REG(Resource Element Group)を単位としてマッピングされる。
図11は、PCFICH、PHICH、およびPDCCHのマッピングの概略を示す図である。図11において、斜線の付された四角は、各送信アンテナのRS(Reference Signal)が配置されているREを示す。ここで、RSは、パイロット信号である。
1つのREGは、図11中のAで示されるように、RSが有るOFDM symbolでは6つのREで構成され、図11中のBで示されるように、RSの無いOFDM symbolでは4つのREで構成される。図11に示されるように、RSのマッピング位置は、各送信アンテナともに6RE周期である。マッピングのオフセット位置は、基地局のセルIDにより決められる。なお、REG内のマッピングではRSが除かれる。
非特許文献1の6.8.5節によると、PDCCHのマッピングには、PHICHおよびPCFICHのマッピング情報が必要となる。その概略を図12に示す。PDCCHは、REGを単位として、PCFICHおよびPHICHを除く位置に、時間方向にOFDM symbol毎にマッピングされる。さらに、このマッピングが、を低周波数側から順次高周波方向に行われる。なお、図12中の各REGに記載の数値はPDCCH symbol−quadruplet番号である。
非特許文献1の6.8.5節で規定されているPDCCHのマッピングフローを図13のフローチャートに示す。
ステップS101において、PDCCH symbol−quadruplet番号m”が0に初期化され、RE番号k’が0に初期化される。
ステップS102において、OFDM symbol番号l’が0に初期化される。ステップS103において、RE番号k’とOFDM symbol番号l’とを要素とする配列(k’、l’)が、REG index pairと等しいか否かが判定される。REG index pairのk’は、RSが有る場合、6の倍数となり、RSが無い場合、4の倍数となる。
ステップS103において、配列(k’、l’)が、REG index pairと等しいと判定された場合、手続きはステップS104に進み、REG(k’、l’)に、PCFICHがマッピングされているか否かが判定される。
ステップS104において、REG(k’、l’)に、PCFICHがマッピングされていないと判定された場合、手続きはステップS105に進み、REG(k’、l’)に、PHICHがマッピングされているか否かが判定される。
ステップS105において、REG(k’、l’)に、PHICHがマッピングされていないと判定された場合、手続きはステップS106に進み、PDCCH symbol−quadrupletが、REG(k’、l’)にマッピングされる。ステップS107において、PDCCH symbol−quadruplet番号m”が1だけインクリメントされ、手続きはステップS108に進む。
ステップS103において、配列(k’、l’)が、REG index pairと等しくないと判定された場合、ステップS104において、REG(k’、l’)に、PCFICHがマッピングされていると判定された場合、およびステップS105において、REG(k’、l’)に、PHICHがマッピングされていると判定された場合、手続きはステップS108に進む。
ステップS108において、OFDM symbol番号l’が1だけインクリメントされる。
ステップS109において、OFDM symbol番号l’が番号L未満であるか否か、すなわち、PDCCHがマッピングされている最大のOFDM symbol(番号L)に達したか否かが判定される。
ステップS109において、OFDM symbol番号l’が番号L未満であると判定された場合、PDCCHがマッピングされている最大のOFDM symbol(番号L)に達していないので、手続きはステップS103に戻り、上述した処理が繰り返される。
ステップS109において、OFDM symbol番号l’が番号L未満でないと判定された場合、PDCCHがマッピングされている最大のOFDM symbol(番号L)に達したので、手続きはステップS110に進み、RE番号k’が1だけインクリメントされる。
ステップS111において、RE番号k’がPDCCHがマッピングされている最大のREに達したか否かが判定され、RE番号k’がPDCCHがマッピングされている最大のREに達していないと判定された場合、手続きはステップS102に戻り、上述した処理が繰り返される。
ステップS111において、RE番号k’がPDCCHがマッピングされている最大のREに達したと判定された場合、PDCCHのマッピングの処理は終了する。
このように、RE番号が基準とされて、PDCCHがマッピングされる。
以下、本発明の一実施の形態の受信装置について、図1〜図8を参照しながら説明する。
図1は、例えば、携帯電話機などである受信装置に設けられるデマッピング回路の構成の例を示すブロック図である。デマッピング回路には、PCFICHデマッピング部11、PHICHデマッピング部12、およびPDCCHデマッピング部13が設けられる。PCFICHデマッピング部11は、PCFICHがマッピングされているREGのREG番号を出力する。PHICHデマッピング部12は、PHICH symbol−quadrupletがマッピングされているREGのREG番号を出力する。PDCCHデマッピング部13は、PDCCHがマッピングされているREGのREG番号を出力する。
PCFICHデマッピング部11およびPHICHデマッピング部12は、PDCCHデマッピング部13に、PDCCHデマッピングのためのパラメータを出力する。
PDCCHデマッピング部13には、メモリ21、内部パラメータ記憶部22、REGカウンタ23、コンパレータ24、カウンタ25、REGペア部26、および制御部27が設けられる。PDCCHデマッピング部13は、ひとつのOFDM symbolが受信されるごとに起動され、起動時のパラメータのひとつとして、現在のOFDM symbol番号l'nowが与えられる。
メモリ21は、PCFICHデマッピング部11およびPHICHデマッピング部12が出力する各種のパラメータを格納する。
また、内部パラメータ記憶部22は、PCFICH symbol−quadruplet番号
PHICH symbol−quadruplet番号
およびPHICH mapping unit番号
を記憶する。PCFICH symbol−quadruplet番号[数1]、PHICH symbol−quadruplet番号[数2]、およびPHICH mapping unit番号[数3]の詳細は後述する。
REGカウンタ23は、各CHのREGをカウントする。コンパレータ24は、REGの判別を行う。すなわち、コンパレータ24は、通し番号l’が付されているREGに対して、通し番号l’の順に、そのときに注目されたREGである注目REGに、PCFICHまたはPHICHのいずれもマッピングされておらず、かつ、注目REGに付された通し番号l’が、ひとつのOFDM symbolが受信されるごとに入力される現在のOFDM symbol番号l'nowに対応するか否かを判定する。カウンタ25は、PDCCH番号やOFDM symbol番号l’をカウントする。REGペア部26は、注目REGにPCFICHおよびPHICHがいずれもマッピングされておらず、かつ注目REGに付された通し番号l’が現在のOFDM symbol番号に対応する場合に、注目しているREGのPDCCHをデマッピングする。制御部27は、PDCCHデマッピング部13全体を制御する。
PCFICHデマッピング部11は、PCFICHのデマッピングを行なう。また、このとき、PCFICHデマッピング部11は、PDCCHのデマッピングのためにPCFICHがマッピングされている最小のREG番号に対応するPCFICH symbol−quadruplet番号[数1]を探索し出力する。PCFICH symbol−quadruplet番号[数1]は、PDCCHデマッピング部13内のメモリ21に格納される。
PHICHデマッピング部12は、PHICHのデマッピングを行なう。また、このとき、PHICHデマッピング部12は、PDCCHのデマッピングのためにPHICHがマッピングされている最小のREG番号に対応するPHICH symbol−quadruplet番号[数2]およびPHICH mapping unit番号[数3]を探索し出力する。PHICH symbol−quadruplet番号[数2]およびPHICH mapping unit番号[数3]は、PDCCHデマッピング部13内のメモリ21に格納される。
内部パラメータ記憶部22は、図4のフローチャートを参照して説明する初期化の手続き(ステップS13)において、パラメータとしての、PCFICH symbol−quadruplet番号
PHICH symbol−quadruplet番号
およびPHICH mapping unit番号
を、それぞれ、PCFICH symbol−quadruplet番号[数1]、PHICH symbol−quadruplet番号[数2]、およびPHICH mapping unit番号[数3]に初期化する。また、内部パラメータ記憶部22は、図4のフローチャートを参照して説明するPCFICH関連の更新の手続き(ステップS24)およびPHICH関連の更新の手続き(ステップS26)において、各パラメータを更新する。
REGカウンタ23は、PCFICH、PHICH、およびPDCCH用にREG番号をカウントする。REGカウンタ23は、図4のフローチャートを参照して説明する初期化の手続き(ステップS13)において、同初期化後の内部パラメータにより初期化される。
REGカウンタ23は、制御部27に制御されて、図4のフローチャートを参照して説明するPCFICH関連の更新の手続き(ステップS24)およびPHICH関連の更新の手続き(ステップS26)において、PCFICH関連の更新およびPHICH関連の更新を行なう。また、PDCCH用にREG番号をカウントするREGカウンタ23は、OFDM symbol分設けられ、制御部27に制御されて、REG番号を適時1インクリメントする。
すなわち、REGカウンタ23は、PCFICH、PHICH、およびPDCCH用のそれぞれについて、REG番号をカウントし、REGカウンタ23のそれぞれのカウント値は、それぞれのREG番号を示す。
コンパレータ24は、REGカウンタ23からPDCCH用のREGカウント値を受取り、REG番号で示されるREGがPDCCHのREGであるか否かを判定する。この判定は、図4のフローチャートを参照して説明するステップS22の手続きにおいて行われる。ここでREGであると判定されると、コンパレータ24は、続いて、REGカウンタ23からPCFICH用のREGカウント値を受取り、PCFICH用のREGカウント値が、PDCCH用のREGカウント値と同じであるか否か判定し、その結果を制御部27に返す。
次に、コンパレータ24は、REGカウンタ23からPHICH用のREGカウント値を受取り、同様に、PHICH用のREGカウント値が、PDCCH用のREGカウント値と同じであるか否か判定し、その結果を制御部27に返す。PDCCH用のREGカウント値が、PCFICH用のREGカウント値と等しくなく、PHICH用のREGカウント値とも等しくなければ、PDCCH用のREGカウント値で示されるREGが、PDCCHがマッピングされているREGであるとみなすことができるため、REGペア部26にその旨出力する。
カウンタ25は、PDCCH symbol−quadruplet番号m”とOFDM symbol番号l’をカウントし、適時、制御部27の制御にしたがって、PDCCH symbol−quadruplet番号m”とOFDM symbol番号l’を初期化するか、または1だけインクリメントする。
カウンタ25によるOFDM symbol番号l’は、コンパレータ24において、現在のOFDM symbol番号l'nowと比較される。コンパレータ24は、これらの値が合致する場合に、REGペア部26にその旨を出力する。現在のOFDM symbol番号l'nowは、ひとつのOFDM symbolが受信されるごとにPDCCHデマッピング部13に入力され、制御部27を介してコンパレータ24に供給される。
制御部27は、図4のフローチャートを参照して説明する手続きに従って、内部パラメータ記憶部22、REGカウンタ23、コンパレータ24、およびカウンタ25を制御する。
なお、その他のパラメータは、外部から入力される。
ここで、図13のフローチャートに示されるマッピング手順をそのまま単純に逆にたどってデマッピングを実現しようとすると、RE番号(図13におけるk’)を基準としてデマッピングを行うことになる。この場合、PCFICHおよびPHICHがマッピングされているREGの先頭のRE番号を、すべてメモリに保持しておく必要がある。これは、回路規模の増加をまねいてしてしまう。そこで、本実施の形態では、PDCCHのデマッピングのために、RE番号の代わりに、REGに付けられている通し番号のREG番号を用いている。
REGの配置は、1RB(Resource Block)毎に共通である。よって、PDCCHのデマッピングは、1RB単位に行なうこととする。図2および図3は、取りうる全てのREG配置を示す図である。図2は、送信アンテナの数が1または2である場合の、REG配置を示す図である。図3は、送信アンテナの数が4である場合の、REG配置を示す図である。図2および図3における四角は、それぞれ、1つのREGを示す。なお、図2および図3において、横方向は、時間方向を示し、縦方向は、周波数方向を示す。
1RB内のREGは、RS無しのOFDM symbolでは上段、中段、下段の3つに分けて配置される。よって1RBのデマッピング処理は3段階を基本とする。なお、図2および図3の各REGのセル(四角)内にある数値は、1RB内のPDCCH symbol−quadruplet番号を示す。ここで、簡単のため図2および図3ではPCFICHやPHICHを考慮していないが、実際には、PDCCHは、PCFICHやPHICHがマッピングされているREGを避けてマッピングされる必要があるため、PDCCH symbol−quadruplet番号は、図2および図3に示される数値とはならない場合がある。
次に、図4のフローチャートを参照して、PDCCHのデマッピングの処理を説明する。ステップS11において、PCFICHデマッピング部11は、PCFICHをデマッピングする。PCFICHは、OFDM symbol#0にマッピングされている。図5は、PCFICHのマッピングイメージを示す図である。図5における四角は、それぞれ、1つのREGを示し、斜線の付されている四角は、PCFICHがデマッピングされているREGを示す。図5において、四角に付されている数字は、PCFICH symbol−quadruplet番号を示す。
ここで、PCFICHのマッピングパターンを計算するアルゴリズムは、非特許文献1によれば、式(1)で表される。kはマッピングパターンとなる。1つのOFDM symbol分のRB数
は、システム帯域幅により6,15,25,50,75,100の6通りとなる。1つのRB分のSC(Sub−carrier)数
は、定数であり、12となる。また、
は、床関数である。
・・・式(1)
ただし、式(1)において、kは
の剰余とする。また、
は、式(2)で計算される。
・・・式(2)
は、基地局毎に振られた番号(Physical−layer cell identity)であり、0〜503の値域をとる。
上記数式を見ると、[数12]は
つまり6の倍数であることが分かる。PCFICHがマッピングされるOFDM symbol#0はRS有りのため、REGサイズも同様に6となる。したがって、PCFICHがマッピングされるREG番号は、式(3)により算出できる。ここで、
は[数12]を[数15]で除算することにより計算される。
・・・式(3)
ただし、[数16]は
の剰余とする。また、
についても同様に、[数18]の剰余とする。これは、たとえば、式(3)の右辺第2項の加算結果が[数18]以上になる場合に、加算結果から[数18]を減算するなどで求められる。PDCCHのデマッピングのために、[数19]が最小となるPCFICH symbol−quadruplet番号を求めて[数1]とする。ここで、iはPCFICH symbol−quadruplet番号として、0〜3の値をとる。
次に、ステップS12において、PHICHデマッピング部12は、PHICHをデマッピングする。
PHICHは、通常OFDM symbol#0にマッピングされるが、Extended PHICH durationの場合、複数のOFDM symbolにマッピングされる。
図6は、通常のPHICHのマッピングイメージを示す図である。図7は、Extended PHICH durationの場合における、PHICHのマッピングイメージを示す図である。図7の右側は、Extended PHICH durationでかつMBSFN subframeの場合における、PHICHのマッピングイメージを示す。Extended PHICH durationでかつMBSFN subframeの場合において、2OFDM symbol上に、2REG毎に交互にマッピングされるが、図7では簡略化して1REG毎に交互にマッピングされるものとして表されている。
図6および図7における四角は、それぞれ、1つのREGを示し、斜線の付されている四角は、PHICHがマッピングされているREGを示す。図6および図7において、四角に付されている数字は、PHICH symbol−quadruplet番号を示す。
ここで、PHICHのマッピングパターンを計算するアルゴリズムは、非特許文献1によれば次の通りとなる。まず、式(4)により、PHICHがマッピングされるOFDM symbol番号li’が決定される。
・・・式(4)
PHICH symbol−quadruplet番号iは、0〜2の値をとる。PHICH mapping unit番号m’は、Normal CP時において、PHICH group番号(0〜25)、ExtendedCP時において、PHICH group番号(0〜50)を2で割って小数点以下を切り捨てた値をとる。
PHICHは、Extended PHICH durationでかつMBSFN subframeの場合、2OFDM symbolに、また単にExtended PHICH durationの場合、3OFDM symbolにマッピングされる。PHICHは、Normal PHICH durationの場合、OFDM symbol#0にマッピングされる。
続いて各OFDM symbolにおけるPHICHがマッピングされるREG番号が次のように決定される。
Extended PHICH durationでかつMBSFN subframeの場合、式(5)により、PHICHがマッピングされるREG番号が決定される。
・・・式(5)
その他の場合、式(6)により、PHICHがマッピングされるREG番号が決定される。
・・・式(6)
ここで、i番目のPHICH symbol−quadrupletがマッピングされるREG番号は、
で表される。OFDM symbol番号l
i’のREG数
は、OFDM symbol#0の場合、PCFICHがマッピングされたREGを除いたREG数となる。
PHICHのデマッピング時に、[数23]が最小になる位置のPHICH symbol−quadruplet番号iとPHICH mapping unit番号m’が探索され、それぞれ[数2]および[数3]に格納される。ここで、Extended PHICH durationの場合、PHICHが複数OFDM symbolにマッピングされる。この場合、OFDM symbol毎にメモリ21に保持される。
ステップS13において、内部パラメータ記憶部22、REGカウンタ23、カウンタ25は、PDCCH symbol−quadruplet番号およびREG番号、PCFICHがマッピングされている最小のREG番号、並びにPHICHがマッピングされている最小のREG番号をそれぞれ初期化する。
すなわち、REGカウンタ23は、m”に0を設定することで、PDCCH symbol quadruplet番号を初期化する。
また、内部パラメータ記憶部22は、式(7)に示されるように、PCFICH symbol quadruplet番号を初期化する。
・・・式(7)
さらに、REGカウンタ23は、式(8)に示されるように、PCFICH REG番号を初期化する。
・・・式(8)
さらに、変数iを0から1ずつインクリメントして、変数iが、PDCCHがマッピングされているOFDM symbol数L未満である間、式(9)および式(10)により、内部パラメータ記憶部22において、PHICH symbol quadruplet番号、PHICH mapping unit番号、およびPHICH REG番号が初期化される。
・・・式(9)
なお、変数iは0から、PDCCHがマッピングされているOFDM symbol数L未満までインクリメントされるが、PHICH symbol quadruplet番号、PHICH mapping unit番号、およびPHICH REG番号の式(9)による初期化は、変数iが、PHICHがマッピングされているOFDM symbol数L’未満の場合に行われる。
変数iが、1ずつインクリメントされて、PDCCHがマッピングされているOFDM symbol数L未満でなくなった場合、あるいは、変数iが、PHICHがマッピングされているOFDM symbol数L’未満でなくなった場合、式(10)に示されるように、内部パラメータ記憶部22において、PHICHがマッピングされていないOFDM symbolでは実在しない大きな値で初期化される。
・・・式(10)
なお、
には実在しない大きな値として301などを代入してもよいが、そもそもPCFICHの判定をl’=0のときにのみ行なうようにしてもよい。
ここで、1つのRBに含まれるREGについて説明する。
1つのRBに含まれるREGの数は、そのOFDM symbolにRSがマッピングされているか否かにより決まり、RS有りの場合、2、無しの場合、3となる。ここで、処理を単純化するため、1つのRBに含まれるREGの数はすべて3であると仮定する。
以下、それぞれ周波数の低いREGから下段、中段、上段と称する。RSの有無はOFDM symbol、TxAnt数およびCP長に依存する。REGの数が2の場合、中段がない、ということになり、後段の処理にて「REGではない」と判定され、ステップS23〜ステップS30の手続きがスキップされることになる。
なお、Extended CPかつ狭帯域(RB数が10以下)でCFIが3の場合のみ、OFDM symbol#3のREG数が2となり、中段がないということになる。このとき、TxAnt数が4本の場合はOFDM symbol#2、それ以外の場合はOFDM symbol#1と#2の上段のREGより先に、OFDM symbol#3の上段のREGにPDCCHをマッピングする必要があるので注意を要する。
ステップS14およびステップS15において、次に説明するステップS21〜S32の手続きが、1つのRB内の、下段、中段、上段について繰り返される。
ステップS21において、カウンタ25は、OFDM symbol番号li’を0にする。ステップS22において、コンパレータ24は、REGカウンタ23からPDCCH用のREGカウント値を受取り、PDCCHのREGであるか否かを判定し、REGであると判定された場合、手続きはステップS23に進む。
ステップS22において、REGであると判定された場合、手続きはステップS23に進む。
ステップS23において、コンパレータ24は、REGカウンタ23からPCFICH用のREGカウント値を受取り、PCFICH用のREGカウント値が、PDCCH用のREGカウント値と同じであるか否か判定することで、PDCCH用のREGカウント値で示されるREGにPCFICHがマッピングされているか否かを判定する。
ステップS23において、PDCCH用のREGカウント値で示されるREGにPCFICHがマッピングされていると判定された場合、手続きはステップS24に進み、REGカウンタ23において、PCFICH関連の更新がなされる。
すなわち、PCFICHがマッピングされているREGに到達した場合、そのREGへのPDCCHのマッピングはスキップされる。この時、PCFICHがマッピングされているREGについては、次のPCFICH symbol−quadruplet番号のものに更新される。式(11)に示される演算により、PCFICH symbol quadruplet番号が更新され、式(12)に示される演算により、PCFICH REG番号が更新される。PCFICH symbol−quadruplet数は4であるため、mod 4の演算となる。また
も
の剰余とする。
・・・式(11)
・・・式(12)
ステップS24の後、手続きはステップS30に進む。
ステップS23において、PDCCH用のREGカウント値で示されるREGにPCFICHがマッピングされていないと判定された場合、手続きはステップS25に進む。ステップS25において、コンパレータ24は、REGカウンタ23からPHICH用のREGカウント値を受取り、PHICH用のREGカウント値が、PDCCH用のREGカウント値と同じであるか否か判定することで、PDCCH用のREGカウント値で示されるREGにPHICHがマッピングされているか否かを判定する。
ステップS25において、PDCCH用のREGカウント値で示されるREGにPHICHがマッピングされていると判定された場合、手続きはステップS26に進み、REGカウンタ23において、PHICH関連の更新がなされる。
すなわち、PHICHがマッピングされているREGに到達した場合、そのREGへのPDCCHのマッピングはスキップされる。この時、PHICHがマッピングされているREGについては、次のPHICH symbol−quadruplet番号のものに更新される。PHICH symbol−quadruplet数は3であるため、mod 3の演算となる。なお、ここでは説明簡略化のためにMBSFNのケースを考慮せず記載する。
より詳細には、式(13)で示される条件が成り立つ場合、式(14)に示される演算により、PHICH symbol−quadruplet番号が更新される。
・・・式(13)
・・・式(14)
すなわち、式(13)で示される条件が成り立つ、PHICH mapping unit番号
がPHICH mapping unit数
に達していたら、PHICH symbol−quadruplet番号
が更新されて、式(15)に示されるように、PHICH mapping unit番号
が0に初期化される。
・・・式(15)
式(13)で示される条件が成り立たない場合、式(16)に示されるように、PHICH mapping unit番号
が1だけインクリメントされる。
・・・式(16)
式(13)〜式(16)に示される更新の後、式(17)に示されるように、PHICHがマッピングされるREG番号
が更新される。
・・・式(17)
ここで、MBSFNのケースを考慮しない場合、PHICH symbol−quadrupletは、PHICH mapping unit単位に連続にマッピングされるため、PHICHがマッピングされているREGの更新は
を参照せずに、
を1だけインクリメントすることで算出できる。なお、MBSFNのケースでは2REG単位にOFDM symbolが代わるため、3だけインクリメントされることになる。また、PHICH symbol−quadruplet番号
の更新時にも2REG単位の考慮が必要となる。
ステップS26の後、手続きはステップS30に進む。
ステップS25において、PDCCH用のREGカウント値で示されるREGにPHICHがマッピングされていないと判定され、ステップS27において、OFDM symbol番号l’が現ODFM symbol番号l'nowと合致する場合だけ、手続きはステップS28に進む。ステップS28では、REGペア部26が、PDCCHのデマッピングを行なう。すなわち、REGペア部26は、PDCCH用のREGカウント値で示される、PDCCH symbol−quadruplet番号のREGをデマッピングする。ここで、ここで、nRSは、REG内のRS数を示し、0または2である。
ステップS28の終了後、あるいはステップS27でOFDM symbol番号l’が現ODFM symbol番号l'nowと合致していない場合には、手続きはステップS29に進む。ステップS29において、内部パラメータ記憶部22は、PDCCH symbol−quadruplet番号m”を1だけインクリメントする。ステップS30において、REGカウンタ23は、OFDM symbol毎のREG番号を1だけインクリメントする。
ステップS31において、REGカウンタ23は、OFDM symbol番号l’を1だけインクリメントする。ステップS31において、コンパレータ24は、OFDM symbol番号l’が、PDCCHがマッピングされているOFDM symbol数Lに達したか否かを判定する。ステップS31において、OFDM symbol番号l’が、PDCCHがマッピングされているOFDM symbol数Lに達していないと判定された場合、手続きは、ステップS22に戻り、上述した処理が繰り返される。
ステップS14およびステップS15において、1つのRB内の、下段、中段、上段について上述した処理が繰り返されると、手続きはステップS16に進み、制御部27は、nREG[0]が1つのOFDM symbol分のRB数[数7]の2倍に等しいか否かを判定し、nREG[0]が1つのOFDM symbol分のRB数[数7]の2倍に等しくないと判定された場合、手続きはステップS14に戻り、上述した処理が繰り返される。
ステップS16において、nREG[0]が1つのOFDM symbol分のRB数[数7]の2倍に等しいと判定された場合、PDCCHのデマッピングの処理は終了する。
このように、PDCCHのデマッピングでは、RE番号の代わりに、REGに番号がふられて用いられる。そして、PDCCHのデマッピング時、PCFICHおよびPHICHがマッピングされているREGの番号を昇順に算出しながら避けることにより、従来必要であった「PCFICHおよびPHICHがマッピングされているREGの先頭のRE番号を全て保持するためのメモリ」を不要とすることができる。すなわち、LTEにおいて、小規模回路にてPDCCHデマッピングすることが可能になる。
また、PDCCHのデマッピングに現OFDM symbol番号を示すl'nowというパラメータを追加し、OFDM symbol番号l’が現OFDM symbol番号l'nowと合致する場合だけ、デマッピングを実行する。
PDCCHのデマッピングは、PCFICHまたはOHICHがマッピングされているREGを飛ばして行われる。PCFICHまたはOHICHがマッピングされているREGを見つけるには、一連のREGを順番にサーチする必要がある。一方、PDCCHデマッピングは、REGの順番を考慮する必要はない。そこで、OFDM symbolごとにすべてのREGについてのサーチを行い、現在のOFDM symbolのREGだけ、PDCCHデマッピングを行う。
図8は、現OFDM symbol番号l'nowを用いたデマッピング動作を説明する図であり、現OFDM symbol番号l'nowを考慮せずにデマッピングを実行する場合と、OFDM symbol番号l’が現OFDM symbol番号l'nowと合致する場合だけデマッピングを実行する場合との、動作タイミングの比較例を示す。
現OFDM symbol番号l'nowを考慮せずにデマッピングを実行する場合、すなわち一連のREGごとに処理を行う場合には、REGのサーチは1回で良い。しかし、それらのREGをすべて受信した後でなければ、処理を開始できない。これに対して、OFDMシンボルごとに処理を行う場合には、REGのサーチ(図4に示す処理)をそのたびに行う必要があるが、1個のOFDM symbol分のRRE受信ごとにPDCCHのデマッピングを行うことができるため、処理オーバーヘッドとRREデータを格納するメモリを削減することができる。
なお、以上の説明ではPCFICHがマッピングされた最小のREG番号に対応するPCFICH symbol−quadruplet番号を探索し、PDCCHのデマッピングではそこから順次PCFICHのデマッピングパタンを生成して使用する方法を記載したが、そもそもPCFICHのデマッピングパタン4つを保持しておいて順次使用するようにしてもよいし、または4つのパタンを並び替えて使用するようにしてもよい。
さらに、PHICHがマッピングされた最小のREG番号に対応するPHICH symbol−quadruplet番号およびPHICH mapping unit番号を探索し、PDCCHのデマッピングではまずPHICH symbol−quadruplet番号とPHICH mapping unit番号を初期化してからPHICHのREG番号を初期化したが、PHICHデマッピング時にPHICHがマッピングされた最小のREG番号を探索しているので、それを保持しておいてPDCCHのデマッピングで利用してもよい。
上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。
図9は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
コンピュータにおいて、CPU(Central Processing Unit)51,ROM(Read Only Memory)52,RAM(Random Access Memory)53は、バス54により相互に接続されている。
バス54には、さらに、入出力インタフェース55が接続されている。入出力インタフェース55には、キーボード、マウス、マイクロホンなどよりなる入力部56、ディスプレイ、スピーカなどよりなる出力部57、ハードディスクや不揮発性のメモリなどよりなる記憶部58、ネットワークインタフェースなどよりなる通信部59、磁気ディスク、光ディスク、光磁気ディスク、あるいは半導体メモリなどのリムーバブルメディア61を駆動するドライブ60が接続されている。
以上のように構成されるコンピュータでは、CPU51が、例えば、記憶部58に記憶されているプログラムを、入出力インタフェース55及びバス54を介して、RAM53にロードして実行することにより、上述した一連の処理が行われる。
コンピュータ(CPU51)が実行するプログラムは、例えば、磁気ディスク(フレキシブルディスクを含む)、光ディスク(CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)等)、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア61に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供される。
そして、プログラムは、リムーバブルメディア61をドライブ60に装着することにより、入出力インタフェース55を介して、記憶部58に記憶することで、コンピュータにインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部59で受信し、記憶部58に記憶することで、コンピュータにインストールすることができる。その他、プログラムは、ROM52や記憶部58にあらかじめ記憶しておくことで、コンピュータにあらかじめインストールしておくことができる。
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。