JP5510256B2 - Silicon wafer manufacturing method - Google Patents
Silicon wafer manufacturing method Download PDFInfo
- Publication number
- JP5510256B2 JP5510256B2 JP2010226755A JP2010226755A JP5510256B2 JP 5510256 B2 JP5510256 B2 JP 5510256B2 JP 2010226755 A JP2010226755 A JP 2010226755A JP 2010226755 A JP2010226755 A JP 2010226755A JP 5510256 B2 JP5510256 B2 JP 5510256B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- resistivity
- wafer
- silicon
- oxygen concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 136
- 239000010703 silicon Substances 0.000 title claims description 136
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 135
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- 239000001301 oxygen Substances 0.000 claims description 76
- 229910052760 oxygen Inorganic materials 0.000 claims description 76
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 75
- 238000005247 gettering Methods 0.000 claims description 38
- 238000010438 heat treatment Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 33
- 229910052799 carbon Inorganic materials 0.000 claims description 24
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 129
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 15
- 239000010949 copper Substances 0.000 description 15
- 239000012535 impurity Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 229910001385 heavy metal Inorganic materials 0.000 description 7
- -1 carbon ions Chemical class 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、シリコンウェーハの製造方法に関するものであり、特に、デバイス製造工程における熱処理を経た後にも高抵抗を維持するシリコンウェーハの製造方法に関するものである。 The present invention relates to a method for manufacturing a silicon wafer, and more particularly to a method for manufacturing a silicon wafer that maintains a high resistance even after heat treatment in a device manufacturing process.
移動体通信用や近距離無線ＬＡＮなど、高周波のデバイスの普及または微細化や信号量の増大から、高周波回路の需要が増大している。この高周波回路の基板には高抵抗率を有することが要求され、従来は、高価な砒化ガリウム（ＧａＡｓ）等の化合物半導体が使用されていた。 The demand for high-frequency circuits is increasing due to the spread or miniaturization of high-frequency devices such as for mobile communication and short-range wireless LAN and the increase in signal amount. The substrate of the high-frequency circuit is required to have a high resistivity, and conventionally, an expensive compound semiconductor such as gallium arsenide (GaAs) has been used.
このような用途の、例えば、通常のチョクラルスキー法（ＣＺ法）によるシリコンインゴットから作製された基板によるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）では、消費電力が大きく、さらに基板ノイズの発生が大きくなるため、不適とされてきた。ところが、最近では、微細化の技術や設計などの改善が進められ、抵抗率の高いシリコンウェーハを用いて、これらの問題点が克服できるようになっている。 In such applications, for example, in a CMOS (Complementary Metal Oxide Semiconductor) using a substrate manufactured from a silicon ingot by a normal Czochralski method (CZ method), power consumption is large and generation of substrate noise increases. Has been considered inappropriate. Recently, however, improvements in miniaturization technology and design have been promoted, and these problems can be overcome using a silicon wafer having a high resistivity.
ここで、高純度シリコンの抵抗率は２．３×１０５Ω・ｃｍ程度であり、このままでは電気抵抗が大きすぎるため、ホウ素（Ｂ）やリン（Ｐ）などのドーパントを微量添加し、所望の抵抗率に調整される。 Here, the resistivity of the high-purity silicon is about 2.3 × 10 5 Ω · cm, and the electrical resistance is too large as it is. Therefore, a small amount of dopant such as boron (B) or phosphorus (P) is added to obtain a desired value. Is adjusted to the resistivity.
この、ＣＺ法によるシリコンインゴットは、石英るつぼを用いて原料を溶解し、その融液から直接引き上げ育成して製造されるため、るつぼから溶け出した酸素を通常２０ｐｐｍａ（１×１０１８ａｔｏｍｓ／ｃｍ３）程度含有している。 This silicon ingot by the CZ method is manufactured by melting a raw material using a quartz crucible and growing it directly from the melt, so that oxygen dissolved from the crucible is usually 20 ppma (1 × 10 18 atoms / cm 2). 3 ) About contained.
しかし、ＣＺ法により得られたシリコンウェーハ中の酸素は、デバイス製造工程における３５０〜５００℃程度の熱処理において、サーマルドナーやニュードナーといった、電気的に活性な酸素ドナーを形成するため、デバイス製造工程における熱処理の前後でウェーハの抵抗率が変動してしまい、所望の抵抗率が得られない問題があった。 However, oxygen in the silicon wafer obtained by the CZ method forms an electrically active oxygen donor such as a thermal donor or a new donor in a heat treatment at about 350 to 500 ° C. in the device manufacturing process. There was a problem that the resistivity of the wafer fluctuated before and after the heat treatment, and the desired resistivity could not be obtained.
通常のシリコンウェーハのように抵抗率が小さい場合、上記デバイス製造工程における熱処理によって発生する酸素ドナーが、ウェーハの抵抗率に与える影響は無視できる。しかし、高抵抗のｐ型シリコンウェーハでは、上記熱処理により酸素ドナーが発生すると抵抗率が増加し、熱処理前の酸素濃度が高く酸素ドナーの発生量が更に増加した場合には、酸素ドナーがｐ型不純物を打ち消して導電型がｐ型からｎ型へ逆転して抵抗率が減少するという、抵抗率の著しい変動が生じる。 When the resistivity is small like a normal silicon wafer, the influence of the oxygen donor generated by the heat treatment in the device manufacturing process on the resistivity of the wafer is negligible. However, in a high resistance p-type silicon wafer, when oxygen donors are generated by the heat treatment, the resistivity increases, and when the oxygen concentration before heat treatment is high and the amount of oxygen donors generated further increases, the oxygen donor becomes p-type. A significant variation in resistivity occurs, in which the conductivity is reversed from p-type to n-type by canceling out the impurities and the resistivity is reduced.
このような抵抗率の変動を抑制するための方法として、磁場印加ＣＺ法（ＭＣＺ法）によって酸素濃度の低いＣＺ結晶を製造する方法が提案されている。例えば、特許文献１には、ＭＣＺ法において、高純度の合成石英ガラス製のるつぼを使用することにより、１００００Ω・ｃｍ以上の抵抗値を有するシリコンウェーハの製造方法が提案されている。
また、特許文献２には、ＣＺ法により、抵抗率が１００Ω・ｃｍ以上であり酸素濃度が５〜１０ｐｐｍａである低酸素シリコンインゴットを育成し、得られたシリコンウェーハに対して急速加熱及び急速冷却熱処理を行ってシリコンウェーハに原子空孔を注入することにより、酸素ドナーの発生による抵抗率の低下を防ぎ、高いゲッタリング効果を有するシリコンウェーハを製造する方法が提案されている。
As a method for suppressing such a variation in resistivity, a method of manufacturing a CZ crystal having a low oxygen concentration by a magnetic field application CZ method (MCZ method) has been proposed. For example,
In Patent Document 2, a low-oxygen silicon ingot having a resistivity of 100 Ω · cm or more and an oxygen concentration of 5 to 10 ppma is grown by the CZ method, and rapid heating and rapid cooling are performed on the obtained silicon wafer. A method of manufacturing a silicon wafer having a high gettering effect by preventing the decrease in resistivity due to the generation of oxygen donors by injecting atomic vacancies into the silicon wafer by performing heat treatment has been proposed.
しかしながら、特許文献１及び２に記載の方法は、高純度のるつぼの使用やシリコンインゴットを製造する際の酸素濃度を低減することによりシリコンウェーハの高抵抗化を実現しているが、求められる抵抗率に関わらず酸素濃度は極めて低い範囲に制御されている。そのため、インゴット成長時の酸素濃度が過度に低減される場合があり、デバイス製造工程においてウェーハ中にスリップが発生する結果、機械的強度が低下し、デバイス不良の要因となる問題がある。
また、酸素濃度が極めて低いために酸素析出物が形成されにくくなり、デバイス作製工程における重金属不純物のゲッタリング能力が不足することにもなる。
そこで、本発明の目的は、デバイス製造工程における熱処理を経た後にも高抵抗が維持される、機械的強度及びゲッタリング能力の高い、高抵抗シリコンウェーハを製造する方法を提供することにある。
However, although the methods described in
Further, since the oxygen concentration is extremely low, oxygen precipitates are hardly formed, and the gettering ability of heavy metal impurities in the device manufacturing process is insufficient.
Accordingly, an object of the present invention is to provide a method for manufacturing a high-resistance silicon wafer having high mechanical strength and high gettering capability, which maintains high resistance even after heat treatment in a device manufacturing process.
発明者らは、上記課題を解決する方途について鋭意検討した結果、シリコンウェーハの設定抵抗率毎に、デバイス作製工程における熱処理後抵抗率と当該シリコンウェーハが切り出されたシリコンインゴットの酸素濃度との相関を予め求めておき、この相関に基づいて、シリコンインゴットの成長を、上述の酸素ドナーの影響を受けずに高抵抗を維持できる範囲とする条件の下に行うことが有効であることを見出し、本発明を完成させるに至った。 As a result of intensive investigations on how to solve the above problems, the inventors have found that for each set resistivity of the silicon wafer, the correlation between the post-heat treatment resistivity in the device manufacturing process and the oxygen concentration of the silicon ingot from which the silicon wafer was cut out Based on this correlation, it is found that it is effective to perform the growth of the silicon ingot under the condition that the high resistance can be maintained without being influenced by the oxygen donor, The present invention has been completed.
即ち、本発明のシリコンウェーハの製造方法は、チョクラルスキー法により設定抵抗率に応じてドーパントを添加してシリコンインゴットを成長させ、該シリコンインゴットをスライスして前記設定抵抗率を有するシリコンウェーハを製造するに当たり、前記設定抵抗率毎に、前記シリコンウェーハを供するデバイス作製工程における熱処理後の当該シリコンウェーハの熱処理後抵抗率と当該シリコンウェーハが切り出されたシリコンインゴットの酸素濃度との相関を予め求めて導電型が逆転する酸素濃度を把握しておき、シリコンインゴットの成長を、該インゴットの設定抵抗率に対する前記相関において、前記設定抵抗率の２倍の熱処理後抵抗率に対応する酸素濃度以上、把握した導電型が逆転する酸素濃度未満となる条件にて行うことを特徴とするものである。 That is, in the method for producing a silicon wafer of the present invention, a silicon ingot is grown by adding a dopant according to the set resistivity by the Czochralski method, and the silicon wafer having the set resistivity is obtained by slicing the silicon ingot. In manufacturing, for each set resistivity, the correlation between the heat-treated resistivity of the silicon wafer after the heat treatment in the device manufacturing process for providing the silicon wafer and the oxygen concentration of the silicon ingot from which the silicon wafer was cut is obtained in advance. The oxygen concentration at which the conductivity type is reversed is grasped, and the growth of the silicon ingot is equal to or higher than the oxygen concentration corresponding to the post-heat treatment resistivity twice the set resistivity in the correlation with the set resistivity of the ingot , Perform under the condition that the measured conductivity type is less than the reversing oxygen concentration It is an feature.
また、本発明のシリコンウェーハの製造方法において、前記シリコンインゴットを製造する際の酸素濃度を、前記相関における前記設定抵抗率の２倍の熱処理後抵抗率に対応する酸素濃度以上、前記設定抵抗率の４倍の熱処理後抵抗率に対応する酸素濃度以下とすることが好ましい。 Further, in the method for producing a silicon wafer of the present invention, the oxygen concentration at the time of producing the silicon ingot is equal to or higher than the oxygen concentration corresponding to the post-heat treatment resistivity twice the set resistivity in the correlation. It is preferable that the oxygen concentration be equal to or less than the resistivity after the heat treatment of 4 times.
また、本発明のシリコンウェーハの製造方法において、前記シリコンウェーハ中の炭素濃度が１×１０１６ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２３−１９８１）以上であることを特徴とするものである。 In the method for producing a silicon wafer according to the present invention, the carbon concentration in the silicon wafer is 1 × 10 16 atoms / cm 3 (ASTM F123-1981) or more.
また、本発明のシリコンウェーハの製造方法において、前記シリコンウェーハ中の窒素濃度が１×１０１３ａｔｏｍｓ／ｃｍ３以上であることを特徴とするものである。 In the method for producing a silicon wafer of the present invention, the nitrogen concentration in the silicon wafer is 1 × 10 13 atoms / cm 3 or more.
また、本発明のシリコンウェーハの製造方法により得られたシリコンウェーハの表面に透過性レーザを照射し、前記シリコンウェーハの表面から所定の深さ位置にゲッタリングシンクを形成することを特徴とするものである。 Further, the surface of the silicon wafer obtained by the method for producing a silicon wafer according to the present invention is irradiated with a transparent laser to form a gettering sink at a predetermined depth from the surface of the silicon wafer. It is.
また、本発明のシリコンウェーハの製造方法により得られたシリコンウェーハに対して、炭素イオン注入により、前記シリコンウェーハの表面から所定の深さ位置にゲッタリングシンクを形成することを特徴とするシリコンウェーハの製造方法。 Further, a gettering sink is formed at a predetermined depth position from the surface of the silicon wafer by carbon ion implantation with respect to the silicon wafer obtained by the method for producing a silicon wafer of the present invention. Manufacturing method.
また、本発明のシリコンウェーハの製造方法により得られたシリコンウェーハをベースウェーハとし、該ベースウェーハ上にＳＯＩ構造を形成することを特徴とするものである。 Further, the present invention is characterized in that a silicon wafer obtained by the silicon wafer manufacturing method of the present invention is used as a base wafer, and an SOI structure is formed on the base wafer.
また、本発明のシリコンウェーハの製造方法により得られたシリコンウェーハをベースウェーハとし、該ベースウェーハ上にエピタキシャル構造を形成することを特徴とするものである。 Moreover, the silicon wafer obtained by the silicon wafer manufacturing method of the present invention is used as a base wafer, and an epitaxial structure is formed on the base wafer.
本発明によれば、設定した抵抗率毎に、酸素ドナーの影響を受けずに高抵抗を維持できる初期酸素濃度の範囲を設定するため、機械的強度及びゲッタリング能力が高い高抵抗シリコンウェーハを歩留まり良く製造することができる。 According to the present invention, a high resistance silicon wafer having a high mechanical strength and a high gettering capability is provided for setting a range of an initial oxygen concentration that can maintain a high resistance without being influenced by an oxygen donor for each set resistivity. It can be manufactured with good yield.
以下、図面を参照して、本発明の実施形態について説明する。
まず、本発明を導くに至った実験結果について詳しく説明する。発明者らは、設定抵抗率に従って作製したｐ型シリコンウェーハについて、その設定抵抗率毎に、デバイス製造工程における熱処理後のシリコンウェーハの抵抗率と、シリコンインゴットの酸素濃度、即ち、デバイス作製工程における熱処理前のシリコンウェーハの酸素濃度（以下、「初期酸素濃度」と称する）との関係について詳細に調べた。ここで、デバイス製造工程における熱処理として、４００℃にて６０分間、その後、降温して３５０℃にて４０分間の熱処理を採用した。得られた結果を図１に示す。
尚、本発明において、シリコンウェーハ中の酸素濃度及び炭素濃度は、それぞれＡＳＴＭ Ｆ１２１−１９７９及びＡＳＴＭ Ｆ１２３−１９８１の換算係数を用いて求めている。
Embodiments of the present invention will be described below with reference to the drawings.
First, the experimental results that led to the present invention will be described in detail. For the p-type silicon wafer manufactured according to the set resistivity, the inventors have determined, for each set resistivity, the resistivity of the silicon wafer after the heat treatment in the device manufacturing process and the oxygen concentration of the silicon ingot, that is, in the device manufacturing process. The relationship with the oxygen concentration (hereinafter referred to as “initial oxygen concentration”) of the silicon wafer before the heat treatment was examined in detail. Here, as the heat treatment in the device manufacturing process, a heat treatment was adopted at 400 ° C. for 60 minutes, and then the temperature was lowered to 350 ° C. for 40 minutes. The obtained results are shown in FIG.
In the present invention, the oxygen concentration and the carbon concentration in the silicon wafer are obtained using conversion factors of ASTM F121-1979 and ASTM F123-1981, respectively.
図１から、いずれの抵抗率においても、初期酸素濃度の変動とともに熱処理後の抵抗率が大きく変動することが分かる。初期酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以下の極めて低い領域では、上記熱処理後も抵抗率の変動は小さく、設定抵抗率が維持されている。しかし、初期酸素濃度が増加すると、前述のように酸素ドナーが形成されて抵抗率が増加し、ピークを越えると導電型がｐ型からｎ型へと逆転する。初期酸素濃度が更に増加すると抵抗率が徐々に低減されて設定抵抗率よりも小さくなる。
例えば、設定抵抗率が３０００Ω・ｃｍの場合、初期酸素濃度が５×１０１７ａｔｏｍｓ／ｃｍ３程度までは抵抗率が３０００Ω・ｃｍに維持されているが、初期酸素濃度の増加とともに抵抗率が増加し、約８×１０１７ａｔｏｍｓ／ｃｍ３を境界値として導電型がｐ型からｎ型へと逆転する。このように導電型がｐ型からｎ型へ逆転する抵抗率のピーク位置（初期酸素濃度の境界値）は、設定抵抗率の値によって異なり、該抵抗率の値が大きいほど小さくなる。従って、機械的強度及びゲッタリング能力の高いシリコンウェーハを製造するためには、設定抵抗値に合わせて、適切な初期酸素濃度とする、即ちシリコンインゴットの成長を、適切な酸素濃度となる条件にて行うことが肝要である。
From FIG. 1, it can be seen that the resistivity after heat treatment varies greatly with the variation of the initial oxygen concentration at any resistivity. In the extremely low region where the initial oxygen concentration is 4 × 10 17 atoms / cm 3 or less, the variation in resistivity is small even after the heat treatment, and the set resistivity is maintained. However, when the initial oxygen concentration is increased, oxygen donors are formed and the resistivity is increased as described above, and when the peak is exceeded, the conductivity type is reversed from p-type to n-type. As the initial oxygen concentration further increases, the resistivity is gradually reduced to become smaller than the set resistivity.
For example, when the set resistivity is 3000 Ω · cm, the resistivity is maintained at 3000 Ω · cm until the initial oxygen concentration is about 5 × 10 17 atoms / cm 3, but the resistivity increases as the initial oxygen concentration increases. Then, the conductivity type is reversed from the p-type to the n-type with a boundary value of about 8 × 10 17 atoms / cm 3 . As described above, the resistivity peak position (boundary value of the initial oxygen concentration) at which the conductivity type is reversed from the p-type to the n-type varies depending on the set resistivity value, and becomes smaller as the resistivity value increases. Therefore, in order to manufacture a silicon wafer with high mechanical strength and gettering capability, an appropriate initial oxygen concentration is set according to the set resistance value, that is, the growth of the silicon ingot is set to an appropriate oxygen concentration. It is important to do this.
ここに、従来の高抵抗シリコンウェーハの製造技術は、酸素濃度を調整することなく、設定抵抗率の値にかかわらず、例えば５×１０１７ａｔｏｍｓ／ｃｍ３以下としているため、例えば設定抵抗率が７５０Ω・ｃｍの場合には、酸素濃度を過度に低減してしまうことになり、ウェーハの機械的強度及びゲッタリング能力を低下させてしまうのである。
一方、設定抵抗率毎に、シリコンウェーハを供するデバイス作製工程における熱処理後の当該シリコンウェーハの熱処理後抵抗率と当該シリコンウェーハが切り出されたシリコンインゴットの酸素濃度との相関を予め求めておき、シリコンインゴットの成長を、該インゴットの設定抵抗率に対する相関において、導電型がｐ型からｎ型に逆転する酸素濃度未満となる条件にて行うことにより、過度の酸素濃度の低減によるウェーハの機械的強度及びゲッタリング能力の低下を防止することが可能となるのである。
ここで、シリコンウェーハの抵抗率は、特に限定する必要はないが、送受信回路のインダクタ特性を向上させるために５００Ω・ｃｍ以上、また、ウェーハ製造装置内の金属汚染レベルのばらつきを考慮して、現実的に１００００Ω・ｃｍ未満であることが好ましい。
また、ウェーハ強度の観点からは、デバイス製造工程におけるスリップの発生を抑制するため、初期酸素濃度は２×１０１７ａｔｏｍｓ／ｃｍ３以上とすることが好ましい。
Here, since the conventional high-resistance silicon wafer manufacturing technology does not adjust the oxygen concentration, for example, 5 × 10 17 atoms / cm 3 or less regardless of the value of the set resistivity, the set resistivity is, for example, In the case of 750 Ω · cm, the oxygen concentration is excessively reduced, thereby reducing the mechanical strength and gettering ability of the wafer.
On the other hand, for each set resistivity, a correlation between the post-heat treatment resistivity of the silicon wafer after the heat treatment in the device manufacturing process for providing the silicon wafer and the oxygen concentration of the silicon ingot from which the silicon wafer was cut out is obtained in advance. The mechanical strength of the wafer due to excessive reduction of oxygen concentration by performing ingot growth under the condition that the conductivity type is less than the oxygen concentration that reverses from p-type to n-type in the correlation with the set resistivity of the ingot. In addition, it is possible to prevent a decrease in gettering ability.
Here, the resistivity of the silicon wafer is not particularly limited, but in order to improve the inductor characteristics of the transmission / reception circuit, 500 Ω · cm or more, and in consideration of the variation of the metal contamination level in the wafer manufacturing apparatus, In practice, it is preferably less than 10,000 Ω · cm.
From the viewpoint of wafer strength, the initial oxygen concentration is preferably 2 × 10 17 atoms / cm 3 or more in order to suppress the occurrence of slip in the device manufacturing process.
こうして、設定する抵抗率毎に、酸素ドナーの影響を受けずに高抵抗を維持できる酸素濃度範囲を適切に設定するため、ウェーハの機械的強度及びゲッタリング能力が高いシリコンウェーハを製造することができる。 Thus, in order to appropriately set the oxygen concentration range in which high resistance can be maintained without being affected by oxygen donors for each resistivity to be set, a silicon wafer having high mechanical strength and gettering ability can be manufactured. it can.
また、インゴットの酸素濃度を、抵抗率のピーク位置近傍の値に設定した場合、インゴットや引き上げ装置毎のばらつきにより、導電型が逆転してしまうことも考えられる。こうしたばらつきやインゴットの歩留まりを考慮して、酸素濃度を、上記予め求めておいたシリコンウェーハの熱処理後抵抗率と初期酸素濃度との相関における設定抵抗率の２倍の熱処理後抵抗率に対応する酸素濃度以上、設定抵抗率の４倍の熱処理後抵抗率に対応する酸素濃度以下とすることが好ましい。例えば、設定抵抗率３０００Ω・ｃｍのウェーハを例にとると、図２に示すように、好適範囲は６．０×１０１７〜７．０×１０１７ａｔｏｍｓ／ｃｍ３となり、インゴットや引き上げ装置のばらつきを考慮しても、導電型がｐ型からｎ型へ逆転することのないシリコンウェーハを歩留まりよく製造することができる。 In addition, when the oxygen concentration of the ingot is set to a value in the vicinity of the peak position of the resistivity, it is conceivable that the conductivity type is reversed due to variations among ingots and pulling devices. In consideration of such variation and ingot yield, the oxygen concentration corresponds to a post-heat treatment resistivity that is twice the set resistivity in the correlation between the silicon wafer heat treatment resistivity and the initial oxygen concentration obtained in advance. It is preferable that the oxygen concentration be equal to or higher than the oxygen concentration corresponding to the resistivity after heat treatment that is four times the set resistivity. For example, when a wafer having a set resistivity of 3000 Ω · cm is taken as an example, the preferred range is 6.0 × 10 17 to 7.0 × 10 17 atoms / cm 3 as shown in FIG. Even if the variation is taken into consideration, a silicon wafer whose conductivity type does not reverse from p-type to n-type can be manufactured with high yield.
以上の本発明においてシリコンインゴットを成長させる際、酸素濃度以外の引き上げ条件は特に限定されず、用途や目的に応じて適切に設定する。例えば、インゴットを成長させる際、引き上げ条件によっては結晶性が悪化し、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）が形成される場合がある。発明者らは、ＣＯＰが形成されないインゴットの引き上げ条件を鋭意検討した結果、抵抗率：３０００Ω・ｃｍを有し、ＣＯＰが存在しないｐ型シリコンインゴットの引き上げに成功した。以下、あくまで一例として具体的な引き上げ条件について説明するが、これらの条件に限定されない。 In growing the silicon ingot in the present invention described above, the pulling conditions other than the oxygen concentration are not particularly limited, and are appropriately set according to the application and purpose. For example, when growing an ingot, crystallinity may deteriorate depending on pulling conditions, and a COP (Crystal Originated Particle) may be formed. As a result of intensive studies on the pulling conditions of the ingot where the COP is not formed, the inventors succeeded in pulling up the p-type silicon ingot having a resistivity of 3000 Ω · cm and no COP. Hereinafter, specific pulling conditions will be described as an example only, but the present invention is not limited to these conditions.
まず、水平磁場強度は、２０００〜４０００ガウスとし、るつぼ壁の極近傍のシリコン融液の流れを抑制する。水平磁場強度の限定理由は、２０００ガウス未満の場合には、シリコン融液の流れの抑制が不十分なためであり、また、上限を４０００ガウスとする理由は、４０００ガウス以下でシリコン融液の流れを十分に制御可能であるためである。 First, the horizontal magnetic field strength is set to 2000 to 4000 gauss to suppress the flow of the silicon melt in the vicinity of the crucible wall. The reason for limiting the horizontal magnetic field strength is that when the flow rate is less than 2000 gauss, the flow of the silicon melt is not sufficiently suppressed, and the reason why the upper limit is 4000 gauss is 4000 gauss or less. This is because the flow can be sufficiently controlled.
また、インゴットの回転速度は１０ｒｐｍ以下、るつぼの回転速度は１．０ｒｐｍ以下として、シリコンインゴットに取り込まれる酸素を抑制する。インゴット及びるつぼの回転速度の限定理由は、それらの値よりも大きくすると、多くの酸素が取り込まれてしまうためである。
更に、シリコンインゴットの引き上げ速度は０．６５ｍｍ／分とする。これにより、シリコンインゴットに取り込まれるＣＯＰ等の結晶欠陥を抑制することができる。
また、アルゴン（Ａｒ）ガスの流量を４０〜６０ｔｏｒｒとして、シリコンインゴットにＳｉＯ、ＣＯ、ＣＯ２等の不純物が取り込まれることを抑制する。Ａｒガス流量の限定理由は、４０ｔｏｒｒ未満の場合には、ガス流量が不足して不純物抑制が不十分であるためであり、６０ｔｏｒｒを超えると、融液界面の融液の流れに影響を与えるためである。
Further, the rotational speed of the ingot is set to 10 rpm or less, and the rotational speed of the crucible is set to 1.0 rpm or less to suppress oxygen taken into the silicon ingot. The reason for limiting the rotational speeds of the ingot and the crucible is that if the value is larger than those values, a large amount of oxygen is taken in.
Further, the pulling speed of the silicon ingot is 0.65 mm / min. Thereby, crystal defects such as COP taken into the silicon ingot can be suppressed.
Further, the flow rate of argon (Ar) gas is set to 40 to 60 torr to suppress the incorporation of impurities such as SiO, CO, and CO 2 into the silicon ingot. The reason for limiting the Ar gas flow rate is that when the gas flow rate is less than 40 torr, the gas flow rate is insufficient and the impurity suppression is insufficient, and when it exceeds 60 torr, the flow of the melt at the melt interface is affected. It is.
以上の引き上げ条件の下でシリコンインゴットを成長させることにより、ＣＯＰのない高抵抗シリコンウェーハを製造することができ、酸素濃度が４．０×１０１７ａｔｏｍｓ／ｃｍ３以下と極めて低い場合に特に有効である。 By growing a silicon ingot under the above pulling conditions, a high-resistance silicon wafer without COP can be produced, which is particularly effective when the oxygen concentration is extremely low, 4.0 × 10 17 atoms / cm 3 or less. It is.
本発明の方法により製造されるシリコンウェーハ中の炭素濃度及び窒素濃度を適切に設定することにより、ウェーハに含まれる酸素の析出効果を高め、ゲッタリング能力を向上させることができる。そのために、シリコンウェーハにおける炭素濃度は、１×１０１６〜３×１０１７ａｔｏｍｓ／ｃｍ３であることが好ましい。ここで、炭素濃度の限定理由は、１×１０１６ａｔｏｍｓ／ｃｍ３未満の場合には、析出物を十分に形成することができないためであり、３×１０１７ａｔｏｍｓ／ｃｍ３よりも大きい場合には、転位が形成されるためである。 By appropriately setting the carbon concentration and the nitrogen concentration in the silicon wafer produced by the method of the present invention, the effect of precipitating oxygen contained in the wafer can be enhanced and the gettering ability can be improved. Therefore, the carbon concentration in the silicon wafer is preferably 1 × 10 16 to 3 × 10 17 atoms / cm 3 . Here, the reason for limiting the carbon concentration is that when it is less than 1 × 10 16 atoms / cm 3 , precipitates cannot be sufficiently formed, and when the concentration is larger than 3 × 10 17 atoms / cm 3. This is because dislocations are formed.
また、シリコン基板へ窒素を添加すると、酸素析出物のサイズを増大させる効果を有する。そこで、シリコンウェーハ中の窒素濃度は、１×１０１３〜３×１０１３ａｔｏｍｓ／ｃｍ３であることが好ましい。ここで、窒素濃度の限定理由は、１×１０１３ａｔｏｍｓ／ｃｍ３未満では、析出物サイズの増大効果が得られなくなるためであり、３×１０１３ａｔｏｍｓ／ｃｍ３よりも大きい場合には酸素・窒素ドナーの影響で基板抵抗率の減少が顕在化してくるためである。 Moreover, adding nitrogen to the silicon substrate has the effect of increasing the size of oxygen precipitates. Therefore, the nitrogen concentration in the silicon wafer is preferably 1 × 10 13 to 3 × 10 13 atoms / cm 3 . Here, the reason for limiting the nitrogen concentration is that if it is less than 1 × 10 13 atoms / cm 3 , the effect of increasing the precipitate size cannot be obtained, and if it is greater than 3 × 10 13 atoms / cm 3 , This is because the decrease in substrate resistivity becomes obvious due to the influence of nitrogen donors.
以上の本発明の方法により製造されたシリコンウェーハに透過性レーザを照射して、表面から所定の深さ位置に重金属不純物に対するゲッタリングシンクを形成し、ゲッタリング能力を更に高めることができる。
図３は、シリコンウェーハにレーザビームの照射を開始した直後におけるレーザビームの焦点位置近傍を説明するための断面拡大図である。レーザビーム１０は、集光用レンズ１１を用いて、シリコンウェーハ２０の所定の深さ位置２１にレーザビーム１０の焦点位置を合わせて、シリコンウェーハ２０の両面のうち、いずれか一方から照射され、所定の深さ位置２１にレーサビーム１０を集光することにより、多光子吸収過程を生じさせて改質部分２２を形成する。この改質部分２２は、アモルファス状態であると考えられるが、この改質部分２２をゲッタリングシンクとして利用するのである。
By irradiating the silicon wafer manufactured by the above-described method of the present invention with a transmission laser, a gettering sink for heavy metal impurities can be formed at a predetermined depth from the surface, and the gettering capability can be further enhanced.
FIG. 3 is an enlarged cross-sectional view for explaining the vicinity of the focal position of the laser beam immediately after the irradiation of the laser beam on the silicon wafer is started. The
所定の深さ位置２１は、シリコンウェーハ２０の表面から所定の深さ位置２１までの厚さｄが、最終的に得られるチップの厚さとなるようにする。この深さ位置２１の調整は、近赤外領域の透過性に優れる集光レンズ１１を用いてレーザビーム１０を集光し、シリコンウェーハ２０の位置を上下させて所定の深さ位置２１に焦点を結像させることによって制御できる。
The
ここで、レーザ源としては低出力レーザを用いることが好ましく、例えばフェムト秒レーザのような超短パルスレーザを用いることがより好ましい。超短パルスレーザは、半導体レーザなどを用いてチタンサファイヤ結晶（固体レーザ結晶）を励起することによりレーザ波長を好適範囲にすることができる。超短パルスレーザは、励起レーザビームのパルス幅を１．０×１０−１５(フェムト)秒以下にすることができるため、その他のレーザと比較して、励起により生じる熱エネルギーの拡散を抑制でき、焦点近傍のみに光エネルギーを集光することができる。 Here, it is preferable to use a low-power laser as the laser source, and it is more preferable to use an ultrashort pulse laser such as a femtosecond laser. An ultrashort pulse laser can make a laser wavelength into a suitable range by exciting a titanium sapphire crystal (solid laser crystal) using a semiconductor laser or the like. The ultrashort pulse laser can reduce the pulse width of the excitation laser beam to 1.0 × 10 −15 (femto) seconds or less, and therefore can suppress the diffusion of thermal energy generated by excitation compared to other lasers. The light energy can be collected only in the vicinity of the focal point.
レーザを照射する際、レーザビーム１０が通過する表面層２３において、この表面層を改質することなく、レーザビーム１０が確実に透過する条件でレーザ照射することが肝要である。このレーザ照射条件は、シリコンのエネルギーバンドギャップである１．１ｅＶから決定され、透過性の点から、入射波長は１０００ｎｍ以上であることが好ましい。また、波長が１２００ｎｍを超える場合には、長波長領域であるために光子エネルギー（レーザビームエネルギー）が低く、レーザビームをレンズにて集光しても半導体内部の改質に十分な光子エネルギーを得ることができない虞があることから、１２００ｎｍ以下とすることが好ましい。
When irradiating the laser, it is important that the
こうして、本発明の方法により製造されたシリコンウェーハに透過性レーザを照射することにより、ウェーハ表面から所定の深さ位置にゲッタリングシンクが形成され、デバイス製造工程において、重金属不純物に対するゲッタリング能力を更に高めることができる。 Thus, by irradiating the silicon wafer manufactured by the method of the present invention with a transmission laser, a gettering sink is formed at a predetermined depth position from the wafer surface, and in the device manufacturing process, the gettering ability for heavy metal impurities is obtained. It can be further increased.
また、上記の透過性レーザの照射に代えて、炭素イオンを注入することにより、本発明の方法により製造されたシリコンウェーハの表面から所定の深さ位置にゲッタリングシンクを形成させることもできる。
図４は、炭素イオン注入によるシリコンウェーハ内部におけるゲッタリングシンクの形成を示す図である。この図に示すように、まず、イオン注入により炭素イオンをシリコンウェーハ３０内部に注入する。その際のイオン注入条件は、加速エネルギー：１Ｍ〜５ＭｅＶ、ドーズ量：２×１０１３〜５×１０１５ｉｏｎｓ／ｃｍ２とする。その際、炭素イオンのピーク濃度は、５×１０１５〜３×１０１７ｉｏｎｓ／ｃｍ３である。
Also, instead of the above-described transmission laser irradiation, a gettering sink can be formed at a predetermined depth from the surface of the silicon wafer manufactured by the method of the present invention by implanting carbon ions.
FIG. 4 is a diagram showing formation of a gettering sink inside a silicon wafer by carbon ion implantation. As shown in this figure, first, carbon ions are implanted into the
次いで、窒素雰囲気中において、１０００℃以上にて１分以内の熱処理を施す。これにより、イオン注入により注入された炭素と格子間酸素とが結合して化合物が生成され、所定の深さ位置３１にピーク濃度を有する炭素注入領域３２が形成される。この炭素イオン注入領域３２がゲッタリングシンクとして機能するようになるのである。所定の深さ位置３１は、シリコンウェーハ３０の表面から所定の深さ位置３１までの厚さｄが、最終的に得られるチップの厚さとなるようにする。
こうして、本発明の方法により製造されたシリコンウェーハに炭素イオンを注入することにより、ウェーハの表面から所定の深さ位置にゲッタリングシンクが形成され、デバイス製造工程において、重金属不純物に対するゲッタリング能力を更に高めることができる。
Next, heat treatment is performed at 1000 ° C. or higher for 1 minute or less in a nitrogen atmosphere. Thereby, carbon implanted by ion implantation and interstitial oxygen are combined to produce a compound, and a carbon implanted
Thus, by implanting carbon ions into the silicon wafer manufactured by the method of the present invention, a gettering sink is formed at a predetermined depth position from the surface of the wafer. In the device manufacturing process, the gettering ability for heavy metal impurities is obtained. It can be further increased.
以上の本発明の方法で得られたシリコンウェーハをベースウェーハとして用いることにより、高抵抗率を有するＳＯＩウェーハを製造することができる。その際、本発明により得られたシリコンウェーハをベースウェーハとして使用する以外は、従来のＳＯＩウェーハの製造方法を使用すればよく、特に限定されない。例えば、貼り合わせ法によって、デバイス形成層となるボンドウェーハとベースウェーハとなる本発明のシリコンウェーハとを酸化膜を介して密着させ、熱処理を施して両者を強固に結合し、その後、ボンドウェーハを薄膜化することによって、高抵抗率を有するＳＯＩウェーハを製造することができる。
こうして製造されたＳＯＩウェーハは、デバイス製造熱処理を行なった後でもベースウェーハの高抵抗率が維持されるため、高周波デバイスとして使用することができる。
By using the silicon wafer obtained by the method of the present invention as a base wafer, an SOI wafer having a high resistivity can be manufactured. At that time, except for using the silicon wafer obtained by the present invention as a base wafer, a conventional method for manufacturing an SOI wafer may be used, and there is no particular limitation. For example, by a bonding method, a bond wafer as a device forming layer and a silicon wafer of the present invention as a base wafer are brought into close contact with each other through an oxide film, and heat treatment is performed to firmly bond both. By making the film thinner, an SOI wafer having a high resistivity can be manufactured.
The SOI wafer manufactured in this way can be used as a high-frequency device because the high resistivity of the base wafer is maintained even after the device manufacturing heat treatment.
また、上記方法により得られたシリコンウェーハをベースウェーハとして使用し、該ベースウェーハ上にエピタキシャル膜を成長させることにより、表面の平坦性が高く、高抵抗率を有するエピタキシャルウェーハを製造することができる。この場合においても、本発明により得られたシリコンウェーハをベースウェーハとして使用する以外は、従来のエピタキシャルウェーハの製造方法を使用すればよく、特に限定されない。 Further, by using the silicon wafer obtained by the above method as a base wafer and growing an epitaxial film on the base wafer, an epitaxial wafer having high surface flatness and high resistivity can be manufactured. . In this case as well, a conventional epitaxial wafer manufacturing method may be used except that the silicon wafer obtained by the present invention is used as a base wafer, and there is no particular limitation.
（発明例１〜５）
以下、本発明の実施例について説明する。
７５０Ω・ｃｍ、１０００Ω・ｃｍ、１２００Ω・ｃｍ、３０００Ω・ｃｍ及び５０００Ω・ｃｍの各抵抗率を有する直径２００ｍｍのｐ型シリコンウェーハに対して、インゴットの酸素濃度と、デバイス製造工程での熱処理後の抵抗率との関係を調べた。ここで、デバイス製造工程の熱処理として、４００℃で６０分間＋３５０℃で４０分間の熱処理を採用した。その結果、導電型がｐ型からｎ型に逆転する際の初期酸素濃度の境界値は、それぞれ１２×１０１７ａｔｏｍｓ／ｃｍ３（７５０Ω・ｃｍ）、１１×１０１７ａｔｏｍｓ／ｃｍ３（１０００Ω・ｃｍ）、１０×１０１７ａｔｏｍｓ／ｃｍ３（１２００Ω・ｃｍ）、８×１０１７ａｔｏｍｓ／ｃｍ３（３０００Ω・ｃｍ）、及び７×１０１７ａｔｏｍｓ／ｃｍ３（５０００Ω・ｃｍ）であることが分かった。
そこで、それぞれ１２×１０１７ａｔｏｍｓ／ｃｍ３（７５０Ω・ｃｍ）、１１×１０１７ａｔｏｍｓ／ｃｍ３（１０００Ω・ｃｍ）、１０×１０１７ａｔｏｍｓ／ｃｍ３（１２００Ω・ｃｍ）、８×１０１７ａｔｏｍｓ／ｃｍ３（３０００Ω・ｃｍ）、及び７×１０１７ａｔｏｍｓ／ｃｍ３（５０００Ω・ｃｍ）の酸素濃度を有するシリコンインゴットを成長させて加工し、７５０Ω・ｃｍ（発明例１）、１０００Ω・ｃｍ（発明例２）、１２００Ω・ｃｍ（発明例３）、３０００Ω・ｃｍ（発明例４）及び５０００Ω・ｃｍ（発明例５）の各抵抗率を有する直径２００ｍｍのｐ型シリコンウェーハを得た。その際、酸素濃度以外のインゴットの成長条件は、水平磁場強度：３５００ガウス、インゴットの回転速度：５ｒｐｍ、るつぼの回転速度：０．１ｒｐｍ、インゴットの引き上げ速度：０．６５ｍｍ／分、Ａｒガス流量：５０ｔｏｒｒとして全て同一とした。
(Invention Examples 1 to 5)
Examples of the present invention will be described below.
For p-type silicon wafers with a diameter of 200 mm having respective resistivity of 750 Ω · cm, 1000 Ω · cm, 1200 Ω · cm, 3000 Ω · cm, and 5000 Ω · cm, the oxygen concentration of the ingot and after the heat treatment in the device manufacturing process The relationship with resistivity was investigated. Here, as the heat treatment in the device manufacturing process, a heat treatment at 400 ° C. for 60 minutes + 350 ° C. for 40 minutes was adopted. As a result, the boundary values of the initial oxygen concentration when the conductivity type is reversed from the p-type to the n-type are 12 × 10 17 atoms / cm 3 (750Ω · cm) and 11 × 10 17 atoms / cm 3 (1000Ω · cm, respectively). cm), 10 × 10 17 atoms / cm 3 (1200 Ω · cm), 8 × 10 17 atoms / cm 3 (3000 Ω · cm), and 7 × 10 17 atoms / cm 3 (5000 Ω · cm). It was.
Therefore, 12 × 10 17 atoms / cm 3 (750Ω · cm), 11 × 10 17 atoms / cm 3 (1000Ω · cm), 10 × 10 17 atoms / cm 3 (1200Ω · cm), and 8 × 10 17 atoms, respectively. / Cm 3 (3000 Ω · cm) and 7 × 10 17 atoms / cm 3 (5000 Ω · cm) oxygen ingots were grown and processed, and 750 Ω · cm (Invention Example 1), 1000 Ω · cm (Invention Example 1) Invention Example 2) A p-type silicon wafer having a diameter of 200 mm having a resistivity of 1200 Ω · cm (Invention Example 3), 3000 Ω · cm (Invention Example 4) and 5000 Ω · cm (Invention Example 5) was obtained. The ingot growth conditions other than the oxygen concentration were as follows: horizontal magnetic field strength: 3500 gauss, ingot rotation speed: 5 rpm, crucible rotation speed: 0.1 rpm, ingot pulling speed: 0.65 mm / min, Ar gas flow rate : 50 torr, all the same.
（比較例１〜５）
初期酸素濃度を抵抗率に関わらず１×１０１７ａｔｏｍｓ／ｃｍ３と一定にした以外は、発明例１〜５と同一の条件の下でシリコンインゴットを成長させ、７５０Ω・ｃｍ（比較例１）、１０００Ω・ｃｍ（比較例２）、１２００Ω・ｃｍ（比較例３）、３０００Ω・ｃｍ（比較例４）及び５０００Ω・ｃｍ（比較例５）の各抵抗率を有する直径２００ｍｍのｐ型シリコンウェーハを得た。
(Comparative Examples 1-5)
A silicon ingot was grown under the same conditions as Invention Examples 1 to 5 except that the initial oxygen concentration was kept constant at 1 × 10 17 atoms / cm 3 regardless of the resistivity, and 750 Ω · cm (Comparative Example 1) A p-type silicon wafer having a diameter of 200 mm having a resistivity of 1000 Ω · cm (Comparative Example 2), 1200 Ω · cm (Comparative Example 3), 3000 Ω · cm (Comparative Example 4), and 5000 Ω · cm (Comparative Example 5). Obtained.
（機械的強度の評価）
まず、上記の抵抗率を有する各シリコンウェーハ（発明例１〜５及び比較例１〜５）の機械的強度をＲＴＡ熱処理後のウェーハ固定ピンから発生するスリップ長を測定することにより検証した。得られた結果を表１にまとめる。この表から明らかなように、本発明の方法により得られたシリコンウェーハの強度が高くなっていることが分かる。
(Evaluation of mechanical strength)
First, the mechanical strength of each silicon wafer having the above-described resistivity (Invention Examples 1 to 5 and Comparative Examples 1 to 5) was verified by measuring the slip length generated from the wafer fixing pins after the RTA heat treatment. The results obtained are summarized in Table 1. As is apparent from this table, it can be seen that the strength of the silicon wafer obtained by the method of the present invention is high.
（ゲッタリング能力の評価）
次に、得られた各シリコンウェーハのゲッタリング能力について検証した。そのために、まず、各ウェーハの表面を洗浄し（ＤＨＦ洗浄→ＳＣ−１洗浄→ＳＣ−２洗浄）、ウェーハ表面全面に銅による汚染（１×１０１１ａｔｏｍｓ／ｃｍ２）を施した。銅はデバイス工程でリーク不良等を引き起こす、最も汚染低減が必要となる重金属元素の１つである。銅による汚染後、銅を拡散層中のゲッタリングサイトに捕獲する為に、９００℃にて３０分間、熱処理を施した。
(Evaluation of gettering ability)
Next, the gettering ability of each obtained silicon wafer was verified. For this purpose, first, the surface of each wafer was cleaned (DHF cleaning → SC-1 cleaning → SC-2 cleaning), and the entire wafer surface was contaminated with copper (1 × 10 11 atoms / cm 2 ). Copper is one of the heavy metal elements that cause the leakage failure in the device process and the most need to reduce pollution. After contamination with copper, heat treatment was performed at 900 ° C. for 30 minutes in order to capture copper at the gettering site in the diffusion layer.
拡散層のゲッタリング能力を評価するために、エピタキシャルウェーハ表面の銅濃度を、高周波誘導結合プラズマ質量分析計（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ，ＩＣＰ−ＭＳ）を用いて測定した。得られた結果を表２に示す。本発明の方法により製造された、上記の抵抗率が相違する５つのシリコンウェーハ（発明例１〜５）の全てに関して、表面から銅は検出されなかった。一方、比較例１〜５のウェーハについては、表面から銅が検出された。このように、本発明の方法で製造されたシリコンウェーハは、十分なゲッタリング能力を有していることが分かった。 In order to evaluate the gettering ability of the diffusion layer, the copper concentration on the epitaxial wafer surface was measured using a high frequency inductively coupled plasma mass spectrometer (ICP-MS). The obtained results are shown in Table 2. Copper was not detected from the surface for all of the five silicon wafers (Invention Examples 1 to 5) manufactured by the method of the present invention and having different resistivity. On the other hand, about the wafer of Comparative Examples 1-5, copper was detected from the surface. Thus, it was found that the silicon wafer manufactured by the method of the present invention has sufficient gettering capability.
（発明例６）
上記発明例４と同一の条件で製造した３０００Ω・ｃｍの抵抗率を有する直径２００ｍｍのｐ型シリコンウェーハに対して透過性レーザを照射して、表面から３０μｍの深さ位置にゲッタリングシンクを形成した（発明例６）。その際、レーザ源として半導体励起固体ＹＡＧレーザを使用し、レーザビームの波長を１０６４ｎｍとした。
(Invention Example 6)
A p-type silicon wafer having a resistivity of 3000 Ω · cm and having a resistivity of 3000 Ω · cm manufactured under the same conditions as in Invention Example 4 is irradiated with a transmission laser to form a gettering sink at a depth of 30 μm from the surface. (Invention Example 6). At that time, a semiconductor-excited solid YAG laser was used as the laser source, and the wavelength of the laser beam was set to 1064 nm.
（透過性レーザ照射によるゲッタリング能力向上の評価）
銅の汚染量を１×１０１２ａｔｏｍｓ／ｃｍ２とした以外は、全て[実施例１]と同一の条件で発明例６及び発明例４によるウェーハ表面の銅濃度を調べた。その結果、発明例６のウェーハについては、表面から銅は検出されなかった。一方、発明例４のウェーハについては、表面から５×１０１１ａｔｏｍｓ／ｃｍ２の銅が検出された。このように、透過性レーザを照射してウェーハ内部にゲッタリングシンクを形成することにより、重金属不純物のゲッタリング能力が向上することが確認された。
(Evaluation of gettering ability improvement by transmission laser irradiation)
Except that the amount of copper contamination was 1 × 10 12 atoms / cm 2 , the copper concentration on the wafer surface according to Invention Example 6 and Invention Example 4 was examined under the same conditions as in [Example 1]. As a result, for the wafer of Invention Example 6, copper was not detected from the surface. On the other hand, for the wafer of Invention Example 4, copper of 5 × 10 11 atoms / cm 2 was detected from the surface. Thus, it was confirmed that the gettering ability of heavy metal impurities is improved by forming a gettering sink inside the wafer by irradiating with a transmissive laser.
（発明例７）
上記発明例４と同一の条件で製造した３０００Ω・ｃｍの抵抗率を有する直径２００ｍｍのｐ型シリコンウェーハに対して、表面から炭素イオンを注入して、表面から３０μｍの深さ位置にゲッタリングシンクを形成した（発明例７）。その際、炭素イオン注入の具体的手順として、ウェーハ表面にＳｉＯ２膜を形成し、次いで、ウェーハ表面から加速エネルギーで２ＭｅＶ，ドーズ量５×１０１４ａｔｏｍｓ／ｃｍ３で炭素イオン注入を行い、その後、ウェーハ表面のＳｉＯ２膜を除去した。
(Invention Example 7)
A p-type silicon wafer having a resistivity of 3000 Ω · cm and having a resistivity of 3000 Ω · cm manufactured under the same conditions as in Invention Example 4 is implanted with carbon ions from the surface, and a gettering sink at a depth of 30 μm from the surface. Was formed (Invention Example 7). At that time, as a specific procedure of carbon ion implantation, a SiO 2 film is formed on the wafer surface, and then carbon ion implantation is performed from the wafer surface at an acceleration energy of 2 MeV and a dose of 5 × 10 14 atoms / cm 3. The SiO 2 film on the wafer surface was removed.
（炭素イオン注入によるゲッタリング能力向上の評価）
銅の汚染量をやや高めの２×１０１２ａｔｏｍｓ／ｃｍ２とした以外は、全て[実施例１]と同一の条件で発明例７及び発明例４によるウェーハ表面の銅濃度を調べた。その結果、発明例７のウェーハについては、表面から銅は検出されなかった。一方、発明例４のウェーハについては、表面から３×１０１１ａｔｏｍｓ／ｃｍ２の銅が検出された。このように、本発明の方法により製造されたシリコンウェーハに炭素イオンを注入して、ウェーハ内部にゲッタリングシンクを形成することにより、重金属不純物のゲッタリング能力が向上することが確認された。
(Evaluation of gettering ability improvement by carbon ion implantation)
Except for the slightly contaminated amount of copper being 2 × 10 12 atoms / cm 2 , the copper concentration on the wafer surface according to Invention Example 7 and Invention Example 4 was examined under the same conditions as in Example 1. As a result, for the wafer of Invention Example 7, copper was not detected from the surface. On the other hand, with respect to the wafer of Invention Example 4, 3 × 10 11 atoms / cm 2 of copper was detected from the surface. Thus, it was confirmed that the gettering ability of heavy metal impurities is improved by implanting carbon ions into a silicon wafer manufactured by the method of the present invention to form a gettering sink inside the wafer.
１０ レーザビーム
１１ 集光用レンズ
２０，３０ シリコンウェーハ
２１，３１ 所定の深さ位置
２２ 改質部分
２３，３３ 表面層
２４ 改質部分の幅
３２ 炭素イオン注入領域
３４ 炭素イオン注入領域の幅
DESCRIPTION OF
Claims (8)
前記設定抵抗率毎に、前記シリコンウェーハを供するデバイス作製工程における熱処理後の当該シリコンウェーハの熱処理後抵抗率と当該シリコンウェーハが切り出されたシリコンインゴットの酸素濃度との相関を予め求めて導電型が逆転する酸素濃度を把握しておき、
シリコンインゴットの成長を、該インゴットの設定抵抗率に対する前記相関において、前記設定抵抗率の２倍の熱処理後抵抗率に対応する酸素濃度以上、把握した前記導電型が逆転する酸素濃度未満となる条件にて行うことを特徴とする、シリコンウェーハの製造方法。 In manufacturing a silicon wafer having the set resistivity by slicing the silicon ingot by adding a dopant according to the set resistivity by the Czochralski method and growing the silicon ingot,
For each of the set resistivity values, the conductivity type is determined in advance by calculating the correlation between the post-heat treatment resistivity of the silicon wafer after the heat treatment in the device manufacturing process for providing the silicon wafer and the oxygen concentration of the silicon ingot from which the silicon wafer is cut out. Know the oxygen concentration to reverse,
The condition that the growth of the silicon ingot is equal to or higher than the oxygen concentration corresponding to the post-heat treatment resistivity twice the set resistivity in the correlation with the set resistivity of the ingot and less than the oxygen concentration at which the grasped conductivity type is reversed. A process for producing a silicon wafer, characterized in that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010226755A JP5510256B2 (en) | 2010-10-06 | 2010-10-06 | Silicon wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010226755A JP5510256B2 (en) | 2010-10-06 | 2010-10-06 | Silicon wafer manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012076982A JP2012076982A (en) | 2012-04-19 |
| JP5510256B2 true JP5510256B2 (en) | 2014-06-04 |
Family
ID=46237653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010226755A Active JP5510256B2 (en) | 2010-10-06 | 2010-10-06 | Silicon wafer manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5510256B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014214067A (en) * | 2013-04-26 | 2014-11-17 | 信越半導体株式会社 | Production method of silicon single crystal |
| JP6447439B2 (en) | 2015-09-28 | 2019-01-09 | 信越半導体株式会社 | Manufacturing method of bonded SOI wafer |
| JP6825509B2 (en) * | 2017-07-21 | 2021-02-03 | 株式会社Sumco | Manufacturing method of diamond laminated silicon wafer and diamond laminated silicon wafer |
| JP6922851B2 (en) * | 2018-06-08 | 2021-08-18 | 信越半導体株式会社 | How to form a gettering layer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000055397A1 (en) * | 1999-03-16 | 2000-09-21 | Shin-Etsu Handotai Co., Ltd. | Production method for silicon wafer and silicon wafer |
| JP2001199794A (en) * | 2000-01-17 | 2001-07-24 | Toshiba Ceramics Co Ltd | Silicon single crystal ingot, method for producing the same and method for producing silicon wafer |
| JP4463950B2 (en) * | 2000-08-11 | 2010-05-19 | 信越半導体株式会社 | Method for manufacturing silicon wafer |
| CN100461349C (en) * | 2003-10-21 | 2009-02-11 | 株式会社上睦可 | Process for producing high resistance silicon wafer, and process for producing epitaxial wafer and SOI wafer |
| JP2007173328A (en) * | 2005-12-19 | 2007-07-05 | Sharp Corp | Semiconductor substrate and method of manufacturing thereof, semiconductor device and method of manufacturing thereof |
| JP5365063B2 (en) * | 2008-05-07 | 2013-12-11 | 株式会社Ｓｕｍｃｏ | Silicon wafer manufacturing method |
| JP5391651B2 (en) * | 2008-10-30 | 2014-01-15 | 信越半導体株式会社 | Manufacturing method of semiconductor substrate |
-
2010
- 2010-10-06 JP JP2010226755A patent/JP5510256B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012076982A (en) | 2012-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8263484B2 (en) | High resistivity silicon wafer and method for manufacturing the same | |
| US7563319B2 (en) | Manufacturing method of silicon wafer | |
| KR101973017B1 (en) | Silicon single crystal wafer manufacturing method and electronic device | |
| JP5076326B2 (en) | Silicon wafer and manufacturing method thereof | |
| JP2010532585A (en) | Diffusion control of highly doped substrates | |
| TW201003746A (en) | Silicon substrate for solid-state imaging device and method for manufacturing the same | |
| KR100887384B1 (en) | High-frequency diode and method for producing same | |
| JP5510256B2 (en) | Silicon wafer manufacturing method | |
| JP2008311418A (en) | Epitaxial wafer, and its manufacturing method | |
| TW201030810A (en) | Epitaxial substrate having gettering sinks for solid-state image sensor, semiconductor device, back-illuminated type solid-state image sensor, and manufacturing method thereof | |
| JP2007220825A (en) | Production process of silicon wafer | |
| JP5505241B2 (en) | Silicon wafer manufacturing method | |
| JP6614066B2 (en) | Manufacturing method of silicon bonded wafer | |
| JP6604294B2 (en) | Manufacturing method of silicon bonded wafer | |
| TW201145357A (en) | Epitaxial substrate and method for producing same | |
| JP6913729B2 (en) | pn junction silicon wafer | |
| JP2011054655A (en) | Silicon wafer for high-frequency device and manufacturing method thereof | |
| JP4276764B2 (en) | Silicon single crystal substrate and manufacturing method thereof | |
| JP5922858B2 (en) | Manufacturing method of high resistance silicon wafer | |
| JP2011054656A (en) | High resistivity silicon wafer and manufacturing method thereof | |
| JP2010016169A (en) | Epitaxial wafer and method for manufacturing epitaxial wafer | |
| JP2012049397A (en) | Method of manufacturing silicon wafer | |
| JP6673183B2 (en) | Method for manufacturing pn junction silicon wafer | |
| JP5922860B2 (en) | Manufacturing method of high resistance silicon wafer | |
| JP2020004989A (en) | Silicon bonded wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140310 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5510256 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |