JP5509579B2 - VIDEO OUTPUT DEVICE, VIDEO OUTPUT METHOD, AND PROJECTOR - Google Patents

Description

本発明は、一画面を複数チャネルに分割して駆動する表示装置に映像信号を出力する映像出力技術に関する。   The present invention relates to a video output technique for outputting a video signal to a display device that is driven by dividing one screen into a plurality of channels.

アクティブマトリックス方式の液晶ディスプレイにおいては、水平方向および垂直方向に配列された画素を走査することにより選択し、選択された画素を構成する電極（画素電極）に外部から入力された映像信号が印加する書込が行われる。この映像信号の書込時間は、画素電極の対向電極に対する電圧と、映像信号の電圧とがほぼ同じとなるようにするため短縮を図ることが困難である。そのため、水平方向や垂直方向の画素数が多くなると、画素電極の走査に時間がかかり表示の更新頻度を高くすることができない。そこで、アクティブマトリックス方式の液晶ディスプレイでは、例えば水平方向に画素を複数チャネルに分割して、複数のチャネルに対してほぼ同時に書込を行うことが行われている。   In an active matrix liquid crystal display, pixels arranged in a horizontal direction and a vertical direction are selected by scanning, and an image signal input from the outside is applied to an electrode (pixel electrode) constituting the selected pixel. Writing is performed. The video signal writing time is difficult to shorten because the voltage of the pixel electrode with respect to the counter electrode is substantially the same as the voltage of the video signal. Therefore, when the number of pixels in the horizontal direction and the vertical direction increases, it takes time to scan the pixel electrodes, and the display update frequency cannot be increased. Therefore, in an active matrix liquid crystal display, for example, a pixel is divided into a plurality of channels in the horizontal direction, and writing is performed almost simultaneously on the plurality of channels.

このように、複数のチャネルに書き込みを行う場合、チャネルごとに映像信号を供給する出力回路の出力レベルが異なっていると、同一の入力に対して書き込まれる映像信号の電圧に差異が生じ、チャネルごとに表示される階調が異なる表示ムラが発生する。そこで、表示ムラの発生を抑えるために、チャンネル毎に設けられた出力回路をレベル調整が可能なものとし、各出力回路に基準信号を入力した際の出力を予め用意した基準データと比較し、その比較結果に応じて対応する出力回路のレベル調整量を補正することが提案されている（例えば、特許文献１）。   Thus, when writing to a plurality of channels, if the output level of the output circuit supplying the video signal is different for each channel, a difference occurs in the voltage of the video signal written to the same input. Display unevenness is generated with different gradations. Therefore, in order to suppress the occurrence of display unevenness, the output circuit provided for each channel can be level-adjusted, and the output when a reference signal is input to each output circuit is compared with reference data prepared in advance. It has been proposed to correct the level adjustment amount of the corresponding output circuit in accordance with the comparison result (for example, Patent Document 1).

特開平５−１５０７５１号公報Japanese Patent Laid-Open No. 5-150751

しかしながら、このようなレベルの調整方法を実現するためには、基準データと比較するためのデータを取得するため、各出力回路からの出力を高速なアナログ／デジタル（Ａ／Ｄ）変換器を用いる必要がある。高速Ａ／Ｄ変換器は、分解能（ビット数）を高くすると回路規模が急激に増大する。そのため、表示ムラを十分に抑制のため十分な精度でレベル調整量を補正するためには、映像出力装置全体の構成が複雑化するという問題があった。一方、映像出力装置の構成を簡略化するため、回路規模の小さいＡ／Ｄ変換器を用いると、Ａ／Ｄ変換に要する時間が増大してレベルの調整に要する時間が長くなる。この問題は、映像信号のレベルに応じて個々の画素の光学状態が決定され、複数チャネルで駆動する表示装置であれば、アクティブマトリックス方式の液晶ディスプレイに限らず、その他の方式の液晶ディスプレイや、有機ＥＬディスプレイ、プラズマディスプレイ等に共通する問題である。   However, in order to realize such a level adjustment method, a high-speed analog / digital (A / D) converter is used for the output from each output circuit in order to obtain data for comparison with reference data. There is a need. In the high-speed A / D converter, when the resolution (number of bits) is increased, the circuit scale rapidly increases. Therefore, in order to correct the level adjustment amount with sufficient accuracy to sufficiently suppress display unevenness, there is a problem that the configuration of the entire video output apparatus becomes complicated. On the other hand, if an A / D converter with a small circuit scale is used to simplify the configuration of the video output device, the time required for A / D conversion increases and the time required for level adjustment increases. The problem is that the optical state of each pixel is determined in accordance with the level of the video signal, and the display device is driven by a plurality of channels. This is a problem common to organic EL displays and plasma displays.

本発明は、上述した従来の課題を解決するためになされたものであり、より簡単な構成の装置により、表示ムラを十分にかつ速やかに抑制することを目的とする。   The present invention has been made to solve the above-described conventional problems, and an object of the present invention is to sufficiently and quickly suppress display unevenness with an apparatus having a simpler configuration.

上記課題の少なくとも一部を解決するために、本発明は、以下の形態または適用例として実現することが可能である。   In order to solve at least a part of the above problems, the present invention can be realized as the following forms or application examples.

［適用例１］
一画面を複数のチャネルに分割して駆動する表示装置に映像信号を出力する映像出力装置であって、
前記複数のチャネルのそれぞれについて設けられ、チャネル毎に入力される映像信号のレベルを調整して前記表示装置に出力する複数のレベル調整部と、
前記映像信号を前記表示装置に出力しない非表示期間において、前記レベル調整部のそれぞれに第１の基準信号を入力する基準信号入力部と、
前記第１の基準信号を入力した際に前記レベル調整部から出力される対照信号のそれぞれを、前記第１の基準信号に対応する第２の基準信号と比較して、前記対照信号が前記第２の基準信号に向かって調整されるように前記レベル調整部のそれぞれの調整量を増大あるいは減少させる調整量補正部と、
前記調整量の補正が行われる期間のうち、第１の期間における前記調整量の増減量よりも、前記第１の期間の後の第２の期間における前記調整量の増減量を小さくする増減量低減部と
を備える映像出力装置。 [Application Example 1]
A video output device that outputs a video signal to a display device that is driven by dividing one screen into a plurality of channels,
A plurality of level adjustment units provided for each of the plurality of channels, for adjusting a level of a video signal input for each channel and outputting the level to the display device;
In a non-display period in which the video signal is not output to the display device, a reference signal input unit that inputs a first reference signal to each of the level adjustment units;
Each of the reference signals output from the level adjustment unit when the first reference signal is input is compared with a second reference signal corresponding to the first reference signal, and the reference signal is the first reference signal. An adjustment amount correction unit that increases or decreases each adjustment amount of the level adjustment unit so as to be adjusted toward the reference signal of 2;
Increase / decrease amount that makes the increase / decrease amount of the adjustment amount in the second period after the first period smaller than the increase / decrease amount of the adjustment amount in the first period in the period in which the adjustment amount is corrected. A video output device comprising a reduction unit.

この適用例によれば、レベル調整部の調整量を対照信号と第２の基準信号との比較結果に基づいて増減することにより、対照信号が第２の基準信号に向かって調整される。そのため、より簡単な構成で調整量を補正することが可能となる。また、第１の期間においては大きな増減量により調整量が補正され、第２の期間においては小さな増減量により調整量が補正される。そのため、調整量の補正をより速やかに行うとともに調整量の補正精度をより高くすることができる。その結果、表示ムラを十分にかつ速やかに抑制することが可能となる。   According to this application example, the control signal is adjusted toward the second reference signal by increasing or decreasing the adjustment amount of the level adjusting unit based on the comparison result between the control signal and the second reference signal. Therefore, the adjustment amount can be corrected with a simpler configuration. In the first period, the adjustment amount is corrected by a large increase / decrease amount, and in the second period, the adjustment amount is corrected by a small increase / decrease amount. Therefore, the correction of the adjustment amount can be performed more quickly and the correction accuracy of the adjustment amount can be further increased. As a result, display unevenness can be sufficiently and quickly suppressed.

［適用例２］
適用例１記載の映像出力装置であって、
前記第１の期間は、前記対照信号が前記第２の基準信号に到達するまでの期間であり、前記第２の期間は、前記到達の後の期間である
映像出力装置。 [Application Example 2]
A video output device according to Application Example 1,
The first period is a period until the reference signal reaches the second reference signal, and the second period is a period after the arrival.

対照信号が第２の基準信号に到達する前は大きな増減量により調整量が補正され、対照信号が第２の基準信号に到達した後は小さな増減量により調整量が補正される。そのため、大きな増減量での調整量の補正が行われる第１の期間をより短くすることができる。そのため、精度の高い調整量の補正をより速やかに行うことが可能となる。   The adjustment amount is corrected by a large increase / decrease amount before the reference signal reaches the second reference signal, and the adjustment amount is corrected by a small increase / decrease amount after the reference signal reaches the second reference signal. Therefore, the first period in which the adjustment amount is corrected with a large increase / decrease amount can be further shortened. For this reason, it is possible to correct the adjustment amount with high accuracy more quickly.

［適用例３］
適用例２記載の映像出力装置であって、
前記調整量補正部は、前記対照信号のそれぞれと前記第２の基準信号とを比較し、前記対照信号と前記第２の基準信号との大小関係を判定する信号比較器を有しており、
前記増減量低減部は、前記信号比較器により判定された前記対照信号と前記第２の基準信号との大小関係が反転した場合に、前記対照信号が前記第２の基準信号に到達したと判断して前記増減量を低減する
映像出力装置。 [Application Example 3]
A video output device according to Application Example 2,
The adjustment amount correction unit includes a signal comparator that compares each of the reference signals with the second reference signal and determines a magnitude relationship between the reference signal and the second reference signal.
The increase / decrease reduction unit determines that the reference signal has reached the second reference signal when the magnitude relationship between the reference signal and the second reference signal determined by the signal comparator is inverted. A video output device that reduces the increase / decrease amount.

この適用例によれば、対照信号が第２の基準信号に到達したか否かを調整量補正部が有する信号比較器を用いて判定することが可能となる。そのため、対照信号が第２の基準信号に到達したか否かの判定がより簡単になる。さらに、信号比較器を共用することにより、映像出力装置の構成をより簡略化することが可能となる。   According to this application example, it is possible to determine whether or not the reference signal has reached the second reference signal by using the signal comparator included in the adjustment amount correction unit. This makes it easier to determine whether the control signal has reached the second reference signal. Further, by sharing the signal comparator, the configuration of the video output device can be further simplified.

［適用例４］
適用例１ないし３のいずれか記載の映像出力装置であって、
前記増減量は、前記調整量として補正しうる最小補正量の整数倍であって、
前記増減量低減部は、前記最小補正量に対する倍率を低減することにより前記増減量を低減する
映像出力装置。 [Application Example 4]
The video output device according to any one of Application Examples 1 to 3,
The increase / decrease amount is an integral multiple of the minimum correction amount that can be corrected as the adjustment amount,
The increase / decrease amount reduction unit reduces the increase / decrease amount by reducing a magnification with respect to the minimum correction amount.

この適用例によれば、増減量をデジタル的に低減することができるので、増減量の低減をより簡単に行うことができる。   According to this application example, since the increase / decrease amount can be reduced digitally, the increase / decrease amount can be reduced more easily.

［適用例５］
適用例４記載の映像出力装置であって、
前記調整量補正部は、前記倍率に応じた数のパルスを前記レベル調整部に供給し、
前記レベル調整部は、前記パルスの入力ごとに前記最小補正量で前記調整量を増減する
映像出力装置。 [Application Example 5]
A video output device according to Application Example 4,
The adjustment amount correction unit supplies a number of pulses corresponding to the magnification to the level adjustment unit,
The level adjustment unit increases or decreases the adjustment amount by the minimum correction amount for each input of the pulse.

この適用例によれば、調整量の増減量がパルス数によって決定されるので、増減量の低減をより簡単に行うことが可能となる。   According to this application example, since the increase / decrease amount of the adjustment amount is determined by the number of pulses, the increase / decrease amount can be reduced more easily.

［適用例６］
適用例５記載の映像出力装置であって、
前記増減量低減部は、前記倍率を前記到達の前の１／２倍にすることにより前記増減量を低減する
映像出力装置。 [Application Example 6]
A video output device according to Application Example 5,
The said increase / decrease amount reduction part reduces the said increase / decrease amount by making the said magnification 1/2 time before the said reach | attainment.

この適用例によれば、パルス数の変更をより簡単に行うことができるので、倍率の変更をより簡単に行うことができ、増減量の低減がより簡単となる。   According to this application example, since the number of pulses can be changed more easily, the magnification can be changed more easily and the amount of increase / decrease can be reduced more easily.

［適用例７］
適用例１ないし６のいずれか記載の映像出力装置であって、
前記レベル調整部のそれぞれは、
映像入力信号であるデジタル信号をアナログ信号に変換するデジタル／アナログ変換器を備え、
前記調整量補正部は、前記デジタル／アナログ変換器におけるゲインおよびオフセットの少なくとも一つを調整することにより前記映像信号のレベルの調整を行う
映像出力装置。 [Application Example 7]
The video output device according to any one of Application Examples 1 to 6,
Each of the level adjustment units
It has a digital / analog converter that converts a digital signal that is a video input signal into an analog signal,
The adjustment amount correction unit adjusts the level of the video signal by adjusting at least one of a gain and an offset in the digital / analog converter.

この適用例によれば、別途設けられる専用のレベル調整量の補正回路を省略することができ、映像出力装置の構成をより簡略化することが可能となる。   According to this application example, a dedicated level adjustment amount correction circuit provided separately can be omitted, and the configuration of the video output apparatus can be further simplified.

［適用例８］
適用例１ないし７のいずれか記載の映像出力装置であって、
前記非表示期間は、前記液晶表示装置における表示開始前の準備期間を含み、
前記調整量補正部による調整量の増減は、前記準備期間中に複数回実行される
映像出力装置。 [Application Example 8]
The video output device according to any one of Application Examples 1 to 7,
The non-display period includes a preparation period before display start in the liquid crystal display device,
Increase / decrease of the adjustment amount by the adjustment amount correction unit is executed a plurality of times during the preparation period.

この適用例によれば、液晶表示装置における表示開始前の準備期間において調整量の増減を行うことができる。そのため、液晶表示装置で表示される表示映像に影響を与えることなく、レベル調整量の補正を行うことが可能となる。また、調整量の増減を準備期間中に複数回実行することにより、表示開始時における表示ムラを十分に抑制することができる。   According to this application example, the adjustment amount can be increased or decreased in the preparation period before the display start in the liquid crystal display device. Therefore, the level adjustment amount can be corrected without affecting the display image displayed on the liquid crystal display device. Further, display irregularity at the start of display can be sufficiently suppressed by increasing or decreasing the adjustment amount a plurality of times during the preparation period.

［適用例９］
適用例１ないし８のいずれか記載の映像出力装置であって、
前記非表示期間は、垂直帰線期間を含む
映像出力装置。 [Application Example 9]
The video output device according to any one of Application Examples 1 to 8,
The non-display period includes a vertical blanking period.

この適用例によれば、垂直帰線期間において調整量の増減を行うことができる。そのため、液晶表示装置で表示される表示映像に影響を与えることなく、レベル調整量の補正を行うことが可能となる。   According to this application example, the adjustment amount can be increased or decreased during the vertical blanking period. Therefore, the level adjustment amount can be corrected without affecting the display image displayed on the liquid crystal display device.

なお、本発明は、種々の態様で実現することが可能であり、例えば、映像出力装置および映像出力方法、映像出力装置の制御装置および制御方法、これらの装置および方法を用いたプロジェクタやディスプレイ装置やテレビジョン装置、映像出力装置、制御装置、プロジェクタ、ディスプレイ装置およびテレビジョン装置の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。   The present invention can be realized in various modes. For example, a video output device and a video output method, a control device and a control method for a video output device, and a projector and a display device using these devices and methods And a television program, a video output device, a control device, a projector, a display device, a computer program for realizing the functions of the television device, a recording medium on which the computer program is recorded, and the computer program including the computer program are embodied in a carrier wave. It can be realized in the form of a data signal.

Ａ１．液晶ディスプレイの構成：
図１は、本発明の一実施例としての映像出力装置が接続される液晶ディスプレイ１００の構成を示す回路図である。液晶ディスプレイ１００は、アクティブマトリックス駆動方式を採るものである。液晶ディスプレイ１００は、図１に示すように、画像表示を行う液晶パネル１１０と、液晶パネル１１０を駆動するための走査線駆動回路１２０と、同じく液晶パネル１１０を駆動するための信号線駆動回路１３０とを備える。 A1. LCD display configuration:
FIG. 1 is a circuit diagram showing a configuration of a liquid crystal display 100 to which a video output device according to an embodiment of the present invention is connected. The liquid crystal display 100 employs an active matrix driving method. As shown in FIG. 1, the liquid crystal display 100 includes a liquid crystal panel 110 that displays an image, a scanning line driving circuit 120 that drives the liquid crystal panel 110, and a signal line driving circuit 130 that also drives the liquid crystal panel 110. With.

液晶パネル１１０は、アレイ基板（図示せず）を備える。アレイ基板には、Ｘ方向（以下、「水平方向」とも呼ぶ）に延びる複数の走査線１１２と、Ｙ方向（以下、「垂直方向」とも呼ぶ）に延びる複数の信号線１１４とがマトリックス状に配置され、その交点に、透明電極からなる画素電極（画素パターン）１１６と、スイッチング素子としての薄膜トランジスタ（ＴＦＴ）１１８とが形成されている。このＴＦＴ１１８のゲート電極は走査線１１２に接続され、ソース電極は信号線１１４に接続され、ドレイン電極は画素電極１１６に接続される。こうして、基板上に、上記走査線１１２，信号線１１４，画素電極１１６およびＴＦＴ１１８を備えるアクティブマトリックス部が構成されることになる。   The liquid crystal panel 110 includes an array substrate (not shown). The array substrate has a plurality of scanning lines 112 extending in the X direction (hereinafter also referred to as “horizontal direction”) and a plurality of signal lines 114 extending in the Y direction (hereinafter also referred to as “vertical direction”) in a matrix. A pixel electrode (pixel pattern) 116 made of a transparent electrode and a thin film transistor (TFT) 118 as a switching element are formed at the intersection. The gate electrode of the TFT 118 is connected to the scanning line 112, the source electrode is connected to the signal line 114, and the drain electrode is connected to the pixel electrode 116. Thus, an active matrix portion including the scanning line 112, the signal line 114, the pixel electrode 116, and the TFT 118 is formed on the substrate.

なお、本実施例では、図１に示すようにスイッチング素子（すなわち、ＴＦＴ１１８）としてＭＯＳ型のＦＥＴを使用しているが、スイッチング素子としてはバイポーラトランジスタ等の種々のスイッチング素子を使用することも可能である。また、液晶ディスプレイ１００は、アクティブマトリックス駆動方式を採っているが、単純マトリクス駆動方式等の他の駆動方式を採るものとしてもよい。   In this embodiment, as shown in FIG. 1, a MOS type FET is used as the switching element (that is, TFT 118). However, various switching elements such as bipolar transistors can be used as the switching element. It is. The liquid crystal display 100 employs an active matrix driving method, but may employ other driving methods such as a simple matrix driving method.

液晶パネル１１０は、図示はしないが、さらに、上記構成のアレイ基板に対向する対向電極が形成された対向基板を備え、アレイ基板と対向基板との間に、配向膜を介して液晶材料を保持している。   Although not shown, the liquid crystal panel 110 further includes a counter substrate in which a counter electrode facing the array substrate having the above structure is formed, and holds a liquid crystal material between the array substrate and the counter substrate via an alignment film. doing.

走査線駆動回路１２０は、Ｙ方向走査回路１２２を備える。Ｙ方向走査回路１２２は、液晶パネル１１０の備える各走査線１１２と接続されている。Ｙ方向走査回路１２２は、液晶ディスプレイ１００の外部から送られてくる垂直スタート信号Ｓ８と垂直クロック信号Ｓ９とを受信し、垂直スタート信号Ｓ８と垂直クロック信号Ｓ９とに基づいてアクティブマトリックス部を垂直方向に走査することにより、走査線１１２を順次選択する。   The scanning line driving circuit 120 includes a Y direction scanning circuit 122. The Y direction scanning circuit 122 is connected to each scanning line 112 included in the liquid crystal panel 110. The Y-direction scanning circuit 122 receives the vertical start signal S8 and the vertical clock signal S9 sent from the outside of the liquid crystal display 100, and moves the active matrix portion in the vertical direction based on the vertical start signal S8 and the vertical clock signal S9. By sequentially scanning, the scanning lines 112 are sequentially selected.

信号線駆動回路１３０は、液晶パネル１１０の備える各信号線１１４と接続されている。信号線駆動回路１３０は、Ｘ方向走査回路１４０とイネーブル制御部１５０とプリチャージ駆動回路１６０とを備える。   The signal line driving circuit 130 is connected to each signal line 114 included in the liquid crystal panel 110. The signal line driving circuit 130 includes an X-direction scanning circuit 140, an enable control unit 150, and a precharge driving circuit 160.

Ｘ方向走査回路１４０は、液晶ディスプレイ１００の外部から送られてくる水平スタート信号Ｓ６と水平クロック信号Ｓ７とを受信し、水平スタート信号Ｓ６と水平クロック信号Ｓ７とに基づいてアクティブマトリックス部を水平方向に走査することにより、信号線１１４を順次選択する。   The X-direction scanning circuit 140 receives a horizontal start signal S6 and a horizontal clock signal S7 sent from the outside of the liquid crystal display 100, and moves the active matrix portion in the horizontal direction based on the horizontal start signal S6 and the horizontal clock signal S7. By sequentially scanning the signal lines 114, the signal lines 114 are sequentially selected.

イネーブル制御部１５０は、ｎ（ｎは正の複数）個のアンド回路１５１，１５２，…，１５ｎを並べたもので、各アンド回路１５１〜１５ｎの第１の入力端子Ｔ１と、Ｘ方向走査回路１４０の備えるｎ個の出力端子Ｑ１,Ｑ２,Ｑｎとの間がそれぞれ接続されている。各アンド回路１５１〜１５ｎの第２の入力端子Ｔ２は、１本の線に結ばれて、液晶ディスプレイ１００の接続端子の一つであるイネーブル信号端子ＥＮＢＸと接続されている。各アンド回路１５１〜１５ｎの出力端子Ｔ３は、プリチャージ駆動回路１６０の後述するオア回路と接続されている。   The enable control unit 150 includes n (n is a plurality of positive numbers) AND circuits 151, 152,..., 15n, a first input terminal T1 of each AND circuit 151 to 15n, and an X-direction scanning circuit. The n output terminals Q1, Q2, and Qn included in 140 are connected to each other. The second input terminals T2 of the AND circuits 151 to 15n are connected to one line and connected to an enable signal terminal ENBX which is one of connection terminals of the liquid crystal display 100. The output terminals T3 of the AND circuits 151 to 15n are connected to an OR circuit (described later) of the precharge drive circuit 160.

プリチャージ駆動回路１６０は、ｎ個のオア回路１６１，１６２，…，１６ｎを並べたもので、各オア回路１６１〜１６ｎの第１の入力端子Ｔ４に、上記アンド回路１５１〜１５ｎの出力端子Ｔ３がそれぞれ接続されている。各オア回路１６１〜１６ｎの第２の入力端子Ｔ５は、１本の線に結ばれて、液晶ディスプレイ１００の接続端子の一つであるプリチャージタイミング信号端子ＰｒｅＣＨＧと接続されている。   The precharge driving circuit 160 includes n OR circuits 161, 162,..., 16n arranged side by side, and the first input terminal T4 of each of the OR circuits 161 to 16n is connected to the output terminal T3 of the AND circuits 151 to 15n. Are connected to each other. The second input terminal T5 of each of the OR circuits 161 to 16n is connected to one line and is connected to a precharge timing signal terminal PreCHG which is one of connection terminals of the liquid crystal display 100.

各オア回路１６１〜１６ｎの出力端子Ｔ３６は、３線に分岐されて、それぞれの分岐先に、液晶パネル１１０に形成されたスイッチング素子と同じＴＦＴ１７０が接続されている。詳細には、ＴＦＴ１７０のゲート電極と接続されている。なお、このＴＦＴ１７０を、液晶パネル１１０に形成されたＴＦＴ１１８と区別するために「走査ＴＦＴ」と呼ぶ。液晶パネル１１０に形成されたＴＦＴ１１８は、「画素ＴＦＴ」と呼ぶ。   The output terminals T36 of the OR circuits 161 to 16n are branched into three lines, and the same TFT 170 as the switching element formed in the liquid crystal panel 110 is connected to each branch destination. Specifically, it is connected to the gate electrode of the TFT 170. The TFT 170 is referred to as a “scanning TFT” in order to distinguish it from the TFT 118 formed on the liquid crystal panel 110. The TFT 118 formed on the liquid crystal panel 110 is referred to as a “pixel TFT”.

走査ＴＦＴ１７０のドレイン電極は、液晶パネル１１０の備える各信号線１１４と接続されている。すなわち、走査ＴＦＴ１７０は、信号線１１４と同じ数を備えている。したがって、走査ＴＦＴ１７０は３×ｎ個であることから、信号線１１４も３×ｎ個である。換言すれば、ｎは、信号線の数の１／３となる。すなわち、液晶パネル１１０を水平方向に３分割して駆動すべく、ｎは信号線の数の１／３としている。   The drain electrode of the scanning TFT 170 is connected to each signal line 114 included in the liquid crystal panel 110. That is, the scanning TFTs 170 have the same number as the signal lines 114. Therefore, since the number of scanning TFTs 170 is 3 × n, the number of signal lines 114 is also 3 × n. In other words, n is 1/3 of the number of signal lines. That is, n is 1/3 of the number of signal lines in order to drive the liquid crystal panel 110 by dividing it into three in the horizontal direction.

各走査ＴＦＴ１７０は、同じオア回路１６１〜１６ｎに接続されるグループ毎に、第１チャネル用の走査ＴＦＴ、第２チャネル用の走査ＴＦＴ、第３チャネル用の走査ＴＦＴと分けることができ、上記各グループの同じチャネル用の走査ＴＦＴのそれぞれが１本の線に結ばれて、グループ毎の各線は、液晶ディスプレイ１００のアナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３と接続されている。   Each scanning TFT 170 can be divided into a first channel scanning TFT, a second channel scanning TFT, and a third channel scanning TFT for each group connected to the same OR circuits 161 to 16n. Each of the scanning TFTs for the same channel of the group is connected to one line, and each line of each group is connected to the analog video terminals VID1, VID2, and VID3 of the liquid crystal display 100.

上記構成の液晶ディスプレイ１００によれば、Ｙ方向走査回路１２０２により走査線１１２を選択し、Ｘ方向走査回路１４０により信号線１１４を選択することにより、所望の画素ＴＦＴ１１８に対して、アナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３から送られてくる電気信号を送ることができる。この結果、液晶ディスプレイ１００においては、その画素ＴＦＴ１１８に対応する画素電極と対向電極との間に挟まれた領域の液晶のみが、電極間の電界を受けて配列を変え、１画素毎の液晶シャッタとして機能する。さらに、上記液晶ディスプレイ１００によれば、イネーブル信号端子ＥＮＢＸから水平書込みイネーブル信号Ｓ４を受けることにより、Ｘ方向走査回路１４０の各出力端子Ｑ１,Ｑ２,Ｑｎからの出力信号を有効とすることができる。また、プリチャージタイミング信号端子ＰｒｅＣＨＧからプリチャージタイミング信号Ｓ５を受けることにより、プリチャージタイミング信号Ｓ５から定まるプリチャージ期間において、プリチャージ電圧を各信号線１１４に印加することができる。   According to the liquid crystal display 100 having the above configuration, the scanning line 112 is selected by the Y-direction scanning circuit 1202 and the signal line 114 is selected by the X-direction scanning circuit 140, whereby the analog video terminal VID1 is connected to the desired pixel TFT 118. , VID2 and VID3 can be transmitted. As a result, in the liquid crystal display 100, only the liquid crystal in the region sandwiched between the pixel electrode corresponding to the pixel TFT 118 and the counter electrode changes its arrangement in response to the electric field between the electrodes, and the liquid crystal shutter for each pixel. Function as. Furthermore, according to the liquid crystal display 100, by receiving the horizontal write enable signal S4 from the enable signal terminal ENBX, the output signals from the output terminals Q1, Q2, and Qn of the X direction scanning circuit 140 can be validated. . Further, by receiving the precharge timing signal S5 from the precharge timing signal terminal PreCHG, a precharge voltage can be applied to each signal line 114 in the precharge period determined from the precharge timing signal S5.

Ａ２．映像出力装置の構成：
図２は、液晶ディスプレイ１００が接続される映像出力装置１０の構成を示す回路図である。図３は、映像出力装置１０が備える調整制御部６００の概略構成を示すブロック図である。調整制御部６００は、調整モード信号発生部６１０と、チャネル切替信号発生部６２０と、補正信号発生部６３０と、補正量決定部６４０と、極性反転検出部６５０と、２つの基準信号発生部６６０，６７０とを備えている。 A2. Configuration of video output device:
FIG. 2 is a circuit diagram showing a configuration of the video output device 10 to which the liquid crystal display 100 is connected. FIG. 3 is a block diagram illustrating a schematic configuration of the adjustment control unit 600 included in the video output device 10. The adjustment control unit 600 includes an adjustment mode signal generation unit 610, a channel switching signal generation unit 620, a correction signal generation unit 630, a correction amount determination unit 640, a polarity inversion detection unit 650, and two reference signal generation units 660. , 670.

調整制御部６００は、ＣＰＵとメモリと入出力ポート（いずれも図示しない）を備えるマイクロコンピュータとして構成されている。調整制御部６００の各機能部６１０，６２０，６３０，６４０，６５０，６６０，６７０の機能は、ＣＰＵがメモリに格納されたプログラムを実行することにより実現される。但し、調整制御部６００をハードウェアで実現するものとしてもよい。以下では、ある機能部の機能を実現するために調整制御部６００のＣＰＵが処理を実行することを、当該機能部がその処理を実行するという。なお、調整制御部６００および各機能部の機能については、後述する。   The adjustment control unit 600 is configured as a microcomputer including a CPU, a memory, and an input / output port (all not shown). The functions of the function units 610, 620, 630, 640, 650, 660, and 670 of the adjustment control unit 600 are realized by the CPU executing a program stored in the memory. However, the adjustment control unit 600 may be realized by hardware. Hereinafter, when the CPU of the adjustment control unit 600 executes a process in order to realize the function of a certain function unit, the function unit executes the process. The functions of the adjustment control unit 600 and each functional unit will be described later.

図２に示す映像出力装置１０は、液晶ディスプレイ１００に３チャネルの映像信号を供給する。具体的には、３チャネルの映像信号生成部２００，３００，４００は、図示しない映像処理回路から出力された３チャネルのデジタル映像信号Ｖ１〜Ｖ３から３チャネルのアナログ映像信号Ｓ１〜Ｓ３を生成し、生成したアナログ映像信号Ｓ１〜Ｓ３をそれぞれ液晶ディスプレイ１００のアナログ映像端子ＶＩＤ１〜ＶＩＤ３に出力する。   The video output device 10 shown in FIG. 2 supplies a 3-channel video signal to the liquid crystal display 100. Specifically, the 3-channel video signal generators 200, 300, and 400 generate 3-channel analog video signals S1 to S3 from 3-channel digital video signals V1 to V3 output from a video processing circuit (not shown). The generated analog video signals S1 to S3 are output to the analog video terminals VID1 to VID3 of the liquid crystal display 100, respectively.

３チャネルのデジタル映像信号Ｖ１〜Ｖ３は、それぞれ、Ｄ／Ａ変換部２１０，３１０，４１０によりアナログ信号に変換される。Ｄ／Ａ変換部２１０，３１０，４１０のそれぞれは、電流出力型のデジタル／アナログ変換器（Ｄ／Ａ変換器）２１２，３１２，４１２を有している。なお、Ｄ／Ａ変換器２１２，３１２，４１２には、デジタル信号に対応する出力電流値を決定するための２つの基準電圧が供給される。以下では、これらの基準電圧のうち、高電圧側の基準電圧を「上限基準電圧」と呼び、低電圧側の基準電圧を「下限基準電圧」と呼ぶ。   The three-channel digital video signals V1 to V3 are converted into analog signals by the D / A converters 210, 310, and 410, respectively. Each of the D / A converters 210, 310, and 410 has current output type digital / analog converters (D / A converters) 212, 312, and 412. Note that two reference voltages for determining an output current value corresponding to the digital signal are supplied to the D / A converters 212, 312, and 412. Hereinafter, among these reference voltages, the reference voltage on the high voltage side is referred to as the “upper limit reference voltage”, and the reference voltage on the low voltage side is referred to as the “lower limit reference voltage”.

Ｄ／Ａ変換器２１２，３１２，４１２が出力する電流信号は、オペアンプ２２２，３２２，４２２と抵抗２２４，３２４，４２４とにより構成された電流−電圧変換器（Ｉ−Ｖ変換器）２２０，３２０，４２０により電圧信号に変換される。電圧信号に変換されたアナログ映像信号Ｓ１〜Ｓ３は、液晶ディスプレイ１００のアナログ映像端子ＶＩＤ１〜ＶＩＤ３に出力される。なお、Ｉ−Ｖ変換器２２０，３２０，４２０において、入力電流値に対する出力電圧値の比率（Ｉ−Ｖ変換利得）は、抵抗２２４，３２４，４２４により決定される。そのため、これらの抵抗２２４，３２４，４２４としては、規格上同一のものが使用される。   Current signals output from the D / A converters 212, 312, and 412 are current-voltage converters (IV converters) 220 and 320 including operational amplifiers 222, 322, 422 and resistors 224, 324, 424, respectively. , 420 are converted into voltage signals. The analog video signals S1 to S3 converted into voltage signals are output to the analog video terminals VID1 to VID3 of the liquid crystal display 100. In the IV converters 220, 320, and 420, the ratio of the output voltage value to the input current value (IV conversion gain) is determined by the resistors 224, 324, and 424. Therefore, these resistors 224, 324, and 424 are identical in terms of standards.

Ｄ／Ａ変換部２１０，３１０，４１０のそれぞれは、Ｄ／Ａ変換器２１２，３１２，４１２のゲイン（増幅率）を調整するゲイン調整部２１４，３１４，４１４と、Ｄ／Ａ変換器２１２，３１２，４１２のオフセットを調整するオフセット調整部２１６，３１６，４１６とを有している。このように、Ｄ／Ａ変換器２１２，３１２，４１２のゲインとオフセットとを調整することにより、映像信号生成部２００，３００，４００が出力するアナログ映像信号Ｓ１〜Ｓ３のレベルが調整される。そのため、以下では、ゲインとオフセットとを「調整量」とも呼ぶ。また、映像信号生成部２００，３００，４００は、出力信号のレベルを調整する機能を有するため、それぞれ、「レベル調整部」ともいうことができる。   Each of the D / A converters 210, 310, and 410 includes gain adjusters 214, 314, and 414 that adjust gains (amplification factors) of the D / A converters 212, 312, and 412, and D / A converters 212, And offset adjustment units 216, 316, and 416 that adjust the offsets of 312 and 412. As described above, the levels of the analog video signals S1 to S3 output from the video signal generation units 200, 300, and 400 are adjusted by adjusting the gains and offsets of the D / A converters 212, 312, and 412. Therefore, hereinafter, the gain and the offset are also referred to as “adjustment amount”. Further, since the video signal generation units 200, 300, and 400 have a function of adjusting the level of the output signal, they can also be referred to as “level adjustment units”, respectively.

本実施例において、ゲイン調整部２１４，３１４，４１４とオフセット調整部２１６，３１６，４１６とは、アップダウンカウンタとＲ−２Ｒ型Ｄ／Ａ変換器とにより構成されている。そして、ゲイン調整部２１４，３１４，４１４は、それぞれ対応するＤ／Ａ変換器２１２，３１２，４１２に供給する上限基準電圧を変えることによりゲインの調整を行う。また、オフセット調整部２１６，３１６，４１６は、それぞれ対応するＤ／Ａ変換器２１２，３１２，４１２に供給する下限基準電圧を変えることによりオフセットの調整を行う。そのため、ゲインとオフセットとは、後述するように、入力されるパルス数に応じた量で補正される。なお、ゲイン調整部２１４，３１４，４１４とオフセット調整部２１６，３１６，４１６との構成は、Ｄ／Ａ変換器２１２，３１２，４１２のゲインとオフセットが変更可能であれば、他の構成を取ることも可能である。ゲイン調整部２１４，３１４，４１４とオフセット調整部２１６，３１６，４１６との構成によっては、ゲインとオフセットと入力信号の電圧やパルスの幅で直接設定することも可能である。この場合、ゲインとオフセットとの補正量は、所定の最小補正量の整数倍以外の値に設定することも可能となる。但し、ゲイン調整部２１４，３１４，４１４およびオフセット調整部２１６，３１６，４１６の構成をより簡略化するとともに、補正量の変更がより容易となる点で、パルス数に応じた量で補正を行うのがより好ましい。このように、補正量が最小補正量の整数倍とすることにより、デジタル的に補正量が変更できる。   In this embodiment, the gain adjusting units 214, 314, 414 and the offset adjusting units 216, 316, 416 are configured by an up / down counter and an R-2R type D / A converter. Then, the gain adjustment units 214, 314, and 414 adjust the gain by changing the upper limit reference voltages supplied to the corresponding D / A converters 212, 312, and 412, respectively. The offset adjustment units 216, 316, and 416 adjust the offset by changing the lower limit reference voltages supplied to the corresponding D / A converters 212, 312, and 412, respectively. Therefore, the gain and the offset are corrected by an amount corresponding to the number of input pulses, as will be described later. Note that the configurations of the gain adjustment units 214, 314, and 414 and the offset adjustment units 216, 316, and 416 are different as long as the gain and offset of the D / A converters 212, 312, and 412 can be changed. It is also possible. Depending on the configuration of the gain adjusting units 214, 314, 414 and the offset adjusting units 216, 316, 416, the gain, offset, input signal voltage, and pulse width can be set directly. In this case, the correction amount between the gain and the offset can be set to a value other than an integer multiple of the predetermined minimum correction amount. However, the configuration of the gain adjusting units 214, 314, 414 and the offset adjusting units 216, 316, 416 is further simplified, and correction is performed with an amount corresponding to the number of pulses in that the correction amount can be easily changed. Is more preferable. Thus, the correction amount can be changed digitally by setting the correction amount to an integral multiple of the minimum correction amount.

Ｄ／Ａ変換部２１０，３１０，４１０の前段には、入力切替スイッチ５１０，５２０，５３０が設けられている。入力切替スイッチ５１０，５２０，５３０は、調整制御部６００の調整モード信号発生部６１０（図３）から供給される調整量補正モード信号Ｃａｌを受け、各Ｄ／Ａ変換部２１０，３１０，４１０に送る信号を切り替える。調整量補正モード信号Ｃａｌがロウレベル（画像表示モード）の場合、入力切替スイッチ５１０，５２０，５３０は、各Ｄ／Ａ変換部２１０，３１０，４１０にデジタル映像信号Ｖ１〜Ｖ３を供給する。一方、調整量補正モード信号Ｃａｌがハイレベル（調整量補正モード）の場合、入力切替スイッチ５１０，５２０，５３０は、調整制御部６００の第１の基準信号発生部６６０が発生する第１の基準信号Ｖｒｅｆ１を各Ｄ／Ａ変換部２１０，３１０，４１０に供給する。   Input changeover switches 510, 520, and 530 are provided in front of the D / A conversion units 210, 310, and 410. The input change-over switches 510, 520, and 530 receive the adjustment amount correction mode signal Cal supplied from the adjustment mode signal generation unit 610 (FIG. 3) of the adjustment control unit 600, and input to each D / A conversion unit 210, 310, and 410. Switch the signal to send. When the adjustment amount correction mode signal Cal is at the low level (image display mode), the input changeover switches 510, 520, and 530 supply the digital video signals V1 to V3 to the D / A conversion units 210, 310, and 410, respectively. On the other hand, when the adjustment amount correction mode signal Cal is at a high level (adjustment amount correction mode), the input changeover switches 510, 520, 530 are the first reference signal generated by the first reference signal generation unit 660 of the adjustment control unit 600. The signal Vref1 is supplied to each D / A converter 210, 310, 410.

Ｉ−Ｖ変換器２２０，３２０，４２０の出力は、出力切替スイッチ６０４と接続されている。出力切替スイッチ６０４は、調整制御部６００のチャネル切替信号発生部６２０（図３）から供給される３つのチャネル指定信号ＣＨ１〜ＣＨ３に対応して、アナログ映像信号Ｓ１〜Ｓ３から１つのアナログ映像信号Ｓｘを選択する。例えば、チャネル指定信号ＣＨ１がハイレベルとなった場合には、第１のアナログ映像信号Ｓ１が選択される。出力切替スイッチ６０４により選択されたアナログ映像信号Ｓｘは、電圧比較器（コンパレータ）６０２に供給される。   The outputs of the IV converters 220, 320, and 420 are connected to the output changeover switch 604. The output changeover switch 604 corresponds to the three channel designation signals CH1 to CH3 supplied from the channel switching signal generation unit 620 (FIG. 3) of the adjustment control unit 600 and one analog video signal from the analog video signals S1 to S3. Select Sx. For example, when the channel designation signal CH1 becomes high level, the first analog video signal S1 is selected. The analog video signal Sx selected by the output changeover switch 604 is supplied to a voltage comparator (comparator) 602.

電圧比較器６０２には、出力切替スイッチ６０４により選択されたアナログ映像信号Ｓｘと、調整制御部６００の第２の基準信号発生部６７０が発生する第２の基準信号Ｖｒｅｆ２が供給される。電圧比較器６０２は、アナログ映像信号Ｓｘと第２の基準信号Ｖｒｅｆ２との電圧の高低を比較し、比較出力信号Ｖｃｏｍｐを出力する。電圧比較器６０２が出力する比較出力信号Ｖｃｏｍｐは、調整制御部６００の極性反転検出部６５０（図３）と、補正信号発生部６３０とに供給される。補正信号発生部６３０は比較出力信号Ｖｃｏｍｐを記憶部（図示しない）に格納し、チャネル指定信号ＣＨ１〜ＣＨ３のそれぞれの立ち下がりに同期して、記憶部に格納された比較出力信号Ｖｃｏｍｐを調整情報ＵＰ／ＤＯＷＮとして出力する。なお、アナログ映像信号Ｓｘは、第２の基準信号Ｖｒｅｆと比較対照される信号であるので、「対照信号」ともいうことができる。   The voltage comparator 602 is supplied with the analog video signal Sx selected by the output changeover switch 604 and the second reference signal Vref2 generated by the second reference signal generator 670 of the adjustment controller 600. The voltage comparator 602 compares the voltage levels of the analog video signal Sx and the second reference signal Vref2, and outputs a comparison output signal Vcomp. The comparison output signal Vcomp output from the voltage comparator 602 is supplied to the polarity inversion detection unit 650 (FIG. 3) and the correction signal generation unit 630 of the adjustment control unit 600. The correction signal generation unit 630 stores the comparison output signal Vcomp in a storage unit (not shown), and adjusts the comparison output signal Vcomp stored in the storage unit in synchronization with each falling edge of the channel designation signals CH1 to CH3. Output as UP / DOWN. Note that the analog video signal Sx is a signal to be compared with the second reference signal Vref, and thus can also be referred to as a “reference signal”.

なお、一般に、液晶ディスプレイは、直流電圧をかけ続けることにより焼き付き等の劣化が生じるおそれがある。そのため、本実施例では、液晶ディスプレイの劣化を抑制するため、映像信号生成部２００，３００，４００は、アナログ映像信号Ｓ１〜Ｓ３の極性を、垂直同期信号Ｖｓｙｎｃの立ち下がりのタイミングで交互に切り替える。これに合わせて、第２の基準信号発生部６７０は、第２の基準信号Ｖｒｅｆ２の極性を切り替える。なお、電圧比較器６０２は、このような極性の切替に応じて比較出力信号Ｖｃｏｍｐの出力のレベルを決定する。例えば、電圧比較器６０２として一般的なコンパレータを用いる場合、アナログ映像信号Ｓ１〜Ｓ３および第２の基準信号Ｖｒｅｆ２の極性が反転している期間において、コンパレータの出力を反転することにより比較出力信号Ｖｃｏｍｐが生成される。   In general, a liquid crystal display may be deteriorated such as image sticking by continuously applying a DC voltage. Therefore, in this embodiment, in order to suppress the deterioration of the liquid crystal display, the video signal generation units 200, 300, and 400 alternately switch the polarities of the analog video signals S1 to S3 at the falling timing of the vertical synchronization signal Vsync. . In accordance with this, the second reference signal generator 670 switches the polarity of the second reference signal Vref2. The voltage comparator 602 determines the output level of the comparison output signal Vcomp in accordance with such polarity switching. For example, when a general comparator is used as the voltage comparator 602, the comparison output signal Vcomp is obtained by inverting the output of the comparator during a period in which the polarities of the analog video signals S1 to S3 and the second reference signal Vref2 are inverted. Is generated.

ゲイン調整部２１４，３１４，４１４は、調整制御部６００から供給されるタイミング信号ＴＧ１〜ＴＧ３と調整情報ＵＰ／ＤＯＷＮとに基づいて、Ｄ／Ａ変換器２１２，３１２，４１２のゲインを補正する。具体的には、調整情報ＵＰ／ＤＯＷＮからゲインの補正方向を決定し、タイミング信号ＴＧ１〜ＴＧ３に応じたタイミングにおいてＤ／Ａ変換器２１２，３１２，４１２のゲインを補正する。例えば、アナログ映像信号Ｓ１〜Ｓ３の電圧が基準信号Ｖｒｅｆ２の電圧よりも高い場合、補正方向は減少方向に決定され、タイミング信号ＴＧ１〜ＴＧ３の立ち上がりにおいて、１ステップ分ゲインが下げられる。一方、アナログ映像信号Ｓ１〜Ｓ３の電圧が基準信号Ｖｒｅｆ２の電圧よりも低い場合、補正方向は増大方向と決定され、タイミング信号ＴＧ１〜ＴＧ３の立ち上がりにおいて、１ステップ分ゲインが上げられる。従って、タイミング信号ＴＧ１〜ＴＧ３の立ち上がりにおいて、アナログ映像信号Ｓ１〜Ｓ３は、基準信号Ｖｒｅｆ２に向かって調整される。なお、以下では、チャネル１のタイミング信号ＴＧ１が出力される期間、すなわち、チャネル１の次のチャネル（チャネル２）を指定するチャネル指定信号ＣＨ２がハイレベルとなっている期間を「チャネル１のゲイン補正期間」とも呼び、また、他のチャネルについても同様に呼ぶ。   The gain adjustment units 214, 314, and 414 correct the gains of the D / A converters 212, 312, and 412 based on the timing signals TG 1 to TG 3 and the adjustment information UP / DOWN supplied from the adjustment control unit 600. Specifically, the gain correction direction is determined from the adjustment information UP / DOWN, and the gains of the D / A converters 212, 312, and 412 are corrected at timings corresponding to the timing signals TG1 to TG3. For example, when the voltages of the analog video signals S1 to S3 are higher than the voltage of the reference signal Vref2, the correction direction is determined to decrease, and the gain is decreased by one step at the rising edge of the timing signals TG1 to TG3. On the other hand, when the voltages of the analog video signals S1 to S3 are lower than the voltage of the reference signal Vref2, the correction direction is determined to be an increasing direction, and the gain is increased by one step at the rising edge of the timing signals TG1 to TG3. Therefore, the analog video signals S1 to S3 are adjusted toward the reference signal Vref2 at the rise of the timing signals TG1 to TG3. In the following, a period in which the channel 1 timing signal TG1 is output, that is, a period in which the channel designation signal CH2 designating the next channel (channel 2) of the channel 1 is at a high level is referred to as “channel 1 gain”. It is also called “correction period”, and the other channels are called in the same way.

オフセット調整部２１６，３１６，４１６は、調整制御部６００から供給されるタイミング信号ＴＯ１〜ＴＯ３と調整情報ＵＰ／ＤＯＷＮとに基づいて、Ｄ／Ａ変換器２１２，３１２，４１２のオフセットを補正する。具体的には、調整情報ＵＰ／ＤＯＷＮからオフセットの補正方向を決定し、タイミング信号ＴＯ１〜ＴＯ３に応じたタイミングにおいてＤ／Ａ変換器２１２，３１２，４１２のオフセットを補正する。例えば、アナログ映像信号Ｓ１〜Ｓ３の電圧が基準信号Ｖｒｅｆ２の電圧よりも高い場合、補正方向は減少方向に決定され、タイミング信号ＴＯ１〜ＴＯ３の立ち上がりにおいて、１ステップ分オフセットが下げられる。一方、アナログ映像信号Ｓ１〜Ｓ３の電圧が基準信号Ｖｒｅｆ２の電圧よりも低い場合、補正方向は増大方向と決定され、タイミング信号ＴＯ１〜ＴＯ３の立ち上がりにおいて、１ステップ分オフセットが上げられる。従って、タイミング信号ＴＯ１〜ＴＯ３の立ち上がりにおいて、アナログ映像信号Ｓ１〜Ｓ３は、基準信号Ｖｒｅｆ２に向かって調整される。なお、以下では、チャネル１のタイミング信号ＴＯ１が出力される期間、すなわち、チャネル１の次のチャネル（チャネル２）を指定するチャネル指定信号ＣＨ２がハイレベルとなっている期間を「チャネル１のオフセット補正期間」とも呼び、また、他のチャネルについても同様に呼ぶ。   The offset adjustment units 216, 316, and 416 correct the offsets of the D / A converters 212, 312, and 412 based on the timing signals TO1 to TO3 and the adjustment information UP / DOWN supplied from the adjustment control unit 600. Specifically, the offset correction direction is determined from the adjustment information UP / DOWN, and the offsets of the D / A converters 212, 312, and 412 are corrected at timings corresponding to the timing signals TO1 to TO3. For example, when the voltages of the analog video signals S1 to S3 are higher than the voltage of the reference signal Vref2, the correction direction is determined to decrease, and the offset is decreased by one step at the rising edge of the timing signals TO1 to TO3. On the other hand, when the voltages of the analog video signals S1 to S3 are lower than the voltage of the reference signal Vref2, the correction direction is determined to increase and the offset is increased by one step at the rising edge of the timing signals TO1 to TO3. Accordingly, the analog video signals S1 to S3 are adjusted toward the reference signal Vref2 at the rise of the timing signals TO1 to TO3. In the following, a period in which the timing signal TO1 of the channel 1 is output, that is, a period in which the channel designation signal CH2 designating the next channel (channel 2) of the channel 1 is at a high level is referred to as “channel 1 offset. It is also called “correction period”, and the other channels are called in the same way.

上述のように、ゲイン調整部２１４，３１４，４１４とオフセット調整部２１６，３１６，４１６とをアップダウンカウンタとＤ／Ａ変換器とで構成した場合、調整情報ＵＰ／ＤＯＷＮをアップダウンカウンタの昇降制御入力に供給し、タイミング信号ＴＧ１〜ＴＧ３，ＴＯ１〜ＴＯ３をアップダウンカウンタのクロック入力に供給することにより、これらのゲイン調整部とオフセット調整部との機能を実現することができる。   As described above, when the gain adjustment units 214, 314, 414 and the offset adjustment units 216, 316, 416 are configured by the up / down counter and the D / A converter, the adjustment information UP / DOWN is raised and lowered by the up / down counter. By supplying the timing signals TG1 to TG3 and TO1 to TO3 to the clock input of the up / down counter by supplying them to the control input, the functions of these gain adjusting unit and offset adjusting unit can be realized.

調整制御部６００は、電圧比較器６０２から供給される比較出力信号Ｖｃｏｍｐと、外部から供給されるクロック信号ＣＬＫに基づいて、ゲイン調整部２１４，３１４，４１４とオフセット調整部２１６，３１６，４１６とを制御する。上述のように、Ｉ−Ｖ変換器２２０，３２０，４２０に使用される抵抗２２４，３２４，４２４は、規格上は同一であるが、その抵抗値は、個体差や周囲温度によって異なったものとなる可能性がある。また、Ｉ−Ｖ変換器２２０，３２０，４２０に使用されるオペアンプ２２２，３２２，４２２も、個体差や周囲温度によって、ゼロオフセット（＋と−の２つの入力が同電位のときの出力電圧）が異なったものとなる可能性がある。そのため、Ｉ−Ｖ変換器２２０，３２０，４２０のＩ−Ｖ変換利得やオフセットは、チャネルごとに異なる可能性がある。そこで、調整制御部６００が、ゲイン調整部２１４，３１４，４１４とオフセット調整部２１６，３１６，４１６とを制御することにより、チャネルごとのＩ−Ｖ変換利得やオフセットの差異の影響を低減する。   The adjustment control unit 600 includes gain adjustment units 214, 314, 414, offset adjustment units 216, 316, 416 based on the comparison output signal Vcomp supplied from the voltage comparator 602 and the clock signal CLK supplied from the outside. To control. As described above, the resistors 224, 324, and 424 used in the IV converters 220, 320, and 420 are the same in the standard, but their resistance values differ depending on individual differences and the ambient temperature. There is a possibility. The operational amplifiers 222, 322, and 422 used in the IV converters 220, 320, and 420 also have zero offset (output voltage when the two inputs + and-are at the same potential) due to individual differences and ambient temperature. May be different. Therefore, the IV conversion gain and offset of the IV converters 220, 320, and 420 may be different for each channel. Therefore, the adjustment control unit 600 controls the gain adjustment units 214, 314, 414 and the offset adjustment units 216, 316, 416, thereby reducing the influence of the difference in IV conversion gain and offset for each channel.

具体的には、極性反転検出部６５０（図３）は、電圧比較器６０２から供給される比較出力信号Ｖｃｏｍｐからアナログ映像信号Ｓｘと第２の基準信号Ｖｒｅｆ２との大小関係の反転（極性反転）を検出し、検出結果を補正量決定部６４０（図３）に供給する。補正量決定部６４０は、極性反転の検出結果に基づいて、補正量（すなわち、調整量の増減量）を決定する。補正信号発生部６３０（図３）は、タイミング信号ＴＧ１〜ＴＧ３，ＴＯ１〜ＴＯ３として、補正量決定部６４０により決定された補正量に応じたパルス信号を、ゲイン調整部２１４，３１４，４１４およびオフセット調整部２１６，３１６，４１６に送出する。なお、補正量決定部６４０による補正量の決定や、補正信号発生部６３０によるタイミング信号ＴＧ１〜ＴＧ３の生成については、後述する。後述するように、補正量決定部６４０は、極性反転の検出結果に基づいて、補正量を低減するので、「補正量低減部」ともいうことができる。また、本実施例では、極性反転検出部６５０は、電圧比較器６０２から供給される比較出力信号Ｖｃｏｍｐから極性反転を検出しているが、別個の電圧比較器からアナログ映像信号Ｓｘと第２の基準信号Ｖｒｅｆ２との大小関係の判定結果を取得するものとしてもよい。   Specifically, the polarity inversion detection unit 650 (FIG. 3) inverts the magnitude relationship between the analog video signal Sx and the second reference signal Vref2 from the comparison output signal Vcomp supplied from the voltage comparator 602 (polarity inversion). And the detection result is supplied to the correction amount determination unit 640 (FIG. 3). The correction amount determination unit 640 determines a correction amount (that is, an increase / decrease amount of the adjustment amount) based on the detection result of polarity inversion. The correction signal generation unit 630 (FIG. 3) outputs, as the timing signals TG1 to TG3 and TO1 to TO3, pulse signals corresponding to the correction amounts determined by the correction amount determination unit 640, the gain adjustment units 214, 314, 414, and the offset. The data is sent to the adjustment units 216, 316, and 416. The determination of the correction amount by the correction amount determination unit 640 and the generation of the timing signals TG1 to TG3 by the correction signal generation unit 630 will be described later. As will be described later, the correction amount determination unit 640 reduces the correction amount based on the detection result of polarity reversal, and thus can also be referred to as a “correction amount reduction unit”. In the present embodiment, the polarity inversion detection unit 650 detects the polarity inversion from the comparison output signal Vcomp supplied from the voltage comparator 602. However, the analog video signal Sx and the second video signal from the separate voltage comparator are detected. The determination result of the magnitude relationship with the reference signal Vref2 may be acquired.

このように、ゲインやオフセットを補正することにより、アナログ映像信号Ｓ１〜Ｓ３の電圧は、基準信号Ｖｒｅｆ２の電圧に略一致させられる。そのため、同一の入力信号が映像信号生成部２００，３００，４００に入力された場合の、アナログ映像信号Ｓ１〜Ｓ３の電圧は略等しくなり、アナログ映像信号Ｓ１〜Ｓ３の電圧の差によって生じるムラの発生を抑制することができる。   In this way, by correcting the gain and offset, the voltages of the analog video signals S1 to S3 are substantially matched with the voltage of the reference signal Vref2. Therefore, when the same input signal is input to the video signal generators 200, 300, and 400, the voltages of the analog video signals S1 to S3 are substantially equal, and unevenness caused by the difference in the voltages of the analog video signals S1 to S3 occurs. Occurrence can be suppressed.

映像出力装置１０は、また、リセット発生回路８００を備えている。リセット発生回路８００は、電源電圧Ｖｄｄの投入を受けて、調整制御部６００を構成するマイクロコンピュータに対してリセット信号Ｒｅｓｅｔを出力する。なお、本実施例では、リセット発生回路８００を映像出力装置１０に設けているが、調整制御部６００へのリセット信号Ｒｅｓｅｔの供給が可能であれば、リセット信号Ｒｅｓｅｔを外部から供給するものとしてもよい。   The video output device 10 also includes a reset generation circuit 800. The reset generation circuit 800 outputs a reset signal Reset to the microcomputer constituting the adjustment control unit 600 in response to the input of the power supply voltage Vdd. In the present embodiment, the reset generation circuit 800 is provided in the video output device 10, but the reset signal Reset may be supplied from the outside if the reset signal Reset can be supplied to the adjustment control unit 600. Good.

映像出力装置１０は、また、表示タイミング発生部９００を備えている。表示タイミング発生部９００は、クロック信号ＣＬＫと垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃとに基づいて、水平書込みイネーブル信号Ｓ４、プリチャージタイミング信号Ｓ５、水平スタート信号Ｓ６、水平クロック信号Ｓ７、垂直スタート信号Ｓ８、垂直クロック信号Ｓ９を生成する。そして、生成した信号Ｓ４〜Ｓ９を液晶ディスプレイ１００の所定の端子ＥＮＢＸ，ＰｒｅＣＨＧ，ＤＸ，ＣＬＸ，ＤＹ，ＣＬＹに出力する。   The video output device 10 also includes a display timing generation unit 900. The display timing generation unit 900 generates a horizontal write enable signal S4, a precharge timing signal S5, a horizontal start signal S6, a horizontal clock signal S7, a vertical start signal based on the clock signal CLK, the vertical synchronization signal Vsync, and the horizontal synchronization signal Hsync. S8, a vertical clock signal S9 is generated. Then, the generated signals S4 to S9 are output to predetermined terminals ENBX, PreCHG, DX, CLX, DY, and CLY of the liquid crystal display 100.

Ａ３．調整量補正処理：
図４は、調整制御部６００（図３）により実行される調整量補正処理を示すフローチャートである。本実施例の調整量補正処理は、調整量ごとに補正量が別個に変更される。図５は、調整量ごとに補正量を変更する補正実行処理を示すフローチャートである。図６は、本実施例において調整量が補正される様子を示すタイミングチャートである。 A3. Adjustment amount correction processing:
FIG. 4 is a flowchart showing an adjustment amount correction process executed by the adjustment control unit 600 (FIG. 3). In the adjustment amount correction process of this embodiment, the correction amount is changed separately for each adjustment amount. FIG. 5 is a flowchart showing a correction execution process for changing the correction amount for each adjustment amount. FIG. 6 is a timing chart showing how the adjustment amount is corrected in this embodiment.

図４のステップＳ１１０において、調整制御部６００は、リセット発生回路８００から供給されるリセット信号Ｒｅｓｅｔに基づいて、リセット状態が解除されたか否かを判定する。リセット状態が解除されていないと判定された場合、リセット状態が解除されるまでステップＳ１１０は繰り返し実行される。一方、リセット状態が解除されたと判定された場合、処理はステップＳ１２０に進み、調整量の補正が行われる。なお、後述するように、調整量の補正は、全調整量（３つのチャネルのゲインとオフセット）の補正を複数回繰り返すことにより実行される。以下では、全調整量の補正を行う一連の処理期間を補正サイクルとも呼ぶ。   In step S <b> 110 of FIG. 4, the adjustment control unit 600 determines whether the reset state has been released based on the reset signal Reset supplied from the reset generation circuit 800. When it is determined that the reset state is not released, step S110 is repeatedly executed until the reset state is released. On the other hand, when it is determined that the reset state is released, the process proceeds to step S120, and the adjustment amount is corrected. As will be described later, the adjustment amount is corrected by repeating the correction of all the adjustment amounts (the gains and offsets of the three channels) a plurality of times. Hereinafter, a series of processing periods in which all adjustment amounts are corrected is also referred to as a correction cycle.

ステップＳ１２０において、調整制御部６００は、調整モード信号発生部６１０から出力される調整量補正モード信号Ｃａｌをハイレベルにして、映像出力装置１０を調整量補正モードにする。   In step S120, the adjustment control unit 600 sets the adjustment amount correction mode signal Cal output from the adjustment mode signal generation unit 610 to high level, and sets the video output device 10 to the adjustment amount correction mode.

ステップＳ６００において、調整制御部６００の補正量決定部６４０は、補正量の初期化を行う。具体的には、各調整量（３つのチャネルのゲインおよびオフセット）に対してそれぞれ補正量の初期値（例えば、４ステップ）を設定する。補正量の初期値は、補正量決定部６４０に設けられた記憶部（図示しない）に格納される。   In step S600, the correction amount determination unit 640 of the adjustment control unit 600 initializes the correction amount. Specifically, initial values (for example, 4 steps) of correction amounts are set for the respective adjustment amounts (the gains and offsets of the three channels). The initial value of the correction amount is stored in a storage unit (not shown) provided in the correction amount determination unit 640.

次いで、ステップＳ６１０において、第１の基準信号発生部６６０は、第１の基準信号Ｖｒｅｆ１として黒基準データを出力し、第２の基準信号発生部６７０は、第２の基準信号Ｖｒｅｆ２として黒基準電圧を出力する。第１の基準信号発生部６６０が黒基準データを出力することにより、黒基準データは、入力切替スイッチ５１０，５２０，５３０を介して、Ｄ／Ａ変換器２１２，３１２，４１２に入力される。図６の例では、リセット信号Ｒｅｓｅｔがハイレベル（リセット解除）となる時刻ｔ２１において、調整量補正モード信号Ｃａｌがロウレベルからハイレベルに切り替わり（ステップＳ１２０）、Ｄ／Ａ変換器２１２，３１２，４１２への入力信号ＶＣ１〜ＶＣ３は、黒基準データとなる（ステップＳ６１０）。   Next, in step S610, the first reference signal generator 660 outputs black reference data as the first reference signal Vref1, and the second reference signal generator 670 outputs the black reference voltage as the second reference signal Vref2. Is output. When the first reference signal generator 660 outputs black reference data, the black reference data is input to the D / A converters 212, 312, and 412 via the input changeover switches 510, 520, and 530. In the example of FIG. 6, at time t21 when the reset signal Reset becomes high level (reset release), the adjustment amount correction mode signal Cal is switched from low level to high level (step S120), and the D / A converters 212, 312, 412 are switched. Input signals VC1 to VC3 are black reference data (step S610).

ステップＳ６２０において、調整制御部６００は、チャネル１のオフセットを補正する。具体的には、図５に示す補正実行処理を実行する。   In step S620, the adjustment control unit 600 corrects the offset of the channel 1. Specifically, the correction execution process shown in FIG. 5 is executed.

図５のステップＳ７１０では、極性反転検出部６５０は、チャネル１のオフセットが極性反転したか否かを判定する。極性反転が検出された場合は、処理はステップＳ７２０に進む。一方、極性反転が検出されなかった場合、処理はステップＳ７３０に進む。なお、いずれのチャネルにおいても、補正量の初期化（ステップＳ６００）を行った直後の最初のオフセット補正では、ステップＳ７１０による判定を行わず、処理はステップＳ７３０に進む。   In step S710 of FIG. 5, the polarity inversion detection unit 650 determines whether the polarity of the offset of the channel 1 has been inverted. If polarity inversion is detected, the process proceeds to step S720. On the other hand, if polarity inversion is not detected, the process proceeds to step S730. In any channel, in the first offset correction immediately after the initialization of the correction amount (step S600), the determination in step S710 is not performed, and the process proceeds to step S730.

ステップＳ７２０では、補正量決定部６４０が、チャネル１のオフセットの補正量を低減する。例えば、補正量が４ステップであった場合には補正量を２ステップに低減し、補正量が２ステップであった場合には補正量を１ステップに低減する。また、補正量が１ステップであった場合には、補正量を０ステップに低減する。ステップＳ７２０におけるオフセットの補正量の低減の後、処理はステップＳ７３０に進む。   In step S720, correction amount determination unit 640 reduces the correction amount of the offset of channel 1. For example, when the correction amount is 4 steps, the correction amount is reduced to 2 steps, and when the correction amount is 2 steps, the correction amount is reduced to 1 step. When the correction amount is 1 step, the correction amount is reduced to 0 step. After the offset correction amount is reduced in step S720, the process proceeds to step S730.

ステップＳ７３０では、補正量が０ステップとなっているか否かが判定される。補正量が０ステップとなっている場合、補正実行処理は終了し、処理は図４の調整量補正処理に戻される。一方、補正量が０ステップとなっていない場合、すなわち、補正量が１ステップ以上である場合には、処理はステップＳ７４０に進む。   In step S730, it is determined whether or not the correction amount is 0 step. If the correction amount is 0 steps, the correction execution process is terminated, and the process returns to the adjustment amount correction process of FIG. On the other hand, if the correction amount is not 0 step, that is, if the correction amount is 1 step or more, the process proceeds to step S740.

ステップＳ７４０において、補正信号発生部６３０は、チャネル１のオフセット補正量に応じてタイミング信号ＴＯ１を出力する。具体的には、図６に示すように、チャネル切替信号発生部６２０は、チャネル１に対応するチャネル指定信号ＣＨ１の波形の立ち上がりのタイミングで、出力切替スイッチ６０４によりチャネル１のアナログ映像信号Ｓ１を選択する。電圧比較器６０２は、チャネル１のアナログ信号Ｓ１と基準信号Ｖｒｅｆ２とに基づき比較出力信号Ｖｃｏｍｐを出力する。補正量決定部６４０は極性反転検出部６５０の出力に基づき補正量を低減する。補正信号発生部６３０は、比較出力信号Ｖｃｏｍｐを調整情報ＵＰ／ＤＯＷＮとして記憶部（図示しない）に格納するとともに、補正量決定部６４０が決定した補正量に基づきタイミング信号ＴＯ１を生成する。補正信号発生部６３０はチャネル指定信号ＣＨ１の立下りのタイミングでタイミング信号ＴＯ１と調整情報ＵＰ／ＤＯＷＮとを出力する。オフセット調整部２１６は、調整制御部から出力されたタイミング信号ＴＯ１と調整情報ＵＰ／ＤＯＷＮとに基づき、アナログ映像信号Ｓ１の電圧が黒基準電圧に近づくように、チャネル１のオフセットを補正する。以上で図５に示す補正実行処理は終了し、制御は図４の調整量補正処理に戻される。   In step S740, the correction signal generator 630 outputs the timing signal TO1 according to the offset correction amount of the channel 1. Specifically, as shown in FIG. 6, the channel switching signal generator 620 outputs the analog video signal S1 of channel 1 by the output selector switch 604 at the rising timing of the waveform of the channel designation signal CH1 corresponding to channel 1. select. The voltage comparator 602 outputs a comparison output signal Vcomp based on the analog signal S1 of the channel 1 and the reference signal Vref2. The correction amount determination unit 640 reduces the correction amount based on the output of the polarity inversion detection unit 650. The correction signal generation unit 630 stores the comparison output signal Vcomp as adjustment information UP / DOWN in a storage unit (not shown), and generates a timing signal TO1 based on the correction amount determined by the correction amount determination unit 640. The correction signal generator 630 outputs the timing signal TO1 and the adjustment information UP / DOWN at the falling timing of the channel designation signal CH1. The offset adjustment unit 216 corrects the offset of the channel 1 so that the voltage of the analog video signal S1 approaches the black reference voltage based on the timing signal TO1 output from the adjustment control unit and the adjustment information UP / DOWN. Thus, the correction execution process shown in FIG. 5 is completed, and the control is returned to the adjustment amount correction process of FIG.

図６の例では、調整情報ＵＰ／ＤＯＷＮは、補正サイクルｔｃ１においてアナログ映像信号Ｓ１の電圧が黒基準電圧よりも高くなっていることを示すハイレベルとなっている。そのため、チャネル１のオフセット調整部２１６では、オフセットが４ステップ分下げられる。一方、アナログ映像信号Ｓ１の電圧が黒基準電圧よりも低く、調整情報ＵＰ／ＤＯＷＮがロウレベルになっている場合、オフセットが４ステップ分上げられる。   In the example of FIG. 6, the adjustment information UP / DOWN is at a high level indicating that the voltage of the analog video signal S1 is higher than the black reference voltage in the correction cycle tc1. For this reason, the offset adjustment unit 216 of the channel 1 lowers the offset by 4 steps. On the other hand, when the voltage of the analog video signal S1 is lower than the black reference voltage and the adjustment information UP / DOWN is at a low level, the offset is increased by 4 steps.

また、極性反転検出部６５０は、チャネル１のオフセットの極性反転を検出する。具体的には、極性反転検出部６５０は、Ｄ／Ａ変換器２１２，３１２，４１２に黒基準信号が入力され、チャネル指定信号ＣＨ１がハイレベルとなっている期間（以下、「チャネル１のオフセット反転検出期間」と呼ぶ、また、他のチャネルについても同様に呼ぶ）における比較出力信号Ｖｃｏｍｐのレベルの変化を検出する。図６の例では、１番目の補正サイクルｔｃ１と２番目の補正サイクルｔｃ２とのいずれのオフセット反転検出期間においても、比較出力信号Ｖｃｏｍｐがハイレベルとなっている。そのため、１番目の補正サイクルｔｃ１と２番目の補正サイクルｔｃ２とでは、チャネル１のオフセット反転検出期間における比較出力信号Ｖｃｏｍｐのレベルに変化はなく、補正サイクルｔｃ２においてチャネル１のオフセットに極性反転は検出されない。   Also, the polarity inversion detection unit 650 detects the polarity inversion of the offset of the channel 1. Specifically, the polarity inversion detection unit 650 is a period during which the black reference signal is input to the D / A converters 212, 312, and 412 and the channel designation signal CH1 is at a high level (hereinafter referred to as “channel 1 offset”). A change in the level of the comparison output signal Vcomp in the “inversion detection period” and also in other channels is also detected. In the example of FIG. 6, the comparison output signal Vcomp is at the high level in any offset inversion detection period of the first correction cycle tc1 and the second correction cycle tc2. Therefore, in the first correction cycle tc1 and the second correction cycle tc2, there is no change in the level of the comparison output signal Vcomp in the offset inversion detection period of the channel 1, and polarity inversion is detected in the offset of the channel 1 in the correction cycle tc2. Not.

図５の補正実行処理から図４の調整量補正処理に制御が戻されると、ステップＳ６３０において、調整制御部６００は、チャネル２のオフセットを補正する。次いで、ステップＳ６４０において、調整制御部６００は、チャネル３のオフセットを補正する。なお、ステップＳ６３０，Ｓ６４０において実行される処理は、ステップＳ６２０において実行される補正実行処理（図５）と同様である。   When the control is returned from the correction execution process of FIG. 5 to the adjustment amount correction process of FIG. 4, the adjustment control unit 600 corrects the offset of the channel 2 in step S <b> 630. Next, in step S640, the adjustment control unit 600 corrects the offset of the channel 3. Note that the processing executed in steps S630 and S640 is the same as the correction execution processing (FIG. 5) executed in step S620.

ステップＳ６５０において、第１の基準信号発生部６６０は、第１の基準信号Ｖｒｅｆ１として白基準データを出力し、第２の基準信号発生部６７０は、第２の基準信号Ｖｒｅｆ２として白基準電圧を出力する。第１の基準信号発生部６６０が白基準データを出力することにより、白基準データは、入力切替スイッチ５１０，５２０，５３０を介して、Ｄ／Ａ変換器２１２，３１２，４１２に入力される。これにより、図６に示すように、Ｄ／Ａ変換器２１２，３１２，４１２への入力信号ＶＣ１〜ＶＣ３は、白基準データとなる。   In step S650, the first reference signal generator 660 outputs the white reference data as the first reference signal Vref1, and the second reference signal generator 670 outputs the white reference voltage as the second reference signal Vref2. To do. When the first reference signal generator 660 outputs the white reference data, the white reference data is input to the D / A converters 212, 312, and 412 via the input changeover switches 510, 520, and 530. As a result, as shown in FIG. 6, the input signals VC1 to VC3 to the D / A converters 212, 312, and 412 become white reference data.

次いで、ステップＳ６６０において、調整制御部６００は、チャネル１のゲインを補正する。   Next, in step S660, the adjustment control unit 600 corrects the gain of the channel 1.

図５のステップＳ７１０では、補正量決定部６４０は、チャネル１のゲインが極性反転したか否かを判定する。極性反転が検出された場合は、処理はステップＳ７２０に進む。一方、極性反転が検出されなかった場合、処理はステップＳ７３０に進む。なお、いずれのチャネルにおいても、補正量の初期化（ステップＳ６００）を行った直後の最初のゲイン補正では、ステップＳ７１０における判定を行わず、処理はステップＳ７３０に進む。   In step S710 of FIG. 5, the correction amount determination unit 640 determines whether or not the gain of the channel 1 is inverted in polarity. If polarity inversion is detected, the process proceeds to step S720. On the other hand, if polarity inversion is not detected, the process proceeds to step S730. In any channel, in the first gain correction immediately after the initialization of the correction amount (step S600), the determination in step S710 is not performed, and the process proceeds to step S730.

ステップＳ７２０では、補正量決定部６４０が、チャネル１のゲインの補正量を低減する。例えば、補正量が４ステップであった場合には補正量を２ステップに低減し、補正量が２ステップであった場合には補正量を１ステップに低減する。また、補正量が１ステップであった場合には、補正量を０ステップに低減する。ステップＳ７２０におけるゲインの補正量の低減の後、処理はステップＳ７３０に進む。   In step S720, the correction amount determination unit 640 reduces the gain correction amount of the channel 1. For example, when the correction amount is 4 steps, the correction amount is reduced to 2 steps, and when the correction amount is 2 steps, the correction amount is reduced to 1 step. When the correction amount is 1 step, the correction amount is reduced to 0 step. After reducing the gain correction amount in step S720, the process proceeds to step S730.

ステップＳ７３０では、補正量が０ステップとなっているか否かが判定される。補正量が０ステップとなっている場合、補正実行処理は終了し、処理は図４の調整量補正処理に戻される。一方、補正量が０ステップとなっていない場合、すなわち、補正量が１ステップ以上である場合には、処理はステップＳ７４０に進む。   In step S730, it is determined whether or not the correction amount is 0 step. If the correction amount is 0 steps, the correction execution process is terminated, and the process returns to the adjustment amount correction process of FIG. On the other hand, if the correction amount is not 0 step, that is, if the correction amount is 1 step or more, the process proceeds to step S740.

ステップＳ７４０において、補正信号発生部６３０は、チャネル１のゲイン補正量に応じてタイミング信号ＴＧ１を出力する。具体的には、図６に示すように、チャネル切替信号発生部６２０は、チャネル１に対応するチャネル指定信号ＣＨ１の波形の立ち上がりのタイミングで、出力切替スイッチ６０４によりチャネル１のアナログ映像信号Ｓ１を選択する。電圧比較器６０２は、チャネル１のアナログ信号Ｓ１と基準信号Ｖｒｅｆ２とに基づき比較出力信号Ｖｃｏｍｐを出力する。補正量決定部６４０は極性反転検出部６５０の出力に基づき補正量を低減する。補正信号発生部６３０は、比較出力信号Ｖｃｏｍｐを調整情報ＵＰ／ＤＯＷＮとして記憶部（図示しない）に格納するとともに、補正量決定部６４０が決定した補正量に基づきタイミング信号ＴＧ１を生成する。補正信号発生部６３０はチャネル指定信号ＣＨ１の立下りのタイミングでタイミング信号ＴＧ１と調整情報ＵＰ／ＤＯＷＮとを出力する。ゲイン調整部２１４は、調整制御部から出力されたタイミング信号ＴＧ１と調整情報ＵＰ／ＤＯＷＮとに基づき、アナログ映像信号Ｓ１の電圧が白基準電圧に近づくように、チャネル１のゲインを補正する。以上で図５に示す補正実行処理は終了し、制御は図４の調整量補正処理に戻される。   In step S740, the correction signal generation unit 630 outputs the timing signal TG1 according to the gain correction amount of the channel 1. Specifically, as shown in FIG. 6, the channel switching signal generator 620 outputs the analog video signal S1 of channel 1 by the output selector switch 604 at the rising timing of the waveform of the channel designation signal CH1 corresponding to channel 1. select. The voltage comparator 602 outputs a comparison output signal Vcomp based on the analog signal S1 of the channel 1 and the reference signal Vref2. The correction amount determination unit 640 reduces the correction amount based on the output of the polarity inversion detection unit 650. The correction signal generation unit 630 stores the comparison output signal Vcomp as adjustment information UP / DOWN in a storage unit (not shown) and generates the timing signal TG1 based on the correction amount determined by the correction amount determination unit 640. The correction signal generator 630 outputs the timing signal TG1 and the adjustment information UP / DOWN at the falling timing of the channel designation signal CH1. Based on the timing signal TG1 output from the adjustment control unit and the adjustment information UP / DOWN, the gain adjustment unit 214 corrects the gain of the channel 1 so that the voltage of the analog video signal S1 approaches the white reference voltage. Thus, the correction execution process shown in FIG. 5 is completed, and the control is returned to the adjustment amount correction process of FIG.

図６の例では、調整情報ＵＰ／ＤＯＷＮは、補正サイクルｔｃ１においてアナログ映像信号Ｓ１の電圧が白基準電圧よりも低くなっていることを示すロウレベルとなっている。そのため、チャネル１のゲイン調整部２１４では、ゲインが４ステップ分上げられる。一方、アナログ映像信号Ｓ１の電圧が白基準電圧よりも低く、調整情報ＵＰ／ＤＯＷＮがハイレベルになっている場合、ゲインが４ステップ分下げられる。   In the example of FIG. 6, the adjustment information UP / DOWN is at a low level indicating that the voltage of the analog video signal S1 is lower than the white reference voltage in the correction cycle tc1. Therefore, the gain adjustment unit 214 of channel 1 increases the gain by 4 steps. On the other hand, when the voltage of the analog video signal S1 is lower than the white reference voltage and the adjustment information UP / DOWN is at a high level, the gain is lowered by 4 steps.

また、極性反転検出部６５０は、チャネル１のゲインの極性反転を検出する。具体的には、極性反転検出部６５０は、Ｄ／Ａ変換器２１２，３１２，４１２に白基準データ（白色基準信号）が入力され、チャネル指定信号ＣＨ１がハイレベルとなっている期間（以下、「チャネル１のゲイン反転検出期間」と呼ぶ、また、他のチャネルについても同様に呼ぶ）における比較出力信号Ｖｃｏｍｐのレベルの変化を検出する。図６の例では、２つの補正サイクルｔｃ１，ｔｃ２のそれぞれのチャネル１のゲイン反転検出期間において、比較出力信号Ｖｃｏｍｐがいずれもロウレベルとなっている。そのため、１番目の補正サイクルｔｃ１と２番目の補正サイクルｔｃ２とでは、チャネル１のゲイン反転検出期間における比較出力信号Ｖｃｏｍｐのレベルに変化はなく、補正サイクルｔｃ２においてチャネル１のゲインに極性反転は検出されない。   The polarity inversion detection unit 650 detects the polarity inversion of the gain of the channel 1. Specifically, the polarity reversal detection unit 650 is a period during which the white reference data (white reference signal) is input to the D / A converters 212, 312, and 412 and the channel designation signal CH1 is at a high level (hereinafter, referred to as “the reference signal CH1”). A change in the level of the comparison output signal Vcomp is detected in the “channel 1 gain inversion detection period” and also in the other channels. In the example of FIG. 6, both the comparison output signals Vcomp are at the low level during the gain inversion detection period of the channel 1 of each of the two correction cycles tc1 and tc2. Therefore, in the first correction cycle tc1 and the second correction cycle tc2, there is no change in the level of the comparison output signal Vcomp in the gain inversion detection period of the channel 1, and polarity inversion is detected in the gain of the channel 1 in the correction cycle tc2. Not.

図５の補正実行処理から図４の調整量補正処理に制御が戻されると、ステップＳ６７０において、調整制御部６００は、チャネル２のゲインを補正する。次いで、ステップＳ６８０において、調整制御部６００は、チャネル３のゲインを補正する。なお、ステップＳ６７０，Ｓ６８０において実行される処理は、ステップＳ６６０において実行される補正実行処理（図５）と同様である。   When the control is returned from the correction execution process of FIG. 5 to the adjustment amount correction process of FIG. 4, the adjustment control unit 600 corrects the gain of the channel 2 in step S670. Next, in step S680, the adjustment control unit 600 corrects the gain of the channel 3. Note that the processing executed in steps S670 and S680 is the same as the correction execution processing (FIG. 5) executed in step S660.

ステップＳ６１０〜Ｓ６８０における各調整量の補正の後、ステップＳ６９０において、調整制御部６００は、全ての調整量の補正が完了したか否かを判定する。全調整量の補正が完了したか否かは、全ての調整量についての補正量が０ステップとなっているか否かにより判定することができる。全ての調整量についての補正量が０ステップとなっている場合、全調整量の補正が完了したと判断され、処理はステップＳ５１０に進む。一方、少なくとも１つの調整量についての補正量が０ステップとなっていない場合、全調整量の補正が完了していないと判断され、処理はステップＳ６１０に戻される。そして、全調整量の補正が完了したと判断されるまで、ステップＳ６１０〜Ｓ６９０が繰り返し実行される。   After the correction of each adjustment amount in steps S610 to S680, in step S690, the adjustment control unit 600 determines whether or not all the adjustment amounts have been corrected. Whether or not the correction of all the adjustment amounts has been completed can be determined based on whether or not the correction amounts for all the adjustment amounts are 0 steps. When the correction amounts for all the adjustment amounts are 0 steps, it is determined that all the adjustment amounts have been corrected, and the process proceeds to step S510. On the other hand, when the correction amount for at least one adjustment amount is not 0 step, it is determined that the correction of all the adjustment amounts has not been completed, and the process returns to step S610. Then, steps S610 to S690 are repeatedly executed until it is determined that the correction of all adjustment amounts has been completed.

以下では、図６に示すタイミングチャートに基づいて、調整量の補正処理の開始から全調整量の補正が完了するまでの過程を説明する。調整量の補正処理は、上述のように、リセット信号Ｒｅｓｅｔの立ち上がりのタイミング（時刻ｔ２１）において開始される。調整量補正処理（図４）が開始されると、各調整量の補正量は、４ステップに設定される（ステップＳ６００）。そして、各調整量に対して、４ステップの補正が行われる（ステップＳ６１０〜Ｓ６８０）。   In the following, the process from the start of the adjustment amount correction process until the correction of all the adjustment amounts is completed will be described based on the timing chart shown in FIG. As described above, the adjustment amount correction processing is started at the rising timing (time t21) of the reset signal Reset. When the adjustment amount correction process (FIG. 4) is started, the correction amount of each adjustment amount is set to 4 steps (step S600). Then, four-step correction is performed for each adjustment amount (steps S610 to S680).

図６の例では、４番目の補正サイクルｔｃ４におけるチャネル３のオフセット反転検出期間の比較出力信号Ｖｃｏｍｐのレベル（ロウレベル）は、３番目の補正サイクルｔｃ３のオフセット反転検出期間の比較出力信号Ｖｃｏｍｐのレベル（ハイレベル）と異なっている。すなわち、図６の例は、３番目の補正サイクルｔｃ３におけるチャネル３のオフセット反転検出期間に電圧比較器６０２に入力された基準信号Ｖｒｅｆ２とアナログ信号Ｓ３との電位差の極性に対し、４番目の補正サイクルｔｃ４におけるチャネル３のオフセット反転検出期間に電圧比較器６０２に入力された基準信号Ｖｒｅｆ２とアナログ信号Ｓ３との電位差の極性は異なることを表している。そのため、補正サイクルｔｃ４におけるチャネル３のオフセット補正開始時刻ｔ２３において、極性反転が検出されたと判定され（図５のステップＳ７１０）、チャネル３のオフセットの補正量は、２ステップに変更される（ステップＳ７２０）。   In the example of FIG. 6, the level (low level) of the comparison output signal Vcomp in the offset inversion detection period of the channel 3 in the fourth correction cycle tc4 is the level of the comparison output signal Vcomp in the offset inversion detection period of the third correction cycle tc3. (High level) is different. That is, in the example of FIG. 6, the fourth correction is performed with respect to the polarity of the potential difference between the reference signal Vref2 and the analog signal S3 input to the voltage comparator 602 during the offset inversion detection period of the channel 3 in the third correction cycle tc3. This indicates that the polarity of the potential difference between the reference signal Vref2 and the analog signal S3 input to the voltage comparator 602 during the offset inversion detection period of the channel 3 in the cycle tc4 is different. Therefore, it is determined that polarity inversion is detected at the offset correction start time t23 of the channel 3 in the correction cycle tc4 (step S710 in FIG. 5), and the correction amount of the offset of the channel 3 is changed to two steps (step S720). ).

このようにチャネル３のオフセットの補正量が２ステップに変更されることにより、時刻ｔ２３から始まるチャネル３のオフセット反転検出期間に続くオフセット補正期間において、タイミング信号ＴＯ３として２個のパルスが出力される。同様に、時刻ｔ２４から始まるチャネル２のゲイン反転検出期間に続くゲイン補正期間では、先の補正後に極性反転が発生しているため、タイミング信号ＴＧ２として２個のパルスが出力される。   Thus, by changing the offset correction amount of channel 3 to two steps, two pulses are output as timing signal TO3 in the offset correction period following the offset inversion detection period of channel 3 starting from time t23. . Similarly, in the gain correction period following the gain inversion detection period of channel 2 starting from time t24, since polarity inversion has occurred after the previous correction, two pulses are output as the timing signal TG2.

一方、補正サイクルｔｃ４において極性反転が発生していない他の調整量（チャネル１および２のオフセットと、チャネル１および３のゲイン）については、４番目の補正サイクルｔｃ４の各オフセット反転検出期間に続くオフセット補正期間においてタイミング信号ＴＯ１，ＴＯ２，ＴＧ１，ＴＧ３として４個のパルスが出力される。そして、５番目の補正サイクルｔｃ５においてこれらの調整量には極性反転が発生し、補正量が２ステップに変更される。   On the other hand, with respect to other adjustment amounts (offsets of channels 1 and 2 and gains of channels 1 and 3) in which polarity inversion does not occur in the correction cycle tc4, each offset inversion detection period of the fourth correction cycle tc4 follows. In the offset correction period, four pulses are output as timing signals TO1, TO2, TG1, and TG3. In the fifth correction cycle tc5, polarity inversion occurs in these adjustment amounts, and the correction amount is changed to two steps.

補正サイクルｔｃ６においては、チャネル３のオフセットとチャネル２のゲインとに極性反転が生じる。そのため、チャネル３のオフセットとチャネル２のゲインとのそれぞれの補正量は、１ステップに変更される。一方、補正サイクルｔｃ６において極性反転が生じていない他の調整量（チャネル１および２のオフセットと、チャネル１および３のゲイン）については、補正量の変更は行われず、それぞれ２ステップの補正が行われる。   In the correction cycle tc6, polarity inversion occurs between the offset of the channel 3 and the gain of the channel 2. Therefore, each correction amount of the offset of channel 3 and the gain of channel 2 is changed to one step. On the other hand, with respect to other adjustment amounts (channel 1 and 2 offset and channel 1 and 3 gain) in which polarity inversion does not occur in the correction cycle tc6, the correction amount is not changed, and correction is performed in two steps. Is called.

次いで、７番目の補正サイクルｔｃ７において、他の調整量（チャネル１および２のオフセットと、チャネル１および３のゲイン）についても極性反転が発生し、補正量は１ステップに変更されて、全ての補正量が１ステップとなる。   Next, in the seventh correction cycle tc7, polarity inversion occurs for other adjustment amounts (offsets of channels 1 and 2 and gains of channels 1 and 3), and the correction amount is changed to one step. The correction amount is one step.

その後、８番目の補正サイクルｔｃ８においてはどの調整量も極性反転せず、全ての調整量は１ステップずつ補正され、９番目の補正サイクルｔｃ９において極性反転が全ての調整量について発生する。そのため、この補正サイクルｔｃ９の各補正期間において、全調整量の補正量は０ステップに変更される。   Thereafter, in the eighth correction cycle tc8, none of the adjustment amounts are inverted in polarity, all the adjustment amounts are corrected one step at a time, and in the ninth correction cycle tc9, polarity inversion occurs for all the adjustment amounts. Therefore, in each correction period of this correction cycle tc9, the correction amount of all adjustment amounts is changed to 0 steps.

このように全調整量の補正量が０ステップに変更された補正サイクルｔｃ９の終端の時点ｔ２９において、全調整量の補正が完了したと判定され（図４のステップＳ６９０）、調整量補正モード信号Ｃａｌはロウレベルに変更され（ステップＳ５１０）、調整量補正処理は終了する。   In this way, at the end time t29 of the correction cycle tc9 in which the correction amount of the total adjustment amount is changed to 0 step, it is determined that the correction of the total adjustment amount is completed (step S690 in FIG. 4), and the adjustment amount correction mode signal Cal is changed to a low level (step S510), and the adjustment amount correction process is terminated.

図７は、オフセットを補正することによりアナログ映像信号と第２の基準信号Ｖｒｅｆ２との電圧の差（誤差電圧）が低減される様子を示す説明図である。図７の横軸は、補正の開始からの経過時間を示し、縦軸は誤差電圧を示している。経過時間の単位は、３つのチャネルのオフセットとゲインが補正される１補正サイクル分の時間（単位補正時間）ｔｃ、すなわち、図４のステップＳ６１０〜Ｓ６８０が１回実行される時間である。縦軸の単位はｍＶである。   FIG. 7 is an explanatory diagram showing how the voltage difference (error voltage) between the analog video signal and the second reference signal Vref2 is reduced by correcting the offset. The horizontal axis in FIG. 7 indicates the elapsed time from the start of correction, and the vertical axis indicates the error voltage. The unit of the elapsed time is a time (unit correction time) tc for one correction cycle in which the offset and gain of the three channels are corrected, that is, a time for executing steps S610 to S680 in FIG. 4 once. The unit of the vertical axis is mV.

図７において、丸で示したグラフは、本実施例を適用した例を示している。三角で示したグラフは、初期の補正量を２ステップとした例を示し、四角で示したグラフは、補正量の変更を行わない例を示している。図７の例では、初期（オフセット補正前）の誤差電圧は−４３ｍＶとなっている。そして、１ステップのオフセット補正でオフセットが２ｍＶ変化する。そのため、２ステップのオフセット補正でオフセットが４ｍＶ変化し、４ステップのオフセット補正でオフセットが８ｍＶ変化する。なお、図７のグラフは、１チャネル分のオフセットの補正が行われる様子を示しており、簡単のため、当該チャネルのオフセットと同様に他の調整量が極性反転するものとして図示している。   In FIG. 7, the graph indicated by a circle shows an example in which this embodiment is applied. A graph indicated by a triangle indicates an example in which the initial correction amount is two steps, and a graph indicated by a square indicates an example in which the correction amount is not changed. In the example of FIG. 7, the initial error voltage (before offset correction) is −43 mV. Then, the offset changes by 2 mV by one-step offset correction. Therefore, the offset is changed by 4 mV by the offset correction of 2 steps, and the offset is changed by 8 mV by the offset correction of 4 steps. Note that the graph of FIG. 7 shows how offset correction for one channel is performed. For the sake of simplicity, it is illustrated that the polarity of other adjustment amounts is reversed similarly to the offset of the channel.

本実施例を適用した場合、補正の開始から６ｔｃ経過するまで、４ステップのオフセット補正が行われる。すなわち、ステップＳ６１０〜Ｓ６８０が６回繰り返される。この期間において、オフセットが高くなり誤差電圧は上昇する。そして、補正の開始から６ｔｃ経過の後、極性反転が検出されて補正量が２ステップに変更される。このとき、比較出力信号Ｖｃｏｍｐのレベルは初期（ｔｃ＝０）から反転している。そのため、オフセットの補正方向は反転し、オフセットが低くなり誤差電圧が低下する。この２ステップのオフセット補正が２ｔｃ行われると（ステップＳ６１０〜Ｓ６８０が２回繰り返されると）、極性反転が検出される。そして、さらに１ステップのオフセット補正が２ｔｃ行われると（ステップＳ６１０〜Ｓ６８０が２回繰り返されると）、オフセットが高くなり誤差電圧が上昇し、極性反転が検出される。このように、本実施例を適用した場合、−４３ｍＶの誤差電圧は、１０ｔｃの期間の間に幅２ｍＶの範囲に補正される。以下では、このように、誤差電圧が１ステップ当たりの補正量（基本補正量）２ｍＶの範囲に入ることを、「収束する」と言う。   When this embodiment is applied, four-step offset correction is performed until 6 tc elapses from the start of correction. That is, steps S610 to S680 are repeated six times. During this period, the offset increases and the error voltage increases. Then, after 6 tc has elapsed from the start of correction, polarity inversion is detected and the correction amount is changed to two steps. At this time, the level of the comparison output signal Vcomp is inverted from the initial stage (tc = 0). Therefore, the offset correction direction is reversed, the offset is lowered, and the error voltage is lowered. When this two-step offset correction is performed for 2 tc (when steps S610 to S680 are repeated twice), polarity inversion is detected. When one-step offset correction is further performed for 2 tc (when steps S610 to S680 are repeated twice), the offset increases, the error voltage increases, and polarity inversion is detected. Thus, when this embodiment is applied, the error voltage of −43 mV is corrected to a range of 2 mV in width during the period of 10 tc. Hereinafter, when the error voltage falls within the range of the correction amount (basic correction amount) of 2 mV per step in this way is referred to as “convergence”.

一方、図７において三角で示すグラフに示すように、初期の補正量を２ステップとした場合、収束するまでに１２ｔｃの時間を要する。さらに、四角で示すグラフに示すように、補正量を変えず補正量を１ステップとした場合、収束するまでに２２ｔｃの時間を要する。   On the other hand, as shown in the graph indicated by the triangle in FIG. 7, when the initial correction amount is 2 steps, it takes 12 tc to converge. Furthermore, as shown in the graph shown by the square, when the correction amount is set to one step without changing the correction amount, it takes 22 tc to converge.

このように、本実施例では、調整量に極性反転が生じた場合、すなわち、映像信号生成部２００，３００，４００の出力信号Ｓ１〜Ｓ３が基準信号Ｖｒｅｆ２に到達した場合、単位補正時間内におけるオフセットやゲインの補正量が低減される。そのため、オフセットやゲインの補正精度を十分に高く維持したまま、オフセットやゲインの補正時間、すなわち、図６に示す準備期間を短縮することが可能となる。そのため、表示ムラの抑制を十分かつ速やかに行うことが可能となる。   As described above, in this embodiment, when polarity inversion occurs in the adjustment amount, that is, when the output signals S1 to S3 of the video signal generation units 200, 300, and 400 reach the reference signal Vref2, they are within the unit correction time. The amount of offset and gain correction is reduced. Therefore, the offset and gain correction time, that is, the preparation period shown in FIG. 6 can be shortened while maintaining the offset and gain correction accuracy sufficiently high. For this reason, it is possible to sufficiently and quickly suppress display unevenness.

また、本実施例においては、３チャネルの映像信号生成部２００，３００，４００の出力信号Ｓ１〜Ｓ３をそのまま電圧比較器６０２において比較することにより、オフセットやゲインの補正方向を決定している。そのため、Ａ／Ｄ変換器などを用いて補正量を決定する場合よりも回路規模をより小さくすることができ、映像出力装置１０の装置全体をより簡略化することができる。このように装置全体をより簡略化することにより、装置全体の小型化や１チップ化が容易となる。   In this embodiment, the output signals S1 to S3 of the three-channel video signal generation units 200, 300, and 400 are directly compared in the voltage comparator 602, thereby determining the offset and gain correction directions. Therefore, the circuit scale can be made smaller than when the correction amount is determined using an A / D converter or the like, and the entire apparatus of the video output apparatus 10 can be further simplified. By further simplifying the entire apparatus in this way, the entire apparatus can be easily reduced in size or made into one chip.

また、本実施例では、補正量は、初期の４ステップから、２ステップ、１ステップへと２回にわたって順次低減されていが、補正量の低減回数や低減パターンは、必ずしもこの限りでない。補正量の低減回数は、１以上の任意の回数とすることができる。たとえば、初期補正量を２ステップとし、次に補正量を１ステップとしてもよい。また、補正量を、４ステップから１ステップまで１ステップずつ低減するものとしてもよい。但し、補正量の低減がより容易となる点で、低減後の補正量を低減前の補正量の１／２とするのがより好ましい。特に、本実施例のように、補正量に応じた数のパルスで調整量の補正を行う場合、パルス信号を通過させるフリップフロップ回路の段数を増やすことでパルス数の低減を行うことができるので、低減後の補正量を低減前の補正量の１／２とするのがより好ましい。   In this embodiment, the correction amount is sequentially reduced twice from the initial four steps to two steps and one step, but the number of correction amounts and the reduction pattern are not necessarily limited to this. The number of correction amount reductions can be any number greater than or equal to one. For example, the initial correction amount may be two steps, and then the correction amount may be one step. Further, the correction amount may be reduced step by step from 4 steps to 1 step. However, it is more preferable that the correction amount after the reduction is ½ of the correction amount before the reduction in that the correction amount can be reduced more easily. In particular, when the adjustment amount is corrected with the number of pulses corresponding to the correction amount as in the present embodiment, the number of pulses can be reduced by increasing the number of stages of the flip-flop circuit that passes the pulse signal. It is more preferable that the correction amount after reduction is ½ of the correction amount before reduction.

本実施例では、このように、補正量の変更を調整量ごとに行うことにより、全ての調整量に極性反転が生じるまで補正を中断することなく補正を行うことができる。そのため、より短い時間で調整量の補正を行うことが可能となる。   In this embodiment, the correction amount is changed for each adjustment amount as described above, so that the correction can be performed without interruption until the polarity inversion occurs in all the adjustment amounts. For this reason, the adjustment amount can be corrected in a shorter time.

Ｂ．変形例：
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。 B. Variations:
The present invention is not limited to the above-described examples and embodiments, and can be implemented in various modes without departing from the gist thereof. For example, the following modifications are possible.

Ｂ１．変形例１：
上記実施例では、液晶ディスプレイ１００は画面を３チャネルに分割して駆動しているが、画面を分割するチャネル数は、２以上の整数であれば任意の数（２，６，１２等）とすることができる。この場合、映像出力装置には、チャネル数に対応した数の映像信号生成部が設けられ、映像出力装置の構成および調整量補正処理の内容はチャネル数に応じて適宜変更される。また、上記各実施例において、液晶ディスプレイの画面の分割方向を水平方向としているが、画面の分割方向を垂直方向とすることもできる。 B1. Modification 1:
In the above embodiment, the liquid crystal display 100 is driven by dividing the screen into three channels, but the number of channels dividing the screen is an arbitrary number (2, 6, 12, etc.) as long as it is an integer of 2 or more. can do. In this case, the video output device is provided with the number of video signal generation units corresponding to the number of channels, and the configuration of the video output device and the content of the adjustment amount correction process are appropriately changed according to the number of channels. In each of the above embodiments, the screen division direction of the liquid crystal display is the horizontal direction, but the screen division direction may be the vertical direction.

Ｂ２．変形例２：
上記実施例では、液晶ディスプレイ１００としてノーマリブラック型のものを用いているが、液晶ディスプレイとしてノーマリホワイト型のものを用いることも可能である。この場合、ゲインは、黒色の基準信号が出力されている際に調整され、オフセットは、白色の基準信号が出力されている際に調整される。 B2. Modification 2:
In the above embodiment, a normally black type liquid crystal display 100 is used, but a normally white type liquid crystal display can also be used. In this case, the gain is adjusted when the black reference signal is output, and the offset is adjusted when the white reference signal is output.

Ｂ３．変形例３：
上記実施例では、調整制御部６００の第２の基準信号発生部６７０が第２の基準信号Ｖｒｅｆ２を出力しているが、複数のチャネルのいずれか１つのチャネルのアナログ映像信号を第２の基準信号として使用することも可能である。この場合、電圧比較器６０２は、基準となるチャネルのアナログ映像信号と、他のチャネルのアナログ映像信号と電圧の高低を比較し、比較出力信号Ｖｃｏｍｐを出力する。例えば、基準となるチャネルをチャネル１とした場合、アナログ映像信号Ｓ１と、アナログ映像信号Ｓ２およびアナログ映像信号Ｓ３から選択された映像信号とが、電圧比較器６０２に入力される。そして、チャネル２およびチャネル３についてオフセットとゲインとの調整が行われる。このようにしても、複数のチャネルの調整レベルを合わせることが可能となる。但し、オフセットとゲインとをより適切な値に調整することが可能である点で、上記実施例の構成を取るのがより好ましい。 B3. Modification 3:
In the above embodiment, the second reference signal generation unit 670 of the adjustment control unit 600 outputs the second reference signal Vref2, but the analog video signal of any one of a plurality of channels is used as the second reference signal. It can also be used as a signal. In this case, the voltage comparator 602 compares the analog video signal of the reference channel with the analog video signal of the other channel, and outputs a comparison output signal Vcomp. For example, when the reference channel is channel 1, the analog video signal S1 and a video signal selected from the analog video signal S2 and the analog video signal S3 are input to the voltage comparator 602. Then, the offset and gain are adjusted for channel 2 and channel 3. This also makes it possible to adjust the adjustment levels of a plurality of channels. However, it is more preferable to adopt the configuration of the above embodiment in that the offset and gain can be adjusted to more appropriate values.

Ｂ４．変形例４：
上記実施例では、図６に示すように、電源オン時の準備期間における調整量補正処理の後、調整量の補正を行っていないが、調整量の補正は、映像の表示が行われない期間であれば適宜行うことができる。例えば、調整量の補正を垂直帰線期間、入力される映像信号の切替時、あるいは、スタンバイモード（待機モード）からの復帰時に行うものとしてもよい。 B4. Modification 4:
In the above embodiment, as shown in FIG. 6, the adjustment amount is not corrected after the adjustment amount correction process in the power-on preparation period. However, the adjustment amount is corrected during a period in which no video is displayed. If so, it can be appropriately performed. For example, the adjustment amount may be corrected at the time of the vertical blanking period, switching of the input video signal, or returning from the standby mode (standby mode).

なお、準備期間における調整量補正処理の後、垂直帰線期間に調整量の補正を行う場合、調整量に大きな変動はないと考えられ、また垂直帰線期間中に確実に調整を終了させるため、補正量の変更を行わず１ステップの補正を行うのがより好ましい。また、垂直帰線期間のみにおいて、調整量の補正を行うことも可能である。この場合、調整量の補正をより速やかに完了させるため、上記各実施例と同様に、初期補正量を２ステップ以上（例えば、４ステップ）として、上記の補正量調整処理を行うのが好ましい。   Note that when the adjustment amount is corrected in the vertical blanking period after the adjustment amount correction process in the preparation period, it is considered that there is no large variation in the adjustment amount, and the adjustment is reliably completed during the vertical blanking period. It is more preferable to perform one-step correction without changing the correction amount. It is also possible to correct the adjustment amount only in the vertical blanking period. In this case, in order to complete the correction of the adjustment amount more quickly, it is preferable that the correction amount adjustment process is performed with the initial correction amount set to 2 steps or more (for example, 4 steps) as in the above embodiments.

一方、スタンバイモードからの復帰時には、各種レジスタの設定等、映像を表示するための準備作業が行われるため、十分な準備期間をとることができる。また、調整量は、スタンバイモード中に大きく変動あるいは初期化されている可能性がある。そのため、スタンバイモードからの復帰時等においては、初期補正量を２ステップ以上（例えば、４ステップ）として、上記の補正量調整処理を行うのが好ましい。   On the other hand, when returning from the standby mode, preparation operations for displaying video such as setting of various registers are performed, so that a sufficient preparation period can be taken. Further, the adjustment amount may be largely changed or initialized during the standby mode. Therefore, when returning from the standby mode or the like, it is preferable to perform the above-described correction amount adjustment processing with the initial correction amount set to two steps or more (for example, four steps).

Ｂ５．変形例５：
上記実施例では、調整量に極性反転が生じた際に補正量の低減を行っているが、補正量の低減は、必ずしも極性反転が生じた際に行うものとする必要はない。例えば、調整量の補正開始直後の所定期間においては、大きな補正量で調整量を増減し、所定期間経過後には、より小さな補正量で調整量を増減するものとしてもよい。また、電源オン時あるいはスタンバイモードからの復帰時の準備期間においては、大きな補正量で調整量を増減し、垂直帰線期間では、より小さな補正量で調整量を増減するものとしてもよい。一般に、調整量の補正が行われる期間のうち、先の期間の補正量よりも、後の期間の補正量が小さくされれば良い。このようにしても、先の期間においては大きな補正量により調整量が増減され、後の期間においては小さな補正量により調整量が増減されるので、より速やかに調整量を補正するとともに、調整量の補正精度を高くすることが可能となる。但し、大きな補正量で調整量が増減される期間をより短くすることが可能である点で、調整量に極性反転が生じた際に補正量の低減を行うのがより好ましい。 B5. Modification 5:
In the above embodiment, the correction amount is reduced when the polarity inversion occurs in the adjustment amount. However, the correction amount does not necessarily have to be reduced when the polarity inversion occurs. For example, the adjustment amount may be increased or decreased by a large correction amount in a predetermined period immediately after the start of correction of the adjustment amount, and the adjustment amount may be increased or decreased by a smaller correction amount after the predetermined period has elapsed. Further, the adjustment amount may be increased or decreased with a large correction amount during the preparation period when the power is turned on or when returning from the standby mode, and the adjustment amount may be increased or decreased with a smaller correction amount during the vertical blanking period. In general, it is only necessary that the correction amount in the later period is smaller than the correction amount in the previous period in the period in which the adjustment amount is corrected. Even in this case, the adjustment amount is increased / decreased by a large correction amount in the previous period, and the adjustment amount is increased / decreased by a small correction amount in the subsequent period. It is possible to increase the correction accuracy. However, it is more preferable to reduce the correction amount when polarity inversion occurs in the adjustment amount because the period during which the adjustment amount is increased or decreased with a large correction amount can be shortened.

Ｂ６．変形例６：
上記実施例では、Ｄ／Ａ変換器２１２，３１２，４１２のゲインおよびオフセットを調整することにより、出力信号（アナログ映像信号）Ｓ１〜Ｓ３のレベルを調整する調整量の補正を行っているが、ゲインとオフセットとのいずれか一方だけを補正して調整量の補正を行うものとしてもよい。 B6. Modification 6:
In the above embodiment, the gain and offset of the D / A converters 212, 312, and 412 are adjusted to correct the adjustment amount for adjusting the levels of the output signals (analog video signals) S1 to S3. The adjustment amount may be corrected by correcting only one of the gain and the offset.

Ｂ７．変形例７：
上記実施例では、Ｄ／Ａ変換器２１２，３１２，４１２のゲインおよびオフセットを補正することにより、出力信号Ｓ１〜Ｓ３のレベルを調整する調整量の補正を行っているが、一般に出力信号Ｓ１〜Ｓ３のレベル調整の調整量を補正することが可能であれば、他の構成をとることも可能である。例えば、アナログ映像信号を入力とするレベル調整部を用いて、出力信号のレベルを調整することも可能である。この場合、ゲインの調整は、アナログ乗算器やプログラマブルゲインアンプ等により行うことができ、オフセットの調整は、オペアンプで構成されたアナログ加算器等により行うことも可能である。 B7. Modification 7:
In the above embodiment, the gain and offset of the D / A converters 212, 312, and 412 are corrected to correct the adjustment amount for adjusting the levels of the output signals S1 to S3. If it is possible to correct the adjustment amount of the level adjustment in S3, other configurations can be adopted. For example, it is possible to adjust the level of the output signal using a level adjustment unit that receives an analog video signal. In this case, the gain can be adjusted by an analog multiplier, a programmable gain amplifier, or the like, and the offset can be adjusted by an analog adder constituted by an operational amplifier.

Ｂ８．変形例８：
上記実施例における、液晶ディスプレイ１００と映像出力装置１０とをプロジェクタに使用することも可能である。液晶ディスプレイ１００をプロジェクタにおいて光を変調する液晶パネルとして使用し、映像出力装置１０から液晶パネルに映像信号を供給することにより、プロジェクタの小型化と投写映像における表示ムラの抑制との両立を図るとともに、映像が表示されるまでの準備期間の短縮、あるいは、調整量の補正精度の向上を図ることが可能となる。 B8. Modification 8:
It is also possible to use the liquid crystal display 100 and the video output device 10 in the above embodiment for a projector. By using the liquid crystal display 100 as a liquid crystal panel that modulates light in the projector and supplying a video signal from the video output device 10 to the liquid crystal panel, both miniaturization of the projector and suppression of display unevenness in the projected video are achieved. Therefore, it is possible to shorten the preparation period until the video is displayed or to improve the correction accuracy of the adjustment amount.

Ｂ９．変形例９：
上記実施例では、液晶ディスプレイ１００を用いているが、本発明は、映像信号のレベルに応じて個々の画素の光学状態が決定され、一画面を複数のチャネルに分割して駆動する表示装置であれば、任意の表示装置に適用することが可能である。本発明は、例えば、有機ＥＬ（Electro-Luminescence）ディスプレイや、プラズマディスプレイに適用することも可能である。 B9. Modification 9:
In the above embodiment, the liquid crystal display 100 is used, but the present invention is a display device in which the optical state of each pixel is determined according to the level of the video signal, and one screen is divided into a plurality of channels and driven. If there is, it can be applied to any display device. The present invention can also be applied to, for example, an organic EL (Electro-Luminescence) display or a plasma display.

また、上記実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。   In the above embodiment, a part of the configuration realized by hardware may be replaced by software, and conversely, a part of the configuration realized by software may be replaced by hardware. Good.

本発明の一実施例としての映像出力装置が接続される液晶ディスプレイの構成を示す回路図。1 is a circuit diagram showing a configuration of a liquid crystal display to which a video output device as one embodiment of the present invention is connected. 液晶ディスプレイが接続される映像出力装置の構成を示す回路図。The circuit diagram which shows the structure of the video output apparatus to which a liquid crystal display is connected. 映像出力装置が備える調整制御部の概略構成を示すブロック図。The block diagram which shows schematic structure of the adjustment control part with which a video output device is provided. 調整制御部により実行される調整量補正処理を示すフローチャート。The flowchart which shows the adjustment amount correction process performed by the adjustment control part. ステップＳ６２０において実行される補正実行処理を示すフローチャート。The flowchart which shows the correction execution process performed in step S620. 調整制御部が調整量補正処理を実行している際の映像出力装置の内部の信号の変化を示すタイミングチャート。6 is a timing chart illustrating changes in signals inside the video output device when the adjustment control unit is executing adjustment amount correction processing. オフセットを補正することによりアナログ映像信号と第２の基準信号との電圧の差が低減される様子を示す説明図。Explanatory drawing which shows a mode that the voltage difference of an analog video signal and a 2nd reference signal is reduced by correct | amending offset.

符号の説明Explanation of symbols

１０…映像出力装置
１００…液晶ディスプレイ
１１０…液晶パネル
１１２…走査線
１１４…信号線
１１６…画素電極
１１８…画素ＴＦＴ
１２０…走査線駆動回路
１２２…Ｙ方向走査回路
１３０…信号線駆動回路
１４０…Ｘ方向走査回路
１５０…イネーブル制御部
１５１〜１５ｎ…アンド回路
１６０…プリチャージ駆動回路
１６１〜１６ｎ…オア回路
１７０…走査ＴＦＴ
２００，３００，４００…映像信号生成部
２１０，３１０，４１０…Ｄ／Ａ変換部
２１２，３１２，４１２…Ｄ／Ａ変換器
２１４，３１４，４１４…ゲイン調整部
２１６，３１６，４１６…オフセット調整部
２２０，３２０，４２０…Ｉ−Ｖ変換器
２２２，３２２，４２２…オペアンプ
２２４，３２４，４２４…抵抗
５１０，５２０，５３０…入力切替スイッチ
６００…調整制御部
６０２…電圧比較器
６０４…出力切替スイッチ
６１０…調整モード信号発生部
６２０…チャネル切替信号発生部
６３０…補正信号発生部
６４０…補正量決定部
６５０…極性反転検出部
６６０…第１の基準信号発生部
６７０…第２の基準信号発生部
８００…リセット発生回路
９００…表示タイミング発生部
ＣＬＫ…クロック信号
ＥＮＢＸ…イネーブル信号端子
ＰｒｅＣＨＧ…プリチャージタイミング信号端子
ＶＩＤ１〜ＶＩＤ３…アナログ映像端子
Ｖｓｙｎｃ…垂直同期信号
Ｈｓｙｎｃ…水平同期信号
Ｃａｌ…調整量補正モード信号
Ｖｒｅｆ１…第１の基準信号
Ｖｒｅｆ２…第２の基準信号
ＣＨ１〜ＣＨ３…チャネル指定信号
Ｖ１〜Ｖ３…デジタル映像信号
ＶＣ１〜ＶＣ３…入力信号
Ｓ１〜Ｓ３…アナログ映像信号
Ｓ４…イネーブル信号
Ｓ５…プリチャージタイミング信号
Ｓ６…水平スタート信号
Ｓ７…水平クロック信号
Ｓ８…垂直スタート信号
Ｓ９…垂直クロック信号
Ｓｘ…アナログ映像信号
Ｖｃｏｍｐ…比較出力信号
ＴＧ１〜ＴＧ３…タイミング信号
ＴＯ１〜ＴＯ３…タイミング信号
ＵＰ／ＤＯＷＮ…調整情報
Ｒｅｓｅｔ…リセット信号
Ｖｄｄ…電源電圧 DESCRIPTION OF SYMBOLS 10 ... Video output device 100 ... Liquid crystal display 110 ... Liquid crystal panel 112 ... Scanning line 114 ... Signal line 116 ... Pixel electrode 118 ... Pixel TFT
DESCRIPTION OF SYMBOLS 120 ... Scan line drive circuit 122 ... Y direction scan circuit 130 ... Signal line drive circuit 140 ... X direction scan circuit 150 ... Enable control part 151-15n ... AND circuit 160 ... Precharge drive circuit 161-16n ... OR circuit 170 ... Scan TFT
200, 300, 400 ... Video signal generation unit 210, 310, 410 ... D / A conversion unit 212, 312, 412 ... D / A converter 214, 314, 414 ... Gain adjustment unit 216, 316, 416 ... Offset adjustment unit 220, 320, 420 ... IV converters 222, 322, 422 ... operational amplifiers 224, 324, 424 ... resistors 510, 520, 530 ... input changeover switch 600 ... adjustment control unit 602 ... voltage comparator 604 ... output changeover switch 610 ... adjustment mode signal generator 620 ... channel switching signal generator 630 ... correction signal generator 640 ... correction amount determiner 650 ... polarity inversion detector 660 ... first reference signal generator 670 ... second reference signal generator 800 ... Reset generation circuit 900 ... Display timing generator CLK ... Clock signal ENBX ... Enable Signal terminal PreCHG: precharge timing signal terminals VID1 to VID3: analog video terminals Vsync ... vertical synchronization signal Hsync ... horizontal synchronization signal Cal ... adjustment amount correction mode signal Vref1 ... first reference signal Vref2 ... second reference signal CH1- CH3 ... Channel designation signal V1 to V3 ... Digital video signal VC1 to VC3 ... Input signal S1 to S3 ... Analog video signal S4 ... Enable signal S5 ... Precharge timing signal S6 ... Horizontal start signal S7 ... Horizontal clock signal S8 ... Vertical start signal S9: Vertical clock signal Sx: Analog video signal Vcomp: Comparison output signal TG1-TG3: Timing signal TO1-TO3: Timing signal UP / DOWN ... Adjustment information Reset ... Reset signal Vdd ... Power supply voltage

Claims (9)

一画面を複数のチャネルに分割して駆動する表示装置に映像信号を出力する映像出力装置であって、
前記複数のチャネルのそれぞれについて設けられ、チャネル毎に入力される映像信号のレベルを調整して前記表示装置に出力する複数のレベル調整部と、
前記映像信号を前記表示装置に出力しない非表示期間において、前記レベル調整部のそれぞれに第１の基準信号を入力する基準信号入力部と、
前記第１の基準信号を入力した際に前記レベル調整部から出力される対照信号のそれぞれを、前記第１の基準信号に対応する第２の基準信号と比較して、前記対照信号が前記第２の基準信号に向かって調整されるように前記レベル調整部のそれぞれの調整量を増大あるいは減少させる調整量補正部と、
前記調整量の補正が行われる期間のうち、第１の期間における前記調整量の増減量よりも、前記第１の期間の後の第２の期間における前記調整量の増減量を小さくする増減量低減部と
を備え、
前記第１の期間は、前記対照信号が前記第２の基準信号に到達するまでの期間であり、前記第２の期間は、前記到達の後の期間であり、
前記調整量補正部は、前記対照信号のそれぞれと前記第２の基準信号とを比較し、前記対照信号と前記第２の基準信号との大小関係を判定する信号比較器を有しており、
前記増減量低減部は、前記信号比較器により判定された前記対照信号と前記第２の基準信号との大小関係が反転した場合に、前記対照信号が前記第２の基準信号に到達したと判断して前記増減量を低減し、前記大小関係が反転するまでは、前記第１，第２の各々の期間における前記増減量は一定である
映像出力装置。 A video output device that outputs a video signal to a display device that is driven by dividing one screen into a plurality of channels,
A plurality of level adjustment units provided for each of the plurality of channels, for adjusting a level of a video signal input for each channel and outputting the level to the display device;
In a non-display period in which the video signal is not output to the display device, a reference signal input unit that inputs a first reference signal to each of the level adjustment units;
Each of the reference signals output from the level adjustment unit when the first reference signal is input is compared with a second reference signal corresponding to the first reference signal, and the reference signal is the first reference signal. An adjustment amount correction unit that increases or decreases each adjustment amount of the level adjustment unit so as to be adjusted toward the reference signal of 2;
Increase / decrease amount that makes the increase / decrease amount of the adjustment amount in the second period after the first period smaller than the increase / decrease amount of the adjustment amount in the first period in the period in which the adjustment amount is corrected. With a reduction section,
The first period is a period until said control signal reaches the second reference signal, the second period of time, Ri period der after the arrival,
The adjustment amount correction unit includes a signal comparator that compares each of the reference signals with the second reference signal and determines a magnitude relationship between the reference signal and the second reference signal.
The increase / decrease reduction unit determines that the reference signal has reached the second reference signal when the magnitude relationship between the reference signal and the second reference signal determined by the signal comparator is inverted. The video output device in which the increase / decrease amount in each of the first and second periods is constant until the increase / decrease amount is reduced and the magnitude relationship is reversed . 請求項１記載の映像出力装置であって、
前記増減量は、前記調整量として補正しうる最小補正量の整数倍であって、
前記増減量低減部は、前記最小補正量に対する倍率を低減することにより前記増減量を低減する
映像出力装置。 The video output device according to claim 1 Symbol placement,
The increase / decrease amount is an integral multiple of the minimum correction amount that can be corrected as the adjustment amount,
The increase / decrease amount reduction unit reduces the increase / decrease amount by reducing a magnification with respect to the minimum correction amount. 請求項２記載の映像出力装置であって、
前記調整量補正部は、前記増減量に応じた数のパルスを前記レベル調整部に供給し、
前記レベル調整部は、前記パルスの入力ごとに前記最小補正量で前記調整量を増減する
映像出力装置。 The video output device according to claim 2 ,
The adjustment amount correction unit supplies a number of pulses corresponding to the increase / decrease amount to the level adjustment unit,
The level adjustment unit increases or decreases the adjustment amount by the minimum correction amount for each input of the pulse. 請求項３記載の映像出力装置であって、
前記増減量低減部は、前記倍率を前記到達の前の１／２倍にすることにより前記増減量を低減する
映像出力装置。 The video output device according to claim 3 ,
The said increase / decrease amount reduction part reduces the said increase / decrease amount by making the said magnification 1/2 time before the said reach | attainment. 請求項１ないし４のいずれか記載の映像出力装置であって、
前記レベル調整部のそれぞれは、
映像入力信号であるデジタル信号をアナログ信号に変換するデジタル／アナログ変換器を備え、
前記調整量補正部は、前記デジタル／アナログ変換器におけるゲインおよびオフセットの少なくとも一つを調整することにより前記映像信号のレベルの調整を行う
映像出力装置。 The video output device according to any one of claims 1 to 4 ,
Each of the level adjustment units
It has a digital / analog converter that converts a digital signal that is a video input signal into an analog signal,
The adjustment amount correction unit adjusts the level of the video signal by adjusting at least one of a gain and an offset in the digital / analog converter. 請求項１ないし５のいずれか記載の映像出力装置であって、
前記非表示期間は、前記表示装置における表示開始前の準備期間を含み、
前記調整量補正部による調整量の増減は、前記準備期間中に複数回実行される
映像出力装置。 The video output device according to any one of claims 1 to 5 ,
The non-display period includes a preparation period before display start in the display device,
Increase / decrease of the adjustment amount by the adjustment amount correction unit is executed a plurality of times during the preparation period. 請求項１ないし６のいずれか記載の映像出力装置であって、
前記非表示期間は、垂直帰線期間を含む
映像出力装置。 The video output device according to any one of claims 1 to 6 ,
The non-display period includes a vertical blanking period. 一画面を複数のチャネルに分割して駆動する表示装置と、前記表示装置に映像信号を出力する映像出力装置とを有するプロジェクタであって、
前記映像出力装置は、
前記複数のチャネルのそれぞれについて設けられ、前記表示装置に出力する映像信号のレベルを調整する複数のレベル調整部と、
前記映像信号を前記表示装置に出力しない非表示期間において、前記レベル調整部のそれぞれに第１の基準信号を入力する基準信号入力部と、
前記第１の基準信号を入力した際に前記レベル調整部から出力される対照信号のそれぞれを、前記第１の基準信号に対応する第２の基準信号と比較して、前記対照信号が前記第２の基準信号に向かって調整されるように前記レベル調整部のそれぞれの調整量を増大あるいは減少させる調整量補正部と、
前記調整量の補正が行われる期間のうち、第１の期間における前記調整量の増減量よりも、前記第１の期間の後の第２の期間における前記調整量の増減量を小さくする増減量低減部と
を備え、
前記第１の期間は、前記対照信号が前記第２の基準信号に到達するまでの期間であり、前記第２の期間は、前記到達の後の期間であり、
前記調整量補正部は、前記対照信号のそれぞれと前記第２の基準信号とを比較し、前記対照信号と前記第２の基準信号との大小関係を判定する信号比較器を有しており、
前記増減量低減部は、前記信号比較器により判定された前記対照信号と前記第２の基準信号との大小関係が反転した場合に、前記対照信号が前記第２の基準信号に到達したと判断して前記増減量を低減し、前記大小関係が反転するまでは、前記第１，第２の各期間における前記増減量は一定である
プロジェクタ。 A projector having a display device that is driven by dividing one screen into a plurality of channels, and a video output device that outputs a video signal to the display device,
The video output device
A plurality of level adjusters provided for each of the plurality of channels, for adjusting a level of a video signal output to the display device;
In a non-display period in which the video signal is not output to the display device, a reference signal input unit that inputs a first reference signal to each of the level adjustment units;
Each of the reference signals output from the level adjustment unit when the first reference signal is input is compared with a second reference signal corresponding to the first reference signal, and the reference signal is the first reference signal. An adjustment amount correction unit that increases or decreases each adjustment amount of the level adjustment unit so as to be adjusted toward the reference signal of 2;
Increase / decrease amount that makes the increase / decrease amount of the adjustment amount in the second period after the first period smaller than the increase / decrease amount of the adjustment amount in the first period in the period in which the adjustment amount is corrected With a reduction section,
The first period is a period until said control signal reaches the second reference signal, the second period of time, Ri period der after the arrival,
The adjustment amount correction unit includes a signal comparator that compares each of the reference signals with the second reference signal and determines a magnitude relationship between the reference signal and the second reference signal.
The increase / decrease reduction unit determines that the reference signal has reached the second reference signal when the magnitude relationship between the reference signal and the second reference signal determined by the signal comparator is inverted. Then, the increase / decrease amount in each of the first and second periods is constant until the increase / decrease amount is reduced and the magnitude relationship is reversed . 一画面を複数のチャネルに分割して駆動する表示装置に映像信号を出力する映像出力方法であって、
前記映像信号を前記表示装置に出力しない非表示期間において、前記複数のチャネルのそれぞれについて設けられ、前記表示装置に出力する映像信号のレベルを調整する複数のレベル調整部のそれぞれに第１の基準信号を入力し、
前記第１の基準信号を入力した際に前記レベル調整部から出力される対照信号のそれぞれを、前記第１の基準信号に対応する第２の基準信号と比較して、前記対照信号が前記第２の基準信号に向かって調整されるように前記レベル調整部のそれぞれの調整量を増大あるいは減少させ、
前記調整量の補正が行われる期間のうち、前記対照信号が前記第２の基準信号に到達するまでの期間である第１の期間における前記調整量の増減量よりも、前記到達後の期間である第２の期間における前記調整量の増減量を小さくし、
前記第１の期間における前記調整量の増減量は一定であり、前記第２の期間における前記調整量の増減量は一定である
映像出力方法。 A video output method for outputting a video signal to a display device that is driven by dividing one screen into a plurality of channels,
In a non-display period in which the video signal is not output to the display device, a first reference is provided to each of the plurality of level adjustment units that are provided for each of the plurality of channels and adjust the level of the video signal output to the display device. Input signal,
Each of the reference signals output from the level adjustment unit when the first reference signal is input is compared with a second reference signal corresponding to the first reference signal, and the reference signal is the first reference signal. Increasing or decreasing the respective adjustment amount of the level adjustment unit so that the adjustment is performed toward the reference signal of 2;
Of the period in which the adjustment amount is corrected, the increase / decrease amount of the adjustment amount in the first period, which is the period until the reference signal reaches the second reference signal, in the period after the arrival. Decrease the increase / decrease amount of the adjustment amount in a second period ,
The video output method , wherein the increase / decrease amount of the adjustment amount in the first period is constant, and the increase / decrease amount of the adjustment amount in the second period is constant .

Images