JP5506737B2 - 信号伝送回路 - Google Patents

信号伝送回路 Download PDF

Info

Publication number
JP5506737B2
JP5506737B2 JP2011118749A JP2011118749A JP5506737B2 JP 5506737 B2 JP5506737 B2 JP 5506737B2 JP 2011118749 A JP2011118749 A JP 2011118749A JP 2011118749 A JP2011118749 A JP 2011118749A JP 5506737 B2 JP5506737 B2 JP 5506737B2
Authority
JP
Japan
Prior art keywords
signal
signal wiring
hole
pin
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011118749A
Other languages
English (en)
Other versions
JP2012248653A (ja
Inventor
諭 村岡
正義 柳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2011118749A priority Critical patent/JP5506737B2/ja
Priority to US13/481,013 priority patent/US20120302075A1/en
Publication of JP2012248653A publication Critical patent/JP2012248653A/ja
Application granted granted Critical
Publication of JP5506737B2 publication Critical patent/JP5506737B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10295Metallic connector elements partly mounted in a hole of the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電気信号を伝送する信号配線を実装する信号配線基板に関する。
近年、電子機器の高性能化に伴い、電子機器が実装しているLSI(Large Scale Integration)などの電子部品間の信号伝送速度は、3年毎に2倍程度の割合で高速化している。特にサーバ、ルータ等の大容量データ処理装置で用いられるバックプレーンでは、2013年頃に電気伝送の限界である25Gbps(Giga bit per second)を超える伝送速度が要求されると予測されている。
信号伝送速度が速くなると、LSI間の信号伝送経路であるプリント基板配線と基板間を接続するコネクタにおける伝送損失が増大する。特に、プリント基板配線とコネクタピンを接続するスルーホールでは、その不連続な形状により反射波が発生して伝送損失が増大する。この反射波はノイズとなり、伝送可能距離が短くなったり、伝送情報のビット誤り率が上昇したりする要因になる。
そこで、プリント基板配線とコネクタピンを接続するスルーホールの不連続な形状を修正して反射波が生じない形状にして、ノイズの増加を低減する必要がある。
下記特許文献1には、貫通スルーホール基板において、スルーホールの信号伝送に寄与しないスタブ部分をドリルにより切削するバックドリルを施すことにより、反射波を低減する技術が記載されている。
下記特許文献2には、貼り合せ基板によりスタブ部分の長さを短くする技術が記載されている。
下記特許文献3には、信号配線と接続するコネクタピンのみ表面実装用のものを用いてコネクタを構成することにより、スルーホールを使用せず反射を最小化する技術が開示されている。
特願2007−539262号公報 特開2009−158815号公報 特開2008−204840号公報
上記特許文献1に記載されている技術では、バックドリルで切削した後のスルーホールの長さは、コネクタピンをスルーホール内に挿入した状態でコネクタピンとスルーホール内壁が接触する程度に保つ必要がある。そのため、スルーホールの長さが冗長となってスタブ部分が生じ、信号伝搬特性が劣化する。その結果、同スルーホールに接続する信号配線は高速伝送信号を伝送させるために用いることができず、高速伝送信号用の信号配線またはその信号配線を配置するための信号層を追加する必要があり、信号配線基板のコストが増加する。
上記特許文献1において、コネクタピンとスルーホール内壁の間の接触を保ちつつスタブ長を短縮するためには、コネクタピン長を短縮してその分だけバックドリルによって切削する長さを増やせばよいとも考えられる。しかし、コネクタピン長を短縮すると、コネクタピンの挿抜強度が低下するので、コネクタを安定的に取り付けるためにスルーホールへ挿入したコネクタピンをはんだ付けする必要が生じ、コストが増加する。
上記特許文献2に記載されている技術でも、特許文献1と同様に、コネクタピンとスルーホール内壁が接触する程度にスルーホールの長さを保つ必要がある。したがって、スタブ長をある程度削減したとしても、特許文献1と同様の課題が残存すると考えられる。
上記特許文献3に記載されている技術では、信号配線と接続するコネクタピンは表面実装用のものであるので、コネクタピンと配線は基板の表面部分で接続され、信号配線とコネクタピンを接続するためにスルーホールを設ける必要はない。ただし、コネクタピンと接続する信号配線が基板表面部分のみとなるため、内層配線を用いてコネクタピンと信号配線を接続することができず、配線上の制約が大きい。
本発明は、上記のような課題を解決するためになされたものであり、信号配線基板に接続するコネクタピンの挿抜強度を維持しつつ、信号配線に接続するスルーホールのスタブ長を削減することを目的とする。
本発明に係る信号基板配線は、内層信号配線に接続するスルーホールがその他のスルーホールよりも短く形成されている。また、内層信号配線に接続するコネクタピンを挿入するスルーホールは、内層信号配線の深さに対応する長さに形成されている。
本発明に係る信号基板配線によれば、内層信号配線に接続するスルーホールを短くすることにより、スタブ長を削減することができる。また、内層信号配線に接続しないスルーホールは長く形成されているので、コネクタピンを深く挿入して挿抜強度を維持することができる。
実施形態1に係る信号基板配線100の側断面図である。 図1に示した信号配線基板100の寸法例を示す図である。 スルーホールの伝送損失の周波数特性を示すグラフである。 スルーホールの伝送損失のスタブ長依存特性を示すグラフである。 実施形態2に係る信号配線基板100の側断面図である。 従来の信号配線基板100の側断面図である。 図6に示した信号配線基板100の寸法例を示す図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
<従来の信号配線基板>
以下では、本発明と比較するため従来の信号配線基板の構成を始めに説明し、その後に本発明に係る信号配線基板の構成を説明する。
図6は、従来の信号配線基板100の側断面図である。信号配線基板100は、信号配線111および112、信号ピン用スルーホール121および122、グランド電源ピン用スルーホール131および132を備える。信号ピン用スルーホール121および122の底部には、バックドリル加工によってバックドリル穴141および142が形成されている。
コネクタ200は、信号配線基板100が備える各スルーホールに接続する接続部材であり、信号ピン211および212、グランド電源ピン221および222を備える。
信号配線111と112は、高速信号を伝送するための信号配線であり、信号配線基板100の内部に内層配線として実装されている。
信号ピン用スルーホール121および122は、コネクタ200の信号ピン211および212をそれぞれ挿入して固定するためのスルーホールである。信号ピン用スルーホール121および122の側壁には導体が形成されており、それぞれ信号配線111および112と電気的に接続されている。信号ピン用スルーホール121および122に信号ピン211および212が挿入されると、これらは電気的に接続される。
グランド電源ピン用スルーホール131および132は、コネクタ200のグランド電源ピン221および222をそれぞれ挿入して固定するためのスルーホールである。グランド電源ピン用スルーホール131および132の側壁には導体が形成されており、それぞれグランド配線または電源配線と電気的に接続されている。
バックドリル穴141および142は、信号ピン用スルーホール121および122のスタブ151および152を削減するために設けられている。
信号配線基盤100とコネクタ200によって構成される信号伝送回路の電気信号は、信号ピン211および212から入力され、信号ピン用スルーホール121および122、信号配線111および112を介して伝送される。信号ピン用スルーホール121および122にスタブが形成されていると、その不連続な形状により反射波が発生して伝送損失が増大するため、スタブ長を短縮する必要がある。
図6に示す構成の下では、特にスタブ151が長いため、信号配線111は高速伝送信号を伝送させるために用いるには適していないと考えられる。
図7は、図6に示した信号配線基板100の寸法例を示す図である。本例において、信号配線基板100の全体厚さは、表層配線を含めて1.13mmである。スタブ151の長さは0.8mmであり、基板厚さに対してスタブ151が非常に長いといえる。
<実施の形態1:基板構成>
図1は、本発明の実施形態1に係る信号基板配線100の側断面図である。信号基板配線100の構成要素は図6と同様であるため、図6と同じ符号を用いた。
図1において、バックドリル穴141は図6よりも深く形成され、信号ピン用スルーホール121が図6よりも短くなっている。これにより、スタブ151を図6よりも短くして、信号配線111上の信号伝送特性を向上させることができる。信号ピン用スルーホール122は、より深い位置に配置されている信号配線112と接続されているので、元来よりスタブ152の長さは短い。そのため、信号ピン用スルーホール122を短くしてスタブ152の長さを削減する必要はない。
ただし、単にバックドリル穴141を深く形成すると、信号ピン211と信号ピン用スルーホール121の内壁が接触する部分まで併せて掘削し、信号ピン211と信号ピン用スルーホール121が接触できなくなってしまう。そこで本実施形態1では、信号ピン211を他のコネクタピンよりも短くし、信号ピン用スルーホール121の上部で信号ピン211と信号ピン用スルーホール121の内壁が接触するようにした。
上記構成の結果、信号ピン211は他のコネクタピンよりも短く形成されており、信号ピン用スルーホール121もこれに併せて信号ピン用スルーホール122よりも短く形成されている。
図2は、図1に示した信号配線基板100の寸法例を示す図である。信号配線基板100自体の寸法は図6と同じである。本例において、信号ピン211の長さは0.8mmであり、図6〜図7で説明した構成よりも短く形成されている。また、スタブ151の長さは0.5mmであり、図6〜図7で説明した構成と比較してスタブ151の長さが削減されていることが分かる。
<実施の形態1:伝送特性>
バックプレーン形の伝送経路は、バックプレーン基板に2枚のプリント基板を接続する形態であることが多く、2個のコネクタを介して信号を伝送する。そのため、コネクタと信号配線基板が接続されている部位が1経路あたり4箇所存在する。
伝送経路の伝送損失は、高速伝送規格のIEEE802.3ap(10Gbps)によると、中央値で25dBの伝送損失を想定している。このうち、信号配線やコネクタ本体による伝送損失が約20dBを占めると仮定すると、信号ピンに接続されるスルーホールには約6dBが割り当てられると見込まれる。この場合、スルーホール1個当たり、伝送損失を1.5dB以下に低減する必要があると考えられる。
図3は、スルーホールの伝送損失の周波数特性を示すグラフである。スルーホールの伝送損失は周波数が高くなると増大し、スタブ長が長くなると増大する特徴がある。
図4は、スルーホールの伝送損失のスタブ長依存特性を示すグラフである。伝送速度10Gbpsのデータ基底周波数は5GHz、伝送速度14Gbpsのデータ基底周波数は7GHz、伝送速度25Gbpsのデータ基底周波数は12.5GHzである。データ基底周波数が高くなるにつれて、伝送損失のスタブ長依存性が急激に増加する特徴がある。
図4のグラフによると、スルーホールの伝送損失を1.5dB以下にするためには、伝送速度10Gbpsではスタブ長を1.7mm以下とし、伝送速度14Gbpsではスタブ長を1.2mm以下とし、伝送速度25Gbpsではスタブ長を0.5mm以下に制限する必要がある。
本実施形態1では、伝送速度25Gbpsでスタブ長を0.5mm以下に合致するために、信号ピン211の長さを0.8mmとし、バックドリル穴141で信号ピン用スルーホール121を切削して、スタブ151の長さを0.5mmに短縮している。
信号配線112に接続する信号ピン用スルーホール122に接続する信号ピン212については、スタブ152の長さは0.27mm以下となり、伝送速度25Gbpsにおいて要求されるスタブ長の条件0.5mm以下を満たすため、信号ピン212を短縮する必要はない。
一方、信号ピン211を短縮する場合、一般的には他のコネクタピンも同じ長さに揃えると考えられる。すなわち、信号ピン212、グランド電源ピン221および222を信号ピン211と同じ長さに短縮することが考えられる。
しかし、コネクタピンの長さを短縮すると、コネクタ200の挿抜強度が劣化して、挿抜回数が制限される。この課題は、はんだ付け、コネクタのねじ止め、または挿抜強度を確保するための太いピンを用いることによって解消することができるが、組立工数が増えて製品コストが増加する。特に、コネクタピンを機械的にスルーホールに嵌め込むことによってコネクタ200を取り付けるタイプの製品では、組立工程の簡便さ損なわれてしまうので、上記のような構成は望ましくない。
そこで本実施形態1では、スタブ長を短くする必要があるスルーホールに接続する信号ピンのみを短縮し、その他の信号ピンやグランド電源ピンは従来と同様の長さのままとした。これにより、長さを短縮していないコネクタピンでコネクタ200の挿抜強度を維持するとともに、スタブ長を削減することができる。
<実施の形態1:まとめ>
以上のように、本実施形態1に係る信号配線基板100は、信号配線111に接続する信号ピン用スルーホール121は、その他のスルーホールよりも短く形成されている。また、信号ピン用スルーホール121は信号配線111の深さに対応する長さに形成され、信号ピン211は他のコネクタピンよりも短く形成されている。これにより、信号配線111上の信号伝送特性を良好に保つことができる。また、他のコネクタピンは信号ピン211よりも長いので、コネクタ200の挿抜強度を保ちつつ、コネクタ200の横方向の可動範囲を確保することができる。
また、本実施形態1に係る信号配線基板100によれば、信号配線111を用いて高速伝送信号を伝送させることができるので、高速伝送信号を伝送させるための信号配線またはこれを配置するための信号配線層を別途設ける必要がなくなり、コスト増加を抑制して低コストの信号基板配線100を提供することができる。
<実施の形態2>
図5は、本発明の実施形態2に係る信号配線基板100の側断面図である。実施形態1では、信号ピン211のみを短く構成した例を説明したが、かかる構成を採用すると、コネクタ200の信号ピンを個別に加工する必要があり、製造コストの観点から望ましくない。そこで本実施形態2では、全ての信号ピンを同じ長さに揃えた。具体的には、短いほうの信号ピン211の長さに揃えている。
信号ピン用スルーホール122は、信号基板配線100の深い位置で信号配線112と接続されているので、信号ピン212を短くしてもスタブ152は長くならない。したがって本実施形態2では、実施形態1と同様の効果を発揮することができる。また、コネクタ200の製造コストの観点から有利である。
<実施の形態3>
実施形態1〜2では、信号配線基板100を貫通するスルーホールを設けた後にバックドリル穴141および142によってスタブ長を削減する例を説明したが、スタブ長を削減する手法はこれに限られない。スタブ長を削減した信号配線基板100を製造する手法として、例えば以下のようなものが考えられる。
(スタブ長を削減する手法その1)
ビアと内層配線を有する信号配線基板を張り合わせることにより、多層配線基板を製造することができる。このとき、張り合わせる各基板のスルーホールの位置を合わせれば、基板を貫通するスルーホールを形成することができる。スルーホールの位置を互いにずらして基板を張り合わせれば、基板の途中までビアが設けられた信号配線基板を得ることができる。スルーホール自体の長さと、基板を張り合わせる位置を調整することにより、実施形態1〜2と同様の構成を備えた信号配線基板100を製造することができる。
(スタブ長を削減する手法その2)
ビアと内層配線を有する信号配線基板をあらかじめ作成し、その基板上に配線層を積層することにより、多層配線基板を製造することができる。スルーホールは、レーザ加工やフォトリソグラフィによって形成することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
100:信号配線基板、111〜112:信号配線、121〜122:信号ピン用スルーホール、131〜132:グランド電源ピン用スルーホール、141〜142:バックドリル穴、151〜152:スタブ、200:コネクタ、211〜212:信号ピン、221〜222:グランド電源ピン。

Claims (6)

  1. 電気信号を伝送する信号配線を実装する信号配線基板と、
    前記信号配線基板が有するスルーホールに接続するコネクタピンを備えたコネクタと、
    を有し、
    前記信号配線基板は、
    前記信号配線基板の厚さ方向に設けられた複数のスルーホールと、
    前記信号配線基板の内部に設けられ、複数の前記スルーホールのうちいずれかと接続された信号配線と、
    を備え、
    前記信号配線と接続された前記スルーホールは、
    その他の前記スルーホールよりも短く形成されており、
    前記信号配線は、
    第1信号配線と、
    前記第1信号配線よりも深い位置に形成された第2信号配線と、
    を含んでおり、
    前記第1信号配線に接続された前記スルーホールは、前記第2信号配線に接続された前記スルーホールよりも短く形成されており、
    前記コネクタピンは、
    電気信号を伝送する1以上の信号ピンと、
    グランドまたは電源に接続するグランド電源ピンと、
    を含んでおり、
    前記信号ピンは、
    前記信号配線と接続された前記スルーホールに嵌合するように構成されており、
    前記グランド電源ピンは、
    前記信号ピンのうち最も短いものよりも長く形成されている
    ことを特徴とする信号伝送回路
  2. 前記信号配線と接続された前記スルーホール以外の前記スルーホールは、電源線またはグランド線に接続されている
    ことを特徴とする請求項1記載の信号伝送回路
  3. 前記信号配線と接続された前記スルーホールは、いったん貫通ビアとして形成した後、バックドリルによってその他の前記スルーホールよりも短く形成されている
    ことを特徴とする請求項1記載の信号伝送回路
  4. 前記信号配線基板は、あらかじめ前記信号配線と前記スルーホールを形成した基板を張り合わせることによって形成されている
    ことを特徴とする請求項1記載の信号伝送回路
  5. 前記信号配線基板は、あらかじめ前記信号配線と前記スルーホールを形成した基板上に配線層を積層することによって形成されている
    ことを特徴とする請求項1記載の信号伝送回路
  6. 同じ長さの前記信号ピンを複数備え、
    各前記信号ピンは、前記スルーホールのうち最も短いものと嵌合する長さに構成されている
    ことを特徴とする請求項記載の信号伝送回路。
JP2011118749A 2011-05-27 2011-05-27 信号伝送回路 Expired - Fee Related JP5506737B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011118749A JP5506737B2 (ja) 2011-05-27 2011-05-27 信号伝送回路
US13/481,013 US20120302075A1 (en) 2011-05-27 2012-05-25 Signal Wiring Board and Signal Transmission Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011118749A JP5506737B2 (ja) 2011-05-27 2011-05-27 信号伝送回路

Publications (2)

Publication Number Publication Date
JP2012248653A JP2012248653A (ja) 2012-12-13
JP5506737B2 true JP5506737B2 (ja) 2014-05-28

Family

ID=47219499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011118749A Expired - Fee Related JP5506737B2 (ja) 2011-05-27 2011-05-27 信号伝送回路

Country Status (2)

Country Link
US (1) US20120302075A1 (ja)
JP (1) JP5506737B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202783B1 (en) * 2011-03-24 2015-12-01 Juniper Networks, Inc. Selective antipad backdrilling for printed circuit boards
CN103096643B (zh) * 2011-11-03 2015-04-22 北大方正集团有限公司 检测pcb背钻孔的方法和pcb在制板
EP2739125A1 (en) 2012-11-28 2014-06-04 Tyco Electronics Svenska Holdings AB Electrical connection interface for connecting electrical leads for high speed data transmission
US9526178B2 (en) 2013-08-15 2016-12-20 Huawei Technologies Co., Ltd. Printed circuit board method
CN103442528B (zh) * 2013-08-15 2016-08-10 华为技术有限公司 一种pcb板背钻方法和***
JP6206919B2 (ja) * 2013-12-04 2017-10-04 日本電信電話株式会社 高周波モジュール
CN104754886B (zh) * 2013-12-27 2019-06-14 中兴通讯股份有限公司 Pcb加工方法及pcb
CN105592626A (zh) * 2014-10-20 2016-05-18 上海和辉光电有限公司 印刷电路板中的连接孔结构及其制作方法
JP6280861B2 (ja) * 2014-11-26 2018-02-14 矢崎総業株式会社 平面配索体モジュール
US9831607B2 (en) 2015-03-06 2017-11-28 Molex, Llc Connector and system with short signal pins
US9907156B1 (en) 2015-03-06 2018-02-27 Juniper Networks, Inc. Cross-talk reduction for high speed signaling at ball grid array region and connector region
JP2016213136A (ja) 2015-05-13 2016-12-15 富士通株式会社 配線基板、電子装置および配線基板の製造方法
JP6616612B2 (ja) * 2015-07-24 2019-12-04 京セラ株式会社 印刷配線板およびその製造方法
JP6566889B2 (ja) * 2016-02-17 2019-08-28 タイコエレクトロニクスジャパン合同会社 コンタクト
JP6658263B2 (ja) 2016-04-25 2020-03-04 富士通株式会社 基板及びケーブル接続基板
JP6711108B2 (ja) * 2016-04-25 2020-06-17 富士通株式会社 ケーブル接続基板
WO2018052465A1 (en) * 2016-09-15 2018-03-22 Google Llc Multilayer printed circuit board for reducing quantum signal crosstalk
US20180184524A1 (en) * 2016-12-27 2018-06-28 Innovium, Inc. Mixed ball grid array pitch for integrated circuit package
WO2018232555A1 (en) * 2017-06-19 2018-12-27 Intel Corporation PRINTED CIRCUIT BOARD COMPRISING A CONNECTOR FOR THE ELECTRICAL CONNECTION OF THE PRINTED CIRCUIT BOARD WITH ANOTHER APPARATUS
US10091873B1 (en) * 2017-06-22 2018-10-02 Innovium, Inc. Printed circuit board and integrated circuit package
EP3852506A1 (en) * 2020-01-14 2021-07-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with an etching neck connecting back drill hole with vertical through-connection

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038252A (en) * 1989-01-26 1991-08-06 Teradyne, Inc. Printed circuit boards with improved electrical current control
JP4617900B2 (ja) * 2005-01-31 2011-01-26 日本電気株式会社 ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
JP4749966B2 (ja) * 2006-07-25 2011-08-17 三菱電機株式会社 プリント配線板の製造方法
JP2008218925A (ja) * 2007-03-07 2008-09-18 Fujitsu Ltd 配線板、配線板の製造方法及び検査方法
JP2009158815A (ja) * 2007-12-27 2009-07-16 Fujitsu Ltd 多層配線基板の製造方法および多層配線基板構造
JP2009164353A (ja) * 2008-01-07 2009-07-23 Fujitsu Ltd 配線板及びその製造方法、配線板組立体
US7833026B1 (en) * 2010-03-23 2010-11-16 Tyco Electronics Corporation Electrical connector system

Also Published As

Publication number Publication date
US20120302075A1 (en) 2012-11-29
JP2012248653A (ja) 2012-12-13

Similar Documents

Publication Publication Date Title
JP5506737B2 (ja) 信号伝送回路
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
US10201085B2 (en) Methods of forming blind vias for printed circuit boards
JP4259311B2 (ja) 多層配線基板
US8063316B2 (en) Split wave compensation for open stubs
JP2007142307A (ja) 高速差動信号用多層基板、通信装置およびデータ記憶装置
JP5652145B2 (ja) 通信デバイス
JP2008130976A (ja) プリント配線基板
US20090173532A1 (en) Wiring board having a non-through hole with a vent hole
JP4617900B2 (ja) ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
US20170150594A1 (en) Concentric Vias and Printed Circuit Board Containing Same
US10709013B2 (en) Multilayer wiring board and differential transmission module
JP5115253B2 (ja) 同軸コネクタ搭載回路基板及び同軸コネクタ搭載回路基板の製造方法
JP5561428B2 (ja) 伝送システムとバックプレーンシステム構築方法
JP6528576B2 (ja) コネクタ付きケーブル
JP2008520098A (ja) ツーピース中間平板
JPH1154869A (ja) 実装基板とそれを用いた電子装置
JP2013115110A (ja) 段差構造のプリント配線板
EP3937596A1 (en) Common mode suppression packaging apparatus, and printed circuit board
JP2007267429A (ja) パターンアンテナ内蔵回路基板
JP5739363B2 (ja) 配線基板
JP2005294407A (ja) プリント基板およびその製造方法
JP2006140365A (ja) 多層配線基板
JP5157583B2 (ja) ビルドアップ多層配線基板の製造方法
JP2007035799A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140318

R151 Written notification of patent or utility model registration

Ref document number: 5506737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees