JP5506737B2 - 信号伝送回路 - Google Patents
信号伝送回路 Download PDFInfo
- Publication number
- JP5506737B2 JP5506737B2 JP2011118749A JP2011118749A JP5506737B2 JP 5506737 B2 JP5506737 B2 JP 5506737B2 JP 2011118749 A JP2011118749 A JP 2011118749A JP 2011118749 A JP2011118749 A JP 2011118749A JP 5506737 B2 JP5506737 B2 JP 5506737B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal wiring
- hole
- pin
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
以下では、本発明と比較するため従来の信号配線基板の構成を始めに説明し、その後に本発明に係る信号配線基板の構成を説明する。
図1は、本発明の実施形態1に係る信号基板配線100の側断面図である。信号基板配線100の構成要素は図6と同様であるため、図6と同じ符号を用いた。
バックプレーン形の伝送経路は、バックプレーン基板に2枚のプリント基板を接続する形態であることが多く、2個のコネクタを介して信号を伝送する。そのため、コネクタと信号配線基板が接続されている部位が1経路あたり4箇所存在する。
以上のように、本実施形態1に係る信号配線基板100は、信号配線111に接続する信号ピン用スルーホール121は、その他のスルーホールよりも短く形成されている。また、信号ピン用スルーホール121は信号配線111の深さに対応する長さに形成され、信号ピン211は他のコネクタピンよりも短く形成されている。これにより、信号配線111上の信号伝送特性を良好に保つことができる。また、他のコネクタピンは信号ピン211よりも長いので、コネクタ200の挿抜強度を保ちつつ、コネクタ200の横方向の可動範囲を確保することができる。
図5は、本発明の実施形態2に係る信号配線基板100の側断面図である。実施形態1では、信号ピン211のみを短く構成した例を説明したが、かかる構成を採用すると、コネクタ200の信号ピンを個別に加工する必要があり、製造コストの観点から望ましくない。そこで本実施形態2では、全ての信号ピンを同じ長さに揃えた。具体的には、短いほうの信号ピン211の長さに揃えている。
実施形態1〜2では、信号配線基板100を貫通するスルーホールを設けた後にバックドリル穴141および142によってスタブ長を削減する例を説明したが、スタブ長を削減する手法はこれに限られない。スタブ長を削減した信号配線基板100を製造する手法として、例えば以下のようなものが考えられる。
ビアと内層配線を有する信号配線基板を張り合わせることにより、多層配線基板を製造することができる。このとき、張り合わせる各基板のスルーホールの位置を合わせれば、基板を貫通するスルーホールを形成することができる。スルーホールの位置を互いにずらして基板を張り合わせれば、基板の途中までビアが設けられた信号配線基板を得ることができる。スルーホール自体の長さと、基板を張り合わせる位置を調整することにより、実施形態1〜2と同様の構成を備えた信号配線基板100を製造することができる。
ビアと内層配線を有する信号配線基板をあらかじめ作成し、その基板上に配線層を積層することにより、多層配線基板を製造することができる。スルーホールは、レーザ加工やフォトリソグラフィによって形成することができる。
Claims (6)
- 電気信号を伝送する信号配線を実装する信号配線基板と、
前記信号配線基板が有するスルーホールに接続するコネクタピンを備えたコネクタと、
を有し、
前記信号配線基板は、
前記信号配線基板の厚さ方向に設けられた複数のスルーホールと、
前記信号配線基板の内部に設けられ、複数の前記スルーホールのうちいずれかと接続された信号配線と、
を備え、
前記信号配線と接続された前記スルーホールは、
その他の前記スルーホールよりも短く形成されており、
前記信号配線は、
第1信号配線と、
前記第1信号配線よりも深い位置に形成された第2信号配線と、
を含んでおり、
前記第1信号配線に接続された前記スルーホールは、前記第2信号配線に接続された前記スルーホールよりも短く形成されており、
前記コネクタピンは、
電気信号を伝送する1以上の信号ピンと、
グランドまたは電源に接続するグランド電源ピンと、
を含んでおり、
前記信号ピンは、
前記信号配線と接続された前記スルーホールに嵌合するように構成されており、
前記グランド電源ピンは、
前記信号ピンのうち最も短いものよりも長く形成されている
ことを特徴とする信号伝送回路。 - 前記信号配線と接続された前記スルーホール以外の前記スルーホールは、電源線またはグランド線に接続されている
ことを特徴とする請求項1記載の信号伝送回路。 - 前記信号配線と接続された前記スルーホールは、いったん貫通ビアとして形成した後、バックドリルによってその他の前記スルーホールよりも短く形成されている
ことを特徴とする請求項1記載の信号伝送回路。 - 前記信号配線基板は、あらかじめ前記信号配線と前記スルーホールを形成した基板を張り合わせることによって形成されている
ことを特徴とする請求項1記載の信号伝送回路。 - 前記信号配線基板は、あらかじめ前記信号配線と前記スルーホールを形成した基板上に配線層を積層することによって形成されている
ことを特徴とする請求項1記載の信号伝送回路。 - 同じ長さの前記信号ピンを複数備え、
各前記信号ピンは、前記スルーホールのうち最も短いものと嵌合する長さに構成されている
ことを特徴とする請求項1記載の信号伝送回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011118749A JP5506737B2 (ja) | 2011-05-27 | 2011-05-27 | 信号伝送回路 |
US13/481,013 US20120302075A1 (en) | 2011-05-27 | 2012-05-25 | Signal Wiring Board and Signal Transmission Circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011118749A JP5506737B2 (ja) | 2011-05-27 | 2011-05-27 | 信号伝送回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012248653A JP2012248653A (ja) | 2012-12-13 |
JP5506737B2 true JP5506737B2 (ja) | 2014-05-28 |
Family
ID=47219499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011118749A Expired - Fee Related JP5506737B2 (ja) | 2011-05-27 | 2011-05-27 | 信号伝送回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120302075A1 (ja) |
JP (1) | JP5506737B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9202783B1 (en) * | 2011-03-24 | 2015-12-01 | Juniper Networks, Inc. | Selective antipad backdrilling for printed circuit boards |
CN103096643B (zh) * | 2011-11-03 | 2015-04-22 | 北大方正集团有限公司 | 检测pcb背钻孔的方法和pcb在制板 |
EP2739125A1 (en) | 2012-11-28 | 2014-06-04 | Tyco Electronics Svenska Holdings AB | Electrical connection interface for connecting electrical leads for high speed data transmission |
US9526178B2 (en) | 2013-08-15 | 2016-12-20 | Huawei Technologies Co., Ltd. | Printed circuit board method |
CN103442528B (zh) * | 2013-08-15 | 2016-08-10 | 华为技术有限公司 | 一种pcb板背钻方法和*** |
JP6206919B2 (ja) * | 2013-12-04 | 2017-10-04 | 日本電信電話株式会社 | 高周波モジュール |
CN104754886B (zh) * | 2013-12-27 | 2019-06-14 | 中兴通讯股份有限公司 | Pcb加工方法及pcb |
CN105592626A (zh) * | 2014-10-20 | 2016-05-18 | 上海和辉光电有限公司 | 印刷电路板中的连接孔结构及其制作方法 |
JP6280861B2 (ja) * | 2014-11-26 | 2018-02-14 | 矢崎総業株式会社 | 平面配索体モジュール |
US9831607B2 (en) | 2015-03-06 | 2017-11-28 | Molex, Llc | Connector and system with short signal pins |
US9907156B1 (en) | 2015-03-06 | 2018-02-27 | Juniper Networks, Inc. | Cross-talk reduction for high speed signaling at ball grid array region and connector region |
JP2016213136A (ja) | 2015-05-13 | 2016-12-15 | 富士通株式会社 | 配線基板、電子装置および配線基板の製造方法 |
JP6616612B2 (ja) * | 2015-07-24 | 2019-12-04 | 京セラ株式会社 | 印刷配線板およびその製造方法 |
JP6566889B2 (ja) * | 2016-02-17 | 2019-08-28 | タイコエレクトロニクスジャパン合同会社 | コンタクト |
JP6658263B2 (ja) | 2016-04-25 | 2020-03-04 | 富士通株式会社 | 基板及びケーブル接続基板 |
JP6711108B2 (ja) * | 2016-04-25 | 2020-06-17 | 富士通株式会社 | ケーブル接続基板 |
WO2018052465A1 (en) * | 2016-09-15 | 2018-03-22 | Google Llc | Multilayer printed circuit board for reducing quantum signal crosstalk |
US20180184524A1 (en) * | 2016-12-27 | 2018-06-28 | Innovium, Inc. | Mixed ball grid array pitch for integrated circuit package |
WO2018232555A1 (en) * | 2017-06-19 | 2018-12-27 | Intel Corporation | PRINTED CIRCUIT BOARD COMPRISING A CONNECTOR FOR THE ELECTRICAL CONNECTION OF THE PRINTED CIRCUIT BOARD WITH ANOTHER APPARATUS |
US10091873B1 (en) * | 2017-06-22 | 2018-10-02 | Innovium, Inc. | Printed circuit board and integrated circuit package |
EP3852506A1 (en) * | 2020-01-14 | 2021-07-21 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with an etching neck connecting back drill hole with vertical through-connection |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5038252A (en) * | 1989-01-26 | 1991-08-06 | Teradyne, Inc. | Printed circuit boards with improved electrical current control |
JP4617900B2 (ja) * | 2005-01-31 | 2011-01-26 | 日本電気株式会社 | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 |
JP4749966B2 (ja) * | 2006-07-25 | 2011-08-17 | 三菱電機株式会社 | プリント配線板の製造方法 |
JP2008218925A (ja) * | 2007-03-07 | 2008-09-18 | Fujitsu Ltd | 配線板、配線板の製造方法及び検査方法 |
JP2009158815A (ja) * | 2007-12-27 | 2009-07-16 | Fujitsu Ltd | 多層配線基板の製造方法および多層配線基板構造 |
JP2009164353A (ja) * | 2008-01-07 | 2009-07-23 | Fujitsu Ltd | 配線板及びその製造方法、配線板組立体 |
US7833026B1 (en) * | 2010-03-23 | 2010-11-16 | Tyco Electronics Corporation | Electrical connector system |
-
2011
- 2011-05-27 JP JP2011118749A patent/JP5506737B2/ja not_active Expired - Fee Related
-
2012
- 2012-05-25 US US13/481,013 patent/US20120302075A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20120302075A1 (en) | 2012-11-29 |
JP2012248653A (ja) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5506737B2 (ja) | 信号伝送回路 | |
JP4371065B2 (ja) | 伝送線路、通信装置及び配線形成方法 | |
US10201085B2 (en) | Methods of forming blind vias for printed circuit boards | |
JP4259311B2 (ja) | 多層配線基板 | |
US8063316B2 (en) | Split wave compensation for open stubs | |
JP2007142307A (ja) | 高速差動信号用多層基板、通信装置およびデータ記憶装置 | |
JP5652145B2 (ja) | 通信デバイス | |
JP2008130976A (ja) | プリント配線基板 | |
US20090173532A1 (en) | Wiring board having a non-through hole with a vent hole | |
JP4617900B2 (ja) | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 | |
US20170150594A1 (en) | Concentric Vias and Printed Circuit Board Containing Same | |
US10709013B2 (en) | Multilayer wiring board and differential transmission module | |
JP5115253B2 (ja) | 同軸コネクタ搭載回路基板及び同軸コネクタ搭載回路基板の製造方法 | |
JP5561428B2 (ja) | 伝送システムとバックプレーンシステム構築方法 | |
JP6528576B2 (ja) | コネクタ付きケーブル | |
JP2008520098A (ja) | ツーピース中間平板 | |
JPH1154869A (ja) | 実装基板とそれを用いた電子装置 | |
JP2013115110A (ja) | 段差構造のプリント配線板 | |
EP3937596A1 (en) | Common mode suppression packaging apparatus, and printed circuit board | |
JP2007267429A (ja) | パターンアンテナ内蔵回路基板 | |
JP5739363B2 (ja) | 配線基板 | |
JP2005294407A (ja) | プリント基板およびその製造方法 | |
JP2006140365A (ja) | 多層配線基板 | |
JP5157583B2 (ja) | ビルドアップ多層配線基板の製造方法 | |
JP2007035799A (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140318 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5506737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |