JP5498161B2 - 半導体ナノワイヤの製造方法 - Google Patents

半導体ナノワイヤの製造方法 Download PDF

Info

Publication number
JP5498161B2
JP5498161B2 JP2009517723A JP2009517723A JP5498161B2 JP 5498161 B2 JP5498161 B2 JP 5498161B2 JP 2009517723 A JP2009517723 A JP 2009517723A JP 2009517723 A JP2009517723 A JP 2009517723A JP 5498161 B2 JP5498161 B2 JP 5498161B2
Authority
JP
Japan
Prior art keywords
nanowire
region
manufacturing
semiconductor nanowire
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009517723A
Other languages
English (en)
Other versions
JPWO2008149548A1 (ja
Inventor
孝啓 川島
徹 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009517723A priority Critical patent/JP5498161B2/ja
Publication of JPWO2008149548A1 publication Critical patent/JPWO2008149548A1/ja
Application granted granted Critical
Publication of JP5498161B2 publication Critical patent/JP5498161B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
    • C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Description

本発明は、ナノワイヤおよびその製造方法に関する。
大規模集積回路（ＬＳＩ）におけるトランジスタや、フラットパネルディスプレイにおける薄膜トランジスタ（ＴＦＴ）を微細化するための研究開発が活発に進められている。シリコン半導体プロセスでは、フォトリソグラフィ工程で用いられる露光用光源の波長を短くすることにより、０．１μｍ以下の微細加工が実現されている。しかしながら、従来のリソグラフィー技術では微細化に限界があり、また微細化の進展に伴い、露光装置やマスク部材のコストが急増している。
近年、カーボンナノチューブ（非特許文献１）や、半導体的性質を示す材料から形成されたナノワイヤ（特許文献１）が注目されている。カーボンナノチューブやナノワイヤは、１〜１００ｎｍ程度の直径を有する微細構造体で、自己組織的に形成することができる。このため、高度なフォトリソグラフィ技術やエッチング技術を用いなくても、ナノメーターサイズの高性能な電子デバイスを実現する可能性を有している。このような微細構造体は、複雑なプロセス技術を用いることなく、高性能デバイスを低コストで生産することを可能にする技術として期待されている。
以下、図１８（ａ）から（ｃ）を参照しながら、従来のナノワイヤの成長方法を説明する。図１８（ａ）から（ｃ）に示す方法では、成長軸方向に、第一の材料からなるナノワイヤ１００４と、第二の材料からなるナノワイヤ１００５とを成長させている。第一の材料と第二の材料とは、互いに異なる材料であってもよいし、互いに異なる濃度の不純物を含む同じ材料であってもよい。ナノワイヤは、公知の方法である気相-液相-固相成長機構（ＶＬＳ成長機構）によって成長することができる。
従来の成長方法では、まず図１８（ａ）に示すように、触媒粒子１００１を任意の基板１００２上に配置する。触媒粒子１００１は、例えば、金属コロイド溶液をスピンコート法によって塗布する方法や、金属薄膜をスパッタ法や蒸着法で堆積させ粒子化する方法によって基板１００２上に配置することができる。
次に、この触媒粒子１００１を配置した基板１００２をＣＶＤ装置などの成長チャンバに導入する。図１８（ｂ）に示すように、ナノワイヤを構成する元素を含む原料ガス１００３をチャンバ内に導入し、所定の温度、圧力に保つ。このような状況において、原料ガス１００３は、触媒粒子１００１の近傍においてのみ選択的に分解する。触媒粒子１００１は、この分解した原料ガスと反応することで、触媒粒子とナノワイヤを構成する元素との合金を形成する。原料ガス１００３が分解することにより生成したナノワイヤを構成する元素は、触媒粒子とナノワイヤを構成する元素との合金に溶解していくことで、過飽和状態となる。この過飽和状態となった合金からナノワイヤを構成する元素が析出し、析出した元素が凝集することで第一の材料からなる第一のナノワイヤ１００４が成長する。この状態を所定の時間まで保つことで、所望の長さのナノワイヤを成長させることができる。
次に、図１８（ｃ）に示すように、成長チャンバに導入するガスを切り替えることで、第二の材料からなる第二のナノワイヤ１００５を成長することができる。
このように、ナノワイヤの成長技術では、通常の薄膜のエピタキシャル成長技術のように、ｉｎ−ｓｉｔｕドープやヘテロ成長などをナノメートルレベルで制御できる可能性がある。また、ナノワイヤは、擬一次元構造を有するため、従来の薄膜技術で課題であった格子定数不整合によるストレスを緩和できる可能性があり、材料選択の制約を解消できると期待されている。
このように自己組織的に微細構造体や材料エンジニアリングを実現できるナノワイヤは、将来を期待されている。
特表２００４−５３５０６６号公報
Ｒ．Ｍａｒｔｅｌ， ｅｔ ａｌ．, "Ｓｉｎｇｌｅ− ａｎｄ ｍｕｌｔｉ−ｗａｌｌ ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒｓ," Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７３ ｐｐ．２４４７, １９９８ Ｅ．Ｔｕｔｕｃ，ｅｔ ａｌ．， "Ｄｏｐｉｎｇ ｏｆ Ｇｅｒｍａｎｉｕｍ ｎａｎｏｗｉｒｅｓ ｇｒｏｗｎ ｉｎ ｐｒｅｓｅｎｃｅ ｏｆ ＰＨ３，" Ａｐｐ． Ｐｈｙｓ． Ｌｅｔｔ． ８９ ｐｐ．２６３１０１， ２００６
これまで、上述した製造方法によって、材料や導電性の異なる領域を成長軸方向に成長させることが可能であると考えられてきた。しかしながら、最近のＴｕｔｕｃらの報告（非特許文献２）や我々の検討から、上述した製造方法は困難である可能性が分かってきた。ここで、Ｓｉナノワイヤ（ｕｎｄｏｐｅｄ）を成長させ、続いてボロン(Ｂ)ドープされたＳｉナノワイヤ（以下、Ｂ−ＳｉＮＷと呼ぶ。）を成長させる例を用いて、上述した製造方法をより具体的に説明する。
まず、図１８（ａ）、（ｂ）を参照して説明したように、不純物を含まないＳｉナノワイヤ１００４を成長させる。次に、図１８（ｃ）を参照して説明したように、Ｂ−ＳｉＮＷ１００５を成長する。このとき、原料ガスを切り替えても、図１８（ｃ）に示したようなドーピングされている部分とドーピングされていない部分とからなるナノワイヤとはならない。即ち、不純物を含まないＳｉナノワイヤ１００４も、その後のＢ−ＳｉＮＷ１００５の成長工程においてドーピングされてしまう。これは、Ｂ−ＳｉＮＷ１００５を形成するために供給されたドーパントが、上述したＶＬＳ成長機構によって成長しているだけではなく、Ｓｉナノワイヤ１００４の側壁からも成長しているためと考えられる。ここで、触媒粒子１００１として用いられるＡｕへのＢの固溶度を考えると、ナノワイヤの成長温度領域（例えば、３００℃〜６００℃）では非常に小さいため、Ａｕ液滴中にＢの固溶がおこりにくいと考えられる。従って、高いＢ濃度（＞１×１０18ａｔｏｍｓ/ｃｍ3）を有するＳｉナノワイヤは、ＶＬＳ成長機構によって成長させにくいと考えられる。
また、多元系ナノワイヤにおいても、このナノワイヤを構成する元素が触媒粒子に固溶しにくい場合、ナノワイヤの側壁から成長がおこると考えられる。
このように、２種類以上の材料を含有するナノワイヤにおいて、使用する触媒粒子への構成元素の固溶度が十分に大きくない場合（材料設計値と同レベル以下の場合）、上述した問題が生じ、ナノワイヤの構造制御が困難となるという課題がある。
また、従来のナノワイヤを任意の基板等へ配置し、イオン注入などの方法によって構造制御を行うという方法がなされている。このような方法では、精度はリソグラフィー技術に依存する。また、イオン衝撃やイオン注入によるダメージを再生させるために熱処理工程が必要となり、熱に弱い基板を用いることができないなどの制約が生じるという課題がある。
本発明はこのような課題を解決するためになされたものであり、その目的は、実行が容易な工程によって、材料や導電性の異なる領域が成長軸方向に配置されるナノワイヤとその製造方法を提供することにある。
本発明の半導体ナノワイヤの製造方法は、第一の領域および第二の領域を有する半導体ナノワイヤの製造方法であって、基板上に触媒粒子を配置する工程（Ａ）と、ＶＬＳ成長機構により、前記第一の領域を前記触媒粒子から成長させる工程（Ｂ）と、前記第一の領域の側壁に保護膜を形成する工程（Ｃ）と、ＶＬＳ成長機構により、前記第二の領域を前記第一の領域上に成長させる工程（Ｄ）と、を含む。
ある実施形態において、前記第一の領域の導電型はＮ型およびＰ型のうちのいずれか一方であり、前記第二の領域の導電型はＮ型またはＰ型のうちの他方である。
ある実施形態において、前記第一の領域と前記第二の領域とは同じ導電型であり、前記第二の領域の導電率が前記第一の領域の導電率よりも低い。
ある実施形態において、前記触媒粒子は、金属又は金属と半導体の合金材料から構成されている。
ある実施形態において、前記第二の領域は、不純物元素がドープされた半導体材料から形成される。
ある実施形態では、前記第二の領域の成長温度において、前記触媒粒子に対する前記不純物元素の固溶度が１×１０19ａｔｏｍｓ／ｃｍ3以下である。
ある実施形態において、前記第一の領域および前記第二の領域は、Ｓｉ、Ｇｅ、Ｃから選ばれる少なくとも一つを含む半導体材料から形成される。
ある実施形態において、前記不純物元素は、Ｂ、Ｐ、Ａｓ、Ｓｂから選ばれる少なくとも１つである。
ある実施形態では、前記工程（Ｄ）において、前記第二の領域の構成元素は前記保護膜中を拡散して前記第一の領域に至らない。
ある実施形態において、前記保護膜は、シリコン酸化膜、シリコン酸窒化膜又はシリコン窒化膜から選ばれる少なくとも一つを含む。
ある実施形態において、前記第一の領域のバンドギャップと第二の領域のバンドギャップとは異なる。
ある実施形態において、前記第二の領域は２種類以上の元素から構成されており、前記第二の領域の成長温度において、前記触媒粒子に対する、前記第二の領域を構成する少なくとも１種類の元素の固溶度が１×１０19ａｔｏｍｓ／ｃｍ3以下である。
ある実施形態において、前記保護膜は、前記第一の領域を熱酸化することにより形成される。
本発明の第１の半導体ナノワイヤは、濃度１×１０19 ａｔｏｍｓ/ｃｍ3以上の不純物を含む第一の領域と、前記第一の領域の長手方向に連続して設けられ、濃度１×１０18 ａｔｏｍｓ/ｃｍ3以下の不純物を含むか、または不純物を含まない第二の領域と、前記第二の領域の長手方向に連続して設けられ、濃度１×１０19 ａｔｏｍｓ/ｃｍ3以上の不純物を含む第三の領域とを備える。
本発明の第１の半導体装置は、本発明の第１の半導体ナノワイヤを備え、前記半導体ナノワイヤにおける前記第一の領域に接続されるソース電極と、前記半導体ナノワイヤにおける前記第三の領域に接続されるドレイン電極と、前記半導体ナノワイヤにおける前記第二の領域と対向する位置に設けられたゲート電極と、前記第二の領域と前記ゲート電極との間に設けられたゲート絶縁膜とを備える。
本発明の第２の半導体ナノワイヤは、不純物を含む第一の領域と、前記第一の領域よりも不純物濃度が低く、前記第一の領域の長手方向に連続して設けられた第二の領域と、前記第二の領域よりも高い不純物濃度を有し、前記第二の領域の長手方向に連続して設けられた第三の領域と、前記第一の領域の側壁に形成され、多結晶を含む第一のサイドウォールと、前記第三の領域の側壁に形成され、多結晶を含む第二のサイドウォールとを備え、前記第二の領域の側壁にはサイドウォールが形成されていない。
ある実施形態において、前記第一のサイドウォールおよび前記第二のサイドウォールはそれぞれ、前記第二の領域に近づくほど厚くなるか、または薄くなる。
本発明の第２の半導体装置は、本発明の第２の半導体ナノワイヤを備え、前記半導体ナノワイヤにおける前記第一の領域に接続されるソース電極と、前記半導体ナノワイヤにおける前記第三の領域に接続されるドレイン電極と、前記半導体ナノワイヤにおける前記第二の領域と対向する位置に設けられたゲート電極と、前記第二の領域と前記ゲート電極との間に設けられたゲート絶縁膜とを備える。
本発明の製造方法によれば、実行が容易な工程を追加することにより、成長軸方向に対してナノメートルレベルでナノワイヤの形状を制御することが可能となる。
また、本発明の製造方法によって製造されたナノワイヤを用いれば、構造制御に起因する処理（例えばイオン注入など）や付随する後処理(例えば熱処理など)の必要がなくなるため、基板の材料や大きさへの制約を解消することができる。
また、ナノワイヤへの構造制御が可能となるため、トランジスタ、メモリ、ＬＥＤやレーザーなどの機能性電子デバイスおよびこれらを用いた電子機器への応用が期待できる。
（ａ）から（ｄ）は、本発明によるヘテロナノワイヤの製造方法の実施形態を示す図である。 （ａ）から（ｃ）は、本発明によるヘテロナノワイヤの製造方法の第１の実施形態を示す図である。 （ａ）から（ｃ）は、本発明によるヘテロナノワイヤの製造方法の第１の実施形態を示す図である。 Ｂをｉｎ−ｓｉｔｕドープさせながら成長させたＳｉナノワイヤ２０４を拡大して示す図である。 （ａ）はＳｉナノワイヤの光学顕微鏡写真を示す図であり、（ｂ）は、Ｓｉナノワイヤの下部（Ａｕ粒子から遠いほうの部分）のラマンスペクトルを示すグラフであり、（ｃ）は、Ｓｉナノワイヤの上部（Ａｕ粒子に接しているほうの部分）のラマンスペクトルを示すグラフである。 （ａ）は、Ｓｉナノワイヤの上部の暗視野ＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ）写真であり、（ｂ）は、Ｓｉナノワイヤ上部の高分解能ＴＥＭ写真であり、（ｃ）は、Ｓｉナノワイヤの下部の暗視野TEM写真であり、（ｄ）は、Ｓｉナノワイヤの下部の高分解能ＴＥＭ写真である。 Ｂ2Ｈ6ガス流量に対するＳｉナノワイヤのドーピング濃度を示すグラフである。 （ａ）はＳｉナノワイヤを拡大して示す図であり、（ｂ）は、熱処理を行う前のＳｉナノワイヤにおけるＢ濃度の分布を模式的に示すグラフであり、（ｃ）は、Ｓｉナノワイヤに対する熱処理温度と、Ｓｉナノワイヤの不純物濃度との関係を示すグラフである。 （ａ）は、ｐ−ｉ構造を有するＳｉナノワイヤを示す図であり（ｂ）は、ＢドープＳｉナノワイヤの上部のラマンスペクトルを示すグラフであり、（ｃ）は、ＢドープＳｉナノワイヤの下部のラマンスペクトルを示すグラフである。 （ａ）は、ｉ−ｐ構造を有するＳｉナノワイヤを示す図であり、（ｂ）は、ノンドープＳｉナノワイヤの上部のラマンスペクトルを示すグラフであり、（ｃ）は、ノンドープＳｉナノワイヤの下部のラマンスペクトルを示すグラフである。 （ａ）から（ｄ）は、本発明によるヘテロナノワイヤの製造方法の第２の実施形態を示す図である。 第３の実施形態のトランジスタを示す斜視図である。 （ａ）は、図１２に示すナノワイヤトランジスタの上面図、（ｂ）は、（ａ）のＣ−Ｃ線に沿った断面図である。 （ａ）から（ｃ）は、第３の実施形態のナノワイヤトランジスタの製造工程の一例を示す図である。 第３の実施形態の有機ＥＬディスプレイを模式的に示す図である。 第３の実施形態の有機ＥＬディスプレイにおける画素近傍の回路図を示す図である。 （ａ）、（ｂ）は、第４の実施形態のナノワイヤ発光素子を示す図である。 （ａ）から（ｃ）は、従来のナノワイヤの製造方法を示す図である。
以下、本発明によるヘテロ構造を有する半導体ナノワイヤ（以下、ヘテロナノワイヤと呼ぶ。）の製造方法の実施形態を説明する。本実施形態の半導体ナノワイヤは、第一の材料のナノワイヤと第二の材料のナノワイヤとが、ナノワイヤの成長方向（長手方向）に配置された構造を有する。また、「第一の材料」と「第二の材料」は、必ず、互いに異なる組成を有する（互いにバンドギャップの異なる）半導体材料から形成されている必要はない。「第一の材料」と「第二の材料」は、同一組成の半導体材料に異なる濃度の不純物がドープされたものであってもよいし、同一組成の半導体材料に導電型が異なる不純物がドープされたものであってもよい。すなわち、本実施形態の「ヘテロナノワイヤ」は、互いに組成の異なるナノワイヤから構成されていてもよいし、同一組成の半導体材料に異なる濃度または異なる導電型の不純物がドープされたナノワイヤから構成されていてもよい。
図１（ａ）から（ｄ）は、本実施形態のヘテロナノワイヤの製造方法を示す図である。ナノワイヤは公知の方法であるＶＬＳ成長機構によって成長することができる。
まず、図１（ａ）に示すように、触媒粒子１０１を任意の基板１０２上に配置させる。配置させる方法としては、例えば、金属コロイド溶液をスピンコート法によって塗布する方法や金属薄膜をスパッタ法や蒸着法で堆積させ粒子化する方法を用いればよい。また、触媒粒子１０１は、例えば、金、銀、銅、ニッケル、コバルト、鉄、チタンなどの金属原子、後述するナノワイヤを構成する材料との合金、および上述した金属種や半導体層を構成する材料との複合材料により構成されている。また、触媒粒子１０１の粒径は、１ｎｍから５００ｎｍ程度である。本願の図面には円形の金属粒子を示しているが、金属粒子の形状は円形に限定されず、四角形や六角形などの多角形を含有する様々な断面形状であってもよい。
次に、この触媒粒子１０１を配置した基板１０２をＣＶＤ装置などのチャンバに導入する。図１（ｂ）に示すように、ナノワイヤを構成する元素を含む原料ガス１０３をチャンバ内に導入し、所定の圧力に保つ。この基板１０２は、ランプやヒーターなどで加熱されることにより任意の温度に保たれる。このような状況において、第一の材料の原料ガス１０３は、触媒粒子１０１の近傍においてのみ選択的に分解する。触媒粒子１０１が、この分解した原料ガスと反応することにより、触媒金属とナノワイヤを構成する元素との合金が形成される。
ナノワイヤを構成する元素は、合金に溶解していくことで、過飽和状態となる。これにより、ナノワイヤを構成する元素が合金から析出し、析出した元素が凝集することで第一の材料のナノワイヤ１０４が成長する。
次に図１（ｃ）に示すように、第一の材料のナノワイヤ１０４の側壁に保護膜１０５を形成する。保護膜１０５を形成する方法としては、例えば、チャンバ中にガスを導入し堆積する方法、スパッタ法や蒸着法を用いることができる。また、保護膜１０５は、第一の材料のナノワイヤ１０４および第二の材料のナノワイヤ１０６（図１（ｄ）に示す。）に対して、任意のエッチャントで少なくとも３倍以上エッチングレートが速い材料によって構成されている。具体的には、第一の材料のナノワイヤ１０４を構成する元素がＳｉの場合、保護膜１０５としてシリコン酸化膜やシリコン窒化膜を用いるとよい。
次に図１（ｄ）に示すように、ナノワイヤを構成する元素を含む第二の材料の原料ガス１０７をチャンバ内に導入し、所定の圧力、温度に保つことにより、第二の材料のナノワイヤ１０６が成長する。その後、保護膜１０５を除去する。
なお、第一の材料のナノワイヤ１０４および第二の材料のナノワイヤ１０６は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅなどのＩＶ族半導体、ＧａＡｓ、ＩｎＰ、ＩｎＡｓなどのＩＩＩ―Ｖ族半導体、またはＺｎＳ、ＺｎＳｅ、ＣｄＳなどのＩＩ―ＶＩ族半導体から形成すればよい。
また、第一の材料のナノワイヤ１０４および第二の材料のナノワイヤ１０６の長さは、例えば１μｍ〜１００μｍ程度であり、これらのナノワイヤの直径は、例えば２ｎｍ〜１μｍ程度である。
本発明のナノワイヤの製造方法では、第二の材料のナノワイヤの成長中に第一の材料のナノワイヤの側壁が保護膜によって覆われているため、第一の材料ナノワイヤの側壁には、堆積物が直接成長しない。また、上述した保護膜は、第二の材料のナノワイヤ成長中に、保護膜上に堆積物が成長しないような材料や第二の材料のナノワイヤを構成する元素が成長中に保護膜を拡散して第一の材料のナノワイヤ表面に到達しないような膜厚に設定すればよい。詳細な成長条件については、後述する。
以下、本発明による具体的な実施形態を説明する。
（第１の実施形態）
以下、図２（ａ）から図３（ｃ）を参照しながら、本発明による半導体ナノワイヤの製造方法の第１の実施形態を説明する。本実施形態では、ｐ-ｉ-ｐ構造にドーピングされたＳｉナノワイヤを形成する。
まず、図２（ａ）に示すように、成長用基板として機能するシリコン基板２０２上に、触媒粒子として金（Ａｕ）粒子２０１を形成する。シリコン基板２０２は、ナノワイヤ成長時の熱処理温度に対する耐熱性を有していればよく、シリコン基板２０２上に、例えば、シリコン酸化膜やシリコン窒化膜などが堆積されていてもよい。また、シリコン基板２０２の面方位や抵抗率は任意に設定してよい。
触媒粒子であるＡｕ粒子２０１は、原料ガスの分解促進に優れ、ナノワイヤを構成する元素と共晶状態を形成し、ナノワイヤの成長を促進させるために用いられる。Ａｕ粒子２０１の直径は、ナノワイヤの直径とほぼ等しい大きさになるため、所望の直径のナノワイヤが得られるように設定する必要がある。通常、Ａｕ粒子２０１の直径は１ｎｍから１０００ｎｍであり、より好ましくは、５ｎｍから１００ｎｍの範囲内である。
シリコン基板２０２上へＡｕ粒子２０１を形成する方法としては、公知の方法を用いることができる。例えば、シリコン基板２０２の表面に、スパッタ法や蒸着法などの公知の薄膜形成装置を用いてＡｕ薄膜を形成する。その後、このＡｕ薄膜を熱処理することによりＡｕを自己凝集させ、図２（ａ）に示すようなＡｕ粒子２０１を形成することができる。
本実施形態のＡｕ粒子２０１を形成する方法としては、例えば、ＥＢ蒸着法を用いて、０．５ｎｍから１０ｎｍ程度のＡｕ薄膜を堆積し、５００℃で３０分から３時間程度の熱処理を行なうとよい。Ａｕ粒子２０１の直径は、Ａｕ薄膜の厚さと熱処理条件に依存するため、所望の直径になるようにＡｕ薄膜の厚さを調整する。例えば、Ａｕ薄膜を約２ｎｍ堆積し、真空中、５００℃で３０分間の熱処理を行なうとよい。
次に、Ａｕ粒子２０１が形成されたシリコン基板２０２をＣＶＤ装置などのチャンバ内に導入する。そして、図２（ｂ）に示すように、Ｓｉ元素およびＢ元素を含む原料ガス２０３をチャンバに導入し、所定の圧力、温度に保つ。これにより、シリコン基板２０２上において、Ａｕ粒子２０１表面で分解された原料ガス２０３中のＳｉ元素とＡｕ粒子２０１が反応し、Ａｕ−Ｓｉの合金が形成される。Ｓｉ元素は、合金に溶解していくことで、過飽和状態となる。これにより、Ｓｉが合金から析出して凝集し、Ｓｉナノワイヤ２０４が形成される。
図４に、Ｂをｉｎ−ｓｉｔｕドープさせながら成長させたＳｉナノワイヤ２０４を拡大して示す。Ａｕ粒子２０１内でＳｉが過飽和状態になると、Ｓｉナノワイヤ２０４が成長する（ＶＬＳ機構）。一方、Ｓｉナノワイヤ２０４の成長温度（例えば３００℃以上６００℃以下程度）において、ＢのＡｕに対する固溶度は非常に低く、ＢはＡｕに溶解しにくい。したがって、ＶＬＳ機構によって、１×１０19ａｔｏｍｓ／ｃｍ3（Ｓｉナノワイヤ２０４が電極と良好なオーミックコンタクトを形成できる不純物濃度の最小値）以上のＢをＳｉナノワイヤ２０４の内部に取り込むのは困難である。
一方、多量のＢが存在すると、Ｓｉの多結晶膜や結晶膜を成長させるための活性化エネルギーが低下する。したがって、ＢやＳｉがＳｉナノワイヤ２０４の側壁に供給されると、Ｂを含むＳｉの多結晶膜の成長が起こり、サイドウォール２１１が形成される。サイドウォール２１１の厚さは成長時間に比例して大きくなるため、Ａｕ粒子２０１から遠い位置ほどサイドウォール２１１の厚さは大きくなる。その結果、サイドウォール２１１の断面がテーパー状になる。
図５（ａ）に、Ｓｉナノワイヤの像の顕微鏡写真を示す。また、図５（ｂ）に、Ｓｉナノワイヤの下部（Ａｕ粒子から遠いほうの部分）のラマンスペクトルを、図５（ｃ）に、Ｓｉナノワイヤの上部（Ａｕ粒子に接しているほうの部分）のラマンスペクトルを示す。図５（ｂ）および図５（ｃ）の５２０ｃｍ-1付近に観測されるピークは、隣接したＳｉ−Ｓｉペアの振動によって引き起こされる光学フォノンに対応したピークである。図５（ｂ）と図５（ｃ）のＳｉ−Ｓｉモードのピークを比較すると、図５（ｃ）のピークは、対称な形状(ローレンツ関数)であるが、図５（ｂ）のピークは、高波数側にテールを引いた非対称な形状であることが分かる。このような形状変化は、フォノンラマン散乱と電子ラマン散乱が共鳴することで生じたと考えられる。この現象は、ファノ共鳴を呼ばれている。Ｂ-ＳｉＮＷにおいて、ファノ共鳴の観測は、電気的に活性なＢ原子（Ｓｉの格子位置にある）が存在することを示している。従って、これらの結果から、ＶＬＳ成長による高濃度のＢ-ＳｉＮＷ成長では、Ｓｉナノワイヤ下部にはＢがドーピングされているが、上部には、ラマンスペクトルで観測できるレベルのＢがドーピングされていないことが分かる。
図６（ａ）は、Ｓｉナノワイヤの上部の暗視野ＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ）写真であり、図６（ｂ）は、Ｓｉナノワイヤ上部の高分解能ＴＥＭ写真である。一方、図６（ｃ）は、Ｓｉナノワイヤの下部の暗視野ＴＥＭ写真であり、図６（ｄ）は、Ｓｉナノワイヤの下部の高分解能ＴＥＭ写真である。図６（ａ）、（ｃ）から、Ｓｉナノワイヤの上部の表面にはコントラストの差がないのに対して、Ｓｉナノワイヤの下部の表面にはコントラストの差があることがわかる。暗視野ＴＥＭ観察では、ある結晶方位にコントラストを合わせているため、コントラストの差は、結晶方位の差に相当している。また、図６（ｂ）、（ｄ）から、Ｓｉナノワイヤの上部は単結晶であるのに対し、Ｓｉナノワイヤの下部は多結晶であることがわかる。この結果から、Ｓｉナノワイヤの下部のほうが、多結晶膜であるサイドウォールが厚く形成されていることがわかる。
Ｓｉナノワイヤ２０４を形成するための原料ガスとしては、ＳｉＨ4、Ｓｉ2Ｈ6、Ｓｉ3Ｈ8、ＳｉＨ2Ｃｌ2、ＳｉＣｌ4などを用いることができる。本実施形態での成長条件の一例としては、超高真空ＣＶＤ装置を用い、３５０℃から５００℃の間で温度範囲を設定し、Ｓｉ2Ｈ6ガスをシリコンの原料ガスとして用い、Ｂ2Ｈ6をボロンの原料ガスとして用い、チャンバ内圧力を１０-2Ｔｏｒｒから１０Ｔｏｒｒに調整する。
Ｓｉナノワイヤ２０４へのドーピング濃度は、Ｂ2Ｈ6のガス流量を調整することで制御できる。図７は、Ｓｉナノワイヤ中のＢ濃度のＢ2Ｈ6ガス流量依存性を示している。図７に示す横軸は、Ｂ2Ｈ6ガスとＨ2ガスとの混合ガスの流量を示しており、この混合ガスには、Ｂ2Ｈ6が５％の割合で含まれる。縦軸のＢ濃度は、ある量のＳｉナノワイヤの平均的なＢ濃度をＳＩＭＳによって分析した結果を示している。Ｂ濃度は、従来のエピ成長の場合と同様に、Ｂ2Ｈ6のガス流量を調節することで、広範囲に制御できる。
次に、図２（ｃ）に示すように、ナノワイヤの原料ガス２０５を切り替えることで、アンドープのＳｉナノワイヤ２０６を成長させる。Ｓｉナノワイヤ２０６を成長する条件としては、上述した条件を用いるとよい。これにより、ＢがドープされたＳｉナノワイヤ２０４とアンドープのＳｉナノワイヤ２０６とを含むｐ−ｉ構造を有するＳｉナノワイヤ２０７が形成される。
次に、図３（ａ）に示すように、Ｓｉナノワイヤ２０７の側壁にシリコン酸化膜からなる保護膜２０８を形成する。保護膜２０８の形成条件の一例としては、基板の温度を３００℃以上１０００℃以下の間に設定し、酸素ガスまたは酸素および水素ガスを所定の時間導入すればよい。この際、アンモニアや一酸化窒素ガスのような窒素元素含有ガスを導入し、シリコン窒化膜やシリコン酸窒化膜を形成してもよい。また、ＣＶＤ法によりシリコン酸化膜やシリコン窒化膜などの保護膜２０８を形成してもよい。
次に、図３（ｂ）に示すように、上述した方法によって、ＢドープＳｉナノワイヤ２０９を成長する。この際、ｐ−ｉ構造を有するＳｉナノワイヤ２０７の側壁は保護膜２０８によって保護されているために、Ｓｉナノワイヤ２０７の側壁には、Ｂ含有Ｓｉ膜が堆積されない。これにより、ｐ−ｉ構造を有するＳｉナノワイヤ２０７へのＢのオートドープを避けることができる。保護膜２０８の材料としてシリコン酸化膜を用いた場合、シリコン酸化膜上にＢのドープされたＳｉ膜が堆積される（不図示）。成長温度領域では、Ｓｉおよびシリコン酸化膜中へのＢの拡散長は非常に短いため、ｐ−ｉ構造のＳｉナノワイヤ２０７の側壁へＢが到達しにくい。また、Ｓｉ中のＢはシリコン酸化膜中に析出しやすい性質があるため、Ｓｉナノワイヤ２０７の側壁へのＢの拡散は起こりにくい。
これにより、ＢドープＳｉナノワイヤ２０４、２０９には、１×１０19 ａｔｏｍｓ/ｃｍ3以上の高濃度の不純物を導入できるのに対し、ノンドープＳｉナノワイヤ２０７の不純物濃度を、1×1018 ａｔｏｍｓ/ｃｍ3以下に抑えることが可能となる。
なお、図示は省略するが、図３（ｃ）に示すＳｉナノワイヤ２１０のうちＢドープＳｉナノワイヤ２０４、２０９の側面には、Ａｕ粒子２０１から遠くなるにつれて厚くなるサイドウォールがそれぞれ形成されている。一方、Ｓｉナノワイヤ２１０のうちノンドープＳｉナノワイヤ２０７の側面にはサイドウォールは形成されていない。
次に、図３（ｃ）に示すように、保護膜２０８や保護膜２０８上の堆積物（不図示）を除去することで、ｐ−ｉ−ｐ構造を有するＳｉナノワイヤ２１０を形成することができる。保護膜２０８は、フッ酸溶液に浸漬させることにより除去すればよい。
その後、Ｓｉナノワイヤ２１０に対して、１１００℃以上の温度の熱処理を行う。熱処理は、瞬間的な加熱を複数回繰り返すことにより行ってもよいし、１０秒から５分程度の間温度を保つことにより行ってもよい。熱処理は、窒素などの不活性ガス雰囲気または酸素雰囲気下で行ってもよいし、空気中で行ってもよく、熱処理を行うときの雰囲気は特に限定されない。また、レーザアニールを行ってもよいし、ランプアニールを行ってもよい。なお、熱処理の温度は、ナノワイヤの融点の観点から１２００℃以下で行うことが好ましい。
以下、この熱処理を行うことによる効果について説明する。
図８（ａ）にＳｉナノワイヤを拡大して示す。図８（ａ）に示すＳｉナノワイヤは、ｐ-ｉ-ｐ構造を有するＳｉナノワイヤ２１０のうちのｐ領域、すなわちＳｉナノワイヤ２０４またはＳｉナノワイヤ２０９である。一方、図８（ｂ）に、熱処理を行う前のＳｉナノワイヤにおけるＢ濃度の分布を示す。図８（ｂ）に示すように、Ａｕ粒子２０１からの距離が遠くなるほどＢ濃度が高くなっている。
図８（ｃ）に、Ｓｉナノワイヤに対する熱処理温度と、Ｓｉナノワイヤの不純物濃度との関係を示す。グラフの縦軸は結合強度（１/ｑ）であり、この値が大きいほどＳｉナノワイヤに含まれる不純物の濃度が高いことを表している。グラフにおいて、黒い四角のプロットはＳｉナノワイヤの下端の測定値を示し、白い四角のプロットはＳｉナノワイヤの上端の測定値を示す。図８（ｃ）に示すように、９００℃で熱処理を行った場合には、Ｓｉナノワイヤの上端と下端とでは不純物濃度が異なっている。熱処理温度が上昇するにつれて不純物濃度の差が小さくなり、１１００℃で熱処理を行った場合には、上端と下端との不純物濃度の差が、誤差と考えられる程度まで小さくなっている。この結果から、１１００℃以上の温度で熱処理を行った場合には、Ｓｉナノワイヤ中における不純物の分布を均一にできることがわかる。
次に、保護膜２０８によって保護せずに形成したＳｉナノワイヤのラマンスペクトルを測定した結果について説明する。図９（ａ）は、ｐ−ｉ構造を有するＳｉナノワイヤ１７０を示す図である。Ｓｉナノワイヤ１７０は、Ａｕ粒子１７１と、Ａｕ粒子１７１の下に配置するノンドープＳｉナノワイヤ１７４と、ノンドープＳｉナノワイヤ１７４の下に配置するＢドープＳｉナノワイヤ１７２と、ＢドープＳｉナノワイヤ１７２の側面に設けられたサイドウォール１７３とを備える。ＢドープＳｉナノワイヤ１７２を形成した後にノンドープＳｉナノワイヤ１７４を形成しているため、サイドウォール１７３は、ＢドープＳｉナノワイヤ１７２の側面のみに形成されている。図９（ｂ）は、ＢドープＳｉナノワイヤ１７２の上部のラマンスペクトルを示し、図９（ｃ）は、ＢドープＳｉナノワイヤ１７２の下部のラマンスペクトルを示すグラフである。図９（ｂ）の光学フォノンピークは対称であるが、図９（ｃ）の光学フォノンピークは非対称である。これは、ＳｉＮＷの上部よりも下部のほうが、より高濃度にBドープされていることを示している。つまり、図９で示したＳｉＮＷは、ｐ−ｉ構造を形成していることを示している。
図１０（ａ）は、ｉ−ｐ構造を有するＳｉナノワイヤ１８０を示す図である。Ｓｉナノワイヤ１８０は、Ａｕ粒子１８１と、Ａｕ粒子１８１の下に配置するＢドープＳｉナノワイヤ１８４と、ＢドープＳｉナノワイヤ１８４の下に配置するノンドープＳｉナノワイヤ１８２と、ノンドープＳｉナノワイヤ１８２およびＢドープＳｉナノワイヤ１８４の側面に設けられたサイドウォール１８３とを備える。ノンドープＳｉナノワイヤ１８２を形成した後にＢドープＳｉナノワイヤ１８４を形成しているため、ノンドープＳｉナノワイヤ１８２の側面には、ほぼ均一な厚さのサイドウォール１８３が形成され、ＢドープＳｉナノワイヤ１８４の側面には、上に行くほど厚さが小さいサイドウォール１８３が形成されている。図１０（ｂ）は、ノンドープＳｉナノワイヤ１８２の上部のラマンスペクトルを示し、図１０（ｃ）は、ノンドープＳｉナノワイヤ１８２の下部のラマンスペクトルを示すグラフである。図１０（ｂ）、（ｃ）のピークは、共に非対称な形状であることから、成長中にドーパントガスを供給していないにも関わらず、ノンドープＳｉＮＷ中にＢがドープされていることが分かる。これらの結果から、Ｂの原料ガスが存在する雰囲気に晒された時間に比例して、サイドウォールの厚さが大きくなることがわかる。
なお、触媒粒子の材料としては、成長温度領域でのドーパント原子の固溶度が、ドーピングしようとしている濃度より１桁以上小さな材料を選択するとよい。例えば、ドーパントがＢやＰの場合、成長温度が１０００℃以下であれば、いずれの金属に対しても固溶しにくいため、いずれの金属を触媒として用いても本願発明の効果を得ることが出来る。また、ドーパントが砒素の場合、銀、アルミニウム、金、鉄、ガリウム、インジウム、ニッケル以外の金属であれば、本願発明の効果を得ることが出来る。
なお、図３（ｂ）に示す工程でＢドープＳｉナノワイヤ２０９を成長させる間に、ドーパントが保護膜２０８内を通過してＳｉナノワイヤ２０７に到達しないことが好ましい。この観点から、保護膜２０８の膜厚は、ドーパントが保護膜２０８内を拡散する距離よりも大きく設計すればよい。例えば、保護膜２０８の厚みは、５ｎｍ以上であることが好ましい。また、保護膜２０８の材料としては、ドーパントの拡散係数が小さな材料を選択することが好ましい。例えば、保護膜２０８の材料としてはシリコン酸化膜が好ましい。また、保護膜２０８の材料としては、Ｓｉナノワイヤ２０７の材料に対して、任意のエッチャントで少なくとも３倍以上エッチングレートの速い材料を選択することが好ましい。この観点から、保護膜２０８の材料としては、Ｇｅ、ハフニウム酸化膜、ＧａＡｓなどを用いればよい。
このように、本実施形態の製造方法によれば、実行が容易な工程を追加することにより、不純物濃度の高い領域と不純物濃度の低い領域とを作り分けることができる。従って、機能化したナノワイヤを提供することが可能となるため、従来のプロセスを用いたトランジスタ、メモリやＬＥＤのような電子デバイスへの応用が期待される。
（第２の実施形態）
以下、図１１（ａ）から（ｄ）を参照しながら、本発明による半導体ナノワイヤの製造方法の第２の実施形態を説明する。本実施形態では、ＧａＡｓとＧａＡｓＰのヘテロ構造を有するナノワイヤ（以下、ＧａＡｓ／ＧａＡｓＰナノワイヤと呼ぶ。）を形成する。ナノワイヤは公知の方法であるＶＬＳ成長機構によって成長させることができる。
まず、図１１（ａ）に示すように、任意の基板３０２上にＡｕ粒子３０１を配置させる。配置させる方法としては、上述したような方法を用いるとよい。
次に、このＡｕ粒子３０１を配置した基板３０２をＣＶＤ装置などのチャンバに導入する。そして、図１１（ｂ）に示すように、ＧａＡｓナノワイヤを構成する元素を含む原料ガス３０３をチャンバ内に導入し、所定の圧力に保つ。さらに、基板３０２をランプやヒーターなどで加熱して任意の温度に基板を保つことにより、ＧａＡｓナノワイヤ３０４を成長させる。ＧａＡｓ原料ガス３０３は、例えば、Ｇａの原料ガスとしてトリエチルガリウム（ＴＥＧ）を、Ａｓの原料ガスとしてアルシン（ＡｓＨ3）を含む。
次に、図１１（ｃ）に示すように、ＧａＡｓナノワイヤ３０４の側壁に保護膜３０５を形成する。保護膜３０５を形成する方法としては、例えば、チャンバーにガスを導入して堆積する方法、スパッタ法や蒸着法を用いることができる。また、保護膜３０５としては、ＧａＡｓナノワイヤ３０４およびＧａＡｓＰナノワイヤ３０６（図１１（ｄ）に示す）に対して、任意のエッチャントで少なくとも３倍以上エッチングレートが速い材料を選択することが好ましい。具体的には、保護膜３０５として、シリコン酸化膜やシリコン窒化膜などが用いられる。
次に図１１（ｄ）に示すように、ＧａＡｓＰを構成する元素を含むＧａＡｓＰの原料ガス３０７をチャンバ内に導入し、所定の圧力、温度に保つことにより、ＧａＡｓＰナノワイヤ３０６を成長させる。ＧａＡｓＰ原料ガス３０６は、例えば、Ｇａの原料ガスとしてＴＥＧを、Ａｓの原料ガスとしてＡｓＨ3を、Ｐの原料ガスとしてフォスフィン（ＰＨ3）を含む。
また、ＧａＡｓナノワイヤ３０４およびＧａＡｓＰナノワイヤ３０６の長さは、例えば、１μｍから１００μｍ程度であり、このナノワイヤの直径は、例えば、２ｎｍから１μｍ程度である。
なお、上述した保護膜３０５は、第１の実施形態における保護膜２０８と同様に、ＧａＡｓＰナノワイヤ３０６の成長中に、保護膜３０５上に堆積物が成長しないような材料やＧａＡｓＰナノワイヤ３０６を構成する元素が成長中に拡散してＧａＡｓナノワイヤ３０４表面に到達しないような膜厚に設定すればよい。
本発明のナノワイヤの製造方法では、ＧａＡｓＰナノワイヤ３０６の成長中にはＧａＡｓナノワイヤの側壁が保護膜によって覆われているため、Ｐを含む雰囲気にＧａＡｓナノワイヤ３０４の側壁がさらされることがない。そのため、成長後もＧａＡｓナノワイヤ３０４の組成や表面状態が保つことができ、設計通りのナノワイヤ構造を得ることができる。
（第３の実施形態）
以下、本発明による半導体装置の実施形態を説明する。本実施形態の半導体装置は、第１の実施形態のＳｉナノワイヤ（以下、プロファイルＳｉナノワイヤと呼ぶ。）を有するトランジスタである。
図１２は、本実施形態のプロファイルＳｉナノワイヤを有するトランジスタ（以下、ナノワイヤトランジスタと呼ぶ。）を示す斜視図である。一方、図１３（ａ）は、図１２に示すナノワイヤトランジスタの上面図、図１３（ｂ）は、図１３（ａ）のＣ−Ｃ線に沿った断面図である。
本実施形態のプロファイルＳｉナノワイヤ４０６のうちｐ型不純物がドープされた領域４０７には、ＢのようなＩＩＩ族元素が１×１０18ａｔｏｍｓ/ｃｍ3〜１×１０20ａｔｏｍｓ/ｃｍ3程度ドープされている。また、プロファイルＳｉナノワイヤ４０６のうちドープされていない領域４０８に含まれるＢのようなＩＩＩ族元素は、１×１０18ａｔｏｍｓ/ｃｍ3以下となっている。また、ｐ型不純物がドープされた領域４０７には、Ｓｉと任意の金属との合金が形成されていてもよい。例えばニッケルシリサイド、チタンシリサイドのような合金が形成されていてもよい。
ナノワイヤトランジスタ４００は、上述のプロファイルＳｉナノワイヤ４０６にそれぞれ接触するソース電極４０４・ドレイン電極４０５とこれらを支持する基板４０１を備えている。プロファイルＳｉナノワイヤ４０６のうちｐ型にドープされた領域４０７がソース電極４０４およびドレイン領域４０５と接触することにより、プロファイルＳｉナノワイヤ４０６とソース電極４０４およびドレイン電極４０５との間に、良好な電気的コンタクトが形成されている。
さらに、基板４０１の主面上には、ゲート電極４０２と、このゲート電極４０２とプロファイルＳｉナノワイヤ４０６との間を電気的に絶縁するゲート絶縁膜４０３とが形成されており、このゲート絶縁膜４０３上にプロファイルＳｉナノワイヤ４０６が配置されたボトムゲート型のトランジスタ構造を有している。
このゲート電極４０２にバイアスを印加すると、ゲート絶縁膜４０３を介して、プロファイルＳｉナノワイヤ４０６のチャネル領域の導電性が制御される。
ここで、基板４０１としては、ポリイミドや芳香族エステルのようなプラスティック基板、ガラス基板、サファイア基板などを用いるとよい。また、ゲート電極４０２、ソース電極４０４およびドレイン電極４０５の材料としては、チタン、金、アルミニウム、ニッケルのような金属、導電性ポリマー、ポリシリコン、チタンシリサイドのような半導体材料と金属との合金を用いてもよい。
なお、本実施形態はボトムゲート型のトランジスタであるが、トップゲート型のトランジスタであってもよく、その場合にも同様の効果を得ることができる。
なお、本実施形態におけるプロファイルＳｉナノワイヤ４０６はｐ−ｉ−ｐ構造のナノワイヤであるが、ｎ型トランジスタを形成する場合には、ｎ−ｉ−ｎ構造のナノワイヤを用いればよい。
本実施形態のナノワイヤトランジスタでは、ナノワイヤ４０６とソース・ドレイン電極４０４、４０５とのコンタクト部に不純物ドープされた層が形成されているために、耐熱性の低い基板上でコンタクト抵抗を低減することができる。従って、プロファイル構造の形成されたナノワイヤを用いることで、デバイスに悪影響を与えることなく、電極と半導体層間でのコンタクト特性の改善された高電流駆動力を示すトランジスタを実現することができる。
次に、本実施形態のナノワイヤトランジスタの製造方法を説明する。
図１４（ａ）から図１４（ｃ）は、第３の実施形態のナノワイヤトランジスタの製造工程の一例を示す図である。
本実施形態の製造工程におけるナノワイヤの製造工程は、基本的な部分は第１の実施形態と同様である。ｐ型にドープされた領域４０７およびドープされていない領域４０８の長さは、成長時間を任意の時間に設定することで、任意の長さで製造することができる。ナノワイヤの長さの設定としては、ドープされていない領域４０８の長さはゲート電極４０２のチャネル方向の長さと同程度の長さに設定すればよく、ｐ型にドープされた領域４０７の長さは、ソース電極４０４およびドレイン電極４０５との接触抵抗が小さくなるように設定すればよい。例えば、トランジスタ４００のチャネル長が５μｍ、ｐ型にドープされた領域のＢ濃度が１×１０20ａｔｏｍｓ/ｃｍ3程度である場合、ｐ型にドープされた領域４０７およびドープされていない領域４０８の長さは、それぞれ５μｍに設定するとよい。
また、第１の実施形態の方法でナノワイヤを形成した後、不活性なドーパントの活性化や結晶の乱れを回復するために、熱処理を施すことは有効である。この熱処理の条件としては、不活性な雰囲気中（例えば、窒素雰囲気）で９００℃〜１１００℃程度の温度で１０秒から５分程度の処理を行うとよい。
また、第１の実施形態の製造方法でナノワイヤを形成した後、チャネル界面（ＳｉとＳｉＯ2界面）の準位を低減するために、水素雰囲気中で熱処理を施すことは有効である。この熱処理の条件としては、４００℃〜５００℃程度の温度で１０分から３０分程度の処理を行うとよい。
また、第１の実施形態の方法でナノワイヤを形成した後、少なくともゲート絶縁膜４０３の一部として機能する絶縁膜をナノワイヤの側壁に堆積させてもよい。この堆積条件としては、例えば、酸素雰囲気中で熱酸化処理を行うとよい。
本実施形態のナノワイヤトランジスタの製法としては、公知の方法を用いることができる。以下に、ナノワイヤトランジスタの製法の一例を説明する。
まず、図１４（ａ）に示すように、基板４０１の主面上にゲート電極４０２およびゲート絶縁膜４０３を形成する。ゲート電極４０２は、例えば、スパッタ法や蒸着法など公知の成膜形成装置を用いてゲート金属を堆積させ、フォトリソグラフィを用いてパターニングし、ゲート金属をエッチングすることにより形成することができる。次に、ゲート絶縁膜４０３は、例えば、ゲート絶縁膜材料前駆体をスピンコートし、溶媒の除去および熱処理を行うような方法や、ＣＶＤ法、スパッタ法、蒸着法を用いることにより形成することができる。
次に、図１４（ｂ）に示すように、プロファイルＳｉナノワイヤ４０６を上述した基板上に配置する。配置する方法の一例を以下に説明する。まず、上述したプロファイルＳｉナノワイヤ４０６を成長させた基板からプロファイルＳｉナノワイヤ４０６を剥離し、溶液に分散させることでプロファイルＳｉナノワイヤ４０６の分散した溶液を形成する。ナノワイヤを剥離させる方法としては、例えば、基板に超音波処理を施し機械的に剥離する方法や、ナノワイヤが成長した基板表面をライトエッチし剥離する方法を用いるとよい。ここで分散液に用いる溶媒としては、水溶液、有機溶媒、または、水と有機溶媒を混合したものがある。有機溶媒としては、例えば、エタノール、プロパノール、ペンタノール、ヘキサノール、エチレングリコールなどのアルコール、エチレングリコールモノメチルエーテルなどのエステル、メチルエチルケトンなどのケトン類、ヘキサン、オクタンなどのアルカン、テトラヒドロフラン、クロロホルムのような溶媒を用いるとよい。水と有機溶媒の混合液体としては、水とアルコールの混合液、水とテトラヒドロフランの混合液などが使用可能である。次にプロファイルＳｉナノワイヤ４０６を配置する方法としては、配置する領域上に所望の形状の溝を有するモールドを密着させ、この溝に上述した分散液をフローさせる方法（フロー法）や転写法を用いるとよい。このフロー法を用いるとナノワイヤの位置や形状は、モールドの形状によって制御することが可能であり、ナノワイヤ方向は液体の流れによってモールドの方向に配向させることが可能となる。
次に、図１４（ｃ）に示すように、ソース電極４０４・ドレイン電極４０５を形成する。形成方法としては、例えば、フォトリソグラフィによりレジストパターンを形成した後、ソース・ドレイン電極材料をスパッタ法により堆積させ、レジストパターン上に堆積した電極材料をリフトオフする。
このように、ｐ−ｉ−ｐ構造のナノワイヤをトランジスタに用いることで、デバイス形成用基板上で、ドーパントの注入や熱処理などが不要となる。このため、従来のプロセスで、高性能且つ低バラツキを実現することができる。また、ドーパントの注入や熱処理が不要のため、基板の面積や耐熱性の制約から解消される。
本実施形態のトランジスタを用いた電子装置の一例として、有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いたディスプレイを説明する。
図１５に、ディスプレイの構成を模式的に示す。図１５に示すディスプレイでは、基板４１０上に、複数の画素４１５がマトリクス状に配置されている。各画素４１５には有機ＥＬ素子が配置されており、有機ＥＬ素子の近傍には、ＴＦＴを含む回路が配置されている。有機ＥＬ素子は、ＴＦＴを含む回路によって制御される。基板４１０上には、ＴＦＴを制御するための、Ｘ走査電極４１３、Ｙ走査電極４１４、Ｘドライバ４１１およびＹドライバ４１２が形成されている。
図１６に、画素近傍の回路図を示す。画素４１５は、スイッチ用トランジスタ４１６とドライバ用トランジスタ４１７とによって制御される。Ｙドライバ４１２（図１５に示す）からＹ走査電極４１４を介してスイッチ用トランジスタ４１６のソース電極に電圧が印加される。スイッチ用トランジスタ４１６のドレイン電極とドライバ用トランジスタ４１７のゲート電極とは電気的に接続されている。ドライバ用トランジスタ４１７のドレイン電極は、画素の下部に配置された画素電極（図示せず）に電気的に接続されている。また、ドライバ用トランジスタ４１７のソース電極には、画素を発光させるための電圧が印加される。
一方、スイッチ用トランジスタ４１６のゲート電極には、Ｘドライバ４１１からＸ走査電極４１３を介して画像信号電圧が印加される。画像信号の電圧が印加されたスイッチ用トランジスタから、ドライバ用トランジスタ４１７のゲート電極に電圧が加えられる。これによって、ドライバ用トランジスタから画素電極に電圧が加えられる。図示していないが、画素上には透明電極が配置されている。画素電極と透明電極との間に電圧が加わることによって、画素部分が発光する。
（第４の実施形態）
以下、本発明による半導体ナノワイヤを有するナノワイヤ発光素子（ＬＥＤ）の実施形態を説明する。本実施形態の発光素子は、組成の異なる２つの領域を有するヘテロ構造ナノワイヤで構成される発光領域を備えている。本実施形態のヘテロナノワイヤは、例えば、第２の実施形態で示したＧａＡｓ／ＧａＡｓＰからなるヘテロナノワイヤである。
図１７（ａ）は、本実施形態におけるＧａＡｓ／ＧａＡｓＰヘテロナノワイヤ５００の構造を示す断面図であり、図１７（ｂ）は、ＧａＡｓ／ＧａＡｓＰヘテロナノワイヤ５００を用いたナノワイヤ発光素子５０３を示す斜視図である。以下、このナノワイヤ発光素子５０３の構造を説明する。
図１７（ａ）に示すＧａＡｓ／ＧａＡｓＰヘテロナノワイヤ５００は、ＧａＡｓ層５０１とＧａＡｓＰ層５０２とが接続されたヘテロ構造を有するナノワイヤである。
図１７（ｂ）に示すナノワイヤ発光素子５０３は、ＧａＡｓ／ＧａＡｓＰヘテロナノワイヤ５００にそれぞれ接触する第１の電極５０５、第２の電極５０６と、これらを支持する基板５０４とを備えている。ＧａＡｓ／ＧａＡｓＰヘテロナノワイヤ５００は、第１の電極５０５および第２の電極５０６と接触し、電気的なコンタクトを形成している。
第１の電極５０５および第２の電極５０６は陽極または陰極として機能する。それぞれの電極に電圧を印加すると、陽極からは正孔、陰極からは電子がそれぞれＧａＡｓ／ＧａＡｓＰヘテロナノワイヤ５００に注入される。これらの注入されたキャリアは、ＧａＡｓ層５０１とＧａＡｓＰ層のヘテロ界面で再結合を起こし、発光が生じる。
図１７（ｂ）に示す基板５０４としては、ポリイミドや芳香族エステルのようなプラスティック基板、ガラス基板、サファイア基板など様々な基板を用いることができる。また、第１の電極５０５および第２の電極５０６の材料としては、チタン、金、アルミニウム、ニッケルのような金属、導電性ポリマー、ポリシリコン、チタンシリサイドのような半導体材料と金属との合金を用いることができる。
本実施形態のナノワイヤ発光素子では、低欠陥密度のナノワイヤを形成することができるため、高発光効率且つ高寿命の発光素子を実現することができる。
本発明のナノワイヤの製造方法は、簡便な製造工程により、構造制御されたナノワイヤを製造することができるため、ナノワイヤの製造方法として有用である。本発明のナノワイヤは、トランジスタやメモリなどの電子デバイスやマイクロデバイス等への応用することができる。
１０１ 触媒粒子
１０２ 基板
１０３ 第一の材料の原料ガス
１０４ 第一の材料のナノワイヤ
１０５ 保護膜
１０６ 第二の材料のナノワイヤ
１０７ 第二の材料の原料ガス
１７０ Ｓｉナノワイヤ
１７１ Ａｕ粒子
１７２ ＢドープＳｉナノワイヤ
１７３ サイドウォール
１７４ ノンドープＳｉナノワイヤ
１８０ Ｓｉナノワイヤ
１８１ Ａｕ粒子
１８２ ノンドープＳｉナノワイヤ
１８３ サイドウォール
１８４ ＢドープＳｉナノワイヤ
２０１ Ａｕ粒子
２０２ シリコン基板
２０３ Ｓｉ原料ガス、Ｂ原料ガス
２０４ ＢドープＳｉナノワイヤ
２０５ Ｓｉ原料ガス
２０６ Ｓｉナノワイヤ
２０７ Ｓｉナノワイヤ
２０８ シリコン酸化膜
２０９ Ｓｉナノワイヤ
２１０ Ｓｉナノワイヤ
３０１ Ａｕ粒子
３０２ 基板
３０３ ＧａＡｓの原料ガス
３０４ ＧａＡｓのナノワイヤ
３０５ 保護膜
３０６ ＧａＡｓＰのナノワイヤ
３０７ ＧａＡｓＰの原料ガス
４００ ナノワイヤトランジスタ
４０１ 基板
４０２ ゲート電極
４０３ ゲート絶縁膜
４０４ ソース電極
４０５ ドレイン電極
４０６ ｐ−ｉ−ｐ型Ｓｉナノワイヤ
４０７ ｐ型にドープされた領域
４０８ ドープされていない領域
４１０ フレキシブル基板
４１１ Ｘドライバ
４１２ Ｙドライバ
４１３ Ｘ走査電極
４１４ Ｙ走査電極
４１５ 画素
４１６ スイッチ用トランジスタ
４１７ ドライバ用トランジスタ
５００ ＧａＡｓ／ＧａＡｓＰヘテロナノワイヤ
５０１ ＧａＡｓ層
５０２ ＧａＡｓＰ層
５０３ ナノワイヤ発光素子
５０４ 基板
５０５ 第一の電極
５０６ 第二の電極
１００１ 触媒粒子
１００２ 基板
１００３ 原料ガス
１００４ 第一の材料のナノワイヤ
１００５ 第二の材料のナノワイヤ

Claims (13)

  1. 第一の領域および第二の領域を有する半導体ナノワイヤの製造方法であって、
    基板上に触媒粒子を配置する工程（Ａ）と、
    ＶＬＳ成長機構により、前記第一の領域を前記触媒粒子から成長させる工程（Ｂ）と、
    前記工程（Ｂ）において成長させた前記第一の領域の側壁に保護膜を形成する工程（Ｃ）と、
    前記工程（Ｃ）の後、ＶＬＳ成長機構により、前記第二の領域を前記第一の領域上に成長させる工程（Ｄ）とを含む半導体ナノワイヤの製造方法。
  2. 前記第一の領域の導電型はＮ型およびＰ型のうちのいずれか一方であり、前記第二の領域の導電型はＮ型またはＰ型のうちの他方である、請求項１に記載の半導体ナノワイヤの製造方法。
  3. 前記第一の領域と前記第二の領域とは同じ導電型であり、前記第二の領域の導電率が前記第一の領域の導電率よりも低い、請求項１に記載の半導体ナノワイヤの製造方法。
  4. 前記触媒粒子は、金属又は金属と半導体の合金材料から構成されている、請求項１に記載の半導体ナノワイヤの製造方法。
  5. 前記第二の領域は、不純物元素がドープされた半導体材料から形成される、請求項１に記載の半導体ナノワイヤの製造方法。
  6. 前記第二の領域の成長温度において、前記触媒粒子に対する前記不純物元素の固溶度が１×１０19ａｔｏｍｓ／ｃｍ3以下である、請求項５に記載の半導体ナノワイヤの製造方法。
  7. 前記第一の領域および前記第二の領域は、Ｓｉ、Ｇｅ、Ｃから選ばれる少なくとも一つを含む半導体材料から形成される、請求項６に記載の半導体ナノワイヤの製造方法。
  8. 前記不純物元素は、Ｂ、Ｐ、Ａｓ、Ｓｂから選ばれる少なくとも１つである、請求項５に記載の半導体ナノワイヤの製造方法。
  9. 前記工程（Ｄ）において、前記第二の領域の構成元素は前記保護膜中を拡散して前記第一の領域に至らない、請求項１に記載の半導体ナノワイヤの製造方法。
  10. 前記保護膜は、シリコン酸化膜、シリコン酸窒化膜又はシリコン窒化膜から選ばれる少なくとも一つを含む、請求項９に記載の半導体ナノワイヤの製造方法。
  11. 前記第一の領域のバンドギャップと第二の領域のバンドギャップとは異なる、請求項１に記載の半導体ナノワイヤの製造方法。
  12. 前記第二の領域は２種類以上の元素から構成されており、前記第二の領域の成長温度において、前記触媒粒子に対する、前記第二の領域を構成する少なくとも１種類の元素の固溶度が１×１０19ａｔｏｍｓ／ｃｍ3以下である、請求項１１に記載の半導体ナノワイヤの製造方法。
  13. 前記保護膜は、前記第一の領域を熱酸化することにより形成される、請求項１に記載の半導体ナノワイヤの製造方法。
JP2009517723A 2007-06-06 2008-06-04 半導体ナノワイヤの製造方法 Expired - Fee Related JP5498161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009517723A JP5498161B2 (ja) 2007-06-06 2008-06-04 半導体ナノワイヤの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007150196 2007-06-06
JP2007150196 2007-06-06
JP2009517723A JP5498161B2 (ja) 2007-06-06 2008-06-04 半導体ナノワイヤの製造方法
PCT/JP2008/001417 WO2008149548A1 (ja) 2007-06-06 2008-06-04 半導体ナノワイヤおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008149548A1 JPWO2008149548A1 (ja) 2010-08-19
JP5498161B2 true JP5498161B2 (ja) 2014-05-21

Family

ID=40093380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009517723A Expired - Fee Related JP5498161B2 (ja) 2007-06-06 2008-06-04 半導体ナノワイヤの製造方法

Country Status (3)

Country Link
US (1) US8143144B2 (ja)
JP (1) JP5498161B2 (ja)
WO (1) WO2008149548A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020198399A (ja) * 2019-06-04 2020-12-10 国立大学法人 東京大学 ナノワイヤ製造方法、ナノワイヤ製造装置、及びナノワイヤ
KR102415405B1 (ko) * 2021-03-30 2022-06-29 한양대학교 에리카산학협력단 나노와이어형 발광소자를 이용한 표시 장치

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101588852B1 (ko) * 2008-10-31 2016-01-26 삼성전자주식회사 반도체 소자 및 그 형성방법
JP5299105B2 (ja) * 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
KR101603767B1 (ko) * 2009-11-12 2016-03-16 삼성전자주식회사 광조사를 이용한 반도체성 카본나노튜브의 선택적 성장방법
JP5733655B2 (ja) * 2010-05-18 2015-06-10 国立研究開発法人物質・材料研究機構 シリコンナノ粒子／シリコンナノワイヤ複合材料、太陽電池、発光デバイス、及び製造法
WO2011155397A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Power storage device
FR2964982B1 (fr) * 2010-09-22 2013-03-08 Commissariat Energie Atomique Procede pour eliminer les residus de catalyseur metallique a la surface de fils elabores par croissance catalytique
US8900935B2 (en) 2011-01-25 2014-12-02 International Business Machines Corporation Deposition on a nanowire using atomic layer deposition
FR2973936B1 (fr) * 2011-04-05 2014-01-31 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice
GB201113464D0 (en) * 2011-08-03 2011-09-21 Sunflake As Nanostructure, nanostructure fabrication method and photovoltaic cell incorporating a nanostructure
WO2013055788A1 (en) * 2011-10-12 2013-04-18 The Regents Of The University Of California Photoelectrode for solar water oxidation
WO2013095342A1 (en) 2011-12-19 2013-06-27 Intel Corporation High voltage field effect transistors
FR2995729B1 (fr) * 2012-09-18 2016-01-01 Aledia Dispositif opto-electrique a microfils ou nanofils semiconducteurs et son procede de fabrication
US10170746B2 (en) * 2012-10-17 2019-01-01 Infineon Technologies Ag Battery electrode, battery, and method for manufacturing a battery electrode
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
KR101938010B1 (ko) * 2012-11-22 2019-01-14 전북대학교산학협력단 다이오드의 제조방법
US20150243837A1 (en) * 2013-03-15 2015-08-27 Moonsub Shim Multi-heterojunction nanoparticles, methods of manufacture thereof and articles comprising the same
WO2014187656A1 (en) * 2013-05-21 2014-11-27 Asml Netherlands B.V. Inspection method and apparatus, substrates for use therein and device manufacturing method
US9873115B2 (en) * 2013-07-01 2018-01-23 The Regents Of The University Of Colorado, A Body Corporate Nanostructured photocatalysts and doped wide-bandgap semiconductors
JP6525136B2 (ja) * 2015-02-23 2019-06-05 学校法人早稲田大学 不純物半導体層の製造装置及び製造方法
CN105405745B (zh) * 2015-11-10 2018-06-22 中国科学院半导体研究所 立式iii-v族锑化物半导体单晶薄膜的制备方法
US10312081B2 (en) 2016-07-15 2019-06-04 University Of Kentucky Research Foundation Synthesis of metal oxide surfaces and interfaces with crystallographic control using solid-liquid-vapor etching and vapor-liquid-solid growth
JP6773615B2 (ja) * 2017-08-21 2020-10-21 日本電信電話株式会社 ナノワイヤトランジスタの製造方法
US11222950B2 (en) 2019-04-24 2022-01-11 National Technology & Engineering Solutions Of Sandia, Llc Method for fabricating embedded nanostructures with arbitrary shape
CN111704105B (zh) * 2020-06-23 2022-06-14 中国科学院半导体研究所 一种半导体/超导体异质结纳米线网络的制备方法
JP7176700B2 (ja) * 2020-07-31 2022-11-22 セイコーエプソン株式会社 発光装置およびプロジェクター

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193527A (ja) * 2002-12-13 2004-07-08 Canon Inc 半導体デバイスアレイ及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998048456A1 (en) * 1997-04-24 1998-10-29 Massachusetts Institute Of Technology Nanowire arrays
WO2003005450A2 (en) 2001-05-18 2003-01-16 President And Fellows Of Harvard College Nanoscale wires and related devices
TW554388B (en) 2001-03-30 2003-09-21 Univ California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
WO2003046265A2 (en) * 2001-11-26 2003-06-05 Massachusetts Institute Of Technology Thick porous anodic alumina films and nanowire arrays grown on a solid substrate
JP2005194609A (ja) * 2004-01-09 2005-07-21 Sony Corp 水素ガス発生装置、電気分解装置、太陽電池モジュールおよびエネルギーシステム
KR100553317B1 (ko) * 2004-04-23 2006-02-20 한국과학기술연구원 실리콘 나노선을 이용한 실리콘 광소자 및 이의 제조방법
US7339184B2 (en) * 2004-07-07 2008-03-04 Nanosys, Inc Systems and methods for harvesting and integrating nanowires
CN100487879C (zh) 2004-12-28 2009-05-13 松下电器产业株式会社 半导体纳米导线及其制法和包括该纳米导线的半导体装置
KR101138865B1 (ko) 2005-03-09 2012-05-14 삼성전자주식회사 나노 와이어 및 그 제조 방법
US20060207647A1 (en) 2005-03-16 2006-09-21 General Electric Company High efficiency inorganic nanorod-enhanced photovoltaic devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193527A (ja) * 2002-12-13 2004-07-08 Canon Inc 半導体デバイスアレイ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020198399A (ja) * 2019-06-04 2020-12-10 国立大学法人 東京大学 ナノワイヤ製造方法、ナノワイヤ製造装置、及びナノワイヤ
JP7298822B2 (ja) 2019-06-04 2023-06-27 国立大学法人 東京大学 ナノワイヤ製造方法、及びナノワイヤ製造装置
KR102415405B1 (ko) * 2021-03-30 2022-06-29 한양대학교 에리카산학협력단 나노와이어형 발광소자를 이용한 표시 장치

Also Published As

Publication number Publication date
WO2008149548A1 (ja) 2008-12-11
US20100133509A1 (en) 2010-06-03
JPWO2008149548A1 (ja) 2010-08-19
US8143144B2 (en) 2012-03-27

Similar Documents

Publication Publication Date Title
JP5498161B2 (ja) 半導体ナノワイヤの製造方法
JP5132934B2 (ja) 半導体ナノワイヤ、および当該ナノワイヤを備えた半導体装置
JP4167718B2 (ja) ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法
US7718995B2 (en) Nanowire, method for fabricating the same, and device having nanowires
Li et al. Dopant-free GaN/AlN/AlGaN radial nanowire heterostructures as high electron mobility transistors
US8563395B2 (en) Method of growing uniform semiconductor nanowires without foreign metal catalyst and devices thereof
US8698254B2 (en) Tunnel field effect transistor and method for manufacturing same
US11502219B2 (en) Methods and devices for solid state nanowire devices
Fang et al. III–V nanowires: synthesis, property manipulations, and device applications
US20060022191A1 (en) Nanostructure, electronic device having such nanostructure and method of preparing nanostructures
US20180294362A1 (en) Tunnel field effect transistor
EP2673800A1 (en) High efficiency broadband semiconductor nanowire devices and methods of fabricating without foreign metal catalysis
US20140014897A1 (en) Semiconductor light emitting device with doped buffer layer and method of manufacturing the same
US8810009B2 (en) Method of fabricating a planar semiconductor nanowire
US20120025169A1 (en) Nanostructure array transistor
JP5144135B2 (ja) ナノワイヤ及びナノワイヤを備える装置並びにその製造方法
Yoo et al. Dimension-and position-controlled growth of GaN microstructure arrays on graphene films for flexible device applications
JP2010503994A (ja) 電界効果ヘテロ構造トランジスタ
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
Legallais et al. Toward the integration of Si nanonets into FETs for biosensing applications
KR101125066B1 (ko) ｐ형 Ⅲ-Ⅴ족 화합물 나노선 및 그 제조방법
TWI394217B (zh) 雙極性電晶體的製造方法
KR101201481B1 (ko) 나노 기반 트랜지스터 및 이의 제조 방법
Yang et al. Electrical transport of bottom-up grown single-crystal Si1− xGex nanowire
JP4514252B2 (ja) ＧａＮ系半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140307

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees