JP5497631B2 - ヒューズ焼付け状態機械及びヒューズダウンロード状態機械に基づく内蔵メモリ修理方法 - Google Patents
ヒューズ焼付け状態機械及びヒューズダウンロード状態機械に基づく内蔵メモリ修理方法 Download PDFInfo
- Publication number
- JP5497631B2 JP5497631B2 JP2010506171A JP2010506171A JP5497631B2 JP 5497631 B2 JP5497631 B2 JP 5497631B2 JP 2010506171 A JP2010506171 A JP 2010506171A JP 2010506171 A JP2010506171 A JP 2010506171A JP 5497631 B2 JP5497631 B2 JP 5497631B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- fuse
- circuit
- state machine
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 318
- 230000008439 repair process Effects 0.000 title claims description 78
- 238000000034 method Methods 0.000 title claims description 56
- 230000002950 deficient Effects 0.000 claims description 31
- 238000012360 testing method Methods 0.000 claims description 21
- 230000007547 defect Effects 0.000 claims description 20
- 238000012790 confirmation Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 9
- 238000010200 validation analysis Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 2
- 238000010998 test method Methods 0.000 claims description 2
- 230000000977 initiatory effect Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 description 19
- 238000010304 firing Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 238000012545 processing Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 238000013459 approach Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Tests Of Electronic Circuits (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Description
第2及び第3の内蔵メモリグループ104及び106は、それぞれ、第1の内蔵メモリグループ102と同様の態様で構成され得る。より具体的には、第2の内蔵メモリグループ104は好ましくは、(例えば、64ビットワードとして構成され得る)複数のメモリセル及びともにグループ化された4個の修理可能なメモリバンクを備えたパケット処理ブロック(PPB)メモリサブシステム(PPBMEM)114を含むとともに、PPBMEMメモリサブシステムに結合された関連のAMR回路116を有する。メモリサブシステム114はさらにMBISTコントローラ・ラッパー・ロジック118によってラップされる。AMR回路116は好ましくはバンク当り1個のスペアの64ビットワード、及びメモリサブシステム114内の1以上の不良メモリセルを修理するために利用され得る比較ロジックからなる。同様に、第3の内蔵メモリグループ106は好ましくは、(例えば、64ビットワードとして構成され得る)複数のメモリセル及びともにグループ化された1個の修理可能なメモリバンクからなるパケット分類エンジン(PCE)メモリサブシステム(PCEMEM)120を含むとともに、PCEMEMメモリサブシステムに結合された関連のAMR回路122を有する。メモリサブシステム120はさらにMBISTコントローラ・ラッパー・ロジック124によってラップされる。AMR122は好ましくはバンク当り1個のスペアの64ビットワード、及びメモリサブシステム120内の1以上の不良メモリセルを修理するために利用され得る比較ロジックからなる。
Claims (10)
- 内蔵メモリ内の1以上の不良を修理するためのメモリ修理回路であって、
少なくとも1つのヒューズレジスタ、
(i)該内蔵メモリ内の1以上の不良に関するステータス情報を受信し、(ii)該ステータス情報に基づいて該メモリが修理可能かを判断し、(iii)該メモリが修理可能であるとみなされるときは、該メモリの不良メモリセルに対応するアドレスを記憶し、(iv)該メモリ修理回路に供給される電圧源を用いて、該不良メモリセルに対応するアドレスを該ヒューズレジスタに焼き付け、及び(v)該不良メモリセルに対応するアドレスが該ヒューズレジスタに焼き付けられたことを確認するように動作する第1の状態機械を実装する、該ヒューズレジスタに結合された第1の状態機械回路、及び
(i)該少なくとも1つのヒューズレジスタに記憶された情報を該内蔵メモリに関連する少なくとも1つの修理レジスタにダウンロードし、及び(ii)アドレスが該内蔵メモリ内の不良メモリ部分に対応する回路で受信されると、該不良メモリ部分へのアクセスを該少なくとも1つの修理レジスタに再ルーティングするように動作する第2の状態機械を実装する、該ヒューズレジスタに結合された第2の状態機械回路を備える
メモリ修理回路。 - 請求項1のメモリ修理回路において、該第1の状態機械が、該メモリ内で検出された不良数を評価し、該不良数を所定のしきい値数と比較することによって該メモリが修理可能か否かを判別するように動作するメモリ修理回路。
- 請求項1のメモリ修理回路において、該第1の状態機械がさらに、(vi)該内蔵メモリで実行される少なくとも1つのメモリ内蔵自己テスト手順に関してステータス情報を自動テスト機器(ATE)に送信し、及び(vii)該ステータス情報に応じて該ATEによって生成された少なくとも1つの制御信号を該ATEから受信するように動作し、該第1の状態機械が、該少なくとも1つの制御信号に関連して、該不良メモリセルに対応する該アドレスを該少なくとも1つのヒューズレジスタに焼き付けるためにヒューズ焼付け手順を開始するメモリ修理回路。
- 請求項1のメモリ修理回路において、該第1の状態機械がさらに、(vi)該不良メモリセルに対応する該アドレスを該ヒューズレジスタに焼き付けるためのヒューズ焼付け手順が完了したことを示す確認応答信号を自働テスト機器(ATE)に送信し、及び(vii)該確認応答信号に応じて該ATEによって生成された少なくとも1つの制御信号を該ATEから受信するように動作し、該第1の状態機械が、該少なくとも1つの制御信号に関連して、該不良メモリセルに対応する該アドレスが該ヒューズレジスタに焼き付けられたことの確認を開始するメモリ修理回路。
- 請求項1のメモリ修理回路であって、さらに、該状態機械回路に動作可能に結合された入力/出力インターフェイスを備え、該インターフェイスが該状態機械回路と少なくとも1つの外部回路との間の通信を提供するよう動作するメモリ修理回路。
- 請求項1のメモリ修理回路において、該少なくとも1つのヒューズレジスタを焼き付けるために、該第1の状態機械が第1のモードにおいて該メモリ回路によって受ける電圧源を該ヒューズレジスタに所定の期間印加するように動作し、第2のモードにおいて該ヒューズレジスタが該電圧源を受けるのを無効化するように動作するメモリ修理回路。
- 請求項1のメモリ修理回路において、該第1の状態機械がアイドル状態において該メモリ修理回路のリセットに応じて動作し、該第1の状態機械が、該アイドル状態中に、該メモリ回路における自動メモリ修理手順を開始するための自動テスト機器(ATE)からの制御信号を受信するまで該アイドル状態を維持するメモリ修理回路。
- 内蔵メモリ内の1以上の不良を修理するための少なくとも1つのメモリ修理回路を含む集積回路であって、該メモリ修理回路が、
少なくとも1つのヒューズレジスタ、
(i)該内蔵メモリ内の1以上の不良に関するステータス情報を受信し、(ii)該ステータス情報に基づいて該メモリが修理可能かを判断し、(iii)該メモリが修理可能であるときは、該メモリの不良メモリセルに対応するアドレスを記憶し、(iv)該メモリ修理回路に供給された電圧源を用いて、該不良メモリセルに対応するアドレスを該ヒューズレジスタに焼き付け、及び(v)該不良メモリセルに対応するアドレスが該ヒューズレジスタに焼き付けられたことを確認するように動作する第1の状態機械を実装する、該ヒューズレジスタに結合された第1の状態機械回路、及び
(i)該少なくとも1つのヒューズレジスタに記憶された情報を該内蔵メモリに関連する少なくとも1つの修理レジスタにダウンロードし、及び(ii)アドレスが該内蔵メモリ内の不良メモリ部分に対応する回路で受信されると、該不良メモリ部分へのアクセスを該少なくとも1つの修理レジスタに再ルーティングするように動作する第2の状態機械を実装する、該ヒューズレジスタに結合された第2の状態機械回路を備える
集積回路。 - 内蔵メモリ内の1以上の不良を修理するためのメモリ修理回路に接続されて使用するための自動テスト機器(ATE)装置であって、
プログラマブル電圧源、及び
該プログラマブル電圧源に結合された少なくとも1つのプロセッサであって、(i)第1の制御信号を生成し、該第1の制御信号はメモリ修理回路において自動メモリ修理手順を開始するために該メモリ修理回路に供給されるものであり、(ii)該メモリ修理回路から、該内蔵メモリで実行されるメモリ内蔵自己テスト(MBIST)手順に関係するステータス情報を受信し、(iii)少なくともある程度該ステータス情報に基づいて該内蔵メモリが修理可能かを判断し、(iv)該内蔵メモリが修理可能であると判断されると、該プログラマブル電圧源を、該メモリ修理回路内の少なくとも1つのヒューズレジスタを焼き付けるのに適した最小電位に少なくとも等しい第1の電圧レベルに設定するとともに、第2の制御信号を生成し、該第2の制御信号は少なくとも1つのヒューズレジスタをプログラムするための自動ヒューズ焼付け手順を開始するために該メモリ修理回路に供給されるものであり、(v)該ヒューズ焼付け手順が完了したかを示す第1の確認応答を受信し、(vi)該ヒューズ焼付け手順が完了したことの第1の確認応答に応じて、該プログラマブル電圧源を、該少なくとも1つのヒューズレジスタを焼き付けるのに適した最小電位より低い第2の電圧レベルに設定し、(vii)第3の制御信号を生成し、該第3の制御信号は該少なくとも1つのヒューズレジスタに焼き付けられたデータを有効化するための該メモリ修理回路における該自動有効化手順を開始するために該メモリ修理回路に供給されるものであり、及び(viii)該有効化手順の結果を示す第2の確認応答を受信するように動作するプロセッサ
からなる装置。 - 内蔵メモリ内の1以上の不良を修理するためのシステムであって、
自動テスト機器(ATE)装置、及び
該ATE装置を用いてテストされる少なくとも1つの回路であって、該回路が内蔵メモリ及び該内蔵メモリに結合されたメモリ修理回路からなり、該メモリ修理回路が、
少なくとも1つのヒューズレジスタ、
(i)該内蔵メモリ内の該1以上の不良に関するステータス情報を受信し、(ii)該ステータス情報に基づいて該メモリが修理可能かを判断し、(iii)該メモリが修理可能であるとみなされるときは、該メモリの不良メモリセルに対応するアドレスを記憶し、(iv)該ATE装置によって該メモリ修理回路に供給された電圧源を用いて、該不良メモリセルに対応するアドレスを該ヒューズレジスタに焼き付け、及び(v)該不良メモリセルに対応するアドレスが該ヒューズレジスタに焼き付けられたことを確認するように動作する第1の状態機械を実装する、該ヒューズレジスタに結合された第1の状態機械回路、及び
(i)該少なくとも1つのヒューズレジスタに記憶された情報を該内蔵メモリに関連する少なくとも1つの修理レジスタにダウンロードし、及び(ii)アドレスが該内蔵メモリ内の不良メモリ部分に対応する回路で受信されると、該不良メモリ部分へのアクセスを該少なくとも1つの修理レジスタに再ルーティングするように動作する第2の状態機械を実装する、該ヒューズレジスタに結合された第2の状態機械回路を備える
システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2007/067510 WO2008133680A1 (en) | 2007-04-26 | 2007-04-26 | Embedded memory repair on the basis of fuse burn state machine and a fus download state machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010526396A JP2010526396A (ja) | 2010-07-29 |
JP5497631B2 true JP5497631B2 (ja) | 2014-05-21 |
Family
ID=38870277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010506171A Expired - Fee Related JP5497631B2 (ja) | 2007-04-26 | 2007-04-26 | ヒューズ焼付け状態機械及びヒューズダウンロード状態機械に基づく内蔵メモリ修理方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7895482B2 (ja) |
EP (1) | EP2092529B8 (ja) |
JP (1) | JP5497631B2 (ja) |
KR (1) | KR101314037B1 (ja) |
WO (1) | WO2008133680A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8010847B2 (en) * | 2008-09-30 | 2011-08-30 | Infineon Technologies Ag | Memory repair |
US8234543B2 (en) * | 2009-03-06 | 2012-07-31 | Via Technologies, Inc. | Detection and correction of fuse re-growth in a microprocessor |
US8281222B2 (en) * | 2009-08-07 | 2012-10-02 | Via Technologies, Inc. | Detection and correction of fuse re-growth in a microprocessor |
CN101930391B (zh) * | 2009-08-07 | 2013-03-27 | 威盛电子股份有限公司 | 微处理器及其所适用的测试方法 |
US8957398B2 (en) | 2010-12-22 | 2015-02-17 | Easic Corporation | Via-configurable high-performance logic block involving transistor chains |
US9003252B1 (en) * | 2012-03-07 | 2015-04-07 | Marvell Israel (M.I.S.L) Ltd. | Method and system for memory test and repair |
KR20130123933A (ko) * | 2012-05-04 | 2013-11-13 | 에스케이하이닉스 주식회사 | 전기적 퓨즈 럽쳐 회로 |
US9304968B2 (en) * | 2012-07-18 | 2016-04-05 | Micron Technology, Inc. | Methods and devices for programming a state machine engine |
US9024657B2 (en) | 2012-10-11 | 2015-05-05 | Easic Corporation | Architectural floorplan for a structured ASIC manufactured on a 28 NM CMOS process lithographic node or smaller |
US8929167B2 (en) | 2013-01-31 | 2015-01-06 | Qualcomm Incorporated | MRAM self-repair with BIST logic |
US8923030B2 (en) * | 2013-03-07 | 2014-12-30 | Intel Corporation | On-die programmable fuses |
US9165680B2 (en) * | 2013-03-11 | 2015-10-20 | Macronix International Co., Ltd. | Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks |
US9087611B2 (en) | 2013-03-14 | 2015-07-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for integrated circuit memory repair with binary-encoded repair control word |
KR102038036B1 (ko) * | 2013-05-28 | 2019-10-30 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템 |
KR102083266B1 (ko) * | 2013-11-29 | 2020-03-03 | 삼성전자주식회사 | 반도체 메모리 장치의 테스트 방법 및 반도체 메모리 시스템 |
US9971663B2 (en) | 2014-08-29 | 2018-05-15 | Qualcomm Incorporated | Method and apparatus for multiple memory shared collar architecture |
US9583219B2 (en) | 2014-09-27 | 2017-02-28 | Qualcomm Incorporated | Method and apparatus for in-system repair of memory in burst refresh |
KR20160046502A (ko) * | 2014-10-21 | 2016-04-29 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
KR20160054301A (ko) * | 2014-11-06 | 2016-05-16 | 에스케이하이닉스 주식회사 | 반도체 장치 리페어 시스템 및 그 리페어 방법 |
KR102276007B1 (ko) * | 2015-07-23 | 2021-07-12 | 삼성전자주식회사 | 집적 회로의 리페어 정보 제공 장치 |
CN107086053B (zh) * | 2016-02-15 | 2020-03-31 | 华邦电子股份有限公司 | 存储器控制装置及其存储器控制测试方法 |
KR102470840B1 (ko) * | 2016-03-17 | 2022-11-29 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
US10311963B2 (en) * | 2017-04-19 | 2019-06-04 | Arm Limited | Data processing |
KR102623234B1 (ko) | 2018-08-14 | 2024-01-11 | 삼성전자주식회사 | 스토리지 장치 및 그것의 동작 방법 |
US10719477B1 (en) * | 2019-06-20 | 2020-07-21 | Semiconductor Components Industries, Llc | Methods and system for an integrated circuit |
KR102674550B1 (ko) * | 2019-10-07 | 2024-06-13 | 삼성전자주식회사 | 온-다이 미러링 기능을 갖는 메모리 칩 및 그것을 테스트하는 방법 |
US11164649B1 (en) * | 2020-04-20 | 2021-11-02 | Winbond Electronics Corp. | Test method for memory device |
US12001305B2 (en) * | 2022-08-16 | 2024-06-04 | Micron Technology, Inc. | Resource allocation for a memory built-in self-test |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3274332B2 (ja) * | 1995-11-29 | 2002-04-15 | 株式会社東芝 | コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法 |
US5805789A (en) * | 1995-12-14 | 1998-09-08 | International Business Machines Corporation | Programmable computer system element with built-in self test method and apparatus for repair during power-on |
US6032264A (en) * | 1997-04-22 | 2000-02-29 | Micron Technology, Inc. | Apparatus and method implementing repairs on a memory device |
TW374951B (en) * | 1997-04-30 | 1999-11-21 | Toshiba Corp | Semiconductor memory |
US5987632A (en) * | 1997-05-07 | 1999-11-16 | Lsi Logic Corporation | Method of testing memory operations employing self-repair circuitry and permanently disabling memory locations |
US6154851A (en) | 1997-08-05 | 2000-11-28 | Micron Technology, Inc. | Memory repair |
US6351827B1 (en) * | 1998-04-08 | 2002-02-26 | Kingston Technology Co. | Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard |
DE19838861A1 (de) * | 1998-08-26 | 2000-03-02 | Siemens Ag | Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Speichers |
US6408401B1 (en) * | 1998-11-13 | 2002-06-18 | Compaq Information Technologies Group, L.P. | Embedded RAM with self-test and self-repair with spare rows and columns |
US6367042B1 (en) | 1998-12-11 | 2002-04-02 | Lsi Logic Corporation | Testing methodology for embedded memories using built-in self repair and identification circuitry |
US6157583A (en) * | 1999-03-02 | 2000-12-05 | Motorola, Inc. | Integrated circuit memory having a fuse detect circuit and method therefor |
JP3848004B2 (ja) * | 1999-03-11 | 2006-11-22 | 株式会社東芝 | 半導体メモリ装置及び半導体メモリ装置搭載システム |
JP2000268596A (ja) * | 1999-03-12 | 2000-09-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3866436B2 (ja) * | 1999-03-18 | 2007-01-10 | 株式会社東芝 | 半導体装置及びこれを備えた半導体システム |
US6166981A (en) | 2000-02-25 | 2000-12-26 | International Business Machines Corporation | Method for addressing electrical fuses |
JP2002109899A (ja) * | 2000-07-26 | 2002-04-12 | Mitsubishi Electric Corp | 半導体記憶装置およびそれを備える半導体集積回路装置 |
WO2002025296A2 (en) | 2000-09-22 | 2002-03-28 | Don Mccord | Method and system for wafer and device-level testing of an integrated circuit |
US6259637B1 (en) * | 2000-12-01 | 2001-07-10 | Advanced Micro Devices, Inc. | Method and apparatus for built-in self-repair of memory storage arrays |
US6871297B2 (en) | 2002-04-11 | 2005-03-22 | Lsi Logic Corporation | Power-on state machine implementation with a counter to control the scan for products with hard-BISR memories |
EP1408516B1 (en) * | 2002-10-07 | 2006-06-21 | Infineon Technologies AG | A fuse blowing interface for a memory chip |
US20040123181A1 (en) * | 2002-12-20 | 2004-06-24 | Moon Nathan I. | Self-repair of memory arrays using preallocated redundancy (PAR) architecture |
US6898143B2 (en) * | 2003-08-26 | 2005-05-24 | Lsi Logic Corporation | Sharing fuse blocks between memories in hard-BISR |
US6928377B2 (en) * | 2003-09-09 | 2005-08-09 | International Business Machines Corporation | Self-test architecture to implement data column redundancy in a RAM |
US6922649B2 (en) | 2003-11-25 | 2005-07-26 | International Business Machines Corporation | Multiple on-chip test runs and repairs for memories |
US7295480B2 (en) | 2003-12-18 | 2007-11-13 | Agere Systems Inc | Semiconductor memory repair methodology using quasi-non-volatile memory |
EP1624465A1 (en) | 2004-08-06 | 2006-02-08 | STMicroelectronics S.r.l. | Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays |
US7053470B1 (en) | 2005-02-19 | 2006-05-30 | Azul Systems, Inc. | Multi-chip package having repairable embedded memories on a system chip with an EEPROM chip storing repair information |
JP2007048394A (ja) * | 2005-08-11 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 電気ヒューズモジュールを備えた半導体記憶装置 |
KR100745403B1 (ko) * | 2005-08-25 | 2007-08-02 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 셀프 테스트 방법 |
US7447066B2 (en) * | 2005-11-08 | 2008-11-04 | Sandisk Corporation | Memory with retargetable memory cell redundancy |
TWM315862U (en) | 2005-12-07 | 2007-07-21 | Interdigital Tech Corp | Wireless transmit/receive unit |
US7379361B2 (en) * | 2006-07-24 | 2008-05-27 | Kingston Technology Corp. | Fully-buffered memory-module with redundant memory buffer in serializing advanced-memory buffer (AMB) for repairing DRAM |
US7757135B2 (en) * | 2006-09-11 | 2010-07-13 | Mentor Graphics Corporation | Method and apparatus for storing and distributing memory repair information |
-
2007
- 2007-04-26 KR KR1020097022411A patent/KR101314037B1/ko active IP Right Grant
- 2007-04-26 WO PCT/US2007/067510 patent/WO2008133680A1/en active Application Filing
- 2007-04-26 US US12/160,505 patent/US7895482B2/en not_active Expired - Fee Related
- 2007-04-26 JP JP2010506171A patent/JP5497631B2/ja not_active Expired - Fee Related
- 2007-04-26 EP EP07761356.0A patent/EP2092529B8/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
EP2092529B8 (en) | 2016-07-27 |
KR101314037B1 (ko) | 2013-10-01 |
EP2092529B1 (en) | 2016-04-13 |
KR20100015943A (ko) | 2010-02-12 |
WO2008133680A1 (en) | 2008-11-06 |
US7895482B2 (en) | 2011-02-22 |
JP2010526396A (ja) | 2010-07-29 |
US20100157703A1 (en) | 2010-06-24 |
EP2092529A1 (en) | 2009-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5497631B2 (ja) | ヒューズ焼付け状態機械及びヒューズダウンロード状態機械に基づく内蔵メモリ修理方法 | |
US20240221852A1 (en) | Multi-Mode Memory Module with Data Handlers | |
US9831003B2 (en) | Device and method for repairing memory cell and memory system including the device | |
US6512709B1 (en) | Semiconductor integrated circuit | |
US6769081B1 (en) | Reconfigurable built-in self-test engine for testing a reconfigurable memory | |
JP3274332B2 (ja) | コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法 | |
EP1389315B1 (en) | Hierarchical built-in self-test | |
US8570820B2 (en) | Selectable repair pass masking | |
US7721163B2 (en) | JTAG controlled self-repair after packaging | |
US6255836B1 (en) | Built-in self-test unit having a reconfigurable data retention test | |
US20010022743A1 (en) | Semiconductor integrated circuit device | |
US20100161035A1 (en) | Endovascular prosthesis and relating manufacturing procedure | |
JPWO2002037503A1 (ja) | 半導体メモリおよび半導体メモリの検査方法並びに製造方法 | |
US5659549A (en) | Memory test system having a pattern generator for a multi-bit test | |
US7346823B1 (en) | Automatic built-in self-test of logic with seeding from on-chip memory | |
US7549098B2 (en) | Redundancy programming for a memory device | |
US7518918B2 (en) | Method and apparatus for repairing embedded memory in an integrated circuit | |
US8392777B2 (en) | Centralized MBIST failure information | |
Ghale et al. | Design and implementation of memory BIST for hybrid cache architecture | |
US11894085B2 (en) | Memory section selection for a memory built-in self-test | |
US11929134B2 (en) | Indicating a status of a memory built-in self-test | |
US20230395174A1 (en) | Refresh rate selection for a memory built-in self-test | |
US20240069764A1 (en) | Single-bit error indication for a memory built-in self-test | |
US20240038320A1 (en) | Indicating a status of a memory built-in self-test using a data mask inversion bit | |
Wu | MBIST Repair Mechanishm and Implementation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120402 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120702 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120709 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121002 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130424 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130502 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130723 |
|
TRDD | Decision of grant or rejection written | ||
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140204 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5497631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |