JP5497631B2 - ヒューズ焼付け状態機械及びヒューズダウンロード状態機械に基づく内蔵メモリ修理方法 - Google Patents

ヒューズ焼付け状態機械及びヒューズダウンロード状態機械に基づく内蔵メモリ修理方法 Download PDF

Info

Publication number
JP5497631B2
JP5497631B2 JP2010506171A JP2010506171A JP5497631B2 JP 5497631 B2 JP5497631 B2 JP 5497631B2 JP 2010506171 A JP2010506171 A JP 2010506171A JP 2010506171 A JP2010506171 A JP 2010506171A JP 5497631 B2 JP5497631 B2 JP 5497631B2
Authority
JP
Japan
Prior art keywords
memory
fuse
circuit
state machine
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010506171A
Other languages
English (en)
Other versions
JP2010526396A (ja
Inventor
フィッチャー，フレデリック，ハリソン
ピー． マーチン，リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2010526396A publication Critical patent/JP2010526396A/ja
Application granted granted Critical
Publication of JP5497631B2 publication Critical patent/JP5497631B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

第２及び第３の内蔵メモリグループ１０４及び１０６は、それぞれ、第１の内蔵メモリグループ１０２と同様の態様で構成され得る。より具体的には、第２の内蔵メモリグループ１０４は好ましくは、（例えば、６４ビットワードとして構成され得る）複数のメモリセル及びともにグループ化された４個の修理可能なメモリバンクを備えたパケット処理ブロック（ＰＰＢ）メモリサブシステム（ＰＰＢＭＥＭ）１１４を含むとともに、ＰＰＢＭＥＭメモリサブシステムに結合された関連のＡＭＲ回路１１６を有する。メモリサブシステム１１４はさらにＭＢＩＳＴコントローラ・ラッパー・ロジック１１８によってラップされる。ＡＭＲ回路１１６は好ましくはバンク当り１個のスペアの６４ビットワード、及びメモリサブシステム１１４内の１以上の不良メモリセルを修理するために利用され得る比較ロジックからなる。同様に、第３の内蔵メモリグループ１０６は好ましくは、（例えば、６４ビットワードとして構成され得る）複数のメモリセル及びともにグループ化された１個の修理可能なメモリバンクからなるパケット分類エンジン（ＰＣＥ）メモリサブシステム（ＰＣＥＭＥＭ）１２０を含むとともに、ＰＣＥＭＥＭメモリサブシステムに結合された関連のＡＭＲ回路１２２を有する。メモリサブシステム１２０はさらにＭＢＩＳＴコントローラ・ラッパー・ロジック１２４によってラップされる。ＡＭＲ１２２は好ましくはバンク当り１個のスペアの６４ビットワード、及びメモリサブシステム１２０内の１以上の不良メモリセルを修理するために利用され得る比較ロジックからなる。
例えば、読出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）等の半導体メモリデバイスは通常、行列に配列されたメモリセルのアレイを含む。メモリセルの各々は情報（よくビットといわれる）を２つの論理状態のうちの１つ、即ち、ロジックハイ状態（論理「１」）及びロジックロー状態（論理「０」）で記憶する。与えられたメモリセルに記憶された情報にアクセスするために固有のアドレスが利用される。各メモリセルに対するメモリアドレスは通常、メモリアレイ内のメモリセルの特定の行列位置を含む。
ウェルを深いミクロン以下の幾何位置に押し込む処理技術によって、ＩＣ設計者は非常に高密度のメモリ及びロジックをともに同じチップ上に集積することができる。そのようにすることで、彼らはチップ上システム（ＳｏＣ）時代の先がけとなった。製造プロセスの一部として、メモリデバイスは、１以上のテストパターン（よくテストシリーズといわれる）をデバイスに適用して何らかの予想外の結果をエラーとすることによってテストされる。高い密度で圧縮したメモリセルによってそれらは製造不良を起こし易くなった。（ＳｏＣ技術の場合として）等しい面積の内蔵メモリ及びロジックを持つＩＣは、ロジックでの不良に起因して故障するのに比べて２倍の頻度でメモリでの製造不良に起因して故障し易い。結果として、内蔵メモリ及びロジック双方を有するＳｏＣのＩＣでは、ＩＣの歩留り全体を大きく決定付けるのはメモリとなる。
歩留りを向上するために、内蔵メモリを持つＩＣデバイスに所定量の冗長性を設計することが知られている。この冗長性は普通はメモリセルの空ブロックの形態で設けられる。従って、不良メモリセルに対応するアドレスが特定されると、それは通常、メモリアレイ内の冗長メモリセルに再ルーティングされる。この再ルーティングのために、不良メモリアドレスは通常、ヒューズ又はアンチヒューズレジスタにプログラムされ、後者は特にカプセル化後に不良ダイを修理することに適用できる。このような態様で、アドレスがメモリデバイスに与えられ、このアドレスがデバイスのレジスタに記憶されているプログラムされた不良アドレスに一致する場合、レジスタ（アレイ内の冗長メモリ位置に関連する）はアクセスを冗長位置に再ルーティングする。
理想的には、メモリアレイ内の各メモリセルに対して冗長メモリセルがあればよい。しかし、ＩＣ内に冗長メモリセルを含めることはＩＣのサイズを無用に増加させてしまう。さらに、冗長メモリアーキテクチャを実装するためにはオーバーヘッドロジックが一般に必要となる。従って、一方での歩留りの向上と他方でのチップサイズ及び複雑さの増加の問題の間にはトレードオフがある。
従って、従来メモリ修理技術に関連する上記の問題の１以上に苛まされない改善された内蔵メモリ修理技術へのニーズが存在する。
本発明は、実施例では、ＩＣ内の内蔵メモリを効率的に修理するための技術からなる。内蔵メモリに関連するメモリ内蔵自己テスト（ＭＢＩＳＴ）結果に基づくヒューズレジストを自動的にプログラムし、内蔵メモリ内の不良メモリ箇所に対応するメモリアドレスの再ルーティングを実行するためにヒューズレジスタにプログラムされた情報をダウンロードするために、一対の状態機械が用いられる。
発明の一側面によると、内蔵メモリ内の１以上の不良を修理するためのメモリ修理回路は少なくとも１つのヒューズレジスタ及びそのヒューズレジスタに結合された状態機械回路を含む。状態機械回路は第１の状態機械を実装しており、第１の状態機械は、（ｉ）内蔵メモリ内の１以上の不良に関するステータス情報を受信し、（ii）ステータス情報に基づいてメモリが修理可能かを判断し、（iii）メモリが修理可能であると判断されたときに、メモリの不良メモリセルに対応するアドレスを記憶し、（iv）メモリ修理回路に供給された電圧源を用いて不良メモリセルに対応するアドレスをヒューズレジスタに焼き付け、及び（ｖ）不良メモリセルに対応するアドレスがヒューズレジスタに焼き付けられたことを確認するように動作する。
状態機械回路はさらに第２の状態機械を実装しており、第２の状態機械は、（ｉ）少なくとも１つのヒューズレジスタに記憶された情報を内蔵メモリに関連する少なくとも１つの一対のレジスタにダウンロードし、（ii）内蔵メモリ内の不良メモリ箇所に対応する回路においてアドレスが受信されたとき、不良メモリ箇所へのアクセスを当該少なくとも１つの一対のレジスタに再ルーティングするように動作する。メモリ修理回路の少なくとも一部分はＩＣデバイスに実装されていてもよい。
本発明の他の側面によると、内蔵メモリ内の１以上の不良を修理するためのメモリ修理回路との関係の使用のための自動テスト機器（ＡＴＥ）装置は、プログラマブル電圧源及びそのプログラマブル電圧源に結合された少なくとも１つのプロセッサを含む。プロセッサは、（ｉ）第１の制御信号を生成し、第１の制御信号はメモリ修理回路において自動メモリ修理手順を開始するためにメモリ修理回路に供給されるものであり、（ii）メモリ修理回路から、内蔵メモリで実行されるメモリ内蔵自己テスト（ＭＢＩＳＴ）手順に関係するステータス情報を受信し、（iii）少なくともある程度ステータス情報に基づいて内蔵メモリが修理可能かを判断し、（iv）内蔵メモリが修理可能であると判断されると、プログラマブル電圧源を、メモリ修理回路内の少なくとも１つのヒューズレジスタを焼き付けるのに適した最小電位に少なくとも等しい第１の電圧レベルに設定するとともに、第２の制御信号を生成し、第２の制御信号は少なくとも１つのヒューズレジスタをプログラムするための自動ヒューズ焼付け手順を開始するためにメモリ修理回路に供給されるものであり、（ｖ）ヒューズ焼付け手順が完了したかどうかを示す第１の確認応答を受信し、（vi）ヒューズ焼付け手順が完了したことの第１の確認応答に応じて、プログラマブル電圧源を、当該少なくとも１つのヒューズレジスタを焼き付けるのに適した最小電位より低い第２の電圧レベルに設定し、（vii）第３の制御信号を生成し、第３の制御信号は当該少なくとも１つのヒューズレジスタに焼き付けられたデータを有効化するためのメモリ修理回路における自動有効化手順を開始するためにメモリ修理回路に供給されるものであり、及び（viii）有効化手順の結果を示す第２の確認応答を受信するように動作する。
本発明のさらに他の側面によると、内蔵メモリ内の１以上の不良を修理するためのシステムはＡＴＥ装置及びそのＡＴＥ装置を用いてテストされる少なくとも１つの回路を含む。その回路は内蔵メモリ及びその内蔵メモリに結合されたメモリ修理回路を含む。メモリ修理回路は少なくとも１つのヒューズレジスタ及びそのヒューズレジスタに結合された状態機械回路を含む。状態機械回路は第１の状態機械を実装し、第１の状態機械は、（ｉ）内蔵メモリ内の１以上の不良に関するステータス情報を受信し、（ii）ステータス情報に基づいてメモリが修理可能かを判断し、（iii）メモリが修理可能であると判断されたときに、メモリの不良メモリセルに対応するアドレスを記憶し、（iv）ＡＴＥ装置によって、メモリ修理回路に供給される電圧源を用いて不良メモリセルに対応するアドレスをヒューズレジスタに焼き付け、及び（ｖ）不良メモリセルに対応するアドレスがヒューズレジスタに焼き付けられたことを確認するように動作する。
状態機械回路はさらに第２の状態機械を実装し、第２の状態機械は、（ｉ）少なくとも１つのヒューズレジスタに記憶された情報を内蔵メモリに関連する少なくとも１つの一対のレジスタにダウンロードし、（ii）内蔵メモリ内の不良メモリ箇所に対応する回路においてアドレスが受信されたとき、不良メモリ箇所へのアクセスを当該少なくとも１つの一対のレジスタに再ルーティングするように動作する。
本発明のこれら及び他の構成、課題及び有利な効果は、付随する図面との関連で読むべき以降の実施例の詳細な説明から明らかになる。
図１は本発明の実施例によって形成された、内蔵メモリを含む例示のメモリ回路のブロック図である。 図２Ａは、本発明の実施例による、図１のメモリ回路に実装され得る例示のヒューズ焼付け状態機械シーケンサ制御／データフローを示す状態図である。 図２Ｂは、本発明の実施例による、図１のメモリ回路に実装され得る例示のヒューズ焼付け状態機械シーケンサ制御／データフローを示す状態図である。 図２Ｃは、本発明の実施例による、図１のメモリ回路に実装され得る例示のヒューズ焼付け状態機械シーケンサ制御／データフローを示す状態図である。 図３Ａは、本発明の実施例による、例示のＡＴＥヒューズ焼付け状態機械シーケンサ制御／データフローを示す状態図である。 図３Ｂは、本発明の実施例による、例示のＡＴＥヒューズ焼付け状態機械シーケンサ制御／データフローを示す状態図である。 図４Ａは、本発明の実施例による、図１のメモリ回路に実装され得る例示のヒューズダウンロード状態機械シーケンサ制御／データフローを示す状態図である。 図４Ｂは、本発明の実施例による、図１のメモリ回路に実装され得る例示のヒューズダウンロード状態機械シーケンサ制御／データフローを示す状態図である。 図５は本発明の実施例による、本発明の技術が実施され得る例示の処理システムを示す簡略化したブロック図である。
本発明は、機能デバイスの製造歩留りを上げるためにＩＣデバイス内の内蔵メモリを修理するための例示の方法及び装置に関してここに記載される。しかし、本発明の技術はここに図示及び記載される方法及び装置に限定されないことが理解されるべきである。
ここで使用される用語「デバイス」は、例示として及び限定することなく、特定用途向け集積回路（ＡＳＩＣ）、シングル・インライン・メモリ・モジュール（ＳＩＭＭ）、デュアル・インライン・メモリ・モジュール（ＤＩＭＭ）、コンテンツ・アドレサブル・メモリ（ＣＡＭ）、中央処理装置（ＣＰＵ）、デジタル信号プロセッサ（ＤＳＰ）又はあらゆる他のタイプのデータ処理又は記憶デバイスに通常関連する要素、その他内蔵メモリを有するそのような要素の部分及び／又は組合せからなる。ここで使用される用語「メモリ」とは、情報（例えば、データ）を、これに限定されないが通常は２進形式で少なくとも一時的に記憶するために採用されるあらゆる要素を広範に意味し、例えば、揮発メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）等）及び不揮発メモリ（例えば、フラッシュメモリ、読出し専用メモリ（ＲＯＭ）、磁気ランダムアクセスメモリ（ＭＲＡＭ）等）を含み得る。
図１は本発明の技術が実装される例示のメモリ回路１００の少なくとも一部を示すブロック図である。メモリ回路１００は、複数の内蔵メモリグループ、即ち、第１の内蔵メモリグループ１０２、第２の内蔵メモリグループ１０４、及び第３の内蔵メモリグループ１０６に構成される内蔵メモリを含む。しかし、本発明は、当業者には分かるように、図示された特定数の内蔵メモリグループに限定されず、より少ない内蔵メモリグループ（例えば、２個）又はより多い内蔵メモリグループ（例えば、４個）で利用されることができる。
第１の内蔵メモリグループ１０２は好ましくは、（例えば、１２８ビットワードとして構成される）複数のメモリセル及びともにグループ化された１２個の修理可能なメモリバンクを備えたシステムメモリサブシステム（ＳＹＳＴＥＭ）１０８を含むとともに、システムメモリサブシステムに結合された関連の適応メモリ修理（ＡＭＲ）回路１１０を有する。メモリサブシステム１０８はさらにＭＢＩＳＴコントローラ・ラッパー・ロジック１１２に結合される。ＡＭＲ回路１１０は好ましくは、バンク当り２個のスペアの１２８ビットワード、及びメモリサブシステム１０８内の１以上の不良メモリセルを修理するために利用され得る比較ロジックからなる。ＭＢＩＳＴコントローラ・ラッパー・ロジック１１２は好ましくはメモリサブシステム１０８を機能的にテストするための手順（例えば、ソフトウェアルーチン等）を実行するように適合される。
【００１９】
第２及び第３の内蔵メモリグループ１０４及び１０６は、それぞれ、第１の内蔵メモリグループ１０２と同様の態様で構成され得る。より具体的には、第２の内蔵メモリグループ１０４は好ましくは、（例えば、６４ビットワードとして構成され得る）複数のメモリセル及びともにグループ化された４個の修理可能なメモリバンクを備えたパケット処理ブロック（ＰＰＢ）メモリサブシステム（ＰＰＢＭＥＭ）１１４を含むとともに、ＰＰＢＭＥＭメモリサブシステムに結合された関連のＡＭＲ回路１１６を有する。メモリサブシステム１１４はさらにＭＢＩＳＴコントローラ・ラッパー・ロジック１１８によってラップされる。ＡＭＲ回路１１６は好ましくはバンク当り１個のスペアの６４ビットワード、及びメモリサブシステム１１４内の１以上の不良メモリセルを修理するために利用され得る比較ロジックからなる。同様に、第３の内蔵メモリグループ１０６は好ましくは、（例えば、６４ビットワードとして構成され得る）複数のメモリセル及びともにグループ化された１個の修理可能なメモリバンクからなるパケット分類エンジン（ＰＣＥ）メモリサブシステム（ＰＣＥＭＥＭ）１２０を含むとともに、ＰＣＥＭＥＭメモリサブシステムに結合された関連のＡＭＲ回路１２２を有する。メモリサブシステム１２０はさらにＭＢＩＳＴコントローラ・ラッパー・ロジック１２４によってラップされる。ＡＭＲ１２２は好ましくはバンク当り１個のスペアの６４ビットワード、及びメモリサブシステム１２０内の１以上の不良メモリセルを修理するために利用され得る比較ロジックからなる。
本発明は内蔵メモリグループの数及び／又は配置（サイズ、アレイ構成等）に限定されず、それぞれのメモリサブシステムはメモリセル及び／又はスペアワードの何らかの特定の数又は構成に限定されないことも理解されるべきである。メモリサブシステム１０８、１１４、１２０の各々には任意数（１からｎ、ここでｎは１より大きい整数）のメモリ部分が存在し得る。さらに、メモリサブシステムの各々におけるメモリ部分の数は他のものと相対して同じである必要はない。あらゆる数のメモリサブシステムが本発明の技術を用いて、例えば、第１の状態機械を修正して回路に対応させる等して収容され得る。
一般に、メモリサブシステム１０８、１１４及び１２０は、テストパターンとよくいわれる一連のパターン入力を用いることによって機能的にテストされることができる。パターン入力は、メモリサブシステム１０８、１１４及び１２０にそれぞれ関連するＭＢＩＳＴラッパーロジック１１２、１１８及び１２４に含まれるロジックをテストすることによって生成されることができ、それは、従来から行われているように、メモリサブシステムに対して、許容動作限界に従って機能するときに、それぞれのパターン入力に応じて予想可能な出力を生成させるような態様で生成される。そして、テストロジックは、各パターン入力に応じてそれぞれのメモリサブシステムによって生成されたパターン出力を予想出力と比較し、出力のいずれかの部分が一致しない場合に、好ましくは検出エラーが発生したアドレス及び影響を受けたビットを出力及び／又は記憶する。
メモリ回路１００はクロック及びリセット（ＣＡＲ）レジスタブロック１２６をさらに含む。ＣＡＲブロック１２６は第１の状態機械１２８（ヒューズ焼付け（ｂｕｒｎ）状態機械となり得る）、第２の状態機械１３２（ヒューズダウンロード状態機械となり得る）、並びに第１及び第２の状態機械に動作可能に結合されたレジスタ（例えば、ＰＦＵＳＥ、ＰＦＵＳＥＣＴＬ）１３０のブロックを備える。レジスタ１３０のブロックは特定数のレジスタに限定されない。ＣＡＲブロック１２６は好ましくは内蔵メモリグループ１０２、１０４及び１０６にバス１３３又は代替的な接続手段を介して通信するように動作可能である。バス１３３は好ましくは、データをそれぞれの内蔵メモリグループ１０２、１０４、１０６、及びＣＡＲブロック１２６間で搬送できるように、双方向接続である。ＣＡＲブロック１２６は接続１３５を介して汎用入力／出力（ＧＰＩＯ）インターフェイス１３４に結合され得る。ＧＰＩＯインターフェイス１３４は外部の自動化テスト機器（ＡＴＥ）と内部の状態機械１２８及び１３２の間のステータス及び／又は制御情報を渡すように適合されていることが好ましい。
ＡＴＥとＧＰＩＯインターフェイス１３４の間のインターフェイスは、メモリ回路１００に関連する多重化した入力／出力（ＩＯ）ピンＧＰＩＯ［７：０］からなるバスによる手段、又は代替的な接続構成（例えば、有線又は無線）とすることができる。基本的にあらゆるデータ通信手段が本発明によって考慮されるが、任意の時間に必要とされるＩＯピンの数を最小限にするために、好ましくはヒューズ焼付け状態機械とＡＴＥの間でデータは直列的に転送される。ＩＣデバイスは通常、そこに含まれるＩＯピンの数が制限されるので、直列データ転送アプローチはこの例では特に有利である。ＧＰＩＯピンは好ましくはデフォルト状態では入力として構成される。ＧＰＩＯ［２：０］はいずれにしても通常は入力として使用され、従って変更される必要はないが、当業者には分かるように、他のＧＰＩＯピン、即ち、ＧＰＩＯ［７：３］はこの例示的実施例では出力として使用され、それゆえ適宜出力ピンとしての機能に変更され得る。本発明は何らかの特定数のピンを有するＩＯバスに限定されないことが分かる。
メモリ回路１００は複数のヒューズブロック（例えば、ＦＵＳＥＢ０からＦＵＳＥＢ４）からなる電子ヒューズ（ｅＦｕｓｅ）アレイ１３８を含むが、本発明は何らかの特定数のヒューズブロックに限定されない。電子ヒューズアレイ１３８は第１の状態機械１２８、第２の状態機械及びレジスタ１３０のブロックに結合される。第１の状態機械１２８は好ましくはクロック、プログラムデータ、保護ビット及びチップ選択を電子ヒューズアレイ１３８に与える。電子ヒューズアレイ１３８は、ヒューズアレイ全体を焼き付けるためにデータ及び制御情報のシリアルストリームを受け入れる。ヒューズアレイにプログラムされるべきデータは好ましくは内蔵メモリグループ１０２、１０４及び１０６の各々におけるＭＢＩＳＴラッパーロジック１１２、１１８及び１２４によって提供され、それはステータス及び可能性ある不良アドレスを含む。電子ヒューズアレイ１３８は不良メモリアドレス情報に不揮発的なアプローチを与える。電子ヒューズアレイ１３８はヒューズブロックの直接的なプログラミングのための外部アクセスを提供するためにＩＯ接続１４０を含むことができる。
メモリ回路１００はまた、レジスタ１３０のブロックに動作可能に結合された内部的な高度化縮小インストラクションセットコード（ＲＩＳＣ）機械（ＡＲＭ）コントローラ１３６、又は代替のコントローラを含むことができる。ＡＲＭコントローラ１３６はソフトウェアプログラミングによってレジスタ１３０のブロックから直接読み出し及びそこに書き込むことによって「ソフト」メモリ修理をプログラムするためのメカニズムを提供する。これは電子ヒューズアレイ１３８によって提供される不揮発ｅＦｕｓｅアプローチとは逆の揮発レジスタに基づくアプローチである。ＡＲＭコントローラ１３６は柔軟性を与えるソフトウェア（それゆえ用語「ソフト」メモリ修理）によって駆動されるが自動的には発動されない。さらに、ソフト修理アプローチは一般にハードウェアに基づく機械によるアプローチの速度及び効率を欠く。
第２の状態機械１３２は好ましくは制御信号を受信するための入力であるＰｉｎＲｅｓｅｔを含み、これはＡＴＥテスタ又は代替の制御回路によって供給される。ＰｉｎＲｅｓｅｔは好ましくは、第２の状態機械１３２において、メモリ修理を可能とするために電子ヒューズアレイ１３８のプログラムされたコンテンツを転送し、コンテンツを適当なＡＭＲ回路に分配するヒューズダウンロード処理を開始する。メモリ修理回路を除いて、内部チップ回路はダウンロードが完了するまではリセット状態に保持される。内部リセットが解除された後に、冗長性が有効化され、メモリ回路１００は機能上の使用ができる状態となる。
図１に示す例示のメモリ回路１００の部分は説明の明確化のためにかなり簡略化してある。しかし、図面に示されここに記載される要素の具体的構成は例示目的のみのためであることが理解されるべきである。より具体的には、多数の形式のいずれにおいても実施されることができ、いかなる特定のデバイステストアプリケーションにも限定されない。
本発明の一側面に従って、ヒューズ焼付け状態機械１２８に実行され得る例示のヒューズ焼付けシーケンスがここに記載される。メモリ回路１００内の内蔵メモリがオンチップＭＢＩＳＴロジック（例えば、ＬｏｇｉｃＶｉｓｉｏｎ、ＪＴＡＧ／ＩＥＥＥ１１４９.１等）を用いてまずテストされる。ヒューズ焼付け状態機械１２８は、個々の内蔵メモリグループのＭＢＩＳＴステータスを評価し、メモリ回路が修理可能かを判断する。これを達成するために、ヒューズ焼付け状態機械１２８は、検出された不良の数が所定のしきい値数以下であるかをチェックすることが好ましい。このしきい値数は、他の基準の中でもとりわけ、例えばメモリ回路内の修理可能なメモリバンクの数の関数とすることができる。
メモリ回路１００が修理可能であると判断される場合（例えば、検出された不良数が所定のしきい値数よりも低い場合）、ヒューズ焼付け状態機械１２８はＭＢＩＳＴステータス信号をＡＴＥテスタに送信する。このステータス信号は、メモリ回路が３タイプ、即ち、機能している部分、不良部分又は修理可能な部分のうちの１つとして特徴付けられることを示す２ビット信号とすることができる。本発明の実施例に従って実行されるヒューズ焼付け方法は修理可能な部分のみに関する。修理可能な部分を示すヒューズ焼付け状態機械からのＭＢＩＳＴステータス信号を受信すると、ＡＴＥテスタは好ましくはヒューズ焼付け（プログラミング）電圧源をアクティベートし、この電圧をメモリ回路１００内のヒューズ焼付け状態機械１２８に供給する。ヒューズ焼付け電圧源は好ましくはヒューズを焼き付けるのに適した電圧レベル（例えば、２．５Ｖ）に設定される。メモリ回路１００は、このヒューズ焼付け電圧がＡＴＥによってチップに供給されるときにヒューズ焼付け状態機械が準備状態になるまでヒューズバンクが不用意にプログラムできないことを確実にするために、書込み防止回路、又は代替の制御回路を含むことができる。
メモリ回路１００内の不良メモリ部分に対応するアドレスは好ましくは電子ヒューズアレイ１３８に直列的にプログラムされるが、当業者には分かるように、並列プログラミング方法も本発明によって同様に考慮される。直列的プログラミングアプローチの有利な効果は、並列プログラミングアプローチと比べて、ヒューズを焼き付けるのに必要なＩＯピンの数が実質的に最小化できることである。ヒューズが焼き付けられると、ヒューズ焼付け状態機械１２８は確認応答をＡＴＥに返して、ヒューズ焼付け電圧源を（例えば、ヒューズ焼付け電圧をゼロにする等して）無効化する（オフにする）。そして、ＡＴＥはヒューズ焼付け状態機械１２８に、ヒューズブロックが正しい態様で焼き付けられたかを確認するよう指示する。これは、例えば、それぞれのヒューズブロックを読み出し、その情報とそれに対応する予想される情報とを比較することによって実現できる。そして、確認処理のステータスがＡＴＥに返信され、これによって焼付け処理が完了する。従って、結果として得られるメモリ修理情報が電子ヒューズアレイ１３８の不揮発ヒューズブロックに記憶される。
本発明の他の側面に従って、ヒューズダウンロード状態機械１３２によって実行され得る例示のヒューズダウンロード方法が記載される。このように例えばＡＴＥからＰｉｎＲｅｓｅｔ入力を介してリセット信号を受信すると、ヒューズアレイ１３８にプログラムされた（例えば、焼き付けられた）データが、各メモリサブシステムに関連する適切なメモリ修理レジスタにダウンロードされる。メモリ回路１００内の不良メモリアドレス毎に、不良アドレスに対応するデータを含む個別のレジスタがある。メモリ回路が不良アドレスに一致するアドレスを受信すると、読出し及び／又は書込みアクセスは不良メモリ部分ではなく冗長メモリ位置に再ルーティングされ、これによりメモリ回路１００の修理を自動的に有効化する。
図２Ａから２Ｃは、例示として及び一般性を失うことなく、本発明の実施例に従って、少なくともある程度図１に示すメモリ回路１００内の第１の状態機械１２８によって実行され得る例示のヒューズ焼付け方法２００を示す。この例示の方法では、焼き付けることができる２個のヒューズブロック（各ヒューズブロックは２５６ビットを含む）があるものとする。さらに、各ヒューズブロックに対応するＩＯピンのセットがあれば好ましい。しかし、本発明はメモリ回路内のヒューズブロックの特定の数又は配置に限定されないことが理解されるべきである。
図２Ａを参照すると、ヒューズ焼付け状態機械はアイドル状態（ＢＦＩＤＬＥ）２０２から開始することが好ましく、これはリセット条件に入れられるデフォルト状態である。状態２０２では、状態機械シーケンサは、メモリ回路における自動ヒューズ焼付け手順を開始するために、ＭＢＩＳＴ手順の完了及びＡＴＥテスタ又は他の外部ソースからの開始信号ＳＴＡＲＴ＿ＰＲＯＧＲＥＡＭを待つ。これらの両方の条件が満たされると、状態機械シーケンサは開始状態（ＢＦＳＴＡＲＴ）２０４を開始する。状態２０４では、ＭＢＩＳＴラッパーからの、又は、例えば、ＬｏｇｉｃＶｉｓｉｏｎ（ＬＶ）レジスタ若しくは代替の記憶要素に記憶された、修理可能なメモリブロックの各々に関連するステータス情報（例えば、不良メモリアドレス等）がＣＡＲブロック１２６のブロック１３０（図１参照）の一時ヒューズ焼付けレジスタにダウンロードされる。このステータス情報はチップステータス全体を決定するために後に使用される。
ＭＢＩＳＴステータス情報のダウンロードが完了すると、ヒューズ焼付け状態機械シーケンサはステータス読込み状態（ＢＦＬＤＳＴＡＴ）２０８に移行する。ステップ２０８では、チップの修理ステータスを判断するために（例えば、メモリ修理方法が開始されるべきか否かを判別するために）ＭＢＩＳＴステータス情報が評価される。ステータス評価の結果ＭＢＩＳＴ＿ＳＴＡＴ［１：０］は３個の個別のクラスにグループ化され得る。それは、不良が検出されないためメモリ修理方法が開始される必要がないことを示す「最良」（例えば、ＭＢＩＳＴ＿ＳＴＡＴ［１：０］＝０１）、所定のしきい値を超える不良数が検出されたことを示す「不良」（例えば、例えば、ＭＢＩＳＴ＿ＳＴＡＴ［１：０］＝１１）、及び検出された不良数が所定のしきい値以下であるためメモリ修理方法が開始されるべきであることを示す「修理可能」（例えば、ＭＢＩＳＴ＿ＳＴＡＴ［１：０］＝００）である。なお、好ましくは、所定のしきい値はメモリ回路内の冗長メモリセルの数に等しい。この例示の方法では、３個の可能な結果があるので、ＭＢＩＳＴステータス出力として２ビットが必要である。この例では、ＭＢＩＳＴステータス評価ＭＢＩＳＴ＿ＳＴＡＴ［１：０］の結果をＡＴＥに出力するためにＧＰＩＯ［７：６］（ＧＰＩＯインターフェイスバスのピン７及び６）が用いられる。４より多いＭＢＩＳＴ結果分類が必要な場合は、ＭＢＩＳＴステータス信号は２より大きいビットを採用すればよいことが分かる。同様に、２つの結果分類（例えば、修理可能及び修理不能）だけが必要な場合は、１ビットのみのＭＢＩＳＴステータスビットが使用され得る。
ステップ２１０に示すように、ＡＴＥにおける処理フロー制御のために（例えば、ＡＴＥにおける残りのテストフローを決定するために）ＭＢＩＳＴステータスがＡＴＥによって使用される。より具体的には、メモリ回路内のヒューズ焼付け状態機械から取得されたＭＢＩＳＴステータスがＡＴＥによって使用されて、（ｉ）チップが不良であることをチップステータスが示す場合には不良ビン分類を特定し、（ii）テストシーケンスを継続して最終的にＩＤコード化ヒューズ焼付け方法を完了し、及び（iii）チップとの双方向フローに入る。チップが修理可能であることをＭＢＩＳＴステータスが示すときは、ＡＴＥはプログラム可能なヒューズ焼付け電圧源（ＶＤＤＱ等）を、例えばＶＤＤＱを０Ｖからメモリ回路内のヒューズを焼き付けるのに適した電圧レベル（例えば、約２．５Ｖ）に上昇させる等して、アクティベートする。ヒューズ焼付け電圧源ＶＤＤＱをアクティベートした後に、ＡＴＥは制御信号ＳＴＡＲＴ＿ＢＵＲＮを生成し、それはＧＰＩＯ［１］ＩＯピンを介してヒューズ焼付け状態機械に送信される。
ＭＢＩＳＴステータスがチップが「最良」又は「不良」であることを示しているとき（例えば、ＭＢＩＳＴ＿ＳＴＡＴ［１：０］＝０１又は１１のとき）は、状態機械シーケンサは焼付け処理を実行する必要はなく、シーケンサは終了状態（ＢＦＥＮＤ）２５０に移行し（図２Ｃ）、ここでヒューズ焼付け方法２００は終了する。ＭＢＩＳＴステータスが修理可能な条件（例えば、ＭＢＩＳＴ＿ＳＴＡＴ［１：０］＝００）を示している場合には、状態機械シーケンサは焼付けを開始することをチェック又は待機する状態（ＢＦＣＨＥＣＫ）２１２に移行し、ヒューズアレイ１３８（図１）で利用される、例えば、ヒューズブロック信号ｃｓｂ、ｐｒｍ、ｗｐｒｏｔ及びｓｃｌｋ等のヒューズブロック信号が、ヒューズ焼付け処理を開始するために初期化される（例えば、ｃｓｂ＝１、ｐｒｍ＝１、ｗｐｒｏｔ＝０、ｓｃｌｋ＝０）。これらの例示の信号は、本発明での使用に適している代表的なヒューズアレイマクロ、パート番号ＴＥＦ６５ＬＰ２５６Ｘ１Ｓ＿Ｉ（Taiwan Semiconductor Manufacturing Company, Ltd.(ＴＳＭＣ)から市販）によって指定される信号に対応する。しかし、本発明は何らかの特定のヒューズアレイでの使用に限定されない。この時点で状態機械シーケンサは、ＡＴＥがヒューズ焼付け電圧源ＶＤＤＱをアクティベートし（例えば、ＶＤＤＱが２．５Ｖにセットされ）かつシーケンサがヒューズ焼付け処理を開始できることを示すアクティブなＳＴＡＲＴ＿ＢＵＲＮ制御信号がＡＴＥから受信されるまで待機する。アクティブなＳＴＡＲＴ＿ＢＵＲＮ制御信号が受信されると、シーケンサはチップ選択信号ｃｓｂを介してヒューズアレイをオンする。アレイをプログラムモード動作におくために、ヒューズアレイは特定のシーケンスを通過する必要がある。これによって、ヒューズアレイが不用意にプログラムされないことを確実にする。状態２１２がこのシーケンスの開始となる。
次に、ヒューズ状態機械シーケンサはプログラム・ハイ状態（ＢＥＰＧＭＨ）２１４に移行する。状態２１４では、ヒューズアレイに対するプログラム信号ｐｒｍは、チップ選択信号ｃｓｂの宣言の後に少なくとも１クロックサイクルの間ロジックハイレベルにセットされる。また、第１のカウンタｆｕｓｅ＿ｃｕｔがクリアされることが好ましい。第１のカウンタはプログラムされた（例えば、焼き付けられた）所与のヒューズブロックにおけるビット数を追跡する。他のヒューズブロック制御信号はまた、ヒューズ焼付けのために使用される。例えば、書込み防止信号ｗｐｒｏｔが１（アクティブ）にセットされ、クロック信号ｓｃｌｋは０を維持する。そして、状態機械シーケンサはデータプログラム状態（ＢＦＰＧＭＤ）２１６に移行する。状態２１６では、スペアアドレス一時レジスタからの正しいデータビットが宣言される。また、第２のカウンタｂｕｒｎ＿ｗａｉｔｃｎｔがクリアされることが好ましい。この第２のカウンタは、ヒューズブロックが適切にプログラムされることを可能とするように所定量の時間（例えば、約５マイクロ秒）だけヒューズ焼付け信号がアクティブ（例えば、ロジックハイ）を維持することを確実にするように機能する。本発明は代替のタイミング制御回路（例えば、遅延回路等）が同様に採用されることを考慮する。プログラムデータは直列的に、好ましくは直列的なビット順序で読み込まれるが、本発明は何らかの特定の順序でデータを読み込むことに限定されず、前述したように本発明は直列データ転送にも限定されない（例えば、データは代替的に並列に読み込まれ得る）。
シーケンサは焼付け状態（ＢＦＢＵＲＮ）２１８に移行し、ここでは適切なヒューズ位置を焼き付けるために状態２１６で読み込まれたプログラムデータがクロック制御される（ｓｃｌｋ＝１）。図２Ｂに関連して、その後シーケンサはプログラム・ロー状態（ＢＦＰＧＭＬ）２２０に移行する。状態２２０では、焼付け処理の一環として、次のヒューズビットを焼き付けるためにシリアルクロックｓｃｌｋがハイからローに移行する前にｐｒｍをロジックローレベルにセットすることによってプログラム信号ｐｒｍが宣言解除される。そして状態機械シーケンサは焼付け待機状態（ＢＦＢＮＷＡＩＴ）２２２に移行する。
状態２２２では、第２のカウンタｂｕｒｎ＿ｗａｉｔｃｎｔの値がチェックされて所定のしきい値カウントに達したかを判別する。このしきい値カウントは、ヒューズブロックのヒューズビットを焼き付けるための、例えば、本実施例では６４サイクルのクロックサイクル等の所望の待機時間を示す。クロックサイクルのしきい値数に到達していない場合、ｂｕｒｎ＿ｗａｉｔｃｎｔが例えば１だけ増分され、再チェックされる。シーケンサは、しきい値数のサイクル（例えば、６４サイクル）に到達するまでは状態２２２に留まる。従って、シリアルクロックｓｃｌｋが６４クロックサイクル（その時点でシーケンサが直列シフト状態（ＢＦＳＨＩＦＴ）２２４に移行する）まではハイに保持される。
状態２２４では、第１のカウンタｆｕｓｅ＿ｃｎｔがチェックされて所与のヒューズブロックの全２５６ビットがヒューズアレイにプログラムされたかを判別する。所与のヒューズブロック内の全２５６ビットが焼き付けられた場合、シーケンサはヒューズアレイチップ選択をオフし（例えば、ｃｓｂがロジックハイレベルにセットされ）、焼付け完了状態（ＢＦＢＮＣＯＭＰ）２２６に進む。所与のヒューズブロックの全２５６ビットが焼付けされていない場合、ｆｕｓｅ＿ｃｎｔが増分され、シーケンサは状態２１６に移行し、ヒューズ焼付けループを継続する。第１及び第２のカウンタに関して、図示するように、カウンタを最初にクリアして所定のしきい値に到達するまでカウンタを増分する代わりに、当業者には分かるように、これらのカウンタの１以上がそれぞれの所望のしきい値で予め読み込まれるようにしてカウント値ゼロに到達するまで減分してもよい。
状態２２６では、ヒューズ焼付け状態機械シーケンサは全てのヒューズブロック、即ち、ヒューズブロック０及び１がプログラムされたかをチェックする。例えば、ｆｕｓｅ＿ｓｅｌｅｃｔカウンタ又は代替の追跡手段によって示されるように、全てのヒューズブロックが焼き付けられた場合、確認応答信号ＢＵＲＮ＿ＣＯＭＰＬＥＴＥがメモリ回路内のヒューズ焼付け状態機械によって生成され、多重化されたＩＯピンＧＰＩＯ［５］を介してＡＴＥに送信される。そして状態機械シーケンサは焼付け確認状態（ＢＦＶＥＲＩＦＹ）２３２にジャンプし、ここでシーケンサはＡＴＥからの制御信号ＳＴＡＲＴ＿ＶＥＲＩＦＹを（例えば、ＧＰＩＯ［０］を介して）待機する。代替的に、状態２２６では、シーケンサがヒューズアレイ内の全てのヒューズブロックが焼付けされていないと判断した場合、ｆｕｓｅ＿ｓｅｌｅｃｔカウンタは増分され、シーケンサは第２のヒューズブロックの焼付けを開始するために第２ヒューズデータ読込み状態（ＢＦＬＤ２ＮＤ）２３０に進む。状態２３０では、状態機械シーケンサは第２ヒューズブロックをプログラムするのに必要なスペアアドレス情報を一時的レジスタから読み込む。そしてシーケンサは第２のヒューズブロックを初期化及びオンし、第２のヒューズブロックの焼付けを開始するために状態２１４に戻る。２より多いヒューズブロックが使用される場合、このヒューズ焼付け処理は全てのヒューズブロックがプログラムされるまで反復されることになる。
前述したように、状態２２６では、シーケンサはヒューズ焼付け処理の完了に応じてＢＵＲＮ＿ＣＯＭＰＬＥＴＥ確認応答信号を生成する。ステップ２２８において、ＢＵＲＮ＿ＣＯＭＰＬＥＴＥ信号は、更なるヒューズ焼付けを無効化するようにＶＤＤＱが０ボルトに戻す等してヒューズ焼付け電圧源ＶＤＤＱがオフされるべきことを示すために利用される。ステップ２３４では、そしてＡＴＥは制御信号ＳＴＡＲＴ＿ＶＥＲＩＦＹを生成し、状態機械シーケンサが状態２３２において継続できるように、それがＧＰＩＯ［０］を介してヒューズ焼付け状態機械に送信される。
状態２３２では、ヒューズ焼付け状態機械シーケンサは、それがＳＴＡＲＴ＿ＶＥＲＩＦＹ制御信号を介してヒューズアレイにプログラムされたデータを確認することを開始するようにＡＴＥテスタが指示するまで待機する。ヒューズ焼付けループ処理と同様に、ヒューズデータを読み出すために続かなければならないシーケンスがある。ＳＴＡＲＴ＿ＶＥＲＩＦＹ信号がＧＰＩＯ［０］でロジックハイレベルになると、状態機械シーケンサはシリアルクロックハイ状態（ＢＦＳＣＬＫ）２３６に進み、ここでシリアルクロックｓｃｌｋがロジックハイレベルにセットされる。その後シーケンサはチップ選択ロー状態（ＢＦＣＳＢ）２３８に移行し、ここで全てのヒューズブロックはロジックローレベルにセットされているチップ選択信号ｓｃｂを介してオンされる。その後シーケンサは読出し待機状態（ＢＦＲＤＷＡＩＴ）２４０に移行し、ここでシーケンサはヒューズブロックがオンするために１クロックサイクル待機する。図２Ｃを参照すると、状態機械シーケンサは次にヒューズ読出し状態（ＢＦＲＥＡＤ）２４２に移行する。状態２４２では、ヒューズアレイからのデータが一時確認レジスタｌｏａｄ＿ｖｅｒｉｆｙ＿ｒｅｇに読み込まれ、それはメモリ回路１００内のブロック、即ち、レジスタ１３０に存在する（図１）。その後シーケンサはヒューズ比較状態（ＢＦＣＯＭＰＡＲＥ）２４４に移行し、ここでスペアアドレス一時レジスタからのデータが確認レジスタ内の対応するデータと比較される。レジスタの２つのセット内のデータが一致する場合、確認ステータスレジスタｖｅｒｉｆｙ＿ｓｔａｔ＿ｄ又は代替の確認応答表示はヒューズプログラム処理が成功したことを示す第１のレベル（例えば、ＰＡＳＳ）にセットされる。レジスタの２つのセット内のデータが一致しない場合、確認ステータスレジスタ（ｖｅｒｉｆｙ＿ｓｔａｔ＿ｄ）はヒューズプログラム処理が成功しなかったことを示す第２のレベル（例えば、ＦＡＩＬ）にセットされる。その後シーケンサはステータス確認状態（ＢＦＶＥＲＳＴＡＴ）２４６に進み、ここでシーケンサは確認処理が完了したことを示すＶＥＲＩＦＹ＿ＣＯＭＰＬＥＴＥ確認応答をＧＰＩＯ［４］を介して、ヒューズ確認処理のステータスを示すＶＥＲＩＦＹ＿ＳＴＡＴ確認応答をＧＰＩＯ［３］を介してＡＴＥに送信する。ヒューズアレイはまた、状態２４６で給電を停止される。
ステップ２４８に示すように、ＡＴＥテスタにおける状態機械シーケンサは、ｖｅｒｉｆｙ＿ｃｏｍｐｌｅｔｅの値でループする等してメモリ回路内のヒューズ焼付け状態機械からのｖｅｒｉｆｙ＿ｃｏｍｐｌｅｔｅ確認応答の宣言を待つ。ｖｅｒｉｆｙ＿ｃｏｍｐｌｅｔｅの宣言はＶＥＲＩＦＹ＿ＳＴＡＴの値が有効であることを示す。ＶＥＲＩＦＹ＿ＳＴＡＴＥ信号の結果はＡＴＥテスタ内のビニング及びテストフローを支配するために使用される。例えば、ＶＥＲＩＦＹ＿ＳＴＡＴＥがヒューズ焼付けが不成功であったことを示す場合、ＡＴＥはその部分を機能していないものとしてビンに入れる。ＶＥＲＩＦＹ＿ＳＴＡＴＥがヒューズ焼付けが成功したことを示す場合、ＡＴＥはチップリセット（及びそれに伴うヒューズダウンロード）を実行し、修理が成功したかを判別するためにＭＢＩＳＴを再実行する。その後テストフローは機能しているチップとして継続する。
状態２４６においてＶＥＲＩＦＹ＿ＣＯＭＰＬＥＴＥ及びＶＥＲＩＦＹ＿ＳＴＡＴ信号をＡＴＥに送信した後に、ヒューズ焼付け状態機械シーケンサはヒューズ焼付け終了状態（ＢＦＥＮＤ）２５０に進み、ここでヒューズアレイのステータス、焼付け及び確認が完了している。
例示目的のみのために、図３Ａ及び３Ｂは、本発明の実施例に従って、少なくともある程度ＡＴＥテスタによって実行される例示のヒューズ焼付け方法３００を示す。この例示の方法では、メモリ回路１００（図１参照）において焼付けされ得る４個のヒューズブロック（四角で囲った部分）があり、各ヒューズブロックは２５６ビットを含むものとする。しかし、発明は、メモリ回路内のヒューズブロックの特定の数又は構成に限定されないことが理解される。
まず図３Ａを参照すると、ＡＴＥテスタ内の状態機械シーケンサはアイドル状態（ＴＢＩＤＬＥ）３０２で開始する。この初期状態３０２では、テスタは同時に１つのヒューズブロックしか焼付けされないので、ＡＴＥテスタは４個のヒューズブロックのうちの焼き付けるための１つを選択する。状態３０２では、ＡＴＥテスタはヒューズ焼付け電圧源ＶＤＤＱを、ＶＤＤＱを２．５ボルトにセットすることによって、有効化する。ヒューズ焼付け電圧源のレベルは２．５ボルトに限定されず、ヒューズブロックを焼き付けるのに適切なものとして種々の他の電圧レベルが使用され得ることが分かる。全てのヒューズアレイ入力信号、即ち、チップ選択ｃｓｂ、プログラムｐｒｍ、書込み防止ｗｐｒｏｔ、及びシリアルクロックｓｃｌｋは好ましくはＡＴＥテスタによって制御される。ＡＴＥテスタはデータが焼付けシーケンスの開始前にプログラムされることを必要とする。
ＡＴＥテスタシーケンサは次に開始状態（ＴＢＳＴＡＲＴ）３０４に移行し、ここで、例えば、チップ選択信号ｃｓｂをロジックローレベル（例えば、ｃｓｂ＝０）にセットする等して、メモリ回路内のヒューズアレイが有効化される。プログラム信号ｐｒｍはまたロジックハイレベル（例えば、ｐｒｍ＝１）にセットされ、書込み防止信号ｗｐｒｏｔがロジックローレベル（例えば、ｗｐｒｏｔ＝０）にセットされる。ＡＴＥテスタシーケンサはその後プログラム・ハイ状態（ＴＢＰＧＨＭ）３０６に移行し、ここでヒューズブロック信号がチップ選択信号の宣言の後に少なくとも１クロックサイクル一定に保持される。ＡＴＥテスタはその後データプログラム状態（ＴＢＰＧＭＤ）３０８に進む。状態３０８では、ヒューズブロックに書き込まれるべき正しいデータビットがＡＴＥテスタから宣言される（例えば、ｐｒｍ＝データ）。次に、焼付け状態（ＴＢＢＵＲＮ）３１０において、ロジックローレベルからロジックハイレベル（ｓｃｌｋ＝１）へのシリアルクロックｓｃｌｋを宣言することによって、プログラム信号ｐｒｍからのデータがヒューズブロックにクロック制御される。ＡＴＥテスタシーケンサはその後プログラム・ロー状態（ＴＢＰＧＭＬ）３１２に進む。状態３１２では、ヒューズアレイに対する焼付けシーケンスの一部として、ＡＴＥテスタは、次のヒューズビットを焼き付けるためにシリアルクロックがハイからローに移行する前に、プログラム信号ｐｒｍをロジックローレベル（例えば、ｐｒｍ＝０）にセットする。
図３Ｂを参照して、ＡＴＥテスタシーケンサは次に焼付け待機状態（ＴＢＢＮＷＡＩＴ）３１４に進み、ここで、シリアルクロックｓｃｌｋは所定量の時間（例えば、約５ミリ秒、これはＡＴＥテスタが約１０ＭＨｚで稼動しているときの約２クロックサイクルである）にわたってハイを保持する。ＡＴＥテスタは焼付け待機カウンタが時間切れになるまでは次の状態に進む前にこの状態で待機する。カウンタが時間切れになると、シリアルクロックはロジックハイレベルからロジックローレベルに移行する。
次に、シリアルシフト状態（ＴＢＳＨＩＦＴ）３１６において、ＡＴＥテスタは全２５６ビットが選択されたヒューズブロックにプログラムされたかを判断する。されていない場合、ＡＴＥテスタシーケンサは焼付けループに留まり、状態３０８に戻る。全２５６ヒューズビットがプログラムされた場合、ＡＴＥテスタシーケンサはヒューズアレイチップ選択をオフし（例えば、ｃｓｂ＝１）、全ヒューズブロックがプログラムされたかをチェックする。全てのヒューズブロックがプログラムされていない場合、ＡＴＥテスタシーケンサは他のヒューズブロックを選択し、焼付け処理を反復するために状態３０２に戻る。全てのヒューズブロックがプログラムされた場合、ＡＴＥテスタはヒューズ焼付け電圧源ＶＤＤＱを、ＶＤＤＱを０ボルトに戻すようにセットする等してオフし、終了状態（ＴＢＥＮＤ）３１８にジャンプし、ここでヒューズ焼付け処理が完了する。本実施例では、ＡＴＥテスタがヒューズアレイ入力信号を制御するので、確認応答信号がＡＴＥとメモリ回路の間で送信される必要はない。
例示の目的のみにおいて、図４Ａ及び４Ｂは、本発明の実施例に従って、メモリ回路１００内の第２の（ヒューズダウンロード）状態機械１３２によって少なくとも部分的に実行される例示のヒューズダウンロード方法４００を示す。前述したように、ヒューズダウンロード状態機械は好ましくはピンリセット信号の受信に応じて開始され、この時点でヒューズダウンロードシーケンサはデフォルトのアイドル状態（ＨＷＩＤＬＥ）４０２に入る。状態４０２では、ヒューズダウンロード状態機械シーケンサはピンリセットがアクティブかをチェックする。ピンリセットがアクティブである場合には、シーケンサは状態４０２に留まり、そうでない場合には、シーケンサはシリアルクロックハイ状態（ＨＷＳＣＬＫ）４０４に移行し、ここで読出し動作を実行するためにシリアルクロックがロジックハイレベル（例えば、ｓｃｌｋ＝１）に初期化される。
ヒューズダウンロード状態機械シーケンサは次にヒューズアレイ有効化状態（ＨＷＣＳＢ）４０６に進む。状態４０６では、シーケンサはｃｓｂをロジックローレベル（例えば、ｃｓｂ＝０）にセットする等してチップ選択信号ｃｓｂを介してヒューズアレイを有効化する。次に、ヒューズダウンロード状態機械シーケンサは読出し待機状態（ＨＷＷＡＩＴ）４０８に進み、ここでシーケンサはヒューズアレイデータが読み込まれるのを待つ。チップ選択が宣言された後に、シーケンサはヒューズアレイがオンするための所定数のクロックサイクルを待つ。このタイムアウト期間が満了すると、シーケンサはヒューズアレイデータを読出しレジスタ（例えば、図１のメモリ回路１００内のレジスタ１３０のブロック）にダウンロードする。シーケンサはその後修理ステータス読出し状態（ＨＷＲＥＡＤ）４１０に進む。状態４１０では、シーケンサはチップが修理可能であるか否かを読み出されたデータから判別する。チップが修理可能な場合、シーケンサはメモリ修理状態（ＨＷＲＥＰＡＩＲ）４１２に進み、そうではなくチップが修理可能でない場合、チップは「最良」であるとしてシーケンサはヒューズアレイ給電停止開始状態（ＨＷＦＵＳＥ）４２４にジャンプする（図４Ｂ参照）。
状態４１２では、ヒューズダウンロード状態機械においてシーケンサは好ましくは、メモリ回路１００（図１参照）のメモリサブシステム１０８、１１４、１２０各々にそれぞれ関連するＡＭＲ回路１１０、１１６、１２２のメモリスペア位置がプログラムされるべきかを判断する。メモリスペア位置が修理される必要がない場合、シーケンサは次のスペア位置に増分し、どのスペア位置が処理されているかを追跡し続ける状態、即ち、スペア位置カウント状態（ＨＷＣＯＵＮＴ）４２２にジャンプする（図４Ｂ参照）。現在のスペア位置が修理される必要がある場合、シーケンサはスペアアドレス読込み状態（ＨＷＣＡＰＴＵＲＥ）４１４に移行し、ここで捕捉ルーチンがシーケンサによって開始される。状態４１４では、ヒューズダウンロード状態機械シーケンサは好ましくは、修理される位置に対応するスペアアドレス及び制御信号を読み込む。
図４Ｂを参照すると、状態４１４においてスペアアドレス及び制御信号を読み込んだ後に、シーケンサはＡＭＲにスペアアドレス書込み状態（ＨＷＷＲＩＴＥ）４１６に移行する。状態４１６では、シーケンサは適切な内蔵メモリグループ内のＡＭＲ回路にスペアアドレスを書き込む。シーケンサはその後ＡＭＲ有効化状態（ＨＷＥＮＡＢＬＥ）４１８に進み、シーケンサはＡＭＲ回路がスペアアドレス位置に対するレジスタを使用することを可能とする。次に、次スペア状態への増分状態（ＨＷＩＮＣ）４２０において、シーケンサは次のスペアアドレスに増分する。その後シーケンサは状態４２２に進む。
状態４２２では、ヒューズダウンロード状態機械シーケンサは好ましくは全てのスペア位置がチェックされたことを確認する。全てのスペア位置がチェックされた場合には、シーケンサは状態４２４においてヒューズアレイ給電停止シーケンスを開始し、そうではなく、全てのスペア位置がチェックされていない場合には、シーケンサは状態４１２に戻り（図４Ａ）、チェックされていない１以上のスペア位置に対して再びメモリ修理ループを開始する。状態４２４では、シーケンサはヒューズアレイにおける給電停止シーケンスを開始し、ヒューズ給電停止状態（ＨＷＰＦＯＦＦ）４２６に進み、ここでチップ選択ｃｓｂを非アクティブ（例えば、ｃｓｂ＝１）にセットすることによってヒューズアレイはオフされる。その後シーケンサは終了状態（ＨＷＥＮＤ）４２８に進み、ここでヒューズダウンロード処理が完了する。この状態はまた、システムリセット条件を解除する。
本発明の実施例のテスト方法は、電子デバイス又は代替のシステムにおける実装について特に適したものとなる。例えば、図５は本発明の一側面によって形成された例示の処理システム５００を示すブロック図である。システム５００は、例えば、ＡＴＥ（例えば、ＩＣテスタ、ＩＣウエハ検査器、チップハンドラ、ビニング機器等）を表す。システム５００はプロセッサ５０２、プロセッサとインターフェイスするように動作する入力／出力（Ｉ／Ｏ）回路５０８と同様に、プロセッサに（例えば、バス５０６又は代替の接続手段を介して）結合されたメモリ５０４を含むことができる。プロセッサ５０２は本発明の方法の少なくとも一部分を実行するよう構成されることができ、その例示の実施例は図２Ａ−Ｃ、３、４Ａ及び４Ｂに図示され、上述された。
なお、ここで使用する用語「プロセッサ」は、例えば、中央処理装置（ＣＰＵ）及び／又は他の処理回路（例えば、ネットワークプロセッサ、ＤＳＰ、マイクロプロセッサ等）を含むもの等あらゆる処理デバイスを含むことが意図される。さらに、用語「プロセッサ」とは、２以上の処理デバイスを意味すること、及び処理デバイスに関連する種々の要素が他の処理デバイスによって共有され得ることが理解されるべきである。ここで使用する用語「メモリ」は、例えば、ランダムアクセスメモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、固定記憶媒体（例えば、ハードドライブ）、取外し可能記憶媒体（例えば、ディスケット）、フラッシュメモリ等、プロセッサ又はＣＰＵに関連するメモリ及びその他のコンピュータ可読媒体を含むことが意図される。さらに、ここで使用する用語「Ｉ／Ｏ回路」は、例えば、データをプロセッサに入力するための１以上の入力デバイス（例えば、キーボード、マウス等）、プロセッサに関連する結果を表すための１以上の出力デバイス（プリンタ、モニタ等）、及び／又は入力若しくは出力デバイスをプロセッサに動作可能に結合するためのインターフェイス回路を含むことが意図される。
従って、ここに記載する本発明の方法を実行するためのインストラクション又はコードを含むアプリケーションプログラム又はそのソフトウェア部材は１以上の関連の記憶媒体（例えば、ＲＯＭ、固定又は取外し可能記憶部）に記憶され、利用される用意ができると、全部又は一部に（例えば、ＲＡＭに）読み込まれ、プロセッサ５０２によって実行されることができる。いずれの場合でも、図１に示す部材の少なくとも一部分は、例えば、メモリに関連する１以上のＤＳＰ、特定用途向け集積回路、機能回路、メモリに関連する１以上の動作可能にプログラムされた汎用デジタルコンピュータ等の種々の形態のハードウェア、ソフトウェア又はその組合せにおいて実装され得る。ここに提供された発明の教示があれば、当業者は本発明の部材の他の実施を検討することができる。
本発明の方法の少なくとも一部は、デバイスの検証及び特性付けを実行するために従来の集積回路ＡＴＥにおいても実施され得る。従来ＡＴＥの製造業者は、これらに限定されないが、Teradyne Inc.、Testmetrix Inc.、 MOSAID Technologies Inc.、 ALLTEQ Industries Inc.、 Schlumberger Ltd.、 Advantest Corp.、 及びinTest Corp.を含む。
本発明の装置及び方法の少なくとも一部分は１以上の集積回路に実装され得る。集積回路を形成する際に、ダイは通常は半導体ウエハの表面上に反復パターンで作製される。ダイの各々がここに記載されたデバイスを含み、他の構造物又は回路を含むことができる。個々のダイはウエハから切断又はカットされ、集積回路としてパッケージングされる。当業者には、集積回路を作製するためにどのようにウエハ及びパッケージダイをカットするかは周知である。そのように製造された集積回路はこの発明の一部とみなされる。
本発明の例示の実施例が添付図面を参照してここに記載されてきたが、発明はこれらの厳密な実施例に限定されないこと、及びここで種々の他の変化及び修正が以降の特許請求の範囲の範囲から離れることなく当業者によってなされ得ることが理解されるべきである。

Claims (10)

  1. 内蔵メモリ内の１以上の不良を修理するためのメモリ修理回路であって、
    少なくとも１つのヒューズレジスタ、
    （ｉ）該内蔵メモリ内の１以上の不良に関するステータス情報を受信し、（ii）該ステータス情報に基づいて該メモリが修理可能かを判断し、（iii）該メモリが修理可能であるとみなされるときは、該メモリの不良メモリセルに対応するアドレスを記憶し、（iv）該メモリ修理回路に供給される電圧源を用いて、該不良メモリセルに対応するアドレスを該ヒューズレジスタに焼き付け、及び（ｖ）該不良メモリセルに対応するアドレスが該ヒューズレジスタに焼き付けられたことを確認するように動作する第１の状態機械を実装する、該ヒューズレジスタに結合された第１の状態機械回路、及び
    （ｉ）該少なくとも１つのヒューズレジスタに記憶された情報を該内蔵メモリに関連する少なくとも１つの修理レジスタにダウンロードし、及び（ii）アドレスが該内蔵メモリ内の不良メモリ部分に対応する回路で受信されると、該不良メモリ部分へのアクセスを該少なくとも１つの修理レジスタに再ルーティングするように動作する第２の状態機械を実装する、該ヒューズレジスタに結合された第２の状態機械回路を備える
    メモリ修理回路。
  2. 請求項１のメモリ修理回路において、該第１の状態機械が、該メモリ内で検出された不良数を評価し、該不良数を所定のしきい値数と比較することによって該メモリが修理可能か否かを判別するように動作するメモリ修理回路。
  3. 請求項１のメモリ修理回路において、該第１の状態機械がさらに、（vi）該内蔵メモリで実行される少なくとも１つのメモリ内蔵自己テスト手順に関してステータス情報を自動テスト機器（ＡＴＥ）に送信し、及び（vii）該ステータス情報に応じて該ＡＴＥによって生成された少なくとも１つの制御信号を該ＡＴＥから受信するように動作し、該第１の状態機械が、該少なくとも１つの制御信号に関連して、該不良メモリセルに対応する該アドレスを該少なくとも１つのヒューズレジスタに焼き付けるためにヒューズ焼付け手順を開始するメモリ修理回路。
  4. 請求項１のメモリ修理回路において、該第１の状態機械がさらに、（vi）該不良メモリセルに対応する該アドレスを該ヒューズレジスタに焼き付けるためのヒューズ焼付け手順が完了したことを示す確認応答信号を自働テスト機器（ＡＴＥ）に送信し、及び（vii）該確認応答信号に応じて該ＡＴＥによって生成された少なくとも１つの制御信号を該ＡＴＥから受信するように動作し、該第１の状態機械が、該少なくとも１つの制御信号に関連して、該不良メモリセルに対応する該アドレスが該ヒューズレジスタに焼き付けられたことの確認を開始するメモリ修理回路。
  5. 請求項１のメモリ修理回路であって、さらに、該状態機械回路に動作可能に結合された入力／出力インターフェイスを備え、該インターフェイスが該状態機械回路と少なくとも１つの外部回路との間の通信を提供するよう動作するメモリ修理回路。
  6. 請求項１のメモリ修理回路において、該少なくとも１つのヒューズレジスタを焼き付けるために、該第１の状態機械が第１のモードにおいて該メモリ回路によって受ける電圧源を該ヒューズレジスタに所定の期間印加するように動作し、第２のモードにおいて該ヒューズレジスタが該電圧源を受けるのを無効化するように動作するメモリ修理回路。
  7. 請求項１のメモリ修理回路において、該第１の状態機械がアイドル状態において該メモリ修理回路のリセットに応じて動作し、該第１の状態機械が、該アイドル状態中に、該メモリ回路における自動メモリ修理手順を開始するための自動テスト機器（ＡＴＥ）からの制御信号を受信するまで該アイドル状態を維持するメモリ修理回路。
  8. 内蔵メモリ内の１以上の不良を修理するための少なくとも１つのメモリ修理回路を含む集積回路であって、該メモリ修理回路が、
    少なくとも１つのヒューズレジスタ、
    （ｉ）該内蔵メモリ内の１以上の不良に関するステータス情報を受信し、（ii）該ステータス情報に基づいて該メモリが修理可能かを判断し、（iii）該メモリが修理可能であるときは、該メモリの不良メモリセルに対応するアドレスを記憶し、（iv）該メモリ修理回路に供給された電圧源を用いて、該不良メモリセルに対応するアドレスを該ヒューズレジスタに焼き付け、及び（ｖ）該不良メモリセルに対応するアドレスが該ヒューズレジスタに焼き付けられたことを確認するように動作する第１の状態機械を実装する、該ヒューズレジスタに結合された第１の状態機械回路、及び
    （ｉ）該少なくとも１つのヒューズレジスタに記憶された情報を該内蔵メモリに関連する少なくとも１つの修理レジスタにダウンロードし、及び（ii）アドレスが該内蔵メモリ内の不良メモリ部分に対応する回路で受信されると、該不良メモリ部分へのアクセスを該少なくとも１つの修理レジスタに再ルーティングするように動作する第２の状態機械を実装する、該ヒューズレジスタに結合された第２の状態機械回路を備える
    集積回路。
  9. 内蔵メモリ内の１以上の不良を修理するためのメモリ修理回路に接続されて使用するための自動テスト機器（ＡＴＥ）装置であって、
    プログラマブル電圧源、及び
    該プログラマブル電圧源に結合された少なくとも１つのプロセッサであって、（ｉ）第１の制御信号を生成し、該第１の制御信号はメモリ修理回路において自動メモリ修理手順を開始するために該メモリ修理回路に供給されるものであり、（ii）該メモリ修理回路から、該内蔵メモリで実行されるメモリ内蔵自己テスト（ＭＢＩＳＴ）手順に関係するステータス情報を受信し、（iii）少なくともある程度該ステータス情報に基づいて該内蔵メモリが修理可能かを判断し、（iv）該内蔵メモリが修理可能であると判断されると、該プログラマブル電圧源を、該メモリ修理回路内の少なくとも１つのヒューズレジスタを焼き付けるのに適した最小電位に少なくとも等しい第１の電圧レベルに設定するとともに、第２の制御信号を生成し、該第２の制御信号は少なくとも１つのヒューズレジスタをプログラムするための自動ヒューズ焼付け手順を開始するために該メモリ修理回路に供給されるものであり、（ｖ）該ヒューズ焼付け手順が完了したかを示す第１の確認応答を受信し、（vi）該ヒューズ焼付け手順が完了したことの第１の確認応答に応じて、該プログラマブル電圧源を、該少なくとも１つのヒューズレジスタを焼き付けるのに適した最小電位より低い第２の電圧レベルに設定し、（vii）第３の制御信号を生成し、該第３の制御信号は該少なくとも１つのヒューズレジスタに焼き付けられたデータを有効化するための該メモリ修理回路における該自動有効化手順を開始するために該メモリ修理回路に供給されるものであり、及び（viii）該有効化手順の結果を示す第２の確認応答を受信するように動作するプロセッサ
    からなる装置。
  10. 内蔵メモリ内の１以上の不良を修理するためのシステムであって、
    自動テスト機器（ＡＴＥ）装置、及び
    該ＡＴＥ装置を用いてテストされる少なくとも１つの回路であって、該回路が内蔵メモリ及び該内蔵メモリに結合されたメモリ修理回路からなり、該メモリ修理回路が、
    少なくとも１つのヒューズレジスタ、
    （ｉ）該内蔵メモリ内の該１以上の不良に関するステータス情報を受信し、（ii）該ステータス情報に基づいて該メモリが修理可能かを判断し、（iii）該メモリが修理可能であるとみなされるときは、該メモリの不良メモリセルに対応するアドレスを記憶し、（iv）該ＡＴＥ装置によって該メモリ修理回路に供給された電圧源を用いて、該不良メモリセルに対応するアドレスを該ヒューズレジスタに焼き付け、及び（ｖ）該不良メモリセルに対応するアドレスが該ヒューズレジスタに焼き付けられたことを確認するように動作する第１の状態機械を実装する、該ヒューズレジスタに結合された第１の状態機械回路、及び
    （ｉ）該少なくとも１つのヒューズレジスタに記憶された情報を該内蔵メモリに関連する少なくとも１つの修理レジスタにダウンロードし、及び（ii）アドレスが該内蔵メモリ内の不良メモリ部分に対応する回路で受信されると、該不良メモリ部分へのアクセスを該少なくとも１つの修理レジスタに再ルーティングするように動作する第２の状態機械を実装する、該ヒューズレジスタに結合された第２の状態機械回路を備える
    システム。
JP2010506171A 2007-04-26 2007-04-26 ヒューズ焼付け状態機械及びヒューズダウンロード状態機械に基づく内蔵メモリ修理方法 Expired - Fee Related JP5497631B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/067510 WO2008133680A1 (en) 2007-04-26 2007-04-26 Embedded memory repair on the basis of fuse burn state machine and a fus download state machine

Publications (2)

Publication Number Publication Date
JP2010526396A JP2010526396A (ja) 2010-07-29
JP5497631B2 true JP5497631B2 (ja) 2014-05-21

Family

ID=38870277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010506171A Expired - Fee Related JP5497631B2 (ja) 2007-04-26 2007-04-26 ヒューズ焼付け状態機械及びヒューズダウンロード状態機械に基づく内蔵メモリ修理方法

Country Status (5)

Country Link
US (1) US7895482B2 (ja)
EP (1) EP2092529B8 (ja)
JP (1) JP5497631B2 (ja)
KR (1) KR101314037B1 (ja)
WO (1) WO2008133680A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8010847B2 (en) * 2008-09-30 2011-08-30 Infineon Technologies Ag Memory repair
US8234543B2 (en) * 2009-03-06 2012-07-31 Via Technologies, Inc. Detection and correction of fuse re-growth in a microprocessor
US8281222B2 (en) * 2009-08-07 2012-10-02 Via Technologies, Inc. Detection and correction of fuse re-growth in a microprocessor
CN101930391B (zh) * 2009-08-07 2013-03-27 威盛电子股份有限公司 微处理器及其所适用的测试方法
US8957398B2 (en) 2010-12-22 2015-02-17 Easic Corporation Via-configurable high-performance logic block involving transistor chains
US9003252B1 (en) * 2012-03-07 2015-04-07 Marvell Israel (M.I.S.L) Ltd. Method and system for memory test and repair
KR20130123933A (ko) * 2012-05-04 2013-11-13 에스케이하이닉스 주식회사 전기적 퓨즈 럽쳐 회로
US9304968B2 (en) * 2012-07-18 2016-04-05 Micron Technology, Inc. Methods and devices for programming a state machine engine
US9024657B2 (en) 2012-10-11 2015-05-05 Easic Corporation Architectural floorplan for a structured ASIC manufactured on a 28 NM CMOS process lithographic node or smaller
US8929167B2 (en) 2013-01-31 2015-01-06 Qualcomm Incorporated MRAM self-repair with BIST logic
US8923030B2 (en) * 2013-03-07 2014-12-30 Intel Corporation On-die programmable fuses
US9165680B2 (en) * 2013-03-11 2015-10-20 Macronix International Co., Ltd. Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks
US9087611B2 (en) 2013-03-14 2015-07-21 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for integrated circuit memory repair with binary-encoded repair control word
KR102038036B1 (ko) * 2013-05-28 2019-10-30 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템
KR102083266B1 (ko) * 2013-11-29 2020-03-03 삼성전자주식회사 반도체 메모리 장치의 테스트 방법 및 반도체 메모리 시스템
US9971663B2 (en) 2014-08-29 2018-05-15 Qualcomm Incorporated Method and apparatus for multiple memory shared collar architecture
US9583219B2 (en) 2014-09-27 2017-02-28 Qualcomm Incorporated Method and apparatus for in-system repair of memory in burst refresh
KR20160046502A (ko) * 2014-10-21 2016-04-29 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160054301A (ko) * 2014-11-06 2016-05-16 에스케이하이닉스 주식회사 반도체 장치 리페어 시스템 및 그 리페어 방법
KR102276007B1 (ko) * 2015-07-23 2021-07-12 삼성전자주식회사 집적 회로의 리페어 정보 제공 장치
CN107086053B (zh) * 2016-02-15 2020-03-31 华邦电子股份有限公司 存储器控制装置及其存储器控制测试方法
KR102470840B1 (ko) * 2016-03-17 2022-11-29 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10311963B2 (en) * 2017-04-19 2019-06-04 Arm Limited Data processing
KR102623234B1 (ko) 2018-08-14 2024-01-11 삼성전자주식회사 스토리지 장치 및 그것의 동작 방법
US10719477B1 (en) * 2019-06-20 2020-07-21 Semiconductor Components Industries, Llc Methods and system for an integrated circuit
KR102674550B1 (ko) * 2019-10-07 2024-06-13 삼성전자주식회사 온-다이 미러링 기능을 갖는 메모리 칩 및 그것을 테스트하는 방법
US11164649B1 (en) * 2020-04-20 2021-11-02 Winbond Electronics Corp. Test method for memory device
US12001305B2 (en) * 2022-08-16 2024-06-04 Micron Technology, Inc. Resource allocation for a memory built-in self-test

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274332B2 (ja) * 1995-11-29 2002-04-15 株式会社東芝 コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法
US5805789A (en) * 1995-12-14 1998-09-08 International Business Machines Corporation Programmable computer system element with built-in self test method and apparatus for repair during power-on
US6032264A (en) * 1997-04-22 2000-02-29 Micron Technology, Inc. Apparatus and method implementing repairs on a memory device
TW374951B (en) * 1997-04-30 1999-11-21 Toshiba Corp Semiconductor memory
US5987632A (en) * 1997-05-07 1999-11-16 Lsi Logic Corporation Method of testing memory operations employing self-repair circuitry and permanently disabling memory locations
US6154851A (en) 1997-08-05 2000-11-28 Micron Technology, Inc. Memory repair
US6351827B1 (en) * 1998-04-08 2002-02-26 Kingston Technology Co. Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard
DE19838861A1 (de) * 1998-08-26 2000-03-02 Siemens Ag Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Speichers
US6408401B1 (en) * 1998-11-13 2002-06-18 Compaq Information Technologies Group, L.P. Embedded RAM with self-test and self-repair with spare rows and columns
US6367042B1 (en) 1998-12-11 2002-04-02 Lsi Logic Corporation Testing methodology for embedded memories using built-in self repair and identification circuitry
US6157583A (en) * 1999-03-02 2000-12-05 Motorola, Inc. Integrated circuit memory having a fuse detect circuit and method therefor
JP3848004B2 (ja) * 1999-03-11 2006-11-22 株式会社東芝 半導体メモリ装置及び半導体メモリ装置搭載システム
JP2000268596A (ja) * 1999-03-12 2000-09-29 Mitsubishi Electric Corp 半導体記憶装置
JP3866436B2 (ja) * 1999-03-18 2007-01-10 株式会社東芝 半導体装置及びこれを備えた半導体システム
US6166981A (en) 2000-02-25 2000-12-26 International Business Machines Corporation Method for addressing electrical fuses
JP2002109899A (ja) * 2000-07-26 2002-04-12 Mitsubishi Electric Corp 半導体記憶装置およびそれを備える半導体集積回路装置
WO2002025296A2 (en) 2000-09-22 2002-03-28 Don Mccord Method and system for wafer and device-level testing of an integrated circuit
US6259637B1 (en) * 2000-12-01 2001-07-10 Advanced Micro Devices, Inc. Method and apparatus for built-in self-repair of memory storage arrays
US6871297B2 (en) 2002-04-11 2005-03-22 Lsi Logic Corporation Power-on state machine implementation with a counter to control the scan for products with hard-BISR memories
EP1408516B1 (en) * 2002-10-07 2006-06-21 Infineon Technologies AG A fuse blowing interface for a memory chip
US20040123181A1 (en) * 2002-12-20 2004-06-24 Moon Nathan I. Self-repair of memory arrays using preallocated redundancy (PAR) architecture
US6898143B2 (en) * 2003-08-26 2005-05-24 Lsi Logic Corporation Sharing fuse blocks between memories in hard-BISR
US6928377B2 (en) * 2003-09-09 2005-08-09 International Business Machines Corporation Self-test architecture to implement data column redundancy in a RAM
US6922649B2 (en) 2003-11-25 2005-07-26 International Business Machines Corporation Multiple on-chip test runs and repairs for memories
US7295480B2 (en) 2003-12-18 2007-11-13 Agere Systems Inc Semiconductor memory repair methodology using quasi-non-volatile memory
EP1624465A1 (en) 2004-08-06 2006-02-08 STMicroelectronics S.r.l. Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays
US7053470B1 (en) 2005-02-19 2006-05-30 Azul Systems, Inc. Multi-chip package having repairable embedded memories on a system chip with an EEPROM chip storing repair information
JP2007048394A (ja) * 2005-08-11 2007-02-22 Matsushita Electric Ind Co Ltd 電気ヒューズモジュールを備えた半導体記憶装置
KR100745403B1 (ko) * 2005-08-25 2007-08-02 삼성전자주식회사 반도체 메모리 장치 및 그 셀프 테스트 방법
US7447066B2 (en) * 2005-11-08 2008-11-04 Sandisk Corporation Memory with retargetable memory cell redundancy
TWM315862U (en) 2005-12-07 2007-07-21 Interdigital Tech Corp Wireless transmit/receive unit
US7379361B2 (en) * 2006-07-24 2008-05-27 Kingston Technology Corp. Fully-buffered memory-module with redundant memory buffer in serializing advanced-memory buffer (AMB) for repairing DRAM
US7757135B2 (en) * 2006-09-11 2010-07-13 Mentor Graphics Corporation Method and apparatus for storing and distributing memory repair information

Also Published As

Publication number Publication date
EP2092529B8 (en) 2016-07-27
KR101314037B1 (ko) 2013-10-01
EP2092529B1 (en) 2016-04-13
KR20100015943A (ko) 2010-02-12
WO2008133680A1 (en) 2008-11-06
US7895482B2 (en) 2011-02-22
JP2010526396A (ja) 2010-07-29
US20100157703A1 (en) 2010-06-24
EP2092529A1 (en) 2009-08-26

Similar Documents

Publication Publication Date Title
JP5497631B2 (ja) ヒューズ焼付け状態機械及びヒューズダウンロード状態機械に基づく内蔵メモリ修理方法
US20240221852A1 (en) Multi-Mode Memory Module with Data Handlers
US9831003B2 (en) Device and method for repairing memory cell and memory system including the device
US6512709B1 (en) Semiconductor integrated circuit
US6769081B1 (en) Reconfigurable built-in self-test engine for testing a reconfigurable memory
JP3274332B2 (ja) コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法
EP1389315B1 (en) Hierarchical built-in self-test
US8570820B2 (en) Selectable repair pass masking
US7721163B2 (en) JTAG controlled self-repair after packaging
US6255836B1 (en) Built-in self-test unit having a reconfigurable data retention test
US20010022743A1 (en) Semiconductor integrated circuit device
US20100161035A1 (en) Endovascular prosthesis and relating manufacturing procedure
JPWO2002037503A1 (ja) 半導体メモリおよび半導体メモリの検査方法並びに製造方法
US5659549A (en) Memory test system having a pattern generator for a multi-bit test
US7346823B1 (en) Automatic built-in self-test of logic with seeding from on-chip memory
US7549098B2 (en) Redundancy programming for a memory device
US7518918B2 (en) Method and apparatus for repairing embedded memory in an integrated circuit
US8392777B2 (en) Centralized MBIST failure information
Ghale et al. Design and implementation of memory BIST for hybrid cache architecture
US11894085B2 (en) Memory section selection for a memory built-in self-test
US11929134B2 (en) Indicating a status of a memory built-in self-test
US20230395174A1 (en) Refresh rate selection for a memory built-in self-test
US20240069764A1 (en) Single-bit error indication for a memory built-in self-test
US20240038320A1 (en) Indicating a status of a memory built-in self-test using a data mask inversion bit
Wu MBIST Repair Mechanishm and Implementation

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120402

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120709

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121002

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130424

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130723

TRDD Decision of grant or rejection written
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140306

R150 Certificate of patent or registration of utility model

Ref document number: 5497631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees