JP5495182B2 - Contact output circuit - Google Patents
Contact output circuit Download PDFInfo
- Publication number
- JP5495182B2 JP5495182B2 JP2010054146A JP2010054146A JP5495182B2 JP 5495182 B2 JP5495182 B2 JP 5495182B2 JP 2010054146 A JP2010054146 A JP 2010054146A JP 2010054146 A JP2010054146 A JP 2010054146A JP 5495182 B2 JP5495182 B2 JP 5495182B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- latch circuit
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001681 protective effect Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
本発明は、保護継電器や監視制御機器のトリップ出力、投入/遮断指令や、異常時や故障などが発生したとき警報出力を発生するための接点出力回路に関するものである。 The present invention relates to a trip output of a protective relay and a monitoring control device, a turn-on / shut-off command, and a contact output circuit for generating an alarm output when an abnormality or a failure occurs.
高信頼度が要求される保護継電器や監視制御機器では、入力変換部、AD変換部、演算処理部、ディジタル入出力部、伝送部、表示・整定部、電源部などの、構成部分を最大限二重化して、第1のリレー要素の判定を行う部分と、第2のリレー要素の判定を行う部分とに分離し、両方の要素の判定結果のAND条件でトリップを行うように構成し、一つの部位の故障ではミストリップを送出しないように工夫がされている。図5は従来の一例を示すトリップ制御信号の出力を二重化した回路構成図である。 For protection relays and supervisory control devices that require high reliability, the maximum number of components such as input conversion unit, AD conversion unit, arithmetic processing unit, digital input / output unit, transmission unit, display / settling unit, power supply unit, etc. It is configured to be duplicated and separated into a portion for performing the determination of the first relay element and a portion for performing the determination of the second relay element, and configured to perform a trip under the AND condition of the determination results of both elements. It is devised not to send mistrips in the case of a failure at one part. FIG. 5 is a circuit diagram showing a duplicate trip control signal output as an example of the prior art.
図5を用いて、従来例の一つの動作例を説明する。本従来例では、演算処理部は、二重化していない。演算処理部は、例えばCPUで構成し、取り込んだ系統の電流電圧信号から演算して、トリップ出力や投入/遮断指令などの接点出力を動作させると判断した場合に、第1のリレー要素の判定結果である制御信号1と、第2のリレー要素の判定結果である制御信号2をAND回路へ出力する。AND回路は、図に示したように例えば2つのトランジスタを直列接続して構成することができる。制御信号1と制御信号2のAND条件によって接点出力リレーを動作させる。前記の構成によれば、制御信号を2重に設けているのでCPU出力ポートの片方が故障したとしても、二重化出力の構成を設けているので誤ってトリップ出力や、投入/遮断指令などの接点出力を動作させることはない。
One operation example of the conventional example will be described with reference to FIG. In this conventional example, the arithmetic processing unit is not duplicated. The arithmetic processing unit is composed of, for example, a CPU, and when it is determined that a contact output such as a trip output or a turn-on / off command is to be operated by calculating from the captured current-voltage signal, the determination of the first relay element The
上記のような構成の場合、CPUが暴走し、図1の制御信号1と制御信号2の両方が保護動作をする状態に保持されると、誤ってトリップ出力や投入/遮断指令などの接点出力を動作させることがある。
In the case of the above configuration, if the CPU runs out of control and both the
上記の問題を解決するにためには、制御信号1と制御信号2用に、それぞれ個別のCPUを組み込んだ構成にすることもある。しかしながら、この場合のディジタル型保護継電器は、CPUの二重化に伴い、LSI素子等の周辺回路部品の点数も多くなり、コストアップにつながるという問題が発生する。
In order to solve the above-described problem, a configuration may be adopted in which separate CPUs are incorporated for the
上記の問題を解決するための別の方法として、1つのコンピュータによる主検出リレー要素と事故検出リレー要素の二重化保護処理により、不都合なトリップ出力信号の誤出力を確実に防止する装置が提案されている(特許文献1)。具体的には、ワンチップコンピュータなど、二重化保護処理を実行する1つのコンピュータは保護出力をコード化したパターンデータでディジタル出力回路にセットし、このコンピュータの外付け回路としてディジタル出力回路から出力されるパターンデータが予め定めたパターンであることを判定できた時に、しゃ断器のトリップ出力を得るパターン判定回路を設けた装置が提案されている。 As another method for solving the above problem, there has been proposed an apparatus that reliably prevents an erroneous output of an inconvenient trip output signal by a double protection process of a main detection relay element and an accident detection relay element by one computer. (Patent Document 1). Specifically, one computer that performs duplex protection processing, such as a one-chip computer, sets the protection output in the digital output circuit with the encoded pattern data, and is output from the digital output circuit as an external circuit of this computer There has been proposed an apparatus provided with a pattern determination circuit that obtains a trip output of a circuit breaker when it can be determined that the pattern data is a predetermined pattern.
しかしながら、上記の特許文献のパターン判定回路では、パターン判定回路の構成が複雑であるという欠点があった。そこで、簡単な構成で、CPUが暴走した場合も、誤ってトリップ信号を出さない技術が求められている。 However, the pattern determination circuit of the above-mentioned patent document has a drawback that the configuration of the pattern determination circuit is complicated. Therefore, there is a demand for a technique that does not erroneously output a trip signal even when the CPU runs out of control with a simple configuration.
上記課題を解決するために、本発明は、CPUが暴走した場合でも、従来の二重化出力回路に加えトリップ回路の前段にリード信号のラッチ回路とライト信号のラッチ回路を追加し、両方のラッチ回路の出力のAND条件によりトリップ信号を出力している。 In order to solve the above problems, the present invention adds a read signal latch circuit and a write signal latch circuit in front of the trip circuit in addition to the conventional dual output circuit even when the CPU runs out of control. The trip signal is output according to the AND condition of the output.
本発明によれば、CPUが暴走した場合でも、誤った出力信号をだす可能性を減少させることができる。取り扱いが簡単になるという効果を有する。 According to the present invention, it is possible to reduce the possibility of issuing an erroneous output signal even when the CPU runs away. It has the effect that handling becomes easy.
図1、図2、を用いて本発明の第1の実施例を説明する。演算処理部は、例えばCPUで構成し、トリップ出力や、投入/遮断指令などの接点出力を動作させるか、あるいは、解除させるかを判断する。例えば、演算処理部で遮断を行うと判断した場合に、演算処理部は、ライト信号を作成し、ラッチ回路1へ、リード信号を作成しラッチ回路2へそれぞれ出力する。前記ラッチ回路は、例えば、D−フリップフロップで構成することができる。ラッチ回路1は、ライト信号をラッチした制御信号1を出力し、ラッチ回路2は、リード信号をラッチした制御信号2を出力する。この2つの制御信号のAND条件により接点出力リレーを動作させる。AND回路は、図1に示すように、例えば2つのトランジスタを直列接続することにより構成することができる。接点信号を任意に解除するために、クリア信号を作成し、ラッチ回路1およびラッチ回路2に出力する。本実施例では、クリア信号は、ラッチ回路1とラッチ回路2に共通にしたが、もちろん各々にクリア信号を設けてもいい。
A first embodiment of the present invention will be described with reference to FIGS. The arithmetic processing unit is configured by, for example, a CPU, and determines whether to operate or cancel a contact output such as a trip output or an on / off command. For example, when the arithmetic processing unit determines to block, the arithmetic processing unit generates a write signal, generates a read signal to the
上記構成のように制御信号にリード信号を用いたことで、例えば、CPUが暴走し、図2のように連続してライト信号が出た場合でも、リード信号が出ていない状態では、誤ってトリップ出力や投入/遮断命令を送出することはない。リード動作を行うためのリード信号をAND条件に加えて制御することで、CPUがなんらかの原因により暴走したと考えられる場合においての不要動作が低減できる。つまりライト動作だけでなく、リード動作も加えたことで、リード処理を正常にCPUが行えていることが確認されたと同時に出力することになるので、よりCPUが健全であることが確認できていることでもあり、信頼性の向上につながる。 By using the read signal as the control signal as in the above configuration, for example, even if the CPU runs out of control and the write signal is continuously output as shown in FIG. No trip output or on / off command is sent. By controlling the read signal for performing the read operation in addition to the AND condition, it is possible to reduce unnecessary operations when the CPU is considered to have runaway due to some cause. In other words, by adding not only the write operation but also the read operation, it is confirmed that the CPU can perform the read processing normally, and at the same time, the output is performed. This also leads to improved reliability.
図3、図4、を用いて本発明の第2の実施例について説明する。演算処理部は、例えばCPUで構成し、トリップ出力や、投入/遮断指令などの接点出力を動作させるか、あるいは、解除させるかを判断する。例えば、遮断を行うと判断した場合に、演算処理部は、ライト信号とアドレスバス信号、もしくはデータバス信号をラッチ回路1へ出力する。ラッチ回路1は、フリップフロップ回路とAND回路、OR回路等で構成され、アドレスバス信号または、データバス信号が安定した条件とライト信号のアンド条件により、制御信号1を出力するように構成するとよい。
A second embodiment of the present invention will be described with reference to FIGS. The arithmetic processing unit is configured by, for example, a CPU, and determines whether to operate or cancel a contact output such as a trip output or an on / off command. For example, when it is determined to block, the arithmetic processing unit outputs a write signal and an address bus signal or a data bus signal to the
次に演算処理部は、リード信号とアドレスバス信号をラッチ回路2に入力する。ラッチ回路2は、フリップフロップ回路とAND回路、OR回路等で構成され、アドレスバス信号が安定した条件とリード信号のアンド条件により、制御信号2を出力するように構成するとよい。この2つの制御信号のAND条件により接点出力リレーを動作させる。AND回路は、図3に示すように、例えば2つのトランジスタを直列接続することにより構成することができる。また、アドレスバス信号およびデータバス信号を設けたことで、複数の接点出力リレーを動作させることや、機器を構成する上で、必要な各種デバイス(メモリ、表示器、接点入力回路)に対してリード信号やライト信号を共有して使用することができる。さらに、アドレスバス信号や、データバス信号を判定条件に加えたことで、不要動作の可能性を低減でき信頼性を向上することができる。本発明の第2の実施例では、アドレスバス信号、データバス信号を用いたが、汎用出力ポートなどで代用することも可能である。
Next, the arithmetic processing unit inputs the read signal and the address bus signal to the
この発明は、たとえば、保護継電器や監視制御機器などの誤出力を防止する接点出力回路に適応できる。 The present invention can be applied to, for example, a contact output circuit for preventing erroneous output such as a protective relay and a monitoring control device.
1 演算処理部
2 ラッチ回路1
3 ラッチ回路2
4 AND回路
5 リレー
1
3
4 AND circuit 5 Relay
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054146A JP5495182B2 (en) | 2010-03-11 | 2010-03-11 | Contact output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054146A JP5495182B2 (en) | 2010-03-11 | 2010-03-11 | Contact output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011188699A JP2011188699A (en) | 2011-09-22 |
JP5495182B2 true JP5495182B2 (en) | 2014-05-21 |
Family
ID=44794321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010054146A Active JP5495182B2 (en) | 2010-03-11 | 2010-03-11 | Contact output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5495182B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101875251B1 (en) * | 2014-01-27 | 2018-07-05 | 엘에스산전 주식회사 | Digital oupput system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH044436A (en) * | 1990-04-23 | 1992-01-08 | Hitachi Ltd | Digital operation processor |
JP3227979B2 (en) * | 1994-03-14 | 2001-11-12 | 富士電機株式会社 | Digital relay |
JPH11225428A (en) * | 1998-02-06 | 1999-08-17 | Toshiba Corp | Power system protecting and controlling equipment |
JP3772854B2 (en) * | 2003-04-30 | 2006-05-10 | 株式会社明電舎 | Digital protective relay device |
JP2007174492A (en) * | 2005-12-26 | 2007-07-05 | Citizen Holdings Co Ltd | Memory circuit |
-
2010
- 2010-03-11 JP JP2010054146A patent/JP5495182B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011188699A (en) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5787127B2 (en) | Power converter protection circuit | |
JP5924510B2 (en) | Redundant arithmetic processing system | |
JP6029737B2 (en) | Control device | |
US8786424B2 (en) | Error signal handling unit, device and method for outputting an error condition signal | |
KR20070038543A (en) | Method for delaying access to data and/or commands of a dual computer system, and corresponding delaying unit | |
JP5495182B2 (en) | Contact output circuit | |
JP5212887B2 (en) | Current detector | |
JP4193140B2 (en) | Redundant information processing system | |
JP5426412B2 (en) | Protective relay | |
JP7529896B2 (en) | I/O Unit | |
JP5888941B2 (en) | Protective relay | |
KR101631631B1 (en) | Method for failure check and recovery of Protective relay | |
JPH05207637A (en) | Digital relay | |
JP5489742B2 (en) | Protective relay | |
JP7529895B2 (en) | I/O Unit | |
JP3772854B2 (en) | Digital protective relay device | |
JP2007058274A (en) | Facility protective device | |
JP3868425B2 (en) | Mechanism for preventing malfunction of digital protection relays for power systems. | |
US20230176538A1 (en) | Solid state power controllers | |
KR20130094263A (en) | Error signal handling unit, device and method for outputting an error condition signal | |
JP2012160149A (en) | Duplex circuit, semiconductor device and test method | |
CN105204389A (en) | Programmable rotating speed signal device based on software and hardware dual TMR type | |
JP2017220841A (en) | Duplex-support current output system | |
JP5529794B2 (en) | Microcomputer and abnormal memory access detection method | |
JP5767922B2 (en) | Digital type protective relay system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5495182 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140223 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |