JP5493290B2 - Electronic component package - Google Patents
Electronic component package Download PDFInfo
- Publication number
- JP5493290B2 JP5493290B2 JP2008121104A JP2008121104A JP5493290B2 JP 5493290 B2 JP5493290 B2 JP 5493290B2 JP 2008121104 A JP2008121104 A JP 2008121104A JP 2008121104 A JP2008121104 A JP 2008121104A JP 5493290 B2 JP5493290 B2 JP 5493290B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- spacer
- electronic component
- component package
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Pressure Sensors (AREA)
Description
本発明は、2枚の基板を接合部材、あるいは接合部材とスペーサによって接合した電子部品パッケージおよびその接合方法に関するものである。 The present invention relates to an electronic component package in which two substrates are joined by a joining member, or a joining member and a spacer, and a joining method thereof.
従来、半導体加速度センサや圧力センサ等においては、表面に第1の電極が形成された基板と、第2の電極が形成された可動部(振動部)を有する基板との少なくとも一方に接合部材、または接合材料とスペーサを備え、第1の電極と第2の電極を対向配置し、かつ接合部材やスペーサを介して接合した構成となっており、可動部の変位により加速度や圧力等の物理量を電気信号に変換して取り出すようになっている。 Conventionally, in a semiconductor acceleration sensor, a pressure sensor, or the like, at least one of a substrate having a first electrode formed on the surface and a substrate having a movable part (vibrating part) having a second electrode formed thereon is a bonding member, Alternatively, a bonding material and a spacer are provided, the first electrode and the second electrode are arranged to face each other and bonded via a bonding member or a spacer, and a physical quantity such as acceleration or pressure is obtained by displacement of the movable part. It is converted into an electrical signal and taken out.
このような電子部品パッケージの製造方法においては、第1の電極と第2の電極とのギャップのばらつきを抑えることがセンサの品質のばらつきを抑えることになる。このため接合部に用いられるスペーサの高さはセンサ間、または1つのセンサ内においてできるだけ一定に保つことが望ましいとされている。 In such an electronic component package manufacturing method, suppressing variations in the gap between the first electrode and the second electrode suppresses variations in sensor quality. For this reason, it is desirable to keep the height of the spacer used for the joint as constant as possible between sensors or within one sensor.
図9は特許文献1に記載された従来の静電容量式圧力センサおよびその製造方法を示すものである。図9において、101はダイアフラム、102は固定基板、103は第1の電極、104は第2の電極、105はスペーサ層、106はスペーサを示している。
FIG. 9 shows a conventional capacitive pressure sensor described in
特許文献1には、固定基板102とダイアフラム101との少なくとも一方の周縁にスペーサ層105とスペーサ106とを分離することにより、製造時は固定基板102とダイアフラム101との間隔を変形のしないスペーサ106で保持しながら、スペーサ層105を形成できるので、スペーサ層105の厚みをほぼ一定にでき、静電容量式圧力センサの容量ばらつきを小さくすることが記載されている。
しかしながら、電子部品パッケージの小型化、薄型化が急速に進み、構造も複雑になる中、前記特許文献1に記載の従来の製造方法では、2つの電極間のギャップを精度よく制御することが困難になってきている。
However, as the electronic component package is rapidly becoming smaller and thinner, and the structure is complicated, it is difficult to accurately control the gap between the two electrodes with the conventional manufacturing method described in
まず、電子部品パッケージの薄型化のため、2つの基板の厚み、および2つの基板間のギャップが小さくなってきているが、基板が薄くなることにより基板の加工、回路形成時に発生する反りが大きくなる傾向があるとともに、接合時などの荷重負荷時において基板が変形しやすくなっている。さらに、ギャップの設計値が小さくなることにより、これら基板の反りおよび変形がギャップに与える影響が大きくなっている。 First, the thickness of the two substrates and the gap between the two substrates are becoming smaller for the purpose of reducing the thickness of the electronic component package. However, the thinner the substrate, the greater the warpage that occurs when processing the substrate and forming the circuit. In addition, the substrate tends to be deformed when a load is applied such as during bonding. Furthermore, the influence of the warpage and deformation of the substrate on the gap increases as the design value of the gap decreases.
また、可動部の構造が小型化、複雑化することによっても、2つの基板が変形しやすくなり、ギャップの制御が困難になってきている。 Further, even when the structure of the movable part is reduced in size and complicated, the two substrates are easily deformed, and the control of the gap has become difficult.
さらに、電子部品パッケージの小型化、薄型化、構造の複雑化はギャップの制御以外にも、製造工程におけるハンドリングの困難さという問題も引き起こしている。 Furthermore, the downsizing, thinning, and complexity of the electronic component package have caused problems such as difficulty in handling in the manufacturing process in addition to the gap control.
本発明は、前記従来技術の問題を解決することに指向するものであり、電子部品パッケージの小型化、薄型化、構造の複雑化に対応して、接合する2つの基板間のギャップを精度よく制御し、優れた電子部品パッケージおよびそれを形成するため接合方法を提供することを目的とする。 The present invention is directed to solving the above-described problems of the prior art, and the gap between two substrates to be bonded can be accurately adjusted in response to downsizing, thinning, and complicated structure of electronic component packages. It is an object of the present invention to provide a controlled electronic component package and a bonding method for forming the same.
前記の目的を達成するために、本発明に係る請求項1に記載した電子部品パッケージは、第1の基板と第2の基板の面を対向配置し、第1,第2の基板の周囲の少なくとも一部を接合部材により接合してなる電子部品パッケージにおいて、第1の基板の周囲に配置され、第1の基板の辺に沿って第一基板の辺の中央部に近づくにつれて低くなるように高さを変化させた複数のスペーサと、接合部材を複数のスペーサの間に配置し、かつ接合部材の両側のスペーサの平均高さより、接合部材の高さを高く形成した接合部材とで、対向配置した基板間の距離が基板の周囲よりも中央部を小さくなるように接合部材により第1の基板と第2の基板とを接合し、スペーサを、第1基板の平面上に第1基板の各辺に垂直な方向に配置している、ことを特徴とする。
In order to achieve the above object, an electronic component package according to
また、請求項2に記載した発明は、請求項1の電子部品パッケージにおいて、第2の基板には穴が形成されていることを特徴とする。
Further, the invention described in
また、請求項3に記載した発明は、請求項1または2の電子部品パッケージにおいて、接合部材の硬度はスペーサの硬度より低いことを特徴とする。 According to a third aspect of the present invention, in the electronic component package of the first or second aspect , the hardness of the joining member is lower than the hardness of the spacer .
前記電子部パッケージの構成および接合方法によれば、電子部品パッケージとなる対向配置した第1,第2の基板の距離を制御して、精度よく接合することができる。 According to the configuration and the bonding method of the electronic part package, the distance between the first and second substrates arranged to face each other as the electronic component package can be controlled and bonded with high accuracy.
本発明によれば、電子部品パッケージの小型化、薄型化、構造の複雑化に対応して、2つの基板間の距離(ギャップ)を精度よく制御して接合することができるという効果を奏する。 According to the present invention, there is an effect that the distance (gap) between two substrates can be accurately controlled and bonded in response to the downsizing, thinning, and complicated structure of the electronic component package.
以下、図面を参照して本発明における実施の形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(実施形態1)
図1は本発明の実施形態1における電子部品パッケージの断面図を示す図である。図1に示すように電極が形成された第1の基板1と加速度センサの機能素子が形成された第2の基板2とが、基板の辺に近づくにつれて高くなるように高さを変えた複数のスペーサ3、およびスペーサ3同士の間およびスペーサ3と基板の辺との間に配置されて、基板の辺に近づくにつれて高くなるように高さを変えた接合部材4とによって対向して接合される。このスペーサ3と接合部材4とによる接合によって、第1の基板1と第2の基板2の間には精度よく制御されたギャップ5が形成される。また、このギャップ5により第2の基板2は反った状態で第1の基板1に接合される。
(Embodiment 1)
1 is a cross-sectional view of an electronic component package according to
図2(a)は本発明の実施形態1における第1の基板の平面図、(b)は断面図を示す図である。図2(a)、(b)に示すように、第1の基板1に高さの異なる複数のスペーサ3が基板の各辺に平行に2列ずつ形成されており、スペーサ3とスペーサ3の間およびスペーサ3と基板の辺との間に、接合部材4がスペーサ3よりも高くなるように形成されている。
FIG. 2A is a plan view of the first substrate in
第1の基板1の材料はシリコン、ガラスなどが使用されることが多いが、その他どのような材料でも構わない。第1の基板1のサイズは電子部品パッケージの小型、薄型化に伴い、数mm角、厚さ100μm〜200μm程度の場合が多くなってきている。
The material of the
また、スペーサ3は基板をエッチングなどにより加工して形成する。あるいは、Niなど硬度の高い材料をメッキなどで形成する方法などが考えられ、この高さは数μm程度の場合が多い。接合部材4はスペーサ3よりも高さが高くなるように形成し、材料としてはスペーサ3よりも硬度が低いものがよい。例えば、Auメッキ、樹脂系の接着剤などである。接合部材4の高さをスペーサ3の高さより高くしておくのは、第1の基板1と第2の基板2を加圧接合する際に、まず接合部材4と第2の基板2が接触し、接合部材4が変形することによって十分な接合強度をもたせるためである。接合部材4の断面形状については、図2では長方形の断面になっているが、台形、三角、円などどのような形状でもよい。
The
図3(a)は本実施形態1における第2の基板の平面図、(b)は断面図を示す図である。図3(a),(b)に示すように、加速度センサでは一般的におもり7が梁6によって支持されている構造となっており、基板上に穴8が形成されている場合が多い。
FIG. 3A is a plan view of the second substrate in
また、第2の基板2の材料はシリコンを使用する場合が多いが、どのような材料でも構わない。サイズは前述した第1の基板1と同様で、数mm角、厚さ100μm〜200μm程度の場合が多い。ただし、梁6の部分は数十μm以下になるなど非常に弱い構造になる場合がある。このような構造および薄さのために、基板が図3(b)の断面図に示すように反っている場合が多い。反り量としては、サブミクロン〜1μmと小さいが、図1に示す2つの基板の接合後のギャップ5は数μmであることを考えると影響が非常に大きい。
The material of the
従来は基板に薄膜形成、穴加工などを施す際に、できるだけ反りが発生しないような回路パターン設計、薄膜形成条件出し、穴加工条件出しなどを行っていたが、反りを小さくしようとすると上に凸になるか下に凸になるかが個々の基板によってばらついてしまう。本発明では、このような加工工程で発生する反りをなくすのではなく、第1の基板1と対向する面の中央部が凸になるように加工条件出しを行う。一般に反りをなくすようにするのは困難であるが、ある一定の方向に反らせるというのは容易にできる場合が多い。形状については、本実施形態1では、図3のような形状を例としているが、基板厚さが薄いもの、構造が複雑でなく剛性がないもの、膜の構成が複雑で反りやすいものは特にどのような形状のものであっても本発明による効果が大きい。
Conventionally, when performing thin film formation and hole processing on a substrate, circuit pattern design, thin film formation condition determination, hole processing condition determination, etc. that do not cause warpage as much as possible were performed, but when trying to reduce warpage Whether it becomes convex or convex downward varies depending on the individual substrates. In the present invention, the processing conditions are determined so that the central portion of the surface facing the
図4は本実施形態1における接合方法を示す図である。図4に示すように、第1の基板1と第2の基板2を加圧して接合するが、基板が反っていない場合は、基板保持部9のようにできる限り平面で硬度の高いもので加圧することが望ましい。一方、基板が反っている場合には、図4に示すように弾性体10を介して加圧する。あるいは、基板の反り形状に近い形状に加工した硬度の高い材料で加圧する。
FIG. 4 is a diagram showing a bonding method according to the first embodiment. As shown in FIG. 4, the
また、第1の基板1のスペーサ3の高さは、第2の基板2の反り形状に近くなるように決定することが望ましく、第1の基板1の接合部材4の配置は、図4のような基板の場合はスペーサ3とスペーサ3の間およびスペーサ3と基板の辺の間に配置するのがよい。これは、圧接された接合部材4に、接合完了後に弾性で元に戻ろうとする力が働き、第1の基板1と第2の基板2を接合した後の形状が、基板の中央部よりも辺に近い部分のほうが、ギャップ5が大きくなる方向に変形するように働くためである。
Further, it is desirable that the height of the
接合方法としては、加熱圧接でもよいが、望ましくは、接合部材4としてAuを用いて、真空中でプラズマ処理した後、常温または低温で圧接することが望ましい。この例では、第1の基板1にスペーサ3と接合部材4の両方を配置して、第2の基板2はいずれも配置していないが、第1の基板1にスペーサ3を配置し、第2の基板2に接合部材4を配置してもよい。また、接合部材4は2枚の基板の両方に配置してもよい。
As a bonding method, heating and pressure welding may be used. Preferably, Au is used as the
(実施の形態2)
図5(a)は本発明の実施形態2における第1の基板の平面図、(b)は側面図を示す図である。前述した図2(a)と同様に、第2の基板2と接合する場合に、図5(a),(b)に示すように、第1の基板1には、基板の辺に沿って中央部に近づくにつれて低くなるように高さを変化させたスペーサ3が形成され、そのスペーサ3とスペーサ3の間に接合部材4を配置してもよい。このとき接合部材4の高さは、各接合部材4の両側にあるスペーサ3の平均高さより高くすることが望ましい。これは、2つの基板を接合する際に、スペーサ3と第2の基板2が接触するよりも前に接合部材4が第2の基板2と接触するようにするためである。このほか、スペーサ3、接合部材4の配置については、さまざまなものが考えられるが、接合する第2の基板2の反り形状に近い形になるようにスペーサ3の高さ決定、接合部材4の配置をすればよい。
(Embodiment 2)
FIG. 5A is a plan view of the first substrate in
(実施の形態3)
図6(a)は本発明の実施形態3における第1の基板の平面図、(b)は側面図を示す図である。前述した図2(a)と同様に、第2の基板2と接合する場合に、図6(a),(b)に示すように、第1の基板1には、複数のスペーサ3が形成され、それぞれのスペーサ3の上面は基板と平行ではなく中央部分が両端部より低くなるように形成されてなり、これらのスペーサ3の外側にスペーサ3よりも高さが高くなるように接合部材4を配置してもよい。
(Embodiment 3)
FIG. 6A is a plan view of the first substrate in
これらのような各実施形態の構成をとることにより、図7に示す従来のように、第1の基板1に同じ高さのスペーサ3を配置し、反っている第2の基板2と対向させて加圧接合した場合、第2の基板2の反りが中央部で凸になったり凹になったりして安定しなかったものが、安定して第2の基板2の接合前の状態を保つことができるようになる。結果として、2つの基板間のギャップ5が安定し、電子部品パッケージの品質を安定させることができる。
By adopting the configuration of each of the embodiments as described above, the
また、従来は、2つの基板を接合する際に、一方の基板が反っていた場合、接合時に反っている基板を吸着などで強制的にフラットにした状態で接合を行っていた。このような接合を行うと、前述したように接合後の反りが安定しない場合が多い。もし、反りが安定したとしても、接合部に残留応力が発生した状態になっているため、経時変化、熱負荷などによって接合部の強度低下、断線などが発生する可能性がある。 Conventionally, when one substrate is warped when two substrates are joined, joining is performed in a state where the warped substrate is forcibly flattened by suction or the like. When such joining is performed, warping after joining is often not stable as described above. Even if the warpage is stabilized, there is a possibility that a residual stress is generated in the joint portion, so that the strength of the joint portion may be reduced due to a change with time, a thermal load, or the like.
一方、本発明では、基板が反った状態を保持したまま接合するため、接合後も接合部に残留応力が発生することがなく、信頼性が向上する。 On the other hand, in the present invention, since the substrates are bonded while maintaining the warped state, no residual stress is generated in the bonded portion even after bonding, and the reliability is improved.
また、2次的な効果として、接合後の第2の基板2の形状が中央部で凸になることにより、電子部品パッケージのハンドリングが容易になるという利点もある。すなわち、従来では、図8に示すように第2の基板2の下面(第1の基板1と対向する面の反対側)に設けていたキャビティ11を設けなくても、図示しない搬送アーム、ステージなどに,図3(a)の梁6やおもり7が接触することがなくなり、破損、傷などが発生しなくなる。
Further, as a secondary effect, there is an advantage that the electronic component package can be easily handled because the shape of the
本発明の電子部品パッケージおよびその接合方法は、電子部品パッケージの小型化、薄型化、構造の複雑化に対応して、2つの基板間のギャップを精度よく制御して接合することができるという特徴を有し、電子部品パッケージの製造において、薄い、反りがある、変形しやすいなどの問題がある基板間のギャップを精度よく形成する必要がある場合に利用可能である。 The electronic component package and the bonding method thereof according to the present invention can be bonded by accurately controlling the gap between two substrates in response to downsizing, thinning, and complicated structures of the electronic component package. In the manufacture of electronic component packages, it can be used when it is necessary to accurately form a gap between substrates having problems such as thinness, warpage, and easy deformation.
1 第1の基板
2 第2の基板
3 スペーサ
4 接合部材
5 ギャップ
6 梁
7 おもり
8 穴
9 基板保持部
10 弾性体
11 キャビティ
101 ダイアフラム
102 固定基板
103 第1の電極
104 第2の電極
105 スペーサ層
106 スペーサ
DESCRIPTION OF
Claims (3)
前記第1の基板の周囲に配置され、前記第1の基板の辺に沿って前記第一基板の辺の中央部に近づくにつれて低くなるように高さを変化させた複数のスペーサと、
前記接合部材を前記複数のスペーサの間に配置し、かつ前記接合部材の両側の前記スペーサの平均高さより、前記接合部材の高さを高く形成した前記接合部材とで、
前記対向配置した基板間の距離が前記基板の周囲よりも中央部を小さくなるように前記接合部材により前記第1の基板と前記第2の基板とを接合し、前記スペーサを、前記第1基板の平面上に前記第1基板の各辺に垂直な方向に配置している、ことを特徴とする電子部品パッケージ。 In an electronic component package in which the surfaces of the first substrate and the second substrate are arranged to face each other, and at least a part of the periphery of the first and second substrates is bonded by a bonding member.
A plurality of spacers arranged around the first substrate and having a height changed so as to approach the center of the side of the first substrate along the side of the first substrate;
The bonding member is disposed between the plurality of spacers, and the bonding member is formed such that the height of the bonding member is higher than the average height of the spacers on both sides of the bonding member.
The first substrate and the second substrate are bonded by the bonding member so that the distance between the substrates arranged opposite to each other is smaller in the center than the periphery of the substrate, and the spacer is connected to the first substrate. An electronic component package, wherein the electronic component package is disposed in a direction perpendicular to each side of the first substrate on a plane of the first substrate .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008121104A JP5493290B2 (en) | 2008-05-07 | 2008-05-07 | Electronic component package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008121104A JP5493290B2 (en) | 2008-05-07 | 2008-05-07 | Electronic component package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009272420A JP2009272420A (en) | 2009-11-19 |
JP5493290B2 true JP5493290B2 (en) | 2014-05-14 |
Family
ID=41438726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008121104A Active JP5493290B2 (en) | 2008-05-07 | 2008-05-07 | Electronic component package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5493290B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114334624A (en) * | 2016-02-16 | 2022-04-12 | Ev 集团 E·索尔纳有限责任公司 | Apparatus and method for bonding substrates |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3140439B1 (en) * | 1999-10-28 | 2001-03-05 | 京セラ株式会社 | Electronic component storage package |
JP2005528782A (en) * | 2002-04-15 | 2005-09-22 | ショット アーゲー | Method of connecting board and composite elements |
JP2006224193A (en) * | 2005-02-15 | 2006-08-31 | Olympus Corp | Electronic device and manufacturing method of electronic device |
-
2008
- 2008-05-07 JP JP2008121104A patent/JP5493290B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009272420A (en) | 2009-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9627347B2 (en) | Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus | |
US8776602B2 (en) | Acceleration sensor, semiconductor device and method of manufacturing semiconductor device | |
US8146437B2 (en) | Diaphragm structure and MEMS device | |
US20180238752A1 (en) | Piezoelectric deflection sensor and detection device | |
US7595545B2 (en) | Anodic bonding apparatus, anodic bonding method, and method of producing acceleration sensor | |
US8067812B2 (en) | Acceleration sensor and method of producing the same | |
JP5493290B2 (en) | Electronic component package | |
US7705412B2 (en) | SOI substrate and semiconductor acceleration sensor using the same | |
JP4839826B2 (en) | Sensor module | |
JP2008032451A (en) | Variable capacitance pressure sensor | |
JP4715503B2 (en) | Manufacturing method of sensor module | |
JP2016170121A (en) | Pressure sensor, tactile sensor, and method for manufacturing pressure sensor | |
JP2009250874A (en) | Physical quantity sensor and method for manufacturing the same | |
CN105848076B (en) | Acoustic sensor | |
JP5187299B2 (en) | Manufacturing method of semiconductor device | |
JP2010199190A (en) | Bonding method and device manufacturing method | |
JP2010216842A (en) | Dynamic quantity detection sensor | |
JP5181949B2 (en) | Method and apparatus for separating and acquiring flexible plate-like body | |
JP2013079895A (en) | Semiconductor physical quantity sensor | |
JP2009300225A (en) | Electrostatic capacity type acceleration sensor | |
JP2010190703A (en) | Semiconductor physical quantity sensor | |
JP2008045908A (en) | Acceleration sensor, sensor chip, and its manufacturing method | |
JP3646980B2 (en) | Capacitance type sensor and manufacturing method thereof | |
JP6515477B2 (en) | Mechanical quantity sensor and mechanical quantity measuring device | |
US20090193905A1 (en) | Pressure Sensor Package Structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100910 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100915 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131120 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5493290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |