JP5490512B2 - 入力セレクタ - Google Patents

Description

本発明は、さまざまな形式が想定される信号を受け、いずれかを選択する入力セレクタに関する。

信号を伝送する方式として、シングルエンド伝送、差動伝送、グランドアイソレーション伝送などが用いられる。図１は、各種形式の信号を受ける一般的な入力セレクタの構成を示す回路図である。入力ポートＰｉ１、Ｐｉ２には、差動形式の信号対が入力され、入力ポートＰｉ３、Ｐｉ４にはそれぞれシングルエンド形式の信号が入力され、入力ポートＰｉ５、Ｐｉ６にはグランドアイソレーション形式の信号が入力される。入力セレクタ３００は、差動信号用の受信回路３０２と、シングルエンド用の受信回路３０４と、グランドアイソレーション用の受信回路３０６と、セレクタ３０８を備える。受信回路３０２、３０６はそれぞれ、差動形式、グランドアイソレーション形式の信号を、シングルエンド形式に変換する。セレクタ３０８は、３つの受信回路３０２、３０４、３０６の出力信号を受け、いずれかひとつを選択する。

特開平５−７２２６７号公報

図１に示すような入力セレクタ３００を設計した場合、１系統の差動形式の信号、２系統のシングルエンド形式の信号、１系統のグランドアイソレーション形式の信号のみを受信することができ、その他の組み合わせの信号を受けることができない。たとえば、２系統のシングルエンド形式の信号の代わりに、別系統の差動形式の信号を受けたい場合、受信回路３０４を受信回路３０２に置き換える必要がある。

つまり図１の入力セレクタ３００を利用した電子機器の設計者は、一度、入力信号の形式の組み合わせを決定すると、その後、入力形式の組み合わせを変更することができない。入力形式の組み合わせを変更する場合、新たな組み合わせに対応した入力セレクタに置き換える必要が生ずる。このことは電子機器の設計の自由度を低下させる。
別の観点から見れば、入力セレクタの製造者は、電子機器の設計者からの要望に応じて、入力セレクタを設計する必要が生じる。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、さまざまな入力形式の信号に柔軟に適応可能な汎用性の高い、入力セレクタの提供にある。

１． 本発明のある態様は、入力セレクタに関する。この入力セレクタは、第１、第２入力信号をそれぞれ受ける第１、第２入力ポートと、一端が第１入力ポートに接続された第１抵抗と、一端が第２入力ポートに接続され、他端に第１基準電圧が印加された第２抵抗と、第２入力信号および第２基準電圧を受け、いずれかを選択する第１セレクタと、第１セレクタの出力信号を受け、第１抵抗の他端へ出力する第１バッファと、第１、第２入力端子と出力端子を有し、第１入力端子に受けた信号を出力する状態および第２入力端子に受けた信号を出力する状態の少なくとも一方と、第１入力端子に受けた信号と第２入力端子に受けた信号の差分に応じた信号を出力する状態が切りかえ可能に構成される出力回路と、を備える。出力回路は、その第１入力端子に第１入力信号を受け、その第２入力端子に第２入力信号を受ける。

この態様によると、第１セレクタおよび出力回路の状態の組み合わせによって、第１、第２入力ポートに、シングルエンド形式、差動形式、グランドアイソレーション形式の信号を受けることが可能となる。

ある態様の入力セレクタは、第３入力信号を受ける第３入力ポートと、一端が第３入力ポートに接続された第３抵抗と、第１入力信号および第３入力信号を受け、いずれかを選択する第２セレクタと、をさらに備えてもよい。出力回路は、その第１入力端子に第２セレクタの出力信号を受け、その第２入力端子に第２入力信号を受けてもよい。
この態様によると、第１セレクタ、第２セレクタおよび出力回路の状態の組み合わせによって、第１〜第３入力ポートに、シングルエンド形式、差動形式、グランドアイソレーション形式の信号を受けることが可能となる。

ある態様の入力セレクタは、第２入力ポートから出力回路の第２入力端子に至る経路に設けられ、その入力端子に第２入力信号を受ける第３セレクタをさらに備えてもよい。出力回路は、その第２端子に第３セレクタを介して第２入力信号を受けてもよい。
この場合、第２セレクタを経る経路と、第３セレクタを経る経路のインピーダンスを等しくすることができ、第３セレクタを設けない場合に比べて、波形歪みを抑制できる。

ある態様の入力セレクタは、第４入力信号を受ける第４入力ポートと、一端が第４入力ポートに接続され、他端に第３基準電圧が印加された第４抵抗と、をさらに備えてもよい。第１セレクタは、第２入力信号および第２基準電圧に加えて第４入力信号を受けてもよく、第３セレクタは、第２入力信号に加えて第４入力信号を受けてもよい。
この場合、第１〜第３セレクタおよび出力回路の状態の組み合わせによって、第１〜第４入力ポートに、シングルエンド形式、差動形式、グランドアイソレーション形式の信号の組み合わせを受けることが可能となる。

第１セレクタは、第２入力信号および第４入力信号に代えて、第３セレクタの出力信号に応じた信号を受けてもよい。この場合、回路を簡略化できる。

出力回路は、２つの入力端子と１つの出力端子を有する演算増幅器と、一端が演算増幅器の一方の入力端子に接続され、他端に当該出力回路の第１入力端子の信号に応じた信号を受ける第１出力抵抗と、一端が演算増幅器の一方の入力端子に接続され、他端に第４基準電圧が印加された第２出力抵抗と、一端が演算増幅器の他方の入力端子に接続され、他端に当該出力回路の第２入力端子の信号に応じた信号を受ける第３出力抵抗と、一端が演算増幅器の他方の入力端子に接続され、他端が演算増幅器の出力端子と接続された第４出力抵抗と、演算増幅器の出力信号、当該出力回路の第１入力端子の信号に応じた信号、当該出力回路の第２入力端子の信号に応じた信号を受け、いずれかを選択する第４セレクタと、を含んでもよい。

出力回路は、２つの入力端子と１つの出力端子を有する演算増幅器と、２つの入力端子を有し、その出力端子が演算増幅器の一方の入力端子に接続された第５セレクタと、２つの入力端子を有し、その第１入力端子が演算増幅器の出力端子と接続され、その出力端子が演算増幅器の他方の入力端子に接続された第６セレクタと、一端が第５セレクタの第１入力端子に接続され、他端に当該出力回路の第１入力端子の信号に応じた信号を受ける第１出力抵抗と、一端が第５セレクタの第１入力端子に接続され、他端に第４基準電圧が印加された第２出力抵抗と、一端が第６セレクタの第２入力端子に接続され、他端に当該出力回路の第２入力端子の信号に応じた信号を受ける第３出力抵抗と、一端が第６セレクタの第２入力端子と接続され、他端が演算増幅器の出力端子と接続された第４出力抵抗と、を含んでもよい。

出力回路は、当該出力回路の第１入力端子から第１出力抵抗の他端に至る経路に設けられた第２バッファと、当該出力回路の第２入力端子から第３出力抵抗の他端に至る経路に設けられた第３バッファと、をさらに含んでもよい。

本発明の別の態様もまた、入力セレクタである。この入力セレクタは、上述のいずれかの態様の入力セレクタを２組備えてもよい。この態様によると、２組の入力セレクタを設けることにより、たとえば左右２チャンネルのステレオオーディオ信号に適用できる。

上述の入力セレクタが２組設けられてもよい。一方の入力セレクタ側の第１セレクタは、第２入力信号、第２基準電圧、第４入力信号に加えて、他方の入力セレクタ側の第１セレクタの出力信号が入力されてもよい。この場合、より多様な入力信号形式の組み合わせに対応することができる。

２． 本発明のある態様は、カスケードに接続されたｎ個（ｎは２以上の自然数）の処理ブロックを含み、各処理ブロックが前段からの出力信号に所定の信号処理を施して次段へと出力するよう構成された信号処理回路に関する。信号処理回路は、ｉ段目（ｉは１≦ｉ≦ｎを満たす所定の自然数）からｊ段目（ｊはｉ＜ｊ＜ｎを満たす所定の自然数）の処理ブロックをバイパスするバイパス経路と、少なくとも２つの入力端子とひとつの出力端子を有し、第１入力端子にｊ段目の処理ブロックの出力信号を、第２入力端子にｉ段目の処理ブロックの入力信号を受け、いずれか一方の信号を選択して出力するソフトスイッチ回路であり、信号の切りかえの際には、その出力を、一方の入力端子に入力される信号から他方の入力端子に入力される信号へと緩やかに遷移させるソフトスイッチ回路と、を備える。

この態様によると、ソフトスイッチ回路によって第２入力端子側の信号を選択させることによって、ｉ段目からｊ段目の処理ブロックをバイパスすることができ、信号の劣化を抑制できる。また、ソフトスイッチ回路は、一方の入力端子から他方の入力端子へと緩やかに切りかえ可能であるため、バイパスの切りかえの際のノイズを抑制することができる。

ある態様の信号処理回路は、ソフトスイッチ回路の状態を制御する制御部をさらに備えてもよい。制御部は、ｎ個の処理ブロックそれぞれが実行すべき信号処理を規定する設定データを監視し、ｉ段目からｊ段目の処理ブロックに対する設定データのいずれもが、処理対象の信号に影響を及ぼさない値に設定されるとき、ソフトスイッチ回路に、第２入力端子に入力される信号を選択させ、ｉ段目からｊ段目の処理ブロックに対する設定データの少なくともひとつが、処理対象の信号に影響を及ぼす値に設定されるとき、ソフトスイッチ回路に、第１入力端子に入力される信号を選択させてもよい。
この場合、信号処理回路を搭載したセットの設計者は、信号処理回路の内部のソフトスイッチ回路の制御を意識する必要がなく、設計の負担を軽減できる。

ある態様の信号処理回路は、ソフトスイッチ回路の状態を制御する制御部をさらに備えてもよい。制御部は、外部からソフトスイッチ回路の状態を指示する制御信号を受け、当該制御信号にもとづいてソフトスイッチ回路を制御してもよい。
この場合、ソフトスイッチ回路を、各処理ブロックの状態と独立して制御することができる。

本信号処理回路は、オーディオ信号に信号処理を施す回路であり、ｉ段目からｊ段目の処理ブロックのひとつは、所定の周波数成分を増幅もしくは減衰させるトーンコントロール回路であってもよい。

本信号処理回路は、オーディオ信号に信号処理を施す回路であり、ｉ段目からｊ段目の処理ブロックのひとつは、低域を強調するラウドネス回路であってもよい。

本信号処理回路は、オーディオ信号に信号処理を施す回路であり、ｉ段目からｊ段目の処理ブロックのひとつは、サブウーハーで生成すべき成分を除去するハイパスフィルタであってもよい。

本信号処理回路は、オーディオ信号に信号処理を施す回路であり、ｉ段目からｊ段目の処理ブロックのひとつは、低域を強調するバスブースト回路であってもよい。

本信号処理回路は、オーディオ信号に信号処理を施す回路であり、（ｉ−１）段目の処理ブロックは、ユーザの設定値に応じた利得でオーディオ信号を増幅するボリウム回路であり、（ｊ＋１）段目の処理ブロックはオーディオ信号を増幅して電気音響変換素子へと出力するパワーアンプであってもよい。
この場合、ｉ段目からｊ段目をバイパスした状態において、オーディオ信号に必要最小限の処理を施すことができ、劣化の少ない状態で再生することができる。

本発明の別の態様は、オーディオシステムである。このオーディオシステムは、オーディオ信号を生成するオーディオ信号源と、オーディオ信号それぞれに対して所定の信号処理を施す上述のいずれかの態様の信号処理回路と、信号処理回路を経たオーディオ信号によって駆動される電気音響変換素子と、を備える。

３． 本発明のある態様は、入力ポートに受けたオーディオ信号に信号処理を施し、出力ポートから出力するオーディオ信号処理回路に関する。オーディオ信号処理回路は、オーディオ信号をフィルタリングするフィルタと、設定された利得でオーディオ信号を増幅または減衰させる可変利得増幅器と、入力ポート、出力ポート、フィルタの入力端子および出力端子、可変利得増幅器の入力端子および出力端子それぞれに接続されるマトリクススイッチ回路と、を備える。マトリクススイッチ回路は、入力ポート、可変利得増幅器、フィルタ、出力ポートの順に接続する第１状態と、入力ポート、フィルタ、可変利得増幅器、出力ポートの順に接続する第２状態と、が切りかえ可能に構成される。

この態様によると、フィルタと可変利得増幅器の位置を自由に入れ換えることができるため、フィルタに生ずるノイズを可変利得増幅器で減衰させたり、反対に可変利得増幅器で生ずるノイズをフィルタでカットすることが可能となるため、オーディオ信号に施す処理に応じて回路配置を最適化することにより、ノイズを低減することができる。

ある態様において、マトリクススイッチ回路は、可変利得増幅器の利得が所定のしきい値より高いとき第１状態に、可変利得増幅器の利得がしきい値より低いとき第２状態に設定されてもよい。
可変利得増幅器の利得に応じて、マトリクススイッチ回路の状態を切りかえることにより、オーディオ信号処理回路全体のノイズを低減できる。

マトリクススイッチ回路は、入力ポートとフィルタの入力端子の間に設けられた第１入力スイッチと、入力ポートと可変利得増幅器の入力端子の間に設けられた第２入力スイッチと、フィルタの出力端子と可変利得増幅器の入力端子の間に設けられた第１中間スイッチと、可変利得増幅器の出力端子とフィルタの入力端子の間に設けられた第２中間スイッチと、フィルタの出力端子と出力ポートの間に設けられた第１出力スイッチと、可変利得増幅器の出力端子と出力ポートの間に設けられた第２出力スイッチと、を含んでもよい。

マトリクススイッチ回路は、第１状態と第２状態とが、シームレスに緩やかに切りかえ可能であってもよい。
この場合、第１状態と第２状態の切りかえの際に、信号の不連続に起因するノイズを抑制できる。

マトリクススイッチ回路は、第１、第２入力端子およびフィルタの入力端子と接続された出力端子を有し、第１、第２入力端子の信号のいずれか一方を選択して出力端子から出力する第１ソフトスイッチ回路であり、選択の切りかえの際には、その出力端子の信号を、一方の入力端子の信号から他方の入力端子の信号へと緩やかに遷移させる第１ソフトスイッチ回路と、第１、第２入力端子および出力ポートと接続された出力端子を有し、第１、第２入力端子の信号のいずれか一方を選択して出力端子から出力する第２ソフトスイッチ回路であり、選択の切りかえの際には、その出力端子の信号を、一方の入力端子の信号から他方の入力端子の信号へと緩やかに遷移させる第２ソフトスイッチ回路と、入力ポートと第１ソフトスイッチ回路の第１入力端子の間に設けられた第１入力スイッチと、入力ポートと可変利得増幅器の入力端子の間に設けられた第２入力スイッチと、入力ポートと第１ソフトスイッチ回路の第２入力端子の間に設けられた第３入力スイッチと、フィルタの出力端子と可変利得増幅器の入力端子の間に設けられた第１中間スイッチと、可変利得増幅器の出力端子と第１ソフトスイッチ回路の第１入力端子の間に設けられた第２中間スイッチと、フィルタの出力端子と第２ソフトスイッチ回路の第１入力端子の間に設けられた第１出力スイッチと、可変利得増幅器の出力端子と第２ソフトスイッチ回路の第１入力端子の間に設けられた第２出力スイッチと、フィルタの出力端子と第２ソフトスイッチ回路の第２入力端子の間に設けられた第３出力スイッチと、を含んでもよい。
この場合、２つのソフトスイッチ回路を利用することにより、第１状態と第２状態とが、シームレスに緩やかに切りかえ可能となる。
この態様によれば、２つの可変利得増幅器を設けることにより、
（１）第１状態から第２状態への切りかえ、
（２）第２状態から第１状態への切りかえ、
（３）ある利得を有する第１状態から、別の利得を有する第１状態への切りかえ、
（４）ある利得を有する第２状態から、別の利得を有する第２状態への切りかえ
がシームレスに実現できる。

ある態様のオーディオ信号処理回路は、オーディオ信号を増幅または減衰させるレプリカ可変利得増幅器をさらに備えてもよい。マトリクススイッチ回路は、入力ポートとレプリカ可変利得増幅器の入力端子の間に設けられた第４入力スイッチと、フィルタの出力端子とレプリカ可変利得増幅器の入力端子の間に設けられた第３中間スイッチと、レプリカ可変利得増幅器の出力端子と第１ソフトスイッチ回路の第１入力端子の間に設けられた第４中間スイッチと、可変利得増幅器の出力端子と第１ソフトスイッチ回路の第２入力端子の間に設けられた第５中間スイッチと、レプリカ可変利得増幅器の出力端子と第１ソフトスイッチ回路の第２入力端子の間に設けられた第６中間スイッチと、レプリカ可変利得増幅器の出力端子と第２ソフトスイッチ回路の第１入力端子の間に設けられた第４出力スイッチと、をさらに含んでもよい。
この態様によれば、２つの可変利得増幅器を設けることにより、
（１）第１状態から第２状態への切りかえ、
（２）第２状態から第１状態への切りかえ、
（３）ある利得を有する第１状態から、別の利得を有する第１状態への切りかえ、
（４）ある利得を有する第２状態から、別の利得を有する第２状態への切りかえ
がシームレスに実現でき、さらに（３）、（４）における聴感上の違和感を低減できる。

本発明の別の態様は、第１ポートに受けたオーディオ信号の帯域を補正し、第２ポートから出力するトーンコントロール回路に関する。このトーンコントロール回路は、上述のいずれかの態様のオーディオ信号処理回路と、オーディオ信号処理回路の入力ポートと第１ポートの間に設けられた第１スイッチと、第１ポートの信号とオーディオ信号処理回路の出力ポートの信号を合成し、第２ポートに出力する合成回路と、第２ポートの信号を反転する反転アンプと、反転アンプの出力端子とオーディオ信号処理回路の入力ポートの間に設けられた第２スイッチと、を備える。

第１スイッチをオン、第２スイッチをオフするとき、マトリクススイッチ回路が第１状態に設定され、第２スイッチをオン、第１スイッチをオフするとき、マトリクススイッチ回路が第２状態に設定されてもよい。
トーンコントロール回路をブースト回路として利用する場合、可変利得増幅器をフィルタの前段に配置し、トーンコントロール回路をカット回路として利用する場合、可変利得増幅器をフィルタの後段に配置することにより、ノイズを好適に低減できる。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、さまざまな入力形式の信号に適応できる。

各種形式の信号を受ける一般的な入力セレクタの構成を示す回路図である。 第１の実施の形態に係る入力セレクタの構成を示す回路図である。 第１の変形例に係る入力セレクタの構成を示す回路図である。 第２の変形例に係る入力セレクタの構成を示す回路図である。 第３の変形例に係る入力セレクタの構成を示す回路図である。 出力回路の別の構成を示す回路図である。 第２の実施の形態に係る信号処理回路の構成を示すブロック図である。 図７の信号処理回路の動作を示すタイムチャートである。 第３の実施の形態に係るオーディオ信号処理回路の構成を示す回路図である。 図９のマトリクススイッチ回路の構成例を示す回路図である。 図９および図１０のオーディオ信号処理回路のノイズ特性を示す図である。 ソフト切りかえが可能なオーディオ信号処理回路の第１の構成例を示す回路図である。 図１３（ａ）、（ｂ）はそれぞれ、図１２のオーディオ信号処理回路の状態遷移を示すタイムチャートである。 ソフト切りかえが可能なオーディオ信号処理回路の第２の構成例を示す回路図である。 図１４のオーディオ信号処理回路の状態遷移を示すタイムチャートである。 図１０のオーディオ信号処理回路の変形例を示す回路図である。 第３の実施の形態で利用可能な可変利得増幅器の構成例を示す回路図である。 図１６のオーディオ信号処理回路の変形例を示す回路図である。 第４の実施の形態に係るオーディオ信号処理回路の構成を示す回路図である。 第３、第４の実施の形態に係るオーディオ信号処理回路を備えるトーンコントロール回路の構成を示すブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂと接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

１． 第１の実施の形態
図２は、第１の実施の形態に係る入力セレクタ１１の構成を示す回路図である。
入力セレクタ１１は、第１入力ポートＰｉ１〜第３入力ポートＰｉ３、第１抵抗Ｒ１〜第３抵抗Ｒ３、第１バッファＢＵＦ１、第１セレクタＳＥＬ１〜第３セレクタＳＥＬ３、出力回路１０を備える。本明細書に示されるセレクタＳＥＬは、出力端子が黒塗りで、入力端子が白抜きで示される。

第１入力ポートＰｉ１〜第３入力ポートＰｉ３はそれぞれ、第１入力信号ＳＩＧ１〜第３入力信号ＳＩＧ３を受ける。入力信号ＳＩＧ１〜ＳＩＧ３は、たとえばアナログオーディオ信号である。

第１抵抗Ｒ１の一端は、第１入力ポートＰｉ１に接続される。第２抵抗Ｒ２の一端は第２入力ポートＰｉ２に接続され、その他端には第１基準電圧Ｖｒｅｆ１が印加される。第３抵抗Ｒ３の一端は、第３入力ポートＰｉ３に接続される。

第１セレクタＳＥＬ１は、第１入力端子Ｉ１に第２入力信号ＳＩＧ２を、第２入力端子Ｉ２に第２基準電圧Ｖｒｅｆ２を受け、いずれかを選択する。図２において第１セレクタＳＥＬ１は３つの入力端子Ｉ１〜Ｉ３を備えるが、ひとつＩ３は非接続（ＮＣ：Non-connection）であるため、２入力のセレクタを用いてもよい。

第１バッファＢＵＦ１は、第１セレクタＳＥＬ１の出力信号Ｓ１を受け、第１抵抗Ｒ１の他端および第３抵抗Ｒ３の他端へ、出力信号Ｓ１に応じた信号Ｓ１’を出力する。

第２セレクタＳＥＬ２は、第１入力端子Ｉ１に第１入力信号ＳＩＧ１を、第２入力端子Ｉ２に第３入力信号ＳＩＧ３を受け、いずれかを選択する。

第３セレクタＳＥＬ３の一方の入力端子（第１入力端子Ｉ１）には、第２入力信号ＳＩＧ２が入力され、他方の入力端子（第２入力端子Ｉ２）は非接続（ＮＣ）となっている。したがって第３セレクタＳＥＬ３は単なる配線を置き換えることも可能であるが、第３セレクタＳＥＬ３を設けることにより、第２セレクタＳＥＬ２側の経路と、第３セレクタＳＥＬ３側の経路のインピーダンスを等しくすることができ、波形歪みを抑制できるという利点がある。これは、それぞれの経路に、差動信号のポジティブ成分とネガティブ成分が伝搬する場合に特に有効である。図２において、第３セレクタＳＥＬ３の出力信号Ｓ３は、第２入力信号ＳＩＧ２である。

出力回路１０は、第１入力端子ＩＮ１、第２入力端子ＩＮ２と出力端子ＯＵＴを有し、第１入力端子ＩＮ１に受けた信号を出力する状態（第１状態φ１）、第２入力端子ＩＮ２に受けた信号を出力する状態（第２状態φ２）、第１入力端子ＩＮ１に受けた信号と第２入力端子ＩＮ２に受けた信号の差分に応じた信号を出力する状態（第３状態φ３）、が切りかえ可能に構成される。
図２において、出力回路１０は、その第１入力端子ＩＮ１に第２セレクタＳＥＬ２の出力信号Ｓ２を受け、その第２入力端子ＩＮ２に第３セレクタＳＥＬ３の出力信号Ｓ３（第２入力信号ＳＩＧ２）を受ける。

出力回路１０は、第２バッファＢＵＦ２、第３バッファＢＵＦ３、第４セレクタＳＥＬ４、演算増幅器ＡＭＰ１、第１出力抵抗Ｒｏ１〜第４出力抵抗Ｒｏ４を含む。
演算増幅器ＡＭＰ１は、２つの入力端子（反転入力端子および非反転入力端子）を有する。第１出力抵抗Ｒｏ１の一端は、演算増幅器の一方の入力端子（非反転入力端子）に接続され、その他端は、第２セレクタＳＥＬ２の出力信号Ｓ２に応じた信号Ｓ２’を受ける。具体的には、第１出力抵抗Ｒｏ１と第２セレクタＳＥＬ２の間には、第２バッファＢＵＦ２が設けられる。第２バッファＢＵＦ２は、第２セレクタＳＥＬ２の出力信号Ｓ２を受け、第１出力抵抗Ｒｏ１の一端に出力する。

第２出力抵抗Ｒｏ２の一端は、演算増幅器ＡＭＰ１の一方の入力端子（非反転入力端子）に接続され、その他端には、第４基準電圧Ｖｒｅｆ４が印加される。

第１基準電圧Ｖｒｅｆ１〜第４基準電圧Ｖｒｅｆ４は共通の電圧源によって生成されてもよいし、個別の電圧源によって生成されてもよい。言い換えれば、基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ３の電圧値は等しくてもよいし、あるいは個別に調整可能であってもよい。差動形式あるいはグランドアイソレーション形式の信号が入力される場合、基準電圧は差動信号のコモンレベルに設定されてもよい。あるいは第１基準電圧Ｖｒｅｆ１〜第４基準電圧Ｖｒｅｆ４はいずれも接地電圧であってもよい。

第３抵抗Ｒ３の一端は、演算増幅器ＡＭＰ１の他方の入力端子（反転入力端子）に接続され、他端に第２入力信号ＳＩＧ２に応じた信号Ｓ３’を受ける。具体的には、第３出力抵抗Ｒｏ３と第３セレクタＳＥＬ３の間には、第３バッファＢＵＦ３が設けられる。第３バッファＢＵＦ３は、第３セレクタＳＥＬ３の出力信号Ｓ３を受け、第３出力抵抗Ｒｏ３の一端に出力する。

第４出力抵抗Ｒｏ４の一端は、演算増幅器ＡＭＰ１の他方の入力端子（反転入力端子）に接続され、その他端は演算増幅器ＡＭＰ１の出力端子と接続される。

なお、第１入力ポートＰｉ１〜第３入力ポートＰｉ３に接続される回路の出力インピーダンスが十分に低い場合、あるいは入力セレクタ１１を伝搬する際に、有る程度の波形歪みが許容される場合、第２バッファＢＵＦ２および第３バッファＢＵＦ３を省略してもよい。反対に言えば、第２バッファＢＵＦ２および第３バッファＢＵＦ３を設けることにより、波形歪みを低減できる。

第４セレクタＳＥＬ４は、第１入力端子Ｉ１〜第３入力端子Ｉ３それぞれに、演算増幅器ＡＭＰ１の出力信号Ｓ４、出力回路１０の第１入力端子ＩＮ１の信号に応じた信号（つまり第１入力信号ＳＩＧ１または第３入力信号ＳＩＧ３）、出力回路１０の第２入力端子ＩＮ２の信号に応じた信号（つまり第２入力信号）を受け、いずれかを選択する。

第４セレクタＳＥＬ４の第１入力端子Ｉ１、第３入力端子Ｉ３にはそれぞれ、第２バッファＢＵＦ２、第３バッファＢＵＦ３それぞれの出力信号Ｓ２’、Ｓ３’が入力されてもよい。第４セレクタＳＥＬ４の出力信号Ｓ５は、入力セレクタ１１によって選択された信号として、図示しない回路へと出力される。

第１状態φ１は、第４セレクタＳＥＬ４が第１入力端子ＩＮ１を選択した状態であり、第２状態φ２は、第４セレクタＳＥＬ４が第３入力端子ＩＮ３を選択した状態であり、第３状態φ３は、第４セレクタＳＥＬ４が第２入力端子ＩＮ２を選択した状態である。

以上が入力セレクタ１１の構成である。続いてその動作を説明する。入力セレクタ１１の状態は、第１セレクタＳＥＬ１〜第４セレクタＳＥＬ４の選択状態に応じて決定される。以下、第１セレクタＳＥＬ１が選択した入力端子の番号をＣ１、第２セレクタＳＥＬ２が選択した入力端子の番号をＣ２、第３セレクタＳＥＬ３が選択した入力端子の番号をＣ３（＝１）、第４セレクタＳＥＬ４が選択した入力端子の番号をＣ４と表記する。たとえば、第１セレクタＳＥＬ１が第１入力端子Ｉ１を選択し、第４セレクタＳＥＬ４が第２入力端子Ｉ２を選択した状態は、Ｃ１＝１、Ｃ４＝２と示される。Ｃ１〜Ｃ４は、セレクタＳＥＬ１〜ＳＥＬ４に対する制御信号と把握することもできる。なお、図２の構成では、固定的にＣ３＝１であるため、特に明記しない。

１． シングルエンド入力
１ａ． Ｃ４＝１，Ｃ１＝２，Ｃ２＝ｉ（ｉ＝１，２）
この場合、ｉ＝１のとき、第１入力ポートＰｉ１にシングルエンド形式の第１入力信号ＳＩＧ１を受けることができ、ｉ＝２のとき、第３入力ポートＰｉ３にシングルエンド形式の第３入力信号ＳＩＧ３を受けることができる。

１ｂ． Ｃ４＝３
この場合、第２入力ポートＰｉ２にシングルエンド形式の第２入力信号ＳＩＧ２を受けることができる。Ｃ１は冗長項ＤＣ（Don't Care）である。

２．差動入力
Ｃ４＝２，Ｃ２＝ｉ（ｉ＝１，２）
第１バッファＢＵＦ１がオフされ、その出力インピーダンスが十分に大きく設定される。また基準電圧Ｖｒｅｆ１を生成する電圧源がオフされ、その出力インピーダンスも十分に大きく設定される。
ｉ＝１のとき、第１入力ポートＰｉ１と第２入力ポートＰｉ２に、差動形式の入力信号ＳＩＧ１、ＳＩＧ２を受けることができる。
ｉ＝２のとき、第３入力ポートＰｉ３と第２入力ポートＰｉ２に、差動形式の入力信号ＳＩＧ３、ＳＩＧ２を受けることができる。

３． グランドアイソレーション入力
Ｃ４＝２，Ｃ１＝１，Ｃ２＝ｉ（ｉ＝１，２）
第１基準電圧Ｖｒｅｆ１を生成する電圧源をオンし、第１バッファＢＵＦ１をオンする。
ｉ＝１のとき、第１入力ポートＰｉ１と第２入力ポートＰｉ２に、グランドアイソレーション形式の入力信号ＳＩＧ１、ＳＩＧ２を受けることができる。
ｉ＝２のとき、第３入力ポートＰｉ３と第２入力ポートＰｉ２に、グランドアイソレーション形式の入力信号ＳＩＧ３、ＳＩＧ２を受けることができる。

このように、図２の入力セレクタ１１によれば、各スイッチの状態の組み合わせによって、各入力ポートＰｉ１〜Ｐｉ３に、さまざまな形式の入力信号を受けることができる。

図３は、第１の変形例に係る入力セレクタ１１ａの構成を示す回路図である。入力セレクタ１１ａは、図２の入力セレクタ１１に加えて、第４入力ポートＰｉ４、第４抵抗Ｒ４をさらに備える。

第４入力ポートＰｉ４は、第４入力信号ＳＩＧ４を受ける。第４抵抗Ｒ４の一端は、第４入力ポートＰｉ４に接続され、その他端には、第３基準電圧Ｖｒｅｆ３が印加される。第３基準電圧Ｖｒｅｆ３は、その他の基準電圧と同一であってもよいし、別であってもよい。

図３の第１セレクタＳＥＬ１は、第２入力信号ＳＩＧ２および第２基準電圧Ｖｒｅｆ２に加えて第４入力信号ＳＩＧ４が入力され、入力端子Ｉ１〜Ｉ３のいずれかの信号を選択可能に構成されている。図３の第３セレクタＳＥＬ３は、第２入力信号ＳＩＧ２に加えて第４入力信号ＳＩＧ４が入力され、入力端子Ｉ１、Ｉ２のいずれかの信号を選択可能に構成される。

以上が図３の入力セレクタ１１ａの構成である。続いてその動作を説明する。

１． シングルエンド入力
１ａ． Ｃ４＝１，Ｃ１＝２，Ｃ２＝ｉ（ｉ＝１，２）
この場合、ｉ＝１のとき、第１入力ポートＰｉ１にシングルエンド形式の第１入力信号ＳＩＧ１を受けることができ、ｉ＝２のとき、第３入力ポートＰｉ３にシングルエンド形式の第３入力信号ＳＩＧ３を受けることができる。

１ｂ． Ｃ４＝３，Ｃ３＝ｊ（ｊ＝１，２）
ｊ＝１の場合、第２入力ポートＰｉ２にシングルエンド形式の第２入力信号ＳＩＧ２を受けることができ、ｊ＝２の場合、第４入力ポートＰｉ４にシングルエンド形式の第４入力信号ＳＩＧ４を受けることができる。Ｃ１、Ｃ２はいずれも冗長項（ＤＣ）である。

２．差動入力
Ｃ４＝２，Ｃ２＝ｉ（ｉ＝１，２），Ｃ３＝ｊ（ｊ＝１，２）
第１バッファＢＵＦ１がオフされ、その出力インピーダンスが十分に大きく設定される。また基準電圧Ｖｒｅｆ１、Ｖｒｅｆ４を生成する電圧源がオフされ、その出力インピーダンスも十分に大きく設定される。
この場合、ｉ＝１のとき第１入力ポートＰｉ１に、ｉ＝２のとき第３入力ポートＰｉ３に、差動形式の入力信号の一方を受けることができ、ｊ＝１のとき第２入力ポートＰｉ２に、ｊ＝２のとき第４入力ポートＰｉ４に、差動形式の入力信号の他方を受けることができる。

３． グランドアイソレーション入力
３ａ． Ｃ４＝２，Ｃ１＝１，Ｃ２＝ｉ（ｉ＝１，２），Ｃ３＝１
第１基準電圧Ｖｒｅｆ１を生成する電圧源をオンし、第１バッファＢＵＦ１をオンする。
ｉ＝１のとき、第１入力ポートＰｉ１と第２入力ポートＰｉ２に、グランドアイソレーション形式の入力信号ＳＩＧ１、ＳＩＧ２を受けることができる。
ｉ＝２のとき、第３入力ポートＰｉ３と第２入力ポートＰｉ２に、グランドアイソレーション形式の入力信号ＳＩＧ３、ＳＩＧ２を受けることができる。

３ｂ． Ｃ４＝２，Ｃ１＝３，Ｃ２＝ｉ（ｉ＝１，２），Ｃ３＝２
第３基準電圧Ｖｒｅｆ３を生成する電圧源をオンし、第１バッファＢＵＦ１をオンする。
ｉ＝１のとき、第１入力ポートＰｉ１と第４入力ポートＰｉ４に、グランドアイソレーション形式の入力信号ＳＩＧ１、ＳＩＧ４を受けることができる。
ｉ＝２のとき、第３入力ポートＰｉ３と第４入力ポートＰｉ４に、グランドアイソレーション形式の入力信号ＳＩＧ３、ＳＩＧ４を受けることができる。

このように、図３の入力セレクタ１１ａによれば、図２の入力セレクタ１１に比べて、さらに多様な形式の組み合わせに対応できる。

図４は、第２の変形例に係る入力セレクタ１１ｂの構成を示す回路図である。図３の入力セレクタ１１ａと比較して、図４の入力セレクタ１１ｂは、第１セレクタＳＥＬ１の入力が異なっている。具体的には、図３において、第１セレクタＳＥＬ１の第１入力端子Ｉ１、第３入力端子Ｉ３にはそれぞれ、第２入力信号ＳＩＧ２、第４入力信号ＳＩＧ４が入力されているのに対して、図４では、第３入力端子Ｉ３に第３セレクタＳＥＬ３の出力信号Ｓ３が入力され、第１入力端子Ｉ１は非接続となっている。上述のように、第３セレクタＳＥＬ３の出力信号Ｓ３は、第２入力信号ＳＩＧ２または第４入力信号ＳＩＧ４に切りかえ可能であるため、等価的な機能を果たす。この場合、第１セレクタＳＥＬ１を２入力にできるため、回路規模を小さくできる。

さらに、第１セレクタＳＥＬ１は、第３バッファＢＵＦ３を介して第３セレクタＳＥＬ３の出力信号Ｓ２が入力されている。したがって、第１バッファＢＵＦ１を省略することも可能である。

図５は、第３の変形例に係る入力セレクタ１１ｃの構成を示す回路図である。入力セレクタ１１ｃは、図２の２つの入力セレクタ１１＿１、１１＿２を備えている。２つの入力セレクタ１１＿１、１１＿２は、上述のいずれの形態であっても構わないが、図５には、図３の入力セレクタ１１ａを利用した形態が示されている。２系統の入力セレクタを設けることにより、ステレオ２チャンネルのオーディオ信号を好適に受けることができる。図５において、各部材の符号は説明に支障がない範囲で省略している。

さらに図５の変形例は、以下の着目すべき特徴を備える。すなわち、一方の入力セレクタ１１＿２側の第１セレクタＳＥＬ１は、それ自身の第２入力信号ＳＩＧ２、第２基準電圧Ｖｒｅｆ２、第４入力信号ＳＩＧ４に加えて、他方の入力セレクタ１１＿１側の第１セレクタＳＥＬ１の出力信号Ｓ１が入力される。
この変形例によれば、２系統の入力セレクタ１１を組み合わせて、さらに多様な入力信号形式の組み合わせに対応することができる。
さらなる変形例として、他方の入力セレクタ１１＿１側の第１セレクタＳＥＬ１は、それ自身の第２入力信号ＳＩＧ２、第２基準電圧Ｖｒｅｆ２、第４入力信号ＳＩＧ４に加えて、一方の入力セレクタ１１＿２側の第１セレクタＳＥＬ１の出力信号Ｓ１が入力されてもよい。

図２の入力セレクタ１１は３入力であったが、これを２入力としてもよい。この場合、第３入力ポートＰｉ３および第３抵抗Ｒ３を省略し、第２セレクタＳＥＬ２の第２入力端子Ｉ２を非接続（ＮＣ）とすればよい。この場合、第１入力信号ＳＩＧ１、第２入力信号ＳＩＧ２に、シングルエンド形式、差動形式、グランドアイソレーション形式の信号を受けることができる。

さらに、第２セレクタＳＥＬ２と第３セレクタＳＥＬ３の両方を省略してもよい。この場合、２つの経路のインピーダンスは等しくなり、さらに第２セレクタＳＥＬ２、第３セレクタＳＥＬ３を設けた場合に比べて、信号経路上の不要な素子を減らすことができるため、信号の歪みを低減できる。

まとめると、上述のさまざまな態様の入力セレクタ１１を用いることにより、入力セレクタ１１を搭載する電子機器の設計者は、入力セレクタ１１の各入力ポートに、さまざまな形式の入力信号を柔軟に割り当てることができ、設計変更が生じた場合でも、各セレクタを切りかえるのみで対応することができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

図６は、出力回路の別の構成を示す回路図である。図６の出力回路１０ａは、図２等の出力回路１０の第４セレクタＳＥＬ４に代えて、第５セレクタＳＥＬ５、第６セレクタＳＥＬ６を有する。
第５セレクタＳＥＬ５の出力端子は、演算増幅器ＡＭＰ１の一方の入力端子（非反転入力端子）に接続される。第６セレクタＳＥＬ６の第１入力端子Ｉ１は、演算増幅器ＡＭＰ１の出力端子と接続され、第６セレクタＳＥＬ６の出力端子は、演算増幅器ＡＭＰ１の他方の入力端子（反転入力端子）に接続される。第１出力抵抗Ｒｏ１は、一端が第５セレクタＳＥＬ５の第１入力端子Ｉ１に接続され、他端に当該出力回路１０ａの第１入力端子ＩＮ１の信号に応じた信号を受ける。第２出力抵抗Ｒｏ２は、一端が第５セレクタＳＥＬ５の第１入力端子Ｉ１に接続され、他端に第４基準電圧Ｖｒｅｆ４が印加される。第３出力抵抗Ｒｏ３の一端は、第６セレクタＳＥＬ６の第２入力端子Ｉ２に接続され、他端に出力回路１０の第２入力端子ＩＮ２の信号に応じた信号を受ける。第４出力抵抗Ｒｏ４の一端は、第６セレクタＳＥＬ６の第２入力端子Ｉ２と接続され、他端が演算増幅器ＡＭＰ１の出力端子と接続される。

図６の出力回路１０ａは以下のように動作する。
Ｃ５＝２，Ｃ６＝１のとき、第１状態φ１
Ｃ５＝１，Ｃ６＝２のとき、第３状態φ３

２． 第２の実施の形態
２．１ 背景
ＣＤプレイヤや、オーディオアンプ、カーステレオ、あるいは、携帯型ラジオや携帯型のオーディオプレイヤなどの、オーディオ信号を再生する機能を備えた電子機器は、音量を調節するためのボリウムや、周波数特性を調節するイコライザなどを備えるのが一般的である。かかるボリウムやイコライザの制御は、オーディオ信号の振幅を変化させることにより行われる。

オーディオ信号は、増幅器によって増幅され、最終的に、電気音響変換素子であるスピーカやヘッドホンから、音声として出力される。音量の調節は、増幅器の利得を制御したり、減衰器の減衰率を制御することにより実現される。たとえば、特許文献１、２には、増幅器の利得や、減衰器の減衰率を、可変抵抗の抵抗値を切り換えることにより行う電子ボリウム回路が開示される。

ボリウム回路は、複数の入力ソースを選択する入力セレクタ、複数の入力ソースそれぞれのレベルを均一化するための入力ゲインコントロール回路、所定の周波数帯域を増幅または減衰させるトーンコントロール回路などとともに集積化される。このような回路を、オーディオ信号処理回路と称する。

特開２００５−１１７４８９号公報 特開２００５−２１７７１０号公報 特開２００４−２２２０７７号公報 特開平１１−３４０７５９号公報

２．２ 課題
かかるオーディオ信号処理回路は、入力セレクタ、入力ゲインコントロール回路、ボリウム回路、トーンコントロール回路（これらそれぞれを処理ブロックとも称する）がカスケードに接続されて構成される。

各処理ブロックは、その入力段に、入力インピーダンスを高めるための入力バッファが設けられるのが一般的である。したがって、各処理ブロックがオーディオ信号に対して何の処理も施さない場合であっても、オーディオ信号は処理ブロックに設けられた入力バッファを通過するため、音質の劣化は避けられない。入力バッファが設けられない場合であっても、不要な回路要素や配線を通過することにより、信号は劣化する。さらにオーディオ信号以外を扱う信号処理回路においても、かかる問題は発生しうる。

本発明のある態様は係る課題に鑑みてなされたものであり、その目的は、信号の劣化を抑制する技術の提供にある。以下、第２の実施の形態では、この技術を説明する。

図７は、第２の実施の形態に係る信号処理システム１００の構成を示すブロック図である。信号処理システム１００は、オーディオ信号を処理対象とし、これの音量を調節し、増幅し、帯域補正を行って、後段のスピーカやヘッドホンをはじめとする電気音響変換素子（以下、スピーカＳＰという）へと出力する。信号処理システム１００ならびに音源４およびスピーカＳＰは、オーディオシステム２を構成する。

オーディオシステム２は、たとえば車載用オーディオシステムである。音源４は、ＣＤプレイヤやＤＶＤプレイヤ、カーナビゲーションシステムなどであり、２チャンネル（ＲチャンネルおよびＬチャンネル）の音声信号ＳＲ、ＳＬを出力する。別の実施例において、音源４は、５．１チャンネルの音声信号を出力してもよい。オーディオシステム２は、フロントの２チャンネルのスピーカＳＰ（ＦＲ）、ＳＰ（ＦＬ）と、リアの２チャンネルのスピーカＳＰ（ＲＲ）、ＳＰ（ＲＬ）の合計４つのスピーカから音声を出力する。オーディオシステム２には、図示しないサブウーハが設けられてもよい。

信号処理システム１００は、複数（たとえば３）系統の外部入力ＩＮ１〜ＩＮ３を備え、それぞれに、外部からのステレオ２チャンネルの音声信号ＳＲ／ＳＬを受けることができる。たとえば第１の外部入力ＩＮ１には、ＣＤプレイヤからの信号が、外部入力ＩＮ２には、カーナビゲーションシステムからの信号が、外部入力ＩＮ３には、ポータブル用のシリコンオーディオプレイヤからの信号が入力される。

信号処理システム１００は、カスケードに接続されたｎ個（ｎは２以上の自然数）の処理ブロックＢＬＫ１〜ＢＬＫｎ、バイパス経路２６Ｌ、２６Ｒ、ソフトスイッチ回路３０、制御部４０を備える。図７には理解の容易化のため、例示的にｎ＝８の場合が示されているが、その数は任意である。各処理ブロックは、前段の処理ブロックからの出力信号に所定の信号処理を施して次段へと出力するよう構成されている。

具体的には、１段目から８段目の処理ブロックＢＬＫ１〜ＢＬＫ８はそれぞれ、入力セレクタ回路１１、入力ゲインコントロール回路１２、ボリウム回路１４、トーンコントロール回路１６、ラウドネス回路１８、ハイパスフィルタ２０、フェーダボリウム回路２２、パワーアンプ２４である。信号処理システム１００は、ステレオの２チャンネルＬ、Ｒに対応して、２系統（Ｌｃｈ、Ｒｃｈ）の信号経路を有している。必要に応じて、各処理ブロックや信号には処理対象のチャンネルを示す添え字Ｌ、Ｒを付すものとし、特に必要が無い場合には、添え字を省略する。

各処理ブロックＢＬＫ１〜ＢＬＫ８は以下の処理を行う。
ＢＬＫ１：入力セレクタ回路１１は、３つの外部入力端子ＩＮ１〜ＩＮ３の信号のいずれかを選択する。この入力セレクタ回路１１の詳細については、第１の実施の形態で図２〜図６を参照して説明した。
ＢＬＫ２：入力ゲインコントロール回路１２は、外部入力端子ＩＮ１〜ＩＮ３に接続される外部機器からのオーディオ信号の振幅レベルを均一化するために、入力セレクタ回路１１からのオーディオ信号を所定の利得で増幅する（もしくは減衰させる）。
ＢＬＫ３：ボリウム回路１４は、ユーザが設定したボリウムに対応する利得で、オーディオ信号を増幅する。
ＢＬＫ４：トーンコントロール回路１６は、ハイパスフィルタ、ローパスフィルタ、帯域通過フィルタなどが切りかえ可能であり、ユーザが設定した周波数帯域を増幅または減衰させる。いわゆるイコライザ回路である。このトーンコントロール回路１６の詳細については、第３、第４の実施の形態の図９〜図２０を参照して後述する。
ＢＬＫ５：車が走行中に、ロードノイズによってスピーカから再生されるオーディオ信号（特に低周波数成分）が聞こえにくくなる場合がある。ラウドネス回路１８はオン状態において、オーディオ信号の低域成分を増幅して強調する。
ＢＬＫ６：４チャンネルのスピーカに加えて、サブウーハが設けられる場合、サブウーハから重低音および低域を、４チャンネルのスピーカから低音および中高音を出力させたい場合がある。ハイパスフィルタ２０は、この場合にサブウーハから出力すべき重低音成分を除去する。ハイパスフィルタ２０はサブウーハの有無に応じて、オン、オフが切りかえられる。
ＢＬＫ７：フェーダボリウム回路２２は前側スピーカと後ろ側スピーカに音を振り分ける。
ＢＬＫ８：パワーアンプ２４は、オーディオ信号をスピーカを駆動するために十分なレベルに増幅する。信号処理システム１００の外部に別のパワーアンプが設けられてもよい。

信号処理システム１００は、複数の処理ブロックＢＬＫ１〜ＢＬＫ８に加えて、バイパス経路２６Ｌ、２６Ｒを（バイパス経路２６と総称する）備える。バイパス経路２６は、４段目から７段目の処理ブロックＢＬＫ４〜ＢＬＫ７をバイパスするように設けられる。
一般化すると、バイパス経路２６は、ｉ段目（ｉは１≦ｉ≦ｎを満たす自然数）からｊ段目（ｊはｉ＜ｊ＜ｎを満たす自然数）の処理ブロックをバイパスする任意の箇所に設けることができる。（ｉとｊ）の組み合わせの変形例については後述する。

ソフトスイッチ回路３０は、信号経路ごとのソフトスイッチ素子ＳＳＷを含む。
各ソフトスイッチ素子ＳＳＷは、少なくとも２つの入力端子Ｐ１、Ｐ２とひとつの出力端子Ｐｏを有する。各スイッチＳＳＷの第１入力端子Ｐ１には、ｊ（＝７）段目の処理ブロックＢＬＫ４の出力信号が入力され、第２入力端子Ｐ２にはｉ（＝４）段目の処理ブロックへの入力信号（言い換えれば、ｉ−１段目の処理ブロックの出力信号）が入力されている。各ソフトスイッチ素子ＳＳＷは、制御部４０からの切りかえ信号（不図示）を受け、２つの入力端子Ｐ１、Ｐ２のいずれか一方の信号を選択して出力する。ソフトスイッチ素子ＳＳＷは、信号の切りかえの際には、その出力を、一方の入力端子に入力される信号から他方の入力端子に入力される信号へと緩やかに遷移させる。かかるソフトスイッチ素子ＳＳＷは、ポップアップノイズやボツ音などと称されるノイズを抑制するためにオーディオ信号処理の分野において用いられるものであり、公知の、あるいは将来に開発される技術を利用すればよく、その構成は限定されない。たとえば、特開２００６−２６２２６４号公報や特開２００６−２６２２６５号公報には関連する技術が開示される。

制御部４０は、外部の図示しないホストプロセッサからの制御データＤｃｔｒｌを受け、信号処理システム１００全体を統合的に制御する。この制御データＤｃｔｒｌには、各処理ブロックＢＬＫ１〜ＢＬＫ８それぞれが実行すべき信号処理を規定するパラメータ（設定データＳＤ１〜ＳＤ８）が含まれる。具体的には、外部入力のチャンネルを指示するデータＳＤ１、入力ゲインを設定するためのデータＳＤ２、ボリウムを設定するための設定データＳＤ３、イコライザの周波数特性を設定するためのデータＳＤ４、ラウドネスのオン、オフを切りかえるためのデータＳＤ５、ハイパスフィルタのカットオフ周波数や減衰量を切りかえるためのデータＳＤ６、前側スピーカＳＰ（Ｆ）と後ろ側スピーカＳＰ（Ｒ）への音量の振り分けを指定するデータＳＤ７などが例示される。

制御部４０は、これらの設定データを監視し、ｉ（＝４）段目からｊ（＝７）段目の処理ブロックに対する設定データのいずれもが、処理対象の信号に影響を及ぼさない値に設定されるとき、ソフトスイッチ回路３０に、第２入力端子Ｐ２に入力される信号を選択させる。このとき、４段目から７段目の処理ブロックＢＬＫ４〜ＢＬＫ７がバイパスされる。

反対に、ｉ段目からｊ段目の処理ブロックに対する設定データの少なくともひとつが、処理対象の信号に影響を及ぼす値に設定されるとき、制御部４０は、ソフトスイッチ回路３０に、第２入力端子Ｐ２に入力される信号を選択させる。このとき、パワーアンプ２４には、第４から第７段目の処理ブロックＢＬＫ４〜ＢＬＫ７を経たオーディオ信号が入力される。

以上が信号処理システム１００の構成である。続いてその動作を説明する。図８は、図７の信号処理システム１００の動作を示すタイムチャートである。Ｄｃｔｒｌは、制御部４０に入力される制御データを、ＳＳＷのソフトスイッチ素子ＳＳＷの状態（ローレベルが第１入力端子Ｐ１を選択した状態、ハイレベルが第２入力端子Ｐ２を選択した状態に対応する）を示す。

時刻ｔ０に信号処理システム１００の電源が投入され、時刻ｔ１に制御部４０はホストプロセッサからの制御信号Ｄｃｔｒｌを受ける。制御部４０は、制御信号Ｄｃｔｒｌにもとづいて、各処理ブロックＢＬＫ１〜ＢＬＫ８の状態を設定する。

設定データＳＤ４によって、トーンコントロール回路１６（ＢＫＬ４）には、ある利得と帯域が設定されたとする。またその他の処理ブロックには、オーディオ信号に影響を与えないパラメータが与えられたとする。そうすると、制御部４０は、トーンコントロール回路１６がオーディオ信号に影響を及ぼすと判定し、ソフトスイッチ回路３０に第１入力端子側の信号を選択させる（時刻ｔ２）。その結果、スピーカＳＰからは、トーンコントロール回路１６によって帯域が調整されたオーディオ信号が再生される。

続いて、ユーザがボリウムの変更を指示する。そうするとホストプロセッサから制御部４０に対して、ボリウム回路１４（処理ブロックＢＬＫ３）のゲインを設定するパラメータ（設定データＳＤ３）が出力され、ボリウム回路１４のゲインが変更される（時刻ｔ３）。ここでボリウム回路１４（処理ブロックＢＬＫ３）は、４〜７段目に含まれないため、ソフトスイッチ回路３０の制御には影響が及ばない。

続いて、ユーザがトーンコントロールを無効化（解除）したとする。そうすると、ホストプロセッサから制御部４０に対して、フラットな周波数特性が得られるようなトーンコントロール回路１６の利得、帯域、Ｑ値などを指示する設定データＳＤ４が出力される（時刻ｔ４）。その結果、ｉ（＝４）段目からｊ（＝７）段目の処理ブロックに対する設定データＳＤ４〜ＳＤ７のすべてが、処理対象の信号に影響を及ぼさない値に設定される。この状態において、制御部４０は、ソフトスイッチ回路３０を第１入力端子Ｐ１を選択した状態から、第２入力端子Ｐ２を選択した状態へと、所定のソフトスタート期間Ｔｓｓにわたって緩やかに遷移させる（時刻ｔ５〜ｔ６）。

その結果、４段目から７段目の処理ブロックＢＬＫ４〜ＢＬＫ７がバイパスされる。つまりオーディオ信号は、すべての処理ブロックＢＬＫ１〜ＢＬＫ８を経てスピーカから出力される状態から、入力セレクタ回路１１、入力ゲインコントロール回路１２、ボリウム回路１４、パワーアンプ２４を経て、スピーカＳＰへと出力される状態へシームレスに切りかえられる。
その後、制御部４０は、受信した設定データＳＤ４に応じて、トーンコントロール回路１６を利得ゼロの状態へと変化させる。

その後、ユーザがラウドネス機能をオンしたとする。そうすると制御部４０には、ラウドネス回路１８（ＢＬＫ５）のオンを指示する設定データＳＤ５が入力される（時刻ｔ７）。制御部４０は、設定データＳＤ５にもとづいてラウドネス回路１８の状態を切りかえる。その後、制御部４０は、時刻ｔ８〜ｔ９のソフトスタート期間Ｔｓｓに、ソフトスイッチ回路３０の状態を、第２入力端子Ｐ２を選択した状態から、第１入力端子Ｐ１を選択した状態へと緩やかに遷移させる。その結果、オーディオ信号は、ラウドネス処理（およびその他の処理）がされないフラットな状態から、ラウドネス機能によって低域が強調された状態へとシームレスに切りかえられる。

以上が信号処理システム１００の動作である。
本実施の形態に係る信号処理システム１００によれば、ソフトスイッチ回路３０によって第２入力端子Ｐ２側の信号を選択させることによって、ｉ段目からｊ段目（４〜７段目）の処理ブロックＢＬＫ４〜ＢＬＫ７をバイパスすることができ、信号の劣化を抑制できる。具体的には、不要なブロックをバイパスした状態において、オーディオ信号は、入力セレクタ回路１１、入力ゲインコントロール回路１２、ボリウム回路１４、パワーアンプ２４のみを経てスピーカＳＰへと入力される。したがってバイパスしない場合に比べて、オーディオ信号が経由するバッファの個数が半減されている。

また、ソフトスイッチ回路３０は、一方の入力端子Ｐ１から他方の入力端子Ｐ２（またはその逆）へと緩やかにシームレスに切りかえ可能であるため、バイパスの切りかえの際のノイズを抑制するとともに、オーディオ信号に対するエフェクト処理を、緩やかにオン、オフできる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

実施の形態では、４段目から７段目の処理ブロックＢＬＫ４〜ＢＬＫ７をバイパスする単一のバイパス経路２６を設ける場合を説明したが、本発明はこれに限定されない。
たとえば、図７のバイパス経路２６に加えて、あるいはこれに変えて、トーンコントロール回路１６のみをバイパスする経路を設けてもよい。トーンコントロール回路は、他のブロックよりも信号歪みを受けやすいため、これをバイパスすることにより、高音質を得ることができる。

これらのバイパス経路に変えて、あるいは加えて、ハイパスフィルタ２０のみをバイパスするバイパス経路を設けてもよい。ハイパスフィルタ２０のオン、オフは、サブウーハの有無に応じて決められることから、ハイパスフィルタは固定的にオン、またはオフされることが多い。したがって、これをバイパス可能とすることにより、サブウーハが設けられないシステムの音質を向上できる。

別の観点から見れば、（ｉ−１）段目の処理ブロックは、ユーザの設定値に応じた利得でオーディオ信号を増幅するボリウム回路であってもよい。この場合、オーディオ信号は、必ずボリウム回路を経ることになるため、ユーザは最低限、音量を調整することができる。また、（ｊ＋１）段目の処理ブロックはオーディオ信号を増幅してスピーカＳＰへと出力するパワーアンプであってもよい。

制御部４０は、外部からソフトスイッチ回路３０の状態を指示する専用の制御信号を受けてもよい。制御部４０は、この制御信号にもとづいてソフトスイッチ回路３０を制御してもよい。この場合、外部のホストプロセッサからソフトスイッチ回路３０の切りかえタイミングなど柔軟に制御できる。

実施の形態では、オーディオ信号を処理対象として説明したが、画像信号などのアナログ信号にも、本発明は適用可能である。

（第３、第４の実施の形態）
３．１ 背景
オーディオ信号の周波数特性を変化させるために、トーンコントロール回路、イコライザ、低域強調回路（ラウドネス回路）などのさまざまな信号処理回路が利用される。こうした信号処理回路は、シーケンシャルに接続されたフィルタと可変利得増幅器（減衰器）を含むのが一般的である（特許文献１参照）。

特許文献１の図９に記載のトーンコントロール回路は、入力信号（Ｖｉ）を増幅する利得制御手段（４）と、利得制御手段（４）の出力信号（Ｖｋ）をフィルタリングする伝達関数手段すなわちフィルタ（５）と、伝達関数手段（５）の出力信号Ｖｆを入力信号（Ｖｉ）と合成する演算手段（２）を備える。
特開平7−２６３９８８号公報

３．２ 課題
オーディオ信号の帯域は数Ｈｚ〜数十ｋＨｚであるため、この帯域に有効に作用するフィルタ（５）を構成するには、キャパシタの容量値を大きくするか、抵抗の抵抗値を大きくする必要がある。ところが、フィルタを半導体集積回路に内蔵する場合、キャパシタの容量値には面積の制約からの限界があるため、フィルタの抵抗の値を大きくする必要がある。抵抗値を大きくすると、フィルタで発生する熱雑音が大きくなる。またフィルタ（５）を、キャパシタ、抵抗およびバイポーラトランジスタの差動対を有するアンプを用いて構成する場合、大きな抵抗にべース電流が流れることによりアンプにオフセットが生ずる。これを嫌ってＭＯＳＦＥＴを用いてアンプを構成すると、フリッカノイズが発生することになる。あるいはスイッチドキャパシタ型フィルタを用いると、スイッチングノイズが発生する。

したがって、特許文献１に記載のトーンコントロール回路では、フィルタで発生したノイズが、演算手段（２）を経て、出力信号Ｖｏに重畳されるという問題がある。また、特許文献１の技術では、周波数帯域や利得を切りかえる際に、ノイズが発生するという問題がある。

オーディオ信号を処理する回路においては、ときにノイズを低減し、ときにノイズを発生させることなく周波数帯域や利得を切りかえる必要があり、こうした問題に柔軟に対応可能な信号処理回路が望まれている。

本発明のある態様は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ノイズの低減にある。以下の第３、第４の実施の形態では、この技術を説明する。

（第３の実施の形態）
図９は、第３の実施の形態に係るオーディオ信号処理回路１００の構成を示す回路図である。オーディオ信号処理回路１００は、入力ポートＰｉに受けたオーディオ信号に信号処理を施し、出力ポートＰｏから出力する。オーディオ信号処理回路１００は、フィルタ５０、可変利得増幅器５２、マトリクススイッチ回路５４を備える。

フィルタ５０は、その入力端子ＩＮに入力されたオーディオ信号をフィルタリングする。フィルタ５０は、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンド除去フィルタなどである。フィルタ５０は固定的なフィルタであってもよいし、任意の周波数特性が切りかえ可能に構成されてもよい。

可変利得増幅器５２は、その入力端子ＩＮに入力されたオーディオ信号を、設定された利得で増幅または減衰させる。つまり、可変利得増幅器５２の利得は、１より小さい下限値（減衰）から、１より上限値（増幅）の間で切りかえられる。

マトリクススイッチ回路５４は、入力ポートＰｉ、出力ポートＰｏ、フィルタ５０の入力端子ＩＮおよび出力端子ＯＵＴ、可変利得増幅器５２の入力端子ＩＮおよび出力端子ＯＵＴそれぞれに接続される。マトリクススイッチ回路５４は、その内部に複数のスイッチ（不図示）を含み、その接続状態に応じて、以下に示す第１状態φ１と第２状態φ２が切りかえ可能に構成されている。
第１状態φ１： 入力ポートＰｉ、可変利得増幅器５２、フィルタ５０、出力ポートＰｏが、順に直列に接続された状態
第２状態φ２： 入力ポートＰｉ、フィルタ５０、可変利得増幅器５２、出力ポートＰｏが、順に直列に接続された状態

フィルタ５０を「Ｆ」、可変利得増幅器５２を「Ａ」と記すと、第１状態φ１は、［Ｐｉ−Ａ−Ｆ−Ｐｏ］と表され、第２状態φ２は、［Ｐｉ−Ｆ−Ａ−Ｐｏ］と表される。

図１０は、図９のマトリクススイッチ回路５４の構成例を示す回路図である。マトリクススイッチ回路５４は、第１入力スイッチＳＷｉ１、第２入力スイッチＳＷｉ２、第１中間スイッチＳＷｍ１、第２中間スイッチＳＷｍ２、第１出力スイッチＳＷｏ１、第２出力スイッチＳＷｏ２を含む。

第１入力スイッチＳＷｉ１は、入力ポートＰｉとフィルタ５０の入力端子ＩＮの間に設けられる。第２入力スイッチＳＷｉ２は、入力ポートＰｉと可変利得増幅器５２の入力端子ＩＮの間に設けられる。

第１中間スイッチＳＷｍ１は、フィルタ５０の出力端子ＯＵＴと可変利得増幅器５２の入力端子ＩＮの間に設けられる。第２中間スイッチＳＷｍ２は、可変利得増幅器５２の出力端子ＯＵＴとフィルタ５０の入力端子ＩＮの間に設けられる。

第１出力スイッチＳＷｏ１は、フィルタ５０の出力端子ＯＵＴと出力ポートＰｏの間に設けられる。第２出力スイッチＳＷｏ２は、可変利得増幅器５２の出力端子ＯＵＴと出力ポートＰｏの間に設けられる。
なお以降の図において、一方の端子が共通に接続される複数のスイッチは、等価的な機能を有するセレクタ回路（マルチプレクサあるいはデマルチプレクサ）を用いて構成してもよい。

図１０の回路において、第１状態φ１、第２状態φ２は、各スイッチの状態と以下のように対応づけられる。

第１状態φ１
ＳＷｉ１＝ＯＦＦ、ＳＷｉ２＝ＯＮ
ＳＷｍ１＝ＯＦＦ、ＳＷｍ２＝ＯＮ
ＳＷｏ１＝ＯＮ、ＳＷｏ２＝ＯＦＦ

第２状態φ２
ＳＷｉ１＝ＯＮ、ＳＷｉ２＝ＯＦＦ
ＳＷｍ１＝ＯＮ、ＳＷｍ２＝ＯＦＦ
ＳＷｏ１＝ＯＦＦ、ＳＷｏ２＝ＯＮ

図１１は、図９および図１０のオーディオ信号処理回路１００のノイズ特性を示す図である。縦軸はノイズ量を、横軸は可変利得増幅器５２の利得を示す。
三角のプロットは、第１状態φ１におけるノイズ特性を、四角のプロットは第２状態φ２におけるノイズ特性を示している。

可変利得増幅器５２において発生するノイズが、フィルタ５０において発生するノイズに比べて十分小さい状況について考察する。かかる状況では、可変利得増幅器５２がフィルタ５０の前段に配置される第１状態φ１（三角プロット）では、オーディオ信号処理回路１００から出力されるノイズは、フィルタ５０が発生するノイズとほぼ一致し、可変利得増幅器５２の利得によらずほぼ一定値となる。

これに対して、可変利得増幅器５２がフィルタ５０の後段に配置される第２状態φ２（四角プロット）では、フィルタ５０が発生するノイズが、可変利得増幅器５２によって増幅され、あるいは減衰されるため、可変利得増幅器５２の利得が高い程、ノイズ量が大きく、利得が低いほど、ノイズ量は小さくなる。第１状態φ１と第２状態φ２それぞれにおけるオーディオ信号処理回路１００全体から出力されるノイズ量は、可変利得増幅器５２の利得が０ｄＢのときに一致する。

かかる状況においては、オーディオ信号処理回路１００の状態は、フィルタ５０の利得に応じて切りかえることが、ノイズ低減の観点から有効である。すなわち、図１１に「ｘ」のプロットで示すように、可変利得増幅器５２の利得が所定のしきい値（図１１の例では０ｄＢ、１倍）より高いとき、オーディオ信号処理回路１００を第１状態φ１に設定し、利得がしきい値より低いとき、オーディオ信号処理回路１００を第２状態φ２に設定すれば、第１状態φ１あるいは第２状態φ２に固定的に設定される場合に比べて、ノイズを低減することができる。

また、第１状態φ１において可変利得増幅器５２が発生するノイズの周波数帯域がフィルタ５０の不透過周波数域に含まれる場合には、可変利得増幅器５２で生ずるノイズを後段のフィルタ５０でカットすることが可能となるため、ノイズを低減することができる。

可変利得増幅器５２およびフィルタ５０のノイズ特性が、図１１のそれとは異なっている場合であっても、オーディオ信号処理回路１００全体としてのノイズが小さくなるように、第１状態φ１と第２状態φ２を切りかえることが可能である。

以下では、第１状態φ１と第２状態φ２は、可変利得増幅器５２の利得に応じて切りかえられること、具体的には利得が０ｄＢより高いとき第１状態φ１、利得が０ｄＢより低いとき第２状態φ２に設定されることを前提として説明する。ただし、本発明はこれには限定されず、任意の利得において、任意の状態に設定されて構わない。

続いて、第１状態φ１と第２状態φ２の間の遷移について説明する。図９および図１０において、マトリクススイッチ回路５４は第１状態φ１と第２状態φ２がシームレスに、言い換えれば出力ポートＰｏの信号が不連続とならないように、緩やかに切りかえ可能であることが好ましい。シームレスな状態遷移は、いわゆるオーディオ信号処理の分野において、「ソフト切りかえ」と呼ばれる技術を用いて実現される。この「ソフト切りかえ」は、ボリウム回路やイコライザ回路などにおいて、ポップノイズ（ボツ音）と称されるノイズを抑制するために利用される。

たとえばソフト切りかえは、以下の構成によって実現できる。図１２は、ソフト切りかえが可能なオーディオ信号処理回路の第１の構成例を示す回路図である。

図１２のオーディオ信号処理回路１００ａは、第１状態φ１、第２状態φ２に加えて、以下のバイパス状態φ３に設定可能である。
バイパス状態φ３： 入力ポートＰｉ、フィルタ５０、出力ポートＰｏが、順に直列に接続された状態
第３状態φ３は、［Ｐｉ−Ｆ−Ｐｏ］と表される。

３つの状態を実現し、かつ任意の２状態の間でシームレスに遷移するために、マトリクススイッチ回路５４ａは、図１０のマトリクススイッチ回路５４に加えて、２つのソフトスイッチＳＳＷ１、ＳＳＷ２、第３入力スイッチＳＷｉ３、第３出力スイッチＳＷｏ３をさらに有する。

第１ソフトスイッチ回路ＳＳＷ１、第２ソフトスイッチ回路ＳＳＷ２はそれぞれ、第１入力端子Ｉ１、第２入力端子Ｉ２（白抜き）、出力端子ＯＵＴ（黒塗り）を備え、第１、第２入力端子Ｉ１、Ｉ２の信号のいずれか一方を選択して出力端子ＯＵＴから出力する。第１ソフトスイッチ回路ＳＳＷ１、第２ソフトスイッチ回路ＳＳＷ２はそれぞれ、選択の切りかえの際には、その出力端子ＯＵＴの信号を、一方の入力端子Ｉ１（Ｉ２）の信号から他方の入力端子Ｉ２（Ｉ１）の信号へと緩やかに遷移させる。

第１ソフトスイッチ回路ＳＳＷ１の出力端子ＯＵＴは、フィルタ５０の入力端子ＩＮと接続される。第１入力スイッチＳＷｉ１は、入力ポートＰｉと第１ソフトスイッチ回路ＳＳＷ１の第１入力端子Ｉ１の間に設けられる。第２入力スイッチＳＷｉ２は、入力ポートＰｉと可変利得増幅器５２ａの入力端子ＩＮの間に設けられる。第３入力スイッチＳＷｉ３は、入力ポートＰｉと第１ソフトスイッチ回路ＳＳＷ１の第２入力端子Ｉ２の間に設けられる。

第１中間スイッチＳＷｍ１は、フィルタ５０の出力端子ＯＵＴと可変利得増幅器５２ａの入力端子ＩＮの間に設けられる。第２中間スイッチＳＷｍ２は、可変利得増幅器５２ａの出力端子ＯＵＴと第１ソフトスイッチ回路ＳＳＷ１の第１入力端子Ｉ１の間に設けられる。

第１出力スイッチＳＷｏ１は、フィルタ５０の出力端子ＯＵＴと第２ソフトスイッチ回路ＳＳＷ２の第１入力端子Ｉ１の間に設けられる。第２出力スイッチＳＷｏ２は、可変利得増幅器５２ａの出力端子ＯＵＴと第２ソフトスイッチ回路ＳＳＷ２の第１入力端子Ｉ１の間に設けられる。第３出力スイッチＳＷｏ３は、フィルタ５０の出力端子ＯＵＴと第２ソフトスイッチ回路ＳＳＷ２の第２入力端子Ｉ２の間に設けられる。

図１２の回路において、第１状態φ１、第２状態φ２、第３状態φ３は、各スイッチの状態と以下のように対応づけられる。「ＤＣ」は、オン、オフを問わない冗長項（Don't Care）を示す。また以下に例示される組み合わせの他にも、等価的な回路状態が実現できることは理解できよう。

第１状態φ１
ＳＷｉ１＝ＯＦＦ、ＳＷｉ２＝ＯＮ、ＳＷｉ３＝ＤＣ
ＳＷｍ１＝ＯＦＦ、ＳＷｍ２＝ＯＮ、
ＳＷｏ１＝ＯＮ、ＳＷｏ２＝ＯＦＦ、ＳＷｏ３＝ＤＣ
ＳＳＷ１＝Ｉ１、ＳＳＷ２＝Ｉ１

第２状態φ２
ＳＷｉ１＝ＯＮ、ＳＷｉ２＝ＯＦＦ、ＳＷｉ３＝ＤＣ
ＳＷｍ１＝ＯＮ、ＳＷｍ２＝ＯＦＦ、
ＳＷｏ１＝ＯＦＦ、ＳＷｏ２＝ＯＮ、ＳＷｏ３＝ＤＣ
ＳＳＷ１＝Ｉ１、ＳＳＷ２＝Ｉ１

第３状態φ３
ＳＷｉ１＝ＤＣ、ＳＷｉ２＝ＤＣ、ＳＷｉ３＝ＯＮ
ＳＷｍ１＝ＤＣ、ＳＷｍ２＝ＤＣ
ＳＷｏ１＝ＤＣ、ＳＷｏ２＝ＤＣ、ＳＷｏ３＝ＯＮ
ＳＳＷ１＝Ｉ２、ＳＳＷ２＝Ｉ２

以上がマトリクススイッチ回路５４ａの構成である。続いて、図１２のオーディオ信号処理回路１００ａの動作を説明する。
このオーディオ信号処理回路１００ａでは、以下の２つの状態遷移をシームレスに実行できる。

（１）第１状態φ１→第２状態φ２
（２）第２状態φ２→第１状態φ１

各遷移の際の動作を説明する。図１３（ａ）、（ｂ）はそれぞれ、図１２のオーディオ信号処理回路１００aの状態遷移を示すタイムチャートである。タイムチャートは、上からの順にスイッチのオン、オフ状態、ソフトスイッチ回路の状態、可変利得増幅器５２ａの利得を示す。

（１）第１状態φ１→第２状態φ２
図１３（ａ）を参照する。時刻ｔ０以前は、可変利得増幅器５２ａの利得は０ｄＢより高いある第１の値ｇ１に設定されている。第１の値ｇ１は、たとえば３ｄＢであり、可変利得増幅器５２ａはオーディオ信号を増幅している。このときオーディオ信号処理回路１００ａは第１状態φ１である。

時刻ｔ０にオーディオ信号処理回路１００ａに対して、可変利得増幅器５２ａの利得を、０ｄＢより低い第２の値ｇ２（たとえば−３ｄＢ）へと切りかえる指示が入力される。つまり、第２状態φ２への遷移が指示される。この遷移は、以下の処理を経て実行される。

時刻ｔ１に、第３入力スイッチＳＷｉ３および第３出力スイッチＳＷｏ３がオン状態となる（Ｓ１）。

続いて、時刻ｔ２〜ｔ３にかけて、第１ソフトスイッチ回路ＳＳＷ１、第２ソフトスイッチ回路ＳＳＷ２がそれぞれ、第１入力端子Ｉ１側にオンした状態から、第２入力端子Ｉ２側にオンした状態へと緩やかに遷移する（Ｓ２）。

時刻ｔ３〜ｔ５の期間は、第３状態φ３である。第３状態φ３に設定される期間中の時刻ｔ４に、可変利得増幅器５２ａの利得が、第１の値ｇ１から第２の値ｇ２へと切りかえられる。また第１入力スイッチＳＷｉ１がオンに、第２入力スイッチＳＷｉ２がオフに、第１中間スイッチＳＷｍ１がオンに、第２中間スイッチＳＷｍ２がオフに、第１出力スイッチＳＷｏ１がオフに、第２出力スイッチＳＷｏ２がオンに切りかえられる（Ｓ３）。
第３状態φ３では、可変利得増幅器５２ａはバイパスされているため、その利得を切りかえても、出力信号に影響は及ばない。またその他のスイッチの切りかえも、出力信号には影響は及ぼさない。

続いて時刻ｔ５〜ｔ６にかけて、第１ソフトスイッチ回路ＳＳＷ１、第２ソフトスイッチ回路ＳＳＷ２がそれぞれ、第２入力端子Ｉ２側にオンした状態から、第１入力端子Ｉ１側にオンした状態へと緩やかに遷移する（Ｓ４）。

時刻ｔ６以降、オーディオ信号処理回路１００ａは第２状態φ２に設定され、フィルタ５０、可変利得増幅器５２の順で処理されたオーディオ信号が、出力ポートＰｏから出力される。

このように図１２のオーディオ信号処理回路１００ａによれば、状態遷移にともなうノイズを発生させることなく、フィルタ５０と可変利得増幅器５２ａの配置を入れ換えることができる。

（２）第２状態φ２→第１状態φ１
第２状態φ２から第１状態φ１への遷移についても同様である。すなわち、図１３（ｂ）に示されるように、図１３（ａ）の遷移と反対の順序でスイッチが切りかえられる。

さらにオーディオ信号処理回路１００ａは、
（３）第１状態φ１における可変利得増幅器５２の利得切りかえ
（４）第２状態φ２における可変利得増幅器５２の利得切りかえ
もシームレスに実行することができる。以下、これらの遷移時の処理を説明する。

（３）第１状態φ１→第１状態φ１
初期状態として、可変利得増幅器５２ａの利得は０ｄＢより高いある第１の値ｇ１に設定されている。第１の値ｇ１は、たとえば＋３ｄＢであり、可変利得増幅器５２ａはオーディオ信号を増幅している。このときオーディオ信号処理回路１００ａは第１状態φ１である。続いて、オーディオ信号処理回路１００ａに対して、可変利得増幅器５２ａの利得を０ｄＢより高い第２の値ｇ２（たとえば＋５ｄＢ）へと切りかえる指示が入力される。利得切りかえ後も、第１状態φ１である。

このような遷移は、図１３（ａ）のタイムチャートにおいて、ソフトスイッチ回路ＳＳＷ１、ＳＳＷ２ならびにスイッチＳＷｉ３、ＳＷｏ３のみを切りかえ、残りのスイッチＳＷｉ１、ＳＷｉ２、ＳＷｍ１〜ＳＷｍ２、ＳＷｏ１、ＳＷｏ２を切りかえずに、固定させることにより実行できる。

すなわち、利得の切りかえが指示されると、第３入力スイッチＳＷｉ３および第３出力スイッチＳＷｏ３がオン状態となる（Ｓ１）。

続いて、第１ソフトスイッチ回路ＳＳＷ１、第２ソフトスイッチ回路ＳＳＷ２がそれぞれ、第１入力端子Ｉ１側にオンした状態から、第２入力端子Ｉ２側にオンした状態へと緩やかに遷移する（Ｓ２）。

時刻ｔ３〜ｔ５の期間は、第３状態φ３である。第３状態φ３の間に、可変利得増幅器５２ａの利得が、第１の値ｇ１から第２の値ｇ２へと切りかえられる。その他のスイッチは固定されている。第３状態φ３では、可変利得増幅器５２ａはバイパスされているため、その利得を切りかえても、出力信号に影響は及ばない。

続いて時刻ｔ５〜ｔ６にかけて、第１ソフトスイッチ回路ＳＳＷ１、第２ソフトスイッチ回路ＳＳＷ２がそれぞれ、第２入力端子Ｉ２側にオンした状態から、第１入力端子Ｉ１側にオンした状態へと緩やかに遷移する（Ｓ４）。

時刻ｔ６以降、オーディオ信号処理回路１００ａは再度、第１状態φ１に設定され、可変利得増幅器５２、フィルタ５０の順で処理されたオーディオ信号が、出力ポートＰｏから出力される。

（４）第２状態φ２→第２状態φ２
第２状態φ２における利得切りかえも、（３）の場合と同様に実行される。すなわち、図１３（ｂ）のタイムチャートにおいて、ソフトスイッチ回路ＳＳＷ１、ＳＳＷ２ならびにスイッチＳＷｉ３、ＳＷｏ３のみを切りかえ、残りのスイッチＳＷｉ１、ＳＷｉ２、ＳＷｍ１、ＳＷｍ２、ＳＷｏ１、ＳＷｏ２を切りかえずに、固定させることにより実行できる。

なお、（３）の利得切りかえでは、第１状態φ１、第３状態φ３、第１状態φ１の順で遷移する。かかる利得切りかえは、最小ステップ（たとえば１ｄＢステップ）の繰り返しによって利得を遷移させる場合や、オーディオ帯域以外の帯域除去フィルタ（たとえばサンプリングクロック除去用のフィルタ）等の切りかえでは問題なく動作する。一方、比較的大きなステップで利得を遷移させる場合、たとえばオーディオ信号処理回路１００全体の利得は、ｇ１（＝３ｄＢ）、０ｄＢ（バイパス状態）、ｇ２（＝５ｄＢ）の順で切りかえられる。かかる利得の遷移は、ある周波数帯域のオーディオ信号を時間的に増減させるため、ユーザに対して、聴感上の違和感を与える可能性がある。（４）の利得切りかえについても同様の問題が発生しうる。以下では、かかる問題を解消するための実施例を説明する。

図１２の回路から、第３入力スイッチＳＷｉ３および第３出力スイッチＳＷｏ３を省略した構成も有効である。

図１４は、ソフト切りかえが可能なオーディオ信号処理回路の第２の構成例を示す回路図である。
図１４のオーディオ信号処理回路１００ｂは、可変利得増幅器のペア（１２ａ、１２ｂ）を備える。一方を単に可変利得増幅器５２ａと称し、他方をレプリカ可変利得増幅器５２ｂと称する。

フィルタ５０を「Ｆ」可変利得増幅器５２ａを「Ａ」、レプリカ可変利得増幅器５２ｂを「Ｂ」、入力ポートＰｉを「Ｐｉ」、出力ポートＰｏを「Ｐｏ」と表記するとき、オーディオ信号処理回路１００aは、以下の５つの接続状態が切りかえ可能となっている。
第１出力状態φ１ｏ ： ［Ｐｉ−Ａ−Ｆ− Ｐｏ］
第１中間状態φ１ｍ ： ［Ｐｉ−Ｂ−Ｆ− Ｐｏ］
第２出力状態φ２ｏ ： ［Ｐｉ− Ｆ−Ａ−Ｐｏ］
第２中間状態φ２ｍ ： ［Ｐｉ− Ｆ−Ｂ−Ｐｏ］
バイパス状態φ３ ： ［Ｐｉ− Ｆ− Ｐｏ］

第１出力状態φ１ｏは上述の第１状態φ１に対応する状態であり、入力ポートＰｉに入力されたオーディオ信号は、可変利得増幅器５２ａ、フィルタ５０の順で処理され、出力ポートＰｏから出力される。第１出力状態φ１ｏは、通常のオーディオ信号の再生時に利用される。

第１中間状態φ１ｍにおいて、入力ポートＰｉに入力されたオーディオ信号は、レプリカ可変利得増幅器５２ｂ、フィルタ５０の順で処理され、出力ポートＰｏから出力される。第１中間状態φ１ｍは主として、通常のオーディオ信号の再生中ではなく、各状態を遷移する途中で利用される。

第２出力状態φ２ｏは上述の第２状態φ２に対応する状態であり、入力ポートＰｉに入力されたオーディオ信号は、フィルタ５０、可変利得増幅器５２ａの順で処理され、出力ポートＰｏから出力される。

第２中間状態φ２ｍにおいて、入力ポートＰｉに入力されたオーディオ信号は、フィルタ５０、レプリカ可変利得増幅器５２ｂの順で処理され、出力ポートＰｏから出力される。第２中間状態φ２ｍは主として、通常のオーディオ信号の再生中ではなく、各状態を遷移する途中で利用される。

バイパス状態φ３において、入力ポートＰｉに入力されたオーディオ信号は、フィルタ５０のみによって処理され、出力ポートＰｏから出力される。バイパス状態φ３も、通常のオーディオ信号の再生中ではなく、各状態を遷移する途中で利用される。

ただし後述のように、第１中間状態φ１ｍ、第２中間状態φ２ｍを、通常のオーディオ信号の再生時に利用することも可能である。この場合、第１出力状態φ１ｏ、第２出力状態φ２ｏが、遷移の途中で利用される。

５つの状態を実現するために、マトリクススイッチ回路５４ｂは以下のように構成される。ここではマトリクススイッチ回路５４ａとの相違点のみを説明する。

図１４のマトリクススイッチ回路５４ｂは、図１２のマトリクススイッチ回路５４ａに加えて、第４入力スイッチＳＷｉ４、第３中間スイッチＳＷｍ３〜第６中間スイッチＳＷｍ６、第４出力スイッチＳＷｏ４をさらに備える。

第４入力スイッチＳＷｉ４は、入力ポートＰｉとレプリカ可変利得増幅器５２ｂの入力端子ＩＮの間に設けられる。

第３中間スイッチＳＷｍ３は、フィルタ５０の出力端子ＯＵＴとレプリカ可変利得増幅器５２ｂの入力端子ＩＮの間に設けられる。第４中間スイッチＳＷｍ４は、レプリカ可変利得増幅器５２ｂの出力端子ＯＵＴと第１ソフトスイッチ回路ＳＳＷ１の第１入力端子Ｉ１の間に設けられる。第５中間スイッチＳＷｍ５は、可変利得増幅器５２ａの出力端子ＯＵＴと第１ソフトスイッチ回路ＳＳＷ１の第２入力端子Ｉ２の間に設けられる。第６中間スイッチＳＷｍ６は、レプリカ可変利得増幅器５２ｂの出力端子ＯＵＴと第１ソフトスイッチ回路ＳＳＷ１の第２入力端子Ｉ２の間に設けられる。

第４出力スイッチＳＷｏ４は、レプリカ可変利得増幅器５２ｂの出力端子ＯＵＴと第２ソフトスイッチ回路ＳＳＷ２の第１入力端子Ｉ１の間に設けられる。

以上がマトリクススイッチ回路５４ｂの構成である。続いて、図１４のオーディオ信号処理回路１００ｂの動作を説明する。このオーディオ信号処理回路１００ｂでは、以下の４つの状態遷移が発生しうる。

（１）第１出力状態φ１ｏ→第２出力状態φ２ｏ
（２）第２出力状態φ２ｏ→第１出力状態φ１ｏ
（３ａ）第１出力状態φ１ｏにおける可変利得増幅器５２ａの利得切りかえ
（４ａ）第２出力状態φ２ｏにおける可変利得増幅器５２ａの利得切りかえ

各遷移の際の動作を説明する。

（１） 第１出力状態φ１ｏ→第２出力状態φ２ｏ
この遷移は、図１２のオーディオ信号処理回路１００ａの動作と同様である。

（２） 第２出力状態φ２ｏ→第１出力状態φ１ｏ
この遷移は、図１２のオーディオ信号処理回路１００ａの動作と同様である。

（３ａ） 第１出力状態φ１ｏ→第１出力状態φ１ｏ
図１５は、図１４のオーディオ信号処理回路１００ｂの状態遷移を示すタイムチャートである。タイムチャートにおいて、ＧＡＩＮ＿Ａは可変利得増幅器５２ａの利得を、ＧＡＩＮ＿Ｂはレプリカ可変利得増幅器５２ｂの利得を示す。

初期状態として、可変利得増幅器５２ａの利得ＧＡＩＮ＿Ａは０ｄＢより高いある第１の値ｇ１（たとえば３ｄＢ）に設定されている。このときオーディオ信号処理回路１００ｂは第１状態φ１である。続いて、オーディオ信号処理回路１００ｂに対して、可変利得増幅器５２ａの利得ＧＡＩＮ＿Ａを０ｄＢより高い第２の値ｇ２（たとえば＋５ｄＢ）へと切りかえる指示が入力される。利得切りかえ後も、第１状態φ１である。

時刻ｔ０に利得の切りかえが指示されると、時刻ｔ１に第４入力スイッチＳＷｉ４および第３出力スイッチＳＷｏ３がオン状態となる（Ｓ１）。またレプリカ可変利得増幅器５２ｂの利得ＧＡＩＮ＿Ｂが、第２の値ｇ２に設定される。

続いて、時刻ｔ２〜ｔ３の間、第１ソフトスイッチ回路ＳＳＷ１、第２ソフトスイッチ回路ＳＳＷ２がそれぞれ、第１入力端子Ｉ１側にオンした状態から、第２入力端子Ｉ２側にオンした状態へと緩やかに遷移する（Ｓ２）。

時刻ｔ３〜ｔ５の期間は、第１中間状態φ１ｍである。時刻ｔ４に、可変利得増幅器５２ａの利得ＧＡＩＮ＿Ａが、第１の値ｇ１から第２の値ｇ２へと切りかえられる。その他のスイッチは固定されている。第１中間状態φ１ｍでは、可変利得増幅器５２ａはバイパスされているため、その利得を切りかえても、出力信号に影響は及ばない。

続いて時刻ｔ５〜ｔ６にかけて、第１ソフトスイッチ回路ＳＳＷ１、第２ソフトスイッチ回路ＳＳＷ２がそれぞれ、第２入力端子Ｉ２側にオンした状態から、第１入力端子Ｉ１側にオンした状態へと緩やかに遷移する（Ｓ４）。

時刻ｔ６以降、オーディオ信号処理回路１００ｂは、第１出力状態φ１ｏに戻り、可変利得増幅器５２ａ、フィルタ５０の順で処理されたオーディオ信号が、出力ポートＰｏから出力される。

このように、図１４のオーディオ信号処理回路１００ｂによれば、第３状態φ３に代えて、第１中間状態φ１ｍを利用することにより、利得０ｄＢの状態を経由せずに、利得を第１の値ｇ１から第２の値ｇ２へと変化させることができる。したがって、聴感上の違和感を低減することができる。

（４ａ） 第２出力状態φ２ｏ→第２出力状態φ２ｏ
（３ａ）と同様に遷移させることができるため説明を省略する。

なお、図１４のオーディオ信号処理回路１００ｂにおいて、第１中間状態φ１ｍ、第２中間状態φ２ｍを利用して、第１出力状態φ１ｏから第２出力状態φ２ｏへ遷移させることも可能であるし、その反対の遷移も可能となる。

図１６は、図１０のオーディオ信号処理回路の変形例を示す回路図である。図１６のオーディオ信号処理回路１００ｃは、図１０とマトリクススイッチ回路５４ｃの構成が異なっている。具体的には、出力を共通に接続される２つのスイッチ素子を、セレクタ回路に置き換えた構成となっている。第１セレクタＳＥＬ１１は、図１０のスイッチＳＷｉ１、ＳＷｍ２に対応し、第２セレクタＳＥＬ１２は、図１０のスイッチＳＷｉ２、ＳＷｍ１に対応し、第３セレクタＳＥＬ１３は、図１０のスイッチＳＷｏ１、ＳＷｏ２に対応する。図１６の各セレクタＳＥＬ１１〜ＳＥＬ１３の接続状態は、第２状態φ２に対応しており、図１６と異なるセレクタの状態は、第１状態φ１に対応する。この変形例によっても、第１状態と第２状態を切りかえることができる。

図１７は、第３の実施の形態で利用可能な可変利得増幅器５２の構成例を示す回路図である。ただし可変利得増幅器５２の構成は図１７のそれに限定されるものではない。
可変利得増幅器５２は、第１アンプＡＭＰ１、第２アンプＡＭＰ２、第３ＡＭＰ３を含む。第１アンプＡＭＰ１から第３アンプＡＭＰ３は、同様に構成されており、具体的には、演算増幅器ＯＰと、第１抵抗Ｒ１、第２抵抗Ｒ２を含む。第１抵抗Ｒ１、第２抵抗Ｒ２は、演算増幅器ＯＰの出力端子と接地端子の間に直列に接続される。演算増幅器ＯＰの非反転入力端子には、前段からの信号が入力され、その反転入力端子には、２つの抵抗Ｒ１、Ｒ２の接続点Ｎ１の電位がフィードバックされる。

中段の第２アンプＡＭＰ２は、さらにブースト用スイッチＳＷ１１、ＳＷ１２、カット用スイッチＳＷ２１、ＳＷ２２を含む。ブースト用スイッチＳＷ１１は、演算増幅器ＯＰの出力端子の電圧を取り出すために設けられており、カット用スイッチＳＷ２１は、２つの抵抗Ｒ１、Ｒ２の接続点Ｎ１の電位を取り出すために設けられている。
また、ブースト用スイッチＳＷ１２は、接続点Ｎ１と演算増幅器ＯＰの反転入力端子の間に設けられ、カット用スイッチＳＷ２２は、演算増幅器ＯＰの出力端子と演算増幅器ＯＰの反転入力端子の間に設けられる。

ブースト用スイッチＳＷ１１、ＳＷ１２がオンのとき、可変利得増幅器５２は全体としてオーディオ信号を増幅し、カット用スイッチＳＷ２１、ＳＷ２２がオンのとき、可変利得増幅器５２は全体としてオーディオ信号を減衰させることができる。言い換えれば、この処理が実現できるように、各ステージのアンプの抵抗値が決められている。なおスイッチＳＷ１１、ＳＷ２１のペア、スイッチＳＷ１２、ＳＷ２２のペアのいずれか、あるいは両方をセレクタで置換してもよい。さらにそのセレクタは、上述したソフトスイッチであってもよい。

図１８は、図１６のオーディオ信号処理回路の変形例を示す回路図である。図１８のオーディオ信号処理回路１００ｅは、２チャンネルのオーディオ信号処理回路１００ｃ＿１、１００ｃ＿２およびソフトスイッチＳＳＷ３を備える。オーディオ信号処理回路１００ｃ＿１、１００ｃ＿２の構成は、図１６のオーディオ信号処理回路１００ｃと同様である。第３ソフトスイッチ回路ＳＳＷ３には、オーディオ信号処理回路１００ｃ＿１、１００ｃ＿２の出力信号が入力されている。

続いて図１８のオーディオ信号処理回路１００ｅの動作を説明する。ここでは、第２状態から第１状態の切りかえを説明する。
ステップ１． 初期状態として、第３ソフトスイッチ回路ＳＳＷ３は、第１チャンネルのオーディオ信号処理回路１００ｃ＿１を選択している。つまり、第１チャンネルのオーディオ信号処理回路１００ｃ＿１がアクティブとなっている。オーディオ信号処理回路１００ｃ＿１の各スイッチＳＥＬ１１〜ＳＥＬ１３は、図１８に示される状態に設定されており、第２状態に設定される。つまり、オーディオ信号は、入力ポートＰｉ、第１セレクタＳＥＬ１１、フィルタ５０、第２セレクタＳＥＬ１２、第３セレクタＳＥＬ１３、第３ソフトスイッチ回路ＳＳＷ３、出力ポートＰｏの経路を伝搬する。

ステップ２． 第１チャンネルがアクティブの間、第２チャンネルのオーディオ信号処理回路１００ｃ＿２のセレクタＳＥＬ１４〜ＳＥＬ１６およびフィルタ５０の周波数特性、可変利得増幅器５２の利得（減衰率）を目標となる第１状態（図１８の状態）に切りかえる。

ステップ３． 続いて、第３ソフトスイッチ回路ＳＳＷ３の入力側を、第１入力端子から第２入力端子へと緩やかに切りかえる。この処理により、第１チャンネルがアクティブの状態から、第２チャンネルがアクティブの状態へと緩やかに切りかえられ、第２状態から第１状態へとシームレスに切りかえることができる。

ステップ１〜３と同様の処理によって、第１状態から第２状態、第１状態から第１状態、第２状態から第２状態のソフト切りかえも実現できる。

（第４の実施の形態）
第３の実施の形態では、単一の可変利得増幅器５２と単一のフィルタ５０の配置を自在に入れ換える態様について説明した。これに対して第４の実施の形態では、２つの可変利得増幅器５２ｄ、１３がそれぞれ、フィルタ５０の前段と後段に配置された構成となっている。

図１９は、第４の実施の形態に係るオーディオ信号処理回路１００ｄの構成を示す回路図である。第１可変利得増幅器５２ｄは、フィルタ５０の前段に設けられ、アクティブな状態において入力ポートＰｉに受けたオーディオ信号を、設定された利得で増幅する。第２可変利得増幅器５３は、フィルタ５０の後段に設けられ、アクティブな状態において、フィルタ５０の出力信号を、設定された利得（減衰率）で減衰させる。

第１可変利得増幅器５２ｄおよび第２可変利得増幅器５３は、相補的にアクティブとしてもよい。非アクティブな状態で、第１可変利得増幅器５２ｄおよび第２可変利得増幅器５３はそれぞれ、バイパスされ、あるいは利得（減衰率）が１となる。

第１可変利得増幅器５２ｄおよび第２可変利得増幅器５３は、同時にアクティブとなってもよい。この場合、第１可変利得増幅器５２ｄの増幅率と、第２可変利得増幅器５３のの減衰率の積、つまり合成利得（総利得）でオーディオ信号を増幅、減衰させることができる。

図１９のオーディオ信号処理回路１００ｄによれば、第１可変利得増幅器５２ｄをアクティブ、第２可変利得増幅器５３を非アクティブとすることにより、入力ポートＰｉ、可変利得増幅器５２ｄ、フィルタ５０、出力ポートＰｏが順に接続される第１状態が実現できる。また第１可変利得増幅器５２ｄを非アクティブ、第２可変利得増幅器５３をアクティブとすることにより、入力ポートＰｉ、フィルタ５０、第２可変利得増幅器５３、出力ポートＰｏが順に接続される第２状態が実現できる。

図１９のオーディオ信号処理回路１００ｄによれば、第３の実施の形態と同様に、フィルタ５０に生ずるノイズを第２可変利得増幅器５３で減衰させたり、反対に可変利得増幅器５２ｄで生ずるノイズをフィルタ５０でカットすることが可能となるため、オーディオ信号に施す処理に応じてを第１可変利得増幅器５２ｄおよび第２可変利得増幅器５３の利得（減衰率）を最適化することにより、ノイズを低減することができる。

最後に、上述したいくつかの実施の形態に係るオーディオ信号処理回路の好適なアプリケーションを説明する。図２０は、第３または第４の実施の形態に係るオーディオ信号処理回路を備えるトーンコントロール回路の構成を示すブロック図である。

トーンコントロール回路２００は、第１ポートＰ１に受けたオーディオ信号の帯域を補正し、第２ポートＰ２から出力する。トーンコントロール回路２００は、図９ないし図１９に説明されるオーディオ信号処理回路１００と、第１スイッチＳＷ１、第２スイッチＳＷ２、合成回路２０２、反転アンプ２０４を備える。

第１スイッチＳＷ１は、オーディオ信号処理回路１００の入力ポートＰｉと、第１ポートＰ１の間に設けられる。合成回路２０２は、第１ポートＰ１の信号とオーディオ信号処理回路１００の出力ポートＰｏの信号を合成し、第２ポートＰ２に出力する。反転アンプ２０４は、第２ポートＰ２の信号を反転する。第２スイッチＳＷ２は、反転アンプ２０４の出力端子とオーディオ信号処理回路１００の入力ポートＰｉの間に設けられる。

トーンコントロール回路２００は、ブースト回路と、カット回路が切りかえ可能である。ブースト回路として機能する際、第１スイッチＳＷ１がオン、第２スイッチＳＷ２がオフされ、オーディオ信号処理回路１００のマトリクススイッチ回路５４が第１状態φ１に設定される。トーンコントロール回路２００がカット回路として機能する際、第２スイッチＳＷ２がオン、第１スイッチＳＷ１がオフされ、マトリクススイッチ回路５４が第２状態φ２に設定される。

このトーンコントロール回路２００によれば、信号処理の形態（ブースト回路かカット回路か）に応じて、オーディオ信号処理回路１００の状態を切りかえることにより、ノイズを好適に低減することができる。また、ソフト切りかえが可能なオーディオ信号処理回路１００を用いることにより、ブースト回路とカット回路の切りかえる際にノイズが発生するのを防止できる。

なお、オーディオ信号処理回路１００の用途はトーンコントロール回路２００には限定されず、フィルタおよび可変利得増幅器がシリーズに接続されるさまざまな回路に利用できる。

実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。

１１…入力セレクタ、Ｐｉ１…第１入力ポート、Ｐｉ２…第２入力ポート、Ｐｉ３…第３入力ポート、Ｐｉ４…第４入力ポート、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒｏ１…第１出力抵抗、Ｒｏ２…第２出力抵抗、Ｒｏ３…第３出力抵抗、Ｒｏ４…第４出力抵抗、ＡＭＰ１…演算増幅器、１０…出力回路、ＳＥＬ１…第１セレクタ、ＳＥＬ２…第２セレクタ、ＳＥＬ３…第３セレクタ、ＳＥＬ４…第４セレクタ、ＳＥＬ５…第５セレクタ、ＳＥＬ６…第６セレクタ、ＢＵＦ１…第１バッファ、ＢＵＦ２…第２バッファ、ＢＵＦ３…第３バッファ、ＳＩＧ１…第１入力信号、ＳＩＧ２…第２入力信号、ＳＩＧ３…第３入力信号、ＳＩＧ４…第４入力信号。

Claims (11)

1. 第１、第２入力信号をそれぞれ受ける第１、第２入力ポートと、
   一端が前記第１入力ポートに接続された第１抵抗と、
   一端が前記第２入力ポートに接続され、他端に第１基準電圧が印加された第２抵抗と、
   前記第２入力信号および第２基準電圧を受け、いずれかを選択する第１セレクタと、
   前記第１セレクタの出力信号を受け、前記第１抵抗の他端へ出力する第１バッファと、
   第１、第２入力端子と出力端子を有し、第１入力端子に受けた信号を出力する状態および第２入力端子に受けた信号を出力する状態の少なくとも一方と、第１入力端子に受けた信号と第２入力端子に受けた信号の差分に応じた信号を出力する状態が切りかえ可能に構成される出力回路と、
   を備え、
   前記出力回路は、その第１入力端子に前記第１入力信号を受け、その第２入力端子に前記第２入力信号を受けることを特徴とする入力セレクタ。
2. 第３入力信号を受ける第３入力ポートと、
   一端が前記第３入力ポートに接続された第３抵抗と、
   前記第１入力信号および前記第３入力信号を受け、いずれかを選択する第２セレクタと、
   をさらに備え、
   前記出力回路は、その第１入力端子に前記第２セレクタの出力信号を受け、その第２入力端子に前記第２入力信号を受けることを特徴とする請求項１に記載の入力セレクタ。
3. 前記第２入力ポートから前記出力回路の前記第２入力端子に至る経路に設けられ、その入力端子に前記第２入力信号を受ける第３セレクタをさらに備え、
   前記出力回路は、その第２端子に前記第３セレクタを介して前記第２入力信号を受けることを特徴とする請求項２に記載の入力セレクタ。
4. 第４入力信号を受ける第４入力ポートと、
   一端が前記第４入力ポートに接続され、他端に第３基準電圧が印加された第４抵抗と、
   をさらに備え、
   前記第１セレクタは、前記第２入力信号および前記第２基準電圧に加えて前記第４入力信号を受け、
   前記第３セレクタは、前記第２入力信号に加えて前記第４入力信号を受けることを特徴とする請求項３に記載の入力セレクタ。
5. 前記第１セレクタは、前記第２入力信号および前記第４入力信号に代えて、前記第３セレクタの出力信号に応じた信号を受けることを特徴とする請求項４に記載の入力セレクタ。
6. 前記出力回路は、
   ２つの入力端子と１つの出力端子を有する演算増幅器と、
   一端が前記演算増幅器の一方の入力端子に接続され、他端に当該出力回路の前記第１入力端子の信号に応じた信号を受ける第１出力抵抗と、
   一端が前記演算増幅器の前記一方の入力端子に接続され、他端に第４基準電圧が印加された第２出力抵抗と、
   一端が前記演算増幅器の他方の入力端子に接続され、他端に当該出力回路の前記第２入力端子の信号に応じた信号を受ける第３出力抵抗と、
   一端が前記演算増幅器の前記他方の入力端子に接続され、他端が前記演算増幅器の出力端子と接続された第４出力抵抗と、
   前記演算増幅器の出力信号、当該出力回路の前記第１入力端子の信号に応じた信号、当該出力回路の前記第２入力端子の信号に応じた信号を受け、いずれかを選択する第４セレクタと、
   を含むことを特徴とする請求項１から５のいずれかに記載の入力セレクタ。
7. 前記出力回路は、
   ２つの入力端子と１つの出力端子を有する演算増幅器と、
   ２つの入力端子を有し、その出力端子が前記演算増幅器の一方の入力端子に接続された第５セレクタと、
   ２つの入力端子を有し、その第１入力端子が前記演算増幅器の出力端子と接続され、その出力端子が前記演算増幅器の他方の入力端子に接続された第６セレクタと、
   一端が前記第５セレクタの第１入力端子に接続され、他端に当該出力回路の前記第１入力端子の信号に応じた信号を受ける第１出力抵抗と、
   一端が前記第５セレクタの前記第１入力端子に接続され、他端に第４基準電圧が印加された第２出力抵抗と、
   一端が前記第６セレクタの第２入力端子に接続され、他端に当該出力回路の前記第２入力端子の信号に応じた信号を受ける第３出力抵抗と、
   一端が前記第６セレクタの前記第２入力端子と接続され、他端が前記演算増幅器の出力端子と接続された第４出力抵抗と、
   を含むことを特徴とする請求項１から５のいずれかに記載の入力セレクタ。
8. 前記出力回路は、
   当該出力回路の前記第１入力端子から前記第１出力抵抗の前記他端に至る経路に設けられた第２バッファと、
   当該出力回路の前記第２入力端子から前記第３出力抵抗の前記他端に至る経路に設けられた第３バッファと、
   をさらに含むことを特徴とする請求項６または７に記載の入力セレクタ。
9. 請求項１から５のいずれかに記載の入力セレクタを２組備えることを特徴とする入力セレクタ。
10. 請求項４に記載の入力セレクタを２組備え、
    一方の入力セレクタ側の前記第１セレクタは、前記第２入力信号、前記第２基準電圧、前記第４入力信号に加えて、他方の入力セレクタ側の前記第１セレクタの出力信号が入力されることを特徴とする請求項７に記載の入力セレクタ。
11. 入力信号としてアナログオーディオ信号を受けることを特徴とする請求項１から５のいずれかに記載の入力セレクタ。

Images