JP5478342B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP5478342B2 JP5478342B2 JP2010092266A JP2010092266A JP5478342B2 JP 5478342 B2 JP5478342 B2 JP 5478342B2 JP 2010092266 A JP2010092266 A JP 2010092266A JP 2010092266 A JP2010092266 A JP 2010092266A JP 5478342 B2 JP5478342 B2 JP 5478342B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- unit
- data
- processed
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bus Control (AREA)
- Communication Control (AREA)
Description
また、この構成によれば、要求受付部によって並行して受け付けられた複数の被処理データ列のデータ処理部への送信が、処理要求送信部によって調停されるので、データ処理部への処理要求を行いたい構成要素が複数ある場合であっても、非同期で被処理データ列を要求受付部へ出力することができ、設計が容易となる。
また、この構成によれば、処理時間算出部は、上記の式を用いて単純な一次関数の演算処理を行うことによって、処理時間Tdを算出することができるので、処理時間算出部の回路構成を簡素化することが容易である。
また、この構成によれば、処理要求送信回路と、情報処理部と、調停部と、メモリ制御部と、メモリと、処理要求送信部から出力された被処理データ列を調停部へ伝送するインターフェース回路とを備えた情報処理装置の、インターフェース回路、調停部、メモリ制御部、及びメモリを含むデータ処理部において、輻輳が発生するおそれを低減しつつ、性能を引き出すことが容易となる。
また、この構成によれば、調停部において、情報処理部からのアクセス要求と処理要求送信部からの被処理データ列とが競合した場合、処理要求送信部からの被処理データ列が優先される。これにより、処理要求送信部が、データ処理部において輻輳が生じないように被処理データ列の送信間隔として処理時間の間隔を空けているにもかかわらず、情報処理部からのメモリへのアクセス要求に起因して、前記処理時間内に被処理データ列が処理できなくなることが原因となって、輻輳が生じてしまうおそれが低減される。
但し、a,bは定数である。
2 マイクロプロセッサ
3 ASIC
4 メモリ
5 データ処理部
21 CPUコア
22 調停部
23 メモリコントローラ
24,35 外部バスI/F
30 処理要求送信回路
31 要求受付部
32 処理要求送信部
33 データ長計数部
34 処理時間算出部
221 優先度設定レジスタ
A,B,C 機能モジュール
Da,Db,Dc 被処理データ列
Ld,Lda,Ldb,Ldc データ長
Td 処理時間
Claims (3)
- 処理要求送信回路と、データ処理部と、前記データ処理部へアクセス要求を出力する情報処理部とを備える情報処理装置であって、
前記処理要求送信回路は、
データを処理するデータ処理部に処理を要求する複数の被処理データ列を、並行して受け付ける要求受付部と、
前記要求受付部によって受け付けられた複数の被処理データ列を、順次前記データ処理部へ送信することにより、複数の要求相互間の調停を行う処理要求送信部と、
前記被処理データ列のデータ長を計数するデータ長計数部と、
前記データ長計数部によって計数されたデータ長Ldの被処理データ列を前記データ処理部が処理するのにかかる処理時間Tdを、Td=a×Ld+b、但し、a,bは定数の式で近似して算出する処理時間算出部とを備え、
前記処理要求送信部は、
一の被処理データ列を前記データ処理部へ送信した後、次に被処理データ列を前記データ処理部へ送信するまでに、前記一の被処理データ列について前記データ長計数部により計数されたデータ長に基づき前記処理時間算出部によって算出された処理時間以上の間隔を空け、
前記データ処理部は、直列接続された複数の処理部を用いて前記要求された処理を実行するものであり、前記複数の処理部として、
前記処理要求送信部から出力された被処理データ列を伝送するインターフェース回路と、
メモリと、
前記メモリへのアクセスを行うメモリ制御部と、
前記情報処理部からのアクセス要求、及び前記インターフェース回路によって伝送されてきた被処理データ列を受け付けて、当該受け付けられたアクセス要求と被処理データ列との関係を調停し、当該調停された順で、前記メモリ制御部による前記メモリへのアクセスを実行させる調停部とを含み、
前記複数の処理部のうち、前記インターフェース回路がスループットのボトルネックとなる処理部であり、
前記調停部は、
予め設定された優先順位に従って、前記情報処理部からのアクセス要求と被処理データ列との関係を調停するものであり、
前記情報処理部からのアクセス要求よりも前記インターフェース回路によって伝送されてきた被処理データ列の方が、前記優先順位が高く、
前記定数a、bは、実験的に最小二乗法により求められたものであることを特徴とする情報処理装置。 - 前記処理要求送信回路は、前記被処理データ列を生成して前記要求受付部へ出力するデータ列生成部をさらに備え、
前記ボトルネックとなる処理部が、前記処理要求送信部の直後に接続されており、
前記ボトルネックとなる処理部は、処理対象となる被処理データ列の全部を前記処理要求送信部から受信すること
を特徴とする請求項1に記載の情報処理装置。 - 前記データ長計数部は、
前記被処理データ列が前記処理要求送信部から前記データ処理部に至る経路上に、一つ設けられ、当該処理要求送信部から送信された被処理データ列のデータ長を計数すること
を特徴とする請求項1又は2に記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010092266A JP5478342B2 (ja) | 2010-04-13 | 2010-04-13 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010092266A JP5478342B2 (ja) | 2010-04-13 | 2010-04-13 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011223445A JP2011223445A (ja) | 2011-11-04 |
JP5478342B2 true JP5478342B2 (ja) | 2014-04-23 |
Family
ID=45039788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010092266A Active JP5478342B2 (ja) | 2010-04-13 | 2010-04-13 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5478342B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0654483B2 (ja) * | 1988-10-13 | 1994-07-20 | 松下電器産業株式会社 | メモリアクセス方式 |
JPH06152685A (ja) * | 1992-11-11 | 1994-05-31 | Hitachi Ltd | 通信制御装置 |
JP3569149B2 (ja) * | 1999-02-03 | 2004-09-22 | 株式会社日立製作所 | 通信制御装置 |
-
2010
- 2010-04-13 JP JP2010092266A patent/JP5478342B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011223445A (ja) | 2011-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7577772B2 (en) | Method and system for optimizing DMA channel selection | |
US8316171B2 (en) | Network on chip (NoC) with QoS features | |
US20140244866A1 (en) | Bandwidth aware request throttling | |
US7861024B2 (en) | Providing a set aside mechanism for posted interrupt transactions | |
US8631180B2 (en) | Requests and data handling in a bus architecture | |
JP2011505038A (ja) | チェーン化デバイスシステムにおいてパラメータを設定し待ち時間を決定する方法 | |
US10372642B2 (en) | System, apparatus and method for performing distributed arbitration | |
WO2008065045A2 (en) | Dmac to handle transfers of unknown lengths data | |
US10176126B1 (en) | Methods, systems, and computer program product for a PCI implementation handling multiple packets | |
EP2882146A1 (en) | Data transmission device, communication control method, and communication control program | |
US20160028634A1 (en) | Data processing method of noc without buffer and noc electronic element | |
US10223310B2 (en) | Multi-source flow management using elastic FIFO structures | |
JP5056668B2 (ja) | データ転送装置、およびデータ転送方法 | |
JP5478342B2 (ja) | 情報処理装置 | |
US11301410B1 (en) | Tags for request packets on a network communication link | |
US9785580B2 (en) | Bridge and method for coupling a requesting interconnect and a serving interconnect in a computer system | |
KR101934195B1 (ko) | 멀티 프로세서 시스템 내의 상호연결을 위한 중재 방법 및 이를 수행하는 장치들 | |
US9110856B2 (en) | Interface control apparatus, data storage apparatus and method for interface control | |
US9703730B2 (en) | Arbitration circuit and processing method of arbitration circuit | |
JP5949312B2 (ja) | 並列計算機システム、データ転送装置及び並列計算機システムの制御方法 | |
CN117331510B (zh) | 应用于NVMe控制器的数据迁移方法、装置及设备 | |
US8977786B1 (en) | Method and system for processing information at peripheral devices | |
JP6221845B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP2012221125A (ja) | データ転送制御装置、データ転送システム及びデータ転送方法 | |
JP2005333481A (ja) | データ転送装置及び通信データ処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120321 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5478342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |