JP5467891B2 - 情報処理装置、デバッグ装置、デバッグ方法 - Google Patents
情報処理装置、デバッグ装置、デバッグ方法 Download PDFInfo
- Publication number
- JP5467891B2 JP5467891B2 JP2010034338A JP2010034338A JP5467891B2 JP 5467891 B2 JP5467891 B2 JP 5467891B2 JP 2010034338 A JP2010034338 A JP 2010034338A JP 2010034338 A JP2010034338 A JP 2010034338A JP 5467891 B2 JP5467891 B2 JP 5467891B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- unit
- transmission
- speed
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Description
図1は、本発明に係る情報処理装置のデバッグ時の構成を示すブロック図である。情報処理装置は、マイクロコントローラ(MCU)101と、外部ツール501とを具備する。マイクロコントローラ101は、送受信部301、送信部401、CPU部201、デバッグクロック生成部150、同期化回路130、140、クロック速度表示レジスタ120、クロック生成部110を備える。CPU部201を除いた部分が所謂デバッグ装置であり、CPU部201は、デバッグをサポートする機能を有する。これらブロックのうち、送受信部301、送信部401、クロック速度表示レジスタ120は、従来にない本発明の特徴となる部分である。また、送受信部301には、デバッグクロック生成部150から出力されるデバッグクロック信号DCLKが供給され、送信部401には、CPU部201で生成されるシステムクロック信号SCLKが供給されることを特徴とする。尚、本実施の形態では、デバッグ機能の一つであるRAMモニタ機能を実現する例を示す。なお、同期化回路130、140は、基準とする動作クロックの異なるブロック間で入出力される信号を同期化する回路である。同期化の前後で信号の意味合いは変わらないため、同期化後の信号は、同期化前の信号を示す符号に“(SYN)”を付加して同期化後であることを示す。
図11に、本発明の第2の実施の形態に係る情報処理装置の構成が示される。本実施の形態では、第1の実施の形態における送受信部301は送受信部302に、送信部401は送信部402に、CPU部201はCPU部202に、外部ツール501は外部ツール502にそれぞれ置き換わり、各内部ブロックの一部が異なっている。また、第1の実施の形態におけるデバッグクロック生成部150は削除され、デバッグクロック信号DCLKは、外部ツール502から供給される。さらに、送受信部302からINFO情報セット要求信号SIQAは出力されず、対応する送信部402への入力はインアクティブ(“0”)に固定される。その他は、第1の実施の形態と変わらないので説明を省略する。
110 クロック生成部
120 クロック速度表示レジスタ
130、140 同期化回路
150 デバッグクロック生成部
201、202 CPU部
210 CPU
220 ROM
230 RAM
240 システムクロック制御部
250 RAMアドレス設定レジスタ
260 RAMモニタ制御部
270 データトレース制御部
301、302 送受信部
311、312 シーケンス制御部
321、322 受信データサンプリング部
330 受信シフタ
340 コマンドバッファ部
350 ライトデータバッファ部
360 コマンド実行部
400、401、402、405 送信部
410、411 リードデータバッファ部
412 Mバッファ部
413 Lバッファ部
420 送信シフタ
430 送信制御部
501、502 外部ツール
511、512 ツール制御部
521、522 通信速度管理テーブル
530 ツール送信部
540 ツール受信部
550 トレースメモリ部
560 デバッグクロック生成部
Claims (16)
- 第1クロックに基づいてデバッグ対象となるプログラムを実行するCPU部と、前記第1クロックは前記CPU部の指示に基づいてクロック速度を変更され、
デバッグを行うユーザーに対するマンマシンインタフェースを有する外部ツール装置と、
前記第1クロックに基づいてデバッグデータを前記外部ツール装置へ送信する第1送信部と、
前記第1クロックと異なる第2クロックに基づいてデバッグデータを前記外部ツール装置へ送信する第2送信部と、
前記外部ツール装置から送信されるデータを受信する受信部と
を具備し、
前記外部ツール装置は、
前記第1送信部および前記第2送信部から送信されるデバッグデータを受信するツール受信部と、
前記受信部にコマンドを送信するツール送信部と、
送受信の通信速度を示す情報と、発行する前記コマンドとを関連付けて格納する通信速度管理テーブルと、
前記通信速度管理テーブルを参照して、前記ツール受信部および前記ツール送信部を、発行する前記コマンドに応じた送受信速度に切り替えて制御するツール制御部と
を備える
情報処理装置。 - 前記第1クロックのクロック速度の変更を示す情報を保持する速度変更情報記憶部をさらに具備し、
前記外部ツール装置は、前記速度変更情報記憶部に保持される情報を読み出して、前記通信速度管理テーブルを書き換える
請求項1に記載の情報処理装置。 - 前記外部ツール装置が発行するコマンドに応答して、前記第1送信部、前記第2送信部の一方を選択してデバッグデータを送信するシーケンス制御部をさらに具備する
請求項1から請求項2のいずれかに記載の情報処理装置。 - 前記CPU部は、前記外部ツール装置に通知してから前記第1クロックのクロック速度を変更する
請求項1から請求項3のいずれかに記載の情報処理装置。 - 前記CPU部は、
前記第1クロックに基づいてプログラムを実行するCPUと、
前記CPUから前記第1クロックの速度変更要求を受けると前記シーケンス制御部に通知し、前記シーケンス制御部から許可を受けた後に前記第1のクロック速度を変更するクロック制御部と
を備え、
前記シーケンス制御部は、前記第1クロックの速度変更要求の通知に応答して、前記外部ツール装置に速度変更を通知すると、前記クロック制御部に前記第1クロックの速度変更を許可する
請求項3に記載の情報処理装置。 - 前記第1クロックは、前記CPU部を駆動するシステムクロックであり、
前記第2クロックは、デバッグに使用される固定されたクロック速度のデバッグクロックである
請求項1から請求項5のいずれかに記載の情報処理装置。 - 第1クロックに基づいてデバッグ対象となるプログラムを実行するCPU部と、前記第1クロックは前記CPU部の指示に基づいてクロック速度を変更され、
デバッグを行うユーザーに対するマンマシンインタフェースを有する外部ツール装置に対して、前記第1クロックに基づいてデバッグデータを前記外部ツール装置へ送信する第1送信部と、
前記第1クロックと異なる第2クロックに基づいてデバッグデータを前記外部ツール装置へ送信する第2送信部と、
前記外部ツール装置から送信されるデータを受信する受信部と
を具備し、
前記第1クロックのクロック速度の変更を示す情報を保持する速度変更情報記憶部をさらに具備し、
前記外部ツール装置は、送受信の通信速度を示す情報と、発行するコマンドとを関連付けて格納する通信速度管理テーブルを備え、
前記通信速度管理テーブルは、前記速度変更情報記憶部に保持される情報に基づいて書き換えられる
マイクロコントローラ。 - 前記外部ツール装置が発行するコマンドに応答して、前記第1送信部、前記第2送信部の一方を選択してデバッグデータを送信するシーケンス制御部をさらに具備する
請求項7に記載のマイクロコントローラ。 - 前記CPU部は、前記外部ツール装置に通知してから前記第1クロックのクロック速度を変更する
請求項7から請求項8のいずれかに記載のマイクロコントローラ。 - 前記CPU部は、
前記第1クロックに基づいてプログラムを実行するCPUと、
前記CPUから前記第1クロックの速度変更要求を受けると前記シーケンス制御部に通知し、前記シーケンス制御部から許可を受けた後に前記第1のクロック速度を変更するクロック制御部と
を備え、
前記シーケンス制御部は、前記第1クロックの速度変更要求の通知に応答して、前記外部ツール装置に速度変更を通知し、前記クロック制御部に前記第1クロックの速度変更を許可する
請求項8に記載のマイクロコントローラ。 - CPU部の指示に基づいてクロック速度を変更される第1クロックに基づいて、デバッグ対象となるプログラムを実行するマイクロコントローラの第1送信部から送信されるデバッグデータと、
前記第1クロックと異なる第2クロックに基づいて前記マイクロコントローラの第2送信部から送信されるデバッグデータと
を受信するツール受信部と、
前記マイクロコントローラの受信部へデバッグするためのコマンドを送信するツール送信部と
を具備し、
デバッグを行うユーザーに対するマンマシンインタフェースを有し、
送受信の通信速度を示す情報と、発行する前記コマンドとを関連付けて格納する通信速度管理テーブルと、
前記通信速度管理テーブルを参照して、前記ツール受信部および前記ツール送信部を、発行する前記コマンドに応じた送受信速度に切り替えて制御するツール制御部と
をさらに具備する
外部ツール装置。 - 前記マイクロコントローラは、前記第1クロックのクロック速度の変更を示す情報を保持する速度変更情報記憶部をさらに備え、
前記速度変更情報記憶部に保持される情報を読み出して、前記通信速度管理テーブルを書き換える
請求項11に記載の外部ツール装置。 - 第1クロックに基づいてデバッグ対象となるプログラムを実行するマイクロコントローラと、デバッグを行うユーザーに対するマンマシンインタフェースを有する外部ツール装置とを用いてデバッグするデバッグ方法であって、
前記第1クロックに基づいてデバッグデータを前記外部ツール装置へ第1送信部から送信するステップと、
前記第1クロックと異なる第2クロックに基づいてデバッグデータを前記外部ツール装置へ第2送信部から送信するステップと、
前記外部ツール装置から送信されるデータを受信部により受信するステップと、
前記マイクロコントローラの指示に基づいて前記第1クロックのクロック速度を変更するステップと
を具備し、
前記外部ツール装置において、
前記第1送信部および前記第2送信部から送信されるデバッグデータをツール受信部により受信するステップと、
前記受信部にコマンドをツール送信部から送信するステップと、
送受信の通信速度を示す情報と、発行する前記コマンドとを関連付けて通信速度管理テーブルに格納するステップと、
前記通信速度管理テーブルを参照して、前記ツール受信部および前記ツール送信部を、発行する前記コマンドに応じた送受信速度に切り替えて制御するステップと
を具備する
デバッグ方法。 - 前記マイクロコントローラは、前記第1クロックのクロック速度の変更を示す情報を保持する速度変更情報記憶部をさらに備え、
前記速度変更情報記憶部に保持される情報を読み出して、前記通信速度管理テーブルを書き換えるステップをさらに具備する
請求項13に記載のデバッグ方法。 - 前記外部ツール装置が発行するコマンドに応答して、前記第1送信部、前記第2送信部の一方を選択してデバッグデータを送信するステップをさらに具備する
請求項13から請求項14のいずれかに記載のデバッグ方法。 - 前記第1クロックのクロック速度を変更するステップは、前記外部ツール装置に前記クロック速度の変更を通知するステップを含み、
前記変更を通知するステップの後に前記第1クロックのクロック速度が変更される
請求項13から請求項15のいずれかに記載のデバッグ方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010034338A JP5467891B2 (ja) | 2010-02-19 | 2010-02-19 | 情報処理装置、デバッグ装置、デバッグ方法 |
US13/030,941 US8996918B2 (en) | 2010-02-19 | 2011-02-18 | Information processing apparatus with debugging unit and debugging method therefor |
CN201110043117.4A CN102163182B (zh) | 2010-02-19 | 2011-02-21 | 具有调试单元的信息处理设备及其调试方法 |
US14/625,814 US9213615B2 (en) | 2010-02-19 | 2015-02-19 | Information processing apparatus with debugging unit and debugging method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010034338A JP5467891B2 (ja) | 2010-02-19 | 2010-02-19 | 情報処理装置、デバッグ装置、デバッグ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011170654A JP2011170654A (ja) | 2011-09-01 |
JP5467891B2 true JP5467891B2 (ja) | 2014-04-09 |
Family
ID=44464415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010034338A Expired - Fee Related JP5467891B2 (ja) | 2010-02-19 | 2010-02-19 | 情報処理装置、デバッグ装置、デバッグ方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8996918B2 (ja) |
JP (1) | JP5467891B2 (ja) |
CN (1) | CN102163182B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210089419A1 (en) * | 2019-09-25 | 2021-03-25 | Alibaba Group Holding Limited | Debugging unit and processor |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013068105A (ja) * | 2011-09-21 | 2013-04-18 | Hitachi Automotive Systems Ltd | 自動車用電子制御装置 |
GB2527108A (en) | 2014-06-12 | 2015-12-16 | Ibm | Tracing data from an asynchronous interface |
US9619214B2 (en) | 2014-08-13 | 2017-04-11 | International Business Machines Corporation | Compiler optimizations for vector instructions |
DE102014223030A1 (de) * | 2014-11-12 | 2016-05-12 | Robert Bosch Gmbh | Werkzeug und verfahren zur konfiguration eines werkzeugs mit einer externen steuervorrichtung |
US9588746B2 (en) | 2014-12-19 | 2017-03-07 | International Business Machines Corporation | Compiler method for generating instructions for vector operations on a multi-endian processor |
US10169014B2 (en) | 2014-12-19 | 2019-01-01 | International Business Machines Corporation | Compiler method for generating instructions for vector operations in a multi-endian instruction set |
US9880821B2 (en) | 2015-08-17 | 2018-01-30 | International Business Machines Corporation | Compiler optimizations for vector operations that are reformatting-resistant |
US9594668B1 (en) * | 2015-09-04 | 2017-03-14 | International Business Machines Corporation | Debugger display of vector register contents after compiler optimizations for vector instructions |
US10110234B1 (en) * | 2017-07-19 | 2018-10-23 | Xilinx, Inc. | Efficient system debug infrastructure for tiled architecture |
CN109344066B (zh) * | 2018-09-29 | 2022-02-25 | 深圳市奇林软件有限公司 | 一种浏览器页面的测试方法、***及终端 |
US20210389371A1 (en) * | 2021-08-30 | 2021-12-16 | Intel Corporation | Debug data communication system for multiple chips |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001092686A (ja) * | 1999-09-22 | 2001-04-06 | Hitachi Ltd | 半導体装置 |
US6591369B1 (en) * | 1999-10-01 | 2003-07-08 | Stmicroelectronics, Ltd. | System and method for communicating with an integrated circuit |
US6823224B2 (en) | 2001-02-21 | 2004-11-23 | Freescale Semiconductor, Inc. | Data processing system having an on-chip background debug system and method therefor |
WO2002084509A1 (en) * | 2001-02-24 | 2002-10-24 | International Business Machines Corporation | A novel massively parrallel supercomputer |
US7089467B2 (en) * | 2002-08-21 | 2006-08-08 | Freescale Semiconductor, Inc. | Asynchronous debug interface |
US7565576B2 (en) * | 2003-04-17 | 2009-07-21 | Seagate Technology Llc | Method and apparatus for obtaining trace data of a high speed embedded processor |
JP2006252006A (ja) * | 2005-03-09 | 2006-09-21 | Seiko Epson Corp | デバッグシステム、半導体集積回路装置、マイクロコンピュータ及び電子機器 |
US8473724B1 (en) * | 2006-07-09 | 2013-06-25 | Oracle America, Inc. | Controlling operation of a processor according to execution mode of an instruction sequence |
KR100825779B1 (ko) * | 2006-09-28 | 2008-04-29 | 삼성전자주식회사 | 반도체 메모리장치 및 이에 대한 웨이퍼 레벨 테스트 방법 |
WO2008056739A1 (fr) * | 2006-11-10 | 2008-05-15 | Renesas Technology Corp. | Procédé de débogage de système, appareil de débogage de système, processeur de données, ci d'interface de communication sans fil et procédé d'interface |
-
2010
- 2010-02-19 JP JP2010034338A patent/JP5467891B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-18 US US13/030,941 patent/US8996918B2/en active Active
- 2011-02-21 CN CN201110043117.4A patent/CN102163182B/zh active Active
-
2015
- 2015-02-19 US US14/625,814 patent/US9213615B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210089419A1 (en) * | 2019-09-25 | 2021-03-25 | Alibaba Group Holding Limited | Debugging unit and processor |
US11755441B2 (en) * | 2019-09-25 | 2023-09-12 | Alibaba Group Holding Limited | Debugging unit and processor |
Also Published As
Publication number | Publication date |
---|---|
US8996918B2 (en) | 2015-03-31 |
CN102163182B (zh) | 2016-03-23 |
JP2011170654A (ja) | 2011-09-01 |
US20150161019A1 (en) | 2015-06-11 |
US9213615B2 (en) | 2015-12-15 |
US20110209003A1 (en) | 2011-08-25 |
CN102163182A (zh) | 2011-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5467891B2 (ja) | 情報処理装置、デバッグ装置、デバッグ方法 | |
CN102023956B (zh) | 集成电路芯片中串行外设从器件接口结构及数据读写方法 | |
JP2002232508A (ja) | 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法 | |
CN111506249B (zh) | 一种基于zynq平台的数据交互***及方法 | |
CN101089838A (zh) | 一种实现i2c读写时序的方法 | |
CN115858431A (zh) | 数据传输控制方法、控制器及电子设备 | |
CN104615386A (zh) | 一种核外高速缓存装置 | |
CN103488600A (zh) | 通用从机同步串行接口电路 | |
CN115470163A (zh) | Dma传输的控制方法、控制装置、控制设备及存储介质 | |
CN106649158B (zh) | 通过i2c接口读写内部寄存器堆的装置及方法 | |
JP2006344159A (ja) | 共通バス接続デバイス用通信制御装置 | |
KR102169033B1 (ko) | 전력 최적화 시스템과 이의 구동 방법 | |
CN116756065A (zh) | 一种基于串行外设接口的芯片内执行预读取电路 | |
CN116192624A (zh) | 通信接口的配置方法和通信接口 | |
CN204706031U (zh) | 串行外设接口spi总线电路以及电子设备 | |
KR100633742B1 (ko) | 주변 장치로부터 데이터 전송 크기를 자동으로 갱신하는직접 메모리 액세스 제어 장치 및 방법 | |
KR20120064518A (ko) | I2c 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 개별 또는 동시 접근 장치 및 그 방법 | |
CN104317688B (zh) | 一种电池状态检测方法 | |
CN213715913U (zh) | 一种微控制*** | |
CN219039744U (zh) | 一种投影仪调试工具及调试*** | |
CN114968870B (zh) | 一种导航信息处理器及其方法 | |
CN116775524B (zh) | 一种dma链表模式的lli动态写入方法 | |
CN113032301B (zh) | 存储控制器及其片上***以及电子设备 | |
CN114996184B (zh) | 兼容实现spi或i2c从机的接口模块及数据传输方法 | |
JP3947330B2 (ja) | 同期シリアル通信コントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5467891 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |