JP5467543B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5467543B2 JP5467543B2 JP2009086976A JP2009086976A JP5467543B2 JP 5467543 B2 JP5467543 B2 JP 5467543B2 JP 2009086976 A JP2009086976 A JP 2009086976A JP 2009086976 A JP2009086976 A JP 2009086976A JP 5467543 B2 JP5467543 B2 JP 5467543B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- region
- type
- semiconductor device
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 126
- 239000012535 impurity Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 description 26
- 239000010408 film Substances 0.000 description 25
- 230000002093 peripheral effect Effects 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
また特許文献2でも同様のツェナーダイオードの製造方法が提案されている。
この構成により、素材、すなわち半導体層(半導体基板)の比抵抗(不純物濃度)の影響なしに、所望の濃度の不純物を注入することで第1の拡散領域を形成し、この第1の拡散領域に対する第2の拡散領域の不純物濃度でツェナー耐圧が決定されることになり、制御性よく、所望のツェナー特性を有する半導体装置を提供することが可能となる。また、不純物の注入により、第1の拡散領域を形成するため、ウェハを多品種ストックしておく必要がなく、生産性が向上する。
この構成により、この接合部で完全にブレークダウンさせることができる。
この構成により、周辺部よりも、前記第1の拡散領域と第2の拡散領域との重なりによる(拡散)接合部の方が低い耐圧で降伏が起こる為、ツェナーダイオードとして逆方向電流が流れている時は中央の前記重なりによる(拡散)接合部領域のみに流れてその周辺部にはほとんど流れない。
第1導電型の不純物を注入し、前記半導体層と同一導電型を有する第1導電型を有する第1の拡散領域を形成する第1の不純物拡散工程と、
第2導電型の不純物を注入し、前記第1導電型の拡散領域の形成された前記半導体層表面に、前記第1の拡散領域よりも広い面積を有しかつ一部に重なりもつように第2導電型を有する第2の拡散領域を形成し、前記第1の拡散領域表面の導電型を反転し、前記第1の拡散領域とPN接合を形成する、ダイオード形成領域と、前記ダイオード形成領域を取り囲む、リング構造領域とを形成する第2の不純物拡散工程と、前記第1の不純物拡散工程に先立ち、前記第2の拡散領域に相当する領域に開口を有する絶縁層を形成する工程とを含む。
この構成により、最初に大面積の開口を形成しておくようにしているため、周縁部に段差を形成しないようにすることができる。表面に段差が存在していると、不純物の注入プロファイルに段差が生じ、この段差に起因して第1および第2の拡散領域も段差をもつことになり、この段差部で電界集中を生じ易いのに対し、この構成によれば段差のない拡散プロファイルを得ることができ、電界集中を回避することができる。
この構成によれば、最初に活性領域としての半導体層を大きく開口しておき、PN接合を形成するための第1の拡散領域形成に際しては、レジストマスクを用いるようにしているため、開口形成時のエッチング工程で表面がエッチングされることで、表面にできる段差を軽減し、電界集中を緩和することが可能となる。
また、面内均一性を高めることができるため、ウェハの大口径化が可能となり、生産性の向上を図ることが可能となる。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の断面図、図2乃至図5はこの半導体装置の製造工程を示す図である。図2乃至図5において、図1と同じ構成要素については同じ符号を用い、説明を省略する。
この半導体装置は、縦型の半導体装置であって、N++型シリコン基板1の表面に第1導電型の半導体層としてN型エピタキシャル層2を形成してなるもので、このN型エピタキシャル層2表面に、第1の拡散領域としてN+型拡散領域6を形成するとともに、このN+型拡散領域6よりも広い面積を有しかつ一部に重なりもつように形成された第2導電型を有する第2の拡散領域としてのP型拡散領域8を具備し、このP型拡散領域8が、前記N+型拡散領域6とPN接合を形成し、ツェナーダイオード形成領域を形成したことを特徴とする。そしてこのツェナーダイオード形成領域の周囲にこれを取り囲むP型拡散領域からなるりング構造領域7を具備している。また表面にはアルミニウム薄膜からなるアノード電極10が形成され、その上層に窒化シリコン膜からなる保護膜11が形成されている。
そしてN型エピタキシャル層2は、表面にP型拡散領域からなるリング構造領域7の周縁部に自己整合するように開口をもつ絶縁層3を有している。P型拡散領域8はN+型拡散領域6の上部の導電型を反転して形成された反転領域となっている。そして、P型拡散領域8とリング構造領域(7)とは同一の不純物導入領域で構成されるが、反転による濃度差により、P型拡散領域8がN+型拡散領域6との重なりにより形成される接合部は、その周辺部の耐圧よりも低い電圧で降伏するように形成される。
また、リング構造領域7は、同一工程で形成された前記P型拡散領域8を取り囲んでP型層を設けてシリコン表面の電界を緩和させる事で、リング構造領域7とN-型エピタキシャル層2との接合部による耐圧(以下周辺電圧と呼ぶ)は、より高耐圧となる様に配置されている。13はN+拡散領域からなるチャネルストッパーで終端部に配置されている。
まず、図2(a)に示すように、N++型シリコン基板1の表面にN型エピタキシャル層2を形成し、N−/N+エピタキシャルウェハを得る。
そして、図2(b)に示すように、熱酸化により、表面に酸化シリコン膜からなる絶縁層3を形成し、図2(c)に示すように、フォトリソグラフィにより所定の位置に開口部4を形成する。
こののち、図2(d)に示すように、LOCOSにより、開口部4に露呈するN型エピタキシャル層2の表面に酸化シリコン膜5を形成する。
このレジストパターンR1をマスクとして、図3(b)に示すように、リンイオンのイオン注入とドライブ拡散でほぼ1E18〜1E20cm-3の濃度を得る。そしてレジストパターンR1を除去し、比抵抗の低いN型拡散領域6を形成する。
このN型拡散領域6の濃度は、N型エピタキシャル層2の比抵抗よりも十分低く、このためN型エピタキシャル層2の持っている比抵抗のばらつきは影響されないものとする。
ここでPN接合部の中央部における耐圧、いわゆるメイン耐圧は6から60V、周辺耐圧は8Vから100Vであり、PN接合部の中央部(ツェナーダイオード形成領域)で確実にブレークダウンすることができる。
従って、使用するウェハの比抵抗にばらつきがあっても、このようにして得られたPN接合部の降伏電圧(ブレークダウン電圧)の変動が極めて小さい半導体装置が得られるものである。
そして、図5(b)に示すように、アルミニウム薄膜からなるアノード電極10を形成する。そして、この上層に窒化シリコン膜からなる保護膜11を形成し、図1に示した半導体装置が完成する。
次に本発明の実施の形態2について説明する。
図6は、本発明の実施の形態2における半導体装置の断面図、図7乃至図9はこの半導体装置の製造工程を示す図である。図6、図7乃至図9においても、図1乃至5と同じ構成要素については同じ符号を用い、説明を省略する。
前記実施の形態では、絶縁層3のパターニングに際し、最初に活性領域としてのエピタキシャル層2を大きく開口しておき、PN接合を形成するための第1の拡散領域形成に際しては、レジストマスクを用いるようにしたが、本実施の形態では、順次必要な開口を形成するという方法をとることにより、フォトリソグラフィ工程の数を低減し、表面の段差を低減するようにしたことを特徴とする。
この構成により、リーク電流をより低減することができ、信頼性の向上を図ることが可能となる。
まず、図2(a)および(b)に示したように、N++型シリコン基板1の表面にN型エピタキシャル層2を形成し、N−/N+エピタキシャルウェハを得、熱酸化により、表面に酸化シリコン膜からなる絶縁層3を形成し、図7(a)に示すように、フォトリソグラフィによりレジストパターンR3を形成し、これをマスクとしてエッチングすることで所定の位置に開口部4を形成する。この開口部4は第1の拡散領域形成のための窓のサイズとなっている。
そして、図7(c)に示すように、再度酸化シリコン膜3の上層にフォトレジストを塗布し、前記開口部4よりも大きい開口をもつようにレジストパターンR4を形成し、これをマスクとして酸化シリコン膜3をパターニングする。
従って、使用するウェハの比抵抗にばらつきがあっても、このようにして得られたPN接合部の降伏電圧(ブレークダウン電圧)の変動が極めて小さい半導体装置が得られるものである。
そして、図9(b)に示すように、アルミニウム薄膜や半田接続を可能とするための金薄膜からなるアノード電極10を形成し、この上層に窒化シリコン膜からなる保護膜11を形成する。
次に実施の形態3について説明する。
本実施の形態では、リング構造領域7を用いたが、図10に要部拡大図を示すように、リング構造領域7の周りにさらにFLR(Field Limiting Ring)7Fを設けてもよい。この場合FLR7Fは、リング構造領域7およびP型拡散領域8と同一工程で形成され、前記P型拡散領域8を取り囲んでP型層を1層もしくは複数設けてシリコン表面の電界を緩和させる事で、リング構造領域7とN-型エピタキシャル層2との接合部による耐圧(以下周辺電圧と呼ぶ)は、より高耐圧となる様に配置されている。
製造に際しては、P型拡散領域を形成するためのマスクを変更するのみでよく、極めて容易に形成可能である。
以上説明してきたように、本発明によれば、ツェナー電圧の制御が容易なツェナーダイオードに適用する事が可能である。特に、7Vよりも高い領域で形成する場合に有効である。
2 N−型エピタキシャル層
3 絶縁層
4 開口部
5 酸化シリコン膜
6 N型拡散領域
7F FLR (P型拡散層)
7 リング構造領域
8 P型拡散領域
10 アノード電極
11 保護膜
13 チャネルストッパー (N+拡散層)
Claims (2)
- 少なくとも表面が第1導電型の半導体層を構成する半導体基板表面に、
第1導電型の不純物を注入し、前記半導体層と同一導電型を有する第1導電型を有する第1の拡散領域を形成する第1の不純物拡散工程と、
第2導電型の不純物を注入し、前記第1導電型の拡散領域の形成された前記半導体層表面に、前記第1の拡散領域よりも広い面積を有しかつ一部に重なりもつように第2導電型を有する第2の拡散領域を形成し、前記第1の拡散領域表面の導電型を反転し、前記第1の拡散領域とPN接合を形成する、ダイオード形成領域と、前記ダイオード形成領域を取り囲む、リング構造領域とを形成する第2の不純物拡散工程と、前記第1の不純物拡散工程に先立ち、前記第2の拡散領域に相当する領域に開口を有する絶縁層を形成する工程とを含む半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記第1の不純物拡散工程は、前記開口よりも小さい開口を有するレジストマスクを介して不純物を導入する工程を含む半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009086976A JP5467543B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置およびその製造方法 |
US12/707,209 US8415765B2 (en) | 2009-03-31 | 2010-02-17 | Semiconductor device including a guard ring or an inverted region |
US13/791,333 US8822316B2 (en) | 2009-03-31 | 2013-03-08 | Method for manufacturing semiconductor device including an inverted region formed by doping second conductive type impurities into diffusion region of a first conductive type |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009086976A JP5467543B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010239015A JP2010239015A (ja) | 2010-10-21 |
JP5467543B2 true JP5467543B2 (ja) | 2014-04-09 |
Family
ID=43093070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009086976A Active JP5467543B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5467543B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6221648B2 (ja) | 2013-11-06 | 2017-11-01 | セイコーエプソン株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163508A (ja) * | 1996-12-04 | 1998-06-19 | Sony Corp | 可変容量ダイオード及びその製造方法 |
JP2001352079A (ja) * | 2000-06-07 | 2001-12-21 | Nec Corp | ダイオードおよびその製造方法 |
-
2009
- 2009-03-31 JP JP2009086976A patent/JP5467543B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010239015A (ja) | 2010-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI388059B (zh) | The structure of gold-oxygen semiconductor and its manufacturing method | |
US9082845B1 (en) | Super junction field effect transistor | |
JP4860929B2 (ja) | 半導体装置およびその製造方法 | |
US8643089B2 (en) | Semiconductor device and fabricating method thereof | |
US8415765B2 (en) | Semiconductor device including a guard ring or an inverted region | |
WO2018110556A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2016127245A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010003970A (ja) | 半導体装置の製造方法 | |
JP5583846B2 (ja) | 半導体装置 | |
US10756200B2 (en) | Silicon carbide semiconductor element and method of manufacturing silicon carbide semiconductor | |
US9640612B2 (en) | Semiconductor device | |
JP2009295628A (ja) | 半導体装置の製造方法 | |
JP2007042954A (ja) | 半導体装置 | |
CN107808861B (zh) | 半导体装置以及制造半导体装置的方法 | |
JP2012028474A (ja) | 半導体装置及びその製造方法 | |
JP4764003B2 (ja) | 半導体装置 | |
JP2015056643A (ja) | 半導体装置の製造方法 | |
KR100680105B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5467543B2 (ja) | 半導体装置およびその製造方法 | |
JP2014112704A (ja) | 半導体装置の製造方法 | |
JP2010239016A (ja) | 半導体装置およびその製造方法 | |
JP2012186369A (ja) | 半導体装置およびその製造方法 | |
US20180308964A1 (en) | Semiconductor device | |
KR20240111642A (ko) | 반도체 소자 | |
TWI570888B (zh) | 半導體裝置及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131224 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5467543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |