JP5462113B2 - ELECTRODE BODY HAVING CIRCUIT PATTERN AND METHOD FOR MANUFACTURING THE SAME - Google Patents
ELECTRODE BODY HAVING CIRCUIT PATTERN AND METHOD FOR MANUFACTURING THE SAME Download PDFInfo
- Publication number
- JP5462113B2 JP5462113B2 JP2010195296A JP2010195296A JP5462113B2 JP 5462113 B2 JP5462113 B2 JP 5462113B2 JP 2010195296 A JP2010195296 A JP 2010195296A JP 2010195296 A JP2010195296 A JP 2010195296A JP 5462113 B2 JP5462113 B2 JP 5462113B2
- Authority
- JP
- Japan
- Prior art keywords
- metal oxide
- film
- electrode body
- oxide film
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Position Input By Displaying (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Manufacturing Of Electric Cables (AREA)
Description
本発明は、任意の回路パターンを有する電極体およびその製造方法に関する。 The present invention relates to an electrode body having an arbitrary circuit pattern and a manufacturing method thereof.
フィルムや基板などの基体上に任意の導電膜のパターン(以下、本明細書では「回路パターン」という。)を形成する「パターン形成方法」として、従来、フォトリソグラフィ工程とエッチング工程とを用いた回路パターンの形成方法が知られている。この方法は、基体上に導電膜を形成した後、その上にフォトレジスト膜を塗布し、露光および現像を行うことでパターンを形成し、その後エッチング工程を経て導電膜にパターンを転写し、最後にフォトレジスト膜を除去するというものである。 Conventionally, a photolithography process and an etching process have been used as a “pattern formation method” for forming an arbitrary conductive film pattern (hereinafter referred to as a “circuit pattern” in this specification) on a substrate such as a film or a substrate. A circuit pattern forming method is known. In this method, after a conductive film is formed on a substrate, a photoresist film is applied thereon, exposure and development are performed to form a pattern, and then the pattern is transferred to the conductive film through an etching process. The photoresist film is removed.
このような回路パターンの形成方法は様々な分野に適用することが可能であり、例えば、透明フィルム上に酸化インジウムスズ(ITO)等の透明導電膜を形成して上述の方法によりパターンを形成し、透明タッチパネル等に用いられる「透明電極体」を形成する方法が知られている(特許文献1)。 Such a circuit pattern forming method can be applied to various fields. For example, a transparent conductive film such as indium tin oxide (ITO) is formed on a transparent film, and the pattern is formed by the above-described method. A method of forming a “transparent electrode body” used for a transparent touch panel or the like is known (Patent Document 1).
導電膜上に微細なパターンを形成するための他の方法として、基板上に被着された透明導電性被膜の不要部を電流によってエッチングして除去する方法が提案されている(特許文献2)。 As another method for forming a fine pattern on a conductive film, a method has been proposed in which unnecessary portions of a transparent conductive film deposited on a substrate are removed by etching with an electric current (Patent Document 2). .
その他の回路パターンの形成方法として、走査トンネル顕微鏡(STM)や原子間力顕微鏡(AFM)の探針(プローブ)に電圧を印加した状態で走査することで部分的に酸化膜(これを「電界支援酸化膜」という。)を形成した後にこれをエッチングにより除去することで回路パターンを形成する方法、ポリシランなどの紫外線の照射により絶縁層化する性質を有する導電膜に対してフォトリソグラフィ工程によるパターン形成を行った後に全面に紫外線を照射し、紫外線の照射された部分を絶縁層化することで回路パターンを形成する方法など、種々の方法が提案されている(特許文献3−5等)。 As another method of forming a circuit pattern, scanning is performed with a voltage applied to a probe of a scanning tunneling microscope (STM) or an atomic force microscope (AFM) to partially apply an oxide film (this is referred to as “electric field”). A method of forming a circuit pattern by removing an oxide film by etching after it is formed, and a pattern formed by a photolithography process on a conductive film having a property of forming an insulating layer by irradiation with ultraviolet rays such as polysilane. Various methods have been proposed such as a method of forming a circuit pattern by irradiating the entire surface with ultraviolet rays after forming and forming an insulating layer on the irradiated portions (Patent Documents 3-5, etc.).
しかし、フォトリソグラフィ工程とエッチング工程とを伴う従来の回路パターンの形成方法は、工程数も多くまた高価なフォトマスクを用いなければならないなどの問題がある。しかも、露光工程の際に光学レンズ等によりパターンを結像させるため、光学レンズの解像限界以下の微細な回路パターンを形成することは原理的に困難である。 However, the conventional circuit pattern forming method involving a photolithography process and an etching process has a problem that the number of processes is large and an expensive photomask must be used. In addition, since a pattern is formed by an optical lens or the like during the exposure process, it is theoretically difficult to form a fine circuit pattern that is less than the resolution limit of the optical lens.
さらに、図13は、基体210の上に導電膜230を形成した後、フォトリソグラフィ工程とエッチング工程により回路パターンを形成した様子を示しているが、この図に示すように、エッチング工程を伴う回路パターンの形成方法の場合、導電膜にはエッチングによる「段差」が形成されるという問題もある。このため、特に、透明導電膜を用いて透明電極体を得る場合には、透明導電膜の有無に起因して光学的特性が不均一となり易い。このことは、透明電極体としての性能を低下させる原因となる。 Further, FIG. 13 shows a state in which a circuit pattern is formed by a photolithography process and an etching process after the conductive film 230 is formed on the substrate 210. As shown in FIG. In the case of the pattern forming method, there is a problem that a “step” is formed by etching in the conductive film. For this reason, especially when obtaining a transparent electrode body using a transparent conductive film, the optical characteristics are likely to be non-uniform due to the presence or absence of the transparent conductive film. This causes a decrease in performance as a transparent electrode body.
本発明は、上記の課題に鑑みてなされたものであり、従来よりも簡便な手法により、エッチング工程を行うことなく極めて微細な導電膜の回路パターンを形成することを主たる技術的課題とする。 The present invention has been made in view of the above-described problems, and a main technical problem is to form a very fine conductive film pattern without performing an etching process by a simpler technique than before.
本発明にかかる電極体の製造方法は、導電膜と金属酸化物膜とがこの順に形成された積層膜を表面に有する基体上の前記金属酸化物膜に電極を接触又は所定の距離まで近づけ、この状態で、前記電極と前記導電膜との間に電圧を印加するとともに前記電極と前記金属酸化物膜との相対位置を変化させ前記金属酸化物膜の比抵抗を局所的に変化させることにより回路パターンを形成する工程とを有する電極体の製造方法であって、前記電圧は、前記金属酸化物膜に含まれる酸素を酸素イオンとして移動させるために必要かつ十分な電界を生じさせるものとすることを特徴とする。
In the method for producing an electrode body according to the present invention, an electrode is brought into contact with or close to a predetermined distance on the metal oxide film on the substrate having a laminated film on the surface of which a conductive film and a metal oxide film are formed in this order, in this state, locally changing the resistivity of the previous SL electrode and said metal oxide film wherein changing the relative position of the metal oxide film together when a voltage is applied between the conductive film and the electrode A circuit pattern forming step, wherein the voltage generates an electric field necessary and sufficient to move oxygen contained in the metal oxide film as oxygen ions. It is characterized by.
このような構成により、電極と同程度の幅の回路パターンを得ることができる。微細な針状の電極を用いれば、例えば、従来のフォトリソグラフィ工程では困難な10nm以下の細線パターンを得ることができる。 With such a configuration, a circuit pattern having the same width as the electrode can be obtained. If a fine needle-like electrode is used, for example, a thin line pattern of 10 nm or less that is difficult in a conventional photolithography process can be obtained.
この原理は次のように説明される。金属酸化物膜は、電圧を印加することにより可逆的な抵抗変化を示すことが知られている。この現象を説明するために「酸化還元モデル」が提唱されている。それによると、金属酸化物膜に電圧(直流電圧又はパルス電圧)を印加すると、金属酸化物膜に含まれる酸素原子が酸素イオン(O2−)の形で移動することで金属酸化物膜内に微小な酸素欠陥領域(これを、本明細書では「フィラメント」とよぶ)が形成される。フィラメントは酸素欠損が連なることで形成された道であり、微視的にみるとこのフィラメントが金属酸化物膜内で電流パス(電導経路)を形成しうるものと考えられる。すなわち、フィラメントが形成された部分では酸素欠損の導入によってキャリア濃度が高くなり、局所的に低抵抗状態となる。一方、低抵抗状態にある金属酸化物膜に対し電圧を印加すると、酸素欠損が徐々に修復されるためキャリア濃度が低くなり、先ほどとは逆の現象が起こる。すなわち、酸素イオンの移動による欠損の生成および修復現象を、フィラメントの酸化現象および還元現象と考えるのである。後述の実施形態で示すように、ニッケル酸化物、亜鉛酸化物をはじめとする種々の金属酸化物膜(特に、二元系の遷移金属酸化物膜及びマグネシウム、亜鉛、インジウム、スズ、アルミニウム等の金属酸化物膜)などにおいて発現することが確認されている。 This principle is explained as follows. It is known that a metal oxide film exhibits a reversible resistance change when a voltage is applied. In order to explain this phenomenon, an “redox model” has been proposed. According to this, when a voltage (DC voltage or pulse voltage) is applied to the metal oxide film, oxygen atoms contained in the metal oxide film move in the form of oxygen ions (O 2− ), thereby causing the inside of the metal oxide film. A minute oxygen defect region (this is referred to as a “filament” in this specification) is formed. A filament is a path formed by continuous oxygen vacancies, and when viewed microscopically, it is considered that this filament can form a current path (conduction path) in the metal oxide film. That is, in the portion where the filament is formed, the carrier concentration increases due to the introduction of oxygen vacancies, resulting in a low resistance state locally. On the other hand, when a voltage is applied to the metal oxide film in a low resistance state, oxygen vacancies are gradually repaired, so that the carrier concentration is lowered, and the reverse phenomenon occurs. That is, the defect generation and repair phenomenon due to the movement of oxygen ions is considered as the oxidation and reduction phenomenon of the filament. As shown in the embodiments described later, various metal oxide films including nickel oxide and zinc oxide (particularly binary transition metal oxide films and magnesium, zinc, indium, tin, aluminum, etc. It has been confirmed that it is expressed in a metal oxide film).
便宜上、本明細書では、電極に負の電圧を印加した状態をリセット状態(高抵抗状態)、逆に、正の電圧を印加した状態をセット状態(低抵抗状態)とよぶ。但し、正負の関係が逆になってもよい。 For convenience, in this specification, a state in which a negative voltage is applied to the electrode is referred to as a reset state (high resistance state), and conversely, a state in which a positive voltage is applied is referred to as a set state (low resistance state). However, the positive / negative relationship may be reversed.
図14は、マンガナイト(マンガン酸化物)に正及び負のパルスを印加した前後の電流−電圧特性(I−V特性)を測定した結果を示す図である。負のパルス電圧として−3.2Vで100nsの矩形パルスを、正のパルス電圧として+3.2Vで100nsの矩形パルスを繰り返し印加してI−V特性を測定している。正のパルス電圧を繰り返し印加すると電気抵抗が小さくなり、負のパルス電圧を繰り返し印加すると電気抵抗が大きくなることが分かる。
1 4, manganite current before and after the application of positive and negative pulses (manganese oxides) - is a graph showing the results of measurement of the voltage characteristic (I-V characteristic). The IV characteristics are measured by repeatedly applying a negative pulse voltage of −3.2 V and a 100 ns rectangular pulse and a positive pulse voltage of +3.2 V and a 100 ns rectangular pulse. It can be seen that the electrical resistance decreases when a positive pulse voltage is repeatedly applied, and the electrical resistance increases when a negative pulse voltage is repeatedly applied.
すなわち、正のパルスを繰り返し印加した状態(セット状態)から、負のパルス電圧を印加していくと電流値は減少していき、最終的にはリセット状態へ移行する。逆に、リセット状態にある金属酸化物膜に正のパルスを印加していくと次第にセット状態へと移行する。一度書き込みをした後でも正又は負のパルス電圧を印加すれば抵抗状態を任意に書き換えることができる。このセット状態とリセット状態は可逆的な関係であり、電圧を印加しなければ抵抗値は変化せず不揮発性を示すことが明らかとなっている。このように、金属酸化物膜にパルス電圧を印加して抵抗状態を変化させることで不揮発性の多値メモリーとして動作する。但し、直流電圧はパルス電圧のパルス幅が無限大の状態であり、正又は負の直流電圧を印加した場合には低抵抗状態(セット状態)と高抵抗状態(リセット状態)との2値となる。なお、メモリーとして動作した際の書き換え回数は10の6乗回以上といわれ、これはフラッシュメモリーを一桁程度上回る書き換え回数である。書き込み速度はパルス幅とパルスの数で決まるがフラッシュメモリーのようにフローティングゲートにホットエレクトロン注入を行うよりははるかに高速に書込み動作が完了すると考えられる。 That is, when a negative pulse voltage is applied from a state in which a positive pulse is repeatedly applied (set state), the current value decreases and finally a transition is made to a reset state. On the other hand, when a positive pulse is applied to the metal oxide film in the reset state, it gradually shifts to the set state. Even after writing once, the resistance state can be arbitrarily rewritten by applying a positive or negative pulse voltage. It is clear that the set state and the reset state are reversible, and unless the voltage is applied, the resistance value does not change and exhibits non-volatility. In this manner, a nonvolatile multi-level memory operates by applying a pulse voltage to the metal oxide film to change the resistance state. However, the DC voltage is in a state in which the pulse width of the pulse voltage is infinite, and when a positive or negative DC voltage is applied, a binary value of a low resistance state (set state) and a high resistance state (reset state) Become. The number of rewrites when operating as a memory is said to be 10 6 or more times, which is the number of rewrites that exceeds the flash memory by about one digit. The writing speed is determined by the pulse width and the number of pulses, but it is considered that the writing operation is completed much faster than hot electron injection into the floating gate like a flash memory.
ただし、本発明にかかる電極体の製造方法では、回路パターンの形成時に書込み動作が少なくとも一度必要なだけであるから、回路パターンの書き込み前の金属酸化物膜の状態が高抵抗状態である場合には、電極に正の直流電圧を印加して走査すれば低抵抗状態の回路パターンが形成される。しかし、このような場合でも、一旦金属酸化物膜の比抵抗を回路パターンの形成領域全面にわたり低抵抗化し、その後回路パターン以外の部分を高抵抗化してもよい。この理由は、低抵抗から高抵抗に状態を変化させる場合には、電極40や電極の接触面により電圧がかかり易い状態になって行くからである。
However, in the method of manufacturing the electrode body according to the present invention, since the write operation is required at least once when forming the circuit pattern, the metal oxide film before writing the circuit pattern is in a high resistance state. If a positive DC voltage is applied to the electrodes and scanning is performed, a circuit pattern in a low resistance state is formed. However, even in such a case, the specific resistance of the metal oxide film may be once lowered over the entire region where the circuit pattern is formed, and then the portion other than the circuit pattern may be raised. The reason for this is that when the state is changed from low resistance to high resistance, a voltage is likely to be applied to the
電圧の印加方法としては、必ずしもパルス電圧である必要はない。本件発明者らは実験により、直流及びパルスのどちらでも書き込み動作が可能であることを確認している。GaドープZnO(膜厚200nm)の場合には波高2V、パルス幅5μsの矩形パルスを繰り返し印加したところ高抵抗/低抵抗の比率が10程度の抵抗変化が生じることを確認している。2ボルトの直流電圧で書き込んだ場合、20倍程度もの抵抗変化が生じることを確認している。直流及びパルスのいずれの場合にも、印加電圧を大きくする、或いは電圧掃引速度を遅くする(パルスの場合にはパルス幅を広くする)ほど生じる抵抗変化は大きくなる。また、直流またはパルス書き込みの場合、同一の電圧またはパルス高さを用いても、電圧印加の際に電極に抵抗を直列接続することによって印加電圧を異ならせたりトランジスタやダイオードなどの能動素子による電流制限回路を直列に挿入したりして電圧印加の際に前記金属酸化物膜内を貫通する電流量を制御することによって、書き込まれる抵抗値を制御することが可能である。 The voltage application method is not necessarily a pulse voltage. The inventors of the present invention have confirmed through experiments that a write operation can be performed using either direct current or pulse. In the case of Ga-doped ZnO (thickness: 200 nm), it has been confirmed that when a rectangular pulse having a wave height of 2 V and a pulse width of 5 μs is repeatedly applied, a resistance change with a high resistance / low resistance ratio of about 10 occurs. It has been confirmed that a resistance change of about 20 times occurs when writing with a DC voltage of 2 volts. In both cases of direct current and pulse, the resistance change that occurs increases as the applied voltage is increased or the voltage sweep speed is decreased (in the case of a pulse, the pulse width is increased). In addition, in the case of direct current or pulse writing, even if the same voltage or pulse height is used, the applied voltage is varied by connecting resistors in series with the electrodes when the voltage is applied, or the current generated by active elements such as transistors and diodes. The resistance value to be written can be controlled by inserting a limiting circuit in series or controlling the amount of current passing through the metal oxide film when a voltage is applied.
前記金属酸化物膜は、ニッケル酸化物、チタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、イットリウム酸化物、セリウム酸化物、マグネシウム酸化物、亜鉛酸化物、インジウム酸化物、スズ酸化物、タングステン酸化物、ニオブ酸化物、クロム酸化物、マンガン酸化物、アルミニウム酸化物、バナジウム酸化物、コバルト酸化物、または銅酸化物(酸化銅(I)又は酸化銅(II))から選択されるいずれかを主成分とすることが好ましい。なお、「主成分とする」とは、必ずしも化学量論的な組成に限られないことを意味する。 The metal oxide film is nickel oxide, titanium oxide, tantalum oxide, hafnium oxide, zirconium oxide, yttrium oxide, cerium oxide, magnesium oxide, zinc oxide, indium oxide, tin oxide. , Tungsten oxide, niobium oxide, chromium oxide, manganese oxide, aluminum oxide, vanadium oxide, cobalt oxide, or copper oxide (copper oxide (I) or copper oxide (II)) It is preferable that any one of them is a main component. Note that “main component” means that the composition is not necessarily limited to the stoichiometric composition.
なお、金属酸化物膜の種類によっては、成膜直後の状態で低抵抗状態にあるものもある。不純物をドープした金属酸化物膜、例えば、Ga、Al及びInなどの不純物をドープした酸化亜鉛(ZnO)や酸化インジウムスズ(ITO)、Nbをドープした酸化チタン(TiO2)、Nbをドープしたチタン酸ストロンチウム(SrTiO3)などは、成膜直後の状態から低抵抗状態である。このような金属酸化物膜の場合、回路パターンを形成する領域全面にわたり低抵抗化する工程を省略でき、負の直流電圧又はパルス電圧を印加して走査することにより、走査した部分を高抵抗領域とすることもできる。この場合、抵抗や能動素子を用いて回路パターン内に局所的に比抵抗の異なる領域を形成しうることは上記の通りである。 Note that some types of metal oxide films are in a low resistance state immediately after film formation. Impurity doped metal oxide film, for example, zinc oxide (ZnO) or indium tin oxide (ITO) doped with impurities such as Ga, Al and In, Nb doped titanium oxide (TiO 2 ), Nb doped Strontium titanate (SrTiO 3 ) and the like are in a low resistance state immediately after film formation. In the case of such a metal oxide film, the step of reducing the resistance over the entire area where the circuit pattern is to be formed can be omitted, and scanning is performed by applying a negative DC voltage or a pulse voltage so that the scanned portion is a high resistance area. It can also be. In this case, as described above, regions having different specific resistances can be locally formed in the circuit pattern using resistors and active elements.
但し、高抵抗、低抵抗の2つの状態だけを保持する場合は、前記金属酸化物膜は、不純物は添加されていないことが好ましい。なお、ここにいう「不純物」とは、特に酸素欠損によるキャリア濃度を補う作用を有する物質をいう。例えば、ガリウムを添加した亜鉛酸化物を金属酸化物膜に用いた実験では、リセット状態への状態変化が緩やかになることが明らかになっている。この理由は、次のように説明される。ガリウム添加亜鉛酸化物を化学式で記載すると、(Zn1−xGax)O1−δとなる。リセット状態への遷移過程とは、δが0に近づく、すなわち、酸素欠損が修復される過程であることを意味する。このため、酸素欠損濃度が低下するにつれて電流量も小さくなり、ジュール熱が減少する。ジュール熱は電流値の二乗に反比例して急激に減少するため、不純物を添加しない場合にはリセット動作が急激に進行する。ところが、金属酸化物膜に不純物を添加した場合、添加した不純物が残留キャリアとなり、セット状態からリセット状態への遷移が緩やかに進行すると考えられる。回路内にメモリー素子、抵抗素子等を作製する場合においては、抵抗値の微調整を行なう必要があり、必要に応じ不純物を添加することもありうる。 However, when only two states of high resistance and low resistance are maintained, it is preferable that the metal oxide film is not added with impurities. Note that the “impurity” herein refers to a substance that has an effect of supplementing the carrier concentration due to oxygen deficiency. For example, in an experiment using zinc oxide added with gallium as a metal oxide film, it has been clarified that the state change to the reset state becomes gradual. The reason for this is explained as follows. When the gallium-doped zinc oxide is described by a chemical formula, it is (Zn 1-x Ga x ) O 1-δ . The transition process to the reset state means that δ approaches 0, that is, a process in which oxygen deficiency is repaired. For this reason, as the oxygen deficiency concentration decreases, the amount of current also decreases and Joule heat decreases. Since the Joule heat decreases rapidly in inverse proportion to the square of the current value, the reset operation proceeds rapidly when no impurity is added. However, when impurities are added to the metal oxide film, it is considered that the added impurities become residual carriers, and the transition from the set state to the reset state proceeds slowly. When a memory element, a resistance element, or the like is manufactured in a circuit, it is necessary to finely adjust the resistance value, and impurities may be added as necessary.
このように残留キャリアとなる不純物を添加してリセット状態への遷移が緩やかになると特に高抵抗値領域での変化が小さくなる。 In this way, when the impurity which becomes a residual carrier is added and the transition to the reset state becomes gentle, the change particularly in the high resistance value region becomes small.
ガリウムを添加した亜鉛酸化物(Ga:ZnO)に負の電圧を印加してセット状態からリセット状態へ遷移させた場合、不純物(ガリウム)を添加しない場合よりも緩やかに高抵抗化する。
Zinc oxide doped with gallium: Combined transition by applying a negative voltage to the (Ga ZnO) from the set state to the reset state, that slowly turn into higher resistance than without the addition of impurities (gallium).
したがって、例えば抵抗値の状態変化を利用して不揮発性メモリーに適用する場合等には、多数の状態を記憶することで多値化が可能となるといった利点も考えられるが、回路パターンの形成に適用する場合には、むしろ残留キャリアを少なくして急峻にリセット状態側に変化させた方が好都合であると考えられる。 Therefore, for example, in the case of applying to a nonvolatile memory using the state change of the resistance value, there may be an advantage that multi-value can be obtained by storing a large number of states. In the case of application, it is rather advantageous to reduce the residual carriers and make the change to the reset state side abruptly.
前記電極には、コンダクティブ原子間力顕微鏡(C−AFM:Conductive Atomic Force Microscope)に用いられる導電性の探針(カンチレバー)を用いることができる。AFMには、コンタクトモード、ノンコンタクトモード、タッピングモードなどのモードがあるが、AFMを用いるのは表面形状の観察ではなく回路パターンを形成するためであるから、探針の先端と下部電極(すなわち金属酸化物膜の下の導電膜)との間に酸素欠損を生成させるだけの電界を発生させることができれば、電極の先端と金属酸化物とが接触していているか否かは問わない。 The electrode may be a conductive probe (cantilever) used in a conductive atomic force microscope (C-AFM). The AFM has modes such as a contact mode, a non-contact mode, and a tapping mode. Since the AFM is used not for observing the surface shape but for forming a circuit pattern, the tip of the probe and the lower electrode (that is, It does not matter whether or not the tip of the electrode is in contact with the metal oxide as long as an electric field sufficient to generate oxygen vacancies can be generated between the conductive film and the metal oxide film below the metal oxide film.
また、目的とする回路パターンの形状によっては前記電極を多数並べて櫛歯状に構成してもよい。例えば、タッチパネルの行電極或いは列電極の形成には、このような櫛歯状の電極が好ましい。前記基体と前記積層膜との間又は前記積層膜における導電膜と金属酸化物膜との間に軽密着層が形成されていてもよい。この軽密着層は導電性を持つように構成し、軽密着層と電極との間に電圧を印加することで回路パターンを形成してもよい。さらに、前記基体は紫外線を透過する透明部材で構成されると共に、前記導電膜は紫外線照射により高抵抗化する部材で構成され、回路パターンを形成する工程の後、前記基体側から前記導電膜に対して紫外線を照射する工程をさらに有していてもよい。前記紫外線照射により高抵抗化する部材は、有機導電性ポリマーを用いることができる。 Further, depending on the shape of the target circuit pattern, a large number of the electrodes may be arranged in a comb shape. For example, such a comb-like electrode is preferable for forming a row electrode or a column electrode of a touch panel. A light adhesion layer may be formed between the base and the laminated film or between the conductive film and the metal oxide film in the laminated film. The light adhesion layer may be configured to have conductivity, and a circuit pattern may be formed by applying a voltage between the light adhesion layer and the electrode. Further, the base is composed of a transparent member that transmits ultraviolet rays, and the conductive film is composed of a member that increases resistance by ultraviolet irradiation. After the step of forming a circuit pattern, the conductive layer is applied to the conductive film from the base side. On the other hand, you may have further the process of irradiating an ultraviolet-ray. An organic conductive polymer can be used for the member whose resistance is increased by the ultraviolet irradiation.
本発明にかかる第1の電極体は、基体上に接着層を介して金属酸化物が積層され、前記金属酸化物膜は相対的に比抵抗の高い金属酸化物膜内に相対的に比抵抗の低い領域からなる回路パターンが形成されてなることを特徴とする。 In the first electrode body according to the present invention, a metal oxide is laminated on a base via an adhesive layer, and the metal oxide film has a relatively high specific resistance within a metal oxide film having a relatively high specific resistance. A circuit pattern composed of a low area is formed.
本発明にかかる第2の電極体は、基体上に有機ポリマー膜と金属酸化物膜とが積層されてなり、前記金属酸化物膜は相対的に比抵抗の高い金属酸化物膜内に相対的に比抵抗の低い領域からなる回路パターンが形成され、前記有機ポリマー膜は絶縁体で構成されていることを特徴とする。この場合、有機ポリマー膜のシート抵抗値は少なくとも100MΩ/□以上であることが好ましい。 The second electrode body according to the present invention is formed by laminating an organic polymer film and a metal oxide film on a substrate, and the metal oxide film is relatively placed in a metal oxide film having a relatively high specific resistance. A circuit pattern comprising a region having a low specific resistance is formed, and the organic polymer film is formed of an insulator. In this case, the sheet resistance value of the organic polymer film is preferably at least 100 MΩ / □.
上記第1および第2の電極体はいずれも本発明にかかる電極体の製造方法により製造することが可能であり、電極パターンが形成されている金属酸化物膜の表面が面一であり、光学的特性がほぼ均一である。これらの電極体は、基体を透明部材で構成することによりタッチパネルなどの用途に用いることができる。 Both the first and second electrode bodies can be manufactured by the method for manufacturing an electrode body according to the present invention, the surface of the metal oxide film on which the electrode pattern is formed is flush, and optical The mechanical characteristics are almost uniform. These electrode bodies can be used for applications such as a touch panel by constituting the substrate with a transparent member.
本発明にかかる電極体の製造方法によると、フォトリソグラフィ工程では困難な超微細パターンを有する電極体を得ることができる。また、回路パターンが金属酸化物膜内に形成されるため、回路パターンの表面が平坦な面で構成される。したがって、金属酸化物膜を透明部材で構成した場合には、光学特性が均一になる利点がある。 According to the method of manufacturing an electrode body according to the present invention, an electrode body having an ultrafine pattern that is difficult in a photolithography process can be obtained. In addition, since the circuit pattern is formed in the metal oxide film, the surface of the circuit pattern is a flat surface. Therefore, when the metal oxide film is made of a transparent member, there is an advantage that the optical characteristics become uniform.
以下、図面を参照して本発明の実施形態について詳述する。但し、これらの実施形態はいずれも例示であり、本発明についての限定的解釈を与えるものではない。なお、図面において、同一又は対応する部分については同一の符号を付すものとする。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, all of these embodiments are illustrative and do not give a limited interpretation of the present invention. In addition, in drawing, the same code | symbol shall be attached | subjected about the same or corresponding part.
(第1の実施形態)−電極体の構造1−
図1は、第1の実施形態としての電極体の構造を概略的に示す図である。図1(a)は断面図を、図1(b)は斜視図を、それぞれ表している。
First Embodiment-Structure of Electrode Body 1-
FIG. 1 is a diagram schematically showing a structure of an electrode body as a first embodiment. 1A is a cross-sectional view, and FIG. 1B is a perspective view.
図1に示す電極体10は、基体27の表面に、接着層26を介して金属酸化物膜23が形成されている様子を示している。接着層26は基体27と金属酸化物膜23とを絶縁分離しながら固定するための層であり、接着剤を塗布して得られる薄い層である。接着剤を用いることなく電極体と基体を接合できるのであれば接着層26は不要である。
The
この金属酸化物膜23には相対的に電気抵抗が高い領域(高抵抗領域23a)と相対的に電気抵抗が低い領域(低抵抗領域23b)とからなるライン・アンド・スペースが形成されている。高抵抗領域23aと低抵抗領域23bとは、電気的には抵抗値が大きく異なるが、いずれも同一の組成であって光学的特性(反射率、透過率、屈折率など)はほぼ同一である。
The
金属酸化物の薄膜は一般に電圧を印加することにより電気抵抗が変化する性質を有する。このような性質を有する材料として、具体的には、ニッケル酸化物、チタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、イットリウム酸化物、セリウム酸化物、マグネシウム酸化物、亜鉛酸化物、インジウム酸化物、スズ酸化物、タングステン酸化物、ニオブ酸化物、クロム酸化物、マンガン酸化物、アルミニウム酸化物、バナジウム酸化物、コバルト酸化物、または銅酸化物(酸化銅(I)又は酸化銅(II))から選択されるいずれかを主成分とする金属酸化物膜が挙げられる。 Metal oxide thin films generally have the property of changing electrical resistance when a voltage is applied. Specifically, materials having such properties include nickel oxide, titanium oxide, tantalum oxide, hafnium oxide, zirconium oxide, yttrium oxide, cerium oxide, magnesium oxide, zinc oxide, Indium oxide, tin oxide, tungsten oxide, niobium oxide, chromium oxide, manganese oxide, aluminum oxide, vanadium oxide, cobalt oxide, or copper oxide (copper oxide (I) or copper oxide ( II)), and a metal oxide film containing as a main component any of them.
但し、必ずしも化学量論的な組成に限られず、多少の不純物が含まれていてもよい。なおこれらの金属酸化物膜は成膜直後の状態で低抵抗状態にあるものと高抵抗状態にあるものとがあり、不純物を添加することにより低抵抗状態にすることもできる。このため、回路パターンの形成には、高抵抗状態にある金属酸化物膜に電圧を印加して低抵抗領域を形成し回路パターンを形成する方法と、低抵抗状態にある金属酸化物膜に電圧を印加して回路パターン形成領域の除く部分に高抵抗領域を形成する方法とが可能である。 However, it is not necessarily limited to the stoichiometric composition, and some impurities may be contained. Note that these metal oxide films are classified into a low resistance state and a high resistance state immediately after film formation, and can be brought into a low resistance state by adding impurities. For this reason, a circuit pattern is formed by applying a voltage to a metal oxide film in a high resistance state to form a low resistance region to form a circuit pattern, and applying a voltage to the metal oxide film in a low resistance state. Can be applied to form a high resistance region in a portion excluding the circuit pattern formation region.
上述の通り金属酸化物膜23の内部には局所的にフィラメント状の電流パスが形成されることで高抵抗領域23aである金属酸化物膜23に低抵抗領域23bが形成されている。そして、低抵抗領域23bが回路パターンとしての配線として機能する。抵抗変化はフィラメント内で生じるものと考えられ、フィラメントの形状が不明確であるため、抵抗率を直接計測することは困難であるが、高抵抗領域23aと低抵抗領域23bとの抵抗比は少なくとも10倍以上である。
As described above, a low-
基体27は、例えば絶縁性のフィルムであり電極体10を固定する役割を果たすものである。電極体10を例えばタッチパネルの透明電極として用いる場合には、基体27は透明である必要がある。一方、単に微細な回路パターンを有する電極体として用いる場合には、必ずしも透明である必要はない。基体27は、電極体10を接着剤等で固定しうるものであれば、ガラス基板、酸化物基板、プラスチック基板、プラスチックフィルムなど、どのような材質であってもよい。
The
図1に示す電極体10はいわば配線が絶縁膜に埋め込まれたような状態となっており、表面が平坦であるため、光学的特性がほぼ均一となる。なお、「光学的特性が均一」とは、低抵抗領域(配線として機能する部分)と高抵抗部分(絶縁膜として機能する部分)とで光学的特性が変わらないという意味である。
The
(第2の実施形態)−電極体の製造方法1−
次に、第1の実施形態で示した電極体の製造方法について図2乃至図4を参照して説明する。
(Second Embodiment) -Electrode Body Manufacturing Method 1-
Next, the manufacturing method of the electrode body shown in the first embodiment will be described with reference to FIGS.
図4は、図1の構成の電極体の製造手順を示す図である。製造手順は大きくステップSa1〜Sa9の各ステップに分けられる。図2(a)〜図2(d)は、図4のステップSa1〜Sa4に対応する工程断面図であり、図3(e)〜図3(i)は、図4のステップSa5〜Sa9に対応する工程断面図である。 FIG. 4 is a diagram showing a manufacturing procedure of the electrode body having the configuration shown in FIG. The manufacturing procedure is roughly divided into steps Sa1 to Sa9. 2A to 2D are process cross-sectional views corresponding to steps Sa1 to Sa4 in FIG. 4, and FIGS. 3E to 3I correspond to steps Sa5 to Sa9 in FIG. It is process sectional drawing corresponding.
最初のステップSa1では、電極体を支持するための第1の基体21を用意する(図2(a))。基体21としては、ガラス基板、酸化物基板、プラスチック基板、プラスチックフィルム等を用いることができる。例えば、基体21は、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、不純物を添加したチタン酸化物(TiO2)、不純物を添加したチタン酸ストロンチウム(STO)、カーボン(C)などから選択される部材で構成されていてもよい。或いは、前記基体は、ポリエチレンナフタレート(PEN)、ポリエチレンテレフタレート(PET)、ポリエーテルサルフォン(PES)、ポリエーテルエーテルケトン(PEEK)、ポリカーボネート(PC)、ポリプロピレン(PP)、ポリアミド(PA)、ポリアクリル(PAC)、エポキシ樹脂、フェノール樹脂、脂肪族環状ポリオレフィン、ノルボルネン系の熱可塑性透明樹脂などの可撓性樹脂フィルムやこれら2種以上の積層体からなるフィルムであってもよい。
In the first step Sa1, a
基体21は回路パターンを有する電極体を形成するための支持部材となるものである。しかし、電極体に回路パターンを形成した後で電極体と分離するため、透明電極体を製造する場合であっても、必ずしも透明である必要もない。例えば、基体21は金属や半導体等の基板を用いてもよい。
The
次のステップSa2では、基体21の表面に軽密着層25を形成する(図2(b))。軽密着層25は例えばワックスやシリコーンなどで構成され、上層と下層(ここでは基体21)とを分離させるための分離層(剥離層)としての作用を有するものが用いられる。場合により、軽密着層25に導電性を付与し、電極として用いることもできる。なお、このワックスやシリコーンを塗布するステップSa2は、次のステップSa3(導電膜22の形成工程)と順序を入れ替えてもよい。
In the next step Sa2, a
次のステップSa3では、軽密着層25の表面に導電膜22を形成する(図2(c))。導電膜22は、イリジウム(Ir)、白金(Pt)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、金(Au)、クロム(Cr)、ニッケル(Ni)、銅(Cu)、アルミニウム(Al)などの単体金属或いはこれらの合金からなるもの、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、チタン酸化物にニオブを添加したニオブ添加酸化チタン(Nb:TiO2)など、導電性を有する膜であればよい。また、金属に限らず、有機導電性ポリマー、炭素層などでもよい。成膜方法や膜厚は特に限定されず、スパッタリング法や真空蒸着法等、既知の成膜方法、成膜条件を用いることができる。
In the next step Sa3, the
次のステップSa4では、導電膜22の表面に例えば厚さ約50nmの金属酸化物膜23を形成する(図2(d))。金属酸化物膜23は、ニッケル酸化物、チタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、イットリウム酸化物、セリウム酸化物、マグネシウム酸化物、亜鉛酸化物、インジウム酸化物、スズ酸化物、タングステン酸化物、ニオブ酸化物、クロム酸化物、マンガン酸化物、アルミニウム酸化物、バナジウム酸化物、コバルト酸化物、または銅酸化物(酸化銅(I)又は酸化銅(II))から選択されるいずれかを主成分とするものが好ましい。
In the next step Sa4, a
スパッタリング法を用いる場合の条件としては、例えば、ニッケル酸化物を形成する場合、酸素とアルゴンの混合ガス中で、圧力0.1Pa、基板温度を室温としてNiをターゲット金属としてスパッタリングすることによりニッケル酸化物を形成することができる。 As a condition when using the sputtering method, for example, when nickel oxide is formed, nickel oxidation is performed by sputtering with Ni as a target metal at a pressure of 0.1 Pa, a substrate temperature at room temperature in a mixed gas of oxygen and argon. Things can be formed.
次のステップSa5では、金属酸化物膜23の表面に電極40を接触乃至所定の距離まで近づけることで回路パターンを形成する(図3(e))。電極40は電源装置50に接続されており、導電膜22と電極40との間に直流電圧を印加できるように構成され、金属酸化物膜23に対して電極40を走査できるように構成されている。これを実現することに適した装置としては、具体的には、電流と原子間力を同時に測定しうるコンダクティブ原子間力顕微鏡(C−AFM)を用いることができる。これに代えてトンネル電流を測定する走査型トンネル顕微鏡(STM)などを用いてもよい。これらはいずれも電極として導電性のカンチレバーが用いられており、計測対象の凹凸形状と同時に電流像を得ることができる測定装置として知られているが、これらの装置を利用することで金属酸化物膜に極めて微細な回路パターンを形成することが可能となる。
In the next step Sa5, a circuit pattern is formed by bringing the
なお、電極40の形状は、作成する回路パターンに応じて適宜変更してもよい。例えば、細いパターンには先端径が細い電極を、太いパターンには太い電極を使用する。複数のラインを形成する場合は製造効率を高めるため針状の電極を並べて櫛歯状に構成してもよい。
Note that the shape of the
特に、電圧の印加前すなわち書込み動作前の状態の金属酸化物膜が低抵抗膜であり、書込みによって高抵抗に変化させて行く場合には先端の太い針状の電極を用いることや広い面積の電極を接触させて一度に太いパターンや広い面積のパターンを得ることが可能であると考えられる。この理由は、低抵抗から高抵抗に状態を変化させる場合には、電極40や電極の接触面により電圧がかかり易い状態になって行くからである。抵抗変化の生じ易さには場所依存があるが、太いプローブを接触させても変化が生じやすい領域から先に高抵抗化が進み、まだ低抵抗に留まっている領域により電圧がかかり易くなって、全面高抵抗化するまで抵抗変化が続くと期待できる。逆に、高抵抗膜を低抵抗化させる場合には一部が低抵抗化すると電流がそこを集中的に流れ、他の接触面に電圧がかかりにくくなってしまうため、太いパターンを得るには細いプローブを繰り返し使用する必要がある。但し、抵抗の変化は可逆変化であるため、書き込み前の金属酸化物膜が高抵抗膜であってもいったん低抵抗化したのち回路パターン以外の部分を高抵抗化してもよい。
In particular, the metal oxide film in a state before voltage application, that is, before the write operation is a low resistance film, and when the resistance is changed to high resistance by writing, a thick needle-like electrode is used or a large area of the electrode is used. It is considered possible to obtain a thick pattern or a wide area pattern at a time by bringing the electrodes into contact with each other. The reason for this is that when the state is changed from low resistance to high resistance, a voltage is likely to be applied to the
電圧を印加する際には、直流電圧又はパルス電圧を印加する。印加バイアス条件としては例えば膜厚50nmのニッケル酸化物に対して9Vとする。金属酸化物の膜厚が薄くなればより低い電圧で金属抵抗を変化させることができる。また、電極40の走査速度は10μm/sとする。書込みが終わると回路パターンが形成される(図3(f))。
When applying a voltage, a DC voltage or a pulse voltage is applied. The applied bias condition is, for example, 9 V for nickel oxide having a thickness of 50 nm. If the thickness of the metal oxide is reduced, the metal resistance can be changed at a lower voltage. The scanning speed of the
次のステップSa6では、回路パターンを形成した金属酸化物膜23の表面全面に接着剤を塗布することにより接着層26を形成しさらに接着層26の上に第2の基体27を貼り付ける(図3(g))。
In the next step Sa6, the
次のステップSa7では、ステップSa2で形成した軽密着層25を境に(第2の基体27/接着層26/金属酸化物膜23/導電膜22)と、第1の基体21とを分離する(図3(h))。このステップにより、第1の基体21に固定されていた金属酸化物膜23が第2の基体27に転写される。第2の基体27の材質は、第1の基体21と同様のものを用いることができる。但し、タッチパネルなどに利用するために透明電極体とする場合は、基体27が透明である必要がある。
In the next step Sa7, the
次のステップSa8では、導電膜22を除去する(図3(i))。導電膜22は、金属酸化物膜23に回路パターンを形成する際に電圧を印加するために必要であるが、電極体として用いるためには回路パターンの形成後に除去する必要がある。なぜなら、導電膜22によって回路パターンの配線(低抵抗領域)が短絡してしまうためである。
In the next step Sa8, the
導電膜22の除去方法は、導電膜の種類や膜厚に応じて適宜選択すればよい。例えば、導電膜22が金属膜である場合には、Arプラズマによるドライエッチングにより除去する方法が挙げられる。金属酸化物膜23及び第2の基体27とのエッチング選択性が確保できるものであればウエットエッチングでも可能である。導電膜22が有機導電性ポリマーなどの有機材料である場合には有機溶剤で洗浄剥離することができる。導電膜22が炭素である場合には酸素雰囲気下での加熱等により除去することができる。
The method for removing the
以上のステップSa1〜Sa8の各工程を順次実施することで図1に示すような回路パターンを有する電極体10を得る(ステップSa9)。
The
なお、ステップSa2(軽密着層25の形成工程)とステップSa3(導電膜22の形成工程)とを入れ替えた場合、軽密着層25の位置が(第2の基体27/接着層26/金属酸化物膜23)と、(導電膜22/第1の基体21)との境界に位置するため、この領域で両者を分離する。こうすると、ステップSa8(導電膜22の除去工程)を省略することができる。この場合、軽密着層が導電性を持つように構成し、軽密着層25と電極40との間に電圧を印加することで回路パターンを形成してもよい。
In addition, when step Sa2 (formation process of the light adhesion layer 25) and step Sa3 (formation process of the electrically conductive film 22) are interchanged, the position of the
(第3の実施形態)−電極体の構造2−
図5は、第3の実施形態としての電極体の構造を概略的に示す図である。図5(a)は断面図を、図5(b)は斜視図を、それぞれ表している。
(Third embodiment) -Structure of electrode body2-
FIG. 5 is a diagram schematically showing the structure of the electrode body as the third embodiment. FIG. 5A shows a cross-sectional view, and FIG. 5B shows a perspective view.
図5に示す電極体20は、基体21の表面に、絶縁体である絶縁膜22Aを介して金属酸化物膜23が形成されている様子を示している。
The
第1の実施形態同様に、この金属酸化物膜23には相対的に電気抵抗が高い領域(高抵抗領域23a)と相対的に電気抵抗が低い領域(低抵抗領域23b)とからなるライン・アンド・スペースが形成されている。高抵抗領域23aと低抵抗領域23bとは、電気的には抵抗値が大きく異なるが、いずれも同一の組成であって光学的特性(反射率、透過率、屈折率など)は一切変わらない。
Similar to the first embodiment, the
金属酸化物の薄膜は一般に電圧を印加することにより電気抵抗が変化する性質を有する。このような性質を有する材料として、具体的には、ニッケル酸化物、チタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、イットリウム酸化物、セリウム酸化物、マグネシウム酸化物、亜鉛酸化物、インジウム酸化物、スズ酸化物、タングステン酸化物、ニオブ酸化物、クロム酸化物、マンガン酸化物、アルミニウム酸化物、バナジウム酸化物、コバルト酸化物、または銅酸化物(酸化銅(I)又は酸化銅(II))から選択されるいずれかを主成分とする金属酸化物膜が挙げられる。但し、必ずしも化学量論的な組成に限られず、多少の不純物が含まれていてもよい。 Metal oxide thin films generally have the property of changing electrical resistance when a voltage is applied. Specifically, materials having such properties include nickel oxide, titanium oxide, tantalum oxide, hafnium oxide, zirconium oxide, yttrium oxide, cerium oxide, magnesium oxide, zinc oxide, Indium oxide, tin oxide, tungsten oxide, niobium oxide, chromium oxide, manganese oxide, aluminum oxide, vanadium oxide, cobalt oxide, or copper oxide (copper oxide (I) or copper oxide ( II)), and a metal oxide film containing as a main component any of them. However, it is not necessarily limited to the stoichiometric composition, and some impurities may be contained.
基体21は、例えば絶縁性のフィルムであり電極体20を固定する役割を果たすものである。電極体20を例えばタッチパネルの透明電極として用いる場合には、基体21は透明である必要がある。一方、単に微細な回路パターンを有する電極体として用いる場合には、必ずしも透明である必要はない。基体21は、絶縁膜22Aと電極体20の積層膜を固定しうるものであれば、ガラス基板、酸化物基板、プラスチック基板、プラスチックフィルムなど、どのような材質であってもよい。
The
図5に示す電極体20はいわば配線が絶縁膜に埋め込まれたような状態となっており、表面が平坦であるため、光学的特性がほぼ均一となる。
The
(第4の実施形態)−電極体の製造方法2−
次に、第3の実施形態で示した電極体の製造方法について図6乃至図8を参照して説明する。
(Fourth Embodiment) -Method 2 for Producing Electrode Body2-
Next, a manufacturing method of the electrode body shown in the third embodiment will be described with reference to FIGS.
図8は、図5の構成の電極体の製造手順を示す図である。製造手順は大きくステップSb1〜Sb6の各ステップに分けられる。図6(a)〜図6(d)は、図4のステップSb1〜Sb4に対応する工程断面図であり、図7(e)〜図7(f)は、図4のステップSa5〜Sa6に対応する工程断面図である。 FIG. 8 is a diagram showing a manufacturing procedure of the electrode body configured as shown in FIG. The manufacturing procedure is roughly divided into steps Sb1 to Sb6. 6A to 6D are process cross-sectional views corresponding to steps Sb1 to Sb4 in FIG. 4, and FIGS. 7E to 7F correspond to steps Sa5 to Sa6 in FIG. It is process sectional drawing corresponding.
最初のステップSb1では、電極体を支持するための基体21を用意する(図6(a))。
基体21としては、ガラス基板、酸化物基板、プラスチック基板、プラスチックフィルム
等の透明な部材からなることが好ましい。或いは、前記基体は、ポリエチレンナフタレート(PEN)、ポリエチレンテレフタレート(PET)、ポリエーテルサルフォン(PES)、ポリエーテルエーテルケトン(PEEK)、ポリカーボネート(PC)、ポリプロピレン(PP)、ポリアミド(PA)、ポリアクリル(PAC)、エポキシ樹脂、フェノール樹脂、脂肪族環状ポリオレフィン、ノルボルネン系の熱可塑性透明樹脂などの可撓性樹脂フィルムやこれら2種以上の積層体からなるフィルムであってもよい。
In the first step Sb1, a
The
基体21は回路パターンを有する電極体を形成するための支持部材となるものである。そのため、基体21は目的とする電極体の用途に応じて適切な部材を選択することが必要である。例えば、タッチパネルに用いられる透明電極としての用途として用いる場合には、基体21には透明な部材を選択する。
The
次のステップSb2では、基体21の表面に導電膜22を形成する(図6(b))。この導電膜22は次工程(ステップSb3)で形成する金属酸化物膜23に回路パターンを形成するための電極として機能させるためのものであると共に、最終的には高抵抗化することによって導電性を失わせることも必要となる。
In the next step Sb2, a
このような要求を満たす導電膜22としては、有機導電性ポリマーが好ましい。有機導電性ポリマーの膜は成膜後の通常状態では導電性を有するが、紫外線を照射することにより高抵抗化し、絶縁膜となるからである。有機導電性ポリマーとしては、特に、ポリチオフェン系導電性ポリマー(例えば、ナガセケムテックス株式会社製のデナトロン(登録商標))、ポリアニリン系導電性ポリマー等が好ましい。なお、有機導電性ポリマーの膜は、バーコート法、グラビアコート法、ディップコート法、スピンコート法等の既知の塗布法により形成することができる。
As the
但し、紫外線照射以外の方法により、事後的に導電膜のみ(すなわち金属酸化物膜23に形成される回路パターンとなる低抵抗領域を除く部分)を選択的に高抵抗化させることができれば、導電膜22の材質は、有機導電性ポリマーに限られない。
However, if it is possible to selectively increase the resistance of only the conductive film (that is, the portion excluding the low-resistance region serving as the circuit pattern formed on the metal oxide film 23) by a method other than ultraviolet irradiation, the conductive film The material of the
次のステップSb3では、導電膜22の表面に例えば厚さ約50nmの金属酸化物膜23を形成する(図6(c))。金属酸化物膜23は、ニッケル酸化物、チタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、イットリウム酸化物、セリウム酸化物、マグネシウム酸化物、亜鉛酸化物、インジウム酸化物、スズ酸化物、タングステン酸化物、ニオブ酸化物、クロム酸化物、マンガン酸化物、アルミニウム酸化物、バナジウム酸化物、コバルト酸化物、または銅酸化物(酸化銅(I)又は酸化銅(II))から選択されるいずれかを主成分とするものが好ましい。
In the next step Sb3, a
スパッタリング法を用いる場合の条件としては、例えば、ニッケル酸化物を形成する場合、酸素とアルゴンの混合ガス中で、圧力0.1Pa、基板温度を室温としてNiをターゲット金属としてスパッタリングすることによりニッケル酸化物を形成することができる。 As a condition when using the sputtering method, for example, when nickel oxide is formed, nickel oxidation is performed by sputtering with Ni as a target metal at a pressure of 0.1 Pa, a substrate temperature at room temperature in a mixed gas of oxygen and argon. Things can be formed.
次のステップSb4では、金属酸化物膜23の表面に電極40を接触乃至所定の距離まで近づける(図6(d))。電極40は電源装置50に接続されており、導電膜22と電極40との間に直流電圧を印加できるように構成され、金属酸化物膜23に対して電極40を走査できるように構成されている。これを実現することに適した装置としては、具体的には、電流と原子間力を同時に測定しうるコンダクティブ原子間力顕微鏡(C−AFM)を用いることができる。これに代えてトンネル電流を測定する走査型トンネル顕微鏡(STM)などを用いてもよい。これらはいずれも電極として導電性のカンチレバーが用いられており、計測対象の凹凸形状と同時に電流像を得ることができる測定装置として知られているが、この装置を利用することで金属酸化物膜に極めて微細な回路パターンを形成することが可能となる。
In the next step Sb4, the
なお、電極40の形状は、作成する回路パターンに応じて適宜変更してもよい。例えば、細いパターンには先端径が細い電極を、太いパターンには太い電極を使用する。複数のラインを形成する場合は製造効率を高めるため針状の電極を並べて櫛歯状に構成してもよい。
Note that the shape of the
電圧を印加する際には、直流電圧を印加する。印加バイアス条件としては例えば膜厚50nmのニッケル酸化物に対して9Vとする。金属酸化物の膜厚が薄くなればより低い電圧で金属抵抗を変化させることができる。また、電極40の走査速度は例えば10μm/sとする。書込みが終わると回路パターンが形成される(図7(e))。
When applying a voltage, a DC voltage is applied. The applied bias condition is, for example, 9 V for nickel oxide having a thickness of 50 nm. If the thickness of the metal oxide is reduced, the metal resistance can be changed at a lower voltage. Further, the scanning speed of the
次のステップSb5では、回路パターンを形成した金属酸化物膜23の裏面すなわち基体21側から全面に紫外線を照射する。これにより導電膜22の導電性が失われて絶縁膜22Aとなる(図7(f))。
In the next step Sb5, the entire surface is irradiated with ultraviolet rays from the back surface of the
以上のステップSb1〜Sb5の各工程を順次実施することで図1に示すような回路パターンを有する電極体10を得る(ステップSb6)。
The
次に、第1の実施形態で説明した電極体を適用したタッチパネルについて説明する。 Next, a touch panel to which the electrode body described in the first embodiment is applied will be described.
−マトリクス抵抗膜方式−
図9は、マトリクス抵抗方式のタッチパネルの構成図であり、(a)は平面図、(b)は(a)のX1−X1線で切断した断面図を示している。タッチパネル200の基本構成は図1に示すようなシート状に構成されたラインアンドスペースの回路パターンを有する電極体10を2枚、マトリクス状(格子状)に配置し、電極体10の回路パターン同士が接触しないようにスペーサー30により空隙Gを確保しながら互いに向かい合わせに貼りつけられてなる。
-Matrix resistive film method-
9A and 9B are configuration diagrams of a matrix resistance type touch panel, in which FIG. 9A is a plan view and FIG. 9B is a cross-sectional view taken along line X1-X1 in FIG. The basic configuration of the
電極体10の製造方法は第2の実施形態で説明した各ステップを用いることができる。この場合、第1の基体21としてポリエチレンテレフタレート(PET)、軽密着層25としてワックス、導電膜22としてアルミニウム、金属酸化物膜23としてニッケル酸化物(NiO)、第2の基体27として例えば膜厚125μmのポリエチレンナフタレート(PEN)などの透明な部材をそれぞれ用いることができる。
The manufacturing method of the
画面に指やペンが触れていない状態では空隙Gにより上側の電極体の回路パターンと下側の電極体の回路パターンとは接触しないのに対し、指やペンなどで触れた状態では、指やペンが触れた位置では上側の電極体と下側の電極体の回路パターンが接触して導通し、導通部分を認識することで指やペンが触れた位置を特定することができる。 When the finger or pen is not touching the screen, the circuit pattern of the upper electrode body is not in contact with the circuit pattern of the lower electrode body due to the gap G, whereas when the finger or pen is touching the screen, At the position touched by the pen, the circuit pattern of the upper electrode body and the lower electrode body come into contact with each other, and the position touched by the finger or the pen can be specified by recognizing the conductive portion.
このタッチパネルに用いられる電極体10は、極めて微細な回路パターンを有することができるため、解像度を高めることができる利点がある。さらに、回路パターンの表面に段差がなく平坦であるために光学的特性がほぼ均一であるという利点がある。
Since the
−投影型静電容量方式−
図10は、投影型静電容量方式のタッチパネルの構成図であり、(a)は平面図、(b)は(a)のX2−X2線で切断した断面図を示している。タッチパネル201の基本構成は図1に示すようなシート状に構成されたラインアンドスペースの回路パターンを有する電極体10を2枚、マトリクス状(格子状)に配置し、電極体10の回路パターン同士が接触しないように絶縁基板31を介在させながら互いに向かい合わせに貼りつけられてなる。
-Projected capacitive method-
10A and 10B are configuration diagrams of a projected capacitive touch panel, where FIG. 10A is a plan view and FIG. 10B is a cross-sectional view taken along line X2-X2 in FIG. The basic configuration of the
電極体10の製造方法については本実施例のマトリクス抵抗膜方式と同様の方法を用いることができる。
As a manufacturing method of the
通常画面に指やペンが触れていなければ絶縁基板31により上側の電極体の回路パターンと下側の電極体の回路パターンとは一定距離を保持されるため一定の静電容量となるが指やペンが触れた部分では静電容量が変化する。したがって、静電容量が変化した部分を認識することで指やペンが触れた位置を特定することができる。
Normally, if the finger or pen is not touching the screen, the circuit pattern of the upper electrode body and the circuit pattern of the lower electrode body are held at a certain distance by the insulating
このタッチパネルに用いられる電極体10は、極めて微細な回路パターンを有することができるため、解像度を高めることができる利点がある。さらに、回路パターンの表面に段差がなく平坦であるために光学的特性がほぼ均一であるという利点がある。
Since the
次に、第3の実施形態で説明した電極体を適用したタッチパネルについて説明する。 Next, a touch panel to which the electrode body described in the third embodiment is applied will be described.
−マトリクス抵抗膜方式−
図11は、マトリクス抵抗方式のタッチパネルの構成図であり、(a)は平面図、(b)は(a)のY1−Y1線で切断した断面図を示している。タッチパネル202の基本構成は図5に示すようなシート状に構成されたラインアンドスペースの回路パターンを有する電極体20を2枚、マトリクス状(格子状)に配置し、電極体20の回路パターン同士が接触しないようにスペーサー30により空隙Gを確保しながら互いに向かい合わせに貼りつけられてなる。
-Matrix resistive film method-
11A and 11B are configuration diagrams of a matrix resistance touch panel, where FIG. 11A is a plan view and FIG. 11B is a cross-sectional view taken along line Y1-Y1 in FIG. The basic configuration of the
電極体20の製造方法は第4の実施形態で説明した各ステップを用いることができる。この場合、基体21としてポリエチレンナフタレート(PEN)、基体21上に形成する導電膜22としては、紫外線照射により高抵抗化する部材として有機導電性ポリマー、具体的には、ナガセケムテックス株式会社製のデナトロン(登録商標)などを用いることができる。紫外線照射後この導電膜22は絶縁膜22Aとなる。金属酸化物膜23としてニッケル酸化物(NiO)を用いることができる。
The manufacturing method of the
画面に指やペンが触れていない状態では空隙Gにより上側の電極体の回路パターンと下側の電極体の回路パターンとは接触しないのに対し、指やペンなどで触れた状態では、指やペンが触れた位置では上側の電極体と下側の電極体の回路パターンが接触して導通し、導通部分を認識することで指やペンが触れた位置を特定することができる。 When the finger or pen is not touching the screen, the circuit pattern of the upper electrode body is not in contact with the circuit pattern of the lower electrode body due to the gap G, whereas when the finger or pen is touching the screen, At the position touched by the pen, the circuit pattern of the upper electrode body and the lower electrode body come into contact with each other, and the position touched by the finger or the pen can be specified by recognizing the conductive portion.
このタッチパネルに用いられる電極体20は、極めて微細な回路パターンを有することができるため、解像度を高めることができる利点がある。さらに、回路パターンの表面に段差がなく平坦であるために光学的特性がほぼ均一であるという利点がある。
Since the
−投影型静電容量方式−
図12は、投影型静電容量方式のタッチパネルの構成図であり、(a)は平面図、(b)は(a)のY2−Y2線で切断した断面図を示している。タッチパネル203の基本構成は図5に示すようなシート状に構成されたラインアンドスペースの回路パターンを有する電極体20を2枚、マトリクス状(格子状)に配置し、電極体20の回路パターン同士が接触しないように絶縁基板31を介在させながら互いに向かい合わせに貼りつけられてなる。
-Projected capacitive method-
12A and 12B are configuration diagrams of a projected capacitive touch panel, where FIG. 12A is a plan view and FIG. 12B is a cross-sectional view taken along line Y2-Y2 of FIG. The basic configuration of the
電極体20の製造方法については本実施例のマトリクス抵抗膜方式と同様の方法を用いることができる。
As a manufacturing method of the
通常画面に指やペンが触れていなければ絶縁基板31により上側の電極体の回路パターンと下側の電極体の回路パターンとは一定距離を保持されるため一定の静電容量となるが指やペンが触れた部分では静電容量が変化する。したがって、静電容量が変化した部分を
認識することで指やペンが触れた位置を特定することができる。
Normally, if the finger or pen is not touching the screen, the circuit pattern of the upper electrode body and the circuit pattern of the lower electrode body are held at a certain distance by the insulating
このタッチパネルに用いられる電極体20は、極めて微細な回路パターンを有することができるため、解像度を高めることができる利点がある。さらに、回路パターンの表面に段差がなく平坦であるために光学的特性がほぼ均一であるという利点がある。
Since the
本発明によれば、比較的簡易な方法で従来困難であった超微細回路パターンを形成することができ、様々な技術分野、例えば、微細回路やタッチパネル電極などに用いられる電極体とその製造方法を提供するものとして、産業上の利用可能性はきわめて大きい。 According to the present invention, it is possible to form an ultrafine circuit pattern, which has been difficult in the past by a relatively simple method, and in various technical fields such as a fine circuit and a touch panel electrode, and a manufacturing method thereof. As such, the industrial applicability is extremely large.
10、20 電極体
21 (第1の)基体
22 導電膜
22A 絶縁膜
23 金属酸化物膜
23a 高抵抗領域
23b 低抵抗領域
25 軽密着層
26 接着層
27 (第2の)基体
40 電極
50 電源装置
200〜203 タッチパネル
10, 20 Electrode body 21 (first)
Claims (18)
An electrode is brought into contact with or brought close to a predetermined distance to the metal oxide film on the substrate having a laminated film on which the conductive film and the metal oxide film are formed in this order. In this state, the electrode and the conductive film and a step of forming a circuit pattern by locally changing the relative position changing the specific resistance of the metal oxide film between the front Symbol electrode and the metal oxide film together when a voltage is applied between the A method for manufacturing an electrode body, wherein the voltage generates an electric field necessary and sufficient to move oxygen contained in the metal oxide film as oxygen ions. Method.
正の直流電圧又は正のパルス電圧からなる正の電圧を前記金属酸化物膜に印加することにより相対的に低抵抗化する工程と、
負の直流電圧又は負のパルス電圧からなる負の電圧を前記金属酸化物膜に印加することにより相対的に高抵抗化する工程とのいずれか一方又は双方を含むことを特徴とする請求項1又は2記載の電極体の製造方法。 In the step of forming the circuit pattern, the step of locally changing the specific resistance of the metal oxide film includes:
A relatively low resistance step by applying a positive voltage comprising a positive DC voltage or a positive pulse voltage to the metal oxide film;
2. The method according to claim 1, comprising either or both of a step of relatively increasing the resistance by applying a negative voltage comprising a negative DC voltage or a negative pulse voltage to the metal oxide film. Or the manufacturing method of the electrode body of 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010195296A JP5462113B2 (en) | 2010-09-01 | 2010-09-01 | ELECTRODE BODY HAVING CIRCUIT PATTERN AND METHOD FOR MANUFACTURING THE SAME |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010195296A JP5462113B2 (en) | 2010-09-01 | 2010-09-01 | ELECTRODE BODY HAVING CIRCUIT PATTERN AND METHOD FOR MANUFACTURING THE SAME |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012053646A JP2012053646A (en) | 2012-03-15 |
JP5462113B2 true JP5462113B2 (en) | 2014-04-02 |
Family
ID=45906894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010195296A Expired - Fee Related JP5462113B2 (en) | 2010-09-01 | 2010-09-01 | ELECTRODE BODY HAVING CIRCUIT PATTERN AND METHOD FOR MANUFACTURING THE SAME |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5462113B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013097877A (en) * | 2011-10-28 | 2013-05-20 | Polymatech Co Ltd | Transparent conductive substrate and electrostatic sensor and electronic device having transparent conductive substrate |
JP2014116283A (en) * | 2012-11-15 | 2014-06-26 | Sumitomo Heavy Ind Ltd | Method for manufacturing organic el element, and organic el element |
WO2014149023A1 (en) | 2013-03-15 | 2014-09-25 | Rinand Solutions Llc | Force sensing of inputs through strain analysis |
JP5925814B2 (en) * | 2014-01-07 | 2016-05-25 | 日本航空電子工業株式会社 | Method for producing an electronic device, electronic device |
AU2015100011B4 (en) | 2014-01-13 | 2015-07-16 | Apple Inc. | Temperature compensating transparent force sensor |
JP6504497B2 (en) * | 2015-03-04 | 2019-04-24 | 株式会社アルバック | Touch panel and transparent conductive substrate |
CN104835555B (en) * | 2015-05-13 | 2017-09-15 | 南京邮电大学 | A kind of preparation method of pattern metal transparent conductive film |
US9612170B2 (en) * | 2015-07-21 | 2017-04-04 | Apple Inc. | Transparent strain sensors in an electronic device |
US10209830B2 (en) | 2016-03-31 | 2019-02-19 | Apple Inc. | Electronic device having direction-dependent strain elements |
KR101843116B1 (en) * | 2017-03-23 | 2018-03-28 | 한국세라믹기술원 | Resistive thin film for Bolometer, and method of manufacturing bolometer using the same |
US10444091B2 (en) | 2017-04-11 | 2019-10-15 | Apple Inc. | Row column architecture for strain sensing |
US10782818B2 (en) | 2018-08-29 | 2020-09-22 | Apple Inc. | Load cell array for detection of force input to an electronic device enclosure |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05341297A (en) * | 1992-06-10 | 1993-12-24 | Idemitsu Kosan Co Ltd | Method and device for forming electrode pattern |
JPH10242141A (en) * | 1997-03-03 | 1998-09-11 | Matsushita Electric Ind Co Ltd | Device and method for forming fine oxide film pattern |
JP3813009B2 (en) * | 1997-11-13 | 2006-08-23 | 三井化学株式会社 | Transparent electrode substrate |
JP2007335472A (en) * | 2006-06-12 | 2007-12-27 | Nippon Telegr & Teleph Corp <Ntt> | Metal oxide element and manufacturing method thereof |
JP2008293129A (en) * | 2007-05-22 | 2008-12-04 | Tokai Rubber Ind Ltd | Touch panel |
JP4914317B2 (en) * | 2007-09-14 | 2012-04-11 | グンゼ株式会社 | Touch panel device. |
-
2010
- 2010-09-01 JP JP2010195296A patent/JP5462113B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012053646A (en) | 2012-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5462113B2 (en) | ELECTRODE BODY HAVING CIRCUIT PATTERN AND METHOD FOR MANUFACTURING THE SAME | |
US9887352B2 (en) | Sensing device and method of production thereof | |
Rehman et al. | Decade of 2D-materials-based RRAM devices: a review | |
Akinaga et al. | Resistive random access memory (ReRAM) based on metal oxides | |
KR100718155B1 (en) | Non-volatile memory device using two oxide layer | |
Ji et al. | Integrated one diode–one resistor architecture in nanopillar SiO x resistive switching memory by nanosphere lithography | |
Lee et al. | Electrical manipulation of nanofilaments in transition-metal oxides for resistance-based memory | |
US8426841B2 (en) | Transparent memory for transparent electronic device | |
US10460804B2 (en) | Voltage-controlled resistive devices | |
Kim et al. | All solution-processed, fully transparent resistive memory devices | |
Qi et al. | Effect of electrode area on resistive switching behavior in translucent solution-processed AlOx based memory device | |
Patil et al. | Binary metal oxide-based resistive switching memory devices: A status review | |
JP2008306157A (en) | Variable resistive element and method for manufacturing the same, and nonvolatile semiconductor storage device | |
Kumar et al. | Experimental study for selection of electrode material for ZnO‐based memristors | |
US8542518B2 (en) | Photo-responsive memory resistor and method of operation | |
Jang et al. | Effect of electrode material on resistive switching memory behavior of solution-processed resistive switches: Realization of robust multi-level cells | |
Chandrasekaran et al. | The impact of TiW barrier layer thickness dependent transition from electro-chemical metallization memory to valence change memory in ZrO2-based resistive switching random access memory devices | |
Akinaga et al. | ReRAM technology; challenges and prospects | |
Baek et al. | Nonvolatile memory devices prepared from sol–gel derived niobium pentoxide films | |
CN103050622B (en) | Memristor based on argentum-indium-antimony-tellurium (AgInSbTe) sulfur compounds and preparation method thereof | |
Deleruyelle et al. | Ge2Sb2Te5 layer used as solid electrolyte in conductive-bridge memory devices fabricated on flexible substrate | |
Chuang et al. | Negative differential resistance behavior and memory effect in laterally bridged ZnO nanorods grown by hydrothermal method | |
Delfag et al. | Sinter-free inkjet-printed PEDOT: PSS/WO3/PEDOT: PSS flexible valency change memory | |
Park et al. | Multiple switching modes of NiO x Memristors for memory-driven multifunctional device applications | |
Huang et al. | Memristive devices based on Cu-doped NbOx films with large self-rectifying ratio |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120706 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120706 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5462113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |