JP5452259B2 - 電源回生コンバータ - Google Patents

Description

本発明は、電源回生コンバータの回生動作に関するものである。

電源回生コンバータは、モータを可変速制御するインバータ装置と入力電源との間に配置され、入力電源と電源回生コンバータとの間にはリアクトルが配置される。電源回生コンバータは、モータの減速時に発生する誘導起電力を入力電源に回生する。モータが減速すると、それによって発生した誘導起電力が、電源回生コンバータ内の平滑コンデンサの両端に流れ込み、電源回生コンバータの回生用スイッチング素子がオンすると平滑コンデンサから電源へ回生電流が流れ込む。

このように、電源回生コンバータの平滑コンデンサの電圧と、入力電源電圧の電圧差を利用し、リアクトルにより電流制限をしながら電流を流している。この場合、回生用スイッチング素子をオンさせるタイミングを誤ると電圧差が大きくなり、過大な電流が流れて装置の停止や破損の恐れがある。また、過大な回生電流を流すと、回生用スイッチング素子のオンからオフに切換る際に入力電源に過大なノッチングを発生し、これが入力電源のノイズ源となる。この場合、同じ電源を使用している他の電子機器も悪影響を与える可能性もある。そのため、平滑コンデンサの充電電圧値と回生開始電圧値を比較し、平滑コンデンサの充電電圧値が回生開始電圧値より高くなったとき回生動作を開始し、過大な電流が流れないようにしている。また、回生動作中の各回生用スイッチング素子への指令は、検出した入力電源電圧の電源位相をもとに生成した回生用スイッチング素子のオン／オフ信号を使用し電源回生動作を行っている（例えば特許文献１参照）。

特開２０００−２５３６８６号公報

しかしながら、従来の電源回生コンバータは、入力電源に電源電圧歪が混在した場合、平滑コンデンサの充電電圧値と入力電源電圧の電圧差が大きくなり、過大な電流が流れる可能性があり、システム停止や装置の破損を招く可能性があった。

本発明は、上記に鑑みてなされたものであって、入力電源に電源電圧歪が混在した場合でも安定した回生動作を行うことができる電源回生コンバータを得ることを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかる電源回生コンバータは、モータで発生する誘導起電力を蓄積する平滑コンデンサと、前記平滑コンデンサの電圧をスイッチングして入力電源に電力回生動作を行う回生用スイッチング素子と、前記入力電源の線間電圧または相電圧を検出する入力電圧検出部と、前記入力電圧検出部の出力信号から入力電源電圧を検出する基準電圧検出部と、前記入力電圧検出部の出力信号に基づいて、前記回生用スイッチング素子のオン／オフ制御に用いるベース駆動信号を生成するベース駆動信号生成部と、前記入力電圧検出部の出力信号から電源電圧歪成分のみを抽出する歪成分抽出部と、前記ベース駆動信号生成部の出力信号と前記歪成分抽出部の出力信号とに基づいて、前記ベース駆動信号を前記回生用スイッチング素子のベース端子に出力するベース駆動信号出力部と、を備えたことを特徴とする。

本発明にかかる電源回生コンバータによれば、入力電源に電源電圧歪が混在した場合でも過大な電流を流すことなく電力回生動作を行うことができるため、システム停止や装置の破損を防ぐ効果を奏する。また、過大な電流を流すことがなく、回生時の入力電源へのノッチング低減となるため、同じ電源を使用している他の電子機器への悪影響を抑制できる効果も奏する。

図１は、本発明の実施の形態１にかかる電源回生コンバータの構成を示すブロック図である。 図２は、電源電圧歪が混在していない場合の回生動作時のタイムチャートである。 図３は、図１に示したベース駆動信号出力部の一構成例を示すブロック図である。 図４は、図３に示した比較器の特性を示した図である。 図５は、図３に示した回生制御部の一構成例を示すブロック図である。 図６は、図５に示した遅延部の一構成例を示すブロック図である。 図７は、比較器と遅延部の動作を中心とする回生動作時のタイムチャートである。 図８は、電源電圧歪が混在している場合の回生動作時のタイムチャートである。 図９は、本発明の実施の形態２にかかる電源回生コンバータの構成を示すブロック図である。 図１０は、図９に示したベース駆動信号出力部の一構成例を示すブロック図である。 図１１は、図１０に示した回生制御部の一構成例を示すブロック図である。 図１２は、図１０に示した回生制御部の他構成例を示すブロック図である。 図１３は、図１または図９に示した歪成分抽出部の一構成例を示すブロック図である。 図１４は、ノッチフィルタの典型的な特性を示すボード線図である。 図１５は、条件（１）のシミュレーション結果を示す図である。 図１６は、条件（２）のシミュレーション結果を示す図である。

以下に、添付図面を参照して、本発明に好適な電源回生コンバータにかかる実施の形態を詳細に説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１にかかる電源回生コンバータの構成を示すブロック図である。以下にその構成について説明する。電源回生コンバータ１は、三相（Ｒ相、Ｓ相、Ｔ相）の交流電源を発生する入力電源（三相交流電源）３と、モータ５を可変速制御するインバータ装置４との間に配置される。

ここで、電源回生コンバータ１は、交流電源端子１１、１２、１３、１４、１５、１６を備えている。交流電源端子１１、１２、１３は、リアクトル２を介して入力電源３の各電源端子に接続され、交流電源端子１４、１５、１６は、リアクトル２を介さずに入力電源３の各電源端子と接続する。また、電源回生コンバータ１の直流電源端子１７、１８はインバータ装置４の直流母線に接続される。電源回生コンバータ１内には、直流電源端子１７、１８に接続される直流母線１９、２０が配置され、直流母線１９、２０間には、平滑コンデンサ２１が接続される。平滑コンデンサ２１の両端は、平滑コンデンサ２１の両端電圧を検出するＰＮ母線電圧検出部８に接続される。

電源回生コンバータ１内の直流母線１９、２０間には、回生用スイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６と、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６を備える回生部２２が配置され、直流母線１９、２０間に、直列接続した回生用スイッチング素子Ｓ１、Ｓ２、回生用スイッチング素子Ｓ３、Ｓ４、回生用スイッチング素子Ｓ５、Ｓ６の３組が並列に接続される。すなわち、直流母線１９には、上アームを構成する回生用スイッチング素子Ｓ１、Ｓ３、Ｓ５のコレクタ端子が接続され、直流母線２０には、下アームを構成する回生用スイッチング素子Ｓ２、Ｓ４、Ｓ６のエミッタ端子が接続される。そして、回生用スイッチング素子Ｓ１のエミッタ端子と回生スイッチング素子Ｓ２のコレクタ端子とは、共通に交流電源端子１１に接続される。同様に、回生用スイッチング素子Ｓ３のエミッタ端子と回生用スイッチング素子Ｓ４のコレクタ端子とは、交流電源端子１２に接続され、回生用スイッチング素子Ｓ５のエミッタ端子と回生用スイッチング素子Ｓ６のコレクタ端子とは、交流電源端子１３に接続される。なお、これらの回生用スイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６には、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６がそれぞれ並列に接続される。すなわち、各ダイオードのアノード端子は、各回生用スイッチング素子のエミッタ端子に接続され、各ダイオードのカソード端子は、各回生用スイッチング素子のコレクタ端子に接続される。

交流電源端子１４、１５、１６は、入力電源３の電源電圧波形を検出する入力電圧検出部６に接続され、入力電圧検出部６の出力端は、入力電源電圧から歪成分のみを抽出する歪成分抽出部１０と、入力電源電圧に基づいて各回生用スイッチング素子のオン／オフ信号を生成するベース駆動信号生成部７と、入力電源３の電圧値を算出する基準電圧検出部３５とに接続される。

歪成分抽出部１０、ベース駆動信号生成部７、基準電圧検出部３５、ＰＮ母線電圧検出部８の出力端は、入力電源３の電圧値と平滑コンデンサ２１の両端電圧値に基づき、回生用スイッチング素子のオン／オフ制御を行うベース駆動信号を出力するベース駆動信号出力部９に接続され、ベース駆動信号出力部９の出力端は、それぞれ回生用スイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６の対応するベース端子に接続される。
図１では、入力電圧検出部６の入力信号は、リアクトル２を介さない入力電源３の各相の電圧としたが、リアクトル２を介した入力電源３の各相の電圧としてもよい。

次に、図１に示す電源回生コンバータの回生電流の流れについて説明する。まず、モータが減速することによって発生した誘導起電力による電流が平滑コンデンサ２１の両端に流れ込むため、平滑コンデンサ２１の電圧が上昇する。このため、電源から供給される三相電源電圧のうち最大電位を示す＋相の電位が平滑コンデンサ２１の＋極の電位よりも低くなり、三相の電源電圧のうち最小電位を示す−相の電位が平滑コンデンサ２１の−極の電位よりも高くなる。したがって、供給される三相の電源電圧と平滑コンデンサ２１との間に電位差が生ずるため、回生用スイッチング素子をオンすることにより、平滑コンデンサ２１から入力電源３へ回生電流が流れる。

次に、図１に示す電源回生コンバータ１の各回生用スイッチング素子のオン／オフ制御について、電源電圧歪が混在してない状態にて説明する。ここでは、入力電圧検出部６は、線間電圧検出を行うものとして説明を行うこととする。

入力電圧検出部６は、入力電源３の三相それぞれの電圧波形ＶＲ、ＶＳ、ＶＴを入力し、Ｒ−Ｓ線間、Ｓ−Ｔ線間、Ｔ−Ｒ線間の線間電圧ＶＲ−Ｓ、ＶＳ−Ｔ、ＶＴ−Ｒを検出する。さらにＳ−Ｒ線間、Ｔ−Ｓ線間、Ｒ−Ｔ線間の線間電圧ＶＳ−Ｒ、ＶＴ−Ｓ、ＶＲ−Ｔも検出する。この６つの線間電圧をベース駆動信号生成部７へ出力する。なお、Ｓ−Ｒ線間電圧はＲ相を基準としてＳ相との電圧差を検出したものでＲ−Ｓ線間電圧と電圧位相が１８０度ずれる。Ｔ−Ｓ線間電圧はＳ相を基準としてＴ相との電圧差を検出したものでＳ−Ｔ線間電圧と電圧位相が１８０度ずれる。Ｒ−Ｔ線間電圧はＴ相を基準としてＲ相との電圧差を検出したものでＴ−Ｒ線間電圧と電圧位相が１８０度ずれる。

次に、ベース駆動信号生成部７について説明する。図２は、電源電圧歪が混在していない場合の電源回生コンバータの回生動作中のタイムチャートであって、線間電圧波形の電圧変化に対応する位相検出信号、回生用スイッチング素子、回生電流の時間的変化を示したものである。

図１に示す、ベース駆動信号生成部７は、入力電圧検出部６で検出した線間電圧波形ＶＲ−Ｓ、ＶＳ−Ｔ、ＶＴ−Ｒ、ＶＳ−Ｒ、ＶＴ−Ｓ、ＶＲ−Ｔを入力信号とし、各線間電圧のゼロクロス点を検出する。ベース駆動信号生成部７は、例えば図２に示すように、線間電圧波形ＶＲ−Ｓ、ＶＳ−Ｔ、ＶＴ−Ｒ、ＶＳ−Ｒ、ＶＴ−Ｓ、ＶＲ−Ｔの振幅が正の位相間ではＨ、負の位相間ではＬとなるように、各線間電圧波形に対する位相検出信号を生成する。三相交流電源の線間電圧波形は、ほぼｓｉｎ波形のため、位相検出信号のＨの位相区間の中央で線間電圧波形の電位は最大となり、位相検出信号のＬの位相区間の中央で線間電圧波形の電位は最小となる。よって、各位相検出信号により、線間電圧波形の最大電位を示す相と最小電位を示す相を把握することができる。線間電圧波形ＶＲ−Ｓの電位が最大の場合、Ｒ相のＰ側用スイッチング素子であるＳ１とＳ相のＮ側用スイッチング素子であるＳ４をオンする。線間電圧波形ＶＳ−Ｔの電位が最大の場合、Ｓ相のＰ側用スイッチング素子であるＳ３とＴ相のＮ側スイッチング素子であるＳ６をオンする。線間電圧波形ＶＴ−Ｒの電位が最大の場合、Ｔ相のＰ側用スイッチング素子であるＳ５とＲ相のＮ側用スイッチング素子であるＳ２をオンする。線間電圧波形ＶＳ−Ｒの電位が最大の場合、Ｓ相のＰ側用スイッチング素子であるＳ３とＲ相のＮ側用スイッチング素子であるＳ２をオンする。線間電圧波形ＶＴ−Ｓの電位が最大の場合、Ｔ相のＰ側用スイッチング素子であるＳ５とＳ相のＮ側用スイッチング素子であるＳ４をオンする。線間電圧波形ＶＲ−Ｔの電位が最大の場合、Ｒ相のＰ側用スイッチング素子であるＳ１とＴ相のＮ側用スイッチング素子であるＳ６をオンする。回生用スイッチング素子Ｓ１〜Ｓ６のオン／オフ制御を行うベース駆動信号をそれぞれの回生用スイッチング素子ごとに生成する。生成されたベース駆動信号はベース駆動信号出力部９へ出力される。

次に、回生動作について説明する。図１に示すＰＮ母線電圧検出部８では、直流母線電圧として平滑コンデンサ２１の両端電圧を検出してベース駆動信号出力部９へ出力する。基準電圧検出部３５では、移動平均フィルタなどを用いて、線間電圧波形ＶＲ−Ｓ、ＶＳ−Ｔ、ＶＴ−Ｒ、ＶＳ−Ｒ、ＶＴ−Ｓ、ＶＲ−Ｔの絶対値を取った波形を線間電圧波形の１周期（周波数の逆数）だけ積分して電圧振幅を検出する。この検出した電圧振幅値を入力電源３の入力電圧値として、ベース駆動信号出力部９へ出力する。

ベース駆動信号出力部９では、基準電圧検出部３５の出力信号およびＰＮ母線電圧検出部８の出力信号を減算器２４に入力させ、入力電源３の電圧値と直流母線電圧値との電圧差を算出する。そして、回生動作を開始するための閾値として予め設定した回生開始電圧値Ｖｏと、減算器２４の出力である入力電源３の電圧値と平滑コンデンサ２１の電圧値との電圧差と、を比較器２５に入力して比較し、入力電源３の電圧値と平滑コンデンサ２１の電圧値との電圧差が回生開始電圧値Ｖｏより高くなったとき、ベース駆動信号生成部７で生成した回生用スイッチング素子のオン／オフ制御を行うベース駆動信号をそれぞれの回生用スイッチング素子Ｓ１〜Ｓ６に出力する回生動作を行う。なお、ベース駆動信号出力部９についての詳細説明は後述する。

図２の電源回生コンバータ１の回生動作中のタイムチャートで示す通り、線間電圧波形ＶＲ−Ｓの電位が最大の場合は、回生用スイッチング素子Ｓ１とＳ４をオンさせる。線間電圧波形ＶＲ−Ｔが最大の場合は、回生用スイッチング素子Ｓ１とＳ６をオンさせる。線間電圧波形ＶＳ−Ｔの電位が最大の場合は、回生用スイッチング素子Ｓ３とＳ６をオンさせる。線間電圧波形ＶＳ−Ｒの電位が最大の場合は、回生用スイッチング素子Ｓ２とＳ３をオンさせる。線間電圧波形ＶＴ−Ｒの電位が最大の場合は、回生用スイッチング素子Ｓ２とＳ５をオンさせる。線間電圧波形ＶＴ−Ｓの電位が最大の場合は、回生用スイッチング素子Ｓ４とＳ５をオンさせる。

具体的に説明すると、時間ｔ２０〜ｔ４０では、線間電圧波形ＶＲ−Ｓの電位が最大となるため、回生用スイッチング素子Ｓ１とＳ４をオンさせ、他の回生用スイッチング素子はオフする。そうすれば、平滑コンデンサ２１と三相交流電源のＲ−Ｓ間は、リアクトルで電源インピーダンスを介して接続した状態となり、回生電流がＲ相とＳ相に流れる。同様にｔ４０〜ｔ６０では、線間電圧波形ＶＲ−Ｔの電位が最大となるため、回生用スイッチング素子Ｓ１とＳ６をオンさせ、他の回生用スイッチング素子をオフする。そうすれば、回生電流がＲ相からＴ相に流れる。

このように、電源回生コンバータの平滑コンデンサ電圧と入力電源電圧の電圧差を利用し、リアクトルによる電流制限で電流を流している。このため、電源電圧歪によって入力電源電圧が低下し、平滑コンデンサ電圧と入力電源電圧の電圧差が大きくなると、過大な回生電流が流れ、システム停止や装置の破損を招く恐れがある。

次に、歪成分抽出部１０について説明する。歪成分抽出部１０は、入力電圧検出部６の出力信号Ｖｉｎから、入力電源３の電源電圧に混在している歪成分の歪率（歪成分の電圧振幅／入力電源３の電圧振幅）や歪成分の周波数を検出する機能を有する。

次に、ベース駆動信号出力部９について説明する。図３は、図１に示したベース駆動信号出力部９の一構成例を示すブロック図である。ベース駆動信号出力部９では、基準電圧検出部３５の出力ＶｒｅｆおよびＰＮ母線電圧検出部８の出力Ｖｃが減算器２４に入力され、減算器２４は、入力電源３の電圧値と平滑コンデンサ２１の電圧値との電圧差ΔＶを算出する。比較器２５には、ベース駆動信号出力部９で算出された電圧差ΔＶと回生動作のオン／オフを行う閾値Ｖｏとが入力される。比較器２５の出力および歪成分抽出部１０の出力は、回生制御部２３に入力される。そして、回生制御部２３の出力をＰＮＰトランジスタ２６のベース端子に入力する。ＰＮＰトランジスタ２６のエミッタ端子には、それぞれの回生用スイッチング素子のオン／オフ制御を行うベース駆動信号が入力され、ＰＮＰトランジスタ２６のエミッタ端子は、それぞれの回生用スイッチング素子のベース端子に接続されている。回生制御部２３の出力がＬの場合、ＰＮＰトランジスタ２６はＯＮとなり、ベース駆動信号生成部７からのベース駆動信号は各スイッチング素子のベース端子に出力される。

図４は、図３に示した比較器の特性を示した図である。比較器２５はヒステリシス特性を有する比較器で、ΔＶ≧Ｖｏｎとなった場合、比較器２５の出力はＬとなり、ΔＶ≦０となった場合、比較器２５の出力はＨとなる。

次に、回生制御部２３について説明する。図５は、図３に示した回生制御部２３の一構成例を示すブロック図である。回生制御部２３は比較器（歪率比較用比較器）２７、ＰＮＰトランジスタ２８、ＮＰＮトランジスタ２９、遅延部３０で構成されている。比較器２７は歪成分抽出部１０から出力された歪率ｆと歪率閾値ｆｒｅｆの比較を行っている。比較器２７の出力は、ＰＮＰトランジスタ２８、ＮＰＮトランジスタ２９のベース端子に接続されている。ＰＮＰトランジスタ２８のエミッタ端子および遅延部３０の入力には、比較器２５の出力が接続されている。遅延部３０の出力はＮＰＮトランジスタ２９のコレクタ端子に接続されている。そして、ＰＮＰトランジスタ２８のコレクタ端子とＮＰＮトランジスタ２９のエミッタ端子とが接続されると共に、ＰＮＰトランジスタ２６のベース端子に接続されている。

回生制御部２３の動作について説明する。比較器２７にて歪率ｆと歪率閾値ｆｒｅｆを比較し、歪率ｆが歪率閾値ｆｒｅｆより小さい場合、比較器２７はＬを出力する。そのため、ＰＮＰトランジスタ２８がオンし、ＮＰＮトランジスタ２９はオフする。この場合、比較器２５の出力信号がそのままＰＮＰトランジスタ２６のベースに送信されるため、比較器２５がＨを出力した場合、ＰＮＰトランジスタ２６はオフされ、ベース駆動信号は回生用スイッチング素子のベース端子に送信されないため、回生用スイッチング素子は駆動しない。比較器２５がＬを出力した場合、ＰＮＰトランジスタ２６がオンされ、ベース駆動信号は回生用スイッチング素子のベース端子に送信されるため、回生用スイッチング素子が駆動する。

次に、歪率ｆが歪率閾値ｆｒｅｆより大きい場合、比較器２７はＨを出力する。そのため、ＮＰＮトランジスタ２９がオンし、ＰＮＰトランジスタ２８はオフする。この場合、比較器２５の出力信号は遅延部３０を介してトランジスタ２６のベースに送信される。

次に遅延部３０について説明する。図６は、図５に示した遅延部３０の一構成例を示すブロック図であり、図７は、比較器と遅延部の動作を中心とする回生動作時のタイムチャートである。ここでは、離散時間系で遅延部の説明を行う。遅延部３０は連続カウンタ３１、比較器３２で構成される。連続カウンタ３１は比較器２５の出力がＬだった場合、１サンプリング時間あたり１ずつカウントアップしていくように構成されており、比較器２５の出力がＨだった場合、カウンタは０クリアされる。連続カウンタ３１の出力Ｃｏｕｔとカウンタ閾値Ｃｏを比較器３２に入力し比較を行う。比較器３２の出力はＰＮＰトランジスタ２６のベースに接続される。

比較器３２の比較により、ＣｏｕｔがＣｏより小さい場合、比較器３２はＬを出力する。ＣｏｕｔがＣｏより大きい場合、比較器３２はＨを出力する。比較器３２がＨの場合、ＰＮＰトランジスタ２６はオフし、回生動作はオフされる。つまり、遅延部３０の動作は、比較器２５の出力がＨとなっても、ＣｏｕｔがＣｏより大きくならない限り回生動作をオンし続ける。例えば、電源電圧歪により入力電源電圧が落ち込んでも、回生動作をし続けているため、電圧差ΔＶが急激に大きくなることを防ぎ、過大な回生電流が流れることを防ぐことができる。なお、回生動作オフ状態から回生動作オン状態、つまりＰＮＰトランジスタ２６がオフからオンとなる際については遅延部３０の動作はしないようにしておくことで、回生動作オンとなる場合は動作遅れをすることなく回生動作に入ることができる。

図８は、電源電圧歪が混在している場合の回生動作時のタイムチャートを示しているが、歪率を使用して、回生制御部２３を動作させることで、過大な回生電流を流すことなく回生動作をしている。なお、前述の構成以外にも、減算器２４の出力である電圧差ΔＶに、一次遅れや二次遅れのフィルタをかけて回生動作オフを遅延させることも可能である。

以上説明したように、本実施の形態にかかる電源回生コンバータ１は、歪率ｆと予め決められた歪率閾値ｆｒｅｆとを比較し、歪率ｆが歪率閾値ｆｒｅｆより大きい場合、回生動作のオン／オフのタイミングを変更し、歪率ｆが歪率閾値ｆｒｅｆより小さい場合、通常の回生動作のオン／オフを実施するようにしたので、例えば、歪率ｆが歪率閾値ｆｒｅｆより大きくなり、かつ、比較器２５の出力がＨとなった場合でも、ＣｏｕｔがＣｏより大きくならない限り回生動作をし続けているため、ΔＶが急激に大きくなることを防ぐことができる。従って、入力電源に電源電圧歪が混在した場合でも、過大な電流を流すことなく電力回生動作を行うことができる。その結果、システム停止や装置の破損を防ぐことができると共に、回生時の入力電源へのノッチング低減となるため同じ電源を使用している他の電子機器への悪影響を抑制することも可能である。

実施の形態２.
以下では、母線電流検出部と、母線電流検出部の出力信号から回生動作のオン／オフを制御するベース駆動信号出力部とを、実施の形態１に付加した実施の形態について説明する。

図９は、本発明の実施の形態２にかかる電源回生コンバータの構成を示すブロック図である。なお、図１と同一または同等の部分については、同一符号を付して示し、重複する内容は適宜省略した説明とする。電源回生コンバータ１の回生用スイッチング素子Ｓ６のエミッタ端子と直流母線２０との間に母線電流検出部３６を備え、母線電流検出部３６の出力信号をベース駆動信号出力部９Ａに入力している。

図１０は、図９に示したベース駆動信号出力部９Ａの一構成例を示すブロック図である。減算器２４、比較器２５、ＰＮＰトランジスタ２６、回生制御部２３Ａによって構成される。減算器２４には、基準電圧検出部３５の出力信号ＶｒｅｆとＰＮ母線電圧検出部８の出力信号Ｖｃとが入力され、減算器２４は、ＶｒｅｆとＶｃとの差分ΔＶを算出する。比較器２５にはΔＶと閾値Ｖｏとが入力される。制御部２３Ａには、比較器２５の出力と、歪成分抽出部１０の出力である歪率ｆと、母線電流検出部３６の出力である母線電流（回生時母線電流）Ｉｐｎとが入力される。

次に、回生制御部２３Ａについて説明する。図１１は、図１０に示した回生制御部２３Ａの一構成例を示すブロック図である。回生制御部２３Ａは、比較器２７、ＰＮＰトランジスタ２８、ＮＰＮトランジスタ２９、遅延部３０、比較器（電流比較用比較器）３３、論理積３４で構成されている。比較器２７は歪率ｆと歪率閾値ｆｒｅｆを入力して比較を行っている。比較器３３は母線電流Ｉｐｎと電流閾値（回生電流閾値）Ｉｒｅｆを入力して比較を行っている。論理積３４には比較器２７の出力と比較器３３の出力とが入力される。論理積３４の出力は、ＰＮＰトランジスタ２８、ＮＰＮトランジスタ２９のベース端子に接続されている。ＰＮＰトランジスタ２８のエミッタ端子および遅延部３０の入力には、比較器２５の出力が接続されている。遅延部３０の出力はＮＰＮトランジスタ２９のコレクタ端子に接続されている。そして、ＰＮＰトランジスタ２８のコレクタ端子とＮＰＮトランジスタ２９のエミッタ端子とが接続されると共に、ＰＮＰトランジスタ２６のベース端子に接続されている。

回生制御部２３Ａの動作について説明する。比較器２７にて歪率ｆと歪率閾値ｆｒｅｆを比較し、歪率ｆが歪率閾値ｆｒｅｆより小さい場合、比較器２７はＬを出力する。そのため、論理積３４もＬを出力し、ＰＮＰトランジスタ２８がオンし、ＮＰＮトランジスタ２９はオフする。この場合、比較器２５の出力は、そのままＰＮＰトランジスタ２６のベース端子に送信される。

歪率ｆが歪率閾値ｆｒｅｆより大きい場合、比較器２７はＨを出力する。しかし、比較器３３で母線電流Ｉｐｎと電流閾値Ｉｒｅｆを比較しており、母線電流Ｉｐｎが電流閾値Ｉｒｅｆよりも小さい場合、比較器３３はＬを出力する。この場合、論理積３４はＬを出力するため、ＰＮＰトランジスタ２８がオンし、ＮＰＮトランジスタ２９はオフする。この場合も、比較器２５の出力は、そのままＰＮＰトランジスタ２６のベース端子に送信される。

歪率ｆが歪率閾値ｆｒｅｆより大きい場合、比較器２７はＨを出力する。さらに、母線電流Ｉｐｎが電流閾値Ｉｒｅｆよりも大きい場合、比較器３３はＨを出力する。この場合、論理積３４はＨを出力するため、ＰＮＰトランジスタ２８はオフし、ＮＰＮトランジスタ２９がオンする。この場合、比較器２５の出力は、遅延部３０を介してＰＮＰトランジスタ２６のベース端子に送信される。

例えば、歪率ｆが大きい際に、回生時に過大な電流が流れない場合、回生動作オフを遅らせる必要はなく、速やかに回生動作をオフする。母線電流を検出し、回生動作オン／オフの制御に使用することで、無駄な回生を行わなくてすむ。これによって回生用スイッチング素子のオンロス低減となる。

図１２は、図１０に示した回生制御部の他構成例を示すブロック図である。図１２のように論理積３４を論理和４０に置き換えた場合、歪率ｆが歪率閾値ｆｒｅｆより小さい場合、比較器２７はＬを出力するが、母線電流Ｉｐｎが電流閾値Ｉｒｅｆよりも大きい場合、比較器３３はＨを出力するため、論理和４０はＨを出力する。この場合、ＰＮＰトランジスタ２８はオフし、ＮＰＮトランジスタ２９はオンするので、比較器２５の出力は、遅延部３０を介してＰＮＰトランジスタ２６のベース端子に送信される。これは、歪率が小さい場合でも、母線電流Ｉｐｎが大きい場合、回生動作オフを遅らせることで過大な電流を防ぐことができる。

また、前述のように論理積３４を論理和４０に置き換えた場合、歪率ｆが歪率閾値ｆｒｅｆより大きい場合、比較器２７はＨを出力するため、母線電流Ｉｐｎに関わらず論理和４０はＨを出力するため、ＰＮＰトランジスタ２８はオフし、ＮＰＮトランジスタ２９はオンするので、比較器２５の出力は、遅延部３０を介してＰＮＰトランジスタ２６のベース端子に送信されるため、実施の形態１のように歪率ｆにて回生動作のオン／オフを制御することも可能である。

実施の形態３．
以下では、入力電源３に歪成分が混在する場合にその歪成分を把握するため、実施の形態１および実施の形態２にある歪成分抽出部について説明する。

図１３は、図１または図９に示した歪成分抽出部１０の一構成例を示すブロック図である。歪成分抽出部１０はフィルタ部３７、歪周波数算出部３８、歪電圧算出部３９によって構成されており、フィルタ部３７は、入力電圧検出部６の出力信号を入力して、歪成分のみを抽出する。歪周波数算出部３８にはフィルタ部３７の出力信号が入力され、歪周波数算出部３８は、歪成分の周波数ｆ_Ｈｚを算出する。そして、歪電圧算出部３９にはフィルタ部３７の出力信号および歪周波数算出部３８の出力信号が入力され、歪電圧算出部３９は、歪成分の電圧を算出する。

フィルタ部３７について説明する。フィルタ部３７は、ＦＦＴアナライザ機能を有するシステムで実現する他に、ローパスフィルタやバンドパスフィルタなど様々なフィルタでその機能を実現できるが、ここでは、ノッチフィルタを２段使用するフィルタについて説明する。このノッチフィルタにより、入力電源３に混在する歪成分のみを抽出することができる。

まず、２次ノッチフィルタについて述べる。ｆｎを折点周波数、ｓをラプラス演算子、ｑ１、ｑ２をフィルタ特性におけるＱｕａｌｉｔｙ Ｆａｃｔｏｒとすると、ノッチフィルタの伝達関数Ｇ（ｓ）は、（１）式のように表される。

また、図１４は、ノッチフィルタの典型的な特性を示すボード線図である。図１４に示すフィルタ特性では、折点周波数ｆｎのゲイン特性が減衰している。したがって、上記（１）式に示されるような伝達関数を有するフィルタを使用することにより、所望の周波数を減衰させることが可能となる。なお、図１４に示すフィルタ特性は、ノッチフィルタ１段の特性であり、このフィルタを２段にすれば、折点周波数ｆｎをより減衰させることができる。

一般的に商用電源の電源基本周波数は５０Ｈｚまたは６０Ｈｚである。混在している歪成分を抽出するには、電源基本周波数を減衰させればよい。事前に電源基本周波数が分かれば折点周波数ｆｎに電源基本周波数を設定すればよい。しかし、上記フィルタ部をハードウェアで実現する場合、フィルタ回路定数変更等の作業が発生する。

そこで、フィルタ回路定数変更等の作業が発生しないように、折点周波数ｆｎを５０Ｈｚとしたノッチフィルタと折点周波数６０Ｈｚとしたノッチフィルタの２段のフィルタを構成した場合について考える。下記条件にて数値シミュレーションを実施した。

すなわち、条件（１）は、電源基本周波数５０Ｈｚ、歪周波数２５０Ｈｚ、歪率７％とし、条件（２）は、電源基本周波数６０Ｈｚ、歪周波数３００Ｈｚ、歪率７％とする。

図１５は、条件（１）のシミュレーション結果を示す図である。混在している歪成分に対してフィルタ部３７の出力信号は、振幅はほぼ同等であることが分かる。

図１６は、条件（２）のシミュレーション結果を示す図である。混在している歪成分に対してフィルタ部３７の出力信号は、振幅、位相ともにほぼ同等であることが分かる。前述のシミュレーション結果から折点周波数ｆｎを５０Ｈｚと６０Ｈｚのノッチフィルタ２段として、フィルタ部３７を構成しても、混在する歪成分を抽出できる。

次に、歪周波数算出部３８および歪電圧算出部３９について説明する。歪周波数算出部３８は、フィルタ部３７の出力信号である歪成分のみ抽出された信号から歪成分の周波数ｆ_Ｈｚを算出する。歪電圧算出部３９は、フィルタ部３７の出力信号および歪周波数算出部３８の出力信号を入力し、歪成分の電圧値を算出する。より具体的には、歪電圧算出部３９は、歪成分の１周期（周波数の逆数）だけ積分して歪成分の電圧振幅を算出し、電圧値を算出する。さらに、基準電圧検出部３５の出力（Ｖｒｅｆ）で歪電圧算出部３９の出力（電圧値）を割ることによって歪率が得られる。

このように、歪成分抽出部１０を構成し、歪成分の周波数ｆ_Ｈｚおよび歪率ｆを算出することで、回生動作を制御するだけでなく、入力電源３の歪周波数ｆ_Ｈｚや歪率ｆを算出することができる。歪周波数ｆ_Ｈｚや歪率ｆを使用して回生動作を制御するだけでなく、歪周波数ｆ_Ｈｚや歪率ｆを表示したり、予め定めておいた範囲を逸脱した場合には入力電源異常等の警告を行うことで、電源状態を監視することができる。

以上のように、本発明は、電源回生コンバータに適用可能であり、特に、入力電源に歪成分が混在した場合においても過大な電流を流すことなく安定した回生動作を得る場合に適している。また、過大なノッチングを発生することがないため、同じ電源を使用している他の電子機器への悪影響も与えることなく回生動作を行う場合に適している。

１ 電源回生コンバータ
２ リアクトル
３ 入力電源
４ インバータ装置
５ モータ
６ 入力電圧検出部
７ ベース駆動信号生成部
８ ＰＮ母線電圧検出部
９，９Ａ ベース駆動信号出力部
１０ 歪成分抽出部
１１，１２，１３，１４，１５，１６ 交流電源端子
１７，１８ 直流電源端子
１９，２０ 直流母線
２１ 平滑コンデンサ
２２ 回生部
２３，２３Ａ 回生制御部
２４ 減算器
２５，３２ 比較器
２６，２８ ＰＮＰトランジスタ
２９ ＮＰＮトランジスタ
２７ 比較器（歪率比較用比較器）
３０ 遅延部
３１ 連続カウンタ
３３ 比較器（電流比較用比較器）
３４ 論理積
３５ 基準電圧検出部
３６ 母線電流検出部
３７ フィルタ部
３８ 歪周波数算出部
３９ 歪電圧算出部
４０ 論理和
Ｃｏ カウンタ閾値
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６ ダイオード
ｆ 歪率
ｆｎ 折点周波数
ｆｒｅｆ 歪率閾値
ｆ_Ｈｚ 歪成分の周波数
Ｉｐｎ 母線電流（回生時母線電流）
Ｉｒｅｆ 電流閾値（回生電流閾値）
Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６ 回生用スイッチング素子
Ｖｃ ＰＮ母線電圧検出部の出力
Ｖｉｎ 入力電圧検出部の出力信号
Ｖｏ 回生開始電圧値
Ｖｒｅｆ 基準電圧検出部の出力

Claims (7)

1. モータで発生する誘導起電力を蓄積する平滑コンデンサと、
   前記平滑コンデンサの電圧をスイッチングして入力電源に電力回生動作を行う回生用スイッチング素子と、
   前記入力電源の線間電圧または相電圧を検出する入力電圧検出部と、
   前記入力電圧検出部の出力信号から入力電源電圧を検出する基準電圧検出部と、
   前記入力電圧検出部の出力信号に基づいて、前記回生用スイッチング素子のオン／オフ制御に用いるベース駆動信号を生成するベース駆動信号生成部と、
   前記入力電圧検出部の出力信号と前記基準電圧検出部の出力信号とに基づいて、前記入力電源の電圧振幅に対する前記入力電源の歪成分の電圧振幅の割合である歪率を抽出する歪成分抽出部と、
   前記歪成分抽出部からの歪率が予め決められた歪率閾値より大きい場合、前記ベース駆動信号生成部から前記回生用スイッチング素子のベース端子への間に介在させられたＰＮＰトランジスタがオフするタイミングを、前記歪率が前記歪率閾値より小さい場合のタイミングに比べて所定時間遅延させるベース駆動信号出力部と、
   を備えたことを特徴とする電源回生コンバータ。
2. 前記ベース駆動信号出力部は、前記歪成分抽出部からの出力信号に基づいて、前記回生用スイッチング素子のベース端子に対する前記ベース駆動信号の出力を制御する回生制御部を備えることを特徴とする請求項１に記載の電源回生コンバータ。
3. モータで発生する誘導起電力を蓄積する平滑コンデンサと、
   前記平滑コンデンサの電圧をスイッチングして入力電源に電力回生動作を行う回生用スイッチング素子と、
   前記入力電源の線間電圧または相電圧を検出する入力電圧検出部と、
   前記入力電圧検出部の出力信号から入力電源電圧を検出する基準電圧検出部と、
   前記入力電圧検出部の出力信号に基づいて、前記回生用スイッチング素子のオン／オフ制御に用いるベース駆動信号を生成するベース駆動信号生成部と、
   前記入力電圧検出部の出力信号と前記基準電圧検出部の出力信号とに基づいて、前記入力電源の電圧振幅に対する前記入力電源の電圧歪成分の電圧振幅の割合である歪率を抽出する歪成分抽出部と、
   母線電流を検出する母線電流検出部と、
   前記歪成分抽出部からの歪率が予め決められた歪率閾値より大きく、かつ、前記母線電流検出部で検出された回生時母線電流が予め決められた回生電流閾値より大きい場合、前記ベース駆動信号生成部から前記回生用スイッチング素子のベース端子への間に介在させられたＰＮＰトランジスタがオフするタイミングを、前記歪率が前記歪率閾値より小さい場合のタイミングに比べて所定時間遅延させるベース駆動信号出力部と、
   を備えたことを特徴とする電源回生コンバータ。
4. モータで発生する誘導起電力を蓄積する平滑コンデンサと、
   前記平滑コンデンサの電圧をスイッチングして入力電源に電力回生動作を行う回生用スイッチング素子と、
   前記入力電源の線間電圧または相電圧を検出する入力電圧検出部と、
   前記入力電圧検出部の出力信号から入力電源電圧を検出する基準電圧検出部と、
   前記入力電圧検出部の出力信号に基づいて、前記回生用スイッチング素子のオン／オフ制御に用いるベース駆動信号を生成するベース駆動信号生成部と、
   前記入力電圧検出部の出力信号と前記基準電圧検出部の出力信号とに基づいて、前記入力電源の電圧振幅に対する前記入力電源の電圧歪成分の電圧振幅の割合である歪率を抽出する歪成分抽出部と、
   母線電流を検出する母線電流検出部と、
   前記歪成分抽出部からの歪率が予め決められた歪率閾値より大きい場合、または、前記母線電流検出部で検出された回生時母線電流が予め決められた回生電流閾値より大きい場合、前記ベース駆動信号生成部から前記回生用スイッチング素子のベース端子への間に介在させられたＰＮＰトランジスタがオフするタイミングを、前記歪率が前記歪率閾値より小さい場合のタイミングに比べて所定時間遅延させるベース駆動信号出力部と、
   を備えたことを特徴とする電源回生コンバータ。
5. 前記ベース駆動信号出力部は、前記歪成分抽出部からの出力信号と前記母線電流検出部からの出力信号とに基づいて、前記回生用スイッチング素子のベース端子に対する前記ベース駆動信号の出力を制御する回生制御部を備えることを特徴とする請求項３または４に記載の電源回生コンバータ。
6. 前記回生制御部は、
   前記歪率と前記歪率閾値とを比較する歪率比較用比較器と、
   前記回生時母線電流と前記回生電流閾値とを比較する電流比較用比較器と、
   を備えることを特徴とする請求項５に記載の電源回生コンバータ。
7. 前記歪成分抽出部は、
   前記入力電圧検出部の出力信号から歪成分のみを抽出するフィルタ部と、
   前記フィルタ部の出力信号から歪成分の周波数のみを算出する歪周波数算出部と、
   前記フィルタ部からの出力信号と、前記歪周波数算出部からの出力信号と、前記基準電圧検出部からの出力信号とに基づいて、前記歪率を算出する歪率算出部と、
   を備えることを特徴とする請求項１、３、または４に記載の電源回生コンバータ。

Images