JP5452210B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5452210B2
JP5452210B2 JP2009289149A JP2009289149A JP5452210B2 JP 5452210 B2 JP5452210 B2 JP 5452210B2 JP 2009289149 A JP2009289149 A JP 2009289149A JP 2009289149 A JP2009289149 A JP 2009289149A JP 5452210 B2 JP5452210 B2 JP 5452210B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
semiconductor element
resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009289149A
Other languages
Japanese (ja)
Other versions
JP2011129818A (en
Inventor
尚史 谷江
寛 新谷
真二 平光
裕之 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009289149A priority Critical patent/JP5452210B2/en
Priority to PCT/JP2010/064291 priority patent/WO2011077781A1/en
Publication of JP2011129818A publication Critical patent/JP2011129818A/en
Application granted granted Critical
Publication of JP5452210B2 publication Critical patent/JP5452210B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電力用の、所謂、パワー半導体素子の実装技術に関し、特に、かかるパワー半導体素子を実装してなる半導体装置、及び、その製造方法に関する。   The present invention relates to a so-called power semiconductor element mounting technique for electric power, and more particularly to a semiconductor device in which such a power semiconductor element is mounted and a method for manufacturing the same.

一般に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＦＷＤ（Free Wheel Diode）などのパワー半導体素子を搭載するパワー半導体装置では、搭載される機器の小型化や高性能化に伴って、パワー半導体装置の小型化や出力の上昇が進んでおり、その結果、装置の発熱密度が増加している。そのため、当該半導体装置を高温環境でも使用可能とするための技術開発が行われている。   In general, in power semiconductor devices equipped with power semiconductor elements such as IGBTs (Insulated Gate Bipolar Transistors) and FWDs (Free Wheel Diodes), the size of the power semiconductor devices has been reduced with the downsizing and higher performance of the mounted devices. As a result, the heat generation density of the device is increasing. For this reason, technical development has been carried out to make the semiconductor device usable even in a high temperature environment.

例えば、半導体素子と他の部材を半田で接続する半導体装置では、使用する半田の融点を超えると、半田が溶融する。一方、半田を用いない圧接型の半導体装置では、上述した半田の融点による制限を受けないので、より高温の環境下での使用が可能である。なお、かかる圧接型半導体装置に関連し、以下の特許文献１〜３には、熱抵抗を低減する技術や製造方法に関する技術が開示されている。   For example, in a semiconductor device in which a semiconductor element and another member are connected by solder, the solder melts when the melting point of the solder used is exceeded. On the other hand, a pressure contact type semiconductor device that does not use solder is not restricted by the melting point of the solder described above, and can be used in a higher temperature environment. In relation to such a pressure contact type semiconductor device, the following Patent Documents 1 to 3 disclose a technique for reducing thermal resistance and a technique relating to a manufacturing method.

特開2008-113025号公報Japanese Patent Laid-Open No. 2008-113025 特開2006-134990号公報JP 2006-134990 JP 特開平5-190717号公報Japanese Patent Laid-Open No. 5-190717

ところで、上述した圧接型半導体装置は、半導体素子と他の部材が（半田により）固着されないという特徴を持つことから、その製造時や使用時において、半導体素子の位置決めを行う機構を設ける必要がある。しかしながら、上記の従来技術に開示された技術では、固着されていない半導体素子を全方向（即ち、三次元（ｘ，ｙ，ｚ）方向と、それぞれの回転方向）に対して位置決めすることは出来ない。   By the way, since the above-mentioned pressure contact type semiconductor device has a feature that the semiconductor element and other members are not fixed (by solder), it is necessary to provide a mechanism for positioning the semiconductor element at the time of manufacture and use. . However, with the technique disclosed in the above prior art, it is not possible to position an unfixed semiconductor element in all directions (that is, the three-dimensional (x, y, z) direction and the respective rotation directions). Absent.

また、圧接型半導体装置においては、その製造時や使用時に、半導体素子の位置決めを行う機構を低コストで設けることが望まれるが、このとき、半導体素子の側面に導電体が接してしまうと、半導体素子の側面の絶縁が十分に確保できない。また、特に、高温の環境下では、樹脂と他の部材との界面がはく離することが懸念されることから、界面がはく離しても、高い信頼性を確保できるための構造が必要となる。しかしながら、上記の従来技術は、かかる要求を満足するものではなかった。   In addition, in the pressure contact type semiconductor device, it is desired to provide a mechanism for positioning the semiconductor element at a low cost at the time of manufacture and use, but at this time, if the conductor contacts the side surface of the semiconductor element, Insulation of the side surface of the semiconductor element cannot be secured sufficiently. In particular, since there is a concern that the interface between the resin and other members may peel off under a high temperature environment, a structure is required to ensure high reliability even if the interface peels off. However, the above-described conventional technology does not satisfy such a requirement.

そこで、本発明では、上述した従来技術に鑑みて、即ち、上述した圧接型半導体装置における要求を満足することが可能な半導体装置の構造、更には、その製造方法を提供することをその目的とするものである。   In view of the above-described prior art, the present invention has an object to provide a structure of a semiconductor device capable of satisfying the requirements of the above-described pressure contact type semiconductor device, and a manufacturing method thereof. To do.

本発明によれば、上述した目的を達成するため、まず、対向する面に電極を形成した半導体素子と、前記半導体素子をその間に挟み込み、当該半導体素子の対向する面に接触して配置され、前記半導体素子の各電極にそれぞれ電気的に接続され、配線部材として作用する２枚以上のリードフレームとを備え、当該半導体素子と配線部材とを圧接により接続する圧接型の半導体装置であって、前記半導体素子と前記リードフレームとの外周を覆うように樹脂を充填して硬化することにより、当該半導体素子とリードフレームとの間の位置関係を決定すると共に、更に、当該リードフレームの一部には、外周に充填して硬化される樹脂との間で互いに位置決めして固定するための固定手段を複数形成した半導体装置が提供される。   According to the present invention, in order to achieve the above-described object, first, a semiconductor element in which an electrode is formed on an opposing surface, and the semiconductor element is sandwiched therebetween, and is disposed in contact with the opposing surface of the semiconductor element, A pressure contact type semiconductor device comprising two or more lead frames electrically connected to each electrode of the semiconductor element and acting as a wiring member, and connecting the semiconductor element and the wiring member by pressure contact; The resin element is filled and cured so as to cover the outer periphery of the semiconductor element and the lead frame, so that the positional relationship between the semiconductor element and the lead frame is determined, and further, a part of the lead frame is formed. Provides a semiconductor device in which a plurality of fixing means for positioning and fixing to a resin that is filled and cured on the outer periphery are formed.

また、本発明では、前記に記載した半導体装置において、前記リードフレームの一部には、前記固定手段として複数の窪み部を形成し、もって、前記リードフレームの窪み部に前記充填して硬化される樹脂が嵌合することで、前記リードフレームと前記半導体素子との位置が決定されることが好ましく、又は、更に、前記樹脂を充填して硬化して形成された樹脂体の一部には、ボルトが貫通するための複数の貫通穴が設けられていることが好ましい。   According to the present invention, in the semiconductor device described above, a plurality of depressions are formed as a fixing means in a part of the lead frame, and the depressions of the lead frame are filled and cured. It is preferable that the position of the lead frame and the semiconductor element is determined by fitting a resin, or a part of a resin body formed by filling and curing the resin is further provided. It is preferable that a plurality of through holes are provided for the bolts to pass therethrough.

また、本発明によれば、前記に記載した半導体装置において、当該半導体装置の１つの主面、及び、当該主面の反対側の面には、前記リードフレームが露出していることが好ましく、更に、前記半導体装置のリードフレームが露出する面に、絶縁材を介して、放熱部材を取り付けたことが好ましい。更には、前記放熱部材を、前記半導体装置の主面、又は、当該主面の反対側の面、又は、それら両面に取り付けることが好ましく、加えて、更に、前記放熱部材を、前記リードフレームが前記半導体素子に押し付けられる方向に加圧する手段によって取り付けることが好ましい。   According to the present invention, in the semiconductor device described above, the lead frame is preferably exposed on one main surface of the semiconductor device and a surface opposite to the main surface. Furthermore, it is preferable that a heat dissipation member is attached to the surface of the semiconductor device where the lead frame is exposed via an insulating material. Furthermore, it is preferable to attach the heat radiating member to the main surface of the semiconductor device, the surface opposite to the main surface, or both surfaces thereof. In addition, the heat radiating member is further attached to the lead frame. It is preferable to attach by the means which pressurizes in the direction pressed against the said semiconductor element.

また、本発明によれば、前記に記載した半導体装置において、更に、前記２枚以上のリードフレームの中で、前記半導体素子の表面に形成されたガードリングに対向する部分を有する前記リードフレームの、当該ガードリングとの対向部分に、窪み部を形成することが好ましい。   According to the present invention, in the semiconductor device described above, the lead frame having a portion facing a guard ring formed on a surface of the semiconductor element in the two or more lead frames. It is preferable to form a recess in a portion facing the guard ring.

そして、本発明では、やはり上述した目的を達成するため、対向する面に電極を形成した半導体素子を、配線部材として作用する２枚以上のリードフレームの間に挟み込み、前記半導体素子の対向する面に形成された各電極に当該リードフレームを接触して配置し、もって、前記半導体素子の各電極をそれぞれ圧接により電気的した圧接型の半導体装置の製造方法であって、少なくとも一部に、前記半導体素子電極と接するための端子部を備えると共に、チップ状の前記半導体素子を位置決めするための突起部、樹脂と嵌合するための窪み部を形成した、２枚以上のリードフレームを用意し、前記用意した２枚以上のリードフレームにより、前記チップ状半導体素子の電極形成面に接触すると共に、前記突起部により前記当該リードフレームとの間の位置関係を決定して、前記チップ状半導体素子を挟み込み、前記２枚以上のリードフレームにより挟み込まれた前記半導体素子に、その外周を覆うように樹脂を充填して硬化することにより、当該半導体素子と当該リードフレームとを所定の位置関係に固定すると共に、更に、前記リードフレームの一部に形成された窪み部と、その外周に充填されると共に、当該窪み部に埋め込まれた樹脂との間の嵌合によって、互いに固定される半導体装置の製造方法が提供される。   In the present invention, in order to achieve the above-described object, a semiconductor element in which electrodes are formed on opposing faces is sandwiched between two or more lead frames that act as wiring members, and the opposing faces of the semiconductor elements are arranged. The lead frame is placed in contact with each electrode formed on the semiconductor device, and each electrode of the semiconductor element is electrically connected by pressure welding. Provided with two or more lead frames having a terminal part for contacting the semiconductor element electrode, a protrusion part for positioning the chip-like semiconductor element, and a hollow part for fitting with the resin, The two or more prepared lead frames are in contact with the electrode forming surface of the chip-shaped semiconductor element, and the lead frames are formed by the protrusions. By sandwiching the chip-shaped semiconductor element, filling the semiconductor element sandwiched by the two or more lead frames with resin so as to cover the outer periphery, and curing, The semiconductor element and the lead frame are fixed in a predetermined positional relationship, and further, a recess formed in a part of the lead frame, and a resin filled in the outer periphery and embedded in the recess The manufacturing method of the semiconductor device fixed mutually by the fitting between is provided.

更に、本発明では、前記に記載した半導体装置の製造方法において、前記リードフレームは、その外周を取り囲む枠部を備えており、当該枠部を、前記樹脂の充填、硬化の後に、切断することが好ましく、更には、前記リードフレームを構成する前記位置決め用突起部は、前記枠部に連結した形成されており、当該枠部と前記枠部との連結部は、その断面形状において、両側にテーパを形成した台形状にとなっていることが好ましい。そして、前記前記位置決め用突起部は、前記樹脂の充填、硬化の後、前記枠部との連結部と共に除去されることが好ましく、更に、前記枠部との連結部と共に除去された前記前記位置決め用突起部による空間には、樹脂が充填されて硬化されることが好ましい。   Further, according to the present invention, in the semiconductor device manufacturing method described above, the lead frame includes a frame portion that surrounds an outer periphery thereof, and the frame portion is cut after filling and curing the resin. Preferably, the positioning protrusions constituting the lead frame are formed to be connected to the frame part, and the connecting part between the frame part and the frame part is on both sides in the cross-sectional shape. It is preferable that it becomes the trapezoid shape which formed the taper. The positioning protrusion is preferably removed together with the connecting portion with the frame portion after filling and curing of the resin, and further, the positioning is removed together with the connecting portion with the frame portion. It is preferable that the space formed by the protrusions is filled with resin and cured.

即ち、本発明によれば、金属リードフレームを用いて半導体素子の位置決めを行いながら樹脂で半導体素子とリードフレームの位置を固定し、その後、半導体素子の位置決めに用いたリードフレーム部分を取り除いて半導体装置を製造することで達成することが出来る。このとき、リードフレームと樹脂を嵌合によって固定することで、樹脂とリードフレームの密着力を必要としない半導体装置が実現できる。   That is, according to the present invention, the position of the semiconductor element and the lead frame is fixed with resin while positioning the semiconductor element using the metal lead frame, and then the lead frame part used for positioning the semiconductor element is removed and the semiconductor is removed. This can be achieved by manufacturing the device. At this time, by fixing the lead frame and the resin by fitting, a semiconductor device that does not require the adhesive force between the resin and the lead frame can be realized.

また、製造時には半導体素子の側面に金属リードフレームが接して半導体素子を位置決めするが、完成時には、半導体素子の側面には樹脂のみが接する構造となるため、十分な絶縁が確保できる。このように、リードフレームと樹脂のみで、半導体素子の全方向の位置決めが可能であり、位置決めのための部材を追加する必要がなく、そのため、低コストを実現することが出来る。更に、樹脂とリードフレームの密着力を必要としない構造であるため、従来構造のような樹脂の剥離を心配することなく、高温環境を含めた様々な環境下でも使用可能な半導体装置を提供することが可能となる。   Further, at the time of manufacturing, the metal lead frame is in contact with the side surface of the semiconductor element to position the semiconductor element, but when completed, only the resin is in contact with the side surface of the semiconductor element, so that sufficient insulation can be secured. As described above, the semiconductor element can be positioned in all directions using only the lead frame and the resin, and it is not necessary to add a member for positioning. Therefore, low cost can be realized. Furthermore, since the structure does not require adhesion between the resin and the lead frame, a semiconductor device that can be used in various environments including a high temperature environment without worrying about resin peeling as in the conventional structure is provided. It becomes possible.

本発明の第１の実施例（実施例１）になる半導体装置の上面図とそのＡ−Ａ断面図である。1A is a top view of a semiconductor device according to a first embodiment (Embodiment 1) of the present invention, and FIG. 上記実施例１になる半導体装置を構成する、特に、組立前の上リードフレームの詳細構造を示す上面図とそのＡ−Ａ断面図である。1A is a top view showing a detailed structure of an upper lead frame that constitutes the semiconductor device according to the first embodiment, in particular before assembly, and FIG. 上記実施例１になる半導体装置を構成する、特に、組立前の下リードフレームの詳細構造を示す上面図とそのＡ−Ａ断面図である。FIG. 4 is a top view showing a detailed structure of a lower lead frame constituting the semiconductor device according to the first embodiment, particularly before assembly, and a cross-sectional view taken along line AA. 上記実施例１になる半導体装置を構成する、特に、組立前の半導体素子の詳細構造を示す上面図とそのＡ−Ａ断面図である。It is the upper side figure which shows the detailed structure of the semiconductor element which comprises the semiconductor device which becomes the said Example 1, especially the assembly, and its AA sectional drawing. 上記実施例１になる半導体装置の製造方法における第１段階を示すための上面図とそのＡ−Ａ断面図である。It is the top view and its AA sectional view for showing the 1st step in the manufacturing method of the semiconductor device concerning the above-mentioned Example 1. 上記実施例１になる半導体装置の製造方法における第２段階を示す断面図である。It is sectional drawing which shows the 2nd step in the manufacturing method of the semiconductor device which becomes the said Example 1. FIG. 上記実施例１になる半導体装置の製造方法における第３段階を示す断面図である。It is sectional drawing which shows the 3rd step in the manufacturing method of the semiconductor device which becomes the said Example 1. FIG. 上記実施例１になる半導体装置の製造方法における第４段階を示す断面図である。It is sectional drawing which shows the 4th step in the manufacturing method of the semiconductor device which becomes the said Example 1. FIG. 上記実施例１になる半導体装置の製造方法における第５段階を示す断面図である。It is sectional drawing which shows the 5th step in the manufacturing method of the semiconductor device which becomes the said Example 1. FIG. 上記実施例１になる半導体装置の製造方法における第６段階を示す断面図である。It is sectional drawing which shows the 6th step in the manufacturing method of the semiconductor device which becomes the said Example 1. FIG. 上記実施例１になる半導体装置の製造方法における第７段階を示す上面図とそのＡ−Ａ断面図である。It is the top view which shows the 7th step in the manufacturing method of the semiconductor device which becomes the said Example 1, and its AA sectional drawing. 上記実施例１になる半導体装置の製造方法における第８段階を示す上面図とそのＡ−Ａ断面図である。It is the top view which shows the 8th step in the manufacturing method of the semiconductor device which becomes the said Example 1, and its AA sectional drawing. 上記実施例１になる半導体装置の製造方法における第９段階を示す断面図である。It is sectional drawing which shows the 9th step in the manufacturing method of the semiconductor device which becomes the said Example 1. FIG. 上記実施例１になる半導体装置の製造方法における第１０段階を示す断面図である。It is sectional drawing which shows the 10th step in the manufacturing method of the semiconductor device which becomes the said Example 1. 本発明の第２の実施例（実施例２）になる半導体装置の組立前の上リードフレームの詳細構造を示す上面図とそのＡ−Ａ断面図及びＢ−Ｂ断面図である。FIG. 7 is a top view showing a detailed structure of an upper lead frame before assembling a semiconductor device according to a second embodiment (embodiment 2) of the present invention, and its AA sectional view and BB sectional view. 本発明の第３の実施例（実施例３）になる半導体装置の上面図とそのＡ−Ａ断面図である。It is the upper side figure of the semiconductor device used as the 3rd Example (Example 3) of the present invention, and its AA sectional view.

以下、本発明の実施の形態について、添付の図面を参照しながら詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

まず、本発明の第1の実施例（実施例１）について、添付の図１〜１３を用いて、以下に詳細に説明する。   First, a first embodiment (embodiment 1) of the present invention will be described in detail below with reference to FIGS.

まず、添付の図１（ａ）は、本発明の実施例１になる半導体装置、特に、その完成品の上面図を示しており、この図からも明らかなように、本半導装置の外観は、略直方体形状体の樹脂体（なお、以下の説明では、単に「樹脂」と言うこともある）３の表面上に、配線部材として機能する各種のリードフレーム１ａや１ｂが露出すると共に、当該リードフレーム１の一部が端子として、樹脂体３の外部に突出した構造となっている。なお、これら樹脂体３とリードフレーム１とは、その表面上において、それらの間の境界線を凹凸状に形成し、そして、互いに噛み合う構造となっている。これは、リードフレーム１と樹脂体３との位置を、嵌合によって、互いに固定するためである。   First, attached FIG. 1A shows a top view of a semiconductor device according to Embodiment 1 of the present invention, in particular, a completed product. As is apparent from this figure, the appearance of the semiconductor device is shown. The various lead frames 1a and 1b functioning as wiring members are exposed on the surface of a substantially rectangular parallelepiped-shaped resin body (in the following description, it may be simply referred to as “resin”) 3. A part of the lead frame 1 serves as a terminal and protrudes outside the resin body 3. The resin body 3 and the lead frame 1 have a structure in which a boundary line between the resin body 3 and the lead frame 1 is formed in an uneven shape and meshes with each other. This is because the positions of the lead frame 1 and the resin body 3 are fixed to each other by fitting.

また、樹脂体３の一部には（図の上下及び左右の縁部に沿って）、樹脂の窪み（凹）部４が設けられている。これは、後述するチップ位置決め工程によって生じるものであり、この窪み部４を介して、上下のリードフレーム１、２の間に挟み込まれて実装された半導体素子９の側面の一部が、樹脂に覆われずに露出している。なお、この窪み部４は、そのまま、窪み部４としてもよく、又は、後にも説明するように、その内部に樹脂を充填してもよい。更に、この樹脂体３の各角部には、その近傍において、ボルトを貫通するための貫通穴５が、複数（本例では、４個）、設けられている。これは、後にも述べるが、上記本半導体装置を、放熱フィンに対して固定する際に、使用するものである。   Further, a resin dent (concave) portion 4 is provided in a part of the resin body 3 (along the upper and lower and right and left edges in the figure). This is caused by a chip positioning process to be described later, and a part of the side surface of the semiconductor element 9 mounted by being sandwiched between the upper and lower lead frames 1 and 2 through the recess 4 is made of resin. It is exposed without being covered. In addition, this hollow part 4 is good also as the hollow part 4, as it is, or you may fill the inside with resin so that it may demonstrate later. Furthermore, a plurality of through holes 5 (four in this example) for penetrating bolts are provided in the vicinity of each corner of the resin body 3. As will be described later, this is used when the semiconductor device is fixed to the radiation fin.

続いて、添付の図１（ｂ）には、上述した半導体装置の断面図を示す。この断面図から明らかなように、当該半導体装置の内部には、電力用の半導体素子９が配置されている。なお、本実施例において、かかる半導体素子９は、その一例として、例えば、その一辺が約１０mm、厚さ約０．２mmのＩＧＢＴ（Insulated Gate Bipolar Transistor）であり（以下の図４（ａ）及び４（ｂ）を参照）、当該素子の上面には、エミッタ電極１２とゲート電極１１を、そして、その下面には、コレクタ電極１３を持つ。そして、この半導体素子９は、上リードフレーム１と下リードフレーム２との間に挟み込まれており、しかしながら、それぞれの部材との間は、例えば、従来技術のように、半田等によって固着されてはいない。即ち、本発明が関わるパワー半導体装置では、上述したリードフレーム１、２として、厚さ約１mmの銅板が用いられており、上記半導体素子９のエミッタ電極とゲート電極は、それぞれ、上リードフレーム１と接触して固定されており、もって、上記図１（ａ）からも明らかなように、上リードフレーム（エミッタ端子）１ａと上リードフレーム（ゲート端子）１ｂを利用して、それぞれ、外部機器との電気的な導通を得ることが可能となっている。他方、上記半導体素子９のコレクタ電極は、下リードフレーム２と接しており、もって、下リードフレーム（コレクタ端子）２aを利用して、外部機器との電気的な導通を得ることが可能となっている。   Subsequently, FIG. 1B attached herewith shows a cross-sectional view of the semiconductor device described above. As is clear from this cross-sectional view, a power semiconductor element 9 is disposed inside the semiconductor device. In the present embodiment, as an example, the semiconductor element 9 is, for example, an IGBT (Insulated Gate Bipolar Transistor) having a side of about 10 mm and a thickness of about 0.2 mm (see FIGS. 4A and 4B below). 4 (b)), an emitter electrode 12 and a gate electrode 11 are provided on the upper surface of the element, and a collector electrode 13 is provided on the lower surface thereof. The semiconductor element 9 is sandwiched between the upper lead frame 1 and the lower lead frame 2. However, the semiconductor element 9 is fixed to each member by solder or the like, for example, as in the prior art. No. That is, in the power semiconductor device according to the present invention, a copper plate having a thickness of about 1 mm is used as the lead frames 1 and 2 described above, and the emitter electrode and the gate electrode of the semiconductor element 9 are respectively connected to the upper lead frame 1. As shown in FIG. 1A, the upper lead frame (emitter terminal) 1a and the upper lead frame (gate terminal) 1b are used to make external devices, respectively. It is possible to obtain electrical continuity with. On the other hand, the collector electrode of the semiconductor element 9 is in contact with the lower lead frame 2, so that it is possible to obtain electrical continuity with an external device using the lower lead frame (collector terminal) 2a. ing.

上述した上リードフレーム１（１ａ、１ｂ）及び下リードフレーム２の一方の面は、半導体装置の表面に露出しており、そのため、半導体素子９の動作に伴って生じる熱を効率良く、当該半導体装置の上下面から排出（放熱）することができる。そして、上述した上リードフレーム１には、半導体素子９の端部の近傍において、半導体素子９の端部を取り囲むように、所謂、窪み部８が設けられている。このリードフレームの窪み部８を設けることにより、半導体素子９の表面上、端部に沿ってその近傍に形成されたガードリング１０（以下の図４を参照）と、上記上リードフレーム１（図１（ｂ）の例では、１ｂ）との間の距離を十分に確保することが可能となり、これにより、絶縁性を向上することが出来る。また、図からも明らかなように、上リードフレーム１と下リードフレーム２の一部の断面には、上述した凹凸状部を形成するための窪み（凹）部、又は、段差（階段状部）１ｅが設けられており、これによっても、上記リードフレーム１と樹脂体３とが互いに嵌合する構造となっている。更に、樹脂体３の一部にも、上述した窪み部４が形成されており、当該窪み部４の一部は、後にも説明するが、半導体素子９の側面にまで到達している。   One surface of the upper lead frame 1 (1a, 1b) and the lower lead frame 2 described above is exposed on the surface of the semiconductor device. Therefore, heat generated by the operation of the semiconductor element 9 can be efficiently generated, and the semiconductor It can be discharged (heat radiation) from the upper and lower surfaces of the device. The above-described upper lead frame 1 is provided with a so-called recess 8 so as to surround the end of the semiconductor element 9 in the vicinity of the end of the semiconductor element 9. By providing the lead frame recess 8, a guard ring 10 (see FIG. 4 below) formed on the surface of the semiconductor element 9 and in the vicinity thereof along the end, and the upper lead frame 1 (see FIG. 4). In the example of 1 (b), it is possible to ensure a sufficient distance from 1b), thereby improving the insulation. Further, as is clear from the figure, the upper lead frame 1 and the lower lead frame 2 have a recess (concave) portion or a step (step-like portion) for forming the above-described concavo-convex portion in a partial cross section. ) 1e is provided, and this also has a structure in which the lead frame 1 and the resin body 3 are fitted to each other. Furthermore, the above-mentioned hollow part 4 is formed also in a part of the resin body 3, and a part of the hollow part 4 reaches the side surface of the semiconductor element 9 as will be described later.

このように、本発明の半導体装置では、二枚のリードフレーム１、２の間に半導体素子９を、半田等を用いて固着することなく、フレームの間に挟み込んで接触させ、これらをその外周から樹脂３で包んで、より具体的には、これら二枚のリードフレーム１、２と樹脂３とを嵌合することにより固定することによって、半導体装置のリードフレーム１、２と、半導体素子９とを、互いに、全方向（ｘ、ｙ、ｚの三次元方向及びそれらの回転方向）に位置決している。   As described above, in the semiconductor device of the present invention, the semiconductor element 9 is sandwiched and brought into contact between the two lead frames 1 and 2 without using solder or the like, and these are connected to the outer periphery thereof. More specifically, the lead frames 1 and 2 of the semiconductor device and the semiconductor element 9 are fixed by fitting and fixing the two lead frames 1 and 2 and the resin 3 together. Are mutually positioned in all directions (three-dimensional directions of x, y, z and their rotational directions).

続いて、上記にその内部構造の詳細を説明した半導体装置の製造方法について、以下、添付の図２〜１３を用いて詳細に説明する。なお、これら図２〜４には、組立工程前の代表的な部材について示す。   Next, a method for manufacturing a semiconductor device, the details of which are described above, will be described in detail with reference to FIGS. 2 to 4 show typical members before the assembly process.

まず、図２（ａ）及び（ｂ）には、組立工程前の上リードフレーム１の平面図と、そして、そのＡ−Ａ断面図をそれぞれ示す。これらの図からも明らかなように、組立工程前の上リードフレーム１は、外周に外枠１ｃを持ち、そして、当該外枠１ｃから内側に向かって、エミッタ端子１ａやゲート端子１ｂやチップ位置決め部１ｄが突出して形成された形状となっている。なお、外枠１ｃとエミッタ端子１ａ、外枠１ｃとゲート端子１ｂとの間の境界部（接合部）の幅は、他の箇所の幅よりも細くなっている。これは、後の工程において外枠１ｃからエミッタ端子１aやゲート端子１ｂを切断することを予め考慮したためである。一方、外枠１ｃとチップ位置決め部１ｄとの間の境界部の幅は細くする必要は無い。これは、外枠１ｃとチップ位置決め部１ｄは、後の工程においても切断されないためである。   First, FIGS. 2A and 2B show a plan view of the upper lead frame 1 before the assembly process and a sectional view taken along the line A-A, respectively. As is clear from these drawings, the upper lead frame 1 before the assembly process has an outer frame 1c on the outer periphery, and the emitter terminal 1a, the gate terminal 1b, and the chip positioning from the outer frame 1c to the inside. The portion 1d is formed to protrude. Note that the width of the boundary portion (joint portion) between the outer frame 1c and the emitter terminal 1a and between the outer frame 1c and the gate terminal 1b is narrower than the width of other portions. This is because the emitter terminal 1a and the gate terminal 1b are cut in advance from the outer frame 1c in a later process. On the other hand, it is not necessary to reduce the width of the boundary between the outer frame 1c and the chip positioning portion 1d. This is because the outer frame 1c and the chip positioning portion 1d are not cut in the subsequent process.

加えて、上リードフレーム１の一部であり、後の工程で樹脂と接する領域には、複数の窪み部１ｅが設けられており、これは、上述した樹脂体との嵌合を得るためのものである。更に、特に、図２（ｂ）により明らかなように、チップ位置決め部１ｄには、上記窪み部１eが設けられた面と対向する面に沿って、上リードフレーム１の面（下面）よりも突出した突起部１ｆが設けられている。この突起部１ｆは、後の工程において、上述した半導体素子９の位置決めを行うためのものである。なお、その一部に窪み部１ｅや突起部１ｆなどを含め、このリードフレーム１は、例えば、エッチング、プレス、又は、曲げ加工により作成される。   In addition, a plurality of indentations 1e are provided in a part of the upper lead frame 1 and in contact with the resin in a later process, and this is for obtaining a fitting with the above-described resin body. Is. Further, as is clear from FIG. 2B in particular, the chip positioning portion 1d has a surface that is opposite to the surface (lower surface) of the upper lead frame 1 along the surface opposite to the surface on which the recessed portion 1e is provided. A protruding protrusion 1f is provided. The protrusion 1f is for positioning the semiconductor element 9 described above in a later step. In addition, the lead frame 1 including a hollow portion 1e, a protruding portion 1f, and the like in a part thereof is formed by, for example, etching, pressing, or bending.

添付の図３（ａ）及び（ｂ）には、組立工程前の下リードフレーム２の平面図と、そして、その断面図をそれぞれ示す。この組立工程前の下リードフレーム２も、上記組立工程前の上リードフレーム１と同様に、その外周に外枠２ｂを持ち、かつ、その内側にコレクタ端子２aを形成している。外枠２ｂとコレクタ端子２aとの境界部の幅は他の箇所よりも細く、これは、上記と同様に、後の工程において、コレクタ端子２ａを外枠２ｂから切断することを予め考慮したためである。また、コレクタ端子２ａにも、上記と同様、窪み部２eが設けられており、これも樹脂体との嵌合を得るためのものである。なお、この下リードフレーム２も、上記上リードフレーム１と同様、その一部に窪み部２ｃなどを含め、例えば、エッチング、プレス、又は、曲げ加工により作成される。   3A and 3B attached herewith are a plan view and a cross-sectional view of the lower lead frame 2 before the assembly process, respectively. Similarly to the upper lead frame 1 before the assembly process, the lower lead frame 2 before the assembly process also has an outer frame 2b on its outer periphery, and a collector terminal 2a formed on the inner side thereof. The width of the boundary between the outer frame 2b and the collector terminal 2a is narrower than the other parts because, in the same way as described above, in consideration of cutting the collector terminal 2a from the outer frame 2b in a later step. is there. Further, the collector terminal 2a is also provided with a recess 2e as described above, which is also for obtaining a fitting with the resin body. Note that the lower lead frame 2 is also formed, for example, by etching, pressing, or bending, including the recessed portion 2c in a part thereof, like the upper lead frame 1.

次に、添付の図４（ａ）及び４（ｂ）には、半導体素子９の平面図と断面図が示されている。これらの図からも明らかなように、半導体素子の表面の周囲には、その端部に沿って近接した形成されたガードリング１０が設けられており、当該リングの内側表面に、素子のゲート電極１１とエミッタ電極１２とが設けられている。一方、半導体素子９の裏面には、コレクタ電極１３が設けられている。なお、半導体素子９を動作するためには、それぞれの電極を外部と電気的に導通し、かつ、ガードリング１０と半導体素子９の側面とが絶縁されている必要がある。   Next, a plan view and a cross-sectional view of the semiconductor element 9 are shown in FIGS. 4 (a) and 4 (b). As is clear from these figures, a guard ring 10 formed close to the end of the semiconductor element surface is provided around the surface of the semiconductor element, and the gate electrode of the element is formed on the inner surface of the ring. 11 and an emitter electrode 12 are provided. On the other hand, a collector electrode 13 is provided on the back surface of the semiconductor element 9. In order to operate the semiconductor element 9, it is necessary that each electrode is electrically connected to the outside, and the guard ring 10 and the side surface of the semiconductor element 9 are insulated.

続いて、上述した半導体装置の組立工程について、添付の図５〜１３を用いて順に示す。   Next, the assembly process of the semiconductor device described above will be described in order with reference to FIGS.

はじめに、図５（ａ）及び５（ｂ）に示すように、半導体素子９を、上リードフレーム１と下リードフレーム２との間に配置する。この時、半導体素子９のエミッタ端子１ａとゲート端子１ｂが形成された面（図４（ｂ）の上面）を上リードフレーム１の側に、コレクタ端子２ｂが形成された面（図４（ｂ）の下面）を下リードフレーム２の側に配置し、もって、半導体素子９のエミッタ電極１２と上リードフレーム１のエミッタ端子１ａ、ゲート電極１１と上リードフレーム１のゲート端子１ｂとが、そして、コレクタ電極１３と下リードフレーム２のコレクタ端子２ａとが接するように配置する。また、この時、チップ位置決め部１ｄの突起部１ｆにより、半導体素子９の四つの側辺の位置を決めるように、上リードフレーム１を配置する。このように配置することにより、半導体素子９と上下リードフレーム１、２との間の位置関係を、全方向（ｘ、ｙ、ｚの三次元方向及びそれらの回転方向）において確実に位置決めすることが出来る。   First, as shown in FIGS. 5A and 5B, the semiconductor element 9 is disposed between the upper lead frame 1 and the lower lead frame 2. At this time, the surface of the semiconductor element 9 on which the emitter terminal 1a and the gate terminal 1b are formed (the upper surface of FIG. 4B) is on the upper lead frame 1 side, and the surface on which the collector terminal 2b is formed (FIG. 4B). ) On the lower lead frame 2 side, so that the emitter electrode 12 of the semiconductor element 9, the emitter terminal 1a of the upper lead frame 1, the gate electrode 11 and the gate terminal 1b of the upper lead frame 1, and The collector electrode 13 and the collector terminal 2a of the lower lead frame 2 are arranged in contact with each other. At this time, the upper lead frame 1 is arranged so that the positions of the four sides of the semiconductor element 9 are determined by the protrusions 1f of the chip positioning part 1d. By arranging in this way, the positional relationship between the semiconductor element 9 and the upper and lower lead frames 1 and 2 can be reliably positioned in all directions (the three-dimensional directions of x, y, and z and their rotational directions). I can do it.

なお、本実施例では、半導体素子９であるチップを位置決めするチップ位置決め部を、全て、上リードフレーム１に設けた構成についてのみ説明したが、しかしながら、本発明はこれに限定されることなく、上下リードフレーム１、２の間に半導体素子９を配置した時に、半導体素子９と上下リードフレーム１、２との間の位置関係を全方向において決めることができればよく、上述したチップ位置決め部は、必ずしも上リードフレーム１だけに設ける必要はなく、このチップ位置決め部を、例えば、下リードフレーム２に設けても良い。   In the present embodiment, the chip positioning portion for positioning the chip which is the semiconductor element 9 has been described only for the configuration provided in the upper lead frame 1, however, the present invention is not limited to this. When the semiconductor element 9 is disposed between the upper and lower lead frames 1 and 2, it is only necessary to determine the positional relationship between the semiconductor element 9 and the upper and lower lead frames 1 and 2 in all directions. It is not always necessary to provide only the upper lead frame 1, and this chip positioning portion may be provided, for example, on the lower lead frame 2.

次に、上記図５において配置された半導体素子９と上下リードフレーム１、２を、樹脂モールド用の金型である上金型１４、下金型１５、中間金型１６の中に配置するが、この状態を添付の図６に示す。   Next, the semiconductor element 9 and the upper and lower lead frames 1 and 2 arranged in FIG. 5 are arranged in an upper mold 14, a lower mold 15 and an intermediate mold 16 which are molds for resin molding. This state is shown in FIG.

更に、図７に示すように、下金型１５を固定しておき、上金型１４を下金型１５の方向に（即ち、下方に）加圧する。この時、加えた圧力によって、半導体素子９に割れなどの不良が生じないように、その加圧力を調節する。   Further, as shown in FIG. 7, the lower mold 15 is fixed, and the upper mold 14 is pressurized in the direction of the lower mold 15 (ie, downward). At this time, the applied pressure is adjusted so that the applied pressure does not cause defects such as cracks in the semiconductor element 9.

続いて、添付の図８に示すように、図示されない注入口から、上金型１４、下金型１５、中間金型１６の中に、即ち、当該金型と上記のようにして位置決め配置された半導体素子９と上下リードフレーム１、２との間に形成された隙間に、液状の樹脂３を流し込み（充填し）、その後、例えば、加熱や光の照射、又は、冷却により、充填した樹脂を硬化させる。このとき、上金型１４を加圧していることから、上下金型１４、１５と上下リードフレーム１、２の間や、上下リードフレーム１、２と半導体素子９の間に、樹脂３が流れ込むことを防止することが出来る。本実施例では、樹脂３には、フィラーを含有するエポキシ樹脂を用いた。なお、この樹脂３の材料としては、完成後の使用環境下で求められる耐熱性や耐水性などの特性を、条件に合わせて、適宜、選択することができる。また、充填する樹脂３として、流れ込み性の低い材料を選択すると、上金型１４への加圧力が小さくても、上下金型１４、１５と上下リードフレーム１、２の間や、上下リードフレーム１、２と半導体素子９の間に、樹脂３が流れ込むことを防止することができる。   Subsequently, as shown in FIG. 8 attached, it is positioned from the injection port (not shown) into the upper mold 14, the lower mold 15, and the intermediate mold 16, that is, the mold and the positioning as described above. The liquid resin 3 is poured (filled) into the gap formed between the semiconductor element 9 and the upper and lower lead frames 1, 2, and then filled with, for example, heating, light irradiation, or cooling. Is cured. At this time, since the upper mold 14 is pressurized, the resin 3 flows between the upper and lower molds 14 and 15 and the upper and lower lead frames 1 and 2 and between the upper and lower lead frames 1 and 2 and the semiconductor element 9. Can be prevented. In this example, an epoxy resin containing a filler was used as the resin 3. In addition, as a material of this resin 3, characteristics, such as heat resistance and water resistance which are calculated | required in the use environment after completion, can be suitably selected according to conditions. Further, when a material with low flowability is selected as the resin 3 to be filled, even if the pressure applied to the upper mold 14 is small, the upper and lower lead frames 1 and 15 and the upper and lower lead frames 1 and 2 are It is possible to prevent the resin 3 from flowing between the semiconductor elements 9.

以上のように、本発明になる半導体装置の構成によれば、樹脂と他の部材との間に、例えば、半田や接着剤などによる密着（接着）を用いることなく、半導体装置を製造することが可能となる。そのため、密着性の低い樹脂を用いることが可能となり、用いられる樹脂材料の選択の幅を広げることが出来る。また、特に、高温環境下において樹脂の密着性が低下しても、その信頼性が低下することから製品を防止することが出来る。   As described above, according to the configuration of the semiconductor device according to the present invention, a semiconductor device can be manufactured without using, for example, adhesion (adhesion) between a resin and another member using, for example, solder or an adhesive. Is possible. Therefore, it becomes possible to use a resin having low adhesion, and the range of selection of the resin material to be used can be expanded. In particular, even if the adhesiveness of the resin is lowered in a high temperature environment, the reliability can be reduced, so that the product can be prevented.

次に、添付の図９に示すように、樹脂が硬化した後は、上金型１４の加圧を停止し、そして、図１０に示すように、上金型１４、下金型１５、中間金型１６を取り外す。この時、上リードフレームの窪み部１ｅや下リードフレームの窪み部２ｃには樹脂３が充填されているため、上記の金型を外しても、半導体素子９と上下リードフレーム１、２との間の位置関係は変化しない。即ち、半導体素子９と上下リードフレーム１、２との間の位置関係を、全方向（ｘ、ｙ、ｚの三次元方向及びそれらの回転方向）において確実に位置決めすることが出来る。なお、実際には、樹脂３は、その冷却による硬化過程において熱収縮するため、樹脂３の上側表面は上リードフレーム１の表面（上側面）よりも若干低くなる。同様に、樹脂３の裏面（下側面）は、下リードフレーム２の下側表面よりも若干高くなる。このため、半導体素子を放熱フィンなどに加圧した状態で実装する場合、加圧力は上下リードフレーム１、２に作用することとなり、樹脂３が加圧の妨げや熱抵抗増加の原因になることを防止ができることから好ましい。   Next, as shown in the attached FIG. 9, after the resin is cured, the pressurization of the upper mold 14 is stopped, and as shown in FIG. 10, the upper mold 14, the lower mold 15, and the middle Remove the mold 16. At this time, since the recess 1e of the upper lead frame and the recess 2c of the lower lead frame are filled with the resin 3, even if the mold is removed, the semiconductor element 9 and the upper and lower lead frames 1 and 2 The positional relationship between them does not change. That is, the positional relationship between the semiconductor element 9 and the upper and lower lead frames 1 and 2 can be reliably positioned in all directions (three-dimensional directions of x, y, and z and their rotational directions). Actually, since the resin 3 is thermally contracted in the curing process by cooling, the upper surface of the resin 3 is slightly lower than the surface (upper side surface) of the upper lead frame 1. Similarly, the back surface (lower side surface) of the resin 3 is slightly higher than the lower surface of the lower lead frame 2. For this reason, when the semiconductor element is mounted in a state where it is pressurized to a heat radiating fin or the like, the applied pressure acts on the upper and lower lead frames 1 and 2, and the resin 3 hinders pressurization and increases the thermal resistance. Can be prevented, which is preferable.

なお、本実施例では、モールドによって樹脂３を充填・硬化することにより、樹脂体として他の部材と一体に形成して配置した例について説明したが、本発明はこれに限定されることなく、その他、例えば、ポッティングによって配置しても良い。この場合、流れ込む樹脂３の圧力が低下することから、上下リードフレーム１、２と半導体素子９のとの間の隙間に樹脂３が流れ込むことを、より確実に防止することが出来る。一方、上リードフレームの窪み部１ｅや下リードフレームの窪み部２ｃには十分に樹脂が流れ込まないと、樹脂３と上下リードフレーム１、２との間の嵌合により、これらを固定することが出来なくなる。そのため、上リードフレームの窪み部１ｅや下リードフレームの窪み部２ｃにも十分に樹脂が流れ込むよう、ポッティングを行う場合には、注意が必要となる。このように、樹脂流し込み方法としては、モールドに限定されることなく、適宜、選択することが可能である。   In addition, in the present embodiment, an example in which the resin 3 is filled and cured by a mold to be integrally formed with other members as a resin body has been described, but the present invention is not limited thereto, In addition, you may arrange | position by potting, for example. In this case, since the pressure of the flowing resin 3 is reduced, it is possible to more reliably prevent the resin 3 from flowing into the gap between the upper and lower lead frames 1 and 2 and the semiconductor element 9. On the other hand, if the resin does not sufficiently flow into the recessed portion 1e of the upper lead frame and the recessed portion 2c of the lower lead frame, these can be fixed by fitting between the resin 3 and the upper and lower lead frames 1 and 2. It becomes impossible. Therefore, care must be taken when potting so that the resin sufficiently flows into the recess 1e of the upper lead frame and the recess 2c of the lower lead frame. As described above, the resin pouring method is not limited to the mold and can be appropriately selected.

次に、添付の図１１（ａ）及び１１（ｂ）に示すように、上下リードフレーム１、２の外枠とエミッタ端子１ａ、ゲート端子１ｂ、コレクタ端子２ｂの境界部を切断する。なお、この切断部は、上述したように、予めその幅が細くなっていることから、容易に切断することが出来る。なお、この時、上リードフレーム１のチップ位置決め部１ｄと外枠１ｃとの間の境界部は、切断しない。   Next, as shown in the attached FIGS. 11A and 11B, the outer frames of the upper and lower lead frames 1 and 2 and the boundary portion between the emitter terminal 1a, the gate terminal 1b, and the collector terminal 2b are cut. As described above, since the width of the cutting portion is narrowed in advance, the cutting portion can be easily cut. At this time, the boundary portion between the chip positioning portion 1d of the upper lead frame 1 and the outer frame 1c is not cut.

次に、添付の図１２（ａ）及び１２（ｂ）に示すように、上記で切断した上下リードフレーム１、２の外枠を取り去る。この時、上リードフレームのチップ位置決め部１ｄは、外枠と共に取り去られる。なお、本実施例では、樹脂３として、密着力の弱い材料を用いているので、上リードフレーム１のチップ位置決め部１ｄ（図１２（ｂを参照）を、容易に、取り去ることができる。あるいは、組立前に、上リードフレームのチップ位置決め部１ｄの表面に離型材を塗布しておく、又は、樹脂との密着力を弱めるための表面処理を施すことによれば、チップ位置決め部１ｄを、更に容易に、取り去ることが可能となる。   Next, as shown in attached FIGS. 12A and 12B, the outer frames of the upper and lower lead frames 1 and 2 cut as described above are removed. At this time, the chip positioning portion 1d of the upper lead frame is removed together with the outer frame. In the present embodiment, since a material having a weak adhesion is used as the resin 3, the chip positioning portion 1d (see FIG. 12B) of the upper lead frame 1 can be easily removed. Before the assembly, a mold release material is applied to the surface of the chip positioning portion 1d of the upper lead frame, or by applying a surface treatment for weakening the adhesion with the resin, the chip positioning portion 1d is It can be removed more easily.

このように、上リードフレーム１のチップ位置決め部１ｄを取り去ることにより、それまでチップ位置決め部１ｄが存在していた箇所には、新たに窪み部ができ、当該窪み部が樹脂の窪み部４となる。即ち、当該樹脂の窪み部４には、樹脂を充填・硬化し、又は、予め樹脂によってチップ位置決め部１ｄと同形状に形成された部材を埋め込む。このようにして、本発明になる半導体装置を製造することができる。   In this way, by removing the chip positioning portion 1d of the upper lead frame 1, a new hollow portion is formed at a location where the chip positioning portion 1d has existed until then, and the hollow portion is formed with the resin hollow portion 4. Become. That is, in the resin recess 4, the resin is filled and cured, or a member previously formed in the same shape as the chip positioning portion 1d by resin is embedded. Thus, the semiconductor device according to the present invention can be manufactured.

次に、上述のようにして製造された半導体装置を使用する場合の実装構造及びその方法について、添付の図１３、１４を用いて詳細に説明する。なお、本実施例の半導体装置は、所謂、圧接型半導体装置であることから、その使用時には、当該装置を上下に加圧力を加える必要がある。また、上下リードフレーム１、２は、端子などの配線部材として機能するため、放熱フィン１９などから電気的に絶縁を行う必要がある。   Next, a mounting structure and method for using the semiconductor device manufactured as described above will be described in detail with reference to FIGS. Since the semiconductor device of this embodiment is a so-called pressure contact type semiconductor device, it is necessary to apply pressure to the device up and down during use. Further, since the upper and lower lead frames 1 and 2 function as wiring members such as terminals, it is necessary to electrically insulate from the heat radiation fins 19 and the like.

そこで、図１３に示すように、半導体装置の上下の面（表面及び裏面）には、その一部（半導体装置との接触面）に絶縁材１８を備えた一対の放熱フィン１９、１９を配置する。更に、図１４に示すように、これら上下の放熱フィン１９を貫通する複数（より具体的には、上記半導体装置に形成された４個の貫通穴５に対応し、４本）のボルト２０を用いることにより、上下の放熱フィン１９の間において、本半導体装置を加圧する。その結果、上下リードフレーム１、２を半導体素子９へ向かって押し付けると共に、半導体装置を、放熱フィンとの絶縁を確保しながら加圧でき、半導体装置としての動作が可能となる。なお、この時、ボルト２０と放熱フィン１９との間に（コイル）スプリング２２を配置しておくことによれば、当該スプリング２２の長さを調節することによってその加圧力を制御することが出来る。このことから、好ましく、更に、温度変化によって放熱フィンや半導体装置の厚さが変化した場合にも、加圧力の変化を抑えることが出来るという優れた効果を発揮する。また、ボルト２０を半導体装置のボルト貫通穴５を通すことにより、半導体装置と放熱フィン１９との間の位置関係を、所望の位置に固定できることは当然である。   Therefore, as shown in FIG. 13, a pair of heat radiation fins 19, 19 provided with an insulating material 18 on a part thereof (contact surface with the semiconductor device) are arranged on the upper and lower surfaces (front surface and back surface) of the semiconductor device. To do. Furthermore, as shown in FIG. 14, a plurality of bolts 20 (more specifically, four corresponding to the four through holes 5 formed in the semiconductor device) passing through the upper and lower heat radiation fins 19 are provided. By using this, the semiconductor device is pressurized between the upper and lower heat radiation fins 19. As a result, the upper and lower lead frames 1 and 2 are pressed toward the semiconductor element 9 and the semiconductor device can be pressurized while ensuring insulation from the heat dissipating fins, thereby enabling operation as a semiconductor device. At this time, if a (coil) spring 22 is arranged between the bolt 20 and the heat radiating fin 19, the pressure can be controlled by adjusting the length of the spring 22. . From this, it is preferable that even when the thickness of the radiating fin or the semiconductor device is changed due to a temperature change, an excellent effect that the change of the applied pressure can be suppressed is exhibited. Further, it is natural that the positional relationship between the semiconductor device and the radiation fins 19 can be fixed at a desired position by passing the bolt 20 through the bolt through hole 5 of the semiconductor device.

以上に述べた実装構造及び方法によれば、半導体装置の上下両側（表面及び裏面）に放熱フィン１９を配置することにより、半導体素子９の動作発熱を、装置の両側から外部へ排出することが可能となり、そのため、熱抵抗を小さくすることができる。ところで、上述した半導体装置の圧接構造では、その熱抵抗は、加圧力によって変化する。これに対し、本実施例では、図１５から明らかなように、ボルト２０に対するナット２１の締め付け量（ナットの位置）によって、当該加圧力を制御できることから、熱抵抗を制御することも可能である。   According to the mounting structure and method described above, by disposing the radiation fins 19 on both the upper and lower sides (front and back surfaces) of the semiconductor device, the operation heat generated by the semiconductor element 9 can be discharged from both sides of the device to the outside. Therefore, the thermal resistance can be reduced. By the way, in the above-described pressure contact structure of the semiconductor device, the thermal resistance changes depending on the applied pressure. On the other hand, in this embodiment, as is apparent from FIG. 15, the applied pressure can be controlled by the tightening amount (nut position) of the nut 21 with respect to the bolt 20, so that the thermal resistance can also be controlled. .

また、上述した実装構造では、半導体装置と絶縁材１８の間には、接触熱抵抗が生じる。これに対しては、例えば、半導体装置と絶縁材１８の間に、熱伝導性に優れた（熱伝導率の高い）グリースなどを塗布することにより、熱抵抗を低減することも可能である。   In the mounting structure described above, contact thermal resistance is generated between the semiconductor device and the insulating material 18. In response to this, for example, a thermal resistance (high thermal conductivity) grease or the like is applied between the semiconductor device and the insulating material 18 to reduce the thermal resistance.

また、上述した本実施例では、装置との接触表面に絶縁材１８を備えた放熱フィン１９を用いて半導体装置を実装する構造について述べたが、しかしながら、本発明はこれに限定されず、例えば、上述した絶縁材１８を備えていない放熱フィン１９を用いることも可能である。なお、この場合、半導体装置と放熱フィン１９の間に、薄板状の絶縁材料を挟み込むことで、放熱フィン１９と半導体装置との間の絶縁を確保することが出来、更に、上述したように、放熱フィンの一部に絶縁材料を固着する必要はない。但し、かかる実装構造では、半導体装置と絶縁材料との間の接触熱抵抗だけでなく、更に、絶縁材料と放熱フィン１９の間にも接触熱抵抗が生じる。そこで、実際の実装に際しては、これらの事項に鑑みて、実際の装置の使用方法に適した実装構造又は方法を、適宜、選択することができることは言うまでもなかろう。   In the above-described embodiment, the structure in which the semiconductor device is mounted using the heat radiation fin 19 provided with the insulating material 18 on the contact surface with the device has been described. However, the present invention is not limited to this, for example, It is also possible to use the radiating fins 19 that do not include the insulating material 18 described above. In this case, by sandwiching a thin plate-like insulating material between the semiconductor device and the radiation fin 19, insulation between the radiation fin 19 and the semiconductor device can be secured. It is not necessary to fix an insulating material to a part of the radiating fin. However, in such a mounting structure, not only the contact thermal resistance between the semiconductor device and the insulating material but also the contact thermal resistance is generated between the insulating material and the radiation fin 19. Therefore, it goes without saying that in actual mounting, it is possible to appropriately select a mounting structure or method suitable for an actual method of using an apparatus in view of these matters.

なお、上述した実装構造や方法において、半導体装置を動作させると、半導体素子９の発熱によって、当該半導体素子の周辺部の温度が上昇する。しかしながら、本実施例では、上述したように、半導体素子９と他の部材との間は、半田などによって接続されていない。このことから、従来のように、線膨張係数の差に起因する熱変形量差によって、半導体素子９と他の部材との間の接続部材に亀裂が生じ、熱抵抗が増加することは有り得ず、従って、本発明の半導体装置では、半導体素子９と他の部材との熱変形量の差を低減する必要が無く、そのため、極めて優れた実装構造を提供することが出来る。   In the mounting structure and method described above, when the semiconductor device is operated, the temperature of the peripheral portion of the semiconductor element rises due to heat generated by the semiconductor element 9. However, in this embodiment, as described above, the semiconductor element 9 and other members are not connected by solder or the like. From this, it is unlikely that the connection member between the semiconductor element 9 and another member is cracked and the thermal resistance is increased due to the difference in thermal deformation caused by the difference in linear expansion coefficient as in the prior art. Therefore, in the semiconductor device of the present invention, it is not necessary to reduce the difference in the amount of thermal deformation between the semiconductor element 9 and other members, and therefore an extremely excellent mounting structure can be provided.

添付の図１５（ａ）〜１５（ｃ）を用いて、本発明の第２の実施例（実施例２）について詳細に説明する。なお、これらの図には、本実施例２で用いられる組立前の上リードフレーム１のみを示している。   A second embodiment (embodiment 2) of the present invention will be described in detail with reference to FIGS. 15 (a) to 15 (c). In these drawings, only the upper lead frame 1 before assembly used in the second embodiment is shown.

これらの図、特に、上リードフレーム１のＢ−Ｂ断面で示す図１５（ｃ）からも明らかなように、本実施例２では、上リードフレーム１のチップ位置決め部１ｄの両側面に、テーパ１ｇを形成していることを除き、その他の構成は、上記の実施例１とほぼ同様である。即ち、このテーパ１ｇは、半導体素子９の表面、又は、上リードフレーム１の下（裏）面に近づくに従って、その幅が細くなるように形成されている。このようなテーパ１ｇをチップ位置決め部１ｄに設けることによれば、上述した本発明の半導体装置製造工程において、樹脂３から上リードフレームの外枠１ｃを取り去る工程を（上記図１２を参照）、容易に行うことができる。   As is apparent from these drawings, particularly FIG. 15C showing the BB cross section of the upper lead frame 1, in the second embodiment, the taper is formed on both side surfaces of the chip positioning portion 1 d of the upper lead frame 1. Except that 1 g is formed, the other configuration is substantially the same as that of the first embodiment. That is, the taper 1g is formed such that its width becomes narrower as it approaches the surface of the semiconductor element 9 or the lower (back) surface of the upper lead frame 1. By providing such a taper 1g in the chip positioning portion 1d, the step of removing the outer frame 1c of the upper lead frame from the resin 3 in the semiconductor device manufacturing process of the present invention described above (see FIG. 12 above), It can be done easily.

また、本実施例２では、チップ位置決め部１ｄは、全て、上リードフレーム１に設けている。しかしながら、このチップ位置決め部１ｄを、下リードフレーム２に設けることも可能であり、その場合には、下リードフレーム２のチップ位置決め部１ｄにも、半導体素子９の裏面、又は、リードフレーム２の裏面に近づくに従って、その幅が細くなるようにテーパを設けることにより、樹脂３から下リードフレームの外枠２ｂを取り去る工程を、より容易に行うことができる。   In the second embodiment, all the chip positioning portions 1 d are provided on the upper lead frame 1. However, it is also possible to provide this chip positioning portion 1d on the lower lead frame 2, and in this case, the chip positioning portion 1d of the lower lead frame 2 is also provided on the back surface of the semiconductor element 9 or the lead frame 2. By providing a taper so that the width becomes narrower as it approaches the back surface, the step of removing the outer frame 2b of the lower lead frame from the resin 3 can be performed more easily.

最後に、添付の図１６（ａ）及び１６（ｂ）を用いながら、本発明の第３の実施例（実施例３）について詳細に説明する。なお、これらの図１６（ａ）及び１６（ｂ）は、本発明の実施例３になる半導体装置の上面図と断面図をそれぞれ示している。   Finally, a third embodiment (Example 3) of the present invention will be described in detail with reference to FIGS. 16 (a) and 16 (b). Note that FIGS. 16A and 16B are a top view and a cross-sectional view, respectively, of the semiconductor device according to the third embodiment of the present invention.

これらの図からも明らかなように、実施例３になる半導体装置の特徴は、上記実施例１と比較し、樹脂の窪み部４に、ポッティングレジン２３を設けた点である。このように、樹脂の窪み部４をポッティングレジン２３で埋めることによれば、半導体素子９の露出をより確実に防止することができる。なお、ポッティングレジン２３を注入する際には、加圧しながら、但し、半導体素子９と上下リードフレーム１、２の間の隙間に、ポッティングレジン２３が流れ込まないよう、注入が望ましい。本実施例では、上記の実施例１と比較して、ポッティングレジン２３を注入するための工程が増えるが、しかし、半導体装置の使用環境などに応じ、上述した実施例１や２の構造を含めて、最適の構造を選択することを可能とする。   As is clear from these drawings, the semiconductor device according to the third embodiment is characterized in that a potting resin 23 is provided in the resin recess 4 as compared with the first embodiment. Thus, by filling the resin recesses 4 with the potting resin 23, the exposure of the semiconductor element 9 can be more reliably prevented. In addition, when injecting the potting resin 23, it is desirable to inject the potting resin 23 while applying pressure while preventing the potting resin 23 from flowing into the gap between the semiconductor element 9 and the upper and lower lead frames 1 and 2. In the present embodiment, the number of steps for injecting the potting resin 23 is increased as compared with the first embodiment described above. However, depending on the use environment of the semiconductor device, the structure of the first and second embodiments described above is included. This makes it possible to select an optimal structure.

以上、本発明について、実施例１〜３に基づき、その詳細を説明したが、しかしながら、本発明はこれらの実施例１〜３に限定されるものではなく、その趣旨を逸脱しない範囲において、種々、変更可能であることは言うまでもない。   The present invention has been described in detail based on the first to third embodiments. However, the present invention is not limited to the first to third embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it can be changed.

１…上リードフレーム、１ａ…エミッタ端子、１ｂ…ゲート端子、１ｃ…外枠、１ｄ…チップ位置決め部、１ｅ…窪み部、１ｆ…突起部、１ｇ…テーパ部、２…下リードフレーム、２ａ…コレクタ端子、２ｂ…外枠、２ｃ…窪み部、３…樹脂（体）、４…樹脂の窪み部、５…ボルト貫通穴、９…半導体素子、１０…ガードリング、１４…上金型、１５…下金型、１６…中間金型、１７…リードフレーム切断部、１８…絶縁材、１９…放熱フィン、２０…ボルト、２１…ナット、２２…スプリング、２３…ポッティングレジン。 DESCRIPTION OF SYMBOLS 1 ... Upper lead frame, 1a ... Emitter terminal, 1b ... Gate terminal, 1c ... Outer frame, 1d ... Chip positioning part, 1e ... Depression part, 1f ... Projection part, 1g ... Tapered part, 2 ... Lower lead frame, 2a ... Collector terminal, 2b ... outer frame, 2c ... hollow portion, 3 ... resin (body), 4 ... resin hollow portion, 5 ... bolt through hole, 9 ... semiconductor element, 10 ... guard ring, 14 ... upper mold, 15 DESCRIPTION OF SYMBOLS ... Lower die, 16 ... Intermediate die, 17 ... Lead frame cutting part, 18 ... Insulating material, 19 ... Radiation fin, 20 ... Bolt, 21 ... Nut, 22 ... Spring, 23 ... Potting resin.

Claims (13)

対向する面に電極を形成した半導体素子と、
前記半導体素子をその間に挟み込み、当該半導体素子の対向する面に接触して配置され、前記半導体素子の各電極にそれぞれ電気的に接続され、配線部材として作用する２枚以上のリードフレームとを備え、当該半導体素子と配線部材とを圧接により接続する圧接型の半導体装置において、
前記半導体素子と前記リードフレームとの外周を覆うように樹脂を充填して硬化することにより、当該半導体素子とリードフレームとの間の位置関係を決定すると共に、更に、
当該リードフレームの一部には、外周に充填して硬化される樹脂との間で互いに位置決めして固定するための固定手段を複数形成したことを特徴とする半導体装置。 A semiconductor element having electrodes formed on opposing surfaces;
The semiconductor element is sandwiched therebetween, and is arranged in contact with the opposing surfaces of the semiconductor element, and is electrically connected to each electrode of the semiconductor element, and includes two or more lead frames that act as wiring members In the press contact type semiconductor device for connecting the semiconductor element and the wiring member by press contact,
By determining the positional relationship between the semiconductor element and the lead frame by filling the resin so as to cover the outer periphery of the semiconductor element and the lead frame and curing the resin,
2. A semiconductor device according to claim 1, wherein a plurality of fixing means are formed on a part of the lead frame for positioning and fixing between the lead frame and a resin that is filled and cured. 前記請求項１に記載した半導体装置において、前記リードフレームの一部には、前記固定手段として複数の窪み部を形成し、もって、前記リードフレームの窪み部に前記充填して硬化される樹脂が嵌合することで、前記リードフレームと前記半導体素子との位置が決定されることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein a plurality of recesses are formed as the fixing means in a part of the lead frame, and the resin that is filled and cured in the recesses of the lead frame is formed. The position of the lead frame and the semiconductor element is determined by the fitting, and the semiconductor device. 前記請求項１に記載した半導体装置において、更に、前記樹脂を充填して硬化して形成された樹脂体の一部には、ボルトが貫通するための複数の貫通穴が設けられていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein a part of a resin body formed by filling and curing the resin is provided with a plurality of through holes through which bolts pass. A featured semiconductor device. 前記請求項１に記載した半導体装置において、当該半導体装置の１つの主面、及び、当該主面の反対側の面には、前記リードフレームが露出していることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the lead frame is exposed on one main surface of the semiconductor device and a surface opposite to the main surface. 前記請求項４に記載した半導体装置において、更に、前記半導体装置のリードフレームが露出する面に、絶縁材を介して、放熱部材を取り付けたことを特徴とする半導体装置。   5. The semiconductor device according to claim 4, further comprising a heat dissipation member attached to a surface of the semiconductor device from which a lead frame is exposed via an insulating material. 前記請求項５に記載した半導体装置において、前記放熱部材を、前記半導体装置の主面、又は、当該主面の反対側の面、又は、それら両面に取り付けたことを特徴とする半導体装置。   6. The semiconductor device according to claim 5, wherein the heat dissipation member is attached to a main surface of the semiconductor device, a surface opposite to the main surface, or both surfaces thereof. 前記請求項５に記載した半導体装置において、更に、前記放熱部材を、前記リードフレームが前記半導体素子に押し付けられる方向に加圧する手段によって取り付けたことを特徴とする半導体装置。   6. The semiconductor device according to claim 5, wherein the heat dissipating member is further attached by means for pressing in a direction in which the lead frame is pressed against the semiconductor element. 前記請求項１の半導体装置において、更に、前記２枚以上のリードフレームの中で、前記半導体素子の表面に形成されたガードリングに対向する部分を有する前記リードフレームの、当該ガードリングとの対向部分に、窪み部を形成したことを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the lead frame having a portion facing the guard ring formed on the surface of the semiconductor element in the two or more lead frames is opposed to the guard ring. A semiconductor device characterized in that a recess is formed in a portion. 対向する面に電極を形成した半導体素子を、配線部材として作用する２枚以上のリードフレームの間に挟み込み、前記半導体素子の対向する面に形成された各電極に当該リードフレームを接触して配置し、もって、前記半導体素子の各電極をそれぞれ圧接により電気的した圧接型の半導体装置の製造方法において、
少なくとも一部に、前記半導体素子電極と接するための端子部を備えると共に、チップ状の前記半導体素子を位置決めするための突起部、樹脂と嵌合するための窪み部を形成した、２枚以上のリードフレームを用意し、
前記用意した２枚以上のリードフレームにより、前記チップ状半導体素子の電極形成面に接触すると共に、前記突起部により前記当該リードフレームとの間の位置関係を決定して、前記チップ状半導体素子を挟み込み、
前記２枚以上のリードフレームにより挟み込まれた前記半導体素子に、その外周を覆うように樹脂を充填して硬化することにより、当該半導体素子と当該リードフレームとを所定の位置関係に固定すると共に、更に、
前記リードフレームの一部に形成された窪み部と、その外周に充填されると共に、当該窪み部に埋め込まれた樹脂との間の嵌合によって、互いに固定されることを特徴とする半導体装置の製造方法。 A semiconductor element having electrodes formed on opposing surfaces is sandwiched between two or more lead frames that act as wiring members, and the lead frames are disposed in contact with the electrodes formed on the opposing surfaces of the semiconductor elements. Therefore, in the method of manufacturing a pressure contact type semiconductor device in which each electrode of the semiconductor element is electrically connected by pressure contact,
At least a part of which is provided with a terminal part for contacting the semiconductor element electrode, a protrusion part for positioning the chip-like semiconductor element, and a depression part for fitting with the resin, and two or more sheets Prepare a lead frame,
The two or more prepared lead frames are in contact with the electrode forming surface of the chip-like semiconductor element, and the protrusion is used to determine the positional relationship between the lead frame and the chip-like semiconductor element. Sandwiched,
Fixing the semiconductor element and the lead frame in a predetermined positional relationship by filling the semiconductor element sandwiched between the two or more lead frames with a resin so as to cover the outer periphery thereof, and curing the resin. Furthermore,
A semiconductor device characterized in that it is fixed to each other by fitting between a recess formed in a part of the lead frame and the outer periphery of the recess and a resin embedded in the recess. Production method. 前記請求項９に記載した半導体装置の製造方法において、前記リードフレームは、その外周を取り囲む枠部を備えており、当該枠部を、前記樹脂の充填、硬化の後に、切断することを特徴とする半導体装置の製造方法。   10. The method of manufacturing a semiconductor device according to claim 9, wherein the lead frame includes a frame portion that surrounds an outer periphery thereof, and the frame portion is cut after the resin is filled and cured. A method for manufacturing a semiconductor device. 前記請求項１０に記載した半導体装置の製造方法において、前記リードフレームを構成する前記位置決め用突起部は、前記枠部に連結した形成されており、当該枠部と前記枠部との連結部は、その断面形状において、両側にテーパを形成した台形状にとなっていることを特徴とする半導体装置の製造方法。   11. The method of manufacturing a semiconductor device according to claim 10, wherein the positioning protrusions constituting the lead frame are formed to be connected to the frame part, and a connecting part between the frame part and the frame part is A method of manufacturing a semiconductor device, characterized in that the cross-sectional shape is a trapezoidal shape with tapers formed on both sides. 前記請求項１１に記載した半導体装置の製造方法において、前記前記位置決め用突起部は、前記樹脂の充填、硬化の後、前記枠部との連結部と共に除去されることを特徴とする半導体装置の製造方法。   12. The method of manufacturing a semiconductor device according to claim 11, wherein the positioning protrusion is removed together with the connecting portion with the frame portion after the resin is filled and cured. Production method. 前記請求項１２に記載した半導体装置の製造方法において、前記枠部との連結部と共に除去された前記前記位置決め用突起部による空間には、樹脂が充填されて硬化されることを特徴とする半導体装置の製造方法。   13. The semiconductor device manufacturing method according to claim 12, wherein a space formed by the positioning protrusion removed together with the connecting portion with the frame portion is filled with resin and cured. Device manufacturing method.
JP2009289149A 2009-12-21 2009-12-21 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5452210B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009289149A JP5452210B2 (en) 2009-12-21 2009-12-21 Semiconductor device and manufacturing method thereof
PCT/JP2010/064291 WO2011077781A1 (en) 2009-12-21 2010-08-24 Semiconductor device and production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009289149A JP5452210B2 (en) 2009-12-21 2009-12-21 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011129818A JP2011129818A (en) 2011-06-30
JP5452210B2 true JP5452210B2 (en) 2014-03-26

Family

ID=44195329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009289149A Expired - Fee Related JP5452210B2 (en) 2009-12-21 2009-12-21 Semiconductor device and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP5452210B2 (en)
WO (1) WO2011077781A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5437943B2 (en) * 2010-07-26 2014-03-12 日立オートモティブシステムズ株式会社 Power semiconductor unit, power module and manufacturing method thereof
JP2015142077A (en) 2014-01-30 2015-08-03 株式会社東芝 semiconductor device
JP2015142072A (en) 2014-01-30 2015-08-03 株式会社東芝 semiconductor device
CN205428897U (en) 2014-10-24 2016-08-03 意法半导体股份有限公司 Electronic device
IT202000008269A1 (en) 2020-04-17 2021-10-17 St Microelectronics Srl STACKABLE ENCAPSULATED ELECTRONIC POWER DEVICE FOR SURFACE MOUNTING AND CIRCUIT ARRANGEMENT

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121622A (en) * 1991-10-25 1993-05-18 Nec Corp Resin sealed semiconductor device
JP3129020B2 (en) * 1992-04-09 2001-01-29 富士電機株式会社 Semiconductor device
JP3195515B2 (en) * 1995-04-19 2001-08-06 株式会社日立製作所 Semiconductor device and manufacturing method thereof
JP2001358263A (en) * 2000-06-12 2001-12-26 Hitachi Ltd Semiconductor device and method of forming circuit of the same
JP4635564B2 (en) * 2004-11-04 2011-02-23 富士電機システムズ株式会社 Semiconductor device

Also Published As

Publication number Publication date
WO2011077781A1 (en) 2011-06-30
JP2011129818A (en) 2011-06-30

Similar Documents

Publication Publication Date Title
US9613927B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4635564B2 (en) Semiconductor device
JP4438489B2 (en) Semiconductor device
JP3605547B2 (en) Heat dissipating substrate and manufacturing method thereof
JP5873998B2 (en) Semiconductor device and manufacturing method thereof
JP5279632B2 (en) Semiconductor module
JP5936310B2 (en) Power semiconductor module and its mounting structure
JP5484429B2 (en) Power converter
US20060065421A1 (en) Circuit device and manufacturing method thereof
JP4254527B2 (en) Semiconductor device
JP6266168B2 (en) Semiconductor device
JP5452210B2 (en) Semiconductor device and manufacturing method thereof
CN113454774B (en) Packaged chip and manufacturing method thereof
JP2011029589A (en) Semiconductor device and method of manufacturing the same
JP4967701B2 (en) Power semiconductor device
JP4545022B2 (en) Circuit device and manufacturing method thereof
WO2016088684A1 (en) Circuit structure and circuit structure with heat radiating body
JP2005167075A (en) Semiconductor device
JP6048238B2 (en) Electronic equipment
JP5444584B2 (en) Semiconductor device and manufacturing method thereof
JP2009206406A (en) Power semiconductor device
JP2005116963A (en) Semiconductor device
JP4258391B2 (en) Semiconductor device
JP2020072095A (en) Power unit, method of manufacturing the same, electric device having power unit, and heat sink
JP6230522B2 (en) Power semiconductor device, method of manufacturing the same, and insulating substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees