JP5447227B2 - 回路装置及びシステム - Google Patents
回路装置及びシステム Download PDFInfo
- Publication number
- JP5447227B2 JP5447227B2 JP2010147673A JP2010147673A JP5447227B2 JP 5447227 B2 JP5447227 B2 JP 5447227B2 JP 2010147673 A JP2010147673 A JP 2010147673A JP 2010147673 A JP2010147673 A JP 2010147673A JP 5447227 B2 JP5447227 B2 JP 5447227B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- mode
- node
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
図1に本実施形態の回路装置100(100−1〜100−3)の基本的な構成例を示す。本実施形態の回路装置100−1は、出力回路110、出力制御回路120、バス接続モード設定部130及び制御部140を含む。また、回路装置100−1、100−2については、図示していないが、回路装置100−1と同じ構成とすることができる。なお、本実施形態の回路装置100−1は図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
図5に、本実施形態の回路装置100とホスト装置200とを含むシステムの第1の構成例を示す。図5のシステムは、例えばプリンターであって、2つの回路装置100−1、100−2及びホスト装置200を含む。さらにシステム(プリンター)は、第1〜第8の記憶装置300−1〜300−8、8個の液体容器(インクカートリッジ)400−1〜400−8を含む。なお、本実施形態のシステムは図5の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
図9に、記憶装置300が設けられた液体容器400の詳細な構成例を示す。なお以下では、ホスト装置200がインクジェット方式のプリンター本体であり、液体容器400がインクカートリッジであり、基板420が、インクカートリッジに設けられた回路基板である場合を例に説明する。但し、本実施形態では、ホスト装置、回路装置、液体容器、基板は、他の装置、容器、基板であってもよい。例えば、ホスト装置はメモリーカードのリーダー/ライターであってもよく、基板はメモリーカードに設けられた回路基板であってもよい。
TP 第2の導電型のトランジスター、VDD 第2の電源ノード、
VSS 第1の電源ノード、
100 回路装置、110 出力回路、120 出力制御回路、
130 バス接続モード設定部、140 制御部、150 データ転送回路、
200 ホスト装置、210 ホスト制御部、220 表示部、230 操作部、
300 記憶装置、400 液体容器、420 基板(回路基板)、
440 インク供給口、500 比較例の回路装置、510 比較例の出力回路、
540 比較例の制御部
Claims (9)
- バスを介してホスト装置に信号を出力する出力回路と、
前記出力回路を制御する出力制御回路とを含み、
前記出力回路は、
出力ノードと第1の電源ノードとの間に設けられる第1の導電型のトランジスターと、
前記出力ノードと第2の電源ノードとの間に設けられる第2の導電型のトランジスターとを含み、
前記出力制御回路は、
第1の出力モードでは、前記第1の導電型のトランジスター及び前記第2の導電型のトランジスターのいずれか一方をオフにし、他方をオン・オフする制御を行い、
第2の出力モードでは、前記第1の導電型のトランジスター及び前記第2の導電型のトランジスターを排他的にオン・オフする制御を行い、
前記出力回路が前記出力ノードに出力信号を出力する際に、
前記出力制御回路は、前記出力ノードが高インピーダンス状態に設定される前記第1の出力モードから前記第2の出力モードに切り換え、
前記出力回路は、前記第2の出力モードに設定された後に、前記出力信号に対応する電圧レベルを前記出力ノードに出力し、
前記出力制御回路は、前記出力ノードに前記電圧レベルが出力された後に、前記出力回路を前記第2の出力モードから前記第1の出力モードに切り換えることを特徴とする回路装置。 - 請求項1において、
前記出力信号を第1の電圧レベルから第2の電圧レベルに変化させる場合には、
前記出力制御回路は、前記出力回路を前記第1の出力モードから前記第2の出力モードに切り換えて、
前記出力回路は、前記第2の出力モードに設定された後に、前記出力ノードを前記第1の電圧レベルから前記第2の電圧レベルに変化させ、
前記出力信号を前記第2の電圧レベルから前記第1の電圧レベルに変化させる場合には、
前記出力制御回路は、前記出力回路を前記第1の出力モードから前記第2の出力モードに切り換え、
前記出力回路は、前記第2の出力モードに設定された後に、前記出力ノードを前記第2の電圧レベルから前記第1の電圧レベルに変化させ、
前記出力ノードが前記第1の電圧レベルに設定された後に、前記出力制御回路は、前記出力回路を前記第2の出力モードから前記第1の出力モードに戻すことを特徴とする回路装置。 - 請求項1又は2において、
第1のバス接続モードでは、前記バスに対して前記ホスト装置と他の回路装置とが接続され、
第2のバス接続モードでは、前記バスに対して前記ホスト装置が接続され、一方で前記他の回路装置が非接続であり、
前記第2のバス接続モードでは、
前記出力制御回路は、前記出力回路を前記第2の出力モードに設定し、
前記第1のバス接続モードでは、
前記出力制御回路は、前記出力回路を前記第1の出力モードから前記第2の出力モードに切り換え、前記出力信号が出力された後に、前記出力回路を前記第2の出力モードから前記第1の出力モードに戻すことを特徴とする回路装置。 - 請求項3において、
前記第1のバス接続モードと前記第2のバス接続モードとを設定するためのバス接続モード設定部を含むことを特徴とする回路装置。 - 請求項1乃至4において、
前記出力回路が出力する前記出力信号は、前記ホスト装置が発行したコマンドを処理中であることを前記ホスト装置に対して通知する信号であることを特徴とする回路装置。 - 請求項1乃至5のいずれかにおいて、
メモリー接続バスに接続される複数の記憶装置と前記ホスト装置との間のデータ転送を行うデータ転送回路を含むことを特徴とする回路装置。 - 請求項6において、
前記記憶装置は、液体容器に設けられた記憶装置であることを特徴とする回路装置。 - 請求項7において、
n(nは2以上の整数)色モードの場合には、前記第1のバス接続モードに設定され、
k(kは1≦k<nである整数)色モードの場合には、前記第2のバス接続モードに設定されることを特徴とする回路装置。 - 請求項1乃至8のいずれかに記載の回路装置と前記ホスト装置とを含むことを特徴とするシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010147673A JP5447227B2 (ja) | 2010-06-29 | 2010-06-29 | 回路装置及びシステム |
US13/170,141 US8477544B2 (en) | 2010-06-29 | 2011-06-27 | Circuit apparatus and system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010147673A JP5447227B2 (ja) | 2010-06-29 | 2010-06-29 | 回路装置及びシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012015604A JP2012015604A (ja) | 2012-01-19 |
JP5447227B2 true JP5447227B2 (ja) | 2014-03-19 |
Family
ID=45351962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010147673A Active JP5447227B2 (ja) | 2010-06-29 | 2010-06-29 | 回路装置及びシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8477544B2 (ja) |
JP (1) | JP5447227B2 (ja) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5338982A (en) | 1991-03-29 | 1994-08-16 | Kawasaki Steel Corporation | Programmable logic device |
JP3225079B2 (ja) | 1991-03-29 | 2001-11-05 | 川崎製鉄株式会社 | 半導体集積回路 |
EP0575124B1 (en) * | 1992-06-15 | 2001-05-16 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
US5696994A (en) * | 1995-05-26 | 1997-12-09 | National Semiconductor Corporation | Serial interface having control circuits for enabling or disabling N-channel or P-channel transistors to allow for operation in two different transfer modes |
US6246259B1 (en) * | 1998-02-23 | 2001-06-12 | Xilinx, Inc. | High-speed programmable logic architecture having active CMOS device drivers |
US6088756A (en) * | 1998-09-29 | 2000-07-11 | International Business Machines Corporation | Five state bus driver having both voltage and current source modes of operation |
JP3425890B2 (ja) * | 1999-04-08 | 2003-07-14 | Necエレクトロニクス株式会社 | バッファ回路 |
US6281708B1 (en) * | 1999-06-15 | 2001-08-28 | National Semiconductor Corporation | Tri-state bus amplifier-accelerator |
JP3889954B2 (ja) * | 2001-10-29 | 2007-03-07 | 株式会社ルネサステクノロジ | 半導体装置 |
US7111102B2 (en) * | 2003-10-06 | 2006-09-19 | Cisco Technology, Inc. | Port adapter for high-bandwidth bus |
US7533208B2 (en) * | 2005-09-26 | 2009-05-12 | Silicon Graphics, Inc. | Hot plug control apparatus and method |
US7948269B1 (en) * | 2009-01-20 | 2011-05-24 | Xilinx, Inc. | System and method for open drain/open collector structures in an integrated circuit |
US8782326B2 (en) * | 2009-04-01 | 2014-07-15 | Seiko Epson Corporation | Memory device and system including a memory device electronically connectable to a host circuit |
EP2237163B1 (en) * | 2009-04-01 | 2013-05-01 | Seiko Epson Corporation | System having a plurality of memory devices and data transfer method for the same |
JP5424486B2 (ja) * | 2010-02-18 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
-
2010
- 2010-06-29 JP JP2010147673A patent/JP5447227B2/ja active Active
-
2011
- 2011-06-27 US US13/170,141 patent/US8477544B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110316605A1 (en) | 2011-12-29 |
US8477544B2 (en) | 2013-07-02 |
JP2012015604A (ja) | 2012-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8364859B2 (en) | Storage device, board, liquid container and system | |
US11016672B2 (en) | Memory card and host device thereof | |
US8745433B2 (en) | Memory device, board, liquid container, host device, and system | |
US7259702B2 (en) | Memory device | |
CN202307158U (zh) | 存储装置、主机装置、电路基板、液体容器以及*** | |
WO2012144221A1 (ja) | 記憶装置、ホスト装置、回路基板、液体容器及びシステム | |
US20020075272A1 (en) | Display control device and mobile electronic apparatus | |
JP5447227B2 (ja) | 回路装置及びシステム | |
CN102744970A (zh) | 一种高速墨盒芯片 | |
CN102543178B (zh) | 存储装置、主机装置、电路基板、液体容器以及*** | |
US20130250710A1 (en) | Non-Volatile Memory Device, Circuit Board, Printing Material Container And Printer | |
US20110205590A1 (en) | Storage device, substrate, liquid container, host device, and system | |
JP2012183807A (ja) | 記憶装置、基板、液体容器、ホスト装置及びシステム | |
JP2011170740A (ja) | 記憶装置、基板、液体容器、ホスト装置及びシステム | |
JP2013045202A (ja) | 印刷装置及び印刷システム | |
JPH04329158A (ja) | ライン印字ヘッド用ドライバ回路 | |
JP2011224944A (ja) | 制御装置及びシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130321 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5447227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |