JP5444917B2 - Resistance adjustment circuit - Google Patents
Resistance adjustment circuit Download PDFInfo
- Publication number
- JP5444917B2 JP5444917B2 JP2009175063A JP2009175063A JP5444917B2 JP 5444917 B2 JP5444917 B2 JP 5444917B2 JP 2009175063 A JP2009175063 A JP 2009175063A JP 2009175063 A JP2009175063 A JP 2009175063A JP 5444917 B2 JP5444917 B2 JP 5444917B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- resistance
- voltage
- charging time
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、半導体集積回路内の抵抗素子の抵抗値のばらつきを較正する技術に関する。 The present invention relates to a technique for calibrating variation in resistance values of resistance elements in a semiconductor integrated circuit.
製造プロセスの微細化や技術の向上に伴い、電子回路を構成する多くの回路素子がＬＳＩ（Large Scale Integrated circuit）内に集積化される傾向にある。この目的は、電子回路を構成する部品点数の削減や電子回路基板の小面積化を図ることによって、コストを低減させるためである。かかる電子回路の一例として、無線通信機器の内部クロック生成回路に用いられるＰＬＬ（Phase Locked Loop）回路があげられる。 With the miniaturization of the manufacturing process and the improvement of technology, many circuit elements constituting an electronic circuit tend to be integrated in an LSI (Large Scale Integrated circuit). The purpose is to reduce the cost by reducing the number of parts constituting the electronic circuit and reducing the area of the electronic circuit board. An example of such an electronic circuit is a PLL (Phase Locked Loop) circuit used for an internal clock generation circuit of a wireless communication device.
一般に、電子回路をＬＳＩとして一体構成する場合、ＬＳＩ製造時の製造ばらつきにより、内部の回路素子の値や特性が設計値に対しばらつくことがある。このばらつきが大きいと、電子回路が所望の仕様範囲内で動作できないおそれがある。例えば、上記のＰＬＬ回路の例では、ループフィルタを構成する抵抗素子の抵抗値がばらつくと、所望のカットオフ周波数が得られなくなる。 In general, when an electronic circuit is integrally configured as an LSI, values and characteristics of internal circuit elements may vary with respect to design values due to manufacturing variations during LSI manufacturing. If this variation is large, the electronic circuit may not operate within a desired specification range. For example, in the example of the PLL circuit described above, a desired cutoff frequency cannot be obtained if the resistance values of the resistance elements constituting the loop filter vary.
そこで、従来、ＬＳＩ内部の抵抗素子の抵抗値を検出して較正する方法が種々提案されている。たとえば、特許文献１には、ＬＳＩ内部にコンデンサと複数の抵抗素子を有する構成において、抵抗値が未知の抵抗素子に定電圧を印加して生成される定電流と、抵抗値が既知の抵抗素子に同じ定電圧を印加して生成される定電流をそれぞれ独立に同一のコンデンサに充電し、それぞれの場合における充電時間を比較して未知の抵抗値を検出する技術が記載されている。また、特許文献２には、テスタ装置から供給した電圧によってＬＳＩ内部の抵抗に流れる電流をテスタで計測することで、ＬＳＩ内部の抵抗素子の抵抗値を検出し、その検出結果に基づきレーザブローにより抵抗素子をトリミングして抵抗値を較正する技術が記載されている。
Therefore, conventionally, various methods for detecting and calibrating the resistance value of the resistance element in the LSI have been proposed. For example, in
特許文献１に記載された方法は、既知の抵抗値との相対抵抗差を抽出することによって未知の抵抗値を知る手法であるが、この方法には、抵抗値が既知の抵抗素子が少なくとも１つ必要である。元々の製造プロセスにおいて抵抗値がばらつく可能性を考慮すると、予めＬＳＩ内部の抵抗値を把握しておくことは困難である。また、特許文献１に記載された回路は、抵抗値を「検出」する回路であり、「検出後に調整して較正する」機能を有していない。
The method described in
また、抵抗値のばらつきは製造プロセスにおける「製造ばらつき」だけではなくＬＳＩの動作中の電圧や温度によっても生じる。特許文献２に記載された方法では、抵抗値を較正する手段としてレーザ装置など外部の高価な装置が必要となるだけでなく、ＬＳＩの製造時に物理的に一回抵抗値を決定させるだけなので、動作中の抵抗値の変動には対処できない。
Also, the variation in resistance value is caused not only by “manufacturing variation” in the manufacturing process but also by the voltage and temperature during operation of the LSI. In the method described in
そこで、上記のような問題に鑑みてなされた本発明の目的は、ＬＳＩ内部の抵抗素子の抵抗値を精度よく且つ適時に較正可能な抵抗値調整回路を提供することにある。 Accordingly, an object of the present invention made in view of the above problems is to provide a resistance value adjustment circuit capable of calibrating the resistance value of a resistance element in an LSI accurately and in a timely manner.
上記の目的を達成するために、本発明によれば、複数の抵抗素子を有する半導体集積回路に設けられる抵抗値調整回路であって、前記複数の抵抗素子のうち第１の抵抗素子に基準電圧を印加して前記第１の抵抗素子の抵抗値に反比例する定電流を生成し、前記半導体集積回路の外部のコンデンサに前記定電流を供給する定電流源と、前記コンデンサに前記定電流が供給される時に、前記コンデンサの電圧が所定電圧上昇する時間を計測する充電時間計測部と、予め設定された基準充電時間と前記計測された計測充電時間との差分に基づいて前記複数の抵抗素子のうち第２の抵抗素子の抵抗値を較正するキャリブレーション部を有する抵抗値調整回路が提供される。 In order to achieve the above object, according to the present invention, there is provided a resistance value adjusting circuit provided in a semiconductor integrated circuit having a plurality of resistance elements, wherein a reference voltage is applied to a first resistance element among the plurality of resistance elements. Is applied to generate a constant current that is inversely proportional to the resistance value of the first resistance element, and the constant current is supplied to a capacitor outside the semiconductor integrated circuit, and the constant current is supplied to the capacitor. A charging time measuring unit that measures a time during which the voltage of the capacitor rises by a predetermined voltage, and a plurality of resistance elements based on a difference between a preset reference charging time and the measured charging time. A resistance value adjustment circuit having a calibration unit for calibrating the resistance value of the second resistance element is provided.
本発明では、第１の抵抗素子に基準電圧を印加して流れる定電流は、第１の抵抗素子の抵抗値に反比例する。また、上述の基準充電時間は、外部コンデンサの値と第１の抵抗素子に基準電圧を印加して流れる定電流により決められる、理想的な条件での時定数（設計値）に対応する。 In the present invention, the constant current flowing by applying the reference voltage to the first resistance element is inversely proportional to the resistance value of the first resistance element. The above-described reference charging time corresponds to a time constant (design value) under ideal conditions determined by the value of the external capacitor and a constant current that flows when a reference voltage is applied to the first resistance element.
本発明によれば、値が既知であり、かつ偏差の小さいＬＳＩ外部部品のコンデンサを用いるので、そのコンデンサの値とＬＳＩ内部の第１の抵抗に反比例する電流で決まる基準充電時間を予め設定しておくことにより、抵抗値がばらつくことにより生じる計測充電時間と元々の設計期待値として持っている基準充電時間の差分に基づいて抵抗値を較正できる。コンデンサに外部部品を用いることで、温度やばらつきに依存しにくいもの、あるいは、ＬＳＩ内部では実現が困難な大きい容量値を持つものを選択することができ、抵抗素子値に反比例する電流を、充電時間としてより精度よく反映させることができる。また、ＬＳＩに抵抗値調整回路を設けるので、ＬＳＩが動作中であっても適時に抵抗値を較正できる。 According to the present invention, since a capacitor of an LSI external component having a known value and a small deviation is used, a reference charging time determined by a current inversely proportional to the value of the capacitor and the first resistance inside the LSI is set in advance. Thus, it is possible to calibrate the resistance value based on the difference between the measured charging time caused by the variation in the resistance value and the reference charging time that the original design expectation value has. By using an external component for the capacitor, it is possible to select a capacitor that does not depend on temperature and variation, or that has a large capacitance value that is difficult to realize inside the LSI, and charge a current that is inversely proportional to the resistance element value. It can be reflected more accurately as time. Further, since the resistance value adjusting circuit is provided in the LSI, the resistance value can be calibrated at an appropriate time even when the LSI is operating.
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof.
図１は、本実施形態における抵抗値調整回路の使用状況を説明する図である。抵抗値調整回路２は、ＬＳＩ１０内に設けられる。このＬＳＩ１０は、例えば、無線通信機器の内部クロック生成に用いられるＰＬＬ回路である。この回路は、外部から入力された基準クロックと内部生成したクロックとの位相を比較し、安定した周波数を得るクロック発生回路である。
FIG. 1 is a diagram for explaining a use situation of the resistance value adjusting circuit in the present embodiment. The resistance
ＶＣＯ（Voltage Controlled Oscillator）７は、ループフィルタ６のＤＣ電圧に依存した周波数で発振する。ＶＣＯ７からの出力クロックは分周器８で分周され、分周クロックとして位相比較器４に入力される。位相比較器４は、外部からの基準クロックと分周クロックの位相を比較し、その誤差をパルス信号で後段のチャージポンプ５に送る。チャージポンプ５で電圧を電流に変換し、ループフィルタ６でその電流を積分し、また、比較の周期で生じる高周波成分を除去する。得られたＤＣ電圧をＶＣＯ７にフィードバックさせることで、基準クロックに同期した内部クロック生成が可能になる。出力信号は出力クロックだけでなく、分周後の分周クロックを用いてもよい。
A VCO (Voltage Controlled Oscillator) 7 oscillates at a frequency depending on the DC voltage of the
本実施形態における抵抗値調整回路２は、上記のようなＰＬＬ回路のうちループフィルタ６を対象とし、その内部の抵抗素子の抵抗値を較正する。ループフィルタ６は抵抗素子とコンデンサから構成される。ここで抵抗素子の抵抗値がばらつくと、所望のカットオフ周波数がずれ、その誤差が位相雑音等のＰＬＬ回路の特性に影響を与える。よって、本実施形態における抵抗値調整回路２は、かかるばらつきを較正して、ＰＬＬ回路が所望の動作を実行できるようにすることを目的としている。なお以下では、抵抗値を較正する対象となる回路を「内部回路」と称する。
The resistance
図２は、抵抗値調整回路２の構成を示すブロック図である。まず、定電流源１２によって生成された定電流Ｉは、ＬＳＩ１０外部のコンデンサ５０に供給される。定電流源１２は、内部回路６に含まれる抵抗素子と同等の抵抗素子Ｒ０を備え、これに対し一定の基準電圧Ｖｒｅｆを印加し、抵抗素子Ｒ０の抵抗値ｒに反比例する定電流Ｉを生成する。
FIG. 2 is a block diagram showing a configuration of the resistance
充電時間計測部１４は、定電流ＩがＬＳＩ１０外部のコンデンサ５０に充電されるときの充電時間を計測する。充電時間は、コンデンサ５０の電圧Ｖｉが所定電圧に到達するまでの時間に対応する。比較器１６は、所定電圧とコンデンサ５０の電圧Ｖｉを比較し、「Ｖｉ＞所定電圧」の条件を満たすと出力電圧のレベルを反転させる。このときカウンタ１８は、コンデンサ５０の充電開始から比較器１６の出力電圧のレベルが反転するまで、所定クロック（ＣＬＫ）の個数をカウントする。カウンタ１８は、カウントしたクロック数をキャリブレーション部２０に出力する。ここでのカウントされたクロック数は、抵抗値rに反比例する電流Iと外部コンデンサ５０に対応する時定数を別の形で表現しており、これを「計測充電時間」と定義する。
The charging
キャリブレーション部２０は、予め想定している設計時の理想的なカウント数（すなわち、抵抗値rが設計通りに製造された場合の時定数）である「基準充電時間」と「計測充電時間」の差分に基づき、較正するための抵抗値制御信号を生成して内部回路６に出力する。これにより、内部回路６は抵抗値が変更される。
The
キャリブレーション部２０には、予め基準充電時間が設定されている。実物の抵抗値ｒrが設計値rからずれている場合には、定電流Ｉとは異なる電流Ｉr（ｒr＞rの場合はＩ＞Ｉr、r＞ｒrの場合にはＩr＞Ｉ）がコンデンサ５０に供給されるので、計測充電時間と基準充電時間に差分が発生する。この差分をキャリブレーション部２０によって検出し、かかる差分に基づいて内部回路６内の抵抗値が設計値に一致または近づくように較正する。なお、具体的な抵抗値の較正方法は後に詳述する。
In the
図３は、抵抗値調整回路２の各部の、詳細な構成を説明する図である。図３には、図２の構成に加え、ＬＳＩ１０に電源を供給する電源回路６０、６２と、抵抗値調整回路２のキャリブレーション動作を制御するキャリブレーション制御回路６４が示される。
FIG. 3 is a diagram illustrating a detailed configuration of each part of the resistance
電源回路６０は、電源端子Ｂ１と接続され、ＬＳＩ１０に電源を供給する。また、電源端子Ｂ１とグランド端子Ｇ１の間には、上述したコンデンサ５０が設けられる。コンデンサ５０は、例えば、ＬＳＩ１０に供給される電圧を安定化するために挿入するバイパスコンデンサである。
The
キャリブレーション制御回路６４は、抵抗値調整回路２が内部回路６内の抵抗素子の抵抗値を較正する動作、つまりキャリブレーション動作を制御する。またこのとき、キャリブレーション制御回路６４は、電源回路６０からＬＳＩ１０への電源供給のＯＮ/ＯＦＦも制御する。キャリブレーション制御回路６４は、所定周期ごとに抵抗値調整回路２や電源回路６０に制御信号を出力するシーケンサにより構成される。
The
具体的には、キャリブレーション制御部６４は、ＬＳＩ１０がＰＬＬ回路として動作する通常時には、電源回路６０からＬＳＩ１０への電源供給ラインのスイッチＳＷ０を、制御信号φ０によりＯＮにする。これにより、ＬＳＩ１０は、電源回路６０から電源供給を受けて動作する。そして、キャリブレーション時には、キャリブレーション制御部６４は、電源回路６０からＬＳＩ１０への電源供給ラインのスイッチＳＷ０を、制御信号φ０によりＯＦＦにする。このとき、抵抗値調整回路２の定電流源１２、充電時間計測部１４、キャリブレーション部２０の各部は、別の電源回路６２から電源供給を受けて動作する。
Specifically, the
なお、ここでは電源回路６２はＬＳＩ１０外に設けられる場合を示すが、ＬＳＩ１０内に設けてもよい。また、電源回路６２が接続される電源端子Ｂ２とグランド端子Ｇ２の間にも、バイパスコンデンサ５０ａを設けてもよい。あるいは、電源回路６２を電源回路６０と別個に設けるのではなく、電源回路６０から別系統（電源端子Ｂ２のみに電源供給されるようスイッチを挿入する等）で電源を取得してもよい。
Although the
定電流源１２は、バンドギャップリファレンス３２と、増幅器３４と、トランジスタ３６と、抵抗素子Ｒ０と、カレントミラー回路３７で構成されている。
The constant current source 12 includes a
バンドギャップリファレンス３２は、半導体素子のＰＮ接合によるバンドギャップ電圧に基づいて、定電圧Ｖｒｅｆを生成する。バンドギャップリファレンス３２は、製造プロセスのばらつきに依存することなく、所望の定電圧Ｖｒｅｆを生成することができる。本実施形態では、この定電圧Ｖｒｅｆが基準電圧として用いられる。
The
増幅器３４の非反転入力端子にはバンドギャップリファレンス３２が生成する基準電圧Ｖｒｅｆが入力され、反転入力端子には抵抗素子Ｒ０の電圧Ｖｒが入力される。それらの入力電位の関係は増幅器３４とトランジスタ３６によって、Ｖｒｅｆ＝Ｖｒとなるようにフィードバックがかけられる。このとき、抵抗素子Ｒ０には次式のような定電流Ｉ´が流れる。
The reference voltage Vref generated by the
Ｉ´＝Ｖｒｅｆ／ｒ（ｒは、抵抗素子Ｒ０の抵抗値） …式（１）
カレントミラー回路３７は、トランジスタ３８、４０と、これらのゲートを電源と接続・遮断するスイッチＳＷ３を有する。スイッチＳＷ３は、キャリブレーション制御回路６４からの制御信号φ３によりＯＮ/ＯＦＦ制御される。スイッチＳＷ３がＯＮの時は、パワーダウン状態であり、電流Ｉ´は流れない。一方、スイッチＳＷ３がＯＦＦの時はキャリブレーション状態であり、抵抗素子Ｒ０に上記の定電流Ｉ´が流れる。このＩ´の電流はカレントミラー回路３７でトランジスタ３８、４０のゲート幅の比に応じてコピーされ、定電流Ｉとして出力される。ここで、定電流Ｉは、上記の式（１）から、抵抗素子Ｒ０の抵抗値ｒに反比例する電流である。
I ′ = Vref / r (r is the resistance value of the resistance element R0) Formula (1)
The
上記のような構成により、定電流源１２からは、抵抗素子Ｒ０の抵抗値ｒに反比例した定電流Ｉが出力される。 With the above configuration, the constant current source 12 outputs a constant current I that is inversely proportional to the resistance value r of the resistance element R0.
上記の定電流Ｉは、接続ノードＮ１に向けて出力される。接続ノードＮ１は、スイッチＳＷ１を介して電源端子Ｂ１と接続され、スイッチＳＷ２を介して接地される。スイッチＳＷ１、ＳＷ２は、それぞれキャリブレーション制御回路６４からの制御信号φ１、φ２によりＯＮ/ＯＦＦ制御される。通常動作時にはスイッチＳＷ１はＯＦＦ、スイッチＳＷ２はＯＮされ、接続ノードＮ１とコンデンサ５０の電圧Ｖｉは遮断される。一方、キャリブレーション時には、スイッチＳＷ１がＯＮ、スイッチＳＷ２がＯＦＦされる。このとき、定電流源１２から出力された定電流Ｉは、接続ノードＮ１、スイッチＳＷ１、電源端子Ｂ１を介してＬＳＩ外部のコンデンサ５０に供給される。キャリブレーション時には、スイッチＳＷ０もＯＦＦされるので、コンデンサ５０が定電流Ｉにより充電され、接続ノードＮ１に印加されるコンデンサ５０の電圧Ｖｉは上昇していく。このときの充電に要する時間については、別途後述する。
The constant current I is output toward the connection node N1. The connection node N1 is connected to the power supply terminal B1 via the switch SW1 and grounded via the switch SW2. The switches SW1 and SW2 are ON / OFF controlled by control signals φ1 and φ2 from the
この充電時間は充電時間計測部１４によってクロックＣＬＫのカウント数に変換される。
This charging time is converted into a count number of the clock CLK by the charging
充電時間計測部１４は、比較器１６と、カウンタ１８を有する。比較器１６の非反転入力端子は接続ノードＮ１に、すなわち、コンデンサ５０の電圧Ｖｉに接続される。また、比較器１６の反転入力端子には、所定電圧が入力される。ここでは、バンドギャップリファレンス３２が生成した基準電圧Ｖｒｅｆを所定電圧としているが、基準電圧Ｖｒｅｆと異なる場合であっても、本実施形態に含まれる。比較器１６の出力電圧Ｖｏのレベルは、Ｖｉ＜Ｖｒｅｆの時にはＬｏ、Ｖｉ＞Ｖｒｅｆの時にはＨｉとなる。
The charging
比較器１６の出力電圧Ｖｏはカウンタ１８に入力される。カウンタ１８には、図示しないクロック発振器により生成されるクロックＣＬＫが入力されている。カウンタ１８は、キャリブレーション制御回路６４からの制御信号φＲをトリガにしてクロック数のカウントを開始し、比較器１６の出力電圧ＶｏのレベルがＬｏからＨｉに反転すると、クロック数のカウントを中止してカウントしたクロック数をキャリブレーション部２０に出力する。このように、カウンタ１８は比較器１６の出力がＬｏの間、すなわち、コンデンサ５０の電圧Ｖｉが基準電圧Ｖｒｅｆより低い間、クロック数をカウントする。クロックＣＬＫは周波数が一定であることから、カウントされたクロック数が「計測充電時間」に対応する。
The output voltage Vo of the
キャリブレーション部２０は、カウンタ１８で計数したクロック数をラッチする。キャリブレーション部２０は、そのクロック数に対応する計測充電時間と、予め設定される基準充電時間の差分に基づき抵抗値制御信号を生成し、抵抗値制御信号を内部回路６に出力する。
The
図４は、抵抗値調整回路２の動作について説明するタイミングチャート図である。図４は、スイッチＳＷ０、ＳＷ１、ＳＷ２、ＳＷ３の状態と、定電流Ｉ、コンデンサ５０の電圧Ｖｉ、比較器１６の出力電圧Ｖｏ、キャリブレーション制御信号φＲ、及びカウンタ１８に供給されるクロックＣＬＫの時間経過を示している。なお図４では、時間経過を「通常時」と「キャリブレーション時」とに分け、さらに「キャリブレーション時」を「放電期間」と「充電期間」とに分けて示す。
FIG. 4 is a timing chart illustrating the operation of the resistance
まず、通常時には、スイッチＳＷ０がＯＮ、スイッチＳＷ１がＯＦＦ、スイッチＳＷ２がＯＮ、そしてスイッチＳＷ３がＯＮされる。スイッチＳＷ０がＯＮ、スイッチＳＷ１がＯＦＦされることにより、ＬＳＩ１０は電源回路６０からの電源供給を受けてＰＬＬ回路として動作する。また、スイッチＳＷ３がＯＮされることにより、定電流源１２のカレントミラー回路３７はパワーダウンし、電流が遮断されるため定電流Ｉは流れない。また、スイッチＳＷ１がＯＦＦ、スイッチＳＷ２がＯＮされることにより、電圧Ｖｉはグランド電位まで低下する。この時、Ｖｉ＜Ｖｒｅfとなるため、比較器１６の出力電圧ＶｏはＬｏとなる。
First, in normal times, the switch SW0 is ON, the switch SW1 is OFF, the switch SW2 is ON, and the switch SW3 is ON. When the switch SW0 is turned on and the switch SW1 is turned off, the
次に、キャリブレーション時における放電期間には、スイッチＳＷ０がＯＦＦ、スイッチＳＷ１がＯＮされる。また、スイッチＳＷ２はＯＮ、スイッチＳＷ３はＯＮに維持される。スイッチＳＷ０がＯＦＦされることにより、電源回路６０からＬＳＩ１０への電源供給が遮断される。また、スイッチＳＷ３はＯＮに維持されるので、定電流Ｉは流れないままである。また、スイッチＳＷ１がＯＮされ、スイッチＳＷ２がＯＮに維持されることにより、コンデンサ５０は接続ノードＮ１を介して接地されて、通常時に電源用のバイパスコンデンサとして蓄えていた電荷を放電する。よって、コンデンサ５０の電圧Ｖｉはグランド電位まで低下する。この時、Ｖｉ＜Ｖｒｅfを維持するため、比較器１６の出力電圧ＶｏはＬｏに維持される。
Next, in the discharge period at the time of calibration, the switch SW0 is turned off and the switch SW1 is turned on. Further, the switch SW2 is kept on and the switch SW3 is kept on. When the switch SW0 is turned off, the power supply from the
充電期間には、スイッチＳＷ０がＯＦＦ、スイッチＳＷ１がＯＮに維持される。また、スイッチＳＷ２はＯＦＦ、スイッチＳＷ３はＯＦＦされる。スイッチＳＷ１がＯＮに維持され、スイッチＳＷ３がＯＦＦされるので、定電流Ｉがコンデンサ５０に供給される。そして、スイッチＳＷ２がＯＦＦされることにより、接続ノードＮ１が接地から開放され、コンデンサ５０の充電が開始される。その後、コンデンサ５０の電圧Ｖｉは時間経過に伴い定電流Ｉが流れなくなる電源電圧Ｖｄｄ付近まで上昇する。この時、コンデンサ５０の電圧Ｖｉは接続ノードＮ１を介して比較器１６に入力される。比較器１６でＶｉ＞Ｖｒｅfを検知すると、比較器１６の出力電圧ＶｏのレベルはＬｏからＨｉに反転する。
During the charging period, the switch SW0 is kept off and the switch SW1 is kept on. Further, the switch SW2 is turned off and the switch SW3 is turned off. Since the switch SW1 is kept on and the switch SW3 is turned off, the constant current I is supplied to the
一方、キャリブレーション制御回路６４は、充電期間の開始時に制御信号φＲをカウンタ１８に入力する。すると、カウンタ１８はこれをトリガにして供給されているクロックＣＬＫのカウントを開始し、比較器１６の出力電圧ＶｏのレベルがＬｏからＨｉに反転するとカウントを停止する。カウントしたクロック数は計測充電時間としてキャリブレーション部２０に出力される。
On the other hand, the
キャリブレーション部２０は、予め設定されるコンデンサ５０の基準充電時間と計測充電時間の差分に基づき、抵抗値制御信号を生成して内部回路６に出力する。ここで、基準充電時間と計測充電時間について説明する。
The
図５は、基準充電時間と計測充電時間について説明する図である。 FIG. 5 is a diagram illustrating the reference charging time and the measured charging time.
まず、基準充電時間について図５（Ａ）を用いて説明する。図５（Ａ）は、定電流源１２で用いられる抵抗素子Ｒ０の抵抗値ｒが設計値通りの時のコンデンサ５０の電圧Ｖｉ＿Ｔｙｐとカウンタで計数するクロックＣＬＫの関係を示す時間波形である。縦軸は電圧V、横軸は時間Tである。本実施形態ではコンデンサ５０はＬＳＩ外部の部品を用いているので、その容量はＬＳＩ１０の製造プロセスに依存してばらつくことはない。よって、ＬＳＩ１０内部にコンデンサを設ける場合と比べて、コンデンサ５０はほぼ設計値通りの容量を有する。今ここで、充電時間をｔとおくと、充電時間tと定電流Ｉにより充電されるコンデンサ５０の電圧Ｖｉ＿Ｔｙｐの間には、次の関係が成り立つ。なおここで、Ｃはコンデンサ５０の値である。
First, the reference charging time will be described with reference to FIG. FIG. 5A is a time waveform showing the relationship between the voltage Vi_Typ of the
ｔ＝Ｃ・Ｖｉ＿Ｔｙｐ／Ｉ …式（２）
上記式（２）でＶｉ＿Ｔｙｐ＝Ｖｒｅｆとなるときのｔの値ｔ＿Ｔが、基準充電時間に対応する。すなわち、基準充電時間 ＝ ｔ＿Ｔ ＝ Ｃ・Ｖｒｅｆ／Ｉ である。
t = C · Vi_Typ / I (2)
The value t_T of t when Vi_Typ = Vref in the above equation (2) corresponds to the reference charging time. That is, reference charging time = t_T = C · Vref / I.
さらに図５（Ａ）には、基準充電時間ｔ＿Ｔ内でカウンタ１８によりカウントされるクロック数Ｎｔが示されている。
Further, FIG. 5A shows the number of clocks Nt counted by the
ここで、クロックＣＬＫの周波数をＦｃとすると、充電時間ｔでカウントされるクロック数Ｎは、次式により導出される。 Here, if the frequency of the clock CLK is Fc, the number of clocks N counted in the charging time t is derived by the following equation.
Ｎ＝ｔ×Ｆｃ …式（３）
式（３）でｔ＝ｔ＿Ｔ（基準充電時間）としたときのＮの値Ｎｔが導出される。すなわち、Ｎｔ＝ｔ＿Ｔ×Ｆｃである。
N = t × Fc Formula (3)
A value Nt of N when t = t_T (reference charging time) is derived in Equation (3). That is, Nt = t_T × Fc.
このように、式（２）、（３）によれば、抵抗素子Ｒ０の抵抗値ｒが設計値通りであれば、カウンタ１８によって、Ｖｉ＜Ｖｒｅfの基準充電時間ｔ＿Ｔの期間でクロック数Ｎｔがカウントされる。Ｎｔは、理想条件、すなわちシミュレーションでばらつきがない状態で見積もった理想的なクロック数であり、この値は実物のサンプルにおけるクロック数と比較するために、予めキャリブレーション部２０に与えられる。
Thus, according to the equations (2) and (3), if the resistance value r of the resistance element R0 is as designed, the
これに対し、ＬＳＩ１０の抵抗素子の抵抗値にばらつきが生じ、抵抗素子Ｒ０の抵抗値ｒが設計値からずれると、式（１）より、コンデンサ５０には定電流Ｉとは異なる電流が供給され、式（２）より、充電時間ｔもばらつき、さらに、式（３）より、Ｎｔとは異なるクロック数がカウントされることになる。
On the other hand, when the resistance value of the resistance element of the
図５（Ｂ）は、抵抗素子Ｒ０の抵抗値ｒがばらついたときの、コンデンサ５０の電圧Ｖｉの時間波形をクロックＣＬＫと共に示している。ここでは、図５（Ａ）で示した抵抗値ｒが設計値通りの時のコンデンサ５０の電圧Ｖｉ＿Ｔｙｐに加え、抵抗値ｒが設計値より小さい時のコンデンサ５０の電圧Ｖｉ＿Ｐｗとその時カウントされるクロック数Ｎｐ、及び、抵抗値ｒが設計値より大きい時のコンデンサ５０の電圧Ｖｉ＿Ｓｗとその時カウントされるクロック数Ｎｓが示されている。
FIG. 5B shows a time waveform of the voltage Vi of the
まず、抵抗値ｒが設計値より小さい時には、定電流Ｉより大きい電流がコンデンサ５０に供給される。式（１）で説明したように、定電流Ｉは、抵抗値ｒに反比例するからである。よって、上記の式（２）によれば、コンデンサの電圧Ｖｉ＿Ｐｗは基準時間ｔ＿Ｔより短い充電時間ｔ＿Ｐで基準電圧Ｖｒｅｆに到達する。そして、上記の式（３）によれば、この時カウントされるクロック数Ｎｐは、クロック数Ｎｔより小さい値になる。
First, when the resistance value r is smaller than the design value, a current larger than the constant current I is supplied to the
一方、抵抗値ｒが設計値より大きい時には、定電流Ｉより小さい電流がコンデンサ５０に供給される。よって、上記の式（２）によれば、コンデンサの電圧Ｖｉは基準時間ｔ＿Ｔより長い充電時間ｔ＿Ｓで基準電圧Ｖｒｅｆに到達する。そして、上記の式（３）によれば、このときカウントされるクロック数Ｎｓは、クロック数Ｎｔより大きい値になる。
On the other hand, when the resistance value r is larger than the design value, a current smaller than the constant current I is supplied to the
上記のようにしてカウントされたクロック数ＮｐまたはＮｓは「計測充電時間」に対応する。このクロック数Ｎｐ、Ｎｓはカウンタ１８からキャリブレーション部２０に入力される。
The clock number Np or Ns counted as described above corresponds to the “measurement charging time”. The clock numbers Np and Ns are input from the
図６は、キャリブレーション部２０による内部回路６の抵抗値の較正方法を説明する図である。図６（Ａ）は内部回路６に含まれる抵抗素子の第１の構成例、図６（Ｂ）は第２の構成例を示す。
FIG. 6 is a diagram for explaining a method of calibrating the resistance value of the
図６（Ａ）の第１の構成例は、内部回路６として、直列接続された抵抗素子（以下、調整抵抗素子という）Ｒ１、Ｒ２、Ｒ３、…、Ｒｎと、そのそれぞれを選択的に短絡するスイッチｒＳＷ１、ｒＳＷ２、ｒＳＷ３、…、ｒＳＷｎを有する。ここで、各調整抵抗素子Ｒ１、Ｒ２、Ｒ３、…、Ｒｎの抵抗値はｒであるので、スイッチｒＳＷ１、ｒＳＷ２、ｒＳＷ３、…、ｒＳＷｎのうち、Ｍ番目をＯＮ、その他をＯＦＦにすることによりＭ個の調整抵抗素子を直列接続することができ、全体としてＭ×ｒの抵抗値を得ることができる。したがって、キャリブレーション部２０は、抵抗値制御信号により上記のスイッチｒＳＷ１、ｒＳＷ２、ｒＳＷ３、…、ｒＳＷｎを選択的にＯＮ/ＯＦＦすることにより、内部回路６の抵抗値を較正する。
In the first configuration example of FIG. 6A, as the
図６（Ｂ）の第２の構成例は、内部回路６として、直列接続された調整抵抗素子Ｒ１、Ｒ２、Ｒ３、…、Ｒｎと、そのそれぞれの両端の間を選択的に短絡するスイッチｒＳＷ１、ｒＳＷ２、ｒＳＷ３、…、ｒＳＷｎを有する。ここで、各調整抵抗素子Ｒ１、Ｒ２、Ｒ３、…、Ｒｎの抵抗値はｒであるので、スイッチｒＳＷ１、ｒＳＷ２、ｒＳＷ３、…、ｒＳＷｎのうち、Ｍ番目までをＯＦＦ、Ｍ＋１番目以降をＯＮにすることによりＭ個の調整抵抗素子を直列接続することができ、全体としてＭ×ｒの抵抗値を得ることができる。したがって、キャリブレーション部２０は、抵抗値制御信号により上記のスイッチｒＳＷ１、ｒＳＷ２、ｒＳＷ３、…、ｒＳＷｎを選択的にＯＮ/ＯＦＦすることにより、内部回路６の抵抗値を較正する。
In the second configuration example of FIG. 6B, as the
ここで、具体例を用いて、キャリブレーション回路２０が、基準充電時間と計測充電時間の差分に基づき内部回路６の抵抗値を較正する方法について説明する。
Here, a method in which the
内部回路６にはＲ１、Ｒ２、Ｒ３、…、Ｒ１１の１１個の調整抵抗素子とそのそれぞれ（図６（Ａ））、あるいはそれぞれの両端間（図６（Ｂ））を選択的に短絡するスイッチが含まれ、各調整抵抗素子の設計抵抗値は２５０Ωとする。このとき、内部回路６全体としての設計抵抗値が２．５ＫΩとする。キャリブレーションを行う前の初期状態では、設計抵抗値を得る設定にするために、調整抵抗素子Ｒ１、Ｒ２、Ｒ３、…、Ｒ１１のうち、Ｒ１〜Ｒ１０の１０個の調整抵抗素子が直列接続されるよう、図６（Ａ）の１０番目のスイッチｒＳＷ１０のみをＯＮ、あるいは図６（Ｂ）の１１番目のスイッチｒＳＷ１１のスイッチのみをＯＮし、全体としての抵抗値が１０×２５０Ω＝２．５ＫΩとなるようにしてある。
In the
またこの時、基準電圧Ｖｒｅfが４００ｍＶ、抵抗素子Ｒ０を用いて定電流源１２が生成する定電流Ｉが４００μＡ、クロック周波数Ｆｃが４０ＭＨｚ、コンデンサ５０の容量Ｃが１ｎＦであるとする。
At this time, the reference voltage Vref is 400 mV, the constant current I generated by the constant current source 12 using the resistor element R0 is 400 μA, the clock frequency Fc is 40 MHz, and the capacitance C of the
まず、定電流Ｉによりコンデンサ５０が充電されるときの基準充電時間ｔ＿Ｔは、式（２）より、
ｔ＿Ｔ＝１ｎＦ×４００ｍＶ／４００μＡ＝１μＳ …数（１）
となる。
First, the reference charging time t_T when the
t_T = 1 nF × 400 mV / 400 μA = 1 μS (1)
It becomes.
さらに、数（１）と式（３）より、基準充電時間に対応するクロック数Ｎｔは、次のようにして導出される。 Furthermore, the number of clocks Nt corresponding to the reference charging time is derived from the number (1) and the equation (3) as follows.
Ｎｔ＝１μＳ×４０ＭＨｚ＝４０ …数（２）
ここで、基準充電時間ｔ＿Ｔに対応するクロック数Ｎｔと直列接続すべき調整抵抗素子の数「１０」の積を次のように予め算出し、キャリブレーション部２０に与えておく。
Nt = 1 μS × 40 MHz = 40 Number (2)
Here, a product of the number of clocks Nt corresponding to the reference charging time t_T and the number of adjustment resistor elements “10” to be connected in series is calculated in advance as follows and given to the
Ｎｔ×１０＝４０×１０＝４００ …数（３）
次に、別のＬＳＩを同様にキャリブレーションした結果、計測充電時間に対応するクロック数がＮｓ＝４４だったとする。数（２）により、基準充電時間に対応するクロック数Ｎｔより１０％増加している。この時の充電時間ｔ＿Ｓは、式（３）により１．１μＳであり、定電流Ｉは式（２）より３６０μＡである。定電流Ｉは抵抗値ｒに反比例することから、この時の抵抗値ｒは、設計値２５０Ωより＋１０％ずれた２７５Ωとして製造されたことになる。
Nt × 10 = 40 × 10 = 400 Number (3)
Next, it is assumed that the number of clocks corresponding to the measured charging time is Ns = 44 as a result of similar calibration of another LSI. According to the number (2), the clock number Nt corresponding to the reference charging time is increased by 10%. The charging time t_S at this time is 1.1 μS according to the equation (3), and the constant current I is 360 μA according to the equation (2). Since the constant current I is inversely proportional to the resistance value r, the resistance value r at this time is manufactured as 275Ω, which is shifted by + 10% from the design value 250Ω.
この場合、内部回路６全体としての設計抵抗値２．５ＫΩを得るための直列接続すべき調整抵抗素子の数をＸとすると、計測充電時間に対応するクロック数ＮｓとＸの積が、上記の数（１）「４００」と一致するという方程式を解くことでＸが導出される。すなわち、４４×Ｘ＝４００より、Ｘ＝４００／４４≒９である。
In this case, if the number of adjustment resistance elements to be connected in series to obtain a design resistance value of 2.5 KΩ as the entire
よって、図６（Ａ）の例において内部回路６全体として抵抗値２．５ＫΩに較正するためには、現在ＯＮしている１０番目のスイッチｒＳＷ１０をＯＦＦし、代わりに９番目の調整抵抗素子Ｒ９に対応するスイッチｒＳＷ９をＯＮ、その他をＯＦＦにすることにより、９×２７５Ω＝２．４７５ＫΩ（約２．５ＫΩ）とすることができる。また、図６（Ｂ）の例において内部回路６全体として抵抗値２．５ＫΩに較正するためには、現在１１番目のみＯＮしていたスイッチを、１０番目以降のスイッチｒＳＷ１０以降をＯＮにすることにより、９×２７５Ω＝２．４７５ＫΩ（約２．５ＫΩ）とすることができる。
Therefore, in order to calibrate the
また、別のＬＳＩを同様にキャリブレーションした結果計測充電時間に対応するクロック数がＮｐ＝３６だったとする。数（２）より、基準充電時間に対応するクロック数Ｎｔより１０％減少している。この時の充電時間ｔ＿Ｐは、式（３）より、０．９μＳであり、定電流Ｉは式（２）より４４０μＡである。定電流Ｉは抵抗値ｒに反比例することから、この時の抵抗値ｒは、設計値２５０Ωより−１０％ずれた２２５Ωとして製造されたことになる。 Further, it is assumed that the number of clocks corresponding to the measured charging time is Np = 36 as a result of calibrating another LSI in the same manner. From the number (2), it is 10% less than the clock number Nt corresponding to the reference charging time. The charging time t_P at this time is 0.9 μS from the equation (3), and the constant current I is 440 μA from the equation (2). Since the constant current I is inversely proportional to the resistance value r, the resistance value r at this time is manufactured as 225Ω, which is shifted by −10% from the design value 250Ω.
この場合、内部回路６全体としての設計抵抗値２．５ＫΩを得るための直列接続すべき調整抵抗素子の数をＸとすると、上記と同様の計算をすることより、３６×Ｘ＝４００、すなわち、Ｘ＝４００／３６≒１１が導出される。
In this case, if the number of adjustment resistance elements to be connected in series to obtain a design resistance value of 2.5 KΩ as the entire
よって、図６（Ａ）の例において内部回路６全体として抵抗値２．５ＫΩに較正するためには、現在ＯＮしている１０番目のスイッチｒＳＷ１０をＯＦＦし、代わりに１１番目の調整抵抗素子Ｒ１１に対応するスイッチｒＳＷ１１をＯＮ、その他をＯＦＦにすることにより、１１×２２５Ω＝２．４７５ＫΩ（約２．５ＫΩ）とすることができる。また、図６（Ｂ）の例において内部回路６全体として抵抗値２．５ＫΩに較正するためには、現在１１番目のみＯＮしていたスイッチをＯＦＦすることにより、１１×２２５Ω＝２．４７５ＫΩ（約２．５ＫΩ）とすることができる。
Therefore, in order to calibrate the
このように、キャリブレーション部２０は、直列接続すべき調整抵抗素子の数Ｘを導出し、図６（Ａ）、（Ｂ）で示したそれぞれの構成に応じてスイッチｒＳＷ１、ｒＳＷ２、ｒＳＷ３、…、ｒＳＷｎのＯＮ/ＯＦＦを制御する抵抗値較正信号を生成し、内部回路６の各スイッチに送る。
In this way, the
次に、図６（Ｂ）で示した第２の構成の変形例について説明する。 Next, a modification of the second configuration shown in FIG. 6B will be described.
図７は、変形例における内部回路６の抵抗値の較正方法を説明する図である。変形例における内部回路６は、直列接続された調整抵抗素子Ｒ１´、Ｒ２´、Ｒ３´、…、Ｒｎ´と、そのそれぞれの両端の間を選択的に短絡するスイッチｒＳＷ１´、ｒＳＷ２´、ｒＳＷ３´、…、ｒＳＷｎ´を有する。それぞれの調整抵抗素子Ｒ１´、Ｒ２´、Ｒ３´、…、Ｒｎ´の抵抗値は、順にｒ、２ｒ、４ｒ、…、２（n-1）ｒとなるように重み付けされている。
FIG. 7 is a diagram for explaining a method for calibrating the resistance value of the
この構成によれば、例えば９ｒの抵抗値を得る場合には、１番目のスイッチｒＳＷ１´と、４番目のスイッチｒＳＷ４´をＯＦＦ、その他を全てＯＮにすることにより、ｒ＋８ｒ＝９ｒの抵抗値を得ることができる。また、１１ｒの抵抗値を得る場合には、１番目のスイッチｒＳＷ１´と、２番目のスイッチｒＳＷ２´と、４番目のスイッチｒＳＷ４´をＯＦＦ、その他を全てＯＮにすることにより、ｒ＋２ｒ＋８ｒ＝１１ｒの抵抗値を得ることができる。 According to this configuration, for example, when a resistance value of 9r is obtained, the first switch rSW1 ′ and the fourth switch rSW4 ′ are turned off, and all others are turned on, so that the resistance value of r + 8r = 9r is obtained. Can be obtained. Further, in order to obtain a resistance value of 11r, the first switch rSW1 ′, the second switch rSW2 ′, the fourth switch rSW4 ′ are turned off, and all others are turned on, so that r + 2r + 8r = 11r. A resistance value can be obtained.
変形例の構成によれば、図６（Ｂ）の構成と比較したとき、制御線の本数を低減することができる。例えば１１ｒの抵抗値を得る場合には、制御するスイッチの組合せの数を１１個から４個に減らすことができる。変形例の構成は、重み付けによりスイッチの個数を少なく構成できるため、回路規模をより小さくすることが可能となる。 According to the configuration of the modification, the number of control lines can be reduced as compared with the configuration of FIG. For example, when a resistance value of 11r is obtained, the number of combinations of switches to be controlled can be reduced from 11 to 4. In the configuration of the modification, the number of switches can be reduced by weighting, so that the circuit scale can be further reduced.
以上の実施例で述べた通り、本発明によれば、充電時間の計測にＬＳＩ１０外部のコンデンサ５０を用いるので、その容量値は製造プロセスに依存せず、ＬＳＩ１０内部にコンデンサを設ける場合と比べて、ばらつきを低減させることができる。また、その容量値はばらつきや温度の影響が小さいものを予め選択することができ、絶対値も把握することが可能である。従って、その容量値と設計抵抗値に反比例する電流から基準充電時間を予め設定しておくことにより、抵抗値がばらついたときには基準充電時間と計測充電時間の差分に基づいて精度よく抵抗値を較正できる。
As described in the above embodiments, according to the present invention, since the
また、本発明によれば、ＬＳＩに抵抗値調整回路を設けるので、外部の装置など追加的手段を用いなくても抵抗値を較正できる。また、ＬＳＩが動作中の電源変動や温度により内部の抵抗素子の抵抗値がばらつくような場合であっても、適時にキャリブレーションを実施することで抵抗値を較正できる。その際、上述したキャリブレーション制御回路６４が、予めプログラムされた所定のタイミングや電源や温度の変動が別の回路によって通知されたタイミングにより抵抗値調整回路２にキャリブレーション実行の指示を行う。
Further, according to the present invention, since the resistance value adjustment circuit is provided in the LSI, the resistance value can be calibrated without using any additional means such as an external device. Further, even when the resistance value of the internal resistance element varies due to power supply fluctuation or temperature during operation of the LSI, the resistance value can be calibrated by performing calibration in a timely manner. At this time, the
また、本発明では、電源を安定化させるために通常設けているバイパスコンデンサを、抵抗値調整回路２のコンデンサ５０として流用している。従って、抵抗値調整回路２専用のコンデンサや端子などの追加的構成を必要とせず、既存のリソースを用いて効率的に抵抗値の較正を行うことができる。
In the present invention, a bypass capacitor that is normally provided to stabilize the power supply is used as the
さらに、ＬＳＩ１０外部のコンデンサ５０を大容量にすることで、式（２）より、充電時間を長く設定することができる。これは、カウンタ１８でカウントするクロック数を増やすことができ、基準充電時間と計測充電時間の差分をより顕著に検出することができることを意味する。例えば、上述した例で、数（１）の容量値を１０倍の１０ｎFにすると、数（２）の基準充電時間に対応するクロック数Ｎｔ＝４００となる。キャリブレーション後の計測充電時間に対応するクロック数がＮ＝３６４と検出されたとすると、基準充電時間に対応するクロック数Ｎｔより９％減少していることになる。Ｎｔ＝４０、Ｎ＝３６の場合（同１０％減少）に比べ、より詳細な検出を行うことができていることになり、抵抗値調整回路２の制御分解能を向上させることができる。一般的に、電源安定化のためのバイパスコンデンサは比較的大容量のものが用いられるので、これを用いる本実施形態によれば、ＬＳＩのチップサイズを大型化することなく容易に分解能を向上させることができる。
Furthermore, by setting the
さらにクロックＣＬＫの周波数を速くすることによっても同様に、基準充電時間と計測充電時間の差分をより顕著に検出できるので、抵抗値調整回路２の制御分解能を向上させることができる。
Similarly, by increasing the frequency of the clock CLK, the difference between the reference charging time and the measured charging time can be detected more remarkably, so that the control resolution of the resistance
２：抵抗値調整回路、６：内部回路、１０：ＬＳＩ、１２：定電流源、１４：充電時間計測部、２０：キャリブレーション部、５０：コンデンサ 2: resistance value adjusting circuit, 6: internal circuit, 10: LSI, 12: constant current source, 14: charging time measuring unit, 20: calibration unit, 50: capacitor
Claims (4)
前記複数の抵抗素子のうち第１の抵抗素子に基準電圧を印加して前記第１の抵抗素子の抵抗値に反比例する定電流を生成し、前記半導体集積回路の電源端子とグランド端子との間に接続される外部のバイパスコンデンサに前記定電流を供給する定電流源と、
前記バイパスコンデンサに前記定電流を供給または遮断するスイッチと、
前記バイパスコンデンサに前記定電流が供給されるときに、前記バイパスコンデンサの電圧が所定電圧上昇する時間を計測する充電時間計測部と、
予め設定された基準充電時間と前記計測された計測充電時間の差分に基づいて前記複数の抵抗素子のうち第２の抵抗素子の抵抗値を較正するキャリブレーション部を有する
抵抗値調整回路。 A resistance adjustment circuit provided in a semiconductor integrated circuit having a plurality of resistance elements,
A constant voltage inversely proportional to the resistance value of the first resistance element is generated by applying a reference voltage to the first resistance element among the plurality of resistance elements, and between the power supply terminal and the ground terminal of the semiconductor integrated circuit A constant current source for supplying the constant current to an external bypass capacitor connected to
A switch for supplying or blocking the constant current to the bypass capacitor;
When the constant current to the bypass capacitor is supplied, a charging time measuring unit voltage of the bypass capacitor to measure the time for a given voltage rise,
A resistance value adjustment circuit including a calibration unit that calibrates a resistance value of a second resistance element among the plurality of resistance elements based on a difference between a preset reference charging time and the measured charging time measured.
前記充電時間計測部は、
前記バイパスコンデンサの電圧と前記所定の電圧が入力され、前記バイパスコンデンサの電圧が前記所定の電圧以下のときには第１のレベル、前記バイパスコンデンサの電圧が前記所定の電圧を上回るときには前記第１のレベルより高い第２のレベルの電圧を出力する比較器と、
前記バイパスコンデンサに前記定電流の供給が開始されたときに所定周波数のクロックのカウントを開始し、前記比較器の出力が前記第１のレベルから前記第２のレベルに変化したときに、カウントされたクロック数を前記計測充電時間として出力するカウンタを有することを特徴とする抵抗値調整回路。 In claim 1,
The charging time measuring unit is
The bypass capacitor voltage and the predetermined voltage are input, and the first level when the bypass capacitor voltage is less than or equal to the predetermined voltage, and the first level when the bypass capacitor voltage exceeds the predetermined voltage. A comparator that outputs a higher second level voltage;
When the supply of the constant current to the bypass capacitor is started, counting of a clock having a predetermined frequency is started, and is counted when the output of the comparator is changed from the first level to the second level. And a counter that outputs the number of clocks as the measured charging time.
前記第２の抵抗素子は、直列接続された複数の調整抵抗素子であって、そのそれぞれを選択的に短絡可能な複数のスイッチが設けられることを特徴とする抵抗値調整回路。 In claim 1 or 2 ,
The second resistance element is a plurality of adjustment resistance elements connected in series, and a plurality of switches capable of selectively short-circuiting each of the adjustment resistance elements are provided.
前記複数のスイッチは前記複数の調整抵抗素子の両端の間をそれぞれ短絡可能に設けられ、
前記複数の調整抵抗素子は、それぞれ重み付けされた異なる抵抗値を有することを特徴とする抵抗値調整回路。 In claim 3 ,
The plurality of switches are provided so as to be short-circuited between both ends of the plurality of adjustment resistance elements, respectively.
The resistance adjustment circuit, wherein the plurality of adjustment resistance elements have different weighted resistance values.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009175063A JP5444917B2 (en) | 2009-07-28 | 2009-07-28 | Resistance adjustment circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009175063A JP5444917B2 (en) | 2009-07-28 | 2009-07-28 | Resistance adjustment circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011029473A JP2011029473A (en) | 2011-02-10 |
| JP5444917B2 true JP5444917B2 (en) | 2014-03-19 |
Family
ID=43637867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009175063A Expired - Fee Related JP5444917B2 (en) | 2009-07-28 | 2009-07-28 | Resistance adjustment circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5444917B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113253787A (en) * | 2021-06-17 | 2021-08-13 | 苏州裕太微电子有限公司 | On-chip resistor correction circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5059889A (en) * | 1990-03-08 | 1991-10-22 | Texas Instruments Incorporated | Parametric measurement unit/device power supply for semiconductor test system |
| JP3621586B2 (en) * | 1998-06-02 | 2005-02-16 | グローリー工業株式会社 | Resistance value measuring circuit and measuring method thereof |
| JP2005302839A (en) * | 2004-04-07 | 2005-10-27 | Toshiba Corp | Semiconductor integrated circuit |
| US7646236B2 (en) * | 2006-04-07 | 2010-01-12 | Qualcomm Incorporated | Method and apparatus for tuning resistors and capacitors |
-
2009
- 2009-07-28 JP JP2009175063A patent/JP5444917B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011029473A (en) | 2011-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8085099B2 (en) | Self-calibrating relaxation oscillator based clock source | |
| US8659362B2 (en) | Relaxation oscillator circuit with reduced sensitivity of oscillation frequency to comparator delay variation | |
| US20080191794A1 (en) | Method and apparatus for tuning an active filter | |
| US7038517B2 (en) | Timing vernier using a delay locked loop | |
| US8754703B2 (en) | Internal voltage trimming circuit, method thereof and semiconductor circuit device comprising the same | |
| US20070279141A1 (en) | Oscillator circuit having temperature and supply voltage compensation | |
| TW200835147A (en) | Method and apparatus for tuning an active filter | |
| JP5444917B2 (en) | Resistance adjustment circuit | |
| US10684314B2 (en) | System and method for testing reference voltage circuit | |
| KR20150019000A (en) | Reference current generating circuit and method for driving the same | |
| US7982553B2 (en) | Clock generator | |
| US8350577B1 (en) | Method and apparatus for calibration of pulse-width based measurement | |
| US8618869B2 (en) | Fast power-on bias circuit | |
| US10656032B2 (en) | Temperature sensor in an integrated circuit and method of calibrating the temperature sensor | |
| US7498891B2 (en) | Method for calibration of an oscillator for a microcontroller chip operation | |
| JP5300011B2 (en) | Semiconductor device | |
| JP7242124B2 (en) | VOLTAGE DETECTION CIRCUIT, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD | |
| US10784870B2 (en) | Electronic circuit, semiconductor integrated circuit and monitoring circuit mounted with the same, and electronic device | |
| JP2016100748A (en) | Oscillation circuit | |
| KR100596788B1 (en) | A level detector for an internal power generator | |
| JP2016110315A (en) | Oscillation circuit | |
| KR20110024239A (en) | Apparatus and method for measuring the capacitance of the device under test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5444917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |