JP5444917B2 - Resistance adjustment circuit - Google Patents
Resistance adjustment circuit Download PDFInfo
- Publication number
- JP5444917B2 JP5444917B2 JP2009175063A JP2009175063A JP5444917B2 JP 5444917 B2 JP5444917 B2 JP 5444917B2 JP 2009175063 A JP2009175063 A JP 2009175063A JP 2009175063 A JP2009175063 A JP 2009175063A JP 5444917 B2 JP5444917 B2 JP 5444917B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- resistance
- voltage
- charging time
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、半導体集積回路内の抵抗素子の抵抗値のばらつきを較正する技術に関する。 The present invention relates to a technique for calibrating variation in resistance values of resistance elements in a semiconductor integrated circuit.
製造プロセスの微細化や技術の向上に伴い、電子回路を構成する多くの回路素子がLSI(Large Scale Integrated circuit)内に集積化される傾向にある。この目的は、電子回路を構成する部品点数の削減や電子回路基板の小面積化を図ることによって、コストを低減させるためである。かかる電子回路の一例として、無線通信機器の内部クロック生成回路に用いられるPLL(Phase Locked Loop)回路があげられる。 With the miniaturization of the manufacturing process and the improvement of technology, many circuit elements constituting an electronic circuit tend to be integrated in an LSI (Large Scale Integrated circuit). The purpose is to reduce the cost by reducing the number of parts constituting the electronic circuit and reducing the area of the electronic circuit board. An example of such an electronic circuit is a PLL (Phase Locked Loop) circuit used for an internal clock generation circuit of a wireless communication device.
一般に、電子回路をLSIとして一体構成する場合、LSI製造時の製造ばらつきにより、内部の回路素子の値や特性が設計値に対しばらつくことがある。このばらつきが大きいと、電子回路が所望の仕様範囲内で動作できないおそれがある。例えば、上記のPLL回路の例では、ループフィルタを構成する抵抗素子の抵抗値がばらつくと、所望のカットオフ周波数が得られなくなる。 In general, when an electronic circuit is integrally configured as an LSI, values and characteristics of internal circuit elements may vary with respect to design values due to manufacturing variations during LSI manufacturing. If this variation is large, the electronic circuit may not operate within a desired specification range. For example, in the example of the PLL circuit described above, a desired cutoff frequency cannot be obtained if the resistance values of the resistance elements constituting the loop filter vary.
そこで、従来、LSI内部の抵抗素子の抵抗値を検出して較正する方法が種々提案されている。たとえば、特許文献1には、LSI内部にコンデンサと複数の抵抗素子を有する構成において、抵抗値が未知の抵抗素子に定電圧を印加して生成される定電流と、抵抗値が既知の抵抗素子に同じ定電圧を印加して生成される定電流をそれぞれ独立に同一のコンデンサに充電し、それぞれの場合における充電時間を比較して未知の抵抗値を検出する技術が記載されている。また、特許文献2には、テスタ装置から供給した電圧によってLSI内部の抵抗に流れる電流をテスタで計測することで、LSI内部の抵抗素子の抵抗値を検出し、その検出結果に基づきレーザブローにより抵抗素子をトリミングして抵抗値を較正する技術が記載されている。
Therefore, conventionally, various methods for detecting and calibrating the resistance value of the resistance element in the LSI have been proposed. For example, in
特許文献1に記載された方法は、既知の抵抗値との相対抵抗差を抽出することによって未知の抵抗値を知る手法であるが、この方法には、抵抗値が既知の抵抗素子が少なくとも1つ必要である。元々の製造プロセスにおいて抵抗値がばらつく可能性を考慮すると、予めLSI内部の抵抗値を把握しておくことは困難である。また、特許文献1に記載された回路は、抵抗値を「検出」する回路であり、「検出後に調整して較正する」機能を有していない。
The method described in
また、抵抗値のばらつきは製造プロセスにおける「製造ばらつき」だけではなくLSIの動作中の電圧や温度によっても生じる。特許文献2に記載された方法では、抵抗値を較正する手段としてレーザ装置など外部の高価な装置が必要となるだけでなく、LSIの製造時に物理的に一回抵抗値を決定させるだけなので、動作中の抵抗値の変動には対処できない。
Also, the variation in resistance value is caused not only by “manufacturing variation” in the manufacturing process but also by the voltage and temperature during operation of the LSI. In the method described in
そこで、上記のような問題に鑑みてなされた本発明の目的は、LSI内部の抵抗素子の抵抗値を精度よく且つ適時に較正可能な抵抗値調整回路を提供することにある。 Accordingly, an object of the present invention made in view of the above problems is to provide a resistance value adjustment circuit capable of calibrating the resistance value of a resistance element in an LSI accurately and in a timely manner.
上記の目的を達成するために、本発明によれば、複数の抵抗素子を有する半導体集積回路に設けられる抵抗値調整回路であって、前記複数の抵抗素子のうち第1の抵抗素子に基準電圧を印加して前記第1の抵抗素子の抵抗値に反比例する定電流を生成し、前記半導体集積回路の外部のコンデンサに前記定電流を供給する定電流源と、前記コンデンサに前記定電流が供給される時に、前記コンデンサの電圧が所定電圧上昇する時間を計測する充電時間計測部と、予め設定された基準充電時間と前記計測された計測充電時間との差分に基づいて前記複数の抵抗素子のうち第2の抵抗素子の抵抗値を較正するキャリブレーション部を有する抵抗値調整回路が提供される。 In order to achieve the above object, according to the present invention, there is provided a resistance value adjusting circuit provided in a semiconductor integrated circuit having a plurality of resistance elements, wherein a reference voltage is applied to a first resistance element among the plurality of resistance elements. Is applied to generate a constant current that is inversely proportional to the resistance value of the first resistance element, and the constant current is supplied to a capacitor outside the semiconductor integrated circuit, and the constant current is supplied to the capacitor. A charging time measuring unit that measures a time during which the voltage of the capacitor rises by a predetermined voltage, and a plurality of resistance elements based on a difference between a preset reference charging time and the measured charging time. A resistance value adjustment circuit having a calibration unit for calibrating the resistance value of the second resistance element is provided.
本発明では、第1の抵抗素子に基準電圧を印加して流れる定電流は、第1の抵抗素子の抵抗値に反比例する。また、上述の基準充電時間は、外部コンデンサの値と第1の抵抗素子に基準電圧を印加して流れる定電流により決められる、理想的な条件での時定数(設計値)に対応する。 In the present invention, the constant current flowing by applying the reference voltage to the first resistance element is inversely proportional to the resistance value of the first resistance element. The above-described reference charging time corresponds to a time constant (design value) under ideal conditions determined by the value of the external capacitor and a constant current that flows when a reference voltage is applied to the first resistance element.
本発明によれば、値が既知であり、かつ偏差の小さいLSI外部部品のコンデンサを用いるので、そのコンデンサの値とLSI内部の第1の抵抗に反比例する電流で決まる基準充電時間を予め設定しておくことにより、抵抗値がばらつくことにより生じる計測充電時間と元々の設計期待値として持っている基準充電時間の差分に基づいて抵抗値を較正できる。コンデンサに外部部品を用いることで、温度やばらつきに依存しにくいもの、あるいは、LSI内部では実現が困難な大きい容量値を持つものを選択することができ、抵抗素子値に反比例する電流を、充電時間としてより精度よく反映させることができる。また、LSIに抵抗値調整回路を設けるので、LSIが動作中であっても適時に抵抗値を較正できる。 According to the present invention, since a capacitor of an LSI external component having a known value and a small deviation is used, a reference charging time determined by a current inversely proportional to the value of the capacitor and the first resistance inside the LSI is set in advance. Thus, it is possible to calibrate the resistance value based on the difference between the measured charging time caused by the variation in the resistance value and the reference charging time that the original design expectation value has. By using an external component for the capacitor, it is possible to select a capacitor that does not depend on temperature and variation, or that has a large capacitance value that is difficult to realize inside the LSI, and charge a current that is inversely proportional to the resistance element value. It can be reflected more accurately as time. Further, since the resistance value adjusting circuit is provided in the LSI, the resistance value can be calibrated at an appropriate time even when the LSI is operating.
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof.
図1は、本実施形態における抵抗値調整回路の使用状況を説明する図である。抵抗値調整回路2は、LSI10内に設けられる。このLSI10は、例えば、無線通信機器の内部クロック生成に用いられるPLL回路である。この回路は、外部から入力された基準クロックと内部生成したクロックとの位相を比較し、安定した周波数を得るクロック発生回路である。
FIG. 1 is a diagram for explaining a use situation of the resistance value adjusting circuit in the present embodiment. The resistance
VCO(Voltage Controlled Oscillator)7は、ループフィルタ6のDC電圧に依存した周波数で発振する。VCO7からの出力クロックは分周器8で分周され、分周クロックとして位相比較器4に入力される。位相比較器4は、外部からの基準クロックと分周クロックの位相を比較し、その誤差をパルス信号で後段のチャージポンプ5に送る。チャージポンプ5で電圧を電流に変換し、ループフィルタ6でその電流を積分し、また、比較の周期で生じる高周波成分を除去する。得られたDC電圧をVCO7にフィードバックさせることで、基準クロックに同期した内部クロック生成が可能になる。出力信号は出力クロックだけでなく、分周後の分周クロックを用いてもよい。
A VCO (Voltage Controlled Oscillator) 7 oscillates at a frequency depending on the DC voltage of the
本実施形態における抵抗値調整回路2は、上記のようなPLL回路のうちループフィルタ6を対象とし、その内部の抵抗素子の抵抗値を較正する。ループフィルタ6は抵抗素子とコンデンサから構成される。ここで抵抗素子の抵抗値がばらつくと、所望のカットオフ周波数がずれ、その誤差が位相雑音等のPLL回路の特性に影響を与える。よって、本実施形態における抵抗値調整回路2は、かかるばらつきを較正して、PLL回路が所望の動作を実行できるようにすることを目的としている。なお以下では、抵抗値を較正する対象となる回路を「内部回路」と称する。
The resistance
図2は、抵抗値調整回路2の構成を示すブロック図である。まず、定電流源12によって生成された定電流Iは、LSI10外部のコンデンサ50に供給される。定電流源12は、内部回路6に含まれる抵抗素子と同等の抵抗素子R0を備え、これに対し一定の基準電圧Vrefを印加し、抵抗素子R0の抵抗値rに反比例する定電流Iを生成する。
FIG. 2 is a block diagram showing a configuration of the resistance
充電時間計測部14は、定電流IがLSI10外部のコンデンサ50に充電されるときの充電時間を計測する。充電時間は、コンデンサ50の電圧Viが所定電圧に到達するまでの時間に対応する。比較器16は、所定電圧とコンデンサ50の電圧Viを比較し、「Vi>所定電圧」の条件を満たすと出力電圧のレベルを反転させる。このときカウンタ18は、コンデンサ50の充電開始から比較器16の出力電圧のレベルが反転するまで、所定クロック(CLK)の個数をカウントする。カウンタ18は、カウントしたクロック数をキャリブレーション部20に出力する。ここでのカウントされたクロック数は、抵抗値rに反比例する電流Iと外部コンデンサ50に対応する時定数を別の形で表現しており、これを「計測充電時間」と定義する。
The charging
キャリブレーション部20は、予め想定している設計時の理想的なカウント数(すなわち、抵抗値rが設計通りに製造された場合の時定数)である「基準充電時間」と「計測充電時間」の差分に基づき、較正するための抵抗値制御信号を生成して内部回路6に出力する。これにより、内部回路6は抵抗値が変更される。
The
キャリブレーション部20には、予め基準充電時間が設定されている。実物の抵抗値rrが設計値rからずれている場合には、定電流Iとは異なる電流Ir(rr>rの場合はI>Ir、r>rrの場合にはIr>I)がコンデンサ50に供給されるので、計測充電時間と基準充電時間に差分が発生する。この差分をキャリブレーション部20によって検出し、かかる差分に基づいて内部回路6内の抵抗値が設計値に一致または近づくように較正する。なお、具体的な抵抗値の較正方法は後に詳述する。
In the
図3は、抵抗値調整回路2の各部の、詳細な構成を説明する図である。図3には、図2の構成に加え、LSI10に電源を供給する電源回路60、62と、抵抗値調整回路2のキャリブレーション動作を制御するキャリブレーション制御回路64が示される。
FIG. 3 is a diagram illustrating a detailed configuration of each part of the resistance
電源回路60は、電源端子B1と接続され、LSI10に電源を供給する。また、電源端子B1とグランド端子G1の間には、上述したコンデンサ50が設けられる。コンデンサ50は、例えば、LSI10に供給される電圧を安定化するために挿入するバイパスコンデンサである。
The
キャリブレーション制御回路64は、抵抗値調整回路2が内部回路6内の抵抗素子の抵抗値を較正する動作、つまりキャリブレーション動作を制御する。またこのとき、キャリブレーション制御回路64は、電源回路60からLSI10への電源供給のON/OFFも制御する。キャリブレーション制御回路64は、所定周期ごとに抵抗値調整回路2や電源回路60に制御信号を出力するシーケンサにより構成される。
The
具体的には、キャリブレーション制御部64は、LSI10がPLL回路として動作する通常時には、電源回路60からLSI10への電源供給ラインのスイッチSW0を、制御信号φ0によりONにする。これにより、LSI10は、電源回路60から電源供給を受けて動作する。そして、キャリブレーション時には、キャリブレーション制御部64は、電源回路60からLSI10への電源供給ラインのスイッチSW0を、制御信号φ0によりOFFにする。このとき、抵抗値調整回路2の定電流源12、充電時間計測部14、キャリブレーション部20の各部は、別の電源回路62から電源供給を受けて動作する。
Specifically, the
なお、ここでは電源回路62はLSI10外に設けられる場合を示すが、LSI10内に設けてもよい。また、電源回路62が接続される電源端子B2とグランド端子G2の間にも、バイパスコンデンサ50aを設けてもよい。あるいは、電源回路62を電源回路60と別個に設けるのではなく、電源回路60から別系統(電源端子B2のみに電源供給されるようスイッチを挿入する等)で電源を取得してもよい。
Although the
定電流源12は、バンドギャップリファレンス32と、増幅器34と、トランジスタ36と、抵抗素子R0と、カレントミラー回路37で構成されている。
The constant current source 12 includes a
バンドギャップリファレンス32は、半導体素子のPN接合によるバンドギャップ電圧に基づいて、定電圧Vrefを生成する。バンドギャップリファレンス32は、製造プロセスのばらつきに依存することなく、所望の定電圧Vrefを生成することができる。本実施形態では、この定電圧Vrefが基準電圧として用いられる。
The
増幅器34の非反転入力端子にはバンドギャップリファレンス32が生成する基準電圧Vrefが入力され、反転入力端子には抵抗素子R0の電圧Vrが入力される。それらの入力電位の関係は増幅器34とトランジスタ36によって、Vref=Vrとなるようにフィードバックがかけられる。このとき、抵抗素子R0には次式のような定電流I´が流れる。
The reference voltage Vref generated by the
I´=Vref/r(rは、抵抗素子R0の抵抗値) …式(1)
カレントミラー回路37は、トランジスタ38、40と、これらのゲートを電源と接続・遮断するスイッチSW3を有する。スイッチSW3は、キャリブレーション制御回路64からの制御信号φ3によりON/OFF制御される。スイッチSW3がONの時は、パワーダウン状態であり、電流I´は流れない。一方、スイッチSW3がOFFの時はキャリブレーション状態であり、抵抗素子R0に上記の定電流I´が流れる。このI´の電流はカレントミラー回路37でトランジスタ38、40のゲート幅の比に応じてコピーされ、定電流Iとして出力される。ここで、定電流Iは、上記の式(1)から、抵抗素子R0の抵抗値rに反比例する電流である。
I ′ = Vref / r (r is the resistance value of the resistance element R0) Formula (1)
The
上記のような構成により、定電流源12からは、抵抗素子R0の抵抗値rに反比例した定電流Iが出力される。 With the above configuration, the constant current source 12 outputs a constant current I that is inversely proportional to the resistance value r of the resistance element R0.
上記の定電流Iは、接続ノードN1に向けて出力される。接続ノードN1は、スイッチSW1を介して電源端子B1と接続され、スイッチSW2を介して接地される。スイッチSW1、SW2は、それぞれキャリブレーション制御回路64からの制御信号φ1、φ2によりON/OFF制御される。通常動作時にはスイッチSW1はOFF、スイッチSW2はONされ、接続ノードN1とコンデンサ50の電圧Viは遮断される。一方、キャリブレーション時には、スイッチSW1がON、スイッチSW2がOFFされる。このとき、定電流源12から出力された定電流Iは、接続ノードN1、スイッチSW1、電源端子B1を介してLSI外部のコンデンサ50に供給される。キャリブレーション時には、スイッチSW0もOFFされるので、コンデンサ50が定電流Iにより充電され、接続ノードN1に印加されるコンデンサ50の電圧Viは上昇していく。このときの充電に要する時間については、別途後述する。
The constant current I is output toward the connection node N1. The connection node N1 is connected to the power supply terminal B1 via the switch SW1 and grounded via the switch SW2. The switches SW1 and SW2 are ON / OFF controlled by control signals φ1 and φ2 from the
この充電時間は充電時間計測部14によってクロックCLKのカウント数に変換される。
This charging time is converted into a count number of the clock CLK by the charging
充電時間計測部14は、比較器16と、カウンタ18を有する。比較器16の非反転入力端子は接続ノードN1に、すなわち、コンデンサ50の電圧Viに接続される。また、比較器16の反転入力端子には、所定電圧が入力される。ここでは、バンドギャップリファレンス32が生成した基準電圧Vrefを所定電圧としているが、基準電圧Vrefと異なる場合であっても、本実施形態に含まれる。比較器16の出力電圧Voのレベルは、Vi<Vrefの時にはLo、Vi>Vrefの時にはHiとなる。
The charging
比較器16の出力電圧Voはカウンタ18に入力される。カウンタ18には、図示しないクロック発振器により生成されるクロックCLKが入力されている。カウンタ18は、キャリブレーション制御回路64からの制御信号φRをトリガにしてクロック数のカウントを開始し、比較器16の出力電圧VoのレベルがLoからHiに反転すると、クロック数のカウントを中止してカウントしたクロック数をキャリブレーション部20に出力する。このように、カウンタ18は比較器16の出力がLoの間、すなわち、コンデンサ50の電圧Viが基準電圧Vrefより低い間、クロック数をカウントする。クロックCLKは周波数が一定であることから、カウントされたクロック数が「計測充電時間」に対応する。
The output voltage Vo of the
キャリブレーション部20は、カウンタ18で計数したクロック数をラッチする。キャリブレーション部20は、そのクロック数に対応する計測充電時間と、予め設定される基準充電時間の差分に基づき抵抗値制御信号を生成し、抵抗値制御信号を内部回路6に出力する。
The
図4は、抵抗値調整回路2の動作について説明するタイミングチャート図である。図4は、スイッチSW0、SW1、SW2、SW3の状態と、定電流I、コンデンサ50の電圧Vi、比較器16の出力電圧Vo、キャリブレーション制御信号φR、及びカウンタ18に供給されるクロックCLKの時間経過を示している。なお図4では、時間経過を「通常時」と「キャリブレーション時」とに分け、さらに「キャリブレーション時」を「放電期間」と「充電期間」とに分けて示す。
FIG. 4 is a timing chart illustrating the operation of the resistance
まず、通常時には、スイッチSW0がON、スイッチSW1がOFF、スイッチSW2がON、そしてスイッチSW3がONされる。スイッチSW0がON、スイッチSW1がOFFされることにより、LSI10は電源回路60からの電源供給を受けてPLL回路として動作する。また、スイッチSW3がONされることにより、定電流源12のカレントミラー回路37はパワーダウンし、電流が遮断されるため定電流Iは流れない。また、スイッチSW1がOFF、スイッチSW2がONされることにより、電圧Viはグランド電位まで低下する。この時、Vi<Vrefとなるため、比較器16の出力電圧VoはLoとなる。
First, in normal times, the switch SW0 is ON, the switch SW1 is OFF, the switch SW2 is ON, and the switch SW3 is ON. When the switch SW0 is turned on and the switch SW1 is turned off, the
次に、キャリブレーション時における放電期間には、スイッチSW0がOFF、スイッチSW1がONされる。また、スイッチSW2はON、スイッチSW3はONに維持される。スイッチSW0がOFFされることにより、電源回路60からLSI10への電源供給が遮断される。また、スイッチSW3はONに維持されるので、定電流Iは流れないままである。また、スイッチSW1がONされ、スイッチSW2がONに維持されることにより、コンデンサ50は接続ノードN1を介して接地されて、通常時に電源用のバイパスコンデンサとして蓄えていた電荷を放電する。よって、コンデンサ50の電圧Viはグランド電位まで低下する。この時、Vi<Vrefを維持するため、比較器16の出力電圧VoはLoに維持される。
Next, in the discharge period at the time of calibration, the switch SW0 is turned off and the switch SW1 is turned on. Further, the switch SW2 is kept on and the switch SW3 is kept on. When the switch SW0 is turned off, the power supply from the
充電期間には、スイッチSW0がOFF、スイッチSW1がONに維持される。また、スイッチSW2はOFF、スイッチSW3はOFFされる。スイッチSW1がONに維持され、スイッチSW3がOFFされるので、定電流Iがコンデンサ50に供給される。そして、スイッチSW2がOFFされることにより、接続ノードN1が接地から開放され、コンデンサ50の充電が開始される。その後、コンデンサ50の電圧Viは時間経過に伴い定電流Iが流れなくなる電源電圧Vdd付近まで上昇する。この時、コンデンサ50の電圧Viは接続ノードN1を介して比較器16に入力される。比較器16でVi>Vrefを検知すると、比較器16の出力電圧VoのレベルはLoからHiに反転する。
During the charging period, the switch SW0 is kept off and the switch SW1 is kept on. Further, the switch SW2 is turned off and the switch SW3 is turned off. Since the switch SW1 is kept on and the switch SW3 is turned off, the constant current I is supplied to the
一方、キャリブレーション制御回路64は、充電期間の開始時に制御信号φRをカウンタ18に入力する。すると、カウンタ18はこれをトリガにして供給されているクロックCLKのカウントを開始し、比較器16の出力電圧VoのレベルがLoからHiに反転するとカウントを停止する。カウントしたクロック数は計測充電時間としてキャリブレーション部20に出力される。
On the other hand, the
キャリブレーション部20は、予め設定されるコンデンサ50の基準充電時間と計測充電時間の差分に基づき、抵抗値制御信号を生成して内部回路6に出力する。ここで、基準充電時間と計測充電時間について説明する。
The
図5は、基準充電時間と計測充電時間について説明する図である。 FIG. 5 is a diagram illustrating the reference charging time and the measured charging time.
まず、基準充電時間について図5(A)を用いて説明する。図5(A)は、定電流源12で用いられる抵抗素子R0の抵抗値rが設計値通りの時のコンデンサ50の電圧Vi_Typとカウンタで計数するクロックCLKの関係を示す時間波形である。縦軸は電圧V、横軸は時間Tである。本実施形態ではコンデンサ50はLSI外部の部品を用いているので、その容量はLSI10の製造プロセスに依存してばらつくことはない。よって、LSI10内部にコンデンサを設ける場合と比べて、コンデンサ50はほぼ設計値通りの容量を有する。今ここで、充電時間をtとおくと、充電時間tと定電流Iにより充電されるコンデンサ50の電圧Vi_Typの間には、次の関係が成り立つ。なおここで、Cはコンデンサ50の値である。
First, the reference charging time will be described with reference to FIG. FIG. 5A is a time waveform showing the relationship between the voltage Vi_Typ of the
t=C・Vi_Typ/I …式(2)
上記式(2)でVi_Typ=Vrefとなるときのtの値t_Tが、基準充電時間に対応する。すなわち、基準充電時間 = t_T = C・Vref/I である。
t = C · Vi_Typ / I (2)
The value t_T of t when Vi_Typ = Vref in the above equation (2) corresponds to the reference charging time. That is, reference charging time = t_T = C · Vref / I.
さらに図5(A)には、基準充電時間t_T内でカウンタ18によりカウントされるクロック数Ntが示されている。
Further, FIG. 5A shows the number of clocks Nt counted by the
ここで、クロックCLKの周波数をFcとすると、充電時間tでカウントされるクロック数Nは、次式により導出される。 Here, if the frequency of the clock CLK is Fc, the number of clocks N counted in the charging time t is derived by the following equation.
N=t×Fc …式(3)
式(3)でt=t_T(基準充電時間)としたときのNの値Ntが導出される。すなわち、Nt=t_T×Fcである。
N = t × Fc Formula (3)
A value Nt of N when t = t_T (reference charging time) is derived in Equation (3). That is, Nt = t_T × Fc.
このように、式(2)、(3)によれば、抵抗素子R0の抵抗値rが設計値通りであれば、カウンタ18によって、Vi<Vrefの基準充電時間t_Tの期間でクロック数Ntがカウントされる。Ntは、理想条件、すなわちシミュレーションでばらつきがない状態で見積もった理想的なクロック数であり、この値は実物のサンプルにおけるクロック数と比較するために、予めキャリブレーション部20に与えられる。
Thus, according to the equations (2) and (3), if the resistance value r of the resistance element R0 is as designed, the
これに対し、LSI10の抵抗素子の抵抗値にばらつきが生じ、抵抗素子R0の抵抗値rが設計値からずれると、式(1)より、コンデンサ50には定電流Iとは異なる電流が供給され、式(2)より、充電時間tもばらつき、さらに、式(3)より、Ntとは異なるクロック数がカウントされることになる。
On the other hand, when the resistance value of the resistance element of the
図5(B)は、抵抗素子R0の抵抗値rがばらついたときの、コンデンサ50の電圧Viの時間波形をクロックCLKと共に示している。ここでは、図5(A)で示した抵抗値rが設計値通りの時のコンデンサ50の電圧Vi_Typに加え、抵抗値rが設計値より小さい時のコンデンサ50の電圧Vi_Pwとその時カウントされるクロック数Np、及び、抵抗値rが設計値より大きい時のコンデンサ50の電圧Vi_Swとその時カウントされるクロック数Nsが示されている。
FIG. 5B shows a time waveform of the voltage Vi of the
まず、抵抗値rが設計値より小さい時には、定電流Iより大きい電流がコンデンサ50に供給される。式(1)で説明したように、定電流Iは、抵抗値rに反比例するからである。よって、上記の式(2)によれば、コンデンサの電圧Vi_Pwは基準時間t_Tより短い充電時間t_Pで基準電圧Vrefに到達する。そして、上記の式(3)によれば、この時カウントされるクロック数Npは、クロック数Ntより小さい値になる。
First, when the resistance value r is smaller than the design value, a current larger than the constant current I is supplied to the
一方、抵抗値rが設計値より大きい時には、定電流Iより小さい電流がコンデンサ50に供給される。よって、上記の式(2)によれば、コンデンサの電圧Viは基準時間t_Tより長い充電時間t_Sで基準電圧Vrefに到達する。そして、上記の式(3)によれば、このときカウントされるクロック数Nsは、クロック数Ntより大きい値になる。
On the other hand, when the resistance value r is larger than the design value, a current smaller than the constant current I is supplied to the
上記のようにしてカウントされたクロック数NpまたはNsは「計測充電時間」に対応する。このクロック数Np、Nsはカウンタ18からキャリブレーション部20に入力される。
The clock number Np or Ns counted as described above corresponds to the “measurement charging time”. The clock numbers Np and Ns are input from the
図6は、キャリブレーション部20による内部回路6の抵抗値の較正方法を説明する図である。図6(A)は内部回路6に含まれる抵抗素子の第1の構成例、図6(B)は第2の構成例を示す。
FIG. 6 is a diagram for explaining a method of calibrating the resistance value of the
図6(A)の第1の構成例は、内部回路6として、直列接続された抵抗素子(以下、調整抵抗素子という)R1、R2、R3、…、Rnと、そのそれぞれを選択的に短絡するスイッチrSW1、rSW2、rSW3、…、rSWnを有する。ここで、各調整抵抗素子R1、R2、R3、…、Rnの抵抗値はrであるので、スイッチrSW1、rSW2、rSW3、…、rSWnのうち、M番目をON、その他をOFFにすることによりM個の調整抵抗素子を直列接続することができ、全体としてM×rの抵抗値を得ることができる。したがって、キャリブレーション部20は、抵抗値制御信号により上記のスイッチrSW1、rSW2、rSW3、…、rSWnを選択的にON/OFFすることにより、内部回路6の抵抗値を較正する。
In the first configuration example of FIG. 6A, as the
図6(B)の第2の構成例は、内部回路6として、直列接続された調整抵抗素子R1、R2、R3、…、Rnと、そのそれぞれの両端の間を選択的に短絡するスイッチrSW1、rSW2、rSW3、…、rSWnを有する。ここで、各調整抵抗素子R1、R2、R3、…、Rnの抵抗値はrであるので、スイッチrSW1、rSW2、rSW3、…、rSWnのうち、M番目までをOFF、M+1番目以降をONにすることによりM個の調整抵抗素子を直列接続することができ、全体としてM×rの抵抗値を得ることができる。したがって、キャリブレーション部20は、抵抗値制御信号により上記のスイッチrSW1、rSW2、rSW3、…、rSWnを選択的にON/OFFすることにより、内部回路6の抵抗値を較正する。
In the second configuration example of FIG. 6B, as the
ここで、具体例を用いて、キャリブレーション回路20が、基準充電時間と計測充電時間の差分に基づき内部回路6の抵抗値を較正する方法について説明する。
Here, a method in which the
内部回路6にはR1、R2、R3、…、R11の11個の調整抵抗素子とそのそれぞれ(図6(A))、あるいはそれぞれの両端間(図6(B))を選択的に短絡するスイッチが含まれ、各調整抵抗素子の設計抵抗値は250Ωとする。このとき、内部回路6全体としての設計抵抗値が2.5KΩとする。キャリブレーションを行う前の初期状態では、設計抵抗値を得る設定にするために、調整抵抗素子R1、R2、R3、…、R11のうち、R1〜R10の10個の調整抵抗素子が直列接続されるよう、図6(A)の10番目のスイッチrSW10のみをON、あるいは図6(B)の11番目のスイッチrSW11のスイッチのみをONし、全体としての抵抗値が10×250Ω=2.5KΩとなるようにしてある。
In the
またこの時、基準電圧Vrefが400mV、抵抗素子R0を用いて定電流源12が生成する定電流Iが400μA、クロック周波数Fcが40MHz、コンデンサ50の容量Cが1nFであるとする。
At this time, the reference voltage Vref is 400 mV, the constant current I generated by the constant current source 12 using the resistor element R0 is 400 μA, the clock frequency Fc is 40 MHz, and the capacitance C of the
まず、定電流Iによりコンデンサ50が充電されるときの基準充電時間t_Tは、式(2)より、
t_T=1nF×400mV/400μA=1μS …数(1)
となる。
First, the reference charging time t_T when the
t_T = 1 nF × 400 mV / 400 μA = 1 μS (1)
It becomes.
さらに、数(1)と式(3)より、基準充電時間に対応するクロック数Ntは、次のようにして導出される。 Furthermore, the number of clocks Nt corresponding to the reference charging time is derived from the number (1) and the equation (3) as follows.
Nt=1μS×40MHz=40 …数(2)
ここで、基準充電時間t_Tに対応するクロック数Ntと直列接続すべき調整抵抗素子の数「10」の積を次のように予め算出し、キャリブレーション部20に与えておく。
Nt = 1 μS × 40 MHz = 40 Number (2)
Here, a product of the number of clocks Nt corresponding to the reference charging time t_T and the number of adjustment resistor elements “10” to be connected in series is calculated in advance as follows and given to the
Nt×10=40×10=400 …数(3)
次に、別のLSIを同様にキャリブレーションした結果、計測充電時間に対応するクロック数がNs=44だったとする。数(2)により、基準充電時間に対応するクロック数Ntより10%増加している。この時の充電時間t_Sは、式(3)により1.1μSであり、定電流Iは式(2)より360μAである。定電流Iは抵抗値rに反比例することから、この時の抵抗値rは、設計値250Ωより+10%ずれた275Ωとして製造されたことになる。
Nt × 10 = 40 × 10 = 400 Number (3)
Next, it is assumed that the number of clocks corresponding to the measured charging time is Ns = 44 as a result of similar calibration of another LSI. According to the number (2), the clock number Nt corresponding to the reference charging time is increased by 10%. The charging time t_S at this time is 1.1 μS according to the equation (3), and the constant current I is 360 μA according to the equation (2). Since the constant current I is inversely proportional to the resistance value r, the resistance value r at this time is manufactured as 275Ω, which is shifted by + 10% from the design value 250Ω.
この場合、内部回路6全体としての設計抵抗値2.5KΩを得るための直列接続すべき調整抵抗素子の数をXとすると、計測充電時間に対応するクロック数NsとXの積が、上記の数(1)「400」と一致するという方程式を解くことでXが導出される。すなわち、44×X=400より、X=400/44≒9である。
In this case, if the number of adjustment resistance elements to be connected in series to obtain a design resistance value of 2.5 KΩ as the entire
よって、図6(A)の例において内部回路6全体として抵抗値2.5KΩに較正するためには、現在ONしている10番目のスイッチrSW10をOFFし、代わりに9番目の調整抵抗素子R9に対応するスイッチrSW9をON、その他をOFFにすることにより、9×275Ω=2.475KΩ(約2.5KΩ)とすることができる。また、図6(B)の例において内部回路6全体として抵抗値2.5KΩに較正するためには、現在11番目のみONしていたスイッチを、10番目以降のスイッチrSW10以降をONにすることにより、9×275Ω=2.475KΩ(約2.5KΩ)とすることができる。
Therefore, in order to calibrate the
また、別のLSIを同様にキャリブレーションした結果計測充電時間に対応するクロック数がNp=36だったとする。数(2)より、基準充電時間に対応するクロック数Ntより10%減少している。この時の充電時間t_Pは、式(3)より、0.9μSであり、定電流Iは式(2)より440μAである。定電流Iは抵抗値rに反比例することから、この時の抵抗値rは、設計値250Ωより−10%ずれた225Ωとして製造されたことになる。 Further, it is assumed that the number of clocks corresponding to the measured charging time is Np = 36 as a result of calibrating another LSI in the same manner. From the number (2), it is 10% less than the clock number Nt corresponding to the reference charging time. The charging time t_P at this time is 0.9 μS from the equation (3), and the constant current I is 440 μA from the equation (2). Since the constant current I is inversely proportional to the resistance value r, the resistance value r at this time is manufactured as 225Ω, which is shifted by −10% from the design value 250Ω.
この場合、内部回路6全体としての設計抵抗値2.5KΩを得るための直列接続すべき調整抵抗素子の数をXとすると、上記と同様の計算をすることより、36×X=400、すなわち、X=400/36≒11が導出される。
In this case, if the number of adjustment resistance elements to be connected in series to obtain a design resistance value of 2.5 KΩ as the entire
よって、図6(A)の例において内部回路6全体として抵抗値2.5KΩに較正するためには、現在ONしている10番目のスイッチrSW10をOFFし、代わりに11番目の調整抵抗素子R11に対応するスイッチrSW11をON、その他をOFFにすることにより、11×225Ω=2.475KΩ(約2.5KΩ)とすることができる。また、図6(B)の例において内部回路6全体として抵抗値2.5KΩに較正するためには、現在11番目のみONしていたスイッチをOFFすることにより、11×225Ω=2.475KΩ(約2.5KΩ)とすることができる。
Therefore, in order to calibrate the
このように、キャリブレーション部20は、直列接続すべき調整抵抗素子の数Xを導出し、図6(A)、(B)で示したそれぞれの構成に応じてスイッチrSW1、rSW2、rSW3、…、rSWnのON/OFFを制御する抵抗値較正信号を生成し、内部回路6の各スイッチに送る。
In this way, the
次に、図6(B)で示した第2の構成の変形例について説明する。 Next, a modification of the second configuration shown in FIG. 6B will be described.
図7は、変形例における内部回路6の抵抗値の較正方法を説明する図である。変形例における内部回路6は、直列接続された調整抵抗素子R1´、R2´、R3´、…、Rn´と、そのそれぞれの両端の間を選択的に短絡するスイッチrSW1´、rSW2´、rSW3´、…、rSWn´を有する。それぞれの調整抵抗素子R1´、R2´、R3´、…、Rn´の抵抗値は、順にr、2r、4r、…、2(n-1)rとなるように重み付けされている。
FIG. 7 is a diagram for explaining a method for calibrating the resistance value of the
この構成によれば、例えば9rの抵抗値を得る場合には、1番目のスイッチrSW1´と、4番目のスイッチrSW4´をOFF、その他を全てONにすることにより、r+8r=9rの抵抗値を得ることができる。また、11rの抵抗値を得る場合には、1番目のスイッチrSW1´と、2番目のスイッチrSW2´と、4番目のスイッチrSW4´をOFF、その他を全てONにすることにより、r+2r+8r=11rの抵抗値を得ることができる。 According to this configuration, for example, when a resistance value of 9r is obtained, the first switch rSW1 ′ and the fourth switch rSW4 ′ are turned off, and all others are turned on, so that the resistance value of r + 8r = 9r is obtained. Can be obtained. Further, in order to obtain a resistance value of 11r, the first switch rSW1 ′, the second switch rSW2 ′, the fourth switch rSW4 ′ are turned off, and all others are turned on, so that r + 2r + 8r = 11r. A resistance value can be obtained.
変形例の構成によれば、図6(B)の構成と比較したとき、制御線の本数を低減することができる。例えば11rの抵抗値を得る場合には、制御するスイッチの組合せの数を11個から4個に減らすことができる。変形例の構成は、重み付けによりスイッチの個数を少なく構成できるため、回路規模をより小さくすることが可能となる。 According to the configuration of the modification, the number of control lines can be reduced as compared with the configuration of FIG. For example, when a resistance value of 11r is obtained, the number of combinations of switches to be controlled can be reduced from 11 to 4. In the configuration of the modification, the number of switches can be reduced by weighting, so that the circuit scale can be further reduced.
以上の実施例で述べた通り、本発明によれば、充電時間の計測にLSI10外部のコンデンサ50を用いるので、その容量値は製造プロセスに依存せず、LSI10内部にコンデンサを設ける場合と比べて、ばらつきを低減させることができる。また、その容量値はばらつきや温度の影響が小さいものを予め選択することができ、絶対値も把握することが可能である。従って、その容量値と設計抵抗値に反比例する電流から基準充電時間を予め設定しておくことにより、抵抗値がばらついたときには基準充電時間と計測充電時間の差分に基づいて精度よく抵抗値を較正できる。
As described in the above embodiments, according to the present invention, since the
また、本発明によれば、LSIに抵抗値調整回路を設けるので、外部の装置など追加的手段を用いなくても抵抗値を較正できる。また、LSIが動作中の電源変動や温度により内部の抵抗素子の抵抗値がばらつくような場合であっても、適時にキャリブレーションを実施することで抵抗値を較正できる。その際、上述したキャリブレーション制御回路64が、予めプログラムされた所定のタイミングや電源や温度の変動が別の回路によって通知されたタイミングにより抵抗値調整回路2にキャリブレーション実行の指示を行う。
Further, according to the present invention, since the resistance value adjustment circuit is provided in the LSI, the resistance value can be calibrated without using any additional means such as an external device. Further, even when the resistance value of the internal resistance element varies due to power supply fluctuation or temperature during operation of the LSI, the resistance value can be calibrated by performing calibration in a timely manner. At this time, the
また、本発明では、電源を安定化させるために通常設けているバイパスコンデンサを、抵抗値調整回路2のコンデンサ50として流用している。従って、抵抗値調整回路2専用のコンデンサや端子などの追加的構成を必要とせず、既存のリソースを用いて効率的に抵抗値の較正を行うことができる。
In the present invention, a bypass capacitor that is normally provided to stabilize the power supply is used as the
さらに、LSI10外部のコンデンサ50を大容量にすることで、式(2)より、充電時間を長く設定することができる。これは、カウンタ18でカウントするクロック数を増やすことができ、基準充電時間と計測充電時間の差分をより顕著に検出することができることを意味する。例えば、上述した例で、数(1)の容量値を10倍の10nFにすると、数(2)の基準充電時間に対応するクロック数Nt=400となる。キャリブレーション後の計測充電時間に対応するクロック数がN=364と検出されたとすると、基準充電時間に対応するクロック数Ntより9%減少していることになる。Nt=40、N=36の場合(同10%減少)に比べ、より詳細な検出を行うことができていることになり、抵抗値調整回路2の制御分解能を向上させることができる。一般的に、電源安定化のためのバイパスコンデンサは比較的大容量のものが用いられるので、これを用いる本実施形態によれば、LSIのチップサイズを大型化することなく容易に分解能を向上させることができる。
Furthermore, by setting the
さらにクロックCLKの周波数を速くすることによっても同様に、基準充電時間と計測充電時間の差分をより顕著に検出できるので、抵抗値調整回路2の制御分解能を向上させることができる。
Similarly, by increasing the frequency of the clock CLK, the difference between the reference charging time and the measured charging time can be detected more remarkably, so that the control resolution of the resistance
2:抵抗値調整回路、6:内部回路、10:LSI、12:定電流源、14:充電時間計測部、20:キャリブレーション部、50:コンデンサ 2: resistance value adjusting circuit, 6: internal circuit, 10: LSI, 12: constant current source, 14: charging time measuring unit, 20: calibration unit, 50: capacitor
Claims (4)
前記複数の抵抗素子のうち第1の抵抗素子に基準電圧を印加して前記第1の抵抗素子の抵抗値に反比例する定電流を生成し、前記半導体集積回路の電源端子とグランド端子との間に接続される外部のバイパスコンデンサに前記定電流を供給する定電流源と、
前記バイパスコンデンサに前記定電流を供給または遮断するスイッチと、
前記バイパスコンデンサに前記定電流が供給されるときに、前記バイパスコンデンサの電圧が所定電圧上昇する時間を計測する充電時間計測部と、
予め設定された基準充電時間と前記計測された計測充電時間の差分に基づいて前記複数の抵抗素子のうち第2の抵抗素子の抵抗値を較正するキャリブレーション部を有する
抵抗値調整回路。 A resistance adjustment circuit provided in a semiconductor integrated circuit having a plurality of resistance elements,
A constant voltage inversely proportional to the resistance value of the first resistance element is generated by applying a reference voltage to the first resistance element among the plurality of resistance elements, and between the power supply terminal and the ground terminal of the semiconductor integrated circuit A constant current source for supplying the constant current to an external bypass capacitor connected to
A switch for supplying or blocking the constant current to the bypass capacitor;
When the constant current to the bypass capacitor is supplied, a charging time measuring unit voltage of the bypass capacitor to measure the time for a given voltage rise,
A resistance value adjustment circuit including a calibration unit that calibrates a resistance value of a second resistance element among the plurality of resistance elements based on a difference between a preset reference charging time and the measured charging time measured.
前記充電時間計測部は、
前記バイパスコンデンサの電圧と前記所定の電圧が入力され、前記バイパスコンデンサの電圧が前記所定の電圧以下のときには第1のレベル、前記バイパスコンデンサの電圧が前記所定の電圧を上回るときには前記第1のレベルより高い第2のレベルの電圧を出力する比較器と、
前記バイパスコンデンサに前記定電流の供給が開始されたときに所定周波数のクロックのカウントを開始し、前記比較器の出力が前記第1のレベルから前記第2のレベルに変化したときに、カウントされたクロック数を前記計測充電時間として出力するカウンタを有することを特徴とする抵抗値調整回路。 In claim 1,
The charging time measuring unit is
The bypass capacitor voltage and the predetermined voltage are input, and the first level when the bypass capacitor voltage is less than or equal to the predetermined voltage, and the first level when the bypass capacitor voltage exceeds the predetermined voltage. A comparator that outputs a higher second level voltage;
When the supply of the constant current to the bypass capacitor is started, counting of a clock having a predetermined frequency is started, and is counted when the output of the comparator is changed from the first level to the second level. And a counter that outputs the number of clocks as the measured charging time.
前記第2の抵抗素子は、直列接続された複数の調整抵抗素子であって、そのそれぞれを選択的に短絡可能な複数のスイッチが設けられることを特徴とする抵抗値調整回路。 In claim 1 or 2 ,
The second resistance element is a plurality of adjustment resistance elements connected in series, and a plurality of switches capable of selectively short-circuiting each of the adjustment resistance elements are provided.
前記複数のスイッチは前記複数の調整抵抗素子の両端の間をそれぞれ短絡可能に設けられ、
前記複数の調整抵抗素子は、それぞれ重み付けされた異なる抵抗値を有することを特徴とする抵抗値調整回路。 In claim 3 ,
The plurality of switches are provided so as to be short-circuited between both ends of the plurality of adjustment resistance elements, respectively.
The resistance adjustment circuit, wherein the plurality of adjustment resistance elements have different weighted resistance values.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009175063A JP5444917B2 (en) | 2009-07-28 | 2009-07-28 | Resistance adjustment circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009175063A JP5444917B2 (en) | 2009-07-28 | 2009-07-28 | Resistance adjustment circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011029473A JP2011029473A (en) | 2011-02-10 |
JP5444917B2 true JP5444917B2 (en) | 2014-03-19 |
Family
ID=43637867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009175063A Expired - Fee Related JP5444917B2 (en) | 2009-07-28 | 2009-07-28 | Resistance adjustment circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5444917B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113253787A (en) * | 2021-06-17 | 2021-08-13 | 苏州裕太微电子有限公司 | On-chip resistor correction circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5059889A (en) * | 1990-03-08 | 1991-10-22 | Texas Instruments Incorporated | Parametric measurement unit/device power supply for semiconductor test system |
JP3621586B2 (en) * | 1998-06-02 | 2005-02-16 | グローリー工業株式会社 | Resistance value measuring circuit and measuring method thereof |
JP2005302839A (en) * | 2004-04-07 | 2005-10-27 | Toshiba Corp | Semiconductor integrated circuit |
US7646236B2 (en) * | 2006-04-07 | 2010-01-12 | Qualcomm Incorporated | Method and apparatus for tuning resistors and capacitors |
-
2009
- 2009-07-28 JP JP2009175063A patent/JP5444917B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011029473A (en) | 2011-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8085099B2 (en) | Self-calibrating relaxation oscillator based clock source | |
US8659362B2 (en) | Relaxation oscillator circuit with reduced sensitivity of oscillation frequency to comparator delay variation | |
US20080191794A1 (en) | Method and apparatus for tuning an active filter | |
US7038517B2 (en) | Timing vernier using a delay locked loop | |
US8754703B2 (en) | Internal voltage trimming circuit, method thereof and semiconductor circuit device comprising the same | |
US20070279141A1 (en) | Oscillator circuit having temperature and supply voltage compensation | |
TW200835147A (en) | Method and apparatus for tuning an active filter | |
JP5444917B2 (en) | Resistance adjustment circuit | |
US10684314B2 (en) | System and method for testing reference voltage circuit | |
KR20150019000A (en) | Reference current generating circuit and method for driving the same | |
US7982553B2 (en) | Clock generator | |
US8350577B1 (en) | Method and apparatus for calibration of pulse-width based measurement | |
US8618869B2 (en) | Fast power-on bias circuit | |
US10656032B2 (en) | Temperature sensor in an integrated circuit and method of calibrating the temperature sensor | |
US7498891B2 (en) | Method for calibration of an oscillator for a microcontroller chip operation | |
JP5300011B2 (en) | Semiconductor device | |
JP7242124B2 (en) | VOLTAGE DETECTION CIRCUIT, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD | |
US10784870B2 (en) | Electronic circuit, semiconductor integrated circuit and monitoring circuit mounted with the same, and electronic device | |
JP2016100748A (en) | Oscillation circuit | |
KR100596788B1 (en) | A level detector for an internal power generator | |
JP2016110315A (en) | Oscillation circuit | |
KR20110024239A (en) | Apparatus and method for measuring the capacitance of the device under test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5444917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |