JP5443328B2 - Transceiver - Google Patents

Transceiver Download PDF

Info

Publication number
JP5443328B2
JP5443328B2 JP2010275917A JP2010275917A JP5443328B2 JP 5443328 B2 JP5443328 B2 JP 5443328B2 JP 2010275917 A JP2010275917 A JP 2010275917A JP 2010275917 A JP2010275917 A JP 2010275917A JP 5443328 B2 JP5443328 B2 JP 5443328B2
Authority
JP
Japan
Prior art keywords
signal
phase
transmission
frequency
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010275917A
Other languages
Japanese (ja)
Other versions
JP2012122960A (en
Inventor
尚典 宇田
亮 小玉
善美 北角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2010275917A priority Critical patent/JP5443328B2/en
Publication of JP2012122960A publication Critical patent/JP2012122960A/en
Application granted granted Critical
Publication of JP5443328B2 publication Critical patent/JP5443328B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transceivers (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、信号の受信と送信とを1本のアンテナで切り換えて行うようにした送受信装置において、他の送受信装置から送信された信号を受信し、この受信信号の周波数と位相に同期した信号を生成して、この信号を他の送受信装置に返信するようにした送受信装置に関する。本送受信装置は、特に、2つの送受信装置の間で信号を送受信して、それら2つの送受信装置間の距離を測定する装置に用いることができる。   The present invention relates to a transmission / reception apparatus that switches between reception and transmission of a signal with a single antenna, receives a signal transmitted from another transmission / reception apparatus, and is synchronized with the frequency and phase of the reception signal. Is generated, and this signal is sent back to another transmitting / receiving device. The present transmission / reception apparatus can be used particularly for an apparatus that transmits and receives signals between two transmission / reception apparatuses and measures the distance between the two transmission / reception apparatuses.

特許文献1、2、3のように、第1の送受信装置から、数MHz程度のベースバンドの矩形波によって、数百MHzから数GHzの第1搬送波を変調して送信し、この信号を受信した第2の送受信装置が、第1搬送波から異なる周波数の第2搬送波を生成し、同期復調したベースバンドの矩形波で、この第2搬送波を変調して第1の送受信装置に返信する装置が知られている。この装置では、第1の送受信装置において、送信したベースバンドの矩形波と、受信信号を復調して得られるベースバンドの矩形波との位相差から、第1の送受信装置と第2の送受信装置との間の距離が測定される。また、第1の送受信装置において、復調して得られた矩形波と基準矩形波とが位相同期するように、送信の矩形波の位相を進めて送信するようにしている。この方式は、第1の送受信装置と、第2の送受信装置との間で、ベースバンドの矩形波に関して、PLL(フェーズドロックループ)同期させる方式である。   As in Patent Documents 1, 2, and 3, the first transmission / reception device modulates and transmits the first carrier wave of several hundred MHz to several GHz with a baseband rectangular wave of about several MHz, and receives this signal. The second transmitting / receiving device generates a second carrier wave having a different frequency from the first carrier wave, modulates the second carrier wave with a synchronously demodulated baseband rectangular wave, and sends it back to the first transmitting / receiving device. Are known. In this apparatus, in the first transmission / reception apparatus, the first transmission / reception apparatus and the second transmission / reception apparatus are obtained from the phase difference between the transmitted baseband rectangular wave and the baseband rectangular wave obtained by demodulating the reception signal. The distance between is measured. Further, in the first transmission / reception device, the phase of the rectangular wave to be transmitted is advanced and transmitted so that the rectangular wave obtained by demodulation and the reference rectangular wave are phase-synchronized. This method is a method of synchronizing a baseband rectangular wave with a PLL (Phase Locked Loop) between the first transmission / reception device and the second transmission / reception device.

特開2008−032535JP2008-032535 特開2008−122255JP2008-122255A 特開2008−304192JP2008-304192A

特許文献1〜3の方法により、2つの送受信装置間の距離が正確に測定される。しかしながら、特許文献1〜3の装置において、信号を返信する装置は、受信アンテナと送信アンテナとを、必ず、2本設けることが必要である。共通の1本の送受信アンテナを用いて、信号の受信と送信とを切り換えるようにすることは、次の理由により、不可能である。   The distance between two transmission / reception devices is accurately measured by the methods of Patent Documents 1 to 3. However, in the devices disclosed in Patent Documents 1 to 3, it is necessary to provide two receiving antennas and two transmitting antennas as a device for returning signals. It is impossible to switch between reception and transmission of a signal using a common transmission / reception antenna for the following reason.

距離を測定するためには、信号を返信する装置においては、受信した信号のベースバンドの矩形波の周波数と位相を保持した状態で、返信する必要がある。このために、返信するベースバンドの矩形波の周波数と位相を、受信した信号のベースバンドの矩形波の周波数及び位相に同期させる必要がある。この同期のために、位相比較器、VCO(電圧制御発振器)が用いられている。信号の受信期間と送信期間とを切り換えるとすると、信号の受信期間においては、受信信号が存在するために、受信信号の矩形波に同期した送信信号の矩形波を生成することが可能となる。ところが、送信期間においては、受信信号が存在しないために、同期をとる基準となる矩形波が存在しない。このために、共通の1本の送受信アンテナを用いた場合には、受信信号の矩形波に同期した矩形波を返信することができない。同期がとれていない矩形波を返信信号とすると、その同期外れの位相差だけ、距離に測定誤差が含まれることになる。   In order to measure the distance, a device that returns a signal needs to return the signal while maintaining the frequency and phase of the baseband rectangular wave of the received signal. For this reason, it is necessary to synchronize the frequency and phase of the returned baseband rectangular wave with the frequency and phase of the received baseband rectangular wave. For this synchronization, a phase comparator, VCO (voltage controlled oscillator) is used. If the signal reception period and the transmission period are switched, since the reception signal exists in the signal reception period, it is possible to generate a rectangular wave of the transmission signal synchronized with the rectangular wave of the reception signal. However, since there is no received signal in the transmission period, there is no rectangular wave serving as a reference for synchronization. For this reason, when a common transmission / reception antenna is used, a rectangular wave synchronized with the rectangular wave of the received signal cannot be returned. If a rectangular wave that is not synchronized is used as a return signal, a measurement error is included in the distance by the phase difference that is out of synchronization.

現在、用いられている携帯端末装置は、データ信号の変調、復調の機能を有しているので、位相同期のための回路を追加すれば、上記の特許文献1〜3の測距を測定するための返信装置として、用いることができる。すなわち、あるリーダから、携帯端末までの距離を把握することができ、携帯端末装置を保持する者の存在範囲を認識することができる。しかしながら、現実の通信方式は、TDD方式、すなわち、1本の送受信アンテナを用いて、信号の受信期間と送信期間とを切り換えている。このような携帯端末装置を用いて、上記特許文献1〜3の距離測定方法を実現しようとすると、受信アンテナと送信アンテナの2本のアンテナが必要となり、携帯端末装置の小型化を阻害する要因となる。   Currently used portable terminal devices have functions for modulating and demodulating data signals. Therefore, if a circuit for phase synchronization is added, the distance measurement described in Patent Documents 1 to 3 is measured. Can be used as a replying device. That is, the distance from a certain reader to the mobile terminal can be grasped, and the existence range of the person holding the mobile terminal device can be recognized. However, the actual communication system switches between the signal reception period and the transmission period using the TDD system, that is, one transmission / reception antenna. If such a portable terminal device is used to achieve the distance measuring method described in Patent Documents 1 to 3, two antennas, a receiving antenna and a transmitting antenna, are required, and factors that hinder downsizing of the portable terminal device It becomes.

そこで、本発明の目的は、送受信装置において、信号の受信と送信とを共通の送受信アンテナを用いても、受信信号に周波数及び位相の同期した信号を返信できる送受信装置を実現することである。
この装置により、構造が簡単となると共に、2つの送受信装置間の距離を正確に測定することが可能となる。
Accordingly, an object of the present invention is to realize a transmission / reception apparatus capable of returning a signal synchronized in frequency and phase to the received signal even when a common transmission / reception antenna is used for signal reception and transmission.
With this device, the structure is simplified and the distance between the two transmitting / receiving devices can be accurately measured.

本発明は、他の第2の送受信装置から送信される、搬送波をベースバンドの第1パルス信号で変調した第1信号を受信し、その第1信号に同期した第2信号を返信する送受信装置において、第1信号の受信と、第2信号の送信とを共通化した送受信アンテナと、第1信号を復調して、ベースバンドの第1パルス信号を得る復調器と、制御信号を入力して、その制御信号に応じて、目標周波数を設定すると共に記憶保持する目標周波数設定レジスタと目標位相を設定すると共に記憶保持する目標位相設定レジスタとを有し、目標周波数設定レジスタに設定されている目標周波数と目標位相設定レジスタに設定されている目標位相とに一致した周波数と位相のベースバンドの第2パルス信号を出力するパルス発振器と、パルス発振器の出力する第2パルス信号により搬送波を変調して、送受信アンテナに出力する変調器と、復調器により復調された第1パルス信号と、パルス発振器の出力する第2パルス信号との位相差を示す位相差信号を出力する位相比較器と、位相比較器の出力する位相差信号の時間変動からその時の第1パルス信号と第2パルス信号との周波数差をもとめ、その周波数差に基づいて、パルス発振器の目標周波数を制御する周波数制御装置と、位相比較器の出力する位相差信号の示す位相差に基づいて、パルス発振器の目標位相を制御する位相制御装置と、送受信アンテナにおける受信と送信とを、受信期間と送信期間とで周期的に切り換えると共に、受信期間においては、周波数制御装置と位相制御装置の出力をパルス発振器に入力し、送信期間においては、周波数制御装置と位相制御装置のパルス発振器への出力を遮断する切換装置とを有することを特徴とする送受信装置である。   The present invention receives a first signal obtained by modulating a carrier wave with a baseband first pulse signal, transmitted from another second transmitting / receiving apparatus, and returns a second signal synchronized with the first signal. , A transmission / reception antenna that shares reception of the first signal and transmission of the second signal, a demodulator that demodulates the first signal to obtain a baseband first pulse signal, and inputs a control signal And a target frequency setting register for setting and storing and holding a target frequency according to the control signal, and a target phase setting register for setting and storing and holding a target phase, and the target set in the target frequency setting register A pulse oscillator that outputs a baseband second pulse signal having a frequency and a phase matching the frequency and the target phase set in the target phase setting register, and a first output from the pulse oscillator. Modulating a carrier wave with a pulse signal and outputting a phase difference signal indicating a phase difference between a modulator output to a transmission / reception antenna, a first pulse signal demodulated by a demodulator, and a second pulse signal output by a pulse oscillator The frequency difference between the first pulse signal and the second pulse signal at that time is determined from the time fluctuation of the phase difference signal output from the phase comparator and the phase comparator, and the target frequency of the pulse oscillator is determined based on the frequency difference. A frequency control device to be controlled, a phase control device that controls a target phase of a pulse oscillator based on a phase difference indicated by a phase difference signal output from a phase comparator, reception and transmission at a transmission / reception antenna, reception period and transmission The output of the frequency control device and the phase control device is input to the pulse oscillator during the reception period, and the frequency during the transmission period. A transceiver, characterized in that it comprises a switching device for blocking the output to the pulse generator of the control device and a phase control device.

ベースバンドの第1パルス信号、第2パルス信号には、0レベル、1レベルの期間が等しい矩形波、0レベル、1レベルの期間が異なるパルス、その他、符号列なども含まれる。要する、信号の立ち上がり、又は、立ち下がりが急峻なものであれば良い。パルス信号の周波数は、測定する距離の最大値に基づいて設定すれば良い。例えば、パルス信号の周波数を2MHzとした場合には、往復150mまでの距離が測定可能である。搬送波の周波数は、空間において使用が許可されている周波数帯域を用いれば良い。例えば、GHz帯域の周波数とすることができる。本送受信装置において、返信に使用する第2信号の搬送波の周波数は、受信した第1信号の搬送波の周波数と異なる周波数とするのが望ましい。第2の送受信装置からは、第1信号が、常時、送信されているため、第2の送受信装置が、この第1信号の反射波を受信して、誤った距離を測定することがないようにするためである。第1信号の搬送波の周波数と第2信号の搬送波の周波数が異なれば、距離を測定する側の第2の送受信装置において、第1信号の反射信号を除去することが可能となる。   The baseband first pulse signal and second pulse signal include rectangular waves having the same 0 level and 1 level periods, pulses having different 0 level and 1 level periods, and a code string. In short, it is sufficient if the signal rises or falls sharply. The frequency of the pulse signal may be set based on the maximum value of the distance to be measured. For example, when the frequency of the pulse signal is 2 MHz, the distance up to 150 m can be measured. As the frequency of the carrier wave, a frequency band permitted to be used in space may be used. For example, a frequency in the GHz band can be used. In this transmission / reception apparatus, it is desirable that the frequency of the carrier wave of the second signal used for reply is different from the frequency of the carrier wave of the received first signal. Since the first signal is constantly transmitted from the second transmission / reception device, the second transmission / reception device does not receive the reflected wave of the first signal to measure an erroneous distance. It is to make it. If the frequency of the carrier wave of the first signal is different from the frequency of the carrier wave of the second signal, the reflected signal of the first signal can be removed in the second transmitting / receiving device on the distance measuring side.

復調器、変調器、パルス発振器、位相比較器、周波数制御装置、位相制御装置、切換装置は、アナログ回路、ディジタル回路、コンピュータで構成することができる。復調器には受信信号を増幅する増幅器、変調器には送信信号を増幅する送信器も、必要により、含まれる。   The demodulator, the modulator, the pulse oscillator, the phase comparator, the frequency control device, the phase control device, and the switching device can be configured by an analog circuit, a digital circuit, and a computer. The demodulator includes an amplifier that amplifies the received signal, and the modulator includes a transmitter that amplifies the transmission signal, if necessary.

本装置において、制御信号は、目標周波数及び目標位相を単位量づつ増減させる加減算パルスであり、パルス発振器は、ディジタルシンセサイザであり、目標周波数設定レジスタ及び目標位相設定レジスタは、加減算パルスに基づいて、目標周波数及び目標位相を増減するレジスタとするようにしても良い。この装置では、受信期間において、微小量づつ、第2パルス信号の周波数と位相とを変化させつつ、フィードバック制御により、第2パルス信号の周波数と位相を第1パルス信号の周波数と位相に追従制御している。周波数と位相の同期がかかった状態の目標周波数と目標位相は記憶されている。送信期間においては、この記憶されている目標周波数と目標位相に基づいて第2パルス信号が出力される。この送信期間では、フィードバック制御は解除されている。   In this apparatus, the control signal is an addition / subtraction pulse that increases / decreases the target frequency and the target phase by a unit amount, the pulse oscillator is a digital synthesizer, and the target frequency setting register and the target phase setting register are based on the addition / subtraction pulse, A register that increases or decreases the target frequency and target phase may be used. In this device, the frequency and phase of the second pulse signal are controlled to follow the frequency and phase of the first pulse signal by feedback control while changing the frequency and phase of the second pulse signal by a minute amount during the reception period. doing. The target frequency and the target phase in a state where the frequency and the phase are synchronized are stored. In the transmission period, the second pulse signal is output based on the stored target frequency and target phase. During this transmission period, feedback control is cancelled.

また、本装置において、制御信号は、目標周波数及び目標位相の絶対値を示す信号であり、パルス発振器は、ディジタルシンセサイザであり、目標周波数設定レジスタ及び目標位相設定レジスタは、制御信号を入力する毎に、制御信号の示す絶対値を、目標周波数及び目標位相として設定するレジスタを有するようにしても良い。この装置では、受信期間において、目標周波数及び目標位相が絶対値として設定され、この値を変化させることで、第2パルス信号の周波数と位相とを変化させつつ、フィードバック制御により、第2パルス信号の周波数と位相と第1パルス信号の周波数と位相に追従制御している。周波数と位相の同期がかかった状態の目標周波数と目標位相は記憶されている。送信期間においては、この記憶されている目標周波数と目標位相に基づいて第2パルス信号が出力される。この送信期間では、フィードバック制御は解除されている。   Further, in this apparatus, the control signal is a signal indicating the absolute value of the target frequency and the target phase, the pulse oscillator is a digital synthesizer, and the target frequency setting register and the target phase setting register each time the control signal is input. In addition, a register for setting the absolute value indicated by the control signal as the target frequency and the target phase may be provided. In this apparatus, the target frequency and the target phase are set as absolute values in the reception period, and by changing the values, the second pulse signal is changed by feedback control while changing the frequency and phase of the second pulse signal. Is controlled to follow the frequency and phase of the first pulse signal and the frequency and phase of the first pulse signal. The target frequency and the target phase in a state where the frequency and the phase are synchronized are stored. In the transmission period, the second pulse signal is output based on the stored target frequency and target phase. During this transmission period, feedback control is cancelled.

また、本送受信装置は、第2の送受信装置において、送受信装置から受信した信号を復調して得られる第2パルス信号と、第1パルス信号との位相差から、第2の送受信装置と送受信装置間の距離を測定するシステムに用いることができる。   Further, in the second transmission / reception device, the second transmission / reception device and the transmission / reception device are obtained from the phase difference between the second pulse signal obtained by demodulating the signal received from the transmission / reception device and the first pulse signal. It can be used in a system for measuring the distance between.

本発明では、第1信号を第2信号として返信するのに、受信期間において、第1信号の第1パルス信号に周波数と位相が同期した第2パルス信号を生成すると共に、その時の制御量である周波数と位相を記憶しておいて、第1信号が受信されない送信期間においては、その記憶された値に基づいて第2パルス信号を生成するようにしている。これにより、共通の1本の送受信アンテナを用いて、受信期間と送信期間とを切換える送受信装置において、受信信号に同期した信号を返信することができる。これにより、送受信装置の構成が簡単となり、小型化が可能となる。したがって、本装置を携帯端末装置に搭載することで、リーダと携帯端末装置の間の距離、又は、2つの携帯端末装置間の距離の測定が可能となる。   In the present invention, in order to return the first signal as the second signal, the second pulse signal whose frequency and phase are synchronized with the first pulse signal of the first signal is generated in the reception period, and the control amount at that time is used. In a transmission period in which a certain frequency and phase are stored and the first signal is not received, the second pulse signal is generated based on the stored value. As a result, a signal synchronized with the received signal can be returned in the transmitting / receiving apparatus that switches between the reception period and the transmission period using a common transmission / reception antenna. This simplifies the configuration of the transmission / reception device and enables miniaturization. Therefore, by mounting this apparatus on a mobile terminal device, the distance between the reader and the mobile terminal device or the distance between two mobile terminal devices can be measured.

本発明の具体的な実施例1に係る送受信装置の構成図。The block diagram of the transmitter / receiver which concerns on the specific Example 1 of this invention. 実施例1の装置における位相比較器の原理を説明するためのタイミングチャート。2 is a timing chart for explaining the principle of a phase comparator in the apparatus according to the first embodiment. 実施例1の装置における位相比較器の出力する位相差信号のレベルと位相差との関係を示した説明図。FIG. 3 is an explanatory diagram showing a relationship between a level of a phase difference signal output from a phase comparator and a phase difference in the apparatus according to the first embodiment. 本発明の具体的な実施例2に係る送受信装置の構成図。The block diagram of the transmission / reception apparatus which concerns on the specific Example 2 of this invention. 本発明の具体的な実施例3に係る送受信装置の構成図。The block diagram of the transmitter / receiver which concerns on the specific Example 3 of this invention. 本発明の実施例に係る切換装置における切換信号を生成する装置の構成図。The block diagram of the apparatus which produces | generates the switching signal in the switching apparatus which concerns on the Example of this invention. 本実施例の送受信装置を距離測定に用いた場合の距離測定側の送受信装置を示した構成図。The block diagram which showed the transmitter / receiver of the distance measurement side at the time of using the transmitter / receiver of a present Example for distance measurement.

以下、本発明を、具体的な実施例に基づいて説明する。本発明は以下の実施例に限定されるものではない。   Hereinafter, the present invention will be described based on specific examples. The present invention is not limited to the following examples.

図1は、本実施例に係る送受信装置1の主要部分の構成図である。送受信アンテナ20は切換器10、増幅器21を介して直交復調器30に接続されている。送受信アンテナ20において、図7に示す第2の送受信装置8から送信された第1信号が受信される。第1信号は、図1に示されている2MHzの方形波である第1パルス信号により、搬送波を2値の位相変移変調(BPSK)した信号である。実際には、コスタスループによる直交復調を用いるために、1MHzのパルス信号と、この信号をπ/2だけ位相変移させたパルス信号との2つの信号を、直交変調した後、合成して、送信している。しかし、直交復調して得られた位相差がπ/2の1MHzの2つのパルス信号をEX−OR合成した結果は、2MHzの方形波となるので、結果的には、2MHzの第1パルス信号を、単一の搬送波で変調したものと等価である。したがって、以下、特に、区別することなく、2値のBPSK変調として説明する。勿論、2MHzの第1パルス信号を、単一の搬送波で変調した信号を第1信号としても良い。この変調には、BPSKの他、振幅変移変調(ASK)、位相変移変調(PSK)、周波数変移変調(FSK)を用いても良い。   FIG. 1 is a configuration diagram of a main part of a transmission / reception device 1 according to the present embodiment. The transmitting / receiving antenna 20 is connected to the quadrature demodulator 30 via the switch 10 and the amplifier 21. The transmitting / receiving antenna 20 receives the first signal transmitted from the second transmitting / receiving device 8 shown in FIG. The first signal is a signal obtained by binary phase shift keying (BPSK) of the carrier wave by the first pulse signal which is a 2 MHz square wave shown in FIG. Actually, in order to use quadrature demodulation by the Costas loop, two signals of a pulse signal of 1 MHz and a pulse signal obtained by shifting the phase of this signal by π / 2 are quadrature modulated, synthesized, and transmitted. doing. However, since the result of EX-OR synthesis of two 1 MHz pulse signals having a phase difference of π / 2 obtained by quadrature demodulation is a 2 MHz square wave, the result is a 2 MHz first pulse signal. Is equivalent to the one modulated with a single carrier wave. Therefore, the following description will be made as binary BPSK modulation without particular distinction. Of course, a signal obtained by modulating the first pulse signal of 2 MHz with a single carrier wave may be used as the first signal. For this modulation, amplitude shift keying (ASK), phase shift keying (PSK), and frequency shift keying (FSK) may be used in addition to BPSK.

直交復調器30は、後述する図7に示されているコスタスループを用いた同期直交復調回路である。第1信号は、直交復調器30に入力する搬送波sin(ωt)、cos(ωt)により復調される。この時、直交復調器30で復調された2つのパルス信号の積の平均値が零となるように、復調搬送波sin(ωt)とcos(ωt)の位相がフィードバック制御される。同期がとれた状態では、位相差がπ/2の2つの1MHzの2つのパルス信号が得られる。この2つの1MHzのパルス信号をEX−OR回路31により排他的論理和加算して、2MHzの方形波である第1パルス信号を復調するようにしている。復調結果は、図1に示されているように2MHzのベースバンドのパルス信号(方形波)となり、第1信号の変調信号である第1パルス信号S1が復調される。本発明の復調器は、本実施例では、直交復調器30とEX−OR回路31とで構成されている。   The quadrature demodulator 30 is a synchronous quadrature demodulation circuit using a Costas loop shown in FIG. The first signal is demodulated by carrier waves sin (ωt) and cos (ωt) input to the quadrature demodulator 30. At this time, the phases of the demodulated carriers sin (ωt) and cos (ωt) are feedback-controlled so that the average value of the products of the two pulse signals demodulated by the orthogonal demodulator 30 becomes zero. In a synchronized state, two 1 MHz two pulse signals having a phase difference of π / 2 are obtained. The two 1 MHz pulse signals are subjected to exclusive OR addition by the EX-OR circuit 31 to demodulate the first pulse signal which is a 2 MHz square wave. As shown in FIG. 1, the demodulation result is a 2 MHz baseband pulse signal (square wave), and the first pulse signal S1, which is the modulation signal of the first signal, is demodulated. In the present embodiment, the demodulator according to the present invention includes an orthogonal demodulator 30 and an EX-OR circuit 31.

直交復調器30の出力する第1パルス信号S1と後述するパルス発振器60の出力する第2パルス信号S2とは、両者の位相差(周波数差を含む)を検出する位相周波数型の位相比較器(PFC)32(たとえば、4046)に入力する。位相比較器32は、図2の(a)、(b)、(c)に示されているように、第1パルス信号S1の立ち上がりが第2パルス信号S2の立ち上がりよりも進んでいる期間だけハイレベルとなる信号Aが生成される(c)。この時、信号Bは、ローレベルにある。また、図2の(a)、(d)、(e)に示されているように、第1パルス信号S1の立ち上がりが、第2パルス信号S2の立ち上がりよりも遅れている期間だけ、信号Bが生成される(e)。この時、信号Aはローレベルにある。これらの2つの信号A、BがCMOSの2つのゲートに入力されることで、図2の(f)、(g)に示されているように、第1パルス信号S1の立ち上がりが第2パルス信号S2の立ち上がりよりも進んでいる期間だけハイレベルのパルス信号が、第1パルス信号S1の立ち上がりが第2パルス信号S2の立ち上がりよりも遅れている期間だけローレベルのパルス信号が、位相比較器32の出力信号S3として、ローパスフィルタ(ループフィルタ)33に入力される。   The first pulse signal S1 output from the quadrature demodulator 30 and the second pulse signal S2 output from the pulse oscillator 60 described later are phase frequency type phase comparators (including a frequency difference) for detecting the phase difference (including the frequency difference) between them. PFC) 32 (for example, 4046). As shown in (a), (b), and (c) of FIG. 2, the phase comparator 32 is only in a period in which the rising edge of the first pulse signal S1 is ahead of the rising edge of the second pulse signal S2. A signal A that becomes a high level is generated (c). At this time, the signal B is at a low level. Further, as shown in FIGS. 2A, 2D, and 2E, the signal B only during a period in which the rising edge of the first pulse signal S1 is delayed from the rising edge of the second pulse signal S2. Is generated (e). At this time, the signal A is at a low level. By inputting these two signals A and B to the two gates of the CMOS, as shown in (f) and (g) of FIG. 2, the rising of the first pulse signal S1 is the second pulse. A high-level pulse signal is output during a period that is ahead of the rising edge of the signal S2, and a low-level pulse signal is output during a period when the rising edge of the first pulse signal S1 is delayed from the rising edge of the second pulse signal S2. The output signal S 3 of 32 is input to a low-pass filter (loop filter) 33.

ローパスフィルタ33では、図2の(f):又は、(g)の出力信号S3が、平滑化される。すなわち、第1パルス信号S1が第2パルス信号S2に対して進み位相にある場合には、2つの信号の位相差が大きい程、ローパスフィルタ33から出力される位相差信号S4は、高いレベルとなる。また、第1パルス信号S1が第2パルス信号S2に対して遅れ位相にある場合には、2つの信号の位相差だ大きい程、位相差信号S4は、低いレベルとなる。   In the low-pass filter 33, the output signal S3 of (f): or (g) of FIG. 2 is smoothed. That is, when the first pulse signal S1 is in a leading phase with respect to the second pulse signal S2, the phase difference signal S4 output from the low-pass filter 33 increases as the phase difference between the two signals increases. Become. Further, when the first pulse signal S1 is in a delayed phase with respect to the second pulse signal S2, the phase difference signal S4 becomes lower as the phase difference between the two signals is larger.

ローパスフィルタ33から出力される位相差信号S4が基準レベルにある時には、第1パルス信号S1と第2パルス信号S2との周波数差及び位相差は零である。第1パルス信号S1と第2パルス信号S2とが周波数が一致した状態で、位相差信号S4が最大レベルにある場合には、第1パルス信号S1は第2パルス信号S2に対して2πの進み位相にあり、位相差信号S4が0レベルにある場合には、第1パルス信号S1は第2パルス信号S2に対して−2πの遅れ位相にある。第2パルス信号S2に対する第1パルス信号S1の位相θ、(以下、この位相を位相差θという)と、ローパスフィルタの出力である位相差信号S4との関係は、図3に示すように比例関係にある。本発明の位相比較器は、本実施例では位相比較器32とローパスフィルタ33とで構成されている。第1パルス信号の周波数が第2パルス信号の周波数よりも高い場合には、位相差信号S4は基準レベルと最大レベルとの間に存在し、フィードバック制御により第2パルス信号の周波数が増加すると、位相差信号S4は基準レベルと最大レベルとの間で周波数の変化に伴い振動する。また、第1パルス信号の周波数が第2パルス信号の周波数よりも低い場合には、位相差信号S4は基準レベルと0レベルとの間に存在し、フィードバック制御により第2パルス信号の周波数が減少すると、位相差信号S4は基準レベルと0レベルとの間で周波数の変化に伴い振動する。   When the phase difference signal S4 output from the low-pass filter 33 is at the reference level, the frequency difference and phase difference between the first pulse signal S1 and the second pulse signal S2 are zero. When the first pulse signal S1 and the second pulse signal S2 have the same frequency and the phase difference signal S4 is at the maximum level, the first pulse signal S1 is advanced by 2π with respect to the second pulse signal S2. When the phase difference signal S4 is at the 0 level, the first pulse signal S1 is in a delayed phase of -2π with respect to the second pulse signal S2. The relationship between the phase θ of the first pulse signal S1 with respect to the second pulse signal S2 (hereinafter, this phase is referred to as the phase difference θ) and the phase difference signal S4 that is the output of the low-pass filter is proportional as shown in FIG. There is a relationship. In the present embodiment, the phase comparator of the present invention includes a phase comparator 32 and a low-pass filter 33. When the frequency of the first pulse signal is higher than the frequency of the second pulse signal, the phase difference signal S4 exists between the reference level and the maximum level, and when the frequency of the second pulse signal is increased by feedback control, The phase difference signal S4 vibrates as the frequency changes between the reference level and the maximum level. Further, when the frequency of the first pulse signal is lower than the frequency of the second pulse signal, the phase difference signal S4 exists between the reference level and the 0 level, and the frequency of the second pulse signal is reduced by feedback control. Then, the phase difference signal S4 vibrates with a change in frequency between the reference level and the 0 level.

次に、周波数同期のための回路について説明する。位相差信号S4は、周波数差演算器40と、ディレイ回路41に入力しており、そのディレイ回路41の出力は周波数差演算器40に入力している。周波数差演算器40は、位相差信号S4から次の処理をする回路である。位相差θ(t)の時間微分は、第1パルス信号S1の基本周波数の第2パルス信号の基本周波数に対する時刻tにおける周波数差ω(t)を表している。すなわち、次式が成立する。

Figure 0005443328
ただし、Δtは、ディレイ回路41における微小遅延時間であり、ディレイ回路41の出力信号S5が、θ(t−Δt)を表している。 Next, a circuit for frequency synchronization will be described. The phase difference signal S4 is input to the frequency difference calculator 40 and the delay circuit 41, and the output of the delay circuit 41 is input to the frequency difference calculator 40. The frequency difference calculator 40 is a circuit that performs the following processing from the phase difference signal S4. The time differentiation of the phase difference θ (t) represents the frequency difference ω (t) at time t with respect to the fundamental frequency of the second pulse signal of the fundamental frequency of the first pulse signal S1. That is, the following equation is established.
Figure 0005443328
However, Δt is a minute delay time in the delay circuit 41, and the output signal S5 of the delay circuit 41 represents θ (t−Δt).

周波数差演算器40では、θ(t)−θ(t−Δt)をΔtで割った値から、周波数差ω(t)が演算される。ω(t)は負の値もとるので、ω(t)に正のバイアス(基準レベル)を加えて、正の範囲の信号S6として、比較器42に出力される。信号S6が基準レベルにある時には、周波数差ω(t)は零である。信号S6が基準レベルより大きい場合には、周波数差ω(t)は正であり、基準レベルとの差が大きい程、周波数差ω(t)は大きい。また、信号S6が、基準レベルより小さい場合には、周波数差ω(t)は負であり、基準レベルとの差が大きい程、周波数差ω(t)の絶対値は大きい。   The frequency difference calculator 40 calculates the frequency difference ω (t) from the value obtained by dividing θ (t) −θ (t−Δt) by Δt. Since ω (t) is a negative value, a positive bias (reference level) is added to ω (t) and output to the comparator 42 as a signal S6 in the positive range. When the signal S6 is at the reference level, the frequency difference ω (t) is zero. When the signal S6 is greater than the reference level, the frequency difference ω (t) is positive, and the greater the difference from the reference level, the greater the frequency difference ω (t). When the signal S6 is smaller than the reference level, the frequency difference ω (t) is negative, and the absolute value of the frequency difference ω (t) is larger as the difference from the reference level is larger.

周波数差演算器40の出力する信号S6は、比較器42の一つの入力端子に入力している。比較器42の他の端子には、基準レベルが入力している。比較器42は差動型の出力を有し、一方の出力信号の反転信号が他方の出力端子から出力される。したがって、比較器42に入力する信号S6が基準レベルよりも高い場合には、比較器42の非反転出力端子からハイレベルの信号S7が出力される。また、信号S6が基準レベルより低い場合には、反転出力端子からハイレベルの信号S8が出力される。すなわち、比較器42は、周波数差ω(t)の正負を判定する回路である。比較器42の出力する信号S7、S8は、それぞれ、AND回路43、44の一入力端子に入力する。AND回路43、44の他の入力端子には、信号S7、S8をパルス化するための同一周波数のクロック信号が入力されている。   The signal S6 output from the frequency difference calculator 40 is input to one input terminal of the comparator 42. The reference level is input to the other terminal of the comparator 42. The comparator 42 has a differential output, and an inverted signal of one output signal is output from the other output terminal. Therefore, when the signal S6 input to the comparator 42 is higher than the reference level, the high level signal S7 is output from the non-inverting output terminal of the comparator 42. When the signal S6 is lower than the reference level, a high level signal S8 is output from the inverting output terminal. That is, the comparator 42 is a circuit that determines whether the frequency difference ω (t) is positive or negative. The signals S7 and S8 output from the comparator 42 are input to one input terminals of the AND circuits 43 and 44, respectively. Clock signals having the same frequency for pulsing the signals S7 and S8 are input to the other input terminals of the AND circuits 43 and 44.

したがって、AND回路43、44の出力する信号S9、S10は、クロックパルスがハイレベルにある期間だけ、信号S7、S8のハイレベルが出力される。すなわち、周波数差ω(t)が正である期間、信号S9は、クロックに同期したパルス信号となり、信号10は零レベルを維持する。また、周波数差ω(t)が負である期間、信号S10は、クロックに同期したパルス信号となり、信号9は零レベルを維持する。これらの信号S9、S10は、それぞれ、切換器11、12を介して、目標周波数設定レジスタ61の加算端子、減算端子に入力される。目標周波数設定レジスタ61は、加算端子から1加算パルス入力される毎に、保持している値を1だけ加算し、減算端子から1減算パルス入力される毎に、保持している値を1だけ減算する回路である。すなわち、目標周波数設定レジスタ61が保持する値は、周波数差ω(t)が正である期間において、加算パルスが入力する度に、順次、大きくなり、周波数差ω(t)が負である期間において、減算パルスが入力する度に、順次、小さくなる。   Therefore, as for the signals S9 and S10 output from the AND circuits 43 and 44, the high levels of the signals S7 and S8 are output only during the period when the clock pulse is at the high level. That is, during the period in which the frequency difference ω (t) is positive, the signal S9 becomes a pulse signal synchronized with the clock, and the signal 10 maintains a zero level. Further, during the period in which the frequency difference ω (t) is negative, the signal S10 becomes a pulse signal synchronized with the clock, and the signal 9 maintains a zero level. These signals S9 and S10 are input to the addition terminal and the subtraction terminal of the target frequency setting register 61 via the switches 11 and 12, respectively. The target frequency setting register 61 adds 1 to the value held every time one addition pulse is inputted from the addition terminal, and only 1 is held every time one subtraction pulse is inputted from the subtraction terminal. A circuit for subtraction. In other words, the value held by the target frequency setting register 61 increases sequentially every time an addition pulse is input in a period in which the frequency difference ω (t) is positive, and a period in which the frequency difference ω (t) is negative. As the subtraction pulse is input, the value decreases sequentially.

目標周波数設定レジスタ61に保持されている値は、D/A変換器62によりアナログレベルに変換されて、電圧制御発振器(VCO)63に入力する。目標周波数設定レジスタ61に保持されている値は、VCO63の発振信号の周波数を与える。VCO63の出力信号は、移相器64により位相が調整された後、2値化回路65に入力する。2値化回路65の出力は、第2パルス信号S2となる。   The value held in the target frequency setting register 61 is converted to an analog level by the D / A converter 62 and input to the voltage controlled oscillator (VCO) 63. The value held in the target frequency setting register 61 gives the frequency of the oscillation signal of the VCO 63. The output signal of the VCO 63 is input to the binarization circuit 65 after the phase is adjusted by the phase shifter 64. The output of the binarization circuit 65 is the second pulse signal S2.

位相比較器32、ローパスフィルタ33、周波数差演算器40、比較器42、AND回路43、44、切換器11、12、目標周波数設定レジスタ61、D/A変換器62、VCO63、移相器64、2値化回路64が、周波数のフィードバックループとなる。この結果、第2パルス信号S2は、周波数差演算器40により求められた周波数差ω(t)が零となる時の目標周波数設定レジスタ61に設定されている周波数となり、第1パルス信号S1の周波数と一致する。周波数差ω(t)が正値の場合には、第2パルス信号S2の周波数は第1パルス信号S1の周波数よりも小さいことを意味する。周波数差ω(t)が正値をとる期間、目標周波数設定レジスタ61の保持する値は、信号S9(加算パルス)の入力より増大し、第2パルス信号S2の周波数は増加する。逆に、周波数差ω(t)が負値をとる期間、目標周波数設定レジスタ61の保持する値は、信号S10(減算パルス)の入力より減少し、第2パルス信号S2の周波数は減少する。このようなフィードバック制御により、周波数差ω(t)は零に収束するように、動作することになる。   Phase comparator 32, low-pass filter 33, frequency difference calculator 40, comparator 42, AND circuits 43 and 44, switches 11 and 12, target frequency setting register 61, D / A converter 62, VCO 63, and phase shifter 64 The binarization circuit 64 becomes a frequency feedback loop. As a result, the second pulse signal S2 has a frequency set in the target frequency setting register 61 when the frequency difference ω (t) obtained by the frequency difference calculator 40 becomes zero, and the first pulse signal S1 Match the frequency. When the frequency difference ω (t) is a positive value, it means that the frequency of the second pulse signal S2 is smaller than the frequency of the first pulse signal S1. During a period when the frequency difference ω (t) takes a positive value, the value held in the target frequency setting register 61 increases from the input of the signal S9 (addition pulse), and the frequency of the second pulse signal S2 increases. On the contrary, during the period in which the frequency difference ω (t) takes a negative value, the value held in the target frequency setting register 61 decreases from the input of the signal S10 (subtraction pulse), and the frequency of the second pulse signal S2 decreases. By such feedback control, the operation is performed so that the frequency difference ω (t) converges to zero.

次に、位相同期のための回路について説明する。ローパスフィルタ33の出力する位相差信号S4は、図3に示すように、正の範囲のレベルを有した信号であり、位相差信号S4が基準レベルの時には、位相差θ(t)は零である。位相差信号S4が基準レベルよりも高い場合には、第2パルス信号S2は第1パルス信号S1に対して遅れ位相にあり、位相差信号S4のレベルが高い程、第2パルス信号S2の遅れ位相の値も大きい。位相差信号S4が基準レベルよりも低い場合には、第2パルス信号S2は第1パルス信号S1に対して進み位相にあり、位相差信号S4のレベルが低い程、第2パルス信号S2の進み位相の値も大きい。この位相差信号S4は、比較器46の一入力端子に入力している。比較器46の他の入力端子は、基準レベルが入力している。   Next, a circuit for phase synchronization will be described. As shown in FIG. 3, the phase difference signal S4 output from the low-pass filter 33 is a signal having a level in the positive range. When the phase difference signal S4 is at the reference level, the phase difference θ (t) is zero. is there. When the phase difference signal S4 is higher than the reference level, the second pulse signal S2 is in a delayed phase with respect to the first pulse signal S1, and the higher the level of the phase difference signal S4, the longer the delay of the second pulse signal S2. The phase value is also large. When the phase difference signal S4 is lower than the reference level, the second pulse signal S2 is in an advance phase with respect to the first pulse signal S1, and the advance of the second pulse signal S2 is lower as the level of the phase difference signal S4 is lower. The phase value is also large. The phase difference signal S4 is input to one input terminal of the comparator 46. The reference level is input to the other input terminal of the comparator 46.

比較器46は差動型の出力を有し、一方の端子の出力信号の反転信号が他方の端子から出力される。したがって、比較器46に入力する位相差信号S4が基準レベルよりも高い場合には、比較器46の非反転出力端子からハイレベルの信号S11が出力される。また、位相差信号S4が基準レベルより低い場合には、反転出力端子からハイレベルの信号S12が出力される。すなわち、比較器46は、位相差θ(t)の正負を判定する回路である。比較器46の出力する信号S11、S12は、それぞれ、AND回路47、48の一入力端子に入力する。AND回路47、48の他の入力端子には、信号S11、S12をパルス化するための同一周波数のクロック信号が入力されている。   The comparator 46 has a differential output, and an inverted signal of the output signal of one terminal is output from the other terminal. Therefore, when the phase difference signal S4 input to the comparator 46 is higher than the reference level, a high level signal S11 is output from the non-inverting output terminal of the comparator 46. When the phase difference signal S4 is lower than the reference level, a high level signal S12 is output from the inverting output terminal. That is, the comparator 46 is a circuit that determines whether the phase difference θ (t) is positive or negative. The signals S11 and S12 output from the comparator 46 are input to one input terminals of AND circuits 47 and 48, respectively. The other input terminals of the AND circuits 47 and 48 receive clock signals having the same frequency for pulsing the signals S11 and S12.

したがって、AND回路47、48の出力する信号S13、S14は、クロックパルスがハイレベルにある期間だけ、信号S11、S12のハイレベルが出力される。すなわち、位相差θ(t)が正である期間、信号S13は、クロックに同期したパルス信号となり、信号14は零レベルを維持する。また、位相差θ(t)が負である期間、信号S14は、クロックに同期したパルス信号となり、信号13は零レベルを維持する。これらの信号S13、S14は、それぞれ、切換器13、14を介して、目標位相設定レジスタ66の加算端子、減算端子に入力される。目標位相設定レジスタ66は、加算端子から1加算パルス入力される毎に、保持している値を1だけ加算し、減算端子から1減算パルス入力される毎に、保持している値を1だけ減算する回路である。すなわち、目標位相設定レジスタ66が保持する値は、位相差θ(t)が正である期間において、加算パルスの入力する度に、順次、大きくなり、位相差θ(t)が負である期間において、減算パルスが入力する度に、順次、小さくなる。   Therefore, as for the signals S13 and S14 output from the AND circuits 47 and 48, the high levels of the signals S11 and S12 are output only during the period when the clock pulse is at the high level. That is, during the period in which the phase difference θ (t) is positive, the signal S13 becomes a pulse signal synchronized with the clock, and the signal 14 maintains a zero level. Further, during the period in which the phase difference θ (t) is negative, the signal S14 becomes a pulse signal synchronized with the clock, and the signal 13 maintains the zero level. These signals S13 and S14 are input to the addition terminal and the subtraction terminal of the target phase setting register 66 via the switches 13 and 14, respectively. The target phase setting register 66 adds 1 to the held value every time one addition pulse is input from the addition terminal, and only 1 to hold the value every time one subtraction pulse is input from the subtraction terminal. A circuit for subtraction. In other words, the value held by the target phase setting register 66 increases sequentially every time an addition pulse is input in the period in which the phase difference θ (t) is positive, and the period in which the phase difference θ (t) is negative. As the subtraction pulse is input, the value decreases sequentially.

目標位相設定レジスタ66に保持されている値は、D/A変換器67によりアナログレベルの信号S15に変換されて、移相器64に入力する。移相器64では、この信号S15のレベルに応じて、VCO63の出力する発振信号の位相が制御される。このようにして、第2パルス信号S2の位相が制御される。   The value held in the target phase setting register 66 is converted to an analog level signal S15 by the D / A converter 67 and input to the phase shifter 64. In the phase shifter 64, the phase of the oscillation signal output from the VCO 63 is controlled according to the level of the signal S15. In this way, the phase of the second pulse signal S2 is controlled.

位相比較器32、ローパスフィルタ33、比較器46、AND回路47、48、切換器13、14、目標位相設定レジスタ66、D/A変換器67、移相器64、2値化回路64が、位相のフィードバックループとなる。周波数差ω(t)が正の場合には、ローパスフィルタ33の出力する位相差信号S4は、図3に示すように、鋸歯状波となり、常に、増加方向に変化する。また、周波数差ω(t)が負の場合には、位相差信号S4は、図3に示すように、鋸歯状波となり、常に、減少方向に変化する。したがって、位相差θ(t)に時間変動が存在する限り、周波数差ω(t)が観測され、周波数に関するフィードバックがかかり、周波数差ω(t)が零となるように安定する。この状態での位相差θ(t)は、周波数差によらない位相差となり、この位相差が零となるように、上記の位相フィードバックループにより制御される。   A phase comparator 32, a low-pass filter 33, a comparator 46, AND circuits 47 and 48, switchers 13 and 14, a target phase setting register 66, a D / A converter 67, a phase shifter 64, and a binarization circuit 64; It becomes a phase feedback loop. When the frequency difference ω (t) is positive, the phase difference signal S4 output from the low-pass filter 33 becomes a sawtooth wave as shown in FIG. 3, and always changes in the increasing direction. When the frequency difference ω (t) is negative, the phase difference signal S4 becomes a sawtooth wave as shown in FIG. 3, and always changes in a decreasing direction. Therefore, as long as there is a time variation in the phase difference θ (t), the frequency difference ω (t) is observed, feedback regarding the frequency is applied, and the frequency difference ω (t) is stabilized to be zero. The phase difference θ (t) in this state is a phase difference that does not depend on the frequency difference, and is controlled by the above-described phase feedback loop so that this phase difference becomes zero.

この結果、第2パルス信号S2の位相は、位相差θ(t)が零となる時の目標位相設定レジスタ66に設定されている位相となり、第1パルス信号S1の位相と一致する。位相差θ(t)が正値の場合には、第1パルス信号S1の位相は、第2パルス信号S2の位相よりも進み位相にあることを意味する。位相差θ(t)が正値をとる期間、目標位相設定レジスタ66の保持する値は、信号S13(加算パルス)の入力より増大し、第2パルス信号S2の位相は進められる。逆に、位相差θ(t)が負値をとる期間、目標位相設定レジスタ61の保持する値は、信号S14(減算パルス)の入力より減少し、第2パルス信号S2の位相は遅れられる。位相差θ(t)が零となると、目標位相設定レジスタ61の保持する値の変動が停止し、第2パルス信号S2の位相がその設定位相に保持されて、第2パルス信号S2はその位相において第1パルス信号の位相に一致する。
このような周波数と位相のフィードバック制御により、周波数差ω(t)と位相差θ(t)が零に収束するように、動作することになる。
As a result, the phase of the second pulse signal S2 becomes the phase set in the target phase setting register 66 when the phase difference θ (t) becomes zero, and coincides with the phase of the first pulse signal S1. When the phase difference θ (t) is a positive value, it means that the phase of the first pulse signal S1 is ahead of the phase of the second pulse signal S2. During the period in which the phase difference θ (t) takes a positive value, the value held in the target phase setting register 66 increases from the input of the signal S13 (addition pulse), and the phase of the second pulse signal S2 is advanced. Conversely, during the period in which the phase difference θ (t) takes a negative value, the value held in the target phase setting register 61 decreases from the input of the signal S14 (subtraction pulse), and the phase of the second pulse signal S2 is delayed. When the phase difference θ (t) becomes zero, the fluctuation of the value held in the target phase setting register 61 stops, the phase of the second pulse signal S2 is held at the set phase, and the second pulse signal S2 has its phase. At the same time as the phase of the first pulse signal.
By such frequency and phase feedback control, the operation is performed so that the frequency difference ω (t) and the phase difference θ (t) converge to zero.

以上のようにして、第1パルス信号S1に対して周波数と位相の同期した第2パルス信号S2が生成されて、直交変調器70に出力される。直交変調器70では、直交復調器30により同期復調した時の搬送波を逓倍して得た所定周波数の搬送波が、第2パルス信号S2の2値レベルに応じて、BPSK変調される。変調された信号は増幅器71により増幅されて、切換器10を介して、送受信アンテナ20から第2信号として送信される。   As described above, the second pulse signal S2 having a frequency and phase synchronized with the first pulse signal S1 is generated and output to the quadrature modulator 70. In the quadrature modulator 70, a carrier wave having a predetermined frequency obtained by multiplying the carrier wave that was synchronously demodulated by the quadrature demodulator 30 is subjected to BPSK modulation according to the binary level of the second pulse signal S2. The modulated signal is amplified by the amplifier 71 and transmitted as a second signal from the transmitting / receiving antenna 20 via the switch 10.

切換器10、11、12、13、14は、連動して接点の切換が行われる。例えば、50Hzの周期で、受信期間と送信期間とで、切換が行われる。受信期間においては、切換器10は直交復調器30側に接続され、切換器11、12、13、14は、入力信号を通過する状態になる。送信期間においては、切換器10は直交変調器70側に接続され、切換器11、12、13、14は、入力信号を遮断する状態になる。受信期間においては、上記のように周波数と位相のフィードバック制御により、第1パルス信号S1の周波数と位相に同期した第2パルス信号S2が生成される。しかし、切換器10は直交変調器70からの第2信号を送受信アンテナ20に通過する状態ではないので、第2信号は、アンテナから送信されない。   The switching devices 10, 11, 12, 13, and 14 are switched in conjunction with each other. For example, switching is performed between a reception period and a transmission period at a cycle of 50 Hz. In the reception period, the switch 10 is connected to the quadrature demodulator 30 side, and the switches 11, 12, 13, and 14 pass the input signal. In the transmission period, the switch 10 is connected to the quadrature modulator 70 side, and the switches 11, 12, 13, and 14 are in a state of blocking the input signal. In the reception period, the second pulse signal S2 synchronized with the frequency and phase of the first pulse signal S1 is generated by the feedback control of the frequency and phase as described above. However, since the switch 10 is not in a state of passing the second signal from the quadrature modulator 70 to the transmission / reception antenna 20, the second signal is not transmitted from the antenna.

送信期間になると、目標周波数設定レジスタ61、目標位相設定レジスタ66には、加算パルス、減算パルスが入力されない。目標周波数設定レジスタ61、目標位相設定レジスタ66は、最後に更新された値を保持している。したがって、送信期間では、この目標周波数設定レジスタ61、目標位相設定レジスタ66に設定された周波数と位相によって、第2パルス信号S2が生成され続ける。このようにして、第1信号を復調しなくとも、第2パルス信号S2により搬送波を変調した第2信号が、送受信アンテナ20から送信されることになる。このようにして、1本の共通の送受信アンテナ20を用いて、第1信号を受信し、第1信号のベースバンドのパルス信号に周波数と位相が同期したパルス信号で変調された第2信号を、第1信号を送信した装置に向けて返信することができる。このことから、第1信号を送信した送受信装置において、両送受信装置間の距離を測定することが可能となる。   In the transmission period, the addition pulse and the subtraction pulse are not input to the target frequency setting register 61 and the target phase setting register 66. The target frequency setting register 61 and the target phase setting register 66 hold the last updated values. Therefore, in the transmission period, the second pulse signal S2 is continuously generated with the frequency and phase set in the target frequency setting register 61 and the target phase setting register 66. In this way, the second signal obtained by modulating the carrier wave with the second pulse signal S2 is transmitted from the transmission / reception antenna 20 without demodulating the first signal. In this way, the first signal is received using one common transmission / reception antenna 20, and the second signal modulated by the pulse signal whose frequency and phase are synchronized with the baseband pulse signal of the first signal. A reply can be made to the device that transmitted the first signal. From this, it becomes possible to measure the distance between both transmitting / receiving devices in the transmitting / receiving device that has transmitted the first signal.

本発明のパルス発振器60は、本実施例においては、目標周波数設定レジスタ61、目標位相設定レジスタ66、D/A変換器62、67、VCO63、移相器64、2値化回路65から構成されている。本発明の周波数制御装置は、周波数差演算器40、比較器42、AND回路43、44により構成されている。また、本発明の位相制御装置は、比較器46、AND回路47、48により構成されている。   In this embodiment, the pulse oscillator 60 of the present invention includes a target frequency setting register 61, a target phase setting register 66, D / A converters 62 and 67, a VCO 63, a phase shifter 64, and a binarization circuit 65. ing. The frequency control device according to the present invention includes a frequency difference calculator 40, a comparator 42, and AND circuits 43 and 44. The phase control device according to the present invention includes a comparator 46 and AND circuits 47 and 48.

上記実施例において、ローパスフィルタ33の出力をA/D変換して、周波数差演算器40、比較器42、46による極性判定、AND回路43、44、47、48によるパルス化を、切換器11、12、13、14の信号の通過と遮断の機能を、コンピュータを用いたディジタル処理により実現しても良い。すなわち、目標周波数設定レジスタ61、目標位相設定レジスタ66へ出力する加算パルス、減算パルスを、コンピュータによるソフトウエアの制御により、受信期間だけ出力するようにしても良い。この場合には、切換器11、12、13、14は、このコンピュータによるソフトウエアが実現していることになる。また、位相比較器32、ローパスフィルタ33をディジタル回路で構成しても良い。   In the above embodiment, the output of the low-pass filter 33 is A / D converted, the polarity determination by the frequency difference calculator 40 and the comparators 42 and 46, and the pulsing by the AND circuits 43, 44, 47 and 48 are performed. , 12, 13, and 14 may be realized by digital processing using a computer. That is, the addition pulse and the subtraction pulse output to the target frequency setting register 61 and the target phase setting register 66 may be output only during the reception period by software control by the computer. In this case, the switches 11, 12, 13, and 14 are realized by software by this computer. Further, the phase comparator 32 and the low-pass filter 33 may be constituted by digital circuits.

図4は、実施例2に係る送受信装置の構成図である。本実施例では、実施例1のパルス発振器60をディジタルシンセサイザ80で構成したものである。ディジタルシンセサイザ80は、実施例1と同様に、加算パルス、減算パルスで保持している値を加算、減算する目標周波数設定レジスタ61、目標位相設定レジスタ66を有している。ディジタルシンセサイザ80は、コンピュータにより、目標周波数設定レジスタ61に設定されている周波数、目標位相設定レジスタ66により設定されている位相により、方形波を発生する装置である。第2パルス信号S2が第1パルス信号S1に対して、周波数と位相が同期される動作原理については、実施例1と同一である。また、ローパスフィルタ33の出力する位相差信号S4を、ディジタル値に変換して、加算パルス、減算パルスを出力する処理を、コンピュータにより実現しても良い。   FIG. 4 is a configuration diagram of the transmission / reception apparatus according to the second embodiment. In the present embodiment, the pulse oscillator 60 of the first embodiment is configured by a digital synthesizer 80. As in the first embodiment, the digital synthesizer 80 has a target frequency setting register 61 and a target phase setting register 66 for adding and subtracting values held by addition pulses and subtraction pulses. The digital synthesizer 80 is a device that generates a square wave from a frequency set in the target frequency setting register 61 and a phase set by the target phase setting register 66 by a computer. The operation principle of synchronizing the frequency and phase of the second pulse signal S2 with respect to the first pulse signal S1 is the same as that of the first embodiment. Further, the process of converting the phase difference signal S4 output from the low-pass filter 33 into a digital value and outputting the addition pulse and the subtraction pulse may be realized by a computer.

実施例2は、ディジタルシンセサイザ80の目標周波数設定レジスタ61、目標位相設定レジスタ66を、加算パルス、減算パルスにより加減算するインクリメンタルレジスタで構成している。本実施例では、ディジタルシンセサイザの目標周波数設定レジスタ、目標位相設定レジスタを、入力されたデータ(絶対値)を保持する絶対値レジスタで構成している。図5に示すように、ディジタルシンセサイザ81は、入力データを設定する目標周波数設定レジスタ82、目標位相設定レジスタ83を有している。これらのレジスタに設定された周波数と位相に応じて、方形波を発生させることは、実施例2と同一である。   In the second embodiment, the target frequency setting register 61 and the target phase setting register 66 of the digital synthesizer 80 are composed of incremental registers that perform addition / subtraction using addition pulses and subtraction pulses. In the present embodiment, the target frequency setting register and the target phase setting register of the digital synthesizer are configured by an absolute value register that holds input data (absolute value). As shown in FIG. 5, the digital synthesizer 81 has a target frequency setting register 82 and a target phase setting register 83 for setting input data. The generation of a square wave according to the frequency and phase set in these registers is the same as in the second embodiment.

目標周波数設定レジスタ82、目標位相設定レジスタ83を絶対値レジスタとしたことから、本実施例では、周波数差演算器40の出力する周波数差ω(t)を示す信号S6、ローパスフィルタ33の出力する位相差θ(t)を示す位相差信号S4を、それぞれ、入力するPID演算器51、52を有している。PID演算器51、52は、信号S6、位相差信号S4のレベルの基準レベルに対する偏差、偏差の積分、偏差の微分を演算して、制御量を演算する装置である。この基準レベルは、周波数差ω(t)が零となるレベル、位相差θ(t)が零となるレベルである。PID演算器51、52により演算された周波数制御量、位相制御量が、切換器53、54を介して、それぞれ、目標周波数設定レジスタ82、目標位相設定レジスタ83に設定される。周波数差ω(t)が正の期間は、PID演算器51の積分機能により、その出力する周波数制御量は増大する。周波数差ω(t)が負の期間は、PID演算器51の積分機能により、その出力する周波数制御量は減少する。周波数差ω(t)が零となると、積分値は変動しなくなるので、周波数制御量は一定値となる。   Since the target frequency setting register 82 and the target phase setting register 83 are absolute value registers, in this embodiment, the signal S6 indicating the frequency difference ω (t) output by the frequency difference calculator 40 and the low-pass filter 33 are output. PID calculators 51 and 52 for inputting a phase difference signal S4 indicating the phase difference θ (t) are provided. The PID calculators 51 and 52 are devices that calculate a control amount by calculating a deviation of the level of the signal S6 and the phase difference signal S4 with respect to a reference level, an integral of the deviation, and a differential of the deviation. This reference level is a level at which the frequency difference ω (t) becomes zero and a level at which the phase difference θ (t) becomes zero. The frequency control amount and the phase control amount calculated by the PID calculators 51 and 52 are set in the target frequency setting register 82 and the target phase setting register 83 via the switchers 53 and 54, respectively. During a period when the frequency difference ω (t) is positive, the output frequency control amount is increased by the integration function of the PID calculator 51. During the period when the frequency difference ω (t) is negative, the output frequency control amount is reduced by the integration function of the PID calculator 51. When the frequency difference ω (t) becomes zero, the integral value does not change, and the frequency control amount becomes a constant value.

同様に、位相差θ(t)が正の期間は、PID演算器52の積分機能により、その出力する位相制御量は増大する。位相差θ(t)が負の期間は、PID演算器52の積分機能により、その出力する位相制御量は減少する。位相差θ(t)が零となると、積分値は変動しなくなるので、位相制御量は一定値となる。このような周波数と位相のフィードバック制御により、第2パルス信号S2の周波数と位相は、第1パルス信号S1の周波数と位相に同期することになる。本発明の周波数制御装置は、本実施例では、周波数差演算器40とPID演算器51とにより構成されている。また、本発明の位相制御装置は、本実施例では、PID演算器52により構成されている。PID演算器51、52は、送信期間から受信期間に切り換わった時の追従偏差の大きさにもよるが、追従偏差が小さい場合には、微分補正のないPI演算でも良いし、積分演算だけでも良い。PID演算器51、52は、アナログ回路、ディジタル回路、コンピュータで構成しても良い。また、本実施例においても、ローパスフィルタ33の出力する位相差信号S4を、ディジタル値に変換して、PID演算し、制御量を、受信期間だけ出力する処理を、コンピュータにより実現しても良い。この場合には、切換器53、54は、コンピュータのソフトウエアにより実現されていることになる。   Similarly, during the period in which the phase difference θ (t) is positive, the output phase control amount increases due to the integration function of the PID calculator 52. During the period in which the phase difference θ (t) is negative, the output phase control amount decreases due to the integration function of the PID calculator 52. When the phase difference θ (t) becomes zero, the integral value does not change, so the phase control amount becomes a constant value. By such frequency and phase feedback control, the frequency and phase of the second pulse signal S2 are synchronized with the frequency and phase of the first pulse signal S1. In the present embodiment, the frequency control device of the present invention is constituted by a frequency difference calculator 40 and a PID calculator 51. In addition, the phase control apparatus of the present invention is configured by a PID computing unit 52 in this embodiment. The PID calculators 51 and 52 depend on the magnitude of the tracking deviation when the transmission period is switched to the reception period, but when the tracking deviation is small, PI calculation without differential correction may be performed or only integral calculation is performed. But it ’s okay. The PID calculators 51 and 52 may be configured by analog circuits, digital circuits, and computers. Also in this embodiment, the process of converting the phase difference signal S4 output from the low-pass filter 33 into a digital value, performing PID calculation, and outputting the control amount only during the reception period may be realized by a computer. . In this case, the switching devices 53 and 54 are realized by computer software.

次に、切換装置72について説明する。図4は、切換装置72の構成を示している。受信期間と送信期間を切り換えるための切換信号を、受信した第1信号を復調した第1パルス信号S1から発生する回路を示している。この場合、第1信号を送信する送受信装置も、1本の送受信アンテナを用いて、送信と受信とを切り換えている。送信期間の長さと周期は、第1信号を送信する送受信装置の方が決定する。第1信号の送信が完了すると、送受信アンテナは受信回路側に切り換えられ受信期間となる。第1信号を送信する送受信装置は、この切換を周期的に行い、所定長さの第1信号を、間欠的に送信することになる。   Next, the switching device 72 will be described. FIG. 4 shows the configuration of the switching device 72. 3 shows a circuit for generating a switching signal for switching between a reception period and a transmission period from a first pulse signal S1 obtained by demodulating a received first signal. In this case, the transmission / reception apparatus that transmits the first signal also switches between transmission and reception using one transmission / reception antenna. The length and period of the transmission period are determined by the transmission / reception apparatus that transmits the first signal. When the transmission of the first signal is completed, the transmission / reception antenna is switched to the reception circuit side to enter a reception period. The transmission / reception apparatus that transmits the first signal periodically performs this switching and intermittently transmits the first signal having a predetermined length.

これに対して、本実施例の送受信装置1は、初期状態では、送受信アンテナ20は直交復調器30の側に接続されており、常時、受信期間となっている。第1信号を受信すると、直交復調器30により第1パルス信号S1が生成される。この第1パルス信号S1をRSSI回路35に入力させると、RSSI回路35により、第1パルス信号S1の電力レベル、すなわち、包絡線が検波が行われる。例えば、50Hzで、送信と受信が切換られているとすると、第1信号の送信期間(第1パルス信号のデータ長)は10msとなる。RSSI回路35は、50Hzの矩形波となる。この矩形波のハイレベルの期間が第1パルス信号の存在期間となる。エッジ検出回路36によりRSSI回路35の出力信号の立ち上がり及び立ち下がりが検出される。そのレベル遷移のタイミングの間隔が、タイミング設定回路38により演算される。そして、RSSI回路35の出力信号の立ち上がりに同期して、タイミング設定回路38により検出された第1パルス信号の期間長だけローレベルとなり、第1パルス信号が存在しない期間、ハイレベルとなる切換信号が、コントロール信号発生回路39により発生される。この切換信号により、切換器10、11、12、13、14の切換が制御される。2周期程度の第1信号を受信すれば、第1パルス信号の期間と周期が測定できる。測定が完了した後は、スイッチ37をオフにしても、コントロール信号発生回路39の保持機能により、50Hzの切換信号を継続して出力することができる。このようにして、第1信号を送信する装置による第1信号の長さ、及び周期を、第1信号を受信する送受信装置において、検出することが可能となる。よって、本実施例の送受信装置においては、切換信号がハイレベルとなる期間が送信期間、ローレベルとなる期間が受信期間となる。   On the other hand, in the transmission / reception apparatus 1 of this embodiment, in the initial state, the transmission / reception antenna 20 is connected to the quadrature demodulator 30 side, and is always in the reception period. When receiving the first signal, the quadrature demodulator 30 generates a first pulse signal S1. When the first pulse signal S1 is input to the RSSI circuit 35, the RSSI circuit 35 detects the power level of the first pulse signal S1, that is, the envelope. For example, if transmission and reception are switched at 50 Hz, the transmission period of the first signal (data length of the first pulse signal) is 10 ms. The RSSI circuit 35 is a 50 Hz rectangular wave. The high level period of the rectangular wave is the existence period of the first pulse signal. The edge detection circuit 36 detects the rise and fall of the output signal of the RSSI circuit 35. The timing of the level transition is calculated by the timing setting circuit 38. Then, in synchronization with the rise of the output signal of the RSSI circuit 35, the switching signal becomes a low level only for the period length of the first pulse signal detected by the timing setting circuit 38 and becomes a high level during the period when the first pulse signal does not exist. Is generated by the control signal generating circuit 39. By this switching signal, switching of the switching devices 10, 11, 12, 13, and 14 is controlled. If the first signal of about two cycles is received, the period and cycle of the first pulse signal can be measured. After the measurement is completed, even if the switch 37 is turned off, a switching signal of 50 Hz can be continuously output by the holding function of the control signal generation circuit 39. In this manner, the length and period of the first signal by the device that transmits the first signal can be detected by the transmission / reception device that receives the first signal. Therefore, in the transmission / reception apparatus of the present embodiment, the period during which the switching signal is at the high level is the transmission period, and the period during which the switching signal is at the low level is the reception period.

本発明の切換装置は、図4に示す装置と、切換器10、11、12、13、14を含む装置として構成される。   The switching device of the present invention is configured as a device including the device shown in FIG. 4 and switching devices 10, 11, 12, 13, and 14.

次に、第1信号を送信する送受信装置8の構成を図7に示す。発振器94で2MHzの第1パルス信号の方形波が生成される。直交変調器91の内部にある1/2n-edge 回路により、第1パルス信号の立ち下がりに同期して立ち上がり、次の立ち下がりに同期して立ち下がるパルス信号が生成される。また、直交変調器91の内部にある1/2p-edge 回路により、第1パルス信号の立ち上がり同期して立ち上がり、次の立ち上がり同期して立ち下がるパルス信号が生成される。すなわち、1MHzで位相差がπ/2の2つのパルス信号(方形波)が生成される。これらの2つの信号は、直交変調器91において、搬送波発生回路96により生成されたcos(ωt)とsin(ωt)の2つの搬送波により、直交変調されて合成される。合成した信号が第1信号となる。第1信号は、2MHzの第1パルス信号を、単一搬送波で2値のBPSK変調した信号と等価となる。送信期間において、第1信号がアンテナ92から送信される。次に、受信期間では、送受信アンテナ92により、上記実施例の送受信装置1から受信した第2信号が、直交復調器90により復調されて2MHzの第2パルス信号が得られる。そして、位相比較器95により、第1パルス信号と第2パルス信号との位相差が検出され、平均化処理距離演算装置97によって、時間平均れた位相差から、第1信号を送信する送受信装置8と、その信号を第2信号として返信する送受信装置1との間の距離が演算される。搬送波発生回路96の搬送波の周波数と位相は、直交復調器90において、最大感度が得られるように調整される。   Next, FIG. 7 shows a configuration of the transmission / reception device 8 that transmits the first signal. A square wave of the first pulse signal of 2 MHz is generated by the oscillator 94. A 1 / 2n-edge circuit in the quadrature modulator 91 generates a pulse signal that rises in synchronization with the fall of the first pulse signal and falls in synchronization with the next fall. Also, a pulse signal that rises in synchronization with the rising edge of the first pulse signal and falls in synchronization with the next rising edge is generated by the 1 / 2p-edge circuit in the quadrature modulator 91. That is, two pulse signals (square waves) having a phase difference of π / 2 at 1 MHz are generated. These two signals are orthogonally modulated by the quadrature modulator 91 and synthesized by the two carriers cos (ωt) and sin (ωt) generated by the carrier wave generation circuit 96. The synthesized signal becomes the first signal. The first signal is equivalent to a signal obtained by subjecting the first pulse signal of 2 MHz to binary BPSK modulation with a single carrier wave. In the transmission period, the first signal is transmitted from the antenna 92. Next, in the reception period, the second signal received from the transmission / reception apparatus 1 of the above embodiment is demodulated by the orthogonal demodulator 90 by the transmission / reception antenna 92 to obtain a second pulse signal of 2 MHz. Then, the phase comparator 95 detects the phase difference between the first pulse signal and the second pulse signal, and the averaging processing distance calculation device 97 transmits the first signal from the time-averaged phase difference. 8 and the distance between the transmitter / receiver 1 that returns the signal as the second signal is calculated. The frequency and phase of the carrier wave of the carrier wave generation circuit 96 are adjusted in the quadrature demodulator 90 so as to obtain the maximum sensitivity.

本発明は、1つの送受信アンテナにより、受信期間と送信期間とを切り換えて、受信信号に同期した信号を返信する、距離の測定を可能とした送受信装置に用いることができる。   INDUSTRIAL APPLICABILITY The present invention can be used for a transmission / reception apparatus capable of measuring a distance by switching between a reception period and a transmission period and returning a signal synchronized with a reception signal by one transmission / reception antenna.

1…送受信装置
20…送受信アンテナ
30…直交復調器
32…位相比較器
40…周波数差演算回路
42、46…比較器
43、44…AND回路
60…パルス発振器
DESCRIPTION OF SYMBOLS 1 ... Transmission / reception apparatus 20 ... Transmission / reception antenna 30 ... Quadrature demodulator 32 ... Phase comparator 40 ... Frequency difference calculation circuit 42, 46 ... Comparator 43, 44 ... AND circuit 60 ... Pulse oscillator

Claims (4)

他の第2の送受信装置から送信される、搬送波をベースバンドの第1パルス信号で変調した第1信号を受信し、その第1信号に同期した第2信号を返信する送受信装置において、
前記第1信号の受信と、前記第2信号の送信とを共通化した送受信アンテナと、
前記第1信号を復調して、ベースバンドの第1パルス信号を得る復調器と、
制御信号を入力して、その制御信号に応じて、目標周波数を設定すると共に記憶保持する目標周波数設定レジスタと目標位相を設定すると共に記憶保持する目標位相設定レジスタとを有し、前記目標周波数設定レジスタに設定されている目標周波数と前記目標位相設定レジスタに設定されている目標位相とに一致した周波数と位相のベースバンドの第2パルス信号を出力するパルス発振器と、
前記パルス発振器の出力する前記第2パルス信号により搬送波を変調して、前記送受信アンテナに出力する変調器と、
前記復調器により復調された前記第1パルス信号と、前記パルス発振器の出力する前記第2パルス信号との位相差を示す位相差信号を出力する位相比較器と、
前記位相比較器の出力する前記位相差信号の時間変動からその時の前記第1パルス信号と前記第2パルス信号との周波数差をもとめ、その周波数差に基づいて、前記パルス発振器の前記目標周波数を制御する周波数制御装置と、
前記位相比較器の出力する前記位相差信号の示す前記位相差に基づいて、前記パルス発振器の前記目標位相を制御する位相制御装置と、
前記送受信アンテナにおける受信と送信とを、受信期間と送信期間とで周期的に切り換えると共に、前記受信期間においては、前記周波数制御装置と前記位相制御装置の出力を前記パルス発振器に入力し、前記送信期間においては、前記周波数制御装置と前記位相制御装置の前記パルス発振器への出力を遮断する切換装置と、
を有することを特徴とする送受信装置。
In a transmission / reception apparatus that receives a first signal that is transmitted from another second transmission / reception apparatus and that modulates a carrier wave with a first pulse signal of a baseband, and returns a second signal that is synchronized with the first signal,
A transmission / reception antenna that shares reception of the first signal and transmission of the second signal;
A demodulator that demodulates the first signal to obtain a baseband first pulse signal;
According to the control signal, a target frequency is set and a target frequency setting register for setting and storing the target frequency and a target phase setting register for setting and storing the target phase are set according to the control signal. A pulse oscillator for outputting a baseband second pulse signal having a frequency and a phase matching the target frequency set in the register and the target phase set in the target phase setting register;
A modulator that modulates a carrier wave by the second pulse signal output from the pulse oscillator and outputs the carrier wave to the transmission / reception antenna;
A phase comparator that outputs a phase difference signal indicating a phase difference between the first pulse signal demodulated by the demodulator and the second pulse signal output from the pulse oscillator;
The frequency difference between the first pulse signal and the second pulse signal at that time is obtained from the time variation of the phase difference signal output from the phase comparator, and the target frequency of the pulse oscillator is determined based on the frequency difference. A frequency control device to control;
A phase control device that controls the target phase of the pulse oscillator based on the phase difference indicated by the phase difference signal output by the phase comparator;
The reception and transmission at the transmission / reception antenna are periodically switched between the reception period and the transmission period. In the reception period, the outputs of the frequency control device and the phase control device are input to the pulse oscillator, and the transmission In the period, a switching device that cuts off the output of the frequency control device and the phase control device to the pulse oscillator;
A transmission / reception apparatus comprising:
前記制御信号は、前記目標周波数及び前記目標位相を単位量づつ増減させる加減算パルスであり、前記パルス発振器は、ディジタルシンセサイザであり、前記目標周波数設定レジスタ及び前記目標位相設定レジスタは、前記加減算パルスに基づいて、前記目標周波数及び前記目標位相を増減するレジスタであることを特徴とする請求項1に記載の送受信装置。   The control signal is an addition / subtraction pulse for increasing / decreasing the target frequency and the target phase by a unit amount, the pulse oscillator is a digital synthesizer, and the target frequency setting register and the target phase setting register are added to the addition / subtraction pulse. The transmission / reception apparatus according to claim 1, wherein the transmission / reception apparatus is a register that increases or decreases the target frequency and the target phase based on the register. 前記制御信号は、前記目標周波数及び前記目標位相の絶対値を示す信号であり、前記パルス発振器は、ディジタルシンセサイザであり、前記目標周波数設定レジスタ及び前記目標位相設定レジスタは、前記制御信号を入力する毎に、制御信号の示す絶対値を、前記目標周波数及び前記目標位相として設定するレジスタを有することを特徴とする請求項1に記載の送受信装置。   The control signal is a signal indicating an absolute value of the target frequency and the target phase, the pulse oscillator is a digital synthesizer, and the target frequency setting register and the target phase setting register receive the control signal. The transmission / reception apparatus according to claim 1, further comprising a register that sets an absolute value indicated by a control signal as the target frequency and the target phase. 前記第2の送受信装置において、前記送受信装置から受信した信号を復調して得られる前記第2パルス信号と、前記第1パルス信号との位相差から、前記第2の送受信装置と前記送受信装置間の距離を測定するシステムに用いられることを特徴とする請求項1乃至請求項3の何れか1項に記載の送受信装置。   In the second transmission / reception device, between the second transmission / reception device and the transmission / reception device, the phase difference between the second pulse signal obtained by demodulating the signal received from the transmission / reception device and the first pulse signal. The transmission / reception apparatus according to claim 1, wherein the transmission / reception apparatus is used in a system that measures the distance of the transmission / reception apparatus.
JP2010275917A 2010-12-10 2010-12-10 Transceiver Expired - Fee Related JP5443328B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010275917A JP5443328B2 (en) 2010-12-10 2010-12-10 Transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010275917A JP5443328B2 (en) 2010-12-10 2010-12-10 Transceiver

Publications (2)

Publication Number Publication Date
JP2012122960A JP2012122960A (en) 2012-06-28
JP5443328B2 true JP5443328B2 (en) 2014-03-19

Family

ID=46504530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010275917A Expired - Fee Related JP5443328B2 (en) 2010-12-10 2010-12-10 Transceiver

Country Status (1)

Country Link
JP (1) JP5443328B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI481892B (en) 2012-12-13 2015-04-21 Ind Tech Res Inst Pulse radar ranging apparatus and ranging algorithm thereof
JP2014137347A (en) * 2013-01-18 2014-07-28 Toyota Central R&D Labs Inc Radio communication apparatus and radio communication method
CN114258500A (en) 2019-08-19 2022-03-29 索尼半导体解决方案公司 Distance measuring device and distance measuring method
US11943019B2 (en) * 2021-12-03 2024-03-26 Qorvo Us, Inc. Low-power multi-antenna synchronization

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0972954A (en) * 1995-09-06 1997-03-18 Mitsubishi Electric Corp Tracking radar transmitter-receiver
JP5021973B2 (en) * 2006-07-28 2012-09-12 株式会社豊田中央研究所 Distance measuring method and distance measuring device
JP4952387B2 (en) * 2007-06-05 2012-06-13 株式会社豊田中央研究所 Distance measuring device

Also Published As

Publication number Publication date
JP2012122960A (en) 2012-06-28

Similar Documents

Publication Publication Date Title
JP7301771B2 (en) PHASE CORRECTOR, RANGING DEVICE AND PHASE VARIATION DETECTION DEVICE
AU2018319422B2 (en) Position determining system determining Doppler-induced code phase deviation
US8509360B2 (en) Pulse radio receiver
JP4854003B2 (en) Ranging system
JP2008199411A (en) Frequency switcher, rfid system and distance measuring apparatus incorporating the frequency switcher
JP2011237359A (en) Device and method for detecting radio wave arrival angle
JP5443328B2 (en) Transceiver
JP5891606B2 (en) Vehicle monitoring method and monitoring device
JP7301766B2 (en) PHASE CORRECTOR, RANGING DEVICE AND PHASE VARIATION DETECTION DEVICE
US20050170797A1 (en) Active backscatter transponder, communication system comprising the same and method for transmitting data by way of such an active backscatter transponder
JP2022053144A (en) Phase correction device and distance measuring device
JP2011082667A (en) Automatic frequency control circuit
US8306487B2 (en) Phase corrector and phase correction method
JP2008122255A (en) Distance measuring device
JP2010122050A (en) Distance measuring device
CN111492533A (en) Phase synchronization device
JP2006261826A (en) Receiving apparatus and method
US9954567B2 (en) Baseband integrated circuit and radio communication device
US20180132087A1 (en) Methods for transmitting and receiving a broadcast signal comprising a pilot signal and an information signal
JPWO2014057651A1 (en) Wireless sensor device
JP5577904B2 (en) Transceiver and transmitter
KR101633029B1 (en) Frequency Shift Keying Receiver based on Zero Crossing Demodulation and method thereof
JP2004241886A (en) Frequency control circuit, radio transmission and reception device using same, and its frequency control method
JP6103951B2 (en) Radar apparatus and radar signal receiving method
JP5549557B2 (en) Transceiver and synchronization system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees