JP5439722B2 - 電気光学基板、電気光学装置、電気光学基板の設計方法、及び電子機器 - Google Patents

電気光学基板、電気光学装置、電気光学基板の設計方法、及び電子機器 Download PDF

Info

Publication number
JP5439722B2
JP5439722B2 JP2008011212A JP2008011212A JP5439722B2 JP 5439722 B2 JP5439722 B2 JP 5439722B2 JP 2008011212 A JP2008011212 A JP 2008011212A JP 2008011212 A JP2008011212 A JP 2008011212A JP 5439722 B2 JP5439722 B2 JP 5439722B2
Authority
JP
Japan
Prior art keywords
electro
layer
light shielding
light
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008011212A
Other languages
English (en)
Other versions
JP2008225451A (ja
Inventor
安 広島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008011212A priority Critical patent/JP5439722B2/ja
Priority to US12/026,100 priority patent/US8130335B2/en
Publication of JP2008225451A publication Critical patent/JP2008225451A/ja
Application granted granted Critical
Publication of JP5439722B2 publication Critical patent/JP5439722B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電気光学基板、電気光学装置、電気光学基板の設計方法、及び電子機器に関する。
プロジェクタ等の電子機器に用いられる電気光学装置としての液晶装置では、例えば当該液晶装置の一方の面から光が入射される。そして入射された光を、当該液晶装置の光透過性を電気的に制御する薄膜トランジスタを駆動し、液晶領域に電位を与えることで、光特性を空間的に変調する。そして当該光を、当該液晶装置の他方の面から出射させることで画像や文字のパターンを形成させている。ここで、当該光が薄膜トランジスタのチャネル領域に入射することで発生する光リーク電流を抑えるため、薄膜トランジスタと前記光の光源との間に遮光層を設ける構造が用いられている。
またこの他にも、一方の面から入射した光が電気光学基板の他方の面での反射などにより薄膜トランジスタのチャネル部に戻ることがある。このような光が薄膜トランジスタに入射されるのを防ぐため、薄膜トランジスタと電気光学基板の第2面との間に別の遮光層を設ける構造が用いられている。この別の遮光層によって直接薄膜トランジスタの半導体層に光が入射するのを防いでいる。
また、近年では表示装置の多画素化に伴う1画素あたりの書き込み時間の短縮化や、高コントラスト化の要請に伴い、SOI技術が検討されてきている。SOI技術を用いることで多結晶の薄膜トランジスタに代えて単結晶の薄膜トランジスタを用いることができるため、高速スイッチングが可能となる。SOI技術を用いて基板に近い側の遮光層を得る製造方法は例えば特許文献1に記載されている。この製造方法は、光透過性基板表面に遮光層を形成し、その上を酸化シリコン層で覆って研磨により平坦化し、その平坦面に単結晶シリコン基板を貼り合わせ、単結晶シリコン薄層を残して単結晶シリコン基板を除きSOIを有する基板を形成するものである。
特開平10−293320号公報
液晶装置を含む表示装置の内部では、多くの光学部品や構成部材などからの乱反射光が存在し、薄膜トランジスタを形成した電気光学基板に対しては垂直に入射する光以外に、迷光として斜めに入射する光の成分が生じている。特に近年ではより明るい映像を得るために光源の明るさが上昇してきており、薄膜トランジスタ中へ侵入する迷光強度が増加する傾向にある。迷光による光リーク電流の発生に伴う表示画質の低下を防ぐためには、この斜めに入射する光に対しても十分な遮光性能を有する電気光学基板が必要である。
また薄膜トランジスタを構成する半導体として結晶性に優れた単結晶シリコン層を用いた場合、光の入射による励起によって発生した電子や正孔などのキャリアは殆ど再結合しない。そのため光の入射による半導体素子のソース・ドレイン間を通過する光リーク電流を抑制するには多結晶シリコン層を用いる場合と比べ、より高い遮光性を必要とする。本願発明者の調査によると、結晶欠陥の多い多結晶シリコン層を用いた場合に比べて、単結晶シリコン層の場合では約10倍程度光リーク電流は増加し、表示画質の低下を招くという課題がある。
よって本発明は、光リーク電流が抑制された薄膜トランジスタを有する電気光学基板、電気光学装置、電気光学基板の設計方法、及び電子機器を提供することを目的とする。
本出願では、「上」とは基板の第1面を介して、当該基板を構成する物体から離れて行く方向と定義する。また、「開口部」とは、画素電極と重なる領域のうち、表示に寄与する部分と定義する。
上記課題を解決するために、本発明に係る電気光学基板は、透明基板と、前記透明基板の第1面側に、平面視にて開口部を囲う領域の少なくとも一部に配置される第1遮光層と、前記第1遮光層と前記透明基板との間に挟まれる絶縁層として屈折率n、層厚t(nm)とを有する第1絶縁体層と、前記第1絶縁体層と前記透明基板との間に配置され、チャネル領域が平面視にて前記第1遮光層の内側に位置する薄膜トランジスタを含み、かつ前記第1遮光層端部と前記チャネル領域端部との距離Lc(nm)が、nt2/244(nm)<Lc(nm)(関係式1)を満たす半導体層と、少なくとも前記チャネル領域を覆うゲート絶縁層と前記ゲート絶縁層を介して、前記チャネル領域と対向する領域に配置されるゲート電極と、前記半導体層と前記透明基板との間に配置される第2遮光層と、前記半導体層と前記第2遮光層との間に配置される第2絶縁層と、を含むことを特徴とする。
この構成によれば、光の侵入を防ぐ条件は、光の波長をλ(nm)、多層構造を有する第1絶縁体層(導光層と呼ぶ)の総層厚をt(nm)、第1絶縁体層の屈折率をn、迷光の入射角度をθとした場合、レイリーの回折条件から以下の式で表される。
t<(0.61×λ)/(n×sinθ)(関係式5)。この場合、λを可視光の最短波長となる400nmとする。そしてsinθ(対辺/斜辺)を第1遮光層端部とチャネル領域端部との距離Lc(nm)を用いて表すとLcが斜辺、導光層の層厚がtと対応するため、sinθ=t/Lcとなる。この対応関係を関係式5に代入するとnt2/244(nm)<Lc(nm)(関係式1)が得られる。関係式1を満たすようにチャネル領域を配置することで、チャネル領域端部を光の侵入限界を超えた位置に配置することができる。そのため、チャネル領域への迷光に由来する光リーク電流の発生を抑制することができる。光リーク電流の発生が抑えられることで、迷光に由来するノイズの発生を抑制することが可能となり、画質の高い電気光学基板を提供することができる。
また、本発明に係る電気光学基板は、前記薄膜トランジスタはLDD領域を含み、前記第1遮光層端部と前記チャネル領域端部との距離Lc(nm)が前記関係式1を満たし、かつ前記第1遮光層端部と前記LDD領域端部との距離Ll(nm)が、nt2/244(nm)<Ll(nm)(関係式2)を満たす半導体層を含むことを特徴とする。
この構成によれば、光の侵入深さを超えた位置にチャネル領域及びLDD領域が配置される。nt2/244(nm)<Lc(nm)(関係式1)及びnt2/244(nm)<Ll(nm)(関係式2)を満たすようにチャネル領域及びLDD領域を配置することで、当該領域への迷光の侵入を抑制することができる。チャネル領域での光リーク電流の発生とLDD領域での光リーク電流の発生を共に抑制することができる。光リーク電流の発生がLDD領域でも抑えられることで、迷光に由来するノイズの発生を抑制することが可能となり、さらに画質の高い電気光学基板を提供することが可能となる。
また、上記課題を解決するために、本発明に係る電気光学基板は、透明基板と、前記透明基板の第1面側に、平面視にて開口部を囲う領域の少なくとも一部に配置される第1遮光層と、前記第1遮光層と前記透明基板との間に挟まれる絶縁層として屈折率n、層厚t(nm)とを有する第1絶縁体層と、前記第1絶縁体層と前記透明基板との間に配置され、チャネル領域が平面視にて前記第1遮光層の内側に位置する薄膜トランジスタを含み、かつ前記第1遮光層端部と前記チャネル領域端部から前記第1遮光層に下ろした垂線との距離をXc(nm)とし、前記透明基板に入射し得る光の最短波長をλ(nm)とした場合、nt2/0.61λ(nm)<(t2+Xc 20.5(nm)(関係式3)を満たす半導体層と、少なくとも前記チャネル領域を覆うゲート絶縁層と前記ゲート絶縁層を介して、前記チャネル領域と対向する領域に配置されるゲート電極と、前記半導体層と前記透明基板との間に配置される第2遮光層と、前記半導体層と前記第2遮光層との間に配置される第2絶縁層と、を含むことを特徴とする。
この構成によれば、光の侵入を防ぐ条件は、透明基板に入射し得る光の最短波長をλ(nm)、多層構造を有する第1絶縁体層(導光層と呼ぶ)の総層厚をt(nm)、第1絶縁体層の平均屈折率をn、迷光の入射角度をθとした場合、以下の式で表される。
t<(0.61×λ)/(n×sinθ)(関係式5)。この場合sinθ(対辺/斜辺)を第1遮光層端部とチャネル領域端部から第1遮光層に下ろした垂線との距離をXc(nm)を用いて表すと(t2+Xc 20.5(nm)が斜辺、導光層の層厚tが対辺に対応するため、sinθ=t/(t2+Xc 20.5となる。この対応関係を関係式5に代入するとnt2/0.61λ(nm)<(t2+Xc 20.5(nm)(関係式3)が得られる。関係式3を満たすようにチャネル領域を配置することで、チャネル領域端部を光の侵入限界を超えた位置に配置することができる。そのため、チャネル領域への迷光に由来する光リーク電流の発生を抑制することができる。光リーク電流の発生が抑えられることで、迷光に由来するノイズの発生を抑制することが可能となり、画質の高い電気光学基板を提供することができる。
また、本発明に係る電気光学基板は、前記薄膜トランジスタはLDD領域を含み、前記第1遮光層端部と前記チャネル領域端部から前記第1遮光層に下ろした垂線との距離Xl(nm)が前記関係式3を満たし、かつ前記第1遮光層端部と前記LDD領域端部から前記第1遮光層に下ろした垂線との距離Xl(nm)が、nt2/0.61λ(nm)<(t2+Xl 20.5(nm)(関係式4)を満たす半導体層を含むことを特徴とする。
この構成によれば、光の侵入深さを超えた位置にチャネル領域及びLDD領域が配置される。nt2/0.61λ(nm)<(t2+Xc 20.5(nm)(関係式3)及びnt2/0.61λ(nm)<(t2+Xl 20.5(nm)(関係式4)を満たすようにチャネル領域及びLDD領域を配置することで、当該領域への迷光の侵入を抑制することができる。チャネル領域での光リーク電流の発生とLDD領域での光リーク電流の発生を共に抑制することができる。光リーク電流の発生がLDD領域でも抑えられることで、迷光に由来するノイズの発生を抑制することが可能となり、さらに画質の高い電気光学基板を提供することが可能となる。
また、本発明に係る電気光学基板の設計方法は、透明基板と、前記透明基板の第1面側に、平面視にて開口部を囲う領域の少なくとも一部に配置される第1遮光層と、前記第1遮光層と前記透明基板との間に挟まれる絶縁層として屈折率n、層厚t(nm)とを有する第1絶縁体層と、前記第1絶縁体層と前記透明基板との間に配置され、チャネル領域が平面視にて前記第1遮光層の内側に位置する薄膜トランジスタを含む電気光学基板の設計方法であって、前記第1遮光層端部と前記チャネル領域端部との距離Lc(nm)が、nt2/244(nm)<Lc(nm)(関係式1)を満たすよう設計することを特徴とする。
この設計方法によれば、第1遮光層により、薄膜トランジスタのチャネル領域に対して遮光性を向上させた電気光学基板を設計することができる。さらに、第1絶縁体層の層厚の関数であるLcに対して、上記関係式を満たすよう設計することで、光リーク電流を効果的に低減することができる。
また、本発明に係る電気光学基板の設計方法は、透明基板と、前記透明基板の第1面側に、平面視にて開口部を囲う領域の少なくとも一部に配置される第1遮光層と、前記第1遮光層と前記透明基板との間に挟まれる絶縁層として屈折率n、層厚t(nm)とを有する第1絶縁体層と、前記第1絶縁体層と前記透明基板との間に配置され、チャネル領域が平面視にて前記第1遮光層の内側に位置する薄膜トランジスタを含む電気光学基板の設計方法であって、前記第1遮光層端部と前記チャネル領域端部から前記第1遮光層に下ろした垂線との距離をXc(nm)、前記透明基板に入射し得る最短波長をλ(nm)とした場合、nt2/0.61λ(nm)<(t2+Xc 20.5(nm)(関係式3)を満たすよう設計することを特徴とする。
この設計方法によれば、第1遮光層により、薄膜トランジスタのチャネル領域に対して遮光性を向上させた電気光学基板を設計することができる。さらに、第1絶縁体層の層厚の関数である上記関係式を満たすよう設計することで、光リーク電流を効果的に低減することができる。
また、本発明に係る電気光学基板の設計方法は、透明基板と、前記透明基板の第1面側に、平面視にて開口部を囲う領域の少なくとも一部に配置される第1遮光層と、前記第1遮光層と前記透明基板との間に挟まれる絶縁層として屈折率n、層厚t(nm)とを有する第1絶縁体層と、前記第1絶縁体層と前記透明基板との間に配置され、LDD領域が平面視にて前記第1遮光層の内側に位置する薄膜トランジスタを含む電気光学基板の設計方法であって、前記第1遮光層端部と前記LDD領域端部との距離Ll(nm)が、nt2/244(nm)<Ll(nm)(関係式2)を満たすよう設計することを特徴とする。
この設計方法によれば、第1遮光層により、薄膜トランジスタのLDD領域に対しても遮光性を向上させた電気光学基板を設計することができる。さらに、第1絶縁体層の層厚の関数である上記関係式を満たすよう設計することで、光リーク電流を効果的に低減することができる。
また、本発明に係る電気光学基板の設計方法は、透明基板と、前記透明基板の第1面側に、平面視にて開口部を囲う領域の少なくとも一部に配置される第1遮光層と、前記第1遮光層と前記透明基板との間に挟まれる絶縁層として屈折率n、層厚t(nm)とを有する第1絶縁体層と、前記第1絶縁体層と前記透明基板との間に配置され、LDD領域が平面視にて前記第1遮光層の内側に位置する薄膜トランジスタを含む電気光学基板の設計方法であって、前記第1遮光層端部と前記LDD領域端部から前記第1遮光層に下ろした垂線との距離をXl(nm)、前記透明基板に入射し得る最短波長をλ(nm)とした場合、nt2/0.61λ(nm)<(t2+Xl 20.5(nm)(関係式4)を満たすよう設計することを特徴とする。
この設計方法によれば、第1遮光層により、薄膜トランジスタのLDD領域に対しても遮光性を向上させた電気光学基板を設計することができる。さらに、第1絶縁体層の層厚の関数である上記関係式を満たすよう設計することで、光リーク電流を効果的に低減することができる。
また、本発明に係る電気光学装置は、上記記載の電気光学基板を含むことを特徴とする。
この構成によれば、光リーク電流の発生が抑制された電気光学基板を含むため、高輝度で表示可能な電気光学装置を提供することが可能となる。
また、本発明に係る電子機器は、上記記載の電気光学装置を含むことを特徴とする。
この構成によれば、高輝度で表示可能な電気光学装置を含むため、視認性に優れた表示部を有する電子機器を提供することが可能となる。
(第1の実施形態)
以下、第1の実施形態について図面を用いて説明する。
図1は、薄膜トランジスタを含む電気光学基板の平面図である。信号線9とゲート配線6を通して伝達される電力で薄膜トランジスタ205は駆動される。そしてドレイン電極8は例えばITOを用いた画素電極19と接続され、画素電極19の電位を制御している。
図2は、図1のA−A線断面図である。ここでは、迷光による影響を受けない構成については省略している。透明基板としての石英基板1には、タングステンシリサイドを用いた第2遮光層4が形成されている。第2遮光層4の層厚としては、例えば100〜1000nm程度の層厚を用いることができる。ここで、第2遮光層4の材質としてタングステンシリサイドに代えてモリブデン、タングステン、タンタルなど、電気光学基板220を形成する最大温度に耐える金属や、多結晶シリコン、モリブデンシリサイドなどを用いることができる。そして、第2遮光層4を覆うように例えば酸化シリコンを用いた第1絶縁体層5が配置されている。そして、平面視にて第2遮光層4に覆われるようにシリコン層2が配置されている。シリコン層2には、ドレイン領域208、ソース領域209、LDD領域201、チャネル領域200が割り当てられている。シリコン層2には、ポリシリコン、単結晶シリコン(SOI技術を用いる)、アモルファスシリコンを用いることができる。単結晶シリコンは迷光の侵入により発生するリーク電流がポリシリコンと比べて10倍程度大きくなるため、本実施形態を用いることが好適である。迷光の影響を緩和できることで、単結晶シリコンが有する高い移動度に起因する、高い相互コンダクタンス(gm)を持つ薄膜トランジスタを用いることができる。
そして、シリコン層2を覆うように、シリコン層2を熱酸化することで得られる熱酸化ゲート絶縁層140、CVD法などの成層方法を用いたデポゲート絶縁層14が配置されている。デポゲート絶縁層14の材質としては、例えば酸化シリコンが好適である。また、酸化シリコンに代えて、窒化シリコンや酸化ハフニウムを含む材質を用いても良い。そして、デポゲート絶縁層14の一部を覆い、チャネル領域200と自己整合的に揃えられた位置にゲート電極3が配置されている。
そして、第1層間絶縁層15がゲート電極3やデポゲート絶縁層14を覆うように配置されている。そして、第1層間絶縁層15を覆うよう第2層間絶縁層10が配置されている。そして、ドレイン電極8は、ドレイン領域208と電気的に接続されている。また、この位置にはドレイン配線11が配置されており、このドレイン配線11は薄膜トランジスタ205への光の侵入を阻止するための遮光層(第1遮光層)としての機能を有している。
図2において、ドレイン配線11により遮光された領域から斜め方向に侵入する迷光を抑えることで光リーク電流による影響を抑えることができる。具体的には、ドレイン配線11と、シリコン層2と、ドレイン配線11とシリコン層2に挟まれた第1絶縁体層としての絶縁体(導光層となる)を含む等価導波路の遮断距離を越えてチャネル領域200を配置することで、チャネル領域200への迷光の侵入を遮断することができる。図2に示されるように、チャネル領域200の長さ方向に見た等価導波路の導光層は熱酸化ゲート絶縁層140(層厚をt1(nm)とする)、デポゲート絶縁層14(層厚をt2(nm)とする)、第1層間絶縁層15(層厚をt3(nm)とする)の3層構造で表される。ここで、光の侵入を防ぐためには、レイリーの回折条件から、光の波長をλ(nm)、多層構造を有する導光層の総層厚をt(nm)、導光層の屈折率をn、迷光の入射角度をθc1とした場合、以下の式で表される。t<(0.61×λ)/(n×sinθc1)(関係式5a)。この場合、λを可視光の最短波長となる400nmとする。そしてsinθc1(対辺/斜辺)を、図2に示されるドレイン配線11とチャネル領域200の端部との距離Lc1(nm)を用いて表すとLc1が斜辺、導光層の層厚がtと対応するため、sinθc1=t/Lc1となる。この対応関係を関係式5に代入するとnt2/244(nm)<Lc1(nm)(関係式1a)が得られる。Lc1(nm)がこの関係を満たすようドレイン配線11に対して、平面視にて内側に囲われるよう配置することでチャネル領域200への迷光の入射を抑えることができる。例えば、等価導波路の導光層は熱酸化ゲート絶縁層140と、デポゲート絶縁層14、第1層間絶縁層15の3層全てを屈折率1.5の酸化シリコンで構成し、Lc1(nm)を例えば500nm程度とするには、総層厚となるt(t1+t2+t3)を285nm未満に抑えることで実現される。ここで、薄膜トランジスタ205の構成として、LDD領域201を有する場合について説明したが、チャネル領域200への迷光入射を遮断する構成を用いる場合、LDD領域201の存在は必須ではなく省略可能である。
また、チャネル領域200に加え、LDD領域201への迷光の侵入を抑制するためには、上記した関係式1aを満たすと共に、上記した説明と同様にして、その構成を導くことができる。ここで図2に示したドレイン配線11の端部とLDD領域201の端部との距離Ll1(nm)を用いて表すと、nt2/244(nm)<Ll1(nm)(関係式2a)となる。この関係式を満たす条件でLDD領域201を設計することでLDD領域201中への迷光の侵入を遮断することができる。
また、迷光の侵入経路としては、図2に示すように薄膜トランジスタ205のソース領域209から侵入する経路に加え、図3に示す図1のB−B線断面図方向(シリコン層2の側面と呼ぶ)からの侵入経路がある。この場合、熱酸化ゲート絶縁層140(図2のt1)は迷光の入射経路に形成されていないため、光の侵入深さは図2で示した場合と異なる値をとる。ドレイン配線11と、シリコン層2と、ドレイン配線11とシリコン層2とに挟まれた領域を含む等価導波路の導光層の総層厚tはt2+t3(nm)で与えられる。この場合でも同様にnt2/244(nm)<Lc2(nm)(関係式1b)を満たすことで、チャネル領域200の側方からの迷光の侵入を遮断することができる。また、LDD領域201への側面からの侵入は同様にして、図1のC−C線断面図である図4に示すように、導光層の総層厚tはt2+t3(nm)で与えられる。この場合に対してもnt2/244(nm)<Ll2(nm)(関係式2b)を満たすことで、LDD領域201の側面からの迷光の侵入を遮断することができる。
また本実施の形態に係る薄膜トランジスタの設計においては、上記関係式を満たすようにt,Lc1,Lc2,Ll1,Ll2が設定される。例えば電気光学基板の高精細化に伴い1画素当りの面積の縮小が進み、Lc、又はXcが小さくなる場合には、例えば導光層を構成する第1層間絶縁層15の層厚を上記関係式を満たす範囲になるように小さくすることによって、遮光性を維持した設計が行える。
(第2の実施形態:異なる屈折率を持つ膜の積層構造の例)
以下、第2の実施形態について図面を用いて説明する。第1の実施形態では、第1絶縁体層として導光層を構成する熱酸化ゲート絶縁層140、デポゲート絶縁層14、第1層間絶縁層15の各層の屈折率が全て等しくnである場合について説明したが、これらの各層の屈折率が異なる構造の場合にも同様に展開することができる。
例えば熱酸化ゲート絶縁層140と第1層間絶縁層15が酸化シリコン膜で、デポゲート絶縁層14が窒化シリコン膜の場合には、各々の屈折率は約1.5と約2.1であり、これらの値と各層の層厚を考慮することによって、上記第1の実施形態と同様に、迷光の侵入深さを越えた位置にチャネル領域、及びLDD領域を配置することができる。
また、第1層間絶縁層を酸化シリコン層と窒化シリコン層との多層構造を用いることも可能である。窒化シリコン層を用いることで、シリコン層への不純物の侵入を抑制することができる。また、窒化シリコン層は、例えばCMP法を用いる場合に良好なエッチングストップ層として機能するため、画素電極領域も含めた平坦化を容易に行うことができる。
図5は、薄膜トランジスタを含む電気光学基板の平面図である。信号線9とゲート配線6を通して薄膜トランジスタ205は駆動される。そしてドレイン電極8は例えばITOを用いた画素電極19と接続され、画素電極19の電位を制御している。そして、窒化シリコン層210は遮光層としての機能を有するドレイン配線11の内周に収まるよう配置されている。
図6は、図5のA−A線断面図である。ここでは、迷光による影響を受けない構成については省略している。透明基板としての石英基板1には、タングステンシリサイドを用いた第2遮光層4が形成されている。第2遮光層4の層厚としては、例えば100〜1000nm程度の層厚を用いることができる。ここで、第2遮光層4の材質としてタングステンシリサイドに代えてモリブデン、タングステン、タンタルなど、電気光学基板220を形成する最大温度に耐える金属や、多結晶シリコン、モリブデンシリサイドなどを用いることができる。そして、第2遮光層4を覆うように例えば酸化シリコンを用いた第1絶縁体層5が配置されている。そして、平面視にて第2遮光層4に囲われるようにシリコン層2が配置されている。シリコン層2には、ドレイン領域208、ソース領域209、LDD領域201、チャネル領域200が割り当てられている。シリコン層2にはポリシリコン、単結晶シリコン(SOI技術を用いる)、アモルファスシリコンを用いることができる。単結晶シリコンは迷光の侵入により発生するリーク電流がポリシリコンと比べて10倍程度大きくなるため、本実施形態を用いることが好適である。迷光の影響を緩和できることで、単結晶シリコンが有する高い移動度に起因する、高い相互コンダクタンス(gm)を持つ薄膜トランジスタを構成することができる。
そして、シリコン層2を覆うように、シリコン層2を熱酸化することで得られる熱酸化ゲート絶縁層140、CVD法などの成層方法を用いたデポゲート絶縁層14が配置されている。デポゲート絶縁層14の材質としては、例えば酸化シリコンが好適である。また、酸化シリコンに代えて、窒化シリコンや酸化ハフニウムを含む材質を用いても良い。そして、デポゲート絶縁層14の一部を覆い、チャネル領域200と揃えられた位置にゲート電極3が配置されている。
そして、第1層間絶縁層15がゲート電極3やデポゲート絶縁層14を覆うように配置されている。第1層間絶縁層15は窒化シリコン層210と酸化シリコン層211を含んでいる。窒化シリコン層210を含むことで例えばCMP法を用いる場合に良好なエッチングストップ層として機能するため、画素電極領域も含めた平坦化を容易に行うことができるという効果を有する。また、酸化シリコン層211を、窒化シリコン層210と薄膜トランジスタ205の間に挟むことで、窒化シリコン層210に起因する応力の影響を緩和することができる。
そして、第1層間絶縁層15を覆うよう第2層間絶縁層10が配置されている。そしてドレイン電極8がドレイン領域208と電気的に接続されるよう形成されている。また、この位置にはドレイン配線11が配置されており、このドレイン配線11は薄膜トランジスタ205への光の侵入を阻止するための遮光層(第1遮光層)としての機能を有している。
図6において、ドレイン配線11により遮光された領域から斜め方向に侵入する迷光を抑えることで光リーク電流による影響を抑えることができる。具体的には、ドレイン配線11と、シリコン層2と、ドレイン配線11とシリコン層2に挟まれた絶縁体(導光層となる)を含む等価導波路の遮断距離を越えてチャネル領域200を配置することで、チャネル領域200への迷光の侵入を遮断することができる。図6に示されるように、チャネル領域200の長さ方向に見た等価導波路の導光層は熱酸化ゲート絶縁層140(層厚をt1(nm)とする)と、デポゲート絶縁層14(層厚をt2(nm)とする)、第1層間絶縁層15を構成する酸化シリコン層211(層厚をt3(nm)とする)と、窒化シリコン層210(層厚をt4(nm)とする)の4層構造で表される。
この場合においても、導光層を構成する各層の屈折率と膜厚を考慮してLc3を設定することによって、上記第1の実施形態と同様に、迷光の侵入深さを越えた位置にチャネル領域、及びLDD領域を配置することができる。
ここで、薄膜トランジスタ205の構成として、LDD領域201を有する場合について説明したが、チャネル領域200への迷光入射を遮断する構成を用いる場合、LDD領域201の存在は必須ではなく省略可能である。
また、図6に示される構造を用いた場合、チャネル領域200に加え、LDD領域201への迷光の侵入を抑制するためには、上記した説明と同様に、ドレイン配線11とLDD領域201の端部との距離Ll3(nm)が、迷光の侵入深さを越えた位置とすることで、LDD領域201へ迷光の侵入を遮断することができる。
また、迷光の侵入経路としては、薄膜トランジスタ205のソース領域209から侵入する経路に加え、図5に示すB−B線断面図方向(シリコン層2の側面と呼ぶ)からの侵入経路がある。図7は図5に示す平面図のB−B線断面図である。図7に示す方向には(シリコン層2の側面と呼ぶ)、熱酸化ゲート絶縁層140は迷光の入射経路に形成されていないため、光の侵入深さは図で示した場合と異なる値をとる。ドレイン配線11と、シリコン層2と、ドレイン配線11とシリコン層2とに挟まれた絶縁体(導光層となる)を含む等価導波路の導光層の総層厚tはt2+t3+t4(nm)で与えられる。この場合でも同様にドレイン配線11とチャネル領域200の端部との距離Lc4(nm)が、迷光の侵入深さを越えた位置とすることで、チャネル領域200の側方からの迷光の侵入を遮断することができる。また、LDD領域201への側面からの侵入は同様にして、図5のLDD領域にあたるC−C線断面図としての図8に示されるように、ドレイン配線11とLDD領域201の端部との距離Ll4(nm)が、迷光の侵入深さを越えた位置とすることでLDD領域201の側面からの迷光の侵入を遮断することができる。
また、本実施の形態に係る薄膜トランジスタの設計においては、例えば電気光学基板の高精細化に伴い1画素当りの面積の縮小が進み、Lc、又はXcが小さくなる場合には、導光層を構成する第1層間絶縁層15の総層厚tを等価導波路の遮断距離よりも小さくするよう設計することで、遮光性を維持した設計が行える。
(第3の実施形態)
本実施の形態においては、導光層を構成する層の屈折率nと膜厚t(=(t2+t3)nm)に対し、第1遮光層端部とチャネル領域端部から第1遮光層に下ろした垂線との距離をXc(nm)と、透明基板(電気光学基板)に入射し得る光の最短波長λ(nm)との設定について説明する。
図12は、図3と同様に薄膜トランジスタ205のチャネル領域200に侵入角θc、で迷光が侵入する状態を示す図であり、チャネル領域200に迷光が到達しないようにするためには、レイリーの回折限界の式から、層厚t以下の式を満たせば良い。
t<(0.61×λ)/(n×sinθc)(関係式5a)。
関係式5aで、sinθcは対辺/斜辺となり、この関係は(層厚t(nm))/(距離(Xc 2+t20.5(nm)と記述できる。これを関係式5aに代入し、整理することで以下の関係式を得ることができる。
nt2/0.61λ(nm)<(t2+Xc 20.5(nm)(関係式3)。
また、上記した関係式1(nt2/244(nm)<Lc(nm))も成立する必要がある。
このように、入射し得る光の最短波長λと導光層を構成する層の屈折率nに対して、上記関係式3を満たすように導光層を構成する層の総層厚tと、第1遮光層端部とチャネル領域端部から第1遮光層に下ろした垂線との距離Xcを制御することで、迷光のチャネル領域200への侵入を防ぎ、迷光に由来するノイズが抑制されることで、画質の高い電気光学基板を提供することができる。
また本実施の形態に係る薄膜トランジスタの設計においては、上記関係式1及び関係式3の関係を満たすようにt,Lc,Xcが設定される。例えば電気光学基板の高精細化に伴い1画素当りの面積の縮小が進み、Lc、又はXcが小さくなる場合には、例えば導光層を構成する第1層間絶縁層15の層厚を関係式1又は関係式3の関係を満たす範囲になるように小さくすることによって、遮光性を維持することができる設計が行える。
(第4の実施形態)
本実施の形態においては、導光層を構成する層の屈折率nと膜厚t(nm)に対し、第1遮光層端部とLDD領域端部から第1遮光層に下ろした垂線との距離をXl(nm)と、透明基板(電気光学基板)に入射し得る光の最短波長λ(nm)との設定について説明する。
図13は、図4と同様に薄膜トランジスタ205のLDD領域201に侵入角θl、で迷光が侵入する状態を示す図であり、LDD領域201に迷光が到達しないようにするためには、レイリーの回折限界の式から導かれる下式を満たせば良い。
t<(0.61×λ)/(n×sinθl)(関係式5a)。
関係式5aで、sinθlは対辺/斜辺となり、この関係は(層厚t(nm))/(距離(Xl 2+t20.5(nm)と記述できる。これを関係式5aに代入し、整理すると下式を得ることができる。
nt2/0.61λ(nm)<(t2+Xl 20.5(nm)(関係式4)。
また、上記した関係式2(nt2/244(nm)<Ll(nm))も成立する必要がある。
このように、入射し得る光の最短波長λと導光層を構成する層の屈折率nに対して、上記関係式4を満たすように導光層を構成する層の総層厚tと、第1遮光層端部とLDD領域端部から第1遮光層に下ろした垂線との距離Xlを制御することで、迷光のLDD領域201への侵入を防ぎ、迷光に由来するノイズが抑制されることで、画質の高い電気光学基板を提供することができる。
また本実施の形態に係る薄膜トランジスタの設計においては、上記関係式2及び関係式4の関係を満たすようにt,Ll,Xlが設定される。例えば電気光学基板の高精細化に伴い1画素当りの面積の縮小が進み、Ll、又はXlが小さくなる場合には、例えば導光層を構成する第1層間絶縁層15の層厚を上記関係式を満たす範囲になるように小さくすることによって、遮光性を維持した設計が行える。
(第5の実施形態)
以下、第5の実施形態として、上記した電気光学基板を含む電気光学装置として、液晶パネルについて説明する。図9は液晶パネルの平面図である。図9に示すように、液晶パネル30は、透明基板としての石英基板1上に表示画素領域27が設けられており、画素電極19がマトリクス状に配置される電気光学基板220(図6参照)を含んでいる。表示画素領域27の周辺には、表示信号を処理する駆動回路が配置されている。ゲート線駆動回路21はゲート信号配線(図示せず)を順次走査し、データ線駆動回路22はソース信号配線(図示せず)に画像データに応じた画像信号を供給する。またパッド領域26を介して外部から入力される画像データを取り込む入力回路23や、これらの回路を制御するタイミング制御回路24などの回路が設けられている。
図10は図9で述べた液晶パネルのA−A線での断面図である。液晶パネル30は、表示画素と駆動回路を形成した基板31と、透明導電膜として例えばITOを含む対向電極33を有する透明基板32が一定間隔をおいて配置されている。そして、周辺をシール材35で封止した隙間内にTN(Twisted_Nematic)型液晶34又は電圧無印加状態で液晶分子がほぼ垂直に配向されたSH(Super_Homeotropic)型液晶などが充填されている。電気光学装置としての液晶パネル30には上記した構成が用いられている。なお、外部から信号を入力できるように、パッド領域26はシール材35の外側に来るようにシール材35を設ける位置が設定されている。液晶パネル30は、上記したように斜め方向からの迷光の侵入が抑えられた薄膜トランジスタ205を用いているため、高輝度光源を用いる(迷光強度が強い)場合の応用に好適な電気光学装置としての液晶パネル30を提供することができる。
(第6の実施形態)
以下、第6の実施形態として、上記した電気光学装置としての液晶パネルを用いた電子機器について説明する。図11は電子機器として上記した電気光学装置としての液晶パネルを搭載したリア型プロジェクタの模式図である。リア型プロジェクタ230は、上記した液晶パネル30をライトバルブとして用いている。光源231より供給される光は液晶パネル30により画像情報が与えられる。そして、光学系232により光束を制御する。そして、反射鏡233と反射鏡234によりスクリーン235に画像が表示される。リア型プロジェクタ230に用いられる液晶パネル30に入射する光強度は極めて高く、また高画質が要求される。光強度が極めて高いことから、その迷光の強度は高い。上記した構成を有する液晶パネル30はこの迷光の影響を抑制することができる。そのため、液晶パネル30を含む電子機器としてのリア型プロジェクタ230は迷光に由来する影響を抑えることができ、出力画像の高画質化を実現することができる。また、リア型プロジェクタ230以外の応用分野として、フロント型プロジェクタ、携帯電話、ビデオカメラ、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ICカードなどの電子機器にも適用することができる。
(変形例)第1の実施形態乃至第4の実施形態では、トップゲート型の薄膜トランジスタを用いた例について説明したが、これはボトムゲート型の薄膜トランジスタを用いても良い。
薄膜トランジスタを含む電気光学基板の平面図。 図1のA−A線に対応する、薄膜トランジスタを含む電気光学基板の断面図。 チャネル領域側面からのチャネル領域への迷光侵入経路を示す図1の電気光学基板のB−B線断面図。 LDD領域側面からLDD領域への迷光侵入経路を示す図1の電気光学基板のC−C線断面図。 薄膜トランジスタを含む電気光学基板の平面図。 図5のA−A線に対応する、薄膜トランジスタを含む電気光学基板の断面図。 チャネル領域側面からチャネル領域への迷光侵入経路を示す図5の電気光学基板のB−B線断面図。 LDD領域側面からLDD領域への迷光侵入経路を示す図5の電気光学基板のC−C線断面図。 電気光学装置としての、液晶パネルの平面図。 図9のA−A線断面図としての液晶パネルの断面図。 電子機器としてのリア型プロジェクタの模式図。 チャネル領域側面からのチャネル領域への迷光侵入経路を示す図1の電気光学基板のB−B線断面図。 LDD領域側面からLDD領域への迷光侵入経路を示す図1の電気光学基板のC−C線断面図。
符号の説明
1…石英基板、2…シリコン層、3…ゲート電極、4…第2遮光層、5…第1絶縁体層、6…ゲート配線、8…ドレイン電極、9…信号線、10…第2層間絶縁層、11…ドレイン配線、14…デポゲート絶縁層、15…第1層間絶縁層、19…画素電極、21…ゲート線駆動回路、22…データ線駆動回路、23…入力回路、24…タイミング制御回路、26…パッド領域、27…表示画素領域、30…液晶パネル、31…基板、32…透明基板、33…対向電極、34…TN型液晶、35…シール材、140…熱酸化ゲート絶縁層、200…チャネル領域、201…LDD領域、205…薄膜トランジスタ、208…ドレイン領域、209…ソース領域、210…窒化シリコン層、211…酸化シリコン層、220…電気光学基板、230…リア型プロジェクタ、231…光源、232…光学系、233…反射鏡、234…反射鏡、235…スクリーン。

Claims (13)

  1. トランジスタと、
    基板と、
    前記トランジスタの上方に設けられた遮光層と、
    前記トランジスタと前記遮光層との間に配置され、屈折率がnである第1絶縁層と、
    前記トランジスタと前記基板との間に配置された第2絶縁層と、を有し、
    前記トランジスタは、前記基板の第1の面に設けられたゲート電極と、ソース領域とドレイン領域とを備えた半導体層と、を含み、
    前記第1の面の法線方向から見た平面視において、前記ゲート電極と前記半導体層とが重なる、前記半導体層の部分をチャネル領域としたとき、
    前記チャネル領域と前記遮光層とを含む、前記第1の面に平行、かつ、前記ソース領域と前記ドレイン領域とを結ぶ方向と直角な方向である第1方向から見た断面において、
    前記チャネル領域の複数の端部の一つである、第1チャネル端部と、
    前記遮光層の複数の端部のうち、前記第1チャネル端部に近い側の端部である第1遮光端部と、の位置関係は、
    前記第1チャネル端部と前記第1遮光端部との間の距離であるLc1(nm)と、
    前記第1遮光端部から前記第2絶縁層へ下ろした垂線の長さであるt1(nm)と、を用いて、
    関係式、
    nt1 2/244 < Lc1
    を満たすように配置されていることを特徴とする電気光学基板。
  2. 請求項1に記載の電気光学基板において、
    さらに、前記チャネル領域と前記遮光層とを含み、前記第1の面に平行、かつ、前記第1方向と直角な方向である第2方向から見た断面において、
    前記チャネル領域の複数の端部の一つであり、前記第1チャネル端部と異なる端部である第2チャネル端部と、
    前記遮光層の複数の端部のうち、前記第2チャネル端部に近い側の端部である第2遮光端部と、の位置関係は、
    前記第2チャネル端部と前記第2遮光端部との間の距離であるLc2(nm)と、
    前記第2遮光端部から前記半導体層へ下ろした垂線の長さであるt2(nm)と、を用いて、
    関係式、
    nt2 2/244 < Lc2
    を満たすように配置されていることを特徴とする電気光学基板。
  3. 請求項2に記載の電気光学基板において、
    前記t 1 は、前記t 2 と同一の長さであることを特徴とする電気光学基板。
  4. 請求項1乃至3のいずれかに記載の電気光学基板において、
    前記第1絶縁層は、屈折率が同一の複数の層からなることを特徴とする電気光学基板。
  5. 請求項1乃至4のいずれかに記載の電気光学基板において、
    さらに、前記トランジスタは、LDD領域と、を含み、
    前記LDD領域、前記チャネル領域及び前記遮光層を含む、前記第1の面に平行、かつ、前記ソース領域と前記ドレイン領域とを結ぶ方向と直角な方向である第3方向から見た断面において、
    前記LDD領域の複数の端部のうち、前記チャネル領域と逆側に位置する端部である第1LDD端部と、
    前記遮光層の複数の端部のうち、前記第1LDD端部に近い側の端部である第3遮光端部と、の位置関係は、
    前記第1LDD端部と前記第3遮光端部との間の距離であるLl1(nm)と、
    前記第3遮光端部から前記第2絶縁層へ下ろした垂線の長さであるt3(nm)と、を用いて、
    関係式、
    nt3 2/244 < Ll1
    を満たすように配置されていることを特徴とする電気光学基板。
  6. 請求項5に記載の電気光学基板において、
    さらに、前記LDD領域と前記遮光層とを含み、前記第1の面に平行、かつ、前記第3方向と直角な方向である第4方向から見た断面において、
    前記LDD領域の複数の端部の一つであり、前記第1LDD端部と異なる端部である第2LDD端部と、
    前記遮光層の複数の端部のうち、前記第2LDD端部に近い側の端部である第4遮光端部と、の位置関係は、
    前記第2LDD端部と前記第4遮光端部との間の距離であるLl2(nm)と、
    前記第4遮光端部から前記半導体層へ下ろした垂線の長さであるt4(nm)と、を用いて、
    関係式、
    nt4 2/244 < Ll2
    を満たすように配置されていることを特徴とする電気光学基板。
  7. 請求項6に記載の電気光学基板において、
    前記t 3 は、前記t 4 と同一の長さであることを特徴とする電気光学基板。
  8. 請求項7に記載の電気光学基板において、
    前記t 1 は、前記t 3 と同一の長さであることを特徴とする電気光学基板。
  9. 請求項5乃至8のいずれかに記載の電気光学基板において、
    前記第1方向と前記第3方向と、は同一方向であることを特徴とする電気光学基板。
  10. トランジスタと、
    基板と、
    前記トランジスタの上方に設けられた遮光層と、
    前記トランジスタと前記遮光層との間に配置され、屈折率がnである第1絶縁層と、
    前記トランジスタと前記基板との間に配置された第2絶縁層と、を有し、
    前記トランジスタは、前記基板の第1の面に設けられたゲート電極と、ソース領域とドレイン領域とを備えた半導体層と、を含み、
    前記第1の面の法線方向から見た平面視において、前記ゲート電極と前記半導体層とが重なる、前記半導体層の部分をチャネル領域としたとき、
    前記チャネル領域と前記遮光層とを含む、前記第1の面に平行、かつ、前記ソース領域と前記ドレイン領域とを結ぶ方向と直角な方向である第1方向から見た断面において、
    前記チャネル領域の複数の端部の一つである第1チャネル端部と、
    前記遮光層の複数の端部のうち、前記第1チャネル端部に近い側の端部である第1遮光端部と、の位置関係は、
    前記第1遮光端部から前記第2絶縁層へ下ろした垂線の長さであるt1(nm)と、
    前記第1遮光端部から前記第2絶縁層へ下ろした垂線と、前記第1チャネル端部と、の間の最短距離であるXc1(nm)と、
    前記基板に入射される光の最短波長であるλ(nm)と、を用いて、
    関係式、
    nt1 2/0.61λ < ( t1 2 + Xc1 20.5
    を満たすように配置されていることを特徴とする電気光学基板。
  11. トランジスタ、基板、遮光層及び複数の絶縁層を有する電気光学基板の設計方法であって、
    前記トランジスタの上方に前記遮光層を配置し、
    前記トランジスタと前記遮光層との間に、屈折率がnである第1絶縁層を配置し、
    前記トランジスタと前記基板との間に、第2絶縁層を配置し、
    前記トランジスタは、前記基板の第1の面に設けられたゲート電極と、ソース領域とドレイン領域とを備えた半導体層と、を含み、
    前記第1の面の法線方向から見た平面視において、前記ゲート電極と前記半導体層とが重なる、前記半導体層の部分をチャネル領域としたとき、
    前記チャネル領域と前記遮光層とを含む、前記第1の面に平行、かつ、前記ソース領域と前記ドレイン領域とを結ぶ方向と直角な方向である第1方向から見た断面において、
    前記チャネル領域の複数の端部の一つである、第1チャネル端部と、
    前記遮光層の複数の端部のうち、前記第1チャネル端部に近い側の端部である第1遮光端部と、の位置関係
    前記第1チャネル端部と前記第1遮光端部との間の距離であるLc1(nm)と、
    前記第1遮光端部から前記第2絶縁層へ下ろした垂線の長さであるt1(nm)と、を用いて、
    関係式、
    nt1 2/244 < Lc1
    を満たすように設計されていることを特徴とする電気光学基板の設計方法。
  12. 請求項1乃至10のいずれかに記載の電気光学基板を含むことを特徴とする電気光学装置。
  13. 請求項12に記載の電気光学装置を含むことを特徴とする電子機器。
JP2008011212A 2007-02-13 2008-01-22 電気光学基板、電気光学装置、電気光学基板の設計方法、及び電子機器 Active JP5439722B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008011212A JP5439722B2 (ja) 2007-02-13 2008-01-22 電気光学基板、電気光学装置、電気光学基板の設計方法、及び電子機器
US12/026,100 US8130335B2 (en) 2007-02-13 2008-02-05 Electro-optic substrate, electro-optic device, method of designing the electro-optic substrate, and electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007031623 2007-02-13
JP2007031623 2007-02-13
JP2008011212A JP5439722B2 (ja) 2007-02-13 2008-01-22 電気光学基板、電気光学装置、電気光学基板の設計方法、及び電子機器

Publications (2)

Publication Number Publication Date
JP2008225451A JP2008225451A (ja) 2008-09-25
JP5439722B2 true JP5439722B2 (ja) 2014-03-12

Family

ID=39844084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008011212A Active JP5439722B2 (ja) 2007-02-13 2008-01-22 電気光学基板、電気光学装置、電気光学基板の設計方法、及び電子機器

Country Status (1)

Country Link
JP (1) JP5439722B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011186078A (ja) * 2010-03-05 2011-09-22 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005049639A (ja) * 2003-07-29 2005-02-24 Seiko Epson Corp 電気光学装置及び電子機器
JP4645022B2 (ja) * 2003-11-27 2011-03-09 日本電気株式会社 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置

Also Published As

Publication number Publication date
JP2008225451A (ja) 2008-09-25

Similar Documents

Publication Publication Date Title
JP6417847B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP6050379B2 (ja) 表示装置
TWI539608B (zh) Semiconductor device and display device
US8110832B2 (en) Electro-optical substrate, method for designing the same, electro-optical device, and electronic apparatus
JP6044358B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP2009122253A (ja) 電気光学装置及び電子機器
JP6999272B2 (ja) 表示装置
JP2019148683A (ja) 電気光学装置および電子機器
US8130335B2 (en) Electro-optic substrate, electro-optic device, method of designing the electro-optic substrate, and electronic device
JP5176814B2 (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP2009122256A (ja) 電気光学装置及び電子機器
JP2008216621A (ja) 電気光学装置及び電子機器
CN110226121B (zh) 显示装置和投影显示设备
TWI382237B (zh) 液晶顯示裝置及電子機器
WO2014054558A1 (ja) 半導体装置及び表示装置
US11754892B2 (en) Electro-optical device and electronic apparatus
JP6903425B2 (ja) 液晶表示装置
JP5439722B2 (ja) 電気光学基板、電気光学装置、電気光学基板の設計方法、及び電子機器
JP2008203711A (ja) アクティブマトリクス基板、電気光学装置及び電子機器
JP5374875B2 (ja) 電気光学基板、電気光学装置、電気光学基板の設計方法及び電子機器
JP2021092680A (ja) 電気光学装置および電子機器
US11624960B2 (en) Electro-optical device and electronic apparatus
US11221528B2 (en) Electro-optical device and electronic apparatus
JP4218795B2 (ja) 液晶表示装置
JP4760818B2 (ja) 電気光学基板、並びにこれを具備する電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Ref document number: 5439722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350