JP5431232B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5431232B2
JP5431232B2 JP2010083911A JP2010083911A JP5431232B2 JP 5431232 B2 JP5431232 B2 JP 5431232B2 JP 2010083911 A JP2010083911 A JP 2010083911A JP 2010083911 A JP2010083911 A JP 2010083911A JP 5431232 B2 JP5431232 B2 JP 5431232B2
Authority
JP
Japan
Prior art keywords
semiconductor element
protrusion
semiconductor device
support member
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010083911A
Other languages
Japanese (ja)
Other versions
JP2011216691A5 (en
JP2011216691A (en
Inventor
芳央 岡山
恭典 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2010083911A priority Critical patent/JP5431232B2/en
Priority to US12/980,023 priority patent/US8471289B2/en
Publication of JP2011216691A publication Critical patent/JP2011216691A/en
Publication of JP2011216691A5 publication Critical patent/JP2011216691A5/ja
Application granted granted Critical
Publication of JP5431232B2 publication Critical patent/JP5431232B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体素子が気密封止された半導体装置に関する。   The present invention relates to a semiconductor device in which a semiconductor element is hermetically sealed.

近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体装置のさらなる小型化が求められている。半導体装置が有する半導体素子を外部の熱や水分から保護する必要がある場合に、半導体素子を気密封止した構造を採用することにより、それらから保護できることが知られている。   In recent years, with the miniaturization and high functionality of electronic devices, there is a demand for further miniaturization of semiconductor devices used in electronic devices. When it is necessary to protect a semiconductor element included in a semiconductor device from external heat or moisture, it is known that a semiconductor element can be protected from the semiconductor element by adopting a hermetically sealed structure.

たとえば、特許文献１では、気密封止された半導体素子と、外部接続端子としてのはんだボールとが基板に形成されたビア配線により接続されたパッケージ構造が開示されている（特許文献１、図３参照）。   For example, Patent Document 1 discloses a package structure in which a hermetically sealed semiconductor element and a solder ball as an external connection terminal are connected by via wiring formed on a substrate (Patent Document 1, FIG. 3). reference).

特開２００４−２５５４８７号公報JP 2004-255487 A

従来のように、気密封止された半導体素子と外部接続端子との電気的な接続のため、基板にビア配線または電極の貫通孔を設けた構成では、基板に貫通孔を形成する工程が個々の半導体装置で必要となる。このため、半導体素子が気密封止された半導体装置の製造時間の増加、ひいては半導体素子が気密封止された半導体装置のコスト増の要因となっており、半導体装置の小型化の障害となっていた。   As in the prior art, in the configuration in which the via wiring or the through hole of the electrode is provided in the substrate for electrical connection between the hermetically sealed semiconductor element and the external connection terminal, the process of forming the through hole in the substrate is individually performed. This is necessary for semiconductor devices. For this reason, the manufacturing time of the semiconductor device in which the semiconductor element is hermetically sealed is increased, which in turn increases the cost of the semiconductor device in which the semiconductor element is hermetically sealed, which is an obstacle to miniaturization of the semiconductor device. It was.

本発明はこうした課題に鑑みてなされたものであり、その目的は、半導体素子が気密封止された半導体装置を小型化しつつ、製造コストを低減することのできる技術の提供にある。   The present invention has been made in view of such problems, and an object thereof is to provide a technique capable of reducing the manufacturing cost while reducing the size of a semiconductor device in which a semiconductor element is hermetically sealed.

本発明のある態様は、半導体装置である。当該半導体装置は、絶縁樹脂層と、絶縁樹脂層の一方の主表面に設けられた配線層と、配線層と一体的に形成され、配線層から絶縁樹脂層の側に突出している突起部と、突起部と電気的に接続された素子電極が形成されている半導体素子と、絶縁樹脂層の他方の主表面の上に設けられ、少なくとも前記半導体素子が露出するような開口部が設けられた支持部材と、開口部を塞ぐように、支持部材の上に設けられている封止部材と、を備えることを特徴とする。   One embodiment of the present invention is a semiconductor device. The semiconductor device includes an insulating resin layer, a wiring layer provided on one main surface of the insulating resin layer, a protrusion formed integrally with the wiring layer and protruding from the wiring layer to the insulating resin layer side. A semiconductor element on which an element electrode electrically connected to the protrusion is formed, and an opening provided on the other main surface of the insulating resin layer so as to expose at least the semiconductor element A support member and a sealing member provided on the support member so as to close the opening are provided.

この態様によれば、配線基板（素子搭載用基板）に電極用の貫通孔を形成することなく、配線層に一体的に形成された突起部を介して、気密封止された半導体素子と外部接続端子とを電気的に接続することができる。この結果、半導体素子が気密封止された半導体装置を小型化しつつ、製造コストを低減することができる。   According to this aspect, the semiconductor element hermetically sealed and the outside through the protrusions integrally formed in the wiring layer without forming the electrode through-hole in the wiring board (element mounting board). The connection terminal can be electrically connected. As a result, the manufacturing cost can be reduced while downsizing the semiconductor device in which the semiconductor element is hermetically sealed.

上記態様の半導体装置において、半導体素子が前記突起部の上に設けられていてもよい。突起部の頂部面の少なくとも一部が開口部の近傍の支持部材の下面と重畳していてもよい。支持部材は、絶縁樹脂層の主表面に対して傾斜した内壁面を有していてもよい。半導体素子はレーザ素子であり、封止部材は透光性を有していてもよい。さらに、レーザ素子から出射されたレーザ光が支持部材の内壁面または、当該内壁面に設けられた膜で反射して、封止部材を透過してもよい。   In the semiconductor device of the above aspect, a semiconductor element may be provided on the protrusion. At least a part of the top surface of the protrusion may overlap the lower surface of the support member in the vicinity of the opening. The support member may have an inner wall surface inclined with respect to the main surface of the insulating resin layer. The semiconductor element is a laser element, and the sealing member may be translucent. Furthermore, the laser beam emitted from the laser element may be reflected by the inner wall surface of the support member or a film provided on the inner wall surface and transmitted through the sealing member.

本発明によれば、半導体素子が気密封止された半導体装置を小型化しつつ、製造コストを低減することができる。   According to the present invention, it is possible to reduce the manufacturing cost while reducing the size of a semiconductor device in which a semiconductor element is hermetically sealed.

実施の形態１に係る半導体装置の概略構成を示す断面図である。1 is a cross-sectional view showing a schematic configuration of a semiconductor device according to a first embodiment. 実施の形態１に係る半導体装置の概略構成を示す平面図である。1 is a plan view showing a schematic configuration of a semiconductor device according to a first embodiment. 実施の形態１に係る半導体装置の製造方法を示す工程断面図である。FIG. 6 is a process cross-sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment. 実施の形態１に係る半導体装置の製造方法を示す工程断面図である。FIG. 6 is a process cross-sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment. 実施の形態１に係る半導体装置の製造方法を示す工程断面図である。FIG. 6 is a process cross-sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment. 実施の形態１に係る半導体装置の製造方法を示す工程断面図である。FIG. 6 is a process cross-sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment. 実施の形態１に係る半導体装置の製造方法を示す工程断面図である。FIG. 6 is a process cross-sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment. 実施の形態２に係る半導体装置の概略構成を示す断面図である。FIG. 6 is a cross-sectional view showing a schematic configuration of a semiconductor device according to a second embodiment. 実施の形態２に係る半導体装置の概略構成を示す平面図である。FIG. 6 is a plan view showing a schematic configuration of a semiconductor device according to a second embodiment. 実施の形態３に係る半導体装置の概略構成を示す断面図である。FIG. 6 is a cross-sectional view showing a schematic configuration of a semiconductor device according to a third embodiment. 実施の形態３に係る半導体装置の概略構成を示す平面図である。FIG. 6 is a plan view showing a schematic configuration of a semiconductor device according to a third embodiment.

以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

（実施の形態１）
図１は、実施の形態１に係る半導体装置１０の概略構成を示す断面図である。図２は、実施の形態１に係る半導体装置１０の概略構成を示す平面図である。図１は、図２のＡ−Ａ’線に沿った断面図である。なお、図２において、後述する封止部材６０が省略されている。半導体装置１０は、半導体素子４０が気密封止された構造を有する。以下、半導体装置１０の構成について詳述する。 (Embodiment 1)
FIG. 1 is a cross-sectional view showing a schematic configuration of a semiconductor device 10 according to the first embodiment. FIG. 2 is a plan view showing a schematic configuration of the semiconductor device 10 according to the first embodiment. 1 is a cross-sectional view taken along line AA ′ of FIG. In FIG. 2, a sealing member 60 described later is omitted. The semiconductor device 10 has a structure in which the semiconductor element 40 is hermetically sealed. Hereinafter, the configuration of the semiconductor device 10 will be described in detail.

絶縁樹脂層２０は絶縁性の樹脂からなり、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。   The insulating resin layer 20 is made of an insulating resin, and examples thereof include melamine derivatives such as BT resin, liquid crystal polymers, epoxy resins, PPE resins, polyimide resins, fluororesins, phenol resins, polyamide bismaleimides, and other thermosetting resins. Is done.

配線層３０は、絶縁樹脂層２０の半導体素子４０と反対側の主表面に所定パターンを有する導体層として設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成されている。圧延銅は、めっき処理等によって形成された銅からなる金属膜と比較すると、機械的強度の点において強く、再配線のための材料として優れている。   The wiring layer 30 is provided as a conductor layer having a predetermined pattern on the main surface of the insulating resin layer 20 opposite to the semiconductor element 40, and is formed of a conductive material, preferably a rolled metal, and further rolled copper. Rolled copper is stronger in mechanical strength than a metal film made of copper formed by plating or the like, and is excellent as a material for rewiring.

配線層３０の所定位置に絶縁樹脂層２０を貫通する突起部３２が突設されている。本実施の形態においては、配線層３０と突起部３２とは一体的に形成されており、それにより配線層３０と突起部３２との接続が確実になっている。突起部３２はその全体的な形状が、先端に近づくにつれて径が細くなっている。言い換えると、突起部３２の側面はテーパ状となっている。突起部３２の高さは、たとえば、２０〜２５μｍである。   A protrusion 32 that penetrates the insulating resin layer 20 is provided at a predetermined position of the wiring layer 30. In the present embodiment, the wiring layer 30 and the protruding portion 32 are formed integrally, so that the connection between the wiring layer 30 and the protruding portion 32 is ensured. The protrusion 32 has an overall shape that decreases in diameter as it approaches the tip. In other words, the side surface of the protrusion 32 is tapered. The height of the protrusion 32 is, for example, 20 to 25 μm.

なお、突起部３２には、電気的接続部材としての機能に加えて、後述する半導体素子４０を搭載可能な面積を有するマウント部分としての機能を有する突起部３２ａと、電気的接続部材としての機能を主に有する突起部３２ｂとがある。なお、突起部３２ａに半導体素子４０が搭載されている場合には、突起部３２ａが放熱性の高い金属で形成されているため、半導体装置１０の放熱性の向上を図ることができる。   In addition to the function as an electrical connection member, the projection 32 has a function as an electrical connection member and a projection 32a having a function as a mount portion having an area where a semiconductor element 40 described later can be mounted. And a protrusion 32b mainly having When the semiconductor element 40 is mounted on the protrusion 32a, the heat dissipation of the semiconductor device 10 can be improved because the protrusion 32a is formed of a metal with high heat dissipation.

配線層３０の絶縁樹脂層２０と反対側の主表面には、配線層３０の酸化などを防ぐための保護層７０が設けられている。保護層７０としては、ソルダーレジスト層などが挙げられる。保護層７０の所定の領域には開口部７２が形成されており、開口部７２によって配線層３０の一部が露出している。開口部７２内には外部接続電極としてのはんだボール８０が形成され、はんだボール８０と配線層３０とが電気的に接続されている。はんだボール８０を形成する位置、すなわち開口部７２の形成領域は、たとえば再配線（配線層３０）で引き回した先の端部である。   A protective layer 70 is provided on the main surface of the wiring layer 30 opposite to the insulating resin layer 20 to prevent the wiring layer 30 from being oxidized. Examples of the protective layer 70 include a solder resist layer. An opening 72 is formed in a predetermined region of the protective layer 70, and a part of the wiring layer 30 is exposed through the opening 72. Solder balls 80 as external connection electrodes are formed in the openings 72, and the solder balls 80 and the wiring layer 30 are electrically connected. A position where the solder ball 80 is formed, that is, a region where the opening 72 is formed is, for example, an end portion that is routed by rewiring (wiring layer 30).

以上説明した絶縁樹脂層２０、配線層３０および突起部３２により素子搭載用基板が形成されている。   The element mounting substrate is formed by the insulating resin layer 20, the wiring layer 30, and the protrusions 32 described above.

半導体素子４０は、突起部３２ａの上に接着剤を用いて接合されている。本実施の形態の半導体装置１０で用いられる半導体素子４０は、ＭＥＭＳ（Micro Electro Mechanical Systems）デバイス、レーザ素子、レーザ素子以外の光学素子などの真空封止あるいは密閉が必要なデバイス、または、有機デバイスなどの樹脂封止できないようなデバイスが挙げられる。なお、本願においては、ＭＥＭＳは半導体素子以外でも適用は可能である。   The semiconductor element 40 is bonded onto the protrusion 32a using an adhesive. The semiconductor element 40 used in the semiconductor device 10 of the present embodiment is a MEMS (Micro Electro Mechanical Systems) device, a laser element, a device that requires vacuum sealing or sealing such as an optical element other than the laser element, or an organic device. Examples of such devices that cannot be sealed with resin. In the present application, MEMS can be applied to other than semiconductor elements.

半導体素子４０の電極形成面には、突起部３２ａ、突起部３２ｂにそれぞれ対応する素子電極４２ａ、素子電極４２ｂが設けられている。素子電極４２ａと突起部３２ａとは、金線４４ａによりワイヤボンディング接続されている。また、素子電極４２ｂと突起部３２ｂとは、金線４４ｂによりワイヤボンディング接続されている。   The electrode formation surface of the semiconductor element 40 is provided with an element electrode 42a and an element electrode 42b corresponding to the protrusion 32a and the protrusion 32b, respectively. The element electrode 42a and the protrusion 32a are connected by wire bonding with a gold wire 44a. The element electrode 42b and the protrusion 32b are connected by wire bonding with a gold wire 44b.

支持部材５０は、絶縁樹脂層２０の半導体素子４０側の主表面上に設けられている。図２に示すように、支持部材５０の中央領域には、半導体素子４０が露出するような開口部５４が設けられている。本実施の形態では、図２に示す平面視において、支持部材５０の外形および開口部５４の外形はともに矩形状であるが、支持部材５０の外形および開口部５４の外形はこれに限られない。支持部材５０の材料は、気密性や形状保持性を有していれば特に限定されないが、たとえば、エポキシ樹脂などの樹脂材料や、Ｓｉ基板などの無機材料が挙げられる。なお、本実施の形態では、開口部５４に面した支持部材５０の内壁は、絶縁樹脂層２０の半導体素子４０側の主表面に対して垂直であるが、絶縁樹脂層２０の半導体素子４０側の主表面に対して傾いたテーパー状であってもよい。開口部５４に面した支持部材５０の内壁をテーパー状とすることにより、半導体素子４０の側面との間隔がより広くなるため、半導体素子４０を実装する際に支持部材５０の内壁が障害とならないため、半導体素子４０の実装を容易にすることができる。   The support member 50 is provided on the main surface of the insulating resin layer 20 on the semiconductor element 40 side. As shown in FIG. 2, an opening 54 is provided in the central region of the support member 50 so that the semiconductor element 40 is exposed. In the present embodiment, in the plan view shown in FIG. 2, the outer shape of the support member 50 and the outer shape of the opening 54 are both rectangular, but the outer shape of the support member 50 and the outer shape of the opening 54 are not limited thereto. . The material of the support member 50 is not particularly limited as long as it has airtightness and shape retention, and examples thereof include a resin material such as an epoxy resin and an inorganic material such as an Si substrate. In the present embodiment, the inner wall of the support member 50 facing the opening 54 is perpendicular to the main surface of the insulating resin layer 20 on the semiconductor element 40 side. It may be tapered with respect to the main surface. Since the inner wall of the support member 50 facing the opening 54 is tapered, the distance from the side surface of the semiconductor element 40 becomes wider, so that the inner wall of the support member 50 does not become an obstacle when the semiconductor element 40 is mounted. Therefore, mounting of the semiconductor element 40 can be facilitated.

封止部材６０は、支持部材５０に設けられた開口部５４を塞ぐように、支持部材５０の上に設けられている。一例として、封止部材６０の平面形状は、支持部材５０の外形と略同一であり、封止部材６０と支持部材５０との接触面において、封止部材６０と支持部材５０とが接着剤により接着されている。封止部材６０の材料は、気密性や形状保持性を有していれば特に限定されないが、たとえば、エポキシ樹脂などの樹脂材料や、ガラス基板、Ｓｉ基板などの無機材料、銅板などの金属材料が挙げられる。封止部材６０により、支持部材５０に設けられた開口部５４が気密封止されている。なお、半導体装置１０の外部と半導体素子４０との間で、可視光、赤外線、紫外線などを含む電磁波の伝搬の必要がなければ、封止部材６０は当該電磁波に対して透過性を有していなくてよい。   The sealing member 60 is provided on the support member 50 so as to close the opening 54 provided in the support member 50. As an example, the planar shape of the sealing member 60 is substantially the same as the outer shape of the support member 50, and the sealing member 60 and the support member 50 are made of adhesive on the contact surface between the sealing member 60 and the support member 50. It is glued. The material of the sealing member 60 is not particularly limited as long as it has airtightness and shape retention. For example, a resin material such as an epoxy resin, an inorganic material such as a glass substrate and a Si substrate, and a metal material such as a copper plate Is mentioned. The opening 54 provided in the support member 50 is hermetically sealed by the sealing member 60. If there is no need to propagate electromagnetic waves including visible light, infrared rays, ultraviolet rays, etc. between the outside of the semiconductor device 10 and the semiconductor element 40, the sealing member 60 is permeable to the electromagnetic waves. It is not necessary.

以上説明したように、本実施の形態の半導体装置１０では、支持部材５０に設けられた開口部５４に気密封止された状態で半導体素子４０が実装された構造が実現されている。本実施の形態では、配線層３０に一体的に形成された突起部３２を介して、気密封止された半導体素子４０と外部接続端子としてのはんだボール８０とが電気的に接続されている。このため、従来のように配線基板に貫通孔を形成するような高コストのプロセスが不要であり、半導体装置１０の小型化を図りつつ、製造コストを低減することができる。   As described above, in the semiconductor device 10 according to the present embodiment, the structure in which the semiconductor element 40 is mounted in an airtightly sealed state in the opening 54 provided in the support member 50 is realized. In the present embodiment, the hermetically sealed semiconductor element 40 and the solder ball 80 as an external connection terminal are electrically connected via a protrusion 32 formed integrally with the wiring layer 30. This eliminates the need for a high-cost process for forming a through hole in the wiring board as in the prior art, and reduces the manufacturing cost while reducing the size of the semiconductor device 10.

（半導体装置の製造方法）
実施の形態１に係る半導体装置の製造方法について図３乃至７を参照して説明する。 (Method for manufacturing semiconductor device)
A method of manufacturing the semiconductor device according to the first embodiment will be described with reference to FIGS.

まず、図３（Ａ）に示すように、図１に示したような突起部３２の高さと配線層３０の厚さとの和より少なくとも大きい厚さを有する金属板としての銅板２００を用意する。銅板２００の厚さは、たとえば１００μｍである。銅板２００としては圧延された銅からなる圧延金属が採用される。   First, as shown in FIG. 3A, a copper plate 200 is prepared as a metal plate having a thickness at least larger than the sum of the height of the protrusion 32 and the thickness of the wiring layer 30 as shown in FIG. The thickness of the copper plate 200 is, for example, 100 μm. As the copper plate 200, a rolled metal made of rolled copper is employed.

次に、図３（Ｂ）に示すように、スクライブラインＬによって囲まれた各区画において、図１に示した突起部３２の形成予定領域に対応したパターンに合わせてレジスト２１０をリソグラフィ法により選択的に形成する。具体的には、ラミネーター装置を用いて銅板２００に所定膜厚のレジスト膜を貼り付け、突起部３２のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板２００の上にレジスト２１０が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板２００の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。また、レジスト２１０を設けた面と反対側（図３（Ｂ）では下面側）の全面にはレジスト保護膜（図示せず）を形成して銅板２００を保護しておくことが望ましい。   Next, as shown in FIG. 3B, in each section surrounded by the scribe line L, a resist 210 is selected by a lithography method in accordance with the pattern corresponding to the region where the protrusion 32 shown in FIG. 1 is to be formed. Form. Specifically, a resist film having a predetermined film thickness is attached to the copper plate 200 using a laminator, exposed using a photomask having a pattern of the protrusions 32, and developed, whereby a resist is formed on the copper plate 200. 210 is selectively formed. In order to improve the adhesion to the resist, it is desirable to perform pretreatment such as polishing and cleaning on the surface of the copper plate 200 as needed before laminating the resist film. Further, it is desirable to protect the copper plate 200 by forming a resist protective film (not shown) on the entire surface opposite to the surface on which the resist 210 is provided (the lower surface side in FIG. 3B).

次に、図３（Ｃ）に示すように、レジスト２１０をマスクとして塩化第二鉄溶液などの薬液を用いたウェットエッチング処理を行うことにより、銅板２００の表面Ｓから突出する所定パターンの突起部３２を形成する。この際、突起部３２はその先端部に近づくにつれて径（寸法）が細くなるテーパ状の側面部を有するように形成される。   Next, as shown in FIG. 3C, a predetermined pattern of protrusions protruding from the surface S of the copper plate 200 by performing a wet etching process using a chemical such as a ferric chloride solution using the resist 210 as a mask. 32 is formed. At this time, the protruding portion 32 is formed to have a tapered side surface portion whose diameter (dimension) becomes narrower as it approaches the tip portion.

次に、図３（Ｄ）に示すように、レジスト２１０およびレジスト保護膜を剥離剤を用いて剥離する。以上説明した工程により、銅板２００に突起部３２が一体的に形成される。   Next, as illustrated in FIG. 3D, the resist 210 and the resist protective film are removed using a remover. Through the steps described above, the protrusion 32 is integrally formed on the copper plate 200.

次に、図４（Ａ）に示すように、ロールラミネータやホットプレス機を用いて、突起部３２が設けられた側の銅板２００の表面に絶縁樹脂層２０を積層する。絶縁樹脂層２０としては、たとえば、熱硬化性のエポキシ系接着樹脂フィルムが用いられる。積層される絶縁樹脂層２０の厚さは、突起部３２の頂部面を被覆するのに十分な厚みであればよい。後述する工程において、支持部材５０を接着するため、エポキシ系接着樹脂フィルムの積層時の温度は、エポキシ系接着樹脂フィルムが完全硬化しない温度（１００℃以下）が好ましい。   Next, as shown in FIG. 4A, the insulating resin layer 20 is laminated on the surface of the copper plate 200 on the side where the protrusions 32 are provided, using a roll laminator or a hot press machine. As the insulating resin layer 20, for example, a thermosetting epoxy-based adhesive resin film is used. The thickness of the insulating resin layer 20 to be laminated may be sufficient to cover the top surface of the protrusion 32. In the process described later, in order to adhere the support member 50, the temperature at the time of laminating the epoxy adhesive resin film is preferably a temperature at which the epoxy adhesive resin film is not completely cured (100 ° C. or less).

次に、図４（Ｂ）に示すように、Ｏ２プラズマエッチングや研磨処理を用いて、突起部３２の頂部面が露出し、かつ突起部３２の頂部面と絶縁樹脂層２０の上面が面一になるように絶縁樹脂層２０を薄膜化する。 Next, as shown in FIG. 4B, the top surface of the protrusion 32 is exposed and the top surface of the protrusion 32 and the top surface of the insulating resin layer 20 are surfaced using O 2 plasma etching or polishing treatment. The insulating resin layer 20 is thinned to be uniform.

次に、図５（Ａ）に示すように、開口部５４を有する支持部材５０を絶縁樹脂層２０の上に搭載し、加熱圧着（温度２００℃、圧力１ＭＰａ、５分間）により支持部材５０と絶縁樹脂層２０とを貼り合わせる。なお、絶縁樹脂層２０が硬化している場合には、支持部材５０と絶縁樹脂層２０とを接着剤により接合してもよい。   Next, as shown in FIG. 5A, a support member 50 having an opening 54 is mounted on the insulating resin layer 20, and the support member 50 is bonded to the support member 50 by thermocompression bonding (temperature 200 ° C., pressure 1 MPa, 5 minutes). The insulating resin layer 20 is bonded together. When the insulating resin layer 20 is cured, the support member 50 and the insulating resin layer 20 may be bonded with an adhesive.

次に、図５（Ｂ）に示すように、半導体素子４０を突起部３２ａに接着した後、半導体素子４０に設けられた素子電極４２ａと突起部３２ａとを金線４４ａを用いてワイヤボンディング接続する。また、半導体素子４０に設けられた素子電極４２ｂと突起部３２ｂとを金線４４ｂを用いてワイヤボンディング接続する。   Next, as shown in FIG. 5B, after the semiconductor element 40 is bonded to the protruding portion 32a, the element electrode 42a provided on the semiconductor element 40 and the protruding portion 32a are connected by wire bonding using a gold wire 44a. To do. Further, the element electrode 42b provided on the semiconductor element 40 and the protrusion 32b are connected by wire bonding using a gold wire 44b.

次に、図５（Ｃ）に示すように、支持部材５０に設けられた開口部を塞ぐように支持部材５０の上に封止部材６０を載せ、支持部材５０と封止部材６０とを接着する。   Next, as shown in FIG. 5C, the sealing member 60 is placed on the support member 50 so as to close the opening provided in the support member 50, and the support member 50 and the sealing member 60 are bonded together. To do.

次に、図６（Ａ）に示すように、塩化第二鉄溶液などの薬液を用いたウェットエッチング処理などにより、突起部３２が設けられた側と反対側の銅板２００の表面をエッチバックし銅板２００を薄膜化する。これにより、所定の厚さ（配線層３０の厚さ）に加工され、所定の突起部３２が一体的に設けられた銅板２００が形成される。本実施の形態の銅板２００の厚さは約２０μｍである。   Next, as shown in FIG. 6A, the surface of the copper plate 200 opposite to the side where the protrusions 32 are provided is etched back by wet etching using a chemical solution such as a ferric chloride solution. The copper plate 200 is thinned. Thereby, the copper plate 200 processed into a predetermined thickness (the thickness of the wiring layer 30) and provided with the predetermined protrusions 32 integrally is formed. The thickness of the copper plate 200 of the present embodiment is about 20 μm.

次に、図６（Ｂ）に示すように、リソグラフィ技術およびエッチング技術を用いて銅板２００を所定の配線パターンに加工することにより、配線層（再配線）３０を形成する。これにより、所定の厚さに加工され、所定の突起部３２が一体的に設けられた配線層３０が形成される。   Next, as shown in FIG. 6B, the wiring layer (rewiring) 30 is formed by processing the copper plate 200 into a predetermined wiring pattern using a lithography technique and an etching technique. As a result, the wiring layer 30 that is processed to a predetermined thickness and is provided with the predetermined protrusions 32 integrally is formed.

次に、図６（Ｃ）に示すように、配線層３０および露出した絶縁樹脂層２０の下面に保護層（フォトソルダーレジスト層）７０を積層した後、フォトリソグラフィ法により保護層７０の所定領域（はんだボール搭載領域）に開口部７２を設ける。保護層７０は配線層３０の保護膜として機能する。保護層７０にはエポキシ樹脂などが採用され、その膜厚は、たとえば、約３０μｍである。さらに、保護層７０の開口部７２にスクリーン印刷法によりはんだボール８０を搭載する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することではんだボール８０を形成する。   Next, as shown in FIG. 6C, after a protective layer (photo solder resist layer) 70 is laminated on the lower surface of the wiring layer 30 and the exposed insulating resin layer 20, a predetermined region of the protective layer 70 is formed by photolithography. An opening 72 is provided in the (solder ball mounting area). The protective layer 70 functions as a protective film for the wiring layer 30. An epoxy resin or the like is employed for the protective layer 70, and the film thickness thereof is, for example, about 30 μm. Further, the solder balls 80 are mounted on the openings 72 of the protective layer 70 by screen printing. Specifically, the solder ball 80 is formed by printing a solder paste made of a resin and a solder material in a paste form on a desired location using a screen mask and heating to a solder melting temperature.

次に、図７に示すように、スクライブラインＬに沿ってダイシング加工を行うことにより、半導体装置１０を個片化する。   Next, as shown in FIG. 7, the semiconductor device 10 is separated into pieces by performing a dicing process along the scribe line L.

以上の工程によれば、実施の形態１に係る半導体装置１０を製造することができる。上述した半導体装置１０の製造方法では、半導体素子４０が搭載される素子搭載用基板に貫通孔を形成するプロセスを採用することなく、半導体素子４０が気密封止された半導体装置１０を低コストで製造可能である。   According to the above process, the semiconductor device 10 according to the first embodiment can be manufactured. In the manufacturing method of the semiconductor device 10 described above, the semiconductor device 10 in which the semiconductor element 40 is hermetically sealed can be manufactured at low cost without adopting a process of forming a through hole in the element mounting substrate on which the semiconductor element 40 is mounted. It can be manufactured.

また、各半導体装置１０に対応した突起部３２および配線層３０の形成、封止部材６０による半導体素子４０の封止工程などを一括して行った後、半導体装置１０を個片化することにより、製造時間の短縮および製造コストの低減を図ることができる。   Further, after forming the protrusions 32 and the wiring layers 30 corresponding to the respective semiconductor devices 10 and sealing the semiconductor element 40 with the sealing member 60, the semiconductor devices 10 are separated into individual pieces. Therefore, it is possible to shorten the manufacturing time and the manufacturing cost.

なお、以上説明した半導体装置１０の製造方法では、突起部３２ａに半導体素子４０を搭載した後、封止部材６０による気密封止を行っているが、支持部材５０と封止部材６０とを予め接合した後、突起部３２ａに半導体素子４０が搭載された銅板２００を貼り合わせたプロセスフローも採用することができる。また、突起部３２ａに半導体素子４０を搭載した後で支持部材５０を銅板２００に貼り合わせてもよい。また、銅板２００をエッチバックして薄膜化する工程（図６（Ａ）参照）は、突起部３２を形成するためのレジスト２１０を除去する工程（図３（Ｄ））の後や、絶縁樹脂層２０を薄膜化する工程（図４（Ｂ））の後などに実施することも可能である。   In the method for manufacturing the semiconductor device 10 described above, after the semiconductor element 40 is mounted on the protrusion 32a, the sealing member 60 is hermetically sealed. However, the support member 50 and the sealing member 60 are preliminarily sealed. A process flow in which the copper plate 200 on which the semiconductor element 40 is mounted is bonded to the protrusion 32a after the bonding can be employed. Further, the support member 50 may be bonded to the copper plate 200 after the semiconductor element 40 is mounted on the protrusion 32a. In addition, the step of etching back the copper plate 200 (see FIG. 6A) is performed after the step of removing the resist 210 for forming the protrusions 32 (FIG. 3D) or an insulating resin. It can also be performed after the step of thinning the layer 20 (FIG. 4B).

（実施の形態２）
図８は、実施の形態２に係る半導体装置１０の概略構成を示す断面図である。図９は、実施の形態２に係る半導体装置１０の概略構成を示す平面図である。図８は、図９のＡ−Ａ’線に沿った断面図である。なお、図９において、後述する封止部材６０が省略されている。実施の形態２に係る半導体装置１０の基本的な構成は実施の形態１と同様である。以下の説明において、実施の形態１と同様な構成については適宜説明を省略する。 (Embodiment 2)
FIG. 8 is a cross-sectional view showing a schematic configuration of the semiconductor device 10 according to the second embodiment. FIG. 9 is a plan view showing a schematic configuration of the semiconductor device 10 according to the second embodiment. 8 is a cross-sectional view taken along line AA ′ of FIG. In FIG. 9, a sealing member 60 described later is omitted. The basic configuration of the semiconductor device 10 according to the second embodiment is the same as that of the first embodiment. In the following description, the description of the same configuration as in the first embodiment will be omitted as appropriate.

実施の形態１に係る半導体装置１０では、突起部３２の頂部面と支持部材５０の側壁との間において絶縁樹脂層２０が露出している。一方、実施の形態２に係る半導体装置１０では、突起部３２の頂部面の少なくとも一部が支持部材５０の下部に延在している。言い換えると、突起部３２の頂部面の一部と、支持部材５０の側壁近傍の下面の一部とが重畳している。これにより、絶縁樹脂層２０の上に支持部材５０を搭載したときに（図４（Ａ）参照）、突起部３２の頂部面に絶縁樹脂層２０の一部が染み出すことが抑制される。突起部３２の頂部面が絶縁樹脂層２０で被覆されることが抑制されるので、突起部３２に金線４４をワイヤボンディングした場合に突起部３２と金線４４との接続信頼性を向上させることができる。   In the semiconductor device 10 according to the first embodiment, the insulating resin layer 20 is exposed between the top surface of the protrusion 32 and the side wall of the support member 50. On the other hand, in the semiconductor device 10 according to the second embodiment, at least a part of the top surface of the protrusion 32 extends below the support member 50. In other words, a part of the top surface of the protrusion 32 and a part of the lower surface near the side wall of the support member 50 overlap each other. Thereby, when the support member 50 is mounted on the insulating resin layer 20 (see FIG. 4A), a part of the insulating resin layer 20 oozes out to the top surface of the protrusion 32. Since the top surface of the protrusion 32 is suppressed from being covered with the insulating resin layer 20, when the gold wire 44 is wire-bonded to the protrusion 32, the connection reliability between the protrusion 32 and the gold wire 44 is improved. be able to.

（実施の形態３）
図１０は、実施の形態３に係る半導体装置１０の概略構成を示す断面図である。図１１は、実施の形態３に係る半導体装置１０の概略構成を示す平面図である。図１０は、図１１のＡ−Ａ’線に沿った断面図である。なお、図１１において、後述する封止部材６０が省略されている。実施の形態３に係る半導体装置１０の基本的な構成は実施の形態１と同様である。以下の説明において、実施の形態１と同様な構成については適宜説明を省略する。 (Embodiment 3)
FIG. 10 is a cross-sectional view showing a schematic configuration of the semiconductor device 10 according to the third embodiment. FIG. 11 is a plan view showing a schematic configuration of the semiconductor device 10 according to the third embodiment. 10 is a cross-sectional view taken along line AA ′ of FIG. In addition, in FIG. 11, the sealing member 60 mentioned later is abbreviate | omitted. The basic configuration of the semiconductor device 10 according to the third embodiment is the same as that of the first embodiment. In the following description, the description of the same configuration as in the first embodiment will be omitted as appropriate.

本実施の形態の半導体装置１０は、半導体レーザ素子を備えた半導体レーザ装置である。半導体装置１０は、光ディスクシステムや光通信システムなどの光源として使用可能である。特に、約３８０ｎｍ〜約７８０ｎｍの可視光帯のレーザ光を出射する半導体レーザ素子を用いる場合には、ＣＤ用、ＤＶＤ用およびＢＤ用などの各種光ディスクの記録・再生用の光源として使用可能である。   The semiconductor device 10 of the present embodiment is a semiconductor laser device provided with a semiconductor laser element. The semiconductor device 10 can be used as a light source for an optical disc system or an optical communication system. In particular, when a semiconductor laser element that emits a laser beam in the visible light band of about 380 nm to about 780 nm is used, it can be used as a light source for recording / reproducing various optical disks such as CD, DVD, and BD. .

本実施の形態では、サブマウント１００がＡｕ−Ｓｎ半田からなる導電性接着層（図示せず）を介して突起部３２ａに接合されている。突起部３２ａの頂部面は、サブマウント１００よりも大きな平面積を有しており、サブマウント１００は、突起部３２ａの頂部面の領域内に載置されている。サブマウント１００の厚さは、たとえば、約２００μｍである。サブマウント１００の材料は、たとえば、ＳｉやＡｌＮ（窒化アルミニウム）などである。   In the present embodiment, the submount 100 is joined to the protrusion 32a via a conductive adhesive layer (not shown) made of Au—Sn solder. The top surface of the protrusion 32a has a larger area than the submount 100, and the submount 100 is placed in the region of the top surface of the protrusion 32a. The thickness of the submount 100 is, for example, about 200 μm. The material of the submount 100 is, for example, Si or AlN (aluminum nitride).

サブマウント１００の上面の所定領域には、パッド電極１０２が形成されている。パッド電極１０２と突起部３２ａの頂部面とが、金線１０４ａによりワイヤボンディング接続されている。   A pad electrode 102 is formed in a predetermined region on the upper surface of the submount 100. The pad electrode 102 and the top surface of the protrusion 32a are connected by wire bonding with a gold wire 104a.

半導体素子４０ａは、その上面が支持部材５０の上面よりも下方に位置した状態でパッド電極１０２の上に搭載されている。半導体素子４０ａは、周知の素子構造を有する窒化物系半導体レーザ素子である。半導体素子４０ａのｎ側電極（図示せず）と、サブマウント１００の上面に形成されたパッド電極１０２とが、導電性接着層（図示せず）を介して接合されている。これにより、半導体素子４０ａのｎ側電極が突起部３２ａに電気的に接続されている。また、半導体素子４０ａのｐ側電極と、突起部３２ｂの頂部面とが、金線１０４ｂによりワイヤボンディング接続されている。   The semiconductor element 40 a is mounted on the pad electrode 102 with its upper surface positioned below the upper surface of the support member 50. The semiconductor element 40a is a nitride semiconductor laser element having a known element structure. The n-side electrode (not shown) of the semiconductor element 40a and the pad electrode 102 formed on the upper surface of the submount 100 are joined via a conductive adhesive layer (not shown). Thereby, the n-side electrode of the semiconductor element 40a is electrically connected to the protrusion 32a. In addition, the p-side electrode of the semiconductor element 40a and the top surface of the protrusion 32b are connected by wire bonding with a gold wire 104b.

半導体素子４０ａは、互いに対向する光出射面４５ａおよび光反射面４５ｂを有する。光出射面４５ａは、後述する金属反射膜１１０の側に設けられている。光出射面４５ａおよび光反射面４５ｂは、半導体素子４０ａに形成されている一対の共振器端面に関し、それぞれの端面から出射されるレーザ光の光強度の大小関係により区別される。すなわち、端面から出射されるレーザ光の光強度が相対的に大きい方が光出射面４５ａであり、相対的に小さい方が光反射面４５ｂである。なお、半導体素子４０ａの光出射面４５ａは、サブマウント１００の金属反射膜１１０側の端面と同一面上に位置している。   The semiconductor element 40a has a light emitting surface 45a and a light reflecting surface 45b facing each other. The light emission surface 45a is provided on the metal reflection film 110 side described later. The light emitting surface 45a and the light reflecting surface 45b are distinguished from each other by the magnitude relationship between the light intensities of the laser beams emitted from the respective end surfaces with respect to the pair of resonator end surfaces formed in the semiconductor element 40a. That is, the light emitting surface 45a has a relatively large light intensity of the laser light emitted from the end surface, and the light reflecting surface 45b has a relatively small light intensity. The light emitting surface 45a of the semiconductor element 40a is located on the same plane as the end surface of the submount 100 on the metal reflective film 110 side.

また、サブマウント１００の上面の所定領域には他の半導体素子４０ｂが組み込まれている。本実施の形態では、半導体素子４０ｂは、モニタ用ＰＤ（フォトダイオード）である。半導体素子４０ｂは、受光面４６がサブマウント１００の上面側に露出するようにサブマウント１００に形成されている。半導体素子４０ｂの受光面４６は、半導体素子４０ａの光反射面４５ｂ側から出射したレーザ光を受光可能である。   Further, another semiconductor element 40 b is incorporated in a predetermined region on the upper surface of the submount 100. In the present embodiment, the semiconductor element 40b is a monitoring PD (photodiode). The semiconductor element 40 b is formed on the submount 100 such that the light receiving surface 46 is exposed on the upper surface side of the submount 100. The light receiving surface 46 of the semiconductor element 40b can receive laser light emitted from the light reflecting surface 45b side of the semiconductor element 40a.

半導体素子４０ｂは、ｐ型領域４８とｎ型領域４９とを有しており、サブマウント１００を貫通する導体１０６によって、ｎ型領域４９とサブマウント１００の下面側に位置する突起部３２ａの頂部面とが電気的に接続されている。すなわち、半導体素子４０ａのｎ側電極とともに、半導体素子４０ｂのｎ型領域４９が突起部３２ａと電気的に接続されている。また、半導体素子４０ｂのｐ型領域４８と、突起部３２ｃの頂部面とが金線１０４ｃによりワイヤボンディング接続されている。   The semiconductor element 40 b has a p-type region 48 and an n-type region 49, and the top of the n-type region 49 and the protrusion 32 a located on the lower surface side of the submount 100 by the conductor 106 that penetrates the submount 100. The surface is electrically connected. That is, the n-type region 49 of the semiconductor element 40b is electrically connected to the protrusion 32a together with the n-side electrode of the semiconductor element 40a. Further, the p-type region 48 of the semiconductor element 40b and the top surface of the protrusion 32c are connected by wire bonding with a gold wire 104c.

本実施の形態の支持部材５０は、（１００）面に対して約９．７°傾斜した主表面（上面）を有するＳｉ（１００）基板で形成されている。本実施の形態では、Ｓｉ（１００）基板にＴＭＡＨ（水酸化テトラメチルアンモニウム水溶液）による異方性エッチングを施すことにより、Ｓｉ（１１１）面からなる４つの内側面５２ａ、５２ｂ、５２ｃおよび５２ｄが形成されている。言い換えると、支持部材５０には、内側面５２ａ、５２ｂ、５２ｃおよび５２ｄで囲まれた開口部５４が形成されている。内側面５２ａおよび内側面５２ｂは、半導体素子４０ａの共振器方向に半導体素子４０ａを挟んで互いに対向している。また、内側面５２ｃおよび内側面５２ｄは、半導体素子４０ａの幅方向（共振器方向に直交する方向）に互いに対向している。絶縁樹脂層２０の主表面に対する内側面５２ａの傾斜角度αは略４５°である。絶縁樹脂層２０の主表面に対する内側面５２ｂの傾斜角度βは略６４．４°である。また、絶縁樹脂層２０の主表面に対する内側面５２ｃおよび内側面５２ｄの傾斜角度は、それぞれ略５４．７である。   The support member 50 of the present embodiment is formed of a Si (100) substrate having a main surface (upper surface) inclined by about 9.7 ° with respect to the (100) plane. In the present embodiment, anisotropic etching using TMAH (tetramethylammonium hydroxide aqueous solution) is performed on the Si (100) substrate, so that the four inner side surfaces 52a, 52b, 52c and 52d made of the Si (111) surface are formed. Is formed. In other words, the support member 50 is formed with an opening 54 surrounded by the inner side surfaces 52a, 52b, 52c and 52d. The inner side surface 52a and the inner side surface 52b face each other across the semiconductor element 40a in the resonator direction of the semiconductor element 40a. Further, the inner side surface 52c and the inner side surface 52d face each other in the width direction of the semiconductor element 40a (direction perpendicular to the resonator direction). The inclination angle α of the inner side surface 52a with respect to the main surface of the insulating resin layer 20 is approximately 45 °. The inclination angle β of the inner side surface 52b with respect to the main surface of the insulating resin layer 20 is approximately 64.4 °. Further, the inclination angle of the inner side surface 52c and the inner side surface 52d with respect to the main surface of the insulating resin layer 20 is approximately 54.7, respectively.

本実施の形態では、図１１に示すように、内側面５２ａの略中央領域において、内側面５２ａの表面上に、約１００ｎｍ以上約５００ｎｍ以下の厚みを有する金属反射膜１１０が形成されている。金属反射膜１１０は、ＡｇやＡｌなどの反射率の高い材料で形成される。金属反射膜１１０は、蒸着法やスパッタ法で成膜することができる。   In the present embodiment, as shown in FIG. 11, a metal reflection film 110 having a thickness of about 100 nm or more and about 500 nm or less is formed on the surface of the inner side surface 52a in a substantially central region of the inner side surface 52a. The metal reflective film 110 is formed of a material having high reflectivity such as Ag or Al. The metal reflective film 110 can be formed by vapor deposition or sputtering.

封止部材６０は、支持部材５０に設けられた開口部５４を塞ぐように支持部材５０の上に設置されている。これにより、半導体素子４０ａおよび半導体素子４０ｂが載置された空間が気密封止されている。本実施の形態では、封止部材６０は透光性を有する。具体的には、封止部材６０は、約５００μｍの厚みを有する硼珪酸ガラス（硬質ガラス）からなる板状（平板状）の封止ガラスで形成されている。封止部材６０の平面形状は、支持部材５０の外形と略同一である。   The sealing member 60 is installed on the support member 50 so as to close the opening 54 provided in the support member 50. Thereby, the space in which the semiconductor element 40a and the semiconductor element 40b are placed is hermetically sealed. In the present embodiment, the sealing member 60 has translucency. Specifically, the sealing member 60 is formed of a plate-like (flat plate) sealing glass made of borosilicate glass (hard glass) having a thickness of about 500 μm. The planar shape of the sealing member 60 is substantially the same as the outer shape of the support member 50.

本実施の形態の半導体装置１０では、半導体素子４０ａの光出射面４５ａから出射されたレーザ光が、支持部材５０の内側面５２ａに設置された金属反射膜１１０によって上方に反射される。金属反射膜１１０で反射したレーザ光は、封止部材６０を透過して外部に出射される。   In the semiconductor device 10 of the present embodiment, the laser light emitted from the light emitting surface 45a of the semiconductor element 40a is reflected upward by the metal reflective film 110 installed on the inner side surface 52a of the support member 50. The laser light reflected by the metal reflection film 110 passes through the sealing member 60 and is emitted to the outside.

本実施の形態の半導体装置１０によれば、半導体レーザ素子が気密封止された半導体レーザ装置が実現される。本実施の形態では、配線層３０に一体的に形成された突起部３２を介して、気密封止された半導体素子４０ａおよび半導体素子４０ｂと外部接続端子としてのはんだボール８０とが電気的に接続されている。このため、従来のように配線基板に貫通孔を形成するような高コストのプロセスが不要であり、半導体装置１０（半導体レーザ装置）の小型化を図りつつ、製造コストを低減することができる。   According to the semiconductor device 10 of the present embodiment, a semiconductor laser device in which the semiconductor laser element is hermetically sealed is realized. In the present embodiment, the hermetically sealed semiconductor element 40 a and the semiconductor element 40 b are electrically connected to the solder ball 80 as an external connection terminal through the protrusion 32 formed integrally with the wiring layer 30. Has been. This eliminates the need for a high-cost process for forming a through-hole in the wiring board as in the prior art, and reduces the manufacturing cost while reducing the size of the semiconductor device 10 (semiconductor laser device).

本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。   The present invention is not limited to the above-described embodiments, and various modifications such as design changes can be added based on the knowledge of those skilled in the art. The form can also be included in the scope of the present invention.

たとえば、上述の実施の形態１、２では、半導体素子４０に設けられた素子電極４２と突起部３２とがワイヤボンディング接続されているが、半導体素子４０の電極形成面をフェイスダウンし、素子電極４２と突起部３２とをフリップチップ接続してもよい。   For example, in the first and second embodiments described above, the element electrode 42 provided on the semiconductor element 40 and the protrusion 32 are connected by wire bonding, but the electrode formation surface of the semiconductor element 40 is face-downed, and the element electrode 42 and the protrusion 32 may be flip-chip connected.

１０ 半導体装置、２０ 絶縁樹脂層、３０ 配線層、３２ 突起部、４０ 半導体素子、５０ 支持部材、６０ 封止部材 DESCRIPTION OF SYMBOLS 10 Semiconductor device, 20 Insulating resin layer, 30 Wiring layer, 32 Protrusion part, 40 Semiconductor element, 50 Support member, 60 Sealing member

Claims (1)

絶縁樹脂層と、
前記絶縁樹脂層の一方の主表面に設けられた配線層と、
前記配線層と一体的に形成され、前記配線層から前記絶縁樹脂層の側に突出している突起部と、
前記突起部と電気的に接続された素子電極が形成されている半導体素子と、
前記絶縁樹脂層の他方の主表面の上に設けられ、少なくとも前記半導体素子が露出するような開口部が設けられた支持部材と、
前記支持部材の上に設けられた封止部材と、
を備え、
前記突起部の頂部面の少なくとも一部が、前記開口部の近傍の前記支持部材の下面と重畳しており、
前記支持部材の内壁と半導体素子の側面との間に、間隔が設けられており、前記開口部内の空間が前記封止部材によって気密封止されていることを特徴とする半導体装置。 An insulating resin layer;
A wiring layer provided on one main surface of the insulating resin layer;
A protrusion formed integrally with the wiring layer and protruding from the wiring layer toward the insulating resin layer;
A semiconductor element in which an element electrode electrically connected to the protrusion is formed;
A support member provided on the other main surface of the insulating resin layer and provided with an opening that exposes at least the semiconductor element;
A sealing member provided on the support member;
With
At least a portion of the top surface of the protrusion overlaps the lower surface of the support member in the vicinity of the opening;
A semiconductor device, wherein an interval is provided between an inner wall of the support member and a side surface of the semiconductor element, and a space in the opening is hermetically sealed by the sealing member.
JP2010083911A 2009-12-28 2010-03-31 Semiconductor device Expired - Fee Related JP5431232B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010083911A JP5431232B2 (en) 2010-03-31 2010-03-31 Semiconductor device
US12/980,023 US8471289B2 (en) 2009-12-28 2010-12-28 Semiconductor laser device, optical pickup device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010083911A JP5431232B2 (en) 2010-03-31 2010-03-31 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2011216691A JP2011216691A (en) 2011-10-27
JP2011216691A5 JP2011216691A5 (en) 2013-03-21
JP5431232B2 true JP5431232B2 (en) 2014-03-05

Family

ID=44946131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010083911A Expired - Fee Related JP5431232B2 (en) 2009-12-28 2010-03-31 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5431232B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5551135B2 (en) 2011-09-30 2014-07-16 京セラドキュメントソリューションズ株式会社 Post-processing equipment
JP2014027179A (en) * 2012-07-27 2014-02-06 Harison Toshiba Lighting Corp Light-emitting device, method of manufacturing the same, and package member

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4020624B2 (en) * 2001-11-08 2007-12-12 三洋電機株式会社 Manufacturing method of semiconductor device
JP3782406B2 (en) * 2003-07-01 2006-06-07 松下電器産業株式会社 Solid-state imaging device and manufacturing method thereof
JP3993862B2 (en) * 2003-10-10 2007-10-17 松下電器産業株式会社 Optical device and manufacturing method thereof
JP2006351568A (en) * 2005-06-13 2006-12-28 Sumitomo Metal Electronics Devices Inc Method of manufacturing light emitting device mounting package
JP4783718B2 (en) * 2006-11-27 2011-09-28 新光電気工業株式会社 Lighting device
JP5013905B2 (en) * 2007-02-28 2012-08-29 スタンレー電気株式会社 Semiconductor light emitting device
JP5061010B2 (en) * 2008-03-31 2012-10-31 三洋電機株式会社 Semiconductor module
JP5484694B2 (en) * 2008-07-31 2014-05-07 三洋電機株式会社 Semiconductor module and portable device equipped with semiconductor module
JP2011165737A (en) * 2010-02-05 2011-08-25 Denki Kagaku Kogyo Kk Light-emitting element carrying board and method for manufacturing the same

Also Published As

Publication number Publication date
JP2011216691A (en) 2011-10-27

Similar Documents

Publication Publication Date Title
US8471289B2 (en) Semiconductor laser device, optical pickup device and semiconductor device
US7078804B2 (en) Micro-electro-mechanical system (MEMS) package with side sealing member and method of manufacturing the same
JP4301075B2 (en) Light emitting diode package and light emitting device using the same
JP2008092417A (en) Semiconductor imaging element, its manufacturing method, semiconductor imaging apparatus, and semiconductor imaging module
JP2005094021A (en) Surface emitting laser package with integrated optical element and alignment post
KR100795922B1 (en) Image pickup device and method of manufacturing image pickup device
JP2006251782A (en) Optical modulator module package using flip-chip mounting technology
JP2011138953A (en) Semiconductor laser device and optical pickup device
KR100616680B1 (en) Light emitting diode package and method for manufacturing the same
JP2005203782A (en) Micro optical bench structure and its manufacturing method
JP2019512165A (en) Connection carrier, optoelectronic component, and method of manufacturing connection carrier or optoelectronic component
JP5010366B2 (en) Light emitting device
JP5431232B2 (en) Semiconductor device
KR20130051206A (en) Light emitting module
JP5010199B2 (en) Light emitting device
JP3440679B2 (en) Semiconductor device
US20220317391A1 (en) Bonded structure and method for manufacturing a bonded structure
JP5554900B2 (en) Chip mounting method
JP5192847B2 (en) Light emitting device
JP5102605B2 (en) Light emitting device and manufacturing method thereof
JP2009130293A (en) Mounting method
JP5351620B2 (en) Light emitting device
JP2010009633A (en) Optical module and optical pickup apparatus
JP2005285886A (en) Optical semiconductor package and manufacturing method therefor
JP7189994B2 (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5431232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees