JP5429848B2 - 有機電界効果トランジスタ - Google Patents
有機電界効果トランジスタ Download PDFInfo
- Publication number
- JP5429848B2 JP5429848B2 JP2008321975A JP2008321975A JP5429848B2 JP 5429848 B2 JP5429848 B2 JP 5429848B2 JP 2008321975 A JP2008321975 A JP 2008321975A JP 2008321975 A JP2008321975 A JP 2008321975A JP 5429848 B2 JP5429848 B2 JP 5429848B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- organic semiconductor
- source electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
発明者は、トップコンタクト構造(TC)とボトムコンタクト構造(BC)の両構造に固有の欠点を克服するため、そして、局所的に有機物半導体層の面内配向を制御するために特許文献4に示す発明を提案している。
当該発明では、絶縁層にソース電極及びドレイン電極(S/D)を埋め込むことを特徴とするボトムコンタクト型構造体を提供している。そのボトムコンタクト型構造体を採用することにより、OFETはBCおよびTCの両構造において、より高い移動度とより低いしきい電圧といった優れたデバイス特性を示している(非特許文献1を参照)。
この発明では、滑らかで平坦化された構造や絶縁層の凹部折れ曲がり線に起因する。滑らかなS/D電極と絶縁層の間の平坦性は、その領域での有機物半導体の成長を大いに改善する。凹部折れ曲がり線は有機結晶の選択成長(グラフォエピタキシー:graphoepitaxy)に導く。言い換えると、これらはソース電極から有機物半導体層への電荷注入能力を高め、伝導チャネルの電荷輸送を改善する。
しかしながら、ボトムゲート構造を有するボトムコンタクト型のOFETでは、超薄膜絶縁層(典型的な厚さは10nm以下)の中へS/D電極を埋め込むことはほとんど不可能である。
自己組織化単分子層のような超薄膜ゲート絶縁層(非特許文献2を参照)と大きなゲート容量を有しており、それ故、低い動作電圧を得ることが可能である。さらに、 トップゲート構造はSi FETのような成熟した無機FETに広く用いられている。それゆえ、その高性能OFETの実現は強く望まれるところである。
発明1の有機電界効果トランジスタは、基板上にソース電極とドレイン電極が設けられ、これら基板、ソース電極及びドレイン電極の上に有機半導体層が設けられてなり、さらにこの有機半導体層の上にゲート絶縁膜とゲート電極が形成された有機電界効果トランジスタであって、ソース電極及びドレイン電極が基板に埋め込まれてなると共に、
前記基板には前記ソース電極及びドレイン電極のそれぞれの設置個所に凹所が形成され、当該凹所内に前記ソース電極及びドレイン電極が設置されてなり、前記凹所の両側壁が上部に向かうほど開くように底面に対して傾斜させてあり、 前記凹所の両側壁に形成された傾斜面と、前記ソース電極及びドレイン電極の側壁との間に形成された領域を含んで前記有機半導体層が設けられてなることを特徴とする。
具体的には、S/D電極が絶縁層に埋め込まれたボトムゲート・ボトムコンタクト型OFETと比較して、S/D電極が基板に埋め込まれたトップゲート構造・ボトムコンタクトアーキテクチャーの場合、絶縁層として超薄膜ゲート絶縁層を用いることができる。これにより、超薄膜ゲート絶縁層の利点を全て活用することができる利点がある。
さらに、通常のトップゲート・ボトムコンタクト型OFETと比較して、構造化された基板上における有機半導体の成長が、凹部の傾斜面の存在、並びに埋め込まれたS/D電極と基板のトップ表面との同一平面性により、改善される。このようにして、ソースから有機半導体へのキャリヤ注入が改善され、有機半導体とゲート絶縁層との間の界面におけるトラップ密度が減少するという利点がある。
これら構成部分の材質や形状につては前記引用文献のみならず、各種の公知資料により各種のものが使用可能であることが明らかにされている。
従って、本願発明の趣旨に基づけば、以下に示す実施例を公知例に基づき改変するのは容易になしうることであり、それらも本発明の範疇に含まれるものである。
基板は、ソース電極、ドレイン電極、有機半導体層、ゲート絶縁膜、ゲート電極を形成する下地となるものであって、限定されるわけではないが、例えばシリコン、ガラス、プラスチックフィルムを好適に用いることができる。
ソース電極は、ドレイン電極との間に電界を印加し、有機半導体層にキャリアを注入することができるものであり、ドレイン電極は、ソース電極との間に電界を印加し、有機半導体層からキャリアを流れ込ませることができるものである。ソース電極、ドレイン電極は、構成において同じものを採用することができ、導電性を有する限りにおいて限定されるわけではないが、Au、Pt、Al、Cu、Cr又はこれらを複数積層させたものを好適に用いることができる。なお、ソース電極、ドレイン電極の厚さとしては、限定されるわけではないが、例えば1nm以上1μm以下の範囲内にあることが望ましく、より望ましくは10nm以上100nm以下の範囲内である。
有機半導体層は、ゲート電極により印加される電圧によりソース電極とドレイン電極との間に流れる電流を調整する機能を有する層であって、限定されるわけではないが、例えばペンタセンやC60、フタロシアニン等の低分子やP3HT、MEH−PPV等の高分子を好適に用いることができる。なお、本実施形態に係る有機半導体層は、ソース電極、ドレイン電極、更には基板上のソース電極とドレイン電極の間の領域を覆うように形成されている。
ゲート絶縁層は有機半導体層の上に形成される。ゲート絶縁層は、形成される有機半導体層とゲート電極とを絶縁する機能を有する膜であって、絶縁性を有する限りにおいて限定されるわけではないが、例えば、超薄膜自己組織化絶縁性単分子層、SiO2、SiNx、Al2O3、Ta2O5、BaxSr1−xTiO3(BST)等の無機絶縁物、又はPVA、PVP、PMMA等の有機絶縁物を好適に用いることができる。
ゲート電極は、電圧を印加することで有機半導体層にキャリアを誘起させることができるものであって、導電性を有する限りにおいて限定されるわけではないが、例えばAu、Pt、Al、Cu、Cr又はこれらを複数積層させたものを好適に用いることができる。またゲート電極の厚さとしては、限定されるわけではないが、例えば1nm以上1μm以下の範囲内にあることが望ましく、より望ましくは10nm以上100nm以下の範囲内である。
なお、ソース電極とドレイン電極は、ゲート絶縁膜を介してゲート電極と重畳するように形成されている。このようにすることで、ソース電極とドレイン電極の間のチャネル領域全体にゲート電極を対応させることができ、有機半導体層におけるキャリアの誘起を確実に行わせることができる。
そして、この両電極を設置する基板上の凹部の間隔(内内間隔)は、チャネルの長さに相当する。この長さは数ナノメートルまで縮小することができる。
図1において、基板(1)、ゲート絶縁膜(2)、ゲート電極(3)、有機物半導体(4)、ソース電極(5)、ドレイン電極(6)を表している。また、前記基板(1)に形成された溝状の凹部(9)(10)は、前記ソース電極(5)と前記ドレイン電極(6)を埋め込む為のものである。
前記ゲート電極(3)の構造は、ゲート電極(3)とソース電極(5)の間の寄生容量、ならびにゲート電極(3)とドレイン電極(6)の間の寄生容量を減少させる。
前記凹部(9)(10)の左右側壁(9a)(9b)(10a)(10b)は、上方ほど間隔が開くように、その底面に対して傾斜させてある。
以下に前記基板(1)に両電極(5)(6)を埋め込む方法を詳しく説明する。(図2参照)
<Step1>
クリーンな基板(1)を準備する(図2a)。
本実施例では、厚さ500μmのシリコン(001)基板を、(アセトン+メタノール)超音波洗浄法にて清浄化して使用した。
<Step2>
従来のリソグラフィを使用して基板(1)上のフォトレジストにパターニングする(図2b)。
リソグラフ装置に前記基板(1)を装着し、その表面に凹部(9)(10)に相当する箇所を解放するパターンにてフォトレジスト層(20)を形成する。
実施例としては、ソース/ドレイン電極(9)(10)を形成するために、10μmチャネル長のフォトマスクを用いてフォトレジストにパターニングした。
<Step3>
フォトレジスト層(20)によって保護されていない基板(1)上の領域の一部分をエッチングする(図2c)。
エッチング法としてはドライエッチング(反応性イオンエッチング法)を使用し、凹部(9)(10)に相当する箇所の深さが30nmとなるまでエッチング処理して、凹部(9)(10)を基板(1)の表面に形成した。
基板に凹部を形成する方法としては、限定されるわけではないが、例えば基板が無機絶縁物の場合には化学エッチング法、反応性イオンエッチング法を、有機絶縁物の場合は精密な鋳型を用いて半溶融状態の絶縁膜に型押しを行うことで凹部形成と同時にテーパーを形成させることができるモールディング法を好適に用いることができる。なお、無機絶縁物に対する化学エッチングによる処理は、等方的なエッチング作用を利用して自発的になだらかなテーパーを形成することができるためより望ましい。エッチング処理については周知の方法を採用することができ、限定されるわけではない。
<Step4>
前記凹部(9)(10)およびフォトレジスト層(20)上にS/D電極を構成する導電材料を付着させる(図2d)。
当該導電材料は、金/クロムを用い、真空蒸着方法で、前記凹部(9)(10)およびフォトレジスト層(20)上に付着させた。
また、限定されるわけではないが、本手段において、ソース電極及びドレイン電極の高さと基板の高さをほぼ同じにすることが望ましい。これにより有機半導体層の平坦性を確保し、注入障壁や接触抵抗を低減させることができる。ここで「ほぼ同じ」とは、完全に同じであることを含むのはもちろんであるが、誤差範囲までも含む概念である。
<Step5>
フォトレジスト層(20)とその上に付着した導電材料を取り除き、基板(1)を洗浄する(図2e)。
フォトレジスト層(20)は、NMP溶液にして除去し、その後アセトン+メタノール液を用いて超音波洗浄法で基板(1)の表面を洗浄した。
<Step6>
基板(1)に有機物半導体層(4)を形成する(図2f)。
真空蒸着法により、ペンタンセンからなる厚さ40nmの有機物半導体層(4)を形成した。
有機半導体層を形成する方法としては、限定されるわけではないが、例えば真空蒸着法、分子線蒸着法、インクジェット法、スピンコート法を用いることができる。
<Step7>
前記有機物半導体層(4)と基板(1)の表面とに絶縁層(2)を形成する(図2g)。
スパッタ蒸着法により、SiO2からなる厚さ50nmの絶縁層(2)を形成した。
ゲート絶縁膜の形成も、ゲート絶縁膜を形成できる限り限定されず、例えばゲート絶縁膜が無機絶縁物である場合はスパッタリング法、有機絶縁物である場合はスピンコート法を好適に用いることができる。
<Step8>
前記絶縁層(2)上にゲート電極(3)を形成する(図2h)。
真空蒸着法により、アルミニウムからなる厚さ30nmのゲート電極(3)を形成した。
ゲート電極の形成は、ゲート電極を形成できる限り限定されるわけではないが、例えば真空蒸着法、スパッタリング法を好適に用いることができる。
(2) ゲート絶縁膜(絶縁層)
(3) ゲート電極
(4) 有機物半導体層
(5) ソース電極
(6) ドレイン電極
(9)(10) 溝状の凹部
(9a)(9b)(10a)(10b) 左右側壁
(20) フォトレジスト層
Claims (1)
- 基板上にソース電極とドレイン電極が設けられ、これら基板、ソース電極及びドレイン電極の上に有機半導体層が設けられてなり、さらにこの有機半導体層の上にゲート絶縁膜とゲート電極が形成された有機電界効果トランジスタであって、
前記ソース電極及びドレイン電極が基板に埋め込まれてなると共に、
前記基板には前記ソース電極及びドレイン電極のそれぞれの設置個所に凹所が形成され、当該凹所内に前記ソース電極及びドレイン電極が設置されてなり、前記凹所の両側壁が上部に向かうほど開くように底面に対して傾斜させてあり、
前記凹所の両側壁に形成された傾斜面と、前記ソース電極及びドレイン電極の側壁との間に形成された領域を含んで前記有機半導体層が設けられてなることを特徴とする有機電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008321975A JP5429848B2 (ja) | 2008-12-18 | 2008-12-18 | 有機電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008321975A JP5429848B2 (ja) | 2008-12-18 | 2008-12-18 | 有機電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010147210A JP2010147210A (ja) | 2010-07-01 |
JP5429848B2 true JP5429848B2 (ja) | 2014-02-26 |
Family
ID=42567327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008321975A Expired - Fee Related JP5429848B2 (ja) | 2008-12-18 | 2008-12-18 | 有機電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5429848B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6930322B1 (en) * | 2004-03-26 | 2005-08-16 | Matsushita Electric Industrial Co., Ltd. | Combination insulator and organic semiconductor formed from self-assembling block co-polymers |
KR100647695B1 (ko) * | 2005-05-27 | 2006-11-23 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치 |
-
2008
- 2008-12-18 JP JP2008321975A patent/JP5429848B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010147210A (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7485576B2 (en) | Method of forming conductive pattern, thin film transistor, and method of manufacturing the same | |
WO2005091376A1 (ja) | 有機縦形トランジスタおよびその製造方法 | |
JP2005086147A (ja) | 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法 | |
TWI514570B (zh) | 場效電晶體,其製造方法及使用其等之電子裝置 | |
JP2008258608A (ja) | 両極性トランジスタ設計 | |
TWI677104B (zh) | 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置 | |
US20100078639A1 (en) | Thin film semiconductor device fabrication method and thin film semiconductor device | |
JP4730275B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
JP2008205284A (ja) | 有機電界効果トランジスタおよびその製造方法 | |
JP2008193039A (ja) | 低電圧有機薄膜トランジスタ及びその製造方法 | |
US20160072086A1 (en) | Thin film transistor, transistor array, method of manufacturing thin film transistor, and method of manufacturing transistor array | |
JP4569207B2 (ja) | 電界効果型トランジスタの製造方法 | |
JP5326100B2 (ja) | 有機薄膜トランジスタ及びその製造方法。 | |
JP5429848B2 (ja) | 有機電界効果トランジスタ | |
US7821068B2 (en) | Device and process involving pinhole undercut area | |
KR100788758B1 (ko) | 저전압 유기 박막 트랜지스터 및 그 제조 방법 | |
WO2007119442A1 (ja) | 電荷移動度が改善された有機トランジスタ及びその製造方法 | |
KR100602259B1 (ko) | 수직 전계-효과 트랜지스터, 이에 의한 수직 전계-효과트랜지스터 제조 방법 및 이를 구비하는 평판 디스플레이장치 | |
JP5158010B2 (ja) | 電界効果型トランジスタの製造方法 | |
JP2006228931A (ja) | 有機薄膜トランジスタ及びその製造方法 | |
WO2011065083A1 (ja) | 有機薄膜トランジスタ、およびその製造方法 | |
JP2014530490A (ja) | 有機電界効果トランジスタ | |
WO2017051730A1 (ja) | 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法 | |
JP2008010676A (ja) | 有機薄膜トランジスタ | |
KR100656998B1 (ko) | 딥펜을 이용한 유기 박막 트랜지스터 소자 제작방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5429848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |