JP5429012B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5429012B2
JP5429012B2 JP2010090747A JP2010090747A JP5429012B2 JP 5429012 B2 JP5429012 B2 JP 5429012B2 JP 2010090747 A JP2010090747 A JP 2010090747A JP 2010090747 A JP2010090747 A JP 2010090747A JP 5429012 B2 JP5429012 B2 JP 5429012B2
Authority
JP
Japan
Prior art keywords
layer
type
type impurity
thickness
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010090747A
Other languages
Japanese (ja)
Other versions
JP2011222768A (en
Inventor
雄 斎藤
政也 岡田
昌紀 上野
誠 木山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010090747A priority Critical patent/JP5429012B2/en
Publication of JP2011222768A publication Critical patent/JP2011222768A/en
Application granted granted Critical
Publication of JP5429012B2 publication Critical patent/JP5429012B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、大電力のスイッチングに用いられる、オン抵抗が低く、耐圧性能に優れた、縦型の半導体装置およびその製造方法に関するものである。   The present invention relates to a vertical semiconductor device that is used for high-power switching and has low on-resistance and excellent withstand voltage performance, and a method for manufacturing the same.

大電流用のスイッチング素子には、高い逆方向耐圧と低いオン抵抗とが求められる。ＩＩＩ族窒化物半導体を用いた電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）は、バンドギャップが大きいことから、高耐圧、高温動作などの点で優れており、とくにＧａＮ系半導体を用いた縦型トランジスタは、大電力の制御用トランジスタとして注目されている。たとえばＧａＮ系半導体に開口部を設けて、その開口部の側面に二次元電子ガス（２ＤＥＧ：２ Dimensional Electron Gas）のチャネルを含む再成長層を設けることで、移動度を高めてオン抵抗を低くした縦型ＧａＮ系ＦＥＴの提案がなされている（特許文献１）。   A switching element for large current is required to have a high reverse breakdown voltage and a low on-resistance. Field effect transistors (FETs) using group III nitride semiconductors are excellent in terms of high voltage resistance and high temperature operation due to their large band gaps, and in particular vertical transistors using GaN-based semiconductors. Has attracted attention as a high-power control transistor. For example, by providing an opening in a GaN-based semiconductor and providing a regrowth layer including a two-dimensional electron gas (2DEG) channel on the side of the opening, the mobility is increased and the on-resistance is reduced. A vertical GaN FET has been proposed (Patent Document 1).

特開２００６−２８６９４２号公報JP 2006-286542 A

上記の縦型ＦＥＴにおいては、再成長層を設ける開口部の周囲にガードリングの作用を奏するｐ型ＧａＮ層を挿入する。このため、チャネルを形成する二次元電子ガスによる高い移動度を得ながら、ｎｐｎ構造となることから縦方向の耐圧性能を確保することができる。しかし、低いオン抵抗を確保する上で、必ずしも十分な構造となっていない。   In the above-mentioned vertical FET, a p-type GaN layer having a guard ring action is inserted around the opening where the regrowth layer is provided. For this reason, since it becomes an npn structure, obtaining the high mobility by the two-dimensional electron gas which forms a channel, it can ensure the pressure | voltage resistant performance of a vertical direction. However, the structure is not necessarily sufficient to ensure low on-resistance.

本発明は、優れた縦方向耐圧を得た上で、安定して低いオン抵抗を確保することができる、半導体装置およびその製造方法を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can ensure a low ON resistance stably while obtaining an excellent longitudinal breakdown voltage.

本発明の半導体装置は、ｎ型ドリフト層、該ｎ型ドリフト層上に位置するｐ型層、および該ｐ型層上に位置するｎ型表層、を含むＧａＮ系積層体、に形成されている。この半導体装置では、ＧａＮ系積層体に、ｎ型表層からｐ型層を経てｎ型ドリフト層に届く開口部が設けられ、開口部に露出するＧａＮ系積層体を覆うように位置する、チャネルを含む再成長層とを備える。また、再成長層は電子走行層および電子供給層を含み、チャネルが電子走行層の電子供給層との界面に形成される二次元電子ガスである。そして、ｐ型層の厚みが、電子走行層の厚みをｄとして、ｄ〜１０ｄの範囲にあり、かつ、（ｐ型層／ｎ型表層）界面から該ｎ型表層内へと、該ｐ型層におけるｐ型不純物濃度から濃度が減少するｐ型不純物傾斜層が設けられ、ｐ型不純物傾斜層のｐ型不純物は、該ｐ型不純物濃度をｃｍ ３ 当たりの不純物元素個数の対数値とし厚み方向の距離（μｍ）に対して表示して直線状であり、その勾配が３０ｎｍ／ｄｅｃａｄｅ〜３００ｎｍ／ｄｅｃａｄｅの範囲にあることを特徴とする。 The semiconductor device of the present invention is formed in a GaN-based stack including an n-type drift layer, a p-type layer located on the n-type drift layer, and an n-type surface layer located on the p-type layer. . In this semiconductor device, an opening that reaches the n-type drift layer from the n-type surface layer through the p-type layer is provided in the GaN-based stack, and a channel that is positioned so as to cover the GaN-based stack exposed in the opening is provided. Including a regrowth layer. The regrowth layer is a two-dimensional electron gas that includes an electron transit layer and an electron supply layer, and a channel is formed at the interface between the electron transit layer and the electron supply layer. The thickness of the p-type layer is in the range of d to 10d, where d is the thickness of the electron transit layer, and the p-type layer enters the n-type surface layer from the (p-type layer / n-type surface layer) interface. A p-type impurity gradient layer having a concentration that decreases from the p-type impurity concentration in the layer is provided, and the p-type impurity of the p-type impurity gradient layer has the p-type impurity concentration as a logarithmic value of the number of impurity elements per cm 3. a linear displays with respect to the distance ([mu] m), the gradient is characterized scope near Rukoto of 30nm / decade~300nm / decade.

上記の構成によれば、ｐ型層が厚みｄ〜１０ｄの範囲にあるので、十分な耐圧性能を確保しながら、チャネルの長さを抑えることができ、オン抵抗を低く抑えることができる。耐圧性能については、上記のｐ型不純物傾斜層は、耐圧性能の向上に寄与することができる。このため、ｐ型層単独でも耐圧性能を確保することができるが、耐圧性能について余裕代または安全代を得ることができる。また、ｐ型不純物傾斜層は、ｎ型表層内に入り込む形で形成されているので、オン抵抗の増大には直結しないか、またはオン抵抗にほとんど影響しない。また、オン抵抗を減少させるためにｐ型層を薄く設定した場合、ｎ型表層から電子走行層（通常、ｉＧａＮ層）を経由してｎ型ドリフト層へとリークが生じやすくなる。しかし、ｎ型表層にｐ型不純物傾斜層が入り込むため、ｎ型表層は、実質上、ｐ型層から後退した位置を占めることになり、またはｐ型層が実質上増大することになり、電子走行層へと迂回しながらのリークを抑制することができる。
ｐ型層の厚みについていえば、ｐ型層の厚みがｄ未満では、耐圧性能を確保できないし、また上記のリーク電流が増大する。しかし、ｐ型層の厚みが１０ｄを超えると、開口部斜面に沿うチャネルの長さが１０ｄを超えて大きくなり、オン抵抗の増大が無視できなくなる。本発明では、上記のように、ｐ型層の厚みを薄くしながら、それに起因する副作用を、ｐ型不純物傾斜層の配置によって解消することができる。所定の場合には、副作用はほとんどなく、ｐ型層の薄肉化による性能向上と、ｐ型不純物傾斜層による性能向上とをともに得ることができる。
なお、ｎ型表層において、少なくとも表面に近い厚み部分では、ｐ型不純物傾斜層の侵入がないことを前提とする。すなわち、ｐ型不純物傾斜層は、ｎ型表層の少なくとも表面に近い部分では、ｐ型不純物濃度はバックグラウンドレベルに低下しているものとする。 According to said structure, since a p-type layer exists in the range of thickness d-10d, while ensuring sufficient pressure | voltage resistant performance, the length of a channel can be restrained and on-resistance can be restrained low. As for the breakdown voltage performance, the p-type impurity gradient layer can contribute to the improvement of the breakdown voltage performance. For this reason, the pressure resistance can be secured even with the p-type layer alone, but a margin or safety margin can be obtained for the pressure resistance. Further, since the p-type impurity gradient layer is formed so as to enter the n-type surface layer, it does not directly increase the on-resistance or hardly affects the on-resistance. Further, when the p-type layer is set thin in order to reduce the on-resistance, leakage tends to occur from the n-type surface layer to the n-type drift layer via the electron transit layer (usually the iGaN layer). However, since the p-type impurity gradient layer enters the n-type surface layer, the n-type surface layer substantially occupies a position retracted from the p-type layer, or the p-type layer substantially increases, and the electron Leakage while detouring to the traveling layer can be suppressed.
With regard to the thickness of the p-type layer, if the thickness of the p-type layer is less than d, the withstand voltage performance cannot be ensured, and the leakage current increases. However, if the thickness of the p-type layer exceeds 10d, the length of the channel along the slope of the opening exceeds 10d, and an increase in on-resistance cannot be ignored. In the present invention, as described above, while reducing the thickness of the p-type layer, the side effects caused by it can be eliminated by the arrangement of the p-type impurity gradient layer. In a predetermined case, there is almost no side effect, and both performance improvement by thinning the p-type layer and performance improvement by the p-type impurity gradient layer can be obtained.
In the n-type surface layer, it is assumed that there is no penetration of the p-type impurity gradient layer at least in the thickness portion close to the surface. That is, it is assumed that the p-type impurity gradient layer has a p-type impurity concentration lowered to the background level at least near the surface of the n-type surface layer.

上記のＧａＮ系積層体は、ＧａＮの所定結晶面上にエピタキシャル成長されたものであるが、その下地のＧａＮは、ＧａＮ基板でも、または支持基体上のＧａＮ膜でもよい。さらに、ＧａＮ系積層体の成長時にＧａＮ基板等の上に形成して、その後の工程で、ＧａＮ基板等の所定厚み部分を除いて、製品の状態では薄いＧａＮ層下地のみが残っているものであってもよい。その薄い下地のＧａＮ層は、導電性でも非導電性でもよく、ドレイン電極は、製造工程および製品の構造によるが、薄いＧａＮ層の表面または裏面に設けることができる。
ＧａＮ基板または支持基体等が製品に残る場合、当該支持基体または基板は、導電性でも、非導電性でもよい。導電性の場合は、ドレイン電極は、その支持基体または基板の裏面（下）またはおもて面（上）に直接設けることができる。また、非導電性の場合は、非導電性基板の上であって、上記半導体層中の下層側に位置する導電層の上に、ドレイン電極を設けることができる。 The above GaN-based laminate is epitaxially grown on a predetermined crystal plane of GaN. The underlying GaN may be a GaN substrate or a GaN film on a support substrate. Furthermore, it is formed on a GaN substrate or the like during the growth of the GaN-based laminate, and in the subsequent process, except for a predetermined thickness portion such as the GaN substrate, only a thin GaN layer base remains in the product state. There may be. The thin underlying GaN layer may be conductive or non-conductive, and the drain electrode can be provided on the front or back surface of the thin GaN layer, depending on the manufacturing process and the structure of the product.
When the GaN substrate or the supporting base remains in the product, the supporting base or the substrate may be conductive or non-conductive. In the case of conductivity, the drain electrode can be directly provided on the back surface (lower) or front surface (upper) of the supporting base or substrate. In the case of non-conductivity, a drain electrode can be provided on the non-conductive substrate and on the conductive layer located on the lower layer side in the semiconductor layer.

ｐ型不純物傾斜層を、（ｐ型層／ｎ型表層）界面からｎ型表層内へと厚み０．５ｄ〜３．５ｄの範囲に形成することができる。これによって、耐圧性能の向上および上記のリーク電流の抑制に寄与することができる。しかも、オン抵抗にはほとんど影響しないようにできる。ｐ型不純物傾斜層の厚みが０．５ｄ未満では、耐圧性能およびリーク電流の改善は限定的であり、多くは期待できない。また３．５ｄを超えるとオン抵抗への影響が生じてくる。   The p-type impurity gradient layer can be formed in a thickness range of 0.5d to 3.5d from the (p-type layer / n-type surface layer) interface into the n-type surface layer. As a result, it is possible to contribute to improvement of withstand voltage performance and suppression of the leakage current. In addition, the on-resistance can be hardly affected. When the thickness of the p-type impurity gradient layer is less than 0.5d, the improvement of the breakdown voltage performance and the leakage current is limited, and many cannot be expected. On the other hand, if it exceeds 3.5d, the on-resistance is affected.

ｐ型不純物傾斜層におけるｐ型不純物濃度勾配を、３０ｎｍ／ｄｅｃａｄｅ〜３００ｎｍ／ｄｅｃａｄｅの範囲とする。ｐ型不純物の濃度勾配が３０ｎｍ／ｄｅｃａｄｅ未満では、急峻な界面に近くなり、ごく薄い範囲に局所的な影響を及ぼすだけで、上記の耐圧性能の向上やリーク電流の抑制の作用は得にくい。また、勾配が３００ｎｍ／ｄｅｃａｄｅを超えると、ｐ型層の厚みが増大するのと大差なくなり、オン抵抗の増大をもたらすリスクが増大する。
なお、単位：ｎｍ／ｄｅｃａｄｅは、不純物濃度が１桁低減するのに必要な膜厚、である。 The p-type impurity concentration gradient in the p-type impurity gradient layer shall be the range of 30nm / decade~300nm / decade. When the concentration gradient of the p-type impurity is less than 30 nm / decade, it becomes close to a steep interface, and it is difficult to obtain the above-described improvement of the withstand voltage performance and the suppression of leakage current only by locally affecting a very thin range. Further, when the gradient exceeds 300 nm / decade, there is no great difference from the increase in the thickness of the p-type layer, and the risk of increasing the on-resistance increases.
The unit: nm / decade is a film thickness necessary for reducing the impurity concentration by one digit.

電子走行層の厚みｄを、２０ｎｍ〜４００ｎｍの範囲とすることができる。これによって、ｐ型層およびｐ型不純物傾斜層の配置によるリーク電流の抑制などの作用を得やすくなる。厚みが２０ｎｍ未満であれば電子走行層へのｐ型層からのＭｇ拡散の影響によりオン抵抗が増大し、厚みが４００ｎｍを超えればｎ型表層から電子走行層を経由してｎ型ドリフト層へとリークが生じやすくなる。   The thickness d of the electron transit layer can be in the range of 20 nm to 400 nm. As a result, it becomes easy to obtain an effect such as suppression of leakage current due to the arrangement of the p-type layer and the p-type impurity gradient layer. If the thickness is less than 20 nm, the on-resistance increases due to the influence of Mg diffusion from the p-type layer to the electron transit layer, and if the thickness exceeds 400 nm, the n-type surface layer passes through the electron transit layer to the n-type drift layer. Leakage is likely to occur.

ｎ型表層のｎ型不純物濃度を、ｐ型層のｐ型不純物濃度を基準に、−２５％〜＋２５％の範囲内にあるようにできる。これによって、ｎ型表層におけるｎ型不純物濃度とｐ型層のｐ型不純物濃度とは、ほぼ同等となり、ｐ型不純物傾斜層は、上記界面からｎ型表層側では、不純物同士が相殺してほとんどキャリアがない層部分ができる。この結果、耐圧性能の向上、およびリーク電流の抑制、を両方ともに高めることができる。   The n-type impurity concentration of the n-type surface layer can be in the range of −25% to + 25% with reference to the p-type impurity concentration of the p-type layer. As a result, the n-type impurity concentration in the n-type surface layer and the p-type impurity concentration in the p-type layer are substantially the same, and the p-type impurity gradient layer has almost no impurities offset on the n-type surface layer side from the interface. A layer portion without carrier is formed. As a result, it is possible to improve both the breakdown voltage performance and the suppression of leakage current.

本発明の半導体装置の製造方法は、ＧａＮ系積層体を用いる。この製造方法では、ｎ型ドリフト層と、該ｎ型ドリフト層上に位置するｐ型層と、該ｐ型層上にｎ型表層とを形成する工程と、ｎ型表層からｐ型層を経てｎ型ドリフト層に届く開口部を設ける工程と、開口部に電子走行層および電子供給層を形成する工程とを備える。また、ｐ型層の形成工程において、電子走行層の厚みをｄとして、該ｐ型層の厚みをｄ〜１０ｄの範囲内のいずれかとし、ｐ型層およびｎ型表層の形成工程において、（ｐ型層／ｎ型表層）界面から該ｎ型表層内へと、該ｐ型層におけるｐ型不純物濃度から濃度が減少するｐ型不純物傾斜層を形成し、ｐ型不純物傾斜層のｐ型不純物は、該ｐ型不純物濃度をｃｍ ３ 当たりの不純物元素個数の対数値とし厚み方向の距離（μｍ）に対して表示して直線状に勾配を３０ｎｍ／ｄｅｃａｄｅ〜３００ｎｍ／ｄｅｃａｄｅの範囲となるようにすることを特徴とする。 The semiconductor device manufacturing method of the present invention uses a GaN-based laminate. In this manufacturing method, an n-type drift layer, a p-type layer positioned on the n-type drift layer, an n-type surface layer on the p-type layer, and an n-type surface layer through a p-type layer a step of providing an opening reaching the n-type drift layer; and a step of forming an electron transit layer and an electron supply layer in the opening. Further, in the step of forming the p-type layer, in the step of forming the p-type layer and the n-type surface layer, the thickness of the electron transit layer is d and the thickness of the p-type layer is any of d to 10d. from p-type layer / n-type surface layer) interface to the n-type surface layer in, to form a p-type impurity gradient layer in which the concentration decreases from the p-type impurity concentration in the p-type layer, p-type impurity of the p-type impurity gradient layer Shows the p-type impurity concentration as a logarithmic value of the number of impurity elements per cm 3 and displays it with respect to the distance (μm) in the thickness direction so that the gradient is linearly in the range of 30 nm / decade to 300 nm / decade. characterized in that it.

上記の方法によれば、ｐ型層を薄くしてオン抵抗を低下させながら、ｎ型表層を形成するときｐ型層内のｐ型不純物をそのｎ型表層に誘導することで、ｐ型不純物傾斜層をｎ型表層内に簡単に形成することができる。この結果、オン抵抗が低く、耐圧性能および低リーク電流の特性に優れた半導体装置を容易に得ることができる。   According to the above method, when the n-type surface layer is formed while thinning the p-type layer to reduce the on-resistance, the p-type impurity in the p-type layer is guided to the n-type surface layer, thereby forming the p-type impurity. The inclined layer can be easily formed in the n-type surface layer. As a result, it is possible to easily obtain a semiconductor device having low on-resistance, excellent withstand voltage performance and low leakage current characteristics.

ｐ型層およびｎ型表層の形成工程では、ｎ型表層のｎ型不純物濃度を、ｐ型層のｐ型不純物濃度を基準に、−２５％〜＋２５％の範囲内にするようにドーピングして、ｐ型不純物傾斜層を、（ｐ型層／ｎ型表層）界面からｎ型表層内へと厚み０．５ｄ〜３．５ｄの範囲に形成することができる。これによって、耐圧性能および低リーク電流性に優れた半導体装置を得ることができる。   In the formation process of the p-type layer and the n-type surface layer, doping is performed so that the n-type impurity concentration of the n-type surface layer is within a range of −25% to + 25% based on the p-type impurity concentration of the p-type layer. The p-type impurity gradient layer can be formed in the thickness range of 0.5d to 3.5d from the (p-type layer / n-type surface layer) interface into the n-type surface layer. As a result, it is possible to obtain a semiconductor device excellent in breakdown voltage performance and low leakage current.

ｎ型表層の形成工程では、ｐ型不純物傾斜層を形成するようにドーピングするか、または、ｐ型層内のｐ型不純物が該ｎ型表層に拡散するように、成長温度を１０３０℃〜１１００℃の範囲にして該ｎ型表層を成長することができる。これによって、既存の設備および成長方法を用いて、ｐ型不純物傾斜層付きＧａＮ系半導体層を含む半導体装置を容易に製造することができる。   In the n-type surface layer forming step, doping is performed to form a p-type impurity gradient layer, or the growth temperature is set to 1030 ° C. to 1100 so that the p-type impurity in the p-type layer diffuses into the n-type surface layer. The n-type surface layer can be grown in the range of ° C. Thus, a semiconductor device including a GaN-based semiconductor layer with a p-type impurity gradient layer can be easily manufactured using existing equipment and a growth method.

本発明によれば、優れた縦方向耐圧を得た上で、安定して低いオン抵抗を確保できる半導体装置を得ることができる。   According to the present invention, it is possible to obtain a semiconductor device capable of stably securing a low on-resistance while obtaining an excellent longitudinal breakdown voltage.

本発明の実施の形態１における縦型ＧａＮ系ＦＥＴを示し、図３のＩ−Ｉ線に沿う断面図である。FIG. 4 is a cross-sectional view taken along line II of FIG. 3, showing the vertical GaN-based FET according to the first embodiment of the present invention. （ａ）は、図１の半導体装置の開口部側面における拡大図であり、（ｂ）はｐ型不純物傾斜層におけるｐ型不純物の厚み方向分布を示す図である。(A) is an enlarged view of the side surface of the opening of the semiconductor device of FIG. 1, and (b) is a diagram showing the thickness direction distribution of the p-type impurity in the p-type impurity gradient layer. 図１の半導体装置が形成されているチップの平面図である。FIG. 2 is a plan view of a chip on which the semiconductor device of FIG. 1 is formed. 図１の縦型ＧａＮ系ＦＥＴの製造方法を示し、（ａ）はＧａＮ基板上にｐ型不純物傾斜層を含むエピタキシャル積層体を形成した状態、（ｂ）は開口部を設けた状態、（ｃ）は開口部に再成長層を成長した状態、を示す図である。1A and 1B show a method of manufacturing the vertical GaN-based FET of FIG. 1, wherein FIG. 1A shows a state in which an epitaxial stacked body including a p-type impurity gradient layer is formed on a GaN substrate, FIG. 1B shows a state in which an opening is provided, ) Is a diagram showing a state in which a regrowth layer is grown in the opening. ＲＩＥによって開口部を設ける段階を示し、（ａ）はレジストパターンを配置した状態、（ｂ）はイオンを照射しながら開口を掘り下げてゆく状態、を示す図である。The stage which provides an opening part by RIE is shown, (a) is the state which has arrange | positioned the resist pattern, (b) is a figure which shows the state which digs down an opening, irradiating ion. 再成長層の成長における温度−時間パターンを示す図である。It is a figure which shows the temperature-time pattern in the growth of a regrowth layer. （ａ）は、再成長層上に絶縁膜を成長させた状態、（ｂ）はソース電極、ドレイン電極およびゲート電極を設けた状態、を示す図である。(A) is a figure which shows the state which grew the insulating film on the regrown layer, (b) is a figure which shows the state which provided the source electrode, the drain electrode, and the gate electrode. 実施例において製造した半導体装置におけるｐ型不純物傾斜層の厚み方向濃度分布を示す図である。It is a figure which shows the thickness direction concentration distribution of the p-type impurity inclination layer in the semiconductor device manufactured in the Example.

図１は、本発明の実施の形態における半導体装置１０を示す断面図である。この半導体装置１０では、（ＧａＮ系基板１／バッファ層２／ｎ−型ドリフト層４／ｐ型バリア層６／ｎ＋型コンタクト層８）によって構成されるＧａＮ系半導体層の表面からｎ型ドリフト層４に届く開口部２８が設けられている。なお、コンタクト層８は、電極を配置することを重視する場合の表層８の別名であり、積層体の表層ということを重視してキャップ層とも呼ぶ。ｐ型バリア層６は、電子に対するバリア層であることを重視する場合のｐ型層６の別名である。
開口部２８に露出する上記ＧａＮ系半導体層を覆うように、電子走行層２２および電子供給層２６を含む再成長層２７が形成されている。再成長層２７上には絶縁膜９を介在させてゲート電極Ｇが形成される。ＧａＮ系半導体層上に、電子走行層２２および電子供給層２６に接してソース電極Ｓが形成され、このソース電極Ｓと対面するように、当該ソース電極Ｓと、ｎ−型ドリフト層４等を挟んで、ドレイン電極Ｄが設けられている。電子走行層２２と電子供給層２６との界面に、二次元電子ガス（２ＤＥＧ：２ Dimensional Electron Gas）が形成され、この２ＤＥＧが、ソース電極とドレイン電極との間の縦方向電流のチャネルを構成する。
本実施の形態の半導体装置１０のポイントは、（１）ｐ型バリア層４の厚みが、電子走行層２２の厚みをｄとしてｄ〜１０ｄの範囲にあり、かつ、（２）（ｐ型バリア層６／ｎ型コンタクト層８）界面から該ｎ型コンタクト層８内へと、該ｐ型バリア層６におけるｐ型不純物濃度から濃度が減少するｐ型不純物傾斜層７が形成されている点にある。 FIG. 1 is a cross-sectional view showing a semiconductor device 10 according to an embodiment of the present invention. In this semiconductor device 10, an n-type drift from the surface of a GaN-based semiconductor layer constituted by (GaN-based substrate 1 / buffer layer 2 / n − -type drift layer 4 / p-type barrier layer 6 / n + -type contact layer 8). An opening 28 reaching the layer 4 is provided. The contact layer 8 is another name for the surface layer 8 when placing importance on the arrangement of electrodes, and is also referred to as a cap layer with emphasis on the surface layer of the laminate. The p-type barrier layer 6 is another name for the p-type layer 6 when importance is attached to the barrier layer against electrons.
A regrowth layer 27 including an electron transit layer 22 and an electron supply layer 26 is formed so as to cover the GaN-based semiconductor layer exposed in the opening 28. A gate electrode G is formed on the regrowth layer 27 with the insulating film 9 interposed. A source electrode S is formed on the GaN-based semiconductor layer in contact with the electron transit layer 22 and the electron supply layer 26, and the source electrode S, the n − type drift layer 4 and the like are disposed so as to face the source electrode S. A drain electrode D is provided on both sides. A two-dimensional electron gas (2DEG: 2 Dimensional Electron Gas) is formed at the interface between the electron transit layer 22 and the electron supply layer 26, and this 2DEG constitutes a longitudinal current channel between the source electrode and the drain electrode. To do.
The point of the semiconductor device 10 of the present embodiment is that (1) the thickness of the p-type barrier layer 4 is in the range of d to 10d, where d is the thickness of the electron transit layer 22, and (2) (p-type barrier) Layer 6 / n-type contact layer 8) A p-type impurity gradient layer 7 whose concentration is reduced from the p-type impurity concentration in the p-type barrier layer 6 is formed from the interface into the n-type contact layer 8. is there.

図２は、図１に示す半導体装置１０における、開口部２８側面における、再成長層２７および（ｎ−ドリフト層／ｐ型バリア層６／ｎ＋型コンタクト層８）のの拡大図である。図２（ａ）は断面図であり、図２（ｂ）は、厚さ方向のｐ型不純物濃度分布を示す図である。図２（ａ）において、電子走行層２２の厚みはｄである。上述のように、電子走行層２２の厚みｄを基準にして、ｐ型バリア層６の厚みはｄ〜１０ｄの範囲内にあるようにするのがよい。また、ｐ型不純物傾斜層７の厚みは、０．５ｄ〜３．５ｄの範囲内にあるようにするのがよい。
図２（ｂ）を参照して、ｐ型不純物傾斜層７の厚みは、ｐ型バリア層６をｐ型化している主要なｐ型不純物の種類、たとえばＭｇに着目して、（ｐ型バリア層６／ｎ＋コンタクト層８）境界から、ｎ＋型コンタクト層８におけるＭｇのバックグランド濃度に至る間の厚みと定義される。たとえば、（ｐ型バリア層６／ｎ＋コンタクト層８）境界における上記Ｍｇ濃度は、ｐ型バリア層６におけるＭｇ濃度に一致して、５Ｅ＋１８（ａｔｏｍｓ・ｃｍ−３）程度である。また、ｎ＋型コンタクト層８におけるＭｇのバックグランド濃度は、たとえば１Ｅ＋１６（／ｃｍ−３）程度である。ｐ型不純物傾斜層７のＭｇ濃度がｎ＋型コンタクト層８におけるＭｇのバックグランド濃度と交差する面（点）と、（ｐ型バリア層６／ｎ＋コンタクト層８）境界面との間の厚みが、当該ｐ型不純物傾斜層７の厚みである。 FIG. 2 is an enlarged view of the regrowth layer 27 and (n − drift layer / p type barrier layer 6 / n + type contact layer 8) on the side surface of the opening 28 in the semiconductor device 10 shown in FIG. 2A is a cross-sectional view, and FIG. 2B is a diagram showing a p-type impurity concentration distribution in the thickness direction. In FIG. 2A, the thickness of the electron transit layer 22 is d. As described above, the thickness of the p-type barrier layer 6 is preferably in the range of d to 10d with reference to the thickness d of the electron transit layer 22. The thickness of the p-type impurity gradient layer 7 is preferably in the range of 0.5d to 3.5d.
Referring to FIG. 2B, the thickness of the p-type impurity gradient layer 7 is determined by paying attention to the type of major p-type impurities that make the p-type barrier layer 6 p-type, for example, Mg (p-type barrier). Layer 6 / n + contact layer 8) is defined as the thickness from the boundary to the Mg background concentration in the n + -type contact layer 8. For example, the Mg concentration at the boundary of (p-type barrier layer 6 / n + contact layer 8) is about 5E + 18 (atoms · cm −3 ), consistent with the Mg concentration in p-type barrier layer 6. The background concentration of Mg in the n + -type contact layer 8 is, for example, about 1E + 16 (/ cm −3 ). Between the surface (point) where the Mg concentration of the p-type impurity gradient layer 7 intersects the Mg background concentration in the n + -type contact layer 8 and the boundary surface of (p-type barrier layer 6 / n + contact layer 8) The thickness is the thickness of the p-type impurity gradient layer 7.

上記の薄いｐ型バリア層６およびｐ型不純物傾斜層７を配置することによって、次の作用を得ることができる。
（Ｅ１）ｐ型バリア層６が厚みｄ〜１０ｄの範囲にあるので、十分な耐圧性能を確保しながら、チャネルの長さを１０ｄ以下に抑えることができ、オン抵抗を低く抑えることができる。
（Ｅ２）上記のｐ型不純物傾斜層７は、ｐ型バリア層６を単独配置するよりも、耐圧性能を向上させることができる。このため、ｐ型層単独でも耐圧性能を確保することができるが、耐圧性能について余裕代または安全代を得ることができる。また、ｐ型不純物傾斜層は、ｎ型表層内に入り込む形で形成されているので、オン抵抗の増大には直結しないか、またはオン抵抗にほとんど影響しない。
（Ｅ３）とくにオン抵抗を減少させるためにｐ型バリア層６を薄く設定した場合、ｎ＋型コンタクト層８から電子走行層（通常、ｉＧａＮ層）２２を経由してｎ型ドリフト層４へとリークが生じやすくなる。しかし、ｎ＋型コンタクト層８にｐ型不純物傾斜層７が入り込むため、ｎ＋型コンタクト層８は、実質上、ｐ型バリア層６から後退した位置（表面側へと後退して薄くされた形状）を占めることになり、またはｐ型バリア層６が実質上増大することになり、電子走行層２２へと迂回しながらのリークを抑制することができる。ｐ型不純物傾斜層７がそのようなリーク電流経路に対して抵抗的に作用する。
要は、上記のｐ型不純物傾斜層７は、ｐ型層を薄くすることで（Ｅ１）オン抵抗の減少を得ながら、（Ｅ２）耐圧性能の向上および（Ｅ３）リーク電流の抑制、する作用を向上させる。
なお、ｎ型コンタクト層８において、少なくとも表面に近い厚み部分では、ｐ型不純物傾斜層７の侵入がないことを前提とする。すなわち、ｐ型不純物傾斜層７は、ｎ＋型コンタクト層８の少なくとも表面に近い部分では、ｐ型不純物濃度はバックグラウンドレベルに低下しているものとする。 By disposing the thin p-type barrier layer 6 and the p-type impurity gradient layer 7, the following action can be obtained.
(E1) Since the p-type barrier layer 6 is in the range of thicknesses d to 10d, the channel length can be suppressed to 10d or less and the on-resistance can be suppressed low while ensuring sufficient pressure resistance performance.
(E2) The p-type impurity gradient layer 7 can improve the withstand voltage performance as compared with the case where the p-type barrier layer 6 is disposed alone. For this reason, the pressure resistance can be secured even with the p-type layer alone, but a margin or safety margin can be obtained for the pressure resistance. Further, since the p-type impurity gradient layer is formed so as to enter the n-type surface layer, it does not directly increase the on-resistance or hardly affects the on-resistance.
(E3) Especially when the p-type barrier layer 6 is set thin in order to reduce the on-resistance, the n + -type contact layer 8 passes through the electron transit layer (usually the iGaN layer) 22 to the n-type drift layer 4. Leakage is likely to occur. However, since the p-type impurity gradient layer 7 enters the n + -type contact layer 8, the n + -type contact layer 8 is substantially retracted from the p-type barrier layer 6 (a shape that is thinned by retreating to the surface side). Or the p-type barrier layer 6 is substantially increased, and leakage while detouring to the electron transit layer 22 can be suppressed. The p-type impurity gradient layer 7 acts resistively on such a leakage current path.
In short, the p-type impurity gradient layer 7 has the effect of (E1) improving the withstand voltage performance and (E3) suppressing the leakage current while obtaining a decrease in on-resistance by making the p-type layer thinner. To improve.
In the n-type contact layer 8, it is assumed that there is no penetration of the p-type impurity gradient layer 7 at least in the thickness portion close to the surface. That is, the p-type impurity gradient layer 7 has a p-type impurity concentration lowered to the background level at least near the surface of the n + -type contact layer 8.

図３は、この半導体装置が形成されているチップの平面図であり、図１の断面図が全体のなかでどの部分に位置するかを示している。図３に示すように、開口部２８およびゲート電極Ｇを六角形とし、ゲート配線１２を避けながら、その周囲をほぼソース電極Ｓで覆って、細密充填(ハニカム構造)とすることにより単位面積当たりのゲート電極周囲長を長く取れる、すなわちオン抵抗を下げることができる。電流は、ソース電極Ｓ→再成長層２７内のチャネル→ｎ型ドリフト層４→ドレイン電極Ｄ、の経路で流れる。ソース電極Ｓおよびその配線と、ゲート電極Ｇ、ゲート配線１２およびゲートパッド１３から構成されるゲート構成体とが、相互に干渉しないために、ソース配線は、図示しない層間絶縁膜上に設けられる。層間絶縁膜にはビアホールが設けられ、プラグ導電部を含むソース電極Ｓは、層間絶縁膜上のソース導電層（図示せず）と導電接続される。このような構造によって、ソース電極Ｓを含むソース構成体は、大電力用の素子に好適な、低い電気抵抗および高い移動度、を持つことができる。
上記の六角形のハニカム構造は、畝状にして、畝状の開口部を密に配置することでも、上記の面積当たりの開口部周囲長を大きくでき、この結果、電流密度を向上させることができる。 FIG. 3 is a plan view of a chip on which the semiconductor device is formed, and shows where the cross-sectional view of FIG. 1 is located in the whole. As shown in FIG. 3, the opening 28 and the gate electrode G are hexagonal, and the periphery is covered with the source electrode S while avoiding the gate wiring 12 and is densely packed (honeycomb structure). The gate electrode can have a long peripheral length, that is, the on-resistance can be lowered. The current flows through the path of the source electrode S → the channel in the regrown layer 27 → the n-type drift layer 4 → the drain electrode D. Since the source electrode S and its wiring and the gate structure composed of the gate electrode G, the gate wiring 12 and the gate pad 13 do not interfere with each other, the source wiring is provided on an interlayer insulating film (not shown). A via hole is provided in the interlayer insulating film, and the source electrode S including the plug conductive portion is conductively connected to a source conductive layer (not shown) on the interlayer insulating film. With such a structure, the source structure including the source electrode S can have a low electric resistance and a high mobility suitable for a high-power element.
The above hexagonal honeycomb structure can be formed in a bowl shape, and even by arranging the bowl-shaped openings densely, the opening perimeter per area can be increased, and as a result, the current density can be improved. it can.

次に、本実施の形態における半導体装置１０の製造方法を説明する。まず、図４（ａ）に示すように、上記の意味のＧａＮ基板１の上に、ｎ型ＧａＮドリフト層４／ｐ型ＧａＮ層６／ｎ型ＧａＮコンタクト層８、のＧａＮ系積層体をエピタキシャル成長する。ＧａＮ基板１とｎ型ＧａＮドリフト層４との間にＧａＮ系バッファ層を挿入してもよい。
上記の層の形成は、例えば、ＭＯＣＶＤ（有機金属化学気相成長）法を用いる。またはＭＯＣＶＤ法でなくＭＢＥ(分子線エピタキシャル)法を用いてもよい。これにより結晶性の良好なＧａＮ系半導体層を形成できる。ＧａＮ基板１の形成において、導電性基板上に窒化ガリウム膜をＭＯＣＶＤ法によって成長させる場合、ガリウム原料として、トリメチルガリウムを用いる。窒素原料としては高純度アンモニアを用いる。キャリアガスとしては純化した水素を用いる。高純度アンモニアの純度は９９．９９９％以上、純化水素の純度は９９．９９９９９５％以上である。ｎ型ドーパントのＳｉ原料には水素ベースのシランを用い、ｐ型ドーパントのＭｇ原料にはシクロペンタジエニルマグネシウムを用いる。基板には直径２インチの導電性窒化ガリウム基板を用いる。まず、１０３０℃、１００Ｔｏｒｒで、アンモニアおよび水素の雰囲気中で、基板クリーニングを実施する。その後、１０５０℃に昇温して、２００Ｔｏｒｒ、Ｖ／ＩＩＩ比＝１５００で窒化ガリウム層を成長させる。 Next, a method for manufacturing the semiconductor device 10 in the present embodiment will be described. First, as shown in FIG. 4 (a), an n-type GaN drift layer 4 / p-type GaN layer 6 / n-type GaN contact layer 8 is epitaxially grown on the GaN substrate 1 having the above meaning. To do. A GaN buffer layer may be inserted between the GaN substrate 1 and the n-type GaN drift layer 4.
For example, MOCVD (metal organic chemical vapor deposition) is used to form the above layer. Alternatively, the MBE (molecular beam epitaxial) method may be used instead of the MOCVD method. Thereby, a GaN-based semiconductor layer with good crystallinity can be formed. In the formation of the GaN substrate 1, when a gallium nitride film is grown on the conductive substrate by the MOCVD method, trimethylgallium is used as a gallium source. High purity ammonia is used as the nitrogen raw material. Purified hydrogen is used as the carrier gas. The purity of high purity ammonia is 99.999% or more, and the purity of purified hydrogen is 99.999995% or more. Hydrogen-based silane is used as the n-type dopant Si raw material, and cyclopentadienyl magnesium is used as the p-type dopant Mg raw material. A conductive gallium nitride substrate having a diameter of 2 inches is used as the substrate. First, substrate cleaning is performed in an atmosphere of ammonia and hydrogen at 1030 ° C. and 100 Torr. Thereafter, the temperature is raised to 1050 ° C., and a gallium nitride layer is grown at 200 Torr and V / III ratio = 1500.

上記のＧａＮ基板１上に、ｎ型ＧａＮ層４／ｐ型ＧａＮ層６／ｎ型ＧａＮ層８、の順に成長する。（ｐ型ＧａＮ層６／ｎ型ＧａＮ層８）界面からｎ＋型ＧａＮ層８内へとｐ型不純物傾斜層７を形成する方法は次のとおりである。
（Ｓ１）ｐ型ＧａＮ層６の成長からｎ＋ＧａＮ層８への成長へと切り替える際に、ｎ＋ＧａＮ層８の成長における初期の温度を上昇させ、ｐ型ＧａＮ層６からｎ＋型ＧａＮ層８へのｐ型不純物たとえばＭｇの拡散を促進させる。
（Ｓ２）ｎ＋型ＧａＮ層８の成長途中、ｐ型ドーパント、たとえばＭｇの原料であるシクロペンタジエニルマグネシウムの導入量を、ｎ＋型ＧａＮ層８の成長の初期の短期間は、ｐ型バリア層６と同等にして、そのあと傾斜的に減少させる。
ｐ型不純物傾斜層７のｐ型不純物の濃度勾配は、３０ｎｍ／ｄｅｃａｄｅ〜３００ｎｍ／ｄｅｃａｄｅ、とするのがよい。ｐ型不純物の濃度勾配が３００ｎｍ／ｄｅｃａｄｅを超えると、ｐ型層の厚みが増大するのと大差なくなり、オン抵抗の増大をもたらすリスクが増大する。また濃度勾配が、３０ｎｍ／ｄｅｃａｄｅ未満であれば、ごく薄い範囲に局所的な影響を及ぼすだけで、上記の耐圧性能の向上やリーク電流の抑制の作用は得にくい。 On the GaN substrate 1, the n-type GaN layer 4 / p-type GaN layer 6 / n-type GaN layer 8 are grown in this order. The method of forming the p-type impurity gradient layer 7 from the (p-type GaN layer 6 / n-type GaN layer 8) interface into the n + -type GaN layer 8 is as follows.
(S1) When switching from the growth of the p-type GaN layer 6 to the growth of the n + GaN layer 8, the initial temperature in the growth of the n + GaN layer 8 is raised, and the n + -type GaN from the p-type GaN layer 6 is increased. The diffusion of p-type impurities such as Mg into the layer 8 is promoted.
(S2) During the growth of the n + -type GaN layer 8, an introduction amount of a p-type dopant, for example, cyclopentadienyl magnesium, which is a raw material of Mg, is changed to a p-type in the initial short period of growth of the n + -type GaN layer 8. In the same manner as the barrier layer 6, it is then gradually decreased.
The concentration gradient of the p-type impurity in the p-type impurity gradient layer 7 is preferably 30 nm / decade to 300 nm / decade. When the concentration gradient of the p-type impurity exceeds 300 nm / decade, there is no great difference from the increase in the thickness of the p-type layer, and the risk of increasing the on-resistance increases. Further, if the concentration gradient is less than 30 nm / decade, it is difficult to obtain the above-described effects of improving the withstand voltage performance and suppressing the leakage current only by locally affecting a very thin range.

次に、図４（ｂ）に示すように、開口部２８をエッチングによって形成する。この開口部２８のエッチングは、図５（ａ）および（ｂ）に示すように、エピタキシャル層４，６，８の表面にレジストパターンＭ１を形成した後、ＲＩＥ(Reactive Ion Etching)によって、レジストパターンＭ１をエッチングして後退させながら開口部２８を設ける。ついで、レジストパターンＭ１を除去し、ウエハを洗浄した後、当該ウエハをＭＯＣＶＤ装置に導入して、図４（ｃ）に示すように、アンドープＧａＮからなる電子走行層２２、およびアンドープＡｌＧａＮからなる電子供給層２６を含む再成長層２７を成長する。このアンドープＧａＮ層２２およびＡｌＧａＮ層２６の成長においては、（ＮＨ３＋Ｈ２）雰囲気において熱クリーニングを行い、引き続き（ＮＨ３＋Ｈ２）を導入しつつ有機金属原料を供給する。ＧａＮ層２２およびＡｌＧａＮ層２６の成長における温度−時間パターンを、図６に示す。
次いで、上記ウエハをＭＯＣＶＤ装置から取り出し、図７（ａ）に示すように、絶縁膜９を成長させる。その後、再びフォトリソグラフィとイオンビーム蒸着法を用いて、図７（ｂ）に示すように、ソース電極Ｓをエピタキシャル層表面に、ドレイン電極ＤをＧａＮ系基板１の裏面に形成する。さらにゲート電極Ｇを開口部２８の側面に形成する。 Next, as shown in FIG. 4B, the opening 28 is formed by etching. As shown in FIGS. 5A and 5B, the opening 28 is etched by forming a resist pattern M1 on the surfaces of the epitaxial layers 4, 6, and 8 and then performing a resist pattern by RIE (Reactive Ion Etching). An opening 28 is provided while M1 is etched back. Next, after removing the resist pattern M1 and cleaning the wafer, the wafer is introduced into an MOCVD apparatus, and as shown in FIG. 4C, an electron transit layer 22 made of undoped GaN and an electron made of undoped AlGaN. A regrowth layer 27 including a supply layer 26 is grown. In the growth of the undoped GaN layer 22 and the AlGaN layer 26, thermal cleaning is performed in an (NH 3 + H 2 ) atmosphere, and then an organometallic raw material is supplied while introducing (NH 3 + H 2 ). A temperature-time pattern in the growth of the GaN layer 22 and the AlGaN layer 26 is shown in FIG.
Next, the wafer is taken out from the MOCVD apparatus, and an insulating film 9 is grown as shown in FIG. Thereafter, using photolithography and ion beam evaporation again, as shown in FIG. 7B, the source electrode S is formed on the epitaxial layer surface, and the drain electrode D is formed on the back surface of the GaN-based substrate 1. Further, the gate electrode G is formed on the side surface of the opening 28.

上記の実施の形態に説明した製造方法に基づいて、図７（ｂ）に示す半導体装置１０を製造して、ｐ型バリア層６からｎ＋型コンタクト層８内へと形成されたｐ型不純物傾斜層７の存在（厚みおよび濃度傾斜）を検証した。半導体装置１０における、ｐ型不純物傾斜層７以外の各部は次のとおりである。ｐ型ＧａＮバリア層６のｐ型不純物には、Ｍｇを用いた。ｐ型不純物傾斜層７の形成には、上述の（Ｓ１）の方法に基づき、ｎ＋型キャップ層８の形成の初期の温度を１０５０℃に上げて、Ｍｇの当該ｎ＋型キャップ層８への拡散を促進した。
ｎ型ＧａＮドリフト層４：厚み５μｍ、Ｓｉ濃度１Ｅ１６ｃｍ−３
ｐ型ＧａＮバリア層６：厚み０．５μｍ、Ｍｇ濃度１Ｅ１８ｃｍ−３
ｎ＋型ＧａＮコンタクト層８：厚み０．２μｍ、Ｓｉ濃度１Ｅ１８ｃｍ−３
電子走行層（アンドープＧａＮ）２２：厚み０．１μｍ
電子供給層（アンドープＡｌＧａＮ層）２６：厚み０．０２μｍ、Ａｌ組成２５％
図６を参照して、アンドープＧａＮ層２２の成長では、９５０℃において２４０秒ほどの成長時間をとって厚み０．１μｍとした。また、アンドープＡｌＧａＮ層２６の成長では、１０８０℃にて１００秒間ほど成長時間をとって厚み０．０２μとした。アンドープＡｌＧａＮ層２６を成長させた後、有機金属原料の供給を停止して、窒素雰囲気で降温した。
その後、試験体である半導体装置１０について、ｎ＋キャップ層８の表面から深さ方向にエッチングしながら、ＳＩＭＳ (Secondary Ion-microprobe Mass Spectrometry)によって、Ｍｇの深さ方向濃度分布を測定した。 A semiconductor device 10 shown in FIG. 7B is manufactured based on the manufacturing method described in the above embodiment, and a p-type impurity gradient formed from the p-type barrier layer 6 into the n + -type contact layer 8 is manufactured. The presence of layer 7 (thickness and concentration gradient) was verified. Each part of the semiconductor device 10 other than the p-type impurity gradient layer 7 is as follows. Mg was used for the p-type impurity of the p-type GaN barrier layer 6. The formation of the p-type impurity gradient layer 7, according to the method of the above (S1), by raising the initial temperature of the formation of n + -type capping layer 8 to 1 050 ° C., the n + -type capping layer of Mg 8 Promoted the spread to.
n-type GaN drift layer 4: thickness 5 μm, Si concentration 1E16 cm −3
p-type GaN barrier layer 6: thickness 0.5 μm, Mg concentration 1E18 cm −3
n + -type GaN contact layer 8: thickness 0.2 μm, Si concentration 1E18 cm −3
Electron traveling layer (undoped GaN) 22: thickness 0.1 μm
Electron supply layer (undoped AlGaN layer) 26: thickness 0.02 μm, Al composition 25%
Referring to FIG. 6, in the growth of undoped GaN layer 22, a growth time of about 240 seconds was taken at 950 ° C. to a thickness of 0.1 μm. Further, in the growth of the undoped AlGaN layer 26, a growth time of about 100 seconds was taken at 1080 ° C. to a thickness of 0.02 μm. After the undoped AlGaN layer 26 was grown, the supply of the organometallic raw material was stopped and the temperature was lowered in a nitrogen atmosphere.
Thereafter, for the semiconductor device 10 as a test body, the concentration distribution of Mg in the depth direction was measured by SIMS (Secondary Ion-microprobe Mass Spectrometry) while etching in the depth direction from the surface of the n + cap layer 8.

図８は、ＳＩＭＳによって測定したＭｇの深さ方向濃度分布を示す図である。Ｍｇ傾斜層７は、厚み０．２２μｍに形成されている。電子走行層２２の厚み０．１μｍ（＝ｄ）なので、ｐ型不純物傾斜層７は２．２ｄの厚みである。またｐ型バリア層６は、厚み０．５μｍであり、５ｄの厚みである。この薄肉化されたｐ型層６およびＭｇ傾斜層７によって、上述のように、（Ｅ１）オン抵抗の減少を得ながら、（Ｅ２）耐圧性能の向上および（Ｅ３）リーク電流の抑制、する作用を向上させることができる。   FIG. 8 is a diagram showing the concentration distribution of Mg in the depth direction measured by SIMS. The Mg inclined layer 7 is formed with a thickness of 0.22 μm. Since the electron transit layer 22 has a thickness of 0.1 μm (= d), the p-type impurity gradient layer 7 has a thickness of 2.2d. The p-type barrier layer 6 has a thickness of 0.5 μm and a thickness of 5d. As described above, the thinned p-type layer 6 and Mg graded layer 7 have the effect of (E1) improving the withstand voltage performance and (E3) suppressing the leakage current while obtaining a decrease in on-resistance. Can be improved.

上記開示された本発明の実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。   The structures of the embodiments of the present invention disclosed above are merely examples, and the scope of the present invention is not limited to the scope of these descriptions. The scope of the present invention is indicated by the description of the scope of claims, and further includes meanings equivalent to the description of the scope of claims and all modifications within the scope.

本発明によれば、優れた縦方向耐圧を得た上で、安定して低いオン抵抗を確保できる半導体装置を得ることができる。このため大電流をほとんど損失なしに制御することが可能になる。   According to the present invention, it is possible to obtain a semiconductor device capable of stably securing a low on-resistance while obtaining an excellent longitudinal breakdown voltage. For this reason, a large current can be controlled with almost no loss.

１
ＧａＮ基板、２ バッファ層、４ ｎ型ＧａＮドリフト層、５ 開口部、６ ｐ型ＧａＮ層、７ ｐ型不純物傾斜層、８ ｎ型ＧａＮ表層、９ 絶縁膜、１０ 縦型ＧａＮＦＥＴ、１２ ゲート配線、１３ ゲートパッド、２２
ＧａＮ電子走行層、２６ ＡｌＧａＮ電子供給層、２７ 再成長層、２８ 開口部、Ｍ１ レジストパターン、Ｄ ドレイン電極、Ｇ ゲート電極、Ｓ ソース電極。
1
GaN substrate, 2 buffer layer, 4 n-type GaN drift layer, 5 opening, 6 p-type GaN layer, 7 p-type impurity gradient layer, 8 n-type GaN surface layer, 9 insulating film, 10 vertical GaNFET, 12 gate wiring, 13 Gate pad, 22
GaN electron transit layer, 26 AlGaN electron supply layer, 27 regrowth layer, 28 opening, M1 resist pattern, D drain electrode, G gate electrode, S source electrode.

Claims (7)

ｎ型ドリフト層、該ｎ型ドリフト層上に位置するｐ型層、および該ｐ型層上に位置するｎ型表層、を含むＧａＮ系積層体、に形成された半導体装置であって、
前記ＧａＮ系積層体に、前記ｎ型表層から前記ｐ型層を経て前記ｎ型ドリフト層に届く開口部が設けられ、
前記開口部に露出する前記ＧａＮ系積層体を覆うように位置する、チャネルを含む再成長層とを備え、
前記再成長層は電子走行層および電子供給層を含み、前記チャネルが前記電子走行層の前記電子供給層との界面に形成される二次元電子ガスであり、
前記ｐ型層の厚みが、前記電子走行層の厚みをｄとして、ｄ〜１０ｄの範囲にあり、かつ、前記（ｐ型層／ｎ型表層）界面から該ｎ型表層内へと、該ｐ型層におけるｐ型不純物濃度から濃度が減少するｐ型不純物傾斜層が設けられ、
前記ｐ型不純物傾斜層のｐ型不純物は、該ｐ型不純物濃度をｃｍ ３ 当たりの不純物元素個数の対数値とし厚み方向の距離（μｍ）に対して表示して直線状であり、その勾配が３０ｎｍ／ｄｅｃａｄｅ〜３００ｎｍ／ｄｅｃａｄｅの範囲にあることを特徴とする、半導体装置。 A semiconductor device formed in a GaN-based stack including an n-type drift layer, a p-type layer located on the n-type drift layer, and an n-type surface layer located on the p-type layer,
The GaN-based laminate is provided with an opening that reaches the n-type drift layer from the n-type surface layer through the p-type layer,
A regrowth layer including a channel located so as to cover the GaN-based laminate exposed in the opening,
The regrowth layer includes an electron transit layer and an electron supply layer, and the channel is a two-dimensional electron gas formed at an interface of the electron transit layer with the electron supply layer,
The thickness of the p-type layer is in the range of d to 10d, where d is the thickness of the electron transit layer, and the p-type layer enters the n-type surface layer from the (p-type layer / n-type surface layer) interface. A p-type impurity gradient layer having a concentration reduced from the p-type impurity concentration in the type layer is provided ;
The p-type impurity of the p-type impurity gradient layer is linear when the p-type impurity concentration is expressed as a logarithmic value of the number of impurity elements per cm 3 with respect to the distance (μm) in the thickness direction, and the gradient is wherein the range near Rukoto of 30nm / decade~300nm / decade, semiconductor device. 前記ｐ型不純物傾斜層は、前記（ｐ型層／ｎ型表層）界面から前記ｎ型表層内へと厚み０．５ｄ〜３．５ｄの範囲に形成されていることを特徴とする、請求項１に記載の半導体装置。   The p-type impurity gradient layer is formed in a thickness range of 0.5d to 3.5d from the (p-type layer / n-type surface layer) interface into the n-type surface layer. 2. The semiconductor device according to 1. 前記電子走行層の厚みｄが、２０ｎｍ〜４００ｎｍの範囲にあることを特徴とする、請求項１または２に記載の半導体装置。 The thickness d of the electron transit layer, characterized in that the range of 20Nm～400nm, semiconductor device according to claim 1 or 2. 前記ｎ型表層におけるｎ型不純物濃度は、前記ｐ型層のｐ型不純物濃度を基準に、−２５％〜＋２５％の範囲内にあることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。 N-type impurity concentration in the n-type surface layer, based on the p-type impurity concentration of the p-type layer, characterized in that in the range of -25% to +25% or more of claims 1-3 1 The semiconductor device according to item. ＧａＮ系積層体を用いた半導体装置の製造方法であって、
ｎ型ドリフト層と、該ｎ型ドリフト層上に位置するｐ型層と、該ｐ型層上にｎ型表層とを形成する工程と、
前記ｎ型表層から前記ｐ型層を経て前記ｎ型ドリフト層に届く開口部を設ける工程と、
前記開口部に電子走行層および電子供給層を形成する工程とを備え、
前記ｐ型層の形成工程において、前記電子走行層の厚みをｄとして、該ｐ型層の厚みをｄ〜１０ｄの範囲内のいずれかとし、
前記ｎ型表層の形成工程において、前記（ｐ型層／ｎ型表層）界面から該ｎ型表層内へと、該ｐ型層におけるｐ型不純物濃度から濃度が減少するｐ型不純物傾斜層を形成し、
前記ｐ型不純物傾斜層のｐ型不純物は、該ｐ型不純物濃度をｃｍ ３ 当たりの不純物元素個数の対数値とし厚み方向の距離（μｍ）に対して表示して直線状に勾配を３０ｎｍ／ｄｅｃａｄｅ〜３００ｎｍ／ｄｅｃａｄｅの範囲となるようにすることを特徴とする、半導体装置の製造方法。 A method for manufacturing a semiconductor device using a GaN-based laminate,
forming an n-type drift layer, a p-type layer located on the n-type drift layer, and an n-type surface layer on the p-type layer;
Providing an opening from the n-type surface layer to the n-type drift layer via the p-type layer;
Forming an electron transit layer and an electron supply layer in the opening,
In the step of forming the p-type layer, the thickness of the electron transit layer is d, and the thickness of the p-type layer is any of d to 10d.
In the step of forming the n-type surface layer, a p-type impurity gradient layer whose concentration decreases from the p-type impurity concentration in the p-type layer is formed from the (p-type layer / n-type surface layer) interface into the n-type surface layer. And
The p-type impurity in the p-type impurity gradient layer has a p-type impurity concentration as a logarithmic value of the number of impurity elements per cm 3 and is expressed with respect to a distance (μm) in the thickness direction, and has a linear gradient of 30 nm / decade. A method for manufacturing a semiconductor device, characterized in that it is in a range of ˜300 nm / decade . 前記ｎ型表層の形成工程では、前記ｎ型表層のｎ型不純物濃度を、前記ｐ型層のｐ型不純物濃度を基準に、−２５％〜＋２５％の範囲内にするようにドーピングして、前記ｐ型不純物傾斜層を、前記（ｐ型層／ｎ型表層）界面から前記ｎ型表層内へと厚み０．５ｄ〜３．５ｄの範囲に形成することを特徴とする、請求項５に記載の半導体装置の製造方法。 In the step of forming the n-type surface layer, doping is performed so that the n-type impurity concentration of the n-type surface layer is within a range of −25% to + 25% based on the p-type impurity concentration of the p-type layer, the p-type impurity gradient layer, characterized in that said forming a range of thickness 0.5d~3.5d to (p-type layer / n-type surface layer) the n-type surface layer in the interface, to claim 5 The manufacturing method of the semiconductor device of description. 前記ｎ型表層の形成工程では、前記ｐ型不純物傾斜層を形成するようにドーピングするか、または、前記ｐ型層内のｐ型不純物が該ｎ型表層に拡散するように、成長温度を１０３０℃〜１１００℃の範囲にして該ｎ型表層を成長することを特徴とする、請求項５または６に記載の半導体装置の製造方法。 In the step of forming the n-type surface layer, doping is performed so as to form the p-type impurity gradient layer, or the growth temperature is set to 1030 so that the p-type impurity in the p-type layer diffuses into the n-type surface layer. ° C. and the range of C. to 1100 ° C. characterized by growing the n-type surface layer, a method of manufacturing a semiconductor device according to claim 5 or 6.
JP2010090747A 2010-04-09 2010-04-09 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5429012B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010090747A JP5429012B2 (en) 2010-04-09 2010-04-09 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010090747A JP5429012B2 (en) 2010-04-09 2010-04-09 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011222768A JP2011222768A (en) 2011-11-04
JP5429012B2 true JP5429012B2 (en) 2014-02-26

Family

ID=45039352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010090747A Expired - Fee Related JP5429012B2 (en) 2010-04-09 2010-04-09 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5429012B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683406B (en) * 2012-04-29 2014-08-20 西安电子科技大学 GaN-based MS grid enhancement type high electron mobility transistor and manufacture method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4993673B2 (en) * 2006-08-24 2012-08-08 ローム株式会社 MIS field effect transistor and manufacturing method thereof
JP2008091595A (en) * 2006-10-02 2008-04-17 Eudyna Devices Inc Semiconductor device and its manufacturing method
JP2008227039A (en) * 2007-03-12 2008-09-25 Eudyna Devices Inc Semiconductor device
JP2008235613A (en) * 2007-03-22 2008-10-02 Eudyna Devices Inc Semiconductor device

Also Published As

Publication number Publication date
JP2011222768A (en) 2011-11-04

Similar Documents

Publication Publication Date Title
US9466705B2 (en) Semiconductor device and method of manufacturing the same
TWI770134B (en) Semiconductor device and manufacturing method of semiconductor device
CN102292812B (en) Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
JP5742072B2 (en) Semiconductor device and manufacturing method thereof
JP5353735B2 (en) Semiconductor device and manufacturing method thereof
WO2012049892A1 (en) Semiconductor device and method for producing same
US9478632B2 (en) Method of manufacturing a semiconductor device
US9048304B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5003813B2 (en) Semiconductor device and manufacturing method thereof
WO2012056770A1 (en) Semiconductor device and method for manufacturing same
WO2012063578A1 (en) Semiconductor device and method for producing same
JP2007142243A (en) Nitride semiconductor field effect transistor and manufacturing method thereof
WO2012169019A1 (en) Semiconductor device and method for producing same
US10134908B2 (en) Semiconductor device and manufacturing method thereof
JPWO2012060206A1 (en) Semiconductor device and manufacturing method thereof
US20150021666A1 (en) Transistor having partially or wholly replaced substrate and method of making the same
KR101172857B1 (en) Enhancement normally off nitride smiconductor device and manufacturing method thereof
JP5569321B2 (en) Semiconductor device and manufacturing method thereof
JP5429012B2 (en) Semiconductor device and manufacturing method thereof
JP2009054659A (en) Manufacturing method of gallium nitride semiconductor device
JP2002016262A (en) Vertical field-effect transistor
WO2021243603A1 (en) Semiconductor structure and manufacturing method therefor
US20240088281A1 (en) Dope p galium nitride electronic component
WO2022110007A1 (en) Schottky diode and manufacturing method therefor
KR20150091704A (en) Nitride semiconductor and method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5429012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees