JP5428713B2 - Ｄｃ−ｄｃコンバータ、及びその制御方法 - Google Patents

Description

本発明は、ＤＣ−ＤＣコンバータ、及びその制御方法に係り、特に同期整流か非同期整流（ダイオード整流ともいうが、以下では非同期整流として説明する）かを選択する技術（以下、同期／非同期切替という）に関する。

近年、電子機器の小型化が進み、電子機器に搭載されたＣＰＵやＬＳＩなどの低電圧化、大電流化が進んでいる。そして、省エネルギーの観点やバッテリーの長寿命化などから、電子機器の高効率化が求められているが、この電子機器に電力を供給する電源装置も同様に一層の高効率化が求められている。
電子機器に電力を供給する電源装置として、非同期整流方式のダイオードをＭＯＳＦＥＴに代えて電力損失を低減した同期整流方式の電源が採用されるようになってきている。同期整流方式の電源は特に大電流化の進んだ電子機器を低消費電力化するのに効果がある。
同期整流方式は、入力電力を出力側に送り出すときに流れる電流（整流電流）をオンオフ制御する第１のスイッチング素子と、第１のスイッチング素子がオフのときに回生電流（転流電流）を第１のスイッチング素子に対して交互にオンオフ制御して同期整流する第２のスイッチング素子を備えている。第２のスイッチング素子はダイオードよりオン抵抗の少ないＭＯＳＦＥＴが使用される。非同期整流方式は、この第２のスイッチング素子をダイオードとしたものである。
なお、同期整流方式の電源回路を開示したものとして、特開２００４−８８８２０号公報（特許文献１）を挙げることができる（以下、従来技術１という）。
従来技術１に開示された電源回路は、同期整流型スイッチングレギュレータにおいて、同期整流と非同期整流のいずれでも動作が可能に構成されており、損失（特に軽負荷時）を低減するために、同期整流方式か非同期整流方式かを選択することができる。すなわち、軽い負荷の場合には、同期整流方式としてローサイドスイッチング素子をオン／オフ駆動すると、その駆動電力により、かえって効率低下を招くことになるので、従来技術１では、重負荷でハイサイドスイッチング素子のデューティ比が大きいときは同期整流方式、軽負荷でハイサイドスイッチング素子のデューティ比が小さいときは非同期整流方式に切換え、損失を軽減できるようにしている。

特開２００４−８８８２０号公報

上記従来技術１では、ハイサイドスイッチング素子のデューティ比が所定値（基準値）より小さいときに負荷が軽いと判定し、ローサイドスイッチング素子の駆動を停止するように制御している。例えば、負荷が重くなり、ハイサイドスイッチング素子のデューティ比が２０％を超えている場合にローサイドスイッチング素子はオン／オフ駆動される。この場合、同期整流となる。一方、負荷が軽くなり、ハイサイドスイッチング素子のデューティ比が２０％を切った場合は、ローサイドスイッチング素子は停止（オフ）される。この場合、非同期整流となる。

しかし、従来技術１の負荷状態を監視する方法は、ハイサイドスイッチング素子のデューティ比を監視するものであるため、制御周波数の変動に対し最適な同期／非同期切替タイミングを得ることができない。
例えば、周波数可変機能を有するＤＣ−ＤＣコンバータにおいて、閾値を或るＯＦＦデューティ（例えば２０％）に固定した場合を考えると、周波数が２００ｋＨｚでは１μｓのＯＦＦ時間以上で非同期整流動作に入るが、周波数が２ＭＨｚでは１００ｎｓのＯＦＦ時間以上で非同期整流に入ることになる。２００ｋＨｚのときに最適なデューティ比の閾値に設定されていたとすれば、２ＭＨｚではＯＦＦ時間が短くなり、ゲート駆動回路のドライブ損失により、効率が逆に悪化する虞がある。なお、周波数可変機能は、負荷状態により過渡的に制御周波数を変調する機能や、制御回路の外付部品により任意の制御周波数を設定する機能などを含む。

本発明の目的は、上記問題点に鑑み、ＤＣ−ＤＣコンバータにおいて、同期／非同期切替を制御周波数に対し最適なタイミングで行うことで、変換効率を改善することにある。

本発明のＤＣ−ＤＣコンバータは、スイッチング素子をオンオフ駆動し、直流入力電圧を所望の直流電圧に変換して出力するＤＣ−ＤＣコンバータにおいて、前記直流入力電圧に接続されるハイサイドスイッチング素子と、前記ハイサイドスイッチング素子がオフのときに電流を前記ハイサイドスイッチング素子に対して交互にオンオフ制御して同期整流するローサイドスイッチング素子と、前記ローサイドスイッチング素子に並列接続されたダイオードと、前記ハイサイドスイッチング素子のオフ期間の絶対値を検出するか、または前記ハイサイドスイッチング素子の前記オフ期間に対しデッドタイムの誤差を含む期間の絶対値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値として検出するオフ期間検出手段と、前記オフ期間検出手段で検出された前記オフ期間の絶対値に基づいて同期整流と非同期整流の切り替えを行う制御切替手段と、を備えたことを特徴とする。
また、本発明のＤＣ−ＤＣコンバータは、前記ハイサイドスイッチング素子に流れる電流の値を検出する電流検出手段を備え、前記制御切替手段が、前記オフ期間検出手段で検出された前記オフ期間の絶対値と前記電流検出手段で検出された電流の値に基づいて同期整流と非同期整流の切り替えを行うことを特徴とする。
また、本発明のＤＣ−ＤＣコンバータは、前記制御切替手段が、前記オフ期間検出手段で検出された前記オフ期間内において、前記電流検出手段で検出された前記ハイサイドスイッチング素子に流れる電流の値が、検出された前記オフ期間の絶対値に対応する値を超えるとき同期整流に切り替え、検出された前記オフ期間の絶対値に対応する値を超えないとき非同期整流に切り替えることを特徴とする。
また、本発明のＤＣ−ＤＣコンバータは、前記オフ期間検出手段が、前記ハイサイドスイッチング素子の前記オフ期間の開始点または前記ローサイドスイッチング素子のオン期間の開始点で初期充電されたコンデンサの電荷を前記ハイサイドスイッチング素子の前記オフ期間または前記ローサイドスイッチング素子の前記オン期間において定電流で放電し、前記ローサイドスイッチング素子の前記オフ期間の終了点または前記ローサイドスイッチング素子の前記オン期間の終了点で放電を停止し、前記ハイサイドスイッチング素子の前記オン期間または前記ローサイドスイッチング素子の前記オフ期間で保持し、該保持された前記コンデンサの電圧を前記オフ期間の絶対値に対応する値として求めることを特徴とする。
また、本発明のＤＣ−ＤＣコンバータは、前記オフ期間検出手段が、前記ハイサイドスイッチング素子の前記オフ期間の開始点または前記ローサイドスイッチング素子のオン期間の開始点で初期値にリセットされたカウンタの出力値を、前記ハイサイドスイッチング素子の前記オフ期間または前記ローサイドスイッチング素子の前記オン期間においてカウントダウンし、前記ローサイドスイッチング素子の前記オフ期間の終了点または前記ローサイドスイッチング素子の前記オン期間の終了点でカウントダウンを停止し、前記ハイサイドスイッチング素子の前記オン期間または前記ローサイドスイッチング素子の前記オフ期間で保持し、該保持されたカウンタの出力をＤ−Ａ変換した電圧値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値に対応する値として求めることを特徴とする。
また、本発明のＤＣ−ＤＣコンバータは、周波数可変機能を有することを特徴とする。
また、本発明のＤＣ−ＤＣコンバータは、スイッチング素子をオンオフ駆動し、直流入力電圧を所望の直流電圧に変換して出力するＤＣ−ＤＣコンバータにおいて、前記直流入力電圧に接続されるハイサイドスイッチング素子と、前記ハイサイドスイッチング素子がオフのときに出力側から戻る戻り電流を前記ハイサイドスイッチング素子に対して交互にオンオフ制御して同期整流するローサイドスイッチング素子と、前記ローサイドスイッチング素子に並列接続されたダイオードと、前記ハイサイドスイッチング素子に流れる電流の値Ｉoを検出する電流検出手段と、前記ハイサイドスイッチング素子のオフ期間の絶対値Ｔoffを検出するオフ期間検出手段、前記ローサイドスイッチング素子のオン期間の絶対値Ｔlsonを検出するオン期間検出手段、または前記絶対値Ｔlsonから前記絶対値Ｔoffのデッドタイムの誤差を含む値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値Ｔoff若しくは前記ローサイドスイッチング素子の前記オン期間の絶対値Ｔlsonとして検出するオフ期間検出手段と、ローサイドスイッチング素子のオン抵抗をＲon、前記ローサイドスイッチング素子のゲート電圧をＶg、ゲート電圧Ｖgとローサイドスイッチング素子のゲート容量Ｃgの積をＱg、前記ダイオードの順電圧降下をＶFとして、前記ハイサイドスイッチング素子の前記オフ期間の絶対値Ｔoffまたはローサイドスイッチング素子の前記オン期間の絶対値Ｔlson、及び前記電流の値Ｉo、スイッチング周期Ｔに基づき、
（Ｒon×Ｉo²×Ｔoff／Ｔ）＋（Ｖg×Ｑg／Ｔ）−（ＶF×Ｉo×Ｔoff／Ｔ）＞０
または、
（Ｒon×Ｉo²×Ｔlson／Ｔ）＋（Ｖg×Ｑg／Ｔ）−（ＶF×Ｉo×Ｔlson／Ｔ）＞０
の関係が成立するかを演算して判定し、成立したときに非同期整流、成立しないとき同期整流とする切替信号を出力する同期／非同期切替判定手段と、を備えたことを特徴とする。
また、本発明のＤＣ−ＤＣコンバータの同期／非同期切替方法は、電力を出力側に送り出すときに流れる電流をオンオフ制御するハイサイドスイッチング素子と、前記ハイサイドスイッチング素子がオフのときに出力側から戻る戻り電流を前記ハイサイドスイッチング素子に対して交互にオンオフ制御して同期整流するローサイドスイッチング素子と、前記ローサイドスイッチング素子に並列接続された非同期整流用のダイオードとを備え、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子をオンオフ駆動し、所望の直流電圧に変換して出力するＤＣ−ＤＣコンバータの同期／非同期切替方法において、前記ハイサイドスイッチング素子のオフ期間の絶対値を検出するか、または前記ハイサイドスイッチング素子の前記オフ期間に対しデッドタイムの誤差を含む期間の絶対値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値として検出し、検出された前記オフ期間の絶対値に基づいて同期整流または非同期整流に切り替えることを特徴とする。
また、本発明のＤＣ−ＤＣコンバータの同期／非同期切替方法は、前記ハイサイドスイッチング素子に流れる電流の値を検出する電流検出手段を備え、検出された前記ハイサイドスイッチング素子の前記オフ期間の絶対値、または前記ハイサイドスイッチング素子の前記オフ期間に対しデッドタイムの誤差を含む期間の絶対値と、検出された前記電流値と、に基づいて同期整流と非同期整流の切り替えを行うことを特徴とする。

本発明によれば、ハイサイドスイッチング素子のオフ期間の絶対値を検出するか、またはハイサイドスイッチング素子のオフ期間に対しデッドタイムの誤差を含む期間の絶対値をハイサイドスイッチング素子のオフ期間の絶対値として検出して同期／非同期の切替を行うため、制御周波数によらずＤＣ−ＤＣコンバータの変換効率が改善される。

本発明のＤＣ−ＤＣコンバータの実施形態の一例であり、その回路構成を示した図である。 図１に示したゲート駆動回路と同期／非同期切替回路の具体的一例（第１の実施形態）を示した図である。 図２に示したゲート駆動回路と同期／非同期切替回路の動作シーケンスである。 図１に示したゲート駆動回路と同期／非同期切替回路の、他の具体的一例（第２の実施形態）を示した図である。 図４に示したゲート駆動回路と同期／非同期切替回路の動作シーケンスである。 図１に示したゲート駆動回路と同期／非同期切替回路の、更に他の具体的一例（第３の実施形態）を示した図である。

（第１の実施形態）
次に、本発明による第１の実施形態を、図１〜図３を参照して具体的に説明する。

本実施形態は、電力損失の状態を監視するために、ハイサイドスイッチング素子ＨＳのオフ時間の絶対値と、このときの負荷電流を監視するようにしたものである。ハイサイドスイッチング素子ＨＳのオフ時間の絶対値を監視するため、具体的には、ハイサイドスイッチング素子ＨＳがオフの期間に、所定のタイミングで初期値に充電されたコンデンサを定電流で放電し、このコンデンサの端子電圧としてオフ時間の情報を保持し、コンパレータＣＰ1の反転入力端子に入力される電圧Ｖ（−）を得るようにしたものである。また、負荷電流を監視するため、具体的にはハイサイドスイッチング素子ＨＳのオン時の電流（Ｉsns信号）を検出し、コンパレータＣＰ1の非反転入力端子に入力される電圧Ｖ（＋）を得るようにしたものである。そして、電圧Ｖ（−）と電圧Ｖ（＋）がコンパレータＣＰ１で比較され、この比較結果により同期／非同期の切り替えタイミングが得られる。

そのため、本実施形態では、「コンデンサＣ2の電圧を初期値に充電する第１の期間」、「コンデンサＣ2を初期値の電圧から定電流で放電する第２の期間」、「コンデンサＣ2からコンパレータＣＰ1の反転入力端子に入力された電圧Ｖ（−）を、電流検出回路４からコンパレータＣＰ1の非反転入力端子に入力されたＩsns信号の電圧Ｖ（＋）と比較する第３の期間」を、スイッチＳＷ1〜ＳＷ3により切り替え、上記「第３の期間」において、電圧Ｖ（＋）が電圧Ｖ（−）を超えないときはＤＣ−ＤＣコンバータ１を非同期整流として動作させ、電圧Ｖ（＋）が電圧Ｖ（−）を超えたときＤＣ−ＤＣコンバータ１を同期整流として動作させるようにしたものである。
これによりオフ時間の絶対値とこのときの負荷電流を監視し、負荷状態に応じて同期／非同期切替を行うことができる。

図１は、本発明の第１の実施形態のＤＣ−ＤＣコンバータ１の回路構成を示しており、以下に述べるように、負荷状態に応じて同期整流方式と非同期整流方式とを切替可能に構成されている。
ＤＣ−ＤＣコンバータ１は、高電位側の電源端子ＶINと低電位側のＧＮＤ端子間にハイサイドスイッチング素子（ＮチャンネルＭＯＳＦＥＴ）ＨＳとローサイドスイッチング素子（ＮチャンネルＭＯＳＦＥＴ）ＬＳが直列接続され、これら両スイッチング素子はゲート駆動回路２からのゲート信号によりオン／オフ駆動され、出力端子Ｖoutに直流電圧を得るようになっている。

回路構成を以下詳細に説明する。なお、以下の説明では、論理をハイアクティブとして説明しているが、ローアクティブで論理を構築することもできる。

電源端子ＶINはハイサイドスイッチング素子ＨＳのドレイン端子に接続され、ハイサイドスイッチング素子ＨＳのソース端子とローサイドスイッチング素子ＬＳのドレイン端子が接続され、ローサイドスイッチング素子ＬＳのソース端子はＧＮＤ端子に接続されている。ローサイドスイッチング素子ＬＳのドレイン端子とソース端子間には内蔵ダイオードＤQ1が存在し、内蔵ダイオードＤQ1のアノード端子がソース端子に、カソード端子がドレイン端子に接続されている。

また、ローサイドスイッチング素子ＬＳのドレイン端子にリアクトルＬの一方の端子が接続され、リアクトルＬの他方の端子がコンデンサＣ１の一方の端子に接続され、コンデンサＣ１の他方の端子はＧＮＤ端子に接続されている。また、コンデンサＣ１の一方の端子は出力端子Ｖoutとして取り出されている。なお図示はしていないが、負荷は出力端子ＶoutとＧＮＤ端子間に接続される。

リアクトルＬの他方の端子とコンデンサＣ１の一方の端子と出力端子Ｖoutとの接続点から出力電圧がスイッチング制御回路５に入力される。スイッチング制御回路５は、入力された出力電圧が所定の電圧になるように、パルス幅制御されたパルス信号（ハイサイドスイッチング素子ＨＳを駆動するためのＨＳＯＮ信号と、ローサイドスイッチング素子ＬＳを駆動するためのＬＳＯＮ’信号）をゲート駆動回路２へ出力する。なお、ＨＳＯＮ信号とＬＳＯＮ’信号はハイサイドスイッチング素子ＨＳとローサイドスイッチング素子ＬＳを同時に駆動することが無いように、所謂、デッドタイムが設けられている。

制御切替回路３は、ゲート駆動回路２から入力したＨＳＯＮ信号とＬＳＯＮ’信号、及び電流検出回路４からのＩsns信号に基づいてＬＳＯＮ信号を生成し、ゲート駆動回路２に出力する。電流検出回路４はハイサイドスイッチング素子ＨＳに流れる電流を検出して、検出電流に比例した電流信号Ｉsnsを制御切替回路３に出力する。これらゲート駆動回路２と制御切替回路３の回路構成、及びその動作について次に述べる。

図２は、制御切替回路３とゲート駆動回路２の詳細な構成を示したものである。

スイッチング制御回路５からゲート駆動回路２に入力されたＨＳＯＮ信号は、制御切替回路３に出力されると共に、バッファ回路ＢＵＦ１を介してハイサイドスイッチング素子ＨＳのゲート端子に出力される。また、スイッチング制御回路５からゲート駆動回路２に入力されたＬＳＯＮ’信号は、制御切替回路３に出力されると共に、アンド回路ＡＮＤ１とバッファ回路ＢＵＦ２を介してローサイドスイッチング素子ＬＳのゲート端子に出力される。アンド回路ＡＮＤ１の一方の入力端子には制御切替回路３からＬＳＯＮ信号が入力され、他方の端子に入力されたスイッチング制御回路５からのＬＳＯＮ’信号と論理ＡＮＤがとられ、出力信号をバッファ回路ＢＵＦ２に出力する。

バッファ回路ＢＵＦ１はスイッチング制御回路５から入力されたＨＳＯＮ信号をハイサイドスイッチング素子ＨＳのゲート端子に出力するときのバッファ回路であり、また、バッファ回路ＢＵＦ２はアンド回路ＡＮＤ1の出力信号をローサイドスイッチング素子ＬＳのゲート端子に出力するときのバッファ回路であるが、バッファ回路ＢＵＦ１は、ハイサイドスイッチング素子ＨＳへのゲート信号の電位を高電位側にシフトするレベルシフト機能を備えるように構成される。

制御切替回路３は、ゲート駆動回路２からＨＳＯＮ信号とＬＳＯＮ’信号を入力し、更に、電流検出回路４からＩsns信号を入力して、これらの信号を基に同期整流と非同期整流を切り替えるための同期／非同期切替信号であるＬＳＯＮ信号を生成する。なお、制御切替回路３は、スイッチング制御回路５からＨＳＯＮ信号とＬＳＯＮ’信号とを入力されるように構成しても良い。

制御切替回路３は、上記第１〜第３の期間を、信号Ｓ1〜Ｓ3により切り替えるスイッチＳＷ1〜ＳＷ3を備えている。スイッチＳＷ1〜ＳＷ3はいずれか１つのスイッチがオンし、異なるスイッチが同時にオンすることは無い。

なお、スイッチＳＷ1〜ＳＷ3は、いずれもスイッチＳＷ1〜ＳＷ3を制御する信号Ｓ１〜Ｓ３がハイレベル（以下、Ｈレベルと記載する）のときオンし、ローレベル（以下、Ｌレベルと記載する）のときオフするようになっている。すなわち、ＲＳ−ＦＦ３２の出力端子Ｑからの出力信号Ｓ1がＨレベルのときスイッチＳＷ1はオンする。また、ＮＯＲ1の出力信号Ｓ2がＨレベルのときスイッチＳＷ2はオンする。また、ゲート駆動回路２からのＨＳＯＮ信号（＝信号Ｓ3）がＨレベルのときスイッチＳＷ3はオンする。

スイッチＳＷ1は、コンデンサＣ2の電圧を所定の初期値Ｖ1に充電する期間にオンするスイッチで、スイッチＳＷ1がオンすると、コンデンサＣ2は抵抗Ｒ2を介して電圧Ｖ2の電源に接続され、コンデンサＣ2は急速に初期値Ｖ1まで充電される。ここで、コンデンサＣ2の電圧Ｖ2の電源による充電時間は、ＨＳＯＮ信号のオン又はオフパルスのパルス幅に対し無視できる程度に短い時間に設定される。

スイッチＳＷ2は、定電流回路ＣＳの定電流でコンデンサＣ2を放電する期間にオンされるスイッチで、スイッチＳＷ2がオンすると定電流回路ＣＳがコンデンサＣ2に接続され、コンデンサＣ2に充電された電荷は定電流回路ＣＳにより定電流で直線的に放電される。

スイッチＳＷ3は、コンデンサＣ2の電圧を基準電圧と比較する期間にオンされるスイッチで、スイッチＳＷ3がオンするとコンデンサＣ2はコンパレータＣＰ1の反転入力端子に接続され、このときスイッチＳＷ2はオフするので、コンデンサＣ2は放電が停止し、この期間、コンデンサＣ2の電圧は一定値を保つ。

電流検出回路４から入力されたＩsns信号は抵抗Ｒ1で電圧信号に変換され、変換されたＩsns信号はコンパレータＣＰ1の非反転入力端子に信号Ｖ(+)として入力される。コンパレータＣＰ1は、スイッチＳＷ3がオンしている期間に反転入力端子に入力されるコンデンサＣ2の電圧Ｖc（＝電圧Ｖ(−)）と非反転入力端子に入力されるＩsns信号の電圧（＝電圧Ｖ(+)）を比較して、Ｖ(−)＞Ｖ(+)のときＬレベルの信号、Ｖ(−)＜Ｖ(+)のときＨレベルの信号を出力する。

Ｄ−ＦＦ３１はＤタイプのフリップフロップで、クロック端子ＣＫに入力されている信号がＬレベルからＨレベルに変化する立ち上がり時点で入力端子Ｄに入力されている信号のレベル状態を出力端子Ｑに出力するものである。したがって、ＨＳＯＮ信号がＨレベルからＬレベルに変化すると、インバータ回路ＮＯＴ１により信号が反転されてＤ−ＦＦ３１のクロック端子ＣＫに入力された信号が立ち上がるので、このとき入力端子Ｄに入力されている信号、言い換えると、コンパレータＣＰ1の出力の信号レベル状態が出力端子Ｑに出力される。

コンパレータＣＰ2は、反転入力端子に電圧Ｖ1の基準電圧が入力され、非反転端子にコンデンサＣ2の電圧Ｖcが入力されている。コンデンサＣ2の電圧が電圧Ｖ2に充電されていく過程でコンデンサＣ2の電圧が電圧Ｖ1に達すると、コンパレータＣＰ2はこれを検知し（但し、Ｖ2＞Ｖ1）コンパレータＣＰ2の出力信号はＨレベルになる。この出力信号は、コンデンサＣ2の充電を停止するために生成される出力信号Ｖcp2であり、ＲＳ−ＦＦ３２のリセット端子Ｒに入力されている。

ＲＳ−ＦＦ３２はＲＳタイプのフリップフロップで、セット端子Ｓとリセット端子Ｒと出力端子Ｑをもっている。ＲＳ−ＦＦ３２は、セット端子Ｓに入力されるＬＳＯＮ’信号とリセット端子Ｒに入力される出力信号Ｖcp2とに応じて、出力端子Ｑから信号Ｓ1を出力する。

ＮＯＲ1は、ＲＳ−ＦＦ３２からの信号Ｓ1とゲート駆動回路２からのＨＳＯＮ信号（＝信号Ｓ3）の論理ＮＯＲをとった信号（＝信号Ｓ2）を出力するもので、信号Ｓ1と信号Ｓ3のどちらもＬレベルのときＨレベルの信号Ｓ2を出力する。

次に、制御切替回路３とゲート駆動回路２の動作を、図３に示したタイムシーケンスに従って説明する。
図３には、ＨＳＯＮ信号、ＬＳＯＮ’信号、コンデンサＣ2の電圧Ｖc、コンパレータＣＰ1の非反転入力端子に入力される電圧Ｖ(+)（＝Ｉsns信号の電圧）、コンパレータＣＰ1の出力信号Ｖcp1、同期／非同期切替信号であるＬＳＯＮ信号、コンパレータＣＰ2の出力信号Ｖcp2、スイッチＳＷ1〜ＳＷ3の切替を制御する信号Ｓ1〜Ｓ3が示されている。横軸は時間を示す。

ＨＳＯＮ信号、ＬＳＯＮ’信号はゲート駆動回路２から制御切替回路３に入力される信号であり、交互にオン、オフを繰り返す信号となっている。このときＨＳＯＮ信号とＬＳＯＮ’信号は、信号のＨレベルが重ならないように、同時にＬレベルとなる期間を経てオン、オフが繰り返されている。すなわち、期間ｔ1〜ｔ2、ｔ3〜ｔ4、ｔ5〜ｔ6、ｔ7〜ｔ8、ｔ9〜ｔ10、ｔ11〜ｔ12、ｔ13〜ｔ14、ｔ15〜ｔ16は、同時にＬレベルとなる期間であり、所謂、デッドタイムを示す。また、ＴaはコンデンサＣ2の充電電圧が電圧Ｖ1以上になっている期間を示している。

時刻ｔ4、ｔ8、ｔ12、ｔ16のそれぞれの時刻においてＬＳＯＮ’信号がＬレベルからＨレベルに変化すると、ＲＳ−ＦＦ３２の出力端子Ｑの信号Ｓ1はＨレベルとなる。スイッチＳＷ1を制御する信号Ｓ1がＨレベルになるとスイッチＳＷ1はオンしてコンデンサＣ2は電圧Ｖ2に向かって急速に充電される。コンデンサＣ2の充電電圧がコンパレータＣＰ2の反転入力端子に接続された電圧Ｖ1に達すると、コンパレータＣＰ2はこれを検知して出力信号Ｖcp2をＬレベルからＨレベルに変化させる。コンパレータＣＰ2の出力はＲＳ−ＦＦ３２のリセット端子Ｒに入力されているのでＲＳ−ＦＦ３２の出力端子Ｑの信号Ｓ1がＬレベルになる。するとスイッチＳＷ1はオフしてコンデンサＣ2は充電を停止する。このとき、信号Ｓ1は、図示したように、時刻ｔ4、ｔ8、ｔ12、ｔ16の時点で短時間だけＨレベル信号となる。

信号Ｓ2は、信号Ｓ1と信号Ｓ3の論理ＮＯＲをとった信号であるので、ＨＳＯＮ信号を反転した信号に、Ｈレベル期間に信号Ｓ1を反転したスリット状のＬレベル信号が入った図示されるような信号となる。

また、信号Ｓ3は、図示されるように、ＨＳＯＮ信号と同じ信号になっている。

このように、信号Ｓ1、信号Ｓ2、信号Ｓ3のオン期間は重なることなく図に示すごとく変化し、スイッチＳＷ1〜ＳＷ3のオン、オフを制御することができる。

信号Ｓ1の信号レベルがＨレベルになり、コンデンサＣ2が電圧Ｖ1に初期状態に充電されるとき、コンデンサＣ2の充電電圧は動作遅れにより電圧Ｖ1よりΔＶだけオーバーシュートすると考えると、時刻ｔ4、ｔ8、ｔ12、ｔ16のそれぞれの時点からコンデンサＣ2が放電して行くときに、コンパレータＣＰ1の出力電圧はΔＶ＞０の期間ＴaだけＨレベルになる。

コンデンサＣ2の電圧Ｖcは、図３に示されるように、時刻ｔ4、ｔ8、ｔ12、ｔ16で瞬時にほぼ電圧Ｖ1まで初期充電され、その後、定電流回路ＣＳの定電流で放電されて行く。したがって、コンデンサＣ2の電圧Ｖcは直線的に降下して行く。この場合、放電期間は、信号Ｓ2がＨレベルの期間であり、時刻ｔ4、ｔ8、ｔ12、ｔ16に続く期間について言えば、ＨＳＯＮ信号がＬレベル期間となっている期間ｔ4〜ｔ6、ｔ8〜ｔ10、ｔ12〜ｔ14、ｔ16〜・・・である。したがって、コンデンサＣ2は、ＨＳＯＮ信号のＬレベル期間が長いほど定電流回路ＣＳによる放電量が多くなり、ＨＳＯＮ信号がＨレベルに立ち上がる時点（時刻ｔ2、ｔ6、ｔ10、ｔ14）でのコンデンサＣ2の電圧はより低い電圧となる。

ＨＳＯＮ信号がＨレベルである期間は、信号Ｓ3がＨレベルである期間であるので、スイッチＳＷ3はオン、ＳＷ2はオフとなっている。したがって、コンデンサＣ2は定電流回路ＣＳから切り離されてコンパレータＣＰ1の反転入力端子に接続されている。このときコンデンサＣ2の電圧Ｖcは一定値を保ってコンパレータＣＰ1の反転入力端子に電圧Ｖ（−）として入力されている。そしてコンデンサＣ2の電圧Ｖc（＝電圧Ｖ（−））は、非反転端子に入力された電流検出回路４からの信号Ｉsns（＝電圧Ｖ（＋））と比較される（期間ｔ2〜ｔ3、ｔ6〜ｔ7、ｔ10〜ｔ11、ｔ14〜ｔ15）。

期間ｔ1〜ｔ8はＨＳＯＮ信号のＬレベル期間が短く、期間ｔ2〜ｔ3、ｔ6〜ｔ7でのコンデンサＣ2の電圧Ｖc（＝電圧Ｖ（−））は、コンパレータＣＰ1の非反転端子に入力された電流検出回路４からの信号Ｉsns（＝電圧Ｖ（＋））よりも高い状態なので、コンパレータＣＰ1の出力Ｖcp1はＬレベルのままである。これに対し、期間ｔ8〜ｔ16はＨＳＯＮ信号のＬレベル期間が長く、コンデンサＣ2の電圧Ｖc（＝電圧Ｖ（−））は、コンパレータＣＰ1の非反転端子に入力された電流検出回路４からの信号Ｉsns（＝電圧Ｖ（＋））よりも低い電圧となるので、コンパレータＣＰ1の出力Ｖcp1は、信号Ｉsns（＝電圧Ｖ（＋））がコンデンサＣ2の電圧Ｖc（＝電圧Ｖ（−））を上回る期間（期間ｔa〜ｔ11、ｔb〜ｔ15）、Ｈレベルとなる。

Ｄ−ＦＦ３１は、コンパレータＣＰ1の出力信号Ｖcp1がデータ端子Ｄに入力され、ＨＳＯＮ信号をＮＯＴ１で反転した信号がクロック端子ＣＫに入力されているので、期間ｔ8〜ｔ16における期間ｔa〜ｔ11、ｔb〜ｔ15においてＨＳＯＮ信号がＨレベルからＬレベルに変化すると（時刻ｔ11）、コンパレータＣＰ1の出力信号Ｖcp1（データ端子Ｄ）がＨレベルなので、出力端子Ｑの信号、すなわちＬＳＯＮ信号がＨレベルになる。これに対し、期間ｔ1〜ｔ8における期間ｔ2〜ｔ3、ｔ6〜ｔ7ではＨＳＯＮ信号がＨレベルからＬレベルに変化しても、コンパレータＣＰ1の出力信号Ｖcp1（データ端子Ｄ）がＬレベルなので、Ｄ−ＦＦ３１の出力端子Ｑの信号、すなわちＬＳＯＮ信号はＬレベルのままである。このＬＳＯＮ信号は、ＬＳＯＮ信号がＨレベルのとき同期整流、ＬＳＯＮ信号がＬレベルのとき非同期整流に切り替えるための信号同期／非同期切替信号となる。すなわち、ゲート駆動回路２のＡＮＤ1の一方の端子に入力されたＬＳＯＮ信号がＨレベルのとき、ローサイドスイッチング素子ＬＳをオン／オフ駆動する（同期整流）。また、ゲート駆動回路２のＡＮＤ1の一方の端子に入力されたＬＳＯＮ信号がＬレベルのとき、ローサイドスイッチング素子ＬＳは駆動が停止される（非同期整流）。

図２、図３に示した第１の実施形態は、ＬＳＯＮ’信号の立ち上がり時点でコンデンサＣ2を初期値にリセットし、続くＨＳＯＮ信号のオフ期間でコンデンサＣ2を放電するようにし、ＨＳＯＮ信号の立ち上がり時点でのコンデンサＣ2の電圧を比較電圧として保持するものであるが、ＨＳＯＮ信号の立ち下がり時点でコンデンサＣ2を初期値にリセットし、続くＨＳＯＮ信号のオフ期間でコンデンサＣ2を放電するようにし、ＨＳＯＮ信号の立ち上がり時点でのコンデンサＣ2の電圧を比較電圧として保持するようにしてもよい。また、ＬＳＯＮ’信号の立ち上がり時点でコンデンサＣ2を初期値にリセットし、続くＬＳＯＮ’信号のオン期間でコンデンサＣ2を放電するようにし、ＬＳＯＮ’信号の立ち下がり時点でのコンデンサＣ2の電圧を比較電圧として保持するようにしてもよい。また、ＨＳＯＮ信号の立ち下がり時点でコンデンサＣ2を初期値にリセットし、続くＬＳＯＮ’信号のオン期間でコンデンサＣ2を放電するようにし、ＬＳＯＮ’信号の立ち下がり時点でのコンデンサＣ2の電圧を比較電圧として保持するようにしてもよい。これらの変形例は、デッドタイムの誤差の範囲でＨＳＯＮ信号のオフ期間を検出するもので、同期／非同期の切り替え機能として略同等である。これらは、図２に示した回路の多少の変更で実施することができる。

従来技術１は、ハイサイドスイッチング素子ＬＳのデューティ比を使って同期／非同期の切り替えを行っていた。また、従来技術１は負荷電流の大きさを考慮していない。一方、本実施形態によれば、ハイサイドスイッチング素子ＨＳのオフ期間の絶対値、あるいはデッドタイムの差はあるが、ローサイドスイッチング素子ＬＳのオン期間の絶対値などを検出し、また、本実施形態によれば負荷電流の大きさも考慮して同期／非同期の切り替えを行うため、制御周波数によらず、同期／非同期のより最適な切り替えを行うことができる。従って、本実施形態によれば、ＤＣ−ＤＣコンバータの変換効率が改善される。

（第２の実施形態）
次に、本発明による第２の実施形態を、図４〜図５を参照して具体的に説明する。
本実施形態のＤＣ−ＤＣコンバータ１の回路構成において、第１の実施形態ではアナログ回路で構成した制御切替回路３を用いたが、本第２の実施形態ではデジタル回路で構成した制御切替回路６に置き換えた点が異なっている。その他の構成は第１の実施形態と同じであるので、本実施形態の説明は、主に制御切替回路６の構成とその動作について説明する。

スイッチング素子のオフ時間を監視するために、上記第１の実施形態ではハイサイドスイッチング素子ＨＳのオフの期間にコンデンサＣ2を定電流で放電して、このコンデンサＣ2の端子電圧としてオフ時間の情報を保持するようにした。これに対し、本実施形態では、ハイサイドスイッチング素子ＨＳのオフの期間にカウンタ回路６２をクロック信号によりカウントダウンし、このカウンタ回路６２のカウント値としてオフ時間の情報を保持するようにしたものである。そして、このカウント値をＤ−Ａ変換器６３でデジタルからアナログに変換したアナログ値（＝コンパレータＣＰ3の反転入力電圧Ｖ（−））が、電流検出回路４からの信号Ｉsns（＝コンパレータＣＰ3の非反転入力電圧Ｖ（＋））と比較され、電圧Ｖ（＋）が電圧Ｖ（−）を超えないときはＤＣ−ＤＣコンバータ１を非同期整流として動作させ、電圧Ｖ（＋）が電圧Ｖ（−）を超えたときＤＣ−ＤＣコンバータ１を同期整流として動作させるようにしたものである。これによりオフ時間の絶対値と、このときの負荷電流と、に基づき同期／非同期の切り替えを行うことができる。

図４は、制御切替回路６とゲート駆動回路２の詳細な構成を示したものである。ゲート駆動回路２については、第１の実施形態と同じであるので、詳細説明は省略する。

制御切替回路６は、ゲート駆動回路２からＨＳＯＮ信号とＬＳＯＮ’信号とを入力し、更に、電流検出回路４からＩsns信号を入力して、これらの信号を基に同期整流と非同期整流を切り替えるための同期／非同期切替信号であるＬＳＯＮ信号を生成する。なお、制御切替回路６は、スイッチング制御回路５からＨＳＯＮ信号とＬＳＯＮ’信号とを入力されるように構成しても良い。

制御切替回路６は、カウンタ回路６２と、Ｄ−Ａ変換器６３と、コンパレータＣＰ3と、Ｄ−ＦＦ回路６１と、クロック発生器６４と、アンド回路ＡＮＤ2と、インバータ回路ＮＯＴ2と、抵抗Ｒ1を備えている。カウンタ回路６２は、反転出力端子⁻Ｑ1〜⁻Ｑnの信号がリセット信号Ｒにより初期値にリセットされ、ハイサイドスイッチング素子ＨＳのオフの期間において、リセットされた初期値からクロック信号によりカウントダウンされる。Ｄ−Ａ変換器６３は、このカウンタ回路６２の出力をデジタル／アナログ変換する。コンパレータＣＰ3は、電流検出回路４から入力されたＩsns信号（＝電圧Ｖ（＋））とＤ−Ａ変換器６３の出力（＝電圧Ｖ（−））を比較し、Ｖ（＋）＞Ｖ（−）のときＨレベル、Ｖ（＋）＜Ｖ（−）のときＬレベルの信号を出力する。Ｄ−ＦＦ回路６１は、データ端子ＤにコンパレータＣＰ3の出力が入力され、クロック端子ＣＫの入力信号がＬレベルからＨレベルに変化する立ち上がり時点で、データ端子Ｄの信号レベルを出力端子Ｑに出力する。クロック発生器６４は、カウンタ回路６２にアンド回路ＡＮＤ2を介してクロック信号を供給する。インバータ回路ＮＯＴ2は、ゲート駆動回路２からのＨＳＯＮ信号を反転して出力する。アンド回路ＡＮＤ2は、クロック発生器６４からのクロック信号とインバータ回路ＮＯＴ2の出力信号の論理ＡＮＤをとりカウンタ回路６２のクロック端子ＣＫに出力する。抵抗Ｒ1は、電流検出回路４から入力されるＩsns信号を電圧信号に変換する。

カウンタ回路６２は、リセット端子Ｒにゲート駆動回路２からＬＳＯＮ’信号が入力され、そのＬＳＯＮ’信号がＬレベルからＨレベルに変化する立ち上がり時点で反転出力端子⁻Ｑ1〜⁻Ｑnの信号が最大値Ｈ、・・・、Ｈにリセットされる。その後、アンド回路ＡＮＤ2を介して入力されるクロック発生器６４からのクロック信号によりカウントダウンされる。カウンタ回路６２はＨＳＯＮ信号がＬレベルのときに出力をカウントダウンする。

カウンタ回路６２の反転出力端子⁻Ｑ1〜⁻Ｑnの信号はＤ−Ａ変換器６３に入力されてデジタル信号からアナログ信号に変換される。カウンタ回路６２がリセットされて反転出力端子⁻Ｑ1〜⁻Ｑnの信号が最大値のＨ、・・・、Ｈになったとき、Ｄ−Ａ変換器６３の出力は第１の実施の形態における初期値Ｖ1に相当する電圧（本実施の形態でもＶ1とする）になる。Ｄ−Ａ変換器６３の出力はクロック信号によりカウントダウンされると、直線的にその出力電圧は低下する。

このようにして生成されたＤ−Ａ変換器６３の出力は、コンパレータＣＰ3の反転入力端子に電圧Ｖ（−）として入力され、一方、電流検出回路４から入力されたＩsns信号がコンパレータＣＰ3の非反転入力端子に電圧Ｖ（＋）として入力され、コンパレータＣＰ3により電圧Ｖ（−）と電圧（Ｖ（＋））が比較される。そして、電圧Ｖ（−）＞電圧（Ｖ（＋））のときコンパレータＣＰ3の出力はＬレベルとなり、電圧Ｖ（−）＜電圧（Ｖ（＋））のときコンパレータＣＰ3の出力はＨレベルとなる。

コンパレータＣＰ3の出力はＤ−ＦＦ６１のデータ端子Ｄに入力され、また、ゲート駆動回路２からのＨＳＯＮ信号をインバータ回路ＮＯＴ2で反転したＨＳＯＦＦ信号が、Ｄ−ＦＦ６１のクロック端子ＣＫに入力されるので、Ｄ−ＦＦ６１は、ＨＳＯＦＦ信号がＬレベルからＨレベルに立ち上がった時点でデータ端子Ｄに入力されたコンパレータＣＰ3の出力レベルを出力端子ＱにＬＳＯＮ信号として出力する。

図５は、制御切替回路６とゲート駆動回路２の動作を示すタイムシーケンスである。
図５には、ＨＳＯＮ信号、ＬＳＯＮ’信号、ＨＳＯＮ信号をインバータ回路ＮＯＴ2で反転したＨＳＯＦＦ信号、Ｄ−Ａ変換器６３の出力信号でありコンパレータＣＰ3の反転入力端子の電圧Ｖ（−）、コンパレータＣＰ3の非反転入力端子の電圧Ｖ(+)（＝電流検出回路４から入力されたＩsns信号の電圧）、コンパレータＣＰ3の出力信号Ｖcp3、同期／非同期切替信号であるＬＳＯＮ信号が示されている。横軸は時間を示す。

ＨＳＯＮ信号、ＬＳＯＮ’信号はゲート駆動回路２から入力される信号であり、交互にオン、オフを繰り返す信号となっている。このときＨＳＯＮ信号、ＬＳＯＮ’信号は、Ｈレベル信号が重ならないように同時にＬレベルとなる期間を経てオン、オフが繰り返されている。すなわち、期間ｔ1〜ｔ2、期間ｔ3〜ｔ4、期間ｔ5〜ｔ6、期間ｔ7〜ｔ8、期間ｔ9〜ｔ10、期間ｔ11〜ｔ12、期間ｔ13〜ｔ14、期間ｔ15〜ｔ16は、同時にＬレベルとなる期間であり、所謂、デッドタイムを示す。

ＬＳＯＮ’信号はカウンタ回路６２のリセット端子Ｒに入力されているので、時刻ｔ4、ｔ8、ｔ12、ｔ16でＬＳＯＮ’信号がＬレベルからＨレベルに立ちあがる時点で、カウンタ回路６２の反転出力端子⁻Ｑ1〜⁻Ｑnの信号は最大値Ｈ、・・・、Ｈにリセットされ、これにより、カウンタ回路６２の反転出力端子⁻Ｑ1〜⁻Ｑnの信号を入力しているＤ−Ａ変換器６３の出力は電圧Ｖ1にリセットされる。

期間ｔ3〜ｔ6、ｔ7〜ｔ10、ｔ11〜ｔ14はＨＳＯＦＦ信号がＨレベルなので、カウンタ回路６２の反転出力端子⁻Ｑ1〜⁻Ｑnの信号はリセットされた最大値Ｈ、・・・、Ｈからカウントダウンされて行く。これに伴い、Ｄ−Ａ変換器６３の出力は電圧Ｖ1から直線的に低下していく。

期間ｔ2〜ｔ3、ｔ6〜ｔ7、ｔ10〜ｔ11、ｔ14〜ｔ15は、ＨＳＯＦＦ信号がＬレベルになるので、カウンタ回路６２はカウントを停止する。これに伴い、Ｄ−Ａ変換器６３の出力は一定値を保つ。Ｄ−Ａ変換器６３の出力はコンパレータＣＰ3の反転入力端子に電圧Ｖ（−）として入力されおり、一方、電流検出回路４から入力されるＩsns信号が非反転端子に電圧Ｖ（＋）として入力されているので、これら電圧Ｖ（＋）と電圧Ｖ（−）が比較される。

期間ｔ1〜ｔ8はＨＳＯＮ信号のＬレベル期間が短く、コンパレータＣＰ3の非反転端子に入力された電圧Ｖ（−）は、非反転端子に入力される電流検出回路４のＩsns信号（電圧Ｖ（＋））よりも高い状態なのでコンパレータＣＰ3の出力Ｖcp3はＬレベルのままである。これに対し期間ｔ8〜ｔ16は、ＨＳＯＮ信号のＬレベル期間が長く、信号Ｉsns（＝Ｖ（＋））が電圧（＝Ｖ（−））を上回る期間（期間ｔa〜ｔ11、ｔb〜ｔ15）、コンパレータＣＰ3の出力Ｖcp3はＨレベルとなる。
期間ｔa〜ｔ11、ｔb〜ｔ15においてＨＳＯＦＦ信号がＬレベルからＨレベルに変化すると（時刻ｔ11）、Ｄ−ＦＦ６１の出力端子Ｑの信号であるＬＳＯＮ信号はＨレベルになる。これに対し、期間ｔ1〜ｔ8における期間ｔ2〜ｔ3、ｔ6〜ｔ7ではＬＳＯＮ信号はＬレベルのままである。このＬＳＯＮ信号は、ＬＳＯＮ信号がＨレベルのとき同期整流、ＬＳＯＮ信号がＬレベルのとき非同期整流に切り替えるための信号同期／非同期切替信号となる。すなわち、ゲート駆動回路２のアンド回路ＡＮＤ2の一方の端子に入力されたＬＳＯＮ信号がＨレベルのとき、ローサイドスイッチング素子ＬＳをオン／オフ駆動する（同期整流）。また、ゲート駆動回路２のＡＮＤ1の一方の端子に入力されたＬＳＯＮ信号がＬレベルのとき、ローサイドスイッチング素子ＬＳは駆動が停止される（非同期整流）。

図４、図５に示した第２の実施形態は、ＬＳＯＮ’信号の立ち上がり時点でカウンタ回路６２を最大値にリセットし、続くＨＳＯＮ信号のオフ期間でカウンタ回路６２をカウントダウンし、カウンタ回路６２の出力をＤ−Ａ変換器６３でアナログ値に変換し、ＨＳＯＮ信号の立ち上がり時点でのＤ−Ａ変換器６３のアナログ値を比較電圧として保持するものであるが、ＨＳＯＮ信号の立ち下がり時点でカウンタ回路６２を最大値にリセットし、続くＨＳＯＮ信号のオフ期間でカウンタ回路６２をカウントダウンし、カウンタ回路６２の出力をＤ−Ａ変換器でアナログ値に変換し、ＨＳＯＮ信号の立ち上がり時点でのＤ−Ａ変換器６３のアナログ値を比較電圧として保持するようにしてもよい。また、ＬＳＯＮ’信号の立ち上がり時点でカウンタ回路６２を最大値にリセットし、続くＬＳＯＮ’信号のオン期間でカウンタ回路６２をカウントダウンし、カウンタ回路６２の出力をＤ−Ａ変換器でアナログ値に変換し、ＬＳＯＮ’信号の立ち下がり時点でのＤ−Ａ変換器でアナログ値を比較電圧として保持するようにしてもよい。また、ＨＳＯＮ信号の立ち下がり時点でカウンタ回路６２を最大値にリセットし、続くＬＳＯＮ’信号のオン期間でカウンタ回路６２をカウントダウンし、カウンタ回路６２の出力をＤ−Ａ変換器でアナログ値に変換し、ＬＳＯＮ’信号の立ち下がり時点でのＤ−Ａ変換器でアナログ値を比較電圧として保持するようにしてもよい。これらの変形例は、デッドタイムの誤差の範囲でＨＳＯＮ信号のオフ期間を検出するもので、同期／非同期の切り替え機能として略同等である。これらは、図２に示した回路の多少の変更で実施することができる。

本実施形態によれば、ハイサイドスイッチング素子ＨＳのオフ期間の絶対値、あるいはデッドタイムの差はあるが、ローサイドスイッチング素子ＬＳのオン期間の絶対値などを検出し、また、本実施形態によれば負荷電流の大きさも考慮して同期／非同期の切り替えを行うため、制御周波数によらず、同期／非同期のより最適な切り替えを行うことができる。従って、本実施形態によれば、ＤＣ−ＤＣコンバータの変換効率が改善される。

また、本実施の形態によれば、デジタル的に回路を構成でき、アナログ回路で問題となるオフセットの調整や温度による特性変化などをなくすことができ、パルス幅の検出をより正確に行うことができる。

（第３の実施形態）
次に、本発明による第３の実施形態を、図６を参照して具体的に説明する。

本実施形態は、第２の実施形態において、コンパレータＣＰ3とＤ−ＦＦ６１の部分を、同期／非同期切替判定回路７１で置き換えたものである。その他の構成は第２の実施形態と同じである。同期／非同期切替判定回路７１はＤＳＰ（デジタル・シグナル・プロッセサ）、あるいはマイクロコンピュータを用いて構成することができる。
ここで、同期／非同期切替判定回路７１の判定ロジックについて説明する。

同期整流時に生じる電力損失と非同期整流時に生じる電力損失を検討してみると、次のようになる。すなわち、同期整流時には、ローサイドスイッチング素子に「オン抵抗Ｒonによる電力損失Ｒon×Ｉo²×Ｔoff／Ｔ」と、「ゲート駆動回路のドライブ損失Ｖg×Ｑg／Ｔ」との和の電力損失が生じる。一方、非同期整流時には、整流用のダイオードに「順電圧降下による電力損失ＶF×Ｉo×Ｔoff／Ｔ」が生じる。
但し、Ｒonはローサイドスイッチング素子のオン抵抗、Ｉoは負荷電流、Ｔoffはハイサイドスイッチング素子のオフ期間、Ｔはスイッチング周期、Ｖgはローサイドスイッチング素子のゲート電圧、Ｑgはゲート電圧Ｖgとローサイドスイッチング素子のゲート容量Ｃgの積、ＶFは非同期整流用ダイオードの順電圧降下を示している。
したがって、同期整流時にローサイドスイッチング素子に生じる「オン抵抗Ｒonによる電力損失Ｒon×Ｉo²×Ｔoff／Ｔ」と、「ゲート駆動回路のドライブ損失Ｖg×Ｑg／Ｔ」との和の電力損失が、非同期整流時にダイオードに生じる「順電圧降下による電力損失ＶF×Ｉo×Ｔoff／Ｔ」より大きくなるとき非同期整流に切り替え、小さくなるとき同期整流に切り替えると、電力損失を低減できることが分かる。
すなわち、次の（１）式の条件を満たしたとき非同期整流に切り替え、満たさないとき同期整流に切り替えると電力損失を低減できる。
（Ｒon×Ｉo²×Ｔoff／Ｔ）＋（Ｖg×Ｑg／Ｔ）−（ＶF×Ｉo×Ｔoff／Ｔ）＞０
・・・・（１）
あるいは、デッドタイムの差はあるが、ハイサイドスイッチング素子のオフ期間Ｔoffをローサイドスイッチング素子のオン期間Ｔlsonに代えた次の（２）式の条件を満たしたとき非同期整流に切り替え、満たさないとき同期整流に切り替えると電力損失を低減できる。
（Ｒon×Ｉo²×Ｔlson／Ｔ）＋（Ｖg×Ｑg／Ｔ）−（ＶF×Ｉo×Ｔlson／Ｔ）＞０
・・・・（２）

同期／非同期切替判定回路７１は、電流検出回路４からのＩsns信号、Ｄ−Ａ変換器６３の出力信号、およびＨＳＯＦＦ信号（ＨＳＯＮ信号でも良い）を入力し、上に述べた（１）式、あるいは（２）式を演算し、同期／非同期切替信号であるＬＳＯＮ信号を出力する。

ＨＳＯＦＦ信号のＨレベル期間における電流検出回路４からのＩsns信号は、図５のＶ（＋）波形に示すように負荷電流に対応する信号となっている。また、ＨＳＯＦＦ信号のＨレベル期間におけるＤ−Ａ変換器６３の出力信号は、図５のＶ（−）波形に示すようにハイサイドスイッチング素子ＨＳのオフ期間に比例して小さくなる信号となっている。したがって、ＨＳＯＦＦ信号のＨレベル期間における電流検出回路４からのＩsns信号とＤ−Ａ変換器６３の出力信号をサンプリングして、（１）式、あるいは（２）式の成立関係を演算することができる。ＬＳＯＮ信号は（１）式、あるいは（２）式の関係が成立したときＬレベルのＬＳＯＮ信号（非同期整流）として出力され、（１）式、あるいは（２）式の関係が成立しないときＨレベルのＬＳＯＮ信号（同期整流）として出力される。

ここで、ローサイドスイッチング素子のオン抵抗Ｒon、ローサイドスイッチング素子のゲート電圧Ｖg、ゲート電圧Ｖgとローサイドスイッチング素子のゲート容量Ｃgの積Ｑg、非同期整流用ダイオードの順電圧降下ＶFは、所定の定数として設定することができる。また、負荷電流Ｉoは電流検出回路４からのＩsns信号に基づいて決定でき、スイッチング周期Ｔとハイサイドスイッチング素子のオフ期間ＴoffはＨＳＯＦＦ信号から決定することができる。

本実施形態でも第１〜第２の実施形態と同様に、スイッチング素子のオフ時間の絶対値、及び負荷電流の大きさを検出し、同期／非同期の切り替えを行うことができる。また、本実施の形態によれば、第２の実施形態と同様にデジタル的に回路を構成でき、アナログ回路で問題となるオフセットの調整や温度による特性変化などをなくすことができ、パルス幅の検出をより正確に行うことができる。更に、本実施形態によれば、ローサイドスイッチング素子のオン抵抗Ｒon、ローサイドスイッチング素子のゲート電圧Ｖg、ゲート電圧Ｖgとローサイドスイッチング素子のゲート容量Ｃgの積Ｑg、非同期整流用ダイオードの順電圧降下ＶF、負荷電流Ｉo、スイッチング周期Ｔ、ハイサイドスイッチング素子のオフ期間Ｔoffの全てを用いて、電力損失を正確に評価でき、より効率を向上させることができる。なお、第３の実施形態でも、ＨＳＯＮ信号のオフ期間を検出するものとして、第１、第２の実施形態と同様に、デッドタイムの誤差の範囲でＨＳＯＮ信号のオフ期間を検出する変形例を考えることができる。

以上、本発明を実施形態で具体的に説明したが、本発明は上記実施形態に限定されないで、本発明の技術思想を逸脱しない範囲で変更して実施することができる。
例えば、スイッチング素子はＮチャンネルＭＯＳＦＥＴに限定されず、ＰチャンネルＭＯＳＦＥＴ、あるいはそれらを組み合わせて、ＣＭＯＳとして構成したものにも適用が可能である。
また、ＤＣ−ＤＣコンバータの回路構成も、図１の構成に限定されることはなく、例えば上記実施形態のようにハイサイドスイッチング素子に代わり、インダクタンスを利用して負荷電流を検出することも可能であり、また、トランスを使用したＤＣ−ＤＣコンバータにも適用が可能である。また、非同期整流に使用されるダイオードはスイッチング素子の内蔵ダイオードでなく、外付けのダイオードに対しても適用が可能である。
また、本発明はＰＷＭ制御方式、ＰＦＭ制御方式など種々のパルス駆動方式に適用が可能である。

１・・・ＤＣ−ＤＣコンバータ
２・・・ゲート駆動回路
３、６・・・制御切替回路
４・・・電流検出回路
５・・・スイッチング制御回路
３１、６１・・・Ｄ−ＦＦ（Ｄタイプ−フリップ・フロップ）
３２・・・ＲＳ−ＦＦ（ＲＳタイプ−フリップ・フロップ）
６２・・・カウンタ回路
６３・・・Ｄ−Ａ変換器（デジタル−アナログ変換器）
６４・・・クロック発生器
７１・・・同期／非同期切替判定回路
ＨＳ・・・ハイサイドスイッチング素子
ＬＳ・・・ローサイドスイッチング素子
ＨＳＯＮ・・・ハイサイドスイッチング素子ＨＳのオン・オフ制御信号
ＬＳＯＮ’・・・ローサイドスイッチング素子ＬＳのオン・オフ制御信号
ＬＳＯＮ・・・同期／非同期切替信号
ＨＳＯＦＦ・・・ＨＳＯＮ信号の反転信号
Ｌ・・・インダクタンス
Ｃ1、Ｃ2・・・コンデンサ
ＶIN・・・電源電圧
ＧＮＤ・・・接地
ＤQ1・・・ローサイドスイッチング素子ＬＳの内蔵ダイオード
Ｉsns・・・電流検出回路４の出力信号
Ｖc・・・コンデンサＣ2の電圧
Ｖ1・・・基準電圧
Ｖ2・・・電源電圧
Ｖcp1・・・コンパレータＣＰ1の出力電圧
Ｖcp2・・・コンパレータＣＰ2の出力電圧
Ｖcp3・・・コンパレータＣＰ3の出力電圧
Ｖout・・・ＤＣ−ＤＣコンバータの出力端子
ＣＳ・・・定電流源
ＳＷ1〜ＳＷ3・・・スイッチ
Ｓ1〜Ｓ3・・・ＳＷ1〜ＳＷ3のオン・オフ制御信号
Ｒ1、Ｒ2・・・抵抗
ＡＮＤ1、ＡＮＤ2・・・アンド回路
ＮＯＲ1・・・ＮＯＲ回路
ＢＵＦ1、ＢＵＦ2・・・バッファ回路
ＮＯＴ1、ＮＯＴ2・・・インバータ回路
ＣＰ1、ＣＰ2、ＣＰ3・・・コンパレータ

Claims (9)

1. スイッチング素子をオンオフ駆動し、直流入力電圧を所望の直流電圧に変換して出力する同期整流型ＤＣ−ＤＣコンバータにおいて、
   前記直流入力電圧に接続されるハイサイドスイッチング素子と、
   前記ハイサイドスイッチング素子がオフのときに電流を前記ハイサイドスイッチング素子に対して交互にオンオフ制御して同期整流するローサイドスイッチング素子と、
   前記ローサイドスイッチング素子に並列接続されたダイオードと、
   前記ハイサイドスイッチング素子のオフ期間の絶対値を検出するか、または前記ハイサイドスイッチング素子の前記オフ期間に対しデッドタイムの誤差を含む期間の絶対値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値として検出するオフ期間検出手段と、
   前記オフ期間検出手段で検出された前記オフ期間の絶対値に基づいて同期整流と非同期整流の切り替えを行う制御切替手段と、
   を備えたことを特徴とする同期整流型ＤＣ−ＤＣコンバータ。
2. 負荷電流の値を検出する電流検出手段を備え、
   前記制御切替手段は、
   前記オフ期間検出手段で検出された前記オフ期間の絶対値と前記電流検出手段で検出された電流の値に基づいて同期整流と非同期整流の切り替えを行うことを特徴とする請求項１に記載の同期整流型ＤＣ−ＤＣコンバータ。
3. 前記制御切替手段は、
   前記オフ期間検出手段で検出された前記オフ期間内において、前記電流検出手段で検出された前記負荷電流の値が、検出された前記オフ期間の絶対値に対応する値を超えるとき同期整流に切り替え、検出された前記オフ期間の絶対値に対応する値を超えないとき非同期整流に切り替えることを特徴とする請求項２に記載の同期整流型ＤＣ−ＤＣコンバータ。
4. 前記オフ期間検出手段は、
   前記ハイサイドスイッチング素子の前記オフ期間の開始点または前記ローサイドスイッチング素子のオン期間の開始点で初期充電されたコンデンサの電荷を前記ハイサイドスイッチング素子の前記オフ期間または前記ローサイドスイッチング素子の前記オン期間において定電流で放電し、前記ローサイドスイッチング素子の前記オフ期間の終了点または前記ローサイドスイッチング素子の前記オン期間の終了点で放電を停止し、前記ハイサイドスイッチング素子の前記オン期間または前記ローサイドスイッチング素子の前記オフ期間で保持し、該保持された前記コンデンサの電圧を前記オフ期間の絶対値に対応する値として求めることを特徴とする請求項１から請求項３のいずれか一項に記載の同期整流型ＤＣ−ＤＣコンバータ。
5. 前記オフ期間検出手段は、
   前記ハイサイドスイッチング素子の前記オフ期間の開始点または前記ローサイドスイッチング素子のオン期間の開始点で初期値にリセットされたカウンタの出力値を、前記ハイサイドスイッチング素子の前記オフ期間または前記ローサイドスイッチング素子の前記オン期間においてカウントダウンし、前記ローサイドスイッチング素子の前記オフ期間の終了点または前記ローサイドスイッチング素子の前記オン期間の終了点でカウントダウンを停止し、前記ハイサイドスイッチング素子の前記オン期間または前記ローサイドスイッチング素子の前記オフ期間で保持し、該保持されたカウンタの出力をＤ−Ａ変換した電圧値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値に対応する値として求めることを特徴とする請求項１から請求項３のいずれか一項に記載の同期整流型ＤＣ−ＤＣコンバータ。
6. 周波数変換機能を有することを特徴とする請求項１から請求項５のいずれか一項に記載の同期整流型ＤＣ−ＤＣコンバータ。
7. スイッチング素子をオンオフ駆動し、直流入力電圧を所望の直流電圧に変換して出力するＤＣ−ＤＣコンバータにおいて、
   前記直流入力電圧に接続されるハイサイドスイッチング素子と、
   前記ハイサイドスイッチング素子がオフのときに流れる回生電流を前記ハイサイドスイッチング素子に対して交互にオンオフ制御して同期整流するローサイドスイッチング素子と、
   前記ローサイドスイッチング素子に並列接続されたダイオードと、
   前記ハイサイドスイッチング素子に流れる電流の値Ｉoを検出する電流検出手段と、
   前記ハイサイドスイッチング素子のオフ期間の絶対値Ｔoffを検出するオフ期間検出手段、前記ローサイドスイッチング素子のオン期間の絶対値Ｔlsonを検出するオン期間検出手段、または前記絶対値Ｔlsonから前記絶対値Ｔoffのデッドタイムの誤差を含む値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値Ｔoff若しくは前記ローサイドスイッチング素子の前記オン期間の絶対値Ｔlsonとして検出するオフ期間検出手段と、
   前記ローサイドスイッチング素子のオン抵抗をＲon、ローサイドスイッチング素子のゲート電圧をＶg、ゲート電圧Ｖgとローサイドスイッチング素子のゲート容量Ｃgの積をＱg、前記ダイオードの順電圧降下をＶFとして、
   前記ハイサイドスイッチング素子の前記オフ期間の絶対値Ｔoffまたはローサイドスイッチング素子の前記オン期間の絶対値Ｔlson、及び前記電流の値Ｉo、スイッチング周期Ｔに基づき、
   （Ｒon×Ｉo²×Ｔoff／Ｔ）＋（Ｖg×Ｑg／Ｔ）−（ＶF×Ｉo×Ｔoff／Ｔ）＞０
   または、
   （Ｒon×Ｉo²×Ｔlson／Ｔ）＋（Ｖg×Ｑg／Ｔ）−（ＶF×Ｉo×Ｔlson／Ｔ）＞０
   の関係が成立するかを演算して判定し、
   成立したときに非同期整流、成立しないとき同期整流とする切替信号を出力する同期／非同期切替判定手段と、
   を備えたことを特徴とする同期整流型ＤＣ−ＤＣコンバータ。
8. 電力を出力側に送り出すときに流れる電流をオンオフ制御するハイサイドスイッチング素子と、前記ハイサイドスイッチング素子がオフのときに出力側から戻る戻り電流を前記ハイサイドスイッチング素子に対して交互にオンオフ制御して同期整流するローサイドスイッチング素子と、前記ローサイドスイッチング素子に並列接続された非同期整流用のダイオードとを備え、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子をオンオフ駆動し、所望の直流電圧に変換して出力するＤＣ−ＤＣコンバータの同期／非同期切替方法において、
   前記ハイサイドスイッチング素子のオフ期間の絶対値を検出するか、または前記ハイサイドスイッチング素子の前記オフ期間に対しデッドタイムの誤差を含む期間の絶対値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値として検出し、
   検出された前記オフ期間の絶対値に基づいて同期整流または非同期整流に切り替えることを特徴とする同期整流型ＤＣ−ＤＣコンバータの制御切替方法。
9. 負荷電流の値を検出する電流検出手段を備え、
   検出された前記ハイサイドスイッチング素子の前記オフ期間の絶対値、または前記ハイサイドスイッチング素子の前記オフ期間に対しデッドタイムの誤差を含む期間の絶対値と、
   検出された前記電流値と、
   に基づいて同期整流と非同期整流の切り替えを行うことを特徴とする請求項８に記載の同期整流型ＤＣ−ＤＣコンバータの制御切替方法。

Images