JP5427345B2 - IC chip for RFID - Google Patents
IC chip for RFID Download PDFInfo
- Publication number
- JP5427345B2 JP5427345B2 JP2007151874A JP2007151874A JP5427345B2 JP 5427345 B2 JP5427345 B2 JP 5427345B2 JP 2007151874 A JP2007151874 A JP 2007151874A JP 2007151874 A JP2007151874 A JP 2007151874A JP 5427345 B2 JP5427345 B2 JP 5427345B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- value
- circuit
- signal
- antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は半導体装置に関する。本発明は特に外部との信号の送受信を行う半導体装置、所謂ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）用ＩＣチップ（ＩＤチップ、ＩＣタグ、ＩＤタグ、ＲＦタグ、無線タグ、電子タグ、トランスポンダともいう）に関する。 The present invention relates to a semiconductor device. The present invention particularly relates to a semiconductor device that performs transmission / reception of signals to / from the outside, a so-called RFID (Radio Frequency Identification) IC chip (also referred to as an ID chip, IC tag, ID tag, RF tag, wireless tag, electronic tag, or transponder).
なお、ここでいう半導体装置とは、半導体特性を利用することで機能しうる装置全般を指すものとする。 Note that the semiconductor device here refers to all devices that can function by utilizing semiconductor characteristics.
コンピュータ技術の発展や、画像認識技術の向上によって、バーコードなどの媒体を用いた情報認識が広く普及し、商品データの認識などに用いられている。今後はさらに多量の情報認識が実施されると予想される。その一方、バーコードによる情報読み取りなどでは、バーコードリーダーがバーコードとの接触を必要とすることや、バーコードに記録される情報量があまり多くできないという欠点があり、非接触の情報認識および媒体の記憶容量増大が望まれている。 Due to the development of computer technology and the improvement of image recognition technology, information recognition using a medium such as a barcode has become widespread and used for product data recognition and the like. In the future, it is expected that more information will be recognized. On the other hand, when reading information using barcodes, there are drawbacks that the barcode reader requires contact with the barcode and that the amount of information recorded on the barcode cannot be very large. It is desired to increase the storage capacity of the medium.
このような要望から、非接触型のＲＦＩＤ用ＩＣチップ（以下、ＩＣチップという）、及びリーダ／ライタ装置（質問器ともいう；以下、リーダライタという。）が開発されている。ＩＣチップとはＩＣチップ内のメモリ回路に必要な情報を記憶し、非接触手段、一般的には無線手段を用い、リーダライタにより内部の情報を読み取るものである。このようなＩＣチップに記憶された情報を読み取る情報処理装置の実用化によって、商品流通などの簡素化、低コスト化、高いセキュリティの確保が可能になるものと期待されている。 In view of such demands, contactless RFID IC chips (hereinafter referred to as IC chips) and reader / writer devices (also referred to as interrogators; hereinafter referred to as reader / writers) have been developed. An IC chip stores necessary information in a memory circuit in the IC chip, and uses non-contact means, generally wireless means, to read internal information by a reader / writer. The practical application of an information processing apparatus that reads information stored in such an IC chip is expected to simplify product distribution, reduce costs, and ensure high security.
近年、商品管理タグ、在庫管理タグなど、流通の効率化が必要とされる分野を対象に、非接触でデータの授受が行えるＩＣチップを搭載したタグの普及が始まっている。このようなＩＣチップを搭載したタグは、データの授受を行う際に使用する周波数帯に適応した形状のアンテナを介して、外部の機器と非接触でデータの読み書きをするようになされる。 2. Description of the Related Art In recent years, tags equipped with IC chips capable of exchanging data in a contactless manner have begun to be targeted for fields that require distribution efficiency, such as product management tags and inventory management tags. A tag equipped with such an IC chip reads / writes data without contact with an external device via an antenna having a shape adapted to a frequency band used when data is exchanged.
このようなＩＣチップを搭載したタグは、リーダライタとデータの授受を行う際に、リーダライタから送信される命令（以下、コマンドという。）に対応した動作を行うための動作手順（以下、プログラムという。）を記録した記憶装置とプログラムによって動作する演算回路とを合わせて搭載する。特許文献１では、このようなＩＣチップがコマンドに対応した処理を行うための方法について開示されている。
A tag equipped with such an IC chip has an operation procedure (hereinafter referred to as a program) for performing an operation corresponding to a command (hereinafter referred to as a command) transmitted from the reader / writer when exchanging data with the reader / writer. And the arithmetic circuit that operates according to the program.
図１３に特許文献１に記載されるＩＣチップの具体的な構成についてブロック図を用いて示す。
FIG. 13 shows a specific configuration of an IC chip described in
図１３の従来のＩＣチップ９１０では、アンテナ９０１によって受信された受信信号９１１が電源回路９０２、復調回路９０３に入力される。通常、受信信号は１３．５６ＭＨｚ、９１５ＭＨｚなどのキャリアの振幅を変えるＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調、位相を変えるＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調などの処理をおこなって送られてくる。図１３においては、受信信号として１３．５６ＭＨｚの例について示す。図１３において、受信信号を処理するためには基準となるクロック信号が必要であり、ここでは１３．５６ＭＨｚのキャリアをクロック信号に用いている。ＡＳＫ変調やＰＳＫ変調された受信信号９１１は復調回路９０３で復調される。復調後の信号は演算回路９０４に送られ解析される。演算回路９０４は解析された信号に基づき、記憶装置９０５を制御し、記憶装置９０５に記憶されたプログラムに書かれた動作手順で動作を行う。
In the
従来のＩＣチップが送信動作をする際には、記憶装置９０５に記憶されたプログラムに書かれた動作手順に基づき、演算回路９０４によってエンコード処理された信号によって、変調回路９０６がキャリアに変調をかけることでアンテナ９０１から送信信号９１２を送信する。
When a conventional IC chip performs a transmission operation, the
また、電源回路９０２は入力された通信信号を整流する。また、整流によって発生した電力は、復調回路９０３、演算回路９０４、記憶装置９０５、変調回路９０６などに供給する。このようにして従来のＩＣチップは動作する。
The
また、上記動作により、用途に合わせて記憶装置９０５内に記憶されたプログラムを書き換えるだけで、選択用途専用のＩＣチップを得ることが出来るという効果があると記載されている。
Further, it is described that the above-described operation has an effect that an IC chip dedicated to a selection use can be obtained only by rewriting a program stored in the
一方、複数のＩＣチップがリーダライタと通信を行う場合、複数のＩＣチップとリーダライタ間の送受信信号が重なることを避けるために、ＩＣチップに衝突防止機能（以下、アンチコリジョンという。）に対応した動作を行うためのプログラムを使う。 On the other hand, when a plurality of IC chips communicate with a reader / writer, the IC chip supports a collision prevention function (hereinafter referred to as anti-collision) in order to avoid overlapping transmission / reception signals between the plurality of IC chips and the reader / writer. Use a program to perform the operation.
アンチコリジョンに対応した動作を行うためのプログラムは、演算回路が複数回の送信動作を繰り返し行う手順が書き込まれている。このため、演算回路はアンチコリジョン動作時にプログラムに従い、送信動作を繰り返す。
しかしながら、演算回路と記憶装置によって構成された従来のＩＣチップにおいて、演算回路と記憶装置を構成する回路の大きさによっては、消費電力が大きくなるという問題がある。また、演算回路と記憶装置、変調回路が同時に動作する時、すなわち変調回路がキャリアに変調をかけることでアンテナから通信信号を送信する時に、電力が安定せず正常な変調ができないという問題がある。 However, in a conventional IC chip configured with an arithmetic circuit and a storage device, there is a problem that power consumption increases depending on the size of the circuit that configures the arithmetic circuit and the storage device. In addition, when the arithmetic circuit, the storage device, and the modulation circuit operate simultaneously, that is, when the modulation circuit transmits a communication signal from the antenna by modulating the carrier, there is a problem that the power is not stable and normal modulation cannot be performed. .
上記問題を鑑み、本発明は、アンチコリジョン動作時の消費電力を低減する半導体装置を提案することを課題とする。 In view of the above problems, an object of the present invention is to propose a semiconductor device that reduces power consumption during an anti-collision operation.
本発明の半導体装置は、中央処理装置、コントローラ、記憶装置、及び外部との信号の送受信を行うための回路を有し、記憶装置には、コントローラを用いて外部への信号の送信時における中央処理装置の消費電力の低減をおこなうためのプログラムが記録されていることを特徴とする。 A semiconductor device of the present invention includes a central processing unit, a controller, a storage device, and a circuit for transmitting and receiving signals to and from the outside. A program for reducing power consumption of the processing apparatus is recorded.
上記プログラムは、複数のルーチンを有する構成とする。複数のルーチンの代表例としては、コマンド判断ルーチン、ＵＩＤ値処理ルーチン、マスク値比較ルーチン、Ｎスロット消費電力低減ルーチン、Ｎスロットカウンタルーチン等がある。 The program has a plurality of routines. Typical examples of the plurality of routines include a command determination routine, a UID value processing routine, a mask value comparison routine, an N slot power consumption reduction routine, and an N slot counter routine.
また、コントローラは、上記プログラムを実行することで、外部への信号の送信時に、中央処理装置を停止する機能を有する。 The controller has a function of stopping the central processing unit when a signal is transmitted to the outside by executing the program.
また本発明において、記憶装置はＲＯＭ、ＲＡＭを有する構成であっても良い。 In the present invention, the storage device may have a ROM and a RAM.
また本発明において、コントローラはＣＰＵインターフェース、制御レジスタ、コード抽出回路、符号化回路を有する構成であってもよい。 In the present invention, the controller may have a CPU interface, a control register, a code extraction circuit, and an encoding circuit.
また本発明において、外部との信号の送受信を行うための回路は、アンテナ、共振回路、電源回路、リセット回路、クロック生成回路、復調回路、変調回路、及び電源生成回路を有する構成であっても良い。 In the present invention, the circuit for transmitting and receiving signals to and from the outside may have a configuration including an antenna, a resonance circuit, a power supply circuit, a reset circuit, a clock generation circuit, a demodulation circuit, a modulation circuit, and a power supply generation circuit. good.
本発明によって、複数回の送信動作を繰り返し行うアンチコリジョン機能を有する半導体装置において、コントローラを用い外部への信号の送信時に、中央処理装置を停止することにより、外部への信号の送信時における消費電力の低減をおこなう。そのため、演算回路と記憶装置、変調回路が同時に動作する時、すなわち、変調回路がキャリアに変調をかけることでアンテナから通信信号を送信する時に電力を安定させ、送信時の動作を確実に行うことが出来る。また、複数回の送信動作を繰り返し行う機能を有する半導体装置において、動作方法が変更になることに伴う仕様の変更により、半導体装置のマスク設計の段階から作り直す必要ない。そのため、製造コストの削減及び製造時間の短縮ができる。また、マスク設計の変更によって再度作り直した半導体装置が不具合といった懸念もない。 According to the present invention, in a semiconductor device having an anti-collision function in which a plurality of transmission operations are repeated, consumption at the time of signal transmission to the outside by stopping the central processing unit at the time of signal transmission to the outside using a controller Reduce power. Therefore, when the arithmetic circuit, the storage device, and the modulation circuit operate simultaneously, that is, when the modulation circuit modulates the carrier, the power is stabilized when the communication signal is transmitted from the antenna, and the operation at the time of transmission is surely performed. I can do it. Further, in a semiconductor device having a function of repeatedly performing a plurality of transmission operations, it is not necessary to recreate the semiconductor device from the stage of mask design due to a change in specifications accompanying a change in operation method. Therefore, it is possible to reduce the manufacturing cost and the manufacturing time. In addition, there is no concern that a semiconductor device remade by changing the mask design is defective.
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.
本実施の形態では、本発明におけるアンチコリジョン動作時の消費電力を低減する機能を実現するための装置構成及び、フローチャートについて説明する。 In the present embodiment, an apparatus configuration and a flowchart for realizing a function of reducing power consumption during an anti-collision operation according to the present invention will be described.
図１に本発明におけるアンチコリジョン動作時の消費電力を低減する機能を搭載する半導体装置のブロック図を示す。 FIG. 1 is a block diagram of a semiconductor device having a function of reducing power consumption during anti-collision operation according to the present invention.
図１において、半導体装置１０１は、デジタル部１０６、及びアナログ部１１５を有する。デジタル部１０６は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ；読み出し専用メモリともいう。）１０３、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；ランダムアクセスメモリともいう。）１０４、及び制御回路１４０を有する。また、アナログ部１１５は、アンテナ１０７、共振回路１０８、電源回路１０９、リセット回路１１０、クロック生成回路１１１、復調回路１１２、変調回路１１３、電源管理回路１１４を有する。また、制御回路１４０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ；中央処理装置ともいう。）１０２、コントローラ１０５より構成される。コントローラ１０５は、ＣＰＵインターフェース（ＣＰＵＩＦ）１１６、制御レジスタ１１７、コード抽出回路１１８、及び符号化回路１１９より構成される。なお、図１では、説明の簡略化のため通信信号として、受信信号１２０と送信信号１２１とに分けて示したが、実際には両者は重ね合わされており、半導体装置１０１及びリーダライタ装置の間で同時に送受信される。受信信号１２０は、アンテナ１０７と共振回路１０８とで受信された後、復調回路１１２により復調される。また、送信信号１２１は、変調回路１１３により変調された後、アンテナ１０７より送信される。なお、受信信号１２０及び送信信号１２１とは、半導体装置側を主体とした表現であり、半導体装置が外部からの信号を受信、外部に信号を送信するものであることを付記する。本明細書においては、リーダライタより半導体装置が受信する信号、換言すればリーダライタが送信する信号を外部の信号といい、外部との信号を半導体装置が受信すること及びリーダライタが送信することを外部との信号の送受信という。
In FIG. 1, the
図２に示すように、ＲＯＭ１０３は、リーダライタから受信した受信データを処理する際に機能するプログラム（以下、メインプログラム２０１という）のデータ及びＵＩＤ（Ｕｎｉｑｕｅ ＩＤｅｎｔｉｆｉｅｒ；固有識別子）２１０が格納され、ＲＡＭ１０４にはプログラムが機能した際の処理データが格納される。ＲＯＭ１０３には、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、有機メモリ、ＥＥＰＲＯＭ等の不揮発性メモリを用いることが可能であり、ＲＡＭ１０４にはスタティック型メモリ（ＳＲＡＭ）やダイナミック型メモリ（ＤＲＡＭ）等の揮発性メモリを用いることが可能である。また、メインプログラム２０１のデータには半導体装置の消費電力を低減するためのルーチンが含まれる。
As shown in FIG. 2, the
また、ＲＯＭ１０３には、メインプログラム２０１が格納されている（図２（Ａ）参照）。メインプログラム２０１は、コマンド判断ルーチン２０１Ａ、ＵＩＤ値処理ルーチン２０１Ｂ、マスク値比較ルーチン２０１Ｃ、Ｎスロット消費電力低減ルーチン２０１Ｄ、Ｎスロットカウンタルーチン２０１Ｅが格納されている。
The
コマンド判断ルーチン２０１Ａとは、特定のコマンドの判断の処理を実行する機能をもったプログラムコードのことをいう。 The command determination routine 201A refers to a program code having a function of executing a process for determining a specific command.
ＵＩＤ値処理ルーチン２０１Ｂとは、衝突防止処理におけるＵＩＤ値処理を実行する機能をもったプログラムコードのことをいう。 The UID value processing routine 201B refers to a program code having a function of executing UID value processing in the collision prevention processing.
マスク値比較ルーチン２０１Ｃとは、衝突防止処理におけるマスク値の比較処理を実行する機能をもったプログラムコードのことをいう。 The mask value comparison routine 201C is a program code having a function of executing a mask value comparison process in the collision prevention process.
Ｎスロット消費電力低減ルーチン２０１Ｄとは、衝突防止処理における消費電力低減処理を実行する機能をもったプログラムコードのことをいう。 The N slot power consumption reduction routine 201D is a program code having a function of executing a power consumption reduction process in the collision prevention process.
Ｎスロットカウンタルーチン２０１Ｅとは、衝突防止処理に使用するスロットカウンタ値とスロットレジスタ値の比較処理を実行する機能をもったプログラムコードのことをいう。 The N slot counter routine 201E is a program code having a function of executing a comparison process between a slot counter value and a slot register value used for the collision prevention process.
これらの複数のルーチンについては、後述することでさらに詳細に説明することにする。 These routines will be described in more detail later.
ＲＡＭ１０４には、送信データレジスタ２０３、受信データレジスタ２０４、スロットレジスタ２０５、比較レジスタ２０６等を有する（図２（Ｂ）参照）。
The
送信データレジスタ２０３は、半導体装置が送信したデータを格納する機能を有する。 The transmission data register 203 has a function of storing data transmitted by the semiconductor device.
受信データレジスタ２０４は、半導体装置が受信するデータを格納する機能を有する。 The reception data register 204 has a function of storing data received by the semiconductor device.
スロットレジスタ２０５は、スロットレジスタ値を格納する領域である。スロットレジスタ値は、後述するＮスロット消費電力低減ルーチン２０１Ｄでデータの送信を行うスロットである。スロットは、同時にアンチコリジョン処理できる半導体装置の数である。 The slot register 205 is an area for storing a slot register value. The slot register value is a slot for transmitting data in an N slot power consumption reduction routine 201D described later. The slot is the number of semiconductor devices that can be simultaneously subjected to anti-collision processing.
比較レジスタ２０６は、ＵＩＤ値の最下位ビットよりポインタ値ビット分以降の値から得たマスク値を格納する領域である。 The comparison register 206 is an area for storing a mask value obtained from a value after the pointer value bits from the least significant bit of the UID value.
ＲＡＭ１０４は、ＲＯＭ１０３に比べて情報量が少ないため、その面積は小さい。
Since the
また図３には、リーダライタから半導体装置に送られる信号、換言すると半導体装置が受信する受信信号１２０の構成について示す。受信信号１２０は、ＳＯＦ（Ｓｔａｒｔ Ｏｆ Ｆｒａｍｅ；フレームの開始）３０１、コマンド３０３、ポインタ３０７、マスク長３０８、マスク値３０９、データ３０４、ＣＲＣ（ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ、巡回冗長検査）３０５、ＥＯＦ（Ｅｎｄ Ｏｆ Ｆｒａｍｅ；フレームの終了）３０６を有する信号である。
FIG. 3 shows a configuration of a signal sent from the reader / writer to the semiconductor device, in other words, a reception signal 120 received by the semiconductor device. The received signal 120 includes SOF (Start Of Frame) 301,
ＳＯＦ３０１，ＥＯＦ３０６は単に信号の開始と終了を示すものである。
コマンド３０３は、リーダライタが衝突防止処理を行うか否かを規定する信号であり、衝突防止処理が行われる場合には「１」、それ以外の状態（通常の読み取りを行う等の命令）では、「１」以外の情報を有する。
The
データ３０４には、衝突防止処理のためのデータが含まれる。
ＣＲＣ３０５はデータの誤認を防止するためにデータより生成される固有の値の情報を有する。ＣＲＣ３０５はデータが正しい場合にはＣＲＣフラグ「１」、データが正しくない場合にはＣＲＣフラグ「０」の情報を有する。
The
ポインタ３０７は、各半導体装置のＵＩＤ内の信号のアドレスを示す。
A
マスク長３０８は、リーダライタから半導体装置に送られる信号のマスク値の長さを示す。
A
マスク値３０９は、リーダライタから半導体装置に送られる信号のマスク値を示す。
A
次に、図１における半導体装置でのメインプログラムの動作を、図４のフローチャートと対応させながら説明する。 Next, the operation of the main program in the semiconductor device in FIG. 1 will be described in correspondence with the flowchart of FIG.
まず、半導体装置が有するリセット回路１１０は、受信信号１２０を受けてデジタル部１０６にリセット信号１３０を出力し、デジタル部１０６にリセットをかける（Ｓ４０１）。クロック生成回路１１１は、デジタル部１０６にリセットがかかるとコントローラ１０５にシステムクロック信号１３１を出力し、コントローラ１０５の動作を開始させる。復調回路１１２はデジタル部１０６にリセットがかかると受信信号１２０の復調を開始し、コード抽出回路１１８へ復調された受信データ１２２を出力する。コード抽出回路１１８は復調された受信データ１２２から制御コードを抽出し制御信号１２４として制御レジスタ１１７へ書き込む。クロック生成回路１１１は、制御レジスタ１１７にコード抽出回路１１８からの信号の書き込みがあるとＣＰＵ１０２へＣＰＵクロック信号１３２の供給を始める。
First, the reset circuit 110 included in the semiconductor device receives the reception signal 120, outputs a
半導体装置が有するＣＰＵ１０２は、制御レジスタ１１７にコード抽出回路１１８からの信号の書き込みがあると動作を開始する（Ｓ４０２）。ＣＰＵ１０２は、制御レジスタ１１７内の制御コードにＳＯＦ（Ｓｔａｒｔ Ｏｆ Ｆｒａｍｅ）が含まれているかを判断する（Ｓ４０３）。ＳＯＦが含まれていれば、ＲＯＭ１０３からメインプログラムを読み込む（Ｓ４０４）。次に、メインプログラムを実行する（Ｓ４０９）。一方、制御レジスタ１１７の制御コードにＳＯＦが含まれていなければ初期リセット４０１後の状態に戻る。なお、ＣＰＵ１０２は、メインプログラムの実行終了後、初期リセット（Ｓ４０１）後の状態に戻る。
The
次に、図１７に示すタイミングチャートを用いて、受信に係わる信号の説明をする。第１の信号１７０１は、図１における受信信号１２０である。第２の信号１７０２は、図１におけるシステムクロック信号１３１である。第３の信号１７０３は、図１におけるデジタル部１０６のリセット信号１３０である。第４の信号１７０４は、図１における受信データ１２２である。第５の信号１７０５は、図１における制御信号１２４である。第６の信号１７０６は、図１におけるＣＰＵクロック信号１３２である。
Next, signals related to reception will be described using the timing chart shown in FIG. The first signal 1701 is the received signal 120 in FIG. The second signal 1702 is the
図１７において、第３の信号１７０３が”１”の期間にデジタル部１０６にリセットがかかる。リセットがかかるまでの期間を受信待ち期間１７０７、リセットをかけている期間をリセット期間１７０８とする。リセット期間１７０８後に、クロック生成回路１１１は、第２の信号１７０２に”０”と”１”を交互に出力しはじめる。”０”と”１”を交互に繰り返す信号をクロックといい、このクロックを元にデジタル部１０６は動作を始める。なお、ここでは低電位を”０”とし、高電位を”１”とする。
In FIG. 17, the digital unit 106 is reset while the third signal 1703 is “1”. A period until the reset is performed is a
復調回路１１２はリセット期間１７０８後に第１の信号１７０１の復調を開始する。第１の信号１７０１は、搬送波の周波数で振動する電磁波である。復調とは、振幅が最大の場合を”１”、最小の場合を”０”としてデジタル値に変換することである。第１の信号１７０１は、復調回路１１２によって復調され、第４の信号１７０４として、コード抽出回路１１８へ出力される。コード抽出回路１１８は、第４の信号１７０４から第５の信号１７０５を抽出し、制御レジスタ１１７へ書き込む。具体的には、コード抽出回路１１８は、第４の信号１７０４の２進数のビットを第５の信号１７０５の１６進数の数字として抽出する。また、クロック生成回路１１１は、制御レジスタ１１７へ書き込みがあると、第６の信号１７０６にクロックを出力し始める。なお、リセット期間１７０８終了から、制御レジスタ１１７への書き込みが終了するまでの期間を受信処理期間１７０９とする。
The demodulation circuit 112 starts demodulating the first signal 1701 after the
ＣＰＵ１０２は、制御レジスタ１１７に信号の書き込みがあると動作を開始する。書き込み終了以降の期間を演算期間１７１０とする。
The
なお、受信待ち期間１７０７は、デジタル部１０６に電源電圧を供給しない構成とすると、消費電力を低減できるので好適である。具体的には、デジタル部１０６における電源線を他の回路における電源線とは独立した電源線とし、デジタル部１０６の電源線と電源回路１０９との電気的接続を電源管理回路１１４によって遮断すれば良い。
Note that it is preferable that the
次に、図１におけるアンチコリジョン動作時の消費電力を低減する機能を実現するためのメインプログラム内のルーチンを図５〜８を用いて説明する。 Next, routines in the main program for realizing the function of reducing the power consumption during the anti-collision operation in FIG. 1 will be described with reference to FIGS.
まず、図５に示すフローチャートと対応させながらメインプログラムの動作を説明する。ＣＰＵ１０２は、ＲＯＭ１０３からコマンド判断ルーチン２０１Ａを読み込み、コマンド判断ルーチンを開始する（Ｓ５０１）。ＣＰＵ１０２は、制御レジスタ１１７のコマンドコードを読み込み、ＲＡＭ１０４へ書き込む。すなわち、コマンドを取得する（Ｓ５０３）。ＣＰＵ１０２は、コマンドコードの種類によって処理を衝突防止と衝突防止以外に分岐させる（Ｓ５０９）。さらに複数のルーチン（図５のルーチンＡ（Ｓ５０５）、ルーチンＢ（Ｓ５０６）、ルーチンＣ（Ｓ５０７））を実行させることができる。最後に、ＣＰＵ１０２はアンチコリジョン動作時の消費電力を低減するための複数のルーチンを終了する（Ｓ５０４）。
First, the operation of the main program will be described with reference to the flowchart shown in FIG. The
次に図６のフローチャートと対応させながら図１における半導体装置での複数のルーチンの処理の詳細を説明する。 Next, details of processing of a plurality of routines in the semiconductor device in FIG. 1 will be described in correspondence with the flowchart in FIG.
図６にＵＩＤ値処理ルーチン２０１Ｂ（図５におけるルーチンＡ）のフローチャートを示す。ここでは、ＵＩＤ値を処理して、スロットをスロットレジスタ２０５に格納する処理を行う。ＣＰＵ１０２は、制御レジスタ１１７のポインタ値を読み込み、ＲＡＭ１０４へ当該値を書き込む（ポインタ取得Ｓ６０１）。ＣＰＵ１０２は、制御レジスタ１１７のマスク長値を読み込み、ＲＡＭ１０４へ書き込む（マスク長取得Ｓ６０２）。ＣＰＵ１０２は、マスク長値によって処理を分岐させる。ＣＰＵ１０２は、マスク長を判断し（Ｓ６０３）、マスク長値の値が０以外のときのみ、ＵＩＤ値の最下位ビットよりポインタ値ビット分以降の値を読み込み（Ｓ６０４）、マスク長値＋ポインタ値分だけ右シフトさせ（Ｓ６０５）、最下位ビットよりｌｏｇＮ／ｌｏｇ２ビット分（本実施の形態ではＮが１６のため４ビット分）の値をＲＡＭ１０４のスロットレジスタ２０５（図２（Ｂ）参照）に格納する。即ち、ＣＰＵ１０２は、ＵＩＤ値のポインタからマスク長分だけ除いた値をスロットレジスタ２０５に格納する（Ｓ６０６）。このとき、スロットレジスタ２０５に格納した値をスロットレジスタ値とする。
FIG. 6 shows a flowchart of the UID value processing routine 201B (routine A in FIG. 5). Here, the UID value is processed and the slot is stored in the slot register 205. The
図１４に図６のＵＩＤ値処理ルーチンの処理を具体的に示す。ここで例として用いる値を表１に示す。なお、ＵＩＤ値は２進数表記、ポインタ値及びマスク長は１０進数表記として説明する。２進数表記の右端を最下位ビット、左端を最上位ビットとし、右から左にアドレスを０から順につける。ポインタ値はアドレスを指し示す値である。
表１における例１、ＵＩＤ値「１１１０１１１１００１１」（図１４（Ａ）の７００）をＵＩＤ値処理ルーチンに用いるとき、ＣＰＵ１０２は、Ｓ６０４においてＵＩＤ値の最下位ビットよりポインタ値ビット分（０）以降の値を読み込む。具体的には図１４（Ａ）の７０１で示した「１１１０１１１１００１１」を読み込む。次にＣＰＵ１０２は、Ｓ６０５においてマスク長値（４）＋ポインタ値分（０）、即ち４つ右シフトさせる。右シフトの結果、図１４（Ａ）の７０２で示した「１１１０１１１１」となる。最後にＣＰＵ１０２は、Ｓ６０６において最下位ビットより４ビット分の値をスロットレジスタ２０５に格納する。具体的には図１４（Ａ）の７０３で示した「１１１１」をスロットレジスタ２０５に格納する。
When the example 1 in Table 1 and the UID value “111011110011” (700 in FIG. 14A) is used for the UID value processing routine, in step S604, the
表１における例２、ＵＩＤ値「００１１１０１１０１００」（図１４（Ｂ）の７１０）をＵＩＤ値処理ルーチンに用いるとき、ＣＰＵ１０２は、Ｓ６０４においてＵＩＤ値の最下位ビットよりポインタ値ビット分（４）以降の値を読み込む。具体的には図１４（Ｂ）の７１１で示した「００１１１０１１」を読み込む。次にＣＰＵ１０２は、Ｓ６０５においてマスク長値（４）＋ポインタ値分（４）、即ち８つ右シフトさせる。右シフトの結果、図１４（Ｂ）の７１２で示した「００１１」となる。最後にＣＰＵ１０２は、Ｓ６０６において最下位ビットより４ビット分の値をスロットレジスタ２０５に格納する。具体的には図１４（Ｂ）の７１３で示した「００１１」をスロットレジスタ２０５に格納する。
When the example 2 in Table 1 and the UID value “001110110100” (710 in FIG. 14B) is used in the UID value processing routine, the
表１における例３、ＵＩＤ値「０１０１１１０１０１０１」（図１４（Ｃ）の７２０）をＵＩＤ値処理ルーチンに用いるとき、ＣＰＵ１０２は、Ｓ６０４においてＵＩＤ値の最下位ビットよりポインタ値ビット分（２）以降の値を読み込む。具体的には図１４（Ｃ）の７２１で示した「０１０１１１０１０１」を読み込む。次にＣＰＵ１０２は、Ｓ６０５においてマスク長値（５）＋ポインタ値分（２）、即ち７つ右シフトさせる。右シフトの結果、図１４（Ｃ）の７２２で示した「０１０１１」となる。最後にＣＰＵ１０２は、Ｓ６０６において最下位ビットより４ビット分の値をスロットレジスタ２０５に格納する。具体的には図１４（Ｃ）の７２３で示した「１０１１」をスロットレジスタ２０５に格納する。
When the example 3 in Table 1 and the UID value “010110110101” (720 in FIG. 14C) is used in the UID value processing routine, the
次に、図７にマスク値比較ルーチン２０１Ｃのフローチャートを示す（図５におけるルーチンＢ）。ここでは、リーダライタから送信される情報のマスク値と、各半導体装置のＵＩＤの値があっているかを判断する処理を行う。ＣＰＵ１０２は、マスク長値によって処理を分岐させる。ＣＰＵ１０２は、マスク長を判断し（Ｓ６１１）、マスク長値が０の時に、ＲＡＭに保存されているＯＵＴＪＵＤＧＥフラグを１にする（Ｓ６１９）。
Next, FIG. 7 shows a flowchart of the mask value comparison routine 201C (routine B in FIG. 5). Here, processing is performed to determine whether there is a mask value of information transmitted from the reader / writer and a UID value of each semiconductor device. The
一方、ＣＰＵ１０２は、マスク長値が０以外の時には、ＣＲＣフラグの値によって処理を分岐させる（Ｓ６１２）。ＣＰＵ１０２は、ＣＲＣを判断し（Ｓ６１２）、ＣＲＣフラグが０の時に、ＯＵＴＪＵＤＧＥフラグを０にする。また、ＣＰＵ１０２は、ＣＲＣを判断し（Ｓ６１２）、ＣＲＣフラグが１の時には、各半導体装置のＵＩＤ値の最下位ビットよりポインタ値ビット分以降の値を読み込む（Ｓ６１４）。次に、ＵＩＤの読み込んだ値をポインタ値ビット分だけ、右シフトさせ（Ｓ６２０）、最下位ビットよりマスク長分の値だけ、比較レジスタ２０６に格納する（Ｓ６１５）。最後にＣＰＵ１０２は、制御レジスタ１１７に格納されたマスク値を読み込み（Ｓ６１６）、比較レジスタ２０６に格納された値（各半導体装置のＵＩＤ値の最下位ビットよりポインタ値ビット分以降の値）とマスク値（リーダライタから送信され、制御レジスタ１１７に格納されたマスク値）とを比較し（Ｓ６１７）、一致したときはＯＵＴＪＵＤＧＥフラグを１にする（Ｓ６１９）。一方、一致しなかったときは、ＯＵＴＪＵＤＧＥフラグを０にする（Ｓ６１８）。
On the other hand, when the mask length value is other than 0, the
図１５に図７のマスク値比較ルーチンの処理を具体的に示す。ここで例として用いる値を表２に示す。なお、ＵＩＤ値及びマスク値は２進数表記、ポインタ値及びマスク長は１０進数表記として説明する。２進数表記の右端を最下位ビット、左端を最上位ビットとし、右から左にアドレスを０から順につける。ポインタ値はアドレスを指し示す値である。
表２における例１、ＵＩＤ値「１１１０１１１１００１１」（図１５（Ａ）の８００）のマスク値「００１１」をマスク値比較ルーチンに用いるとき、ＣＰＵ１０２は、Ｓ６１４においてＵＩＤ値の最下位ビットよりポインタ値ビット分（０）以降の値を読み込む。具体的には図１５（Ａ）の８０１で示した「１１１０１１１１００１１」を読み込む。次にＣＰＵ１０２は、ＵＩＤの読み込んだ値をポインタ値ビット分（０）、即ち０右シフトさせる。右シフトの結果、図１５（Ａ）の８０２で示した「１１１０１１１１００１１」となる。次にＣＰＵ１０２は、Ｓ６１５においてＵＩＤの読み込んだ値の最下位ビットよりマスク長分（４）の値だけ、比較レジスタ２０６に格納する。具体的には図１５（Ａ）の８０３で示した「００１１」を比較レジスタ２０６に格納する。最後にＣＰＵ１０２は、比較レジスタ２０６に格納された値とマスク値とを比較し、一致したときはＯＵＴＪＵＤＧＥフラグを１に、一致しなかったときは、ＯＵＴＪＵＤＧＥフラグを０にする。具体的には図１５（Ａ）の８０３で示した「００１１」とマスク値「００１１」とを比較し、一致しているのでＯＵＴＪＵＤＧＥフラグを１にする。
When the mask value “0011” of the UID value “111011110011” (800 in FIG. 15A) is used in the mask value comparison routine in the example 1 in Table 2, the
表２における例２、ＵＩＤ値「００１１１０１１０１００」（図１５（Ｂ）の８１０）のマスク値「００００」をマスク値比較ルーチンに用いるとき、ＣＰＵ１０２は、Ｓ６１４においてＵＩＤ値の最下位ビットよりポインタ値ビット分（４）以降の値を読み込む。具体的には図１５（Ｂ）の８１１で示した「００１１１０１１」を読み込む。次にＣＰＵ１０２は、ＵＩＤの読み込んだ値をポインタ値ビット分（４）、即ち４つ右シフトさせる。右シフトの結果、図１５（Ｂ）の８１２で示した「００１１１０１１」となる。次にＣＰＵ１０２は、Ｓ６１５においてＵＩＤの読み込んだ値の最下位ビットよりマスク長分（４）の値だけ、比較レジスタ２０６に格納する。具体的には図１５（Ｂ）の８１３で示した「１０１１」を比較レジスタ２０６に格納する。最後にＣＰＵ１０２は、比較レジスタ２０６に格納された値とマスク値とを比較し、一致したときはＯＵＴＪＵＤＧＥフラグを１に、一致しなかったときは、ＯＵＴＪＵＤＧＥフラグを０にする。具体的には図１５（Ｂ）の８１３で示した「１０１１」とマスク値「００００」とを比較し、一致していないのでＯＵＴＪＵＤＧＥフラグを０にする。
When the mask value “0000” of the UID value “001110110100” (810 in FIG. 15B) is used in the mask value comparison routine in Example 2 in Table 2, the
表２における例３、ＵＩＤ値「０１０１１１０１０１０１」（図１５（Ｃ）の８２０）のマスク値「１０１０１」をマスク値比較ルーチンに用いるとき、ＣＰＵ１０２は、Ｓ６１４においてＵＩＤ値の最下位ビットよりポインタ値ビット分（２）以降の値を読み込む。具体的には図１５（Ｃ）の８２１で示した「０１０１１１０１０１」を読み込む。次にＣＰＵ１０２は、ＵＩＤの読み込んだ値をポインタ値ビット分（２）、即ち２つ右シフトさせる。右シフトの結果、図１５（Ｃ）の８２２で示した「０１０１１１０１０１」となる。次にＣＰＵ１０２は、Ｓ６１５においてＵＩＤの読み込んだ値の最下位ビットよりマスク長分（５）の値だけ、比較レジスタ２０６に格納する。具体的には図１５（Ｃ）の８２３で示した「１０１０１」を比較レジスタ２０６に格納する。最後にＣＰＵ１０２は、比較レジスタ２０６に格納された値とマスク値とを比較し、一致したときはＯＵＴＪＵＤＧＥフラグを１に、一致しなかったときは、ＯＵＴＪＵＤＧＥフラグを０にする。具体的には図１５（Ｃ）の８２３で示した「１０１０１」とマスク値「１０１０１」とを比較し、一致しているのでＯＵＴＪＵＤＧＥフラグを１にする。
When the mask value “10101” of the UID value “01011010101” (820 in FIG. 15C) is used in the mask value comparison routine in Example 3 in Table 2, the
次に図８にＮスロット消費電力低減ルーチン２０１Ｄ（本実施の形態ではＮ＝１６）のフローチャートを示す（図５におけるルーチンＣ）。ＣＰＵ１０２は、Ｎｓｌｏｔの処理を開始すると、制御レジスタ１１７の状態がＥＯＦであることを検出するまで待ち、ＥＯＦを検出する（Ｓ６２６）。その後、ＯＵＴＪＵＤＧＥを判断する（Ｓ６２７）。ＯＵＴＪＵＤＧＥフラグが１であれば、Ｎスロットカウンタルーチン２０１Ｅへスロットカウンタ値０を代入する（Ｓ６２５）。
Next, FIG. 8 shows a flowchart of an N slot power consumption reduction routine 201D (N = 16 in the present embodiment) (routine C in FIG. 5). When starting the Nslot process, the
一方、Ｓ６２６において、ＯＵＴＪＵＤＧＥフラグが０であれば、メインプログラムを終了する（Ｓ５０４）。次に、ＣＰＵ１０２は、Ｎスロットカウンタルーチン２０１ＥによりＲＡＭに格納されたスロットレジスタ値と、スロットカウンタ値とを比較し、一致したときは、各半導体装置のＵＩＤ値を制御レジスタ１１７へ書き込む（Ｓ６３０）。一方、一致しなかったときは、０を制御レジスタ１１７へ書き込む（Ｓ６３１）。次に、ＣＰＵ１０２は、リーダライタへのデータの送信を開始させ（Ｓ６２９）、コントローラ１０５は、ＣＰＵ１０２を停止する（Ｓ６３２）。コントローラ１０５は、データの送信が終了すると再び、ＣＰＵ１０２を動作させる（Ｓ６３３）。次に、ＣＰＵ１０２は、スロットカウンタ値を１増加させる（Ｓ６３４）。ＣＰＵ１０２は、スロットカウンタ値を判断する（Ｓ６３５）。スロットカウンタ値がＮ（ここでは、１６）のときメインプログラムを終了させる（Ｓ５０４）。Ｓ６３５において、スロットカウンタ値がＮ（ここでは、１６）より小さいときには、再びＮスロットカウンタルーチン２０１Ｅによりスロットレジスタに格納されたスロットレジスタ値と、スロットカウンタ値と比較する。なお、ここでは、スロットカウンタ値とは、スロットカウンタルーチンの実行回数をいう。
On the other hand, if the OUTJUDGE flag is 0 in S626, the main program is terminated (S504). Next, the
図１６に図８のＮスロット消費電力低減ルーチンの処理を具体的に示す。ここで例として用いる値を表３に示す。なお、ＵＩＤ値は２進数表記として、スロットレジスタ値は１０進数表記として説明する。また、説明文中のスロットカウンタ値は１０進数表記として説明する。
表３における例１、スロットレジスタ値「１５」をＮスロット消費電力低減ルーチンに用いるとき、ＣＰＵ１０２は、Ｓ６２８においてスロットカウンタルーチンによりスロットレジスタ値と、スロットカウンタ値とを比較し、一致したときのみＵＩＤ値「１１１０１１１１００１１」を制御レジスタ１１７へ書き込む。したがって、Ｓ６２９において、ＵＩＤ値「１１１０１１１１００１１」がリーダライタへ送信されるのは、スロットカウンタ値が１５のときだけであり、スロットカウンタ値が１５以外のときには、「０」がリーダライタへ送信される。
When the slot register value “15” in Table 3 is used for the N slot power consumption reduction routine in Table 3, the
表３における例２、スロットレジスタ値「５」をＮスロット消費電力低減ルーチンに用いるとき、ＣＰＵ１０２は、Ｓ６２８においてスロットカウンタルーチンによりスロットレジスタ値と、スロットカウンタ値とを比較し、一致したときのみＵＩＤ値「００１１１０１１０１００」を制御レジスタ１１７へ書き込む。したがって、Ｓ６２９において、ＵＩＤ値「００１１１０１１０１００」がリーダライタへ送信されるのは、スロットカウンタ値が５のときだけであり、スロットカウンタ値が５以外のときには、「０」がリーダライタへ送信される。
When the slot register value “5” in Example 3 in Table 3 is used for the N-slot power consumption reduction routine, the
表３における例３、スロットレジスタ値「２」をＮスロット消費電力低減ルーチンに用いるとき、ＣＰＵ１０２は、Ｓ６２８においてスロットカウンタルーチンによりスロットレジスタ値と、スロットカウンタ値とを比較し、一致したときのみＵＩＤ値「０１０１１１０１０１０１」を制御レジスタ１１７へ書き込む。したがって、Ｓ６２９において、ＵＩＤ値「０１０１１１０１０１０１」がリーダライタへ送信されるのは、スロットカウンタ値が２のときだけであり、スロットカウンタ値が２以外のときには、「０」がリーダライタへ送信される。
When the slot register value “2” in Example 3 in Table 3 is used in the N-slot power consumption reduction routine, the
次に、図１８に示すタイミングチャートを用いて、送信に係わる信号の説明をする。第１の信号１８０１は、図１における送信信号１２１である。第２の信号１８０２は、図１におけるＣＰＵクロック信号１３２である。第３の信号１８０３は、図１における送信データ１２３である。また、図１８において、演算期間１８０４は、図１７中の演算期間１７１０と同じである。
Next, signals related to transmission will be described using the timing chart shown in FIG. The first signal 1801 is the transmission signal 121 in FIG. The second signal 1802 is the
演算期間１８０４の後、符号化回路１１９は、リーダライタへのデータの送信を開始すると、制御レジスタ１１７内のデータを符号化し、第３の信号１８０３として変調回路１１３へ出力する。また、クロック生成回路１１１は、ＣＰＵへのクロックの供給を停止する。具体的には第２の信号１８０２を”１”もしくは”０”に固定する（本実施形態では０に固定する。）。すなわち、図８中のＳ６３２「ＣＰＵ停止」とはＣＰＵへのクロックの供給を停止することである。
After the
次に、変調回路１１３は、第３の信号１８０３を変調し、第１の信号１８０１としてリーダライタへ送信する。第１の信号１８０１は、搬送波の周波数で振動する電磁波である。変調とは、”１”を振幅最大、”０”を最小としてアナログ値に変換することである。変調が終わると、クロック生成回路１１１は、ＣＰＵへのクロックの供給を再び開始する。すなわち、図８中のＳ６３３「ＣＰＵ動作」とはＣＰＵへのクロックの供給を開始することである。なお、変調開始から終了までの期間を送信期間１８０５とする。送信期間１８０５終了後は、再び演算期間１８０４となる。
Next, the modulation circuit 113 modulates the third signal 1803 and transmits it to the reader / writer as the first signal 1801. The first signal 1801 is an electromagnetic wave that vibrates at the frequency of the carrier wave. The modulation means that “1” is converted into an analog value with the maximum amplitude and “0” as the minimum. When the modulation is completed, the
以上のような形態とすることで、アンチコリジョン動作時の消費電力を低減する機能を有する半導体装置において、コントローラを用いることにより、外部への信号の送信時において中央処理装置を停止させ、消費電力の低減をおこなう。そのため、演算回路と記憶装置、変調回路が同時に動作する時、すなわち、変調回路がキャリアに変調をかけることでアンテナから通信信号を送信する時に電力を安定させ、送信時の動作を確実に行うことが出来る。また、複数回の送信動作を繰り返し行う機能を有する半導体装置において、動作方法が変更になることに伴う仕様の変更により、半導体装置のマスク設計の段階から作り直す必要ない。そのため、製造コストの削減及び製造時間の短縮ができる。また、マスク設計の変更によって再度作り直した半導体装置が不具合といった懸念もない。 In the semiconductor device having the function of reducing the power consumption during the anti-collision operation, the central processing unit is stopped when the signal is transmitted to the outside by using the controller. Reduce Therefore, when the arithmetic circuit, the storage device, and the modulation circuit operate simultaneously, that is, when the modulation circuit modulates the carrier, the power is stabilized when the communication signal is transmitted from the antenna, and the operation at the time of transmission is surely performed. I can do it. Further, in a semiconductor device having a function of repeatedly performing a plurality of transmission operations, it is not necessary to recreate the semiconductor device from the stage of mask design due to a change in specifications accompanying a change in operation method. Therefore, it is possible to reduce the manufacturing cost and the manufacturing time. In addition, there is no concern that a semiconductor device remade by changing the mask design is defective.
なお、本実施の形態は、本明細書中の実施例のいかなる記載とも自由に組み合わせて実施することが可能である。 Note that this embodiment mode can be implemented freely combining with any description in the embodiments in this specification.
次に、上記半導体装置の構造の一例に関して図面を用いて説明する。本実施例の半導体装置の上面図を図９（Ａ）に、図９（Ａ）における線Ａ−Ｂの断面図を図９（Ｂ）に示す。 Next, an example of the structure of the semiconductor device will be described with reference to the drawings. 9A is a top view of the semiconductor device of this embodiment, and FIG. 9B is a cross-sectional view taken along line AB in FIG. 9A.
図９（Ａ）に示すように、本実施例の半導体装置は、集積回路１３０２及びアンテナ１０７が、基板４４０、４４１で挟持されている。集積回路１３０２は、図１に示すアンテナ１０７を除くアナログ部１１５及びデジタル部１０６を示している。
As shown in FIG. 9A, in the semiconductor device of this embodiment, the
図９（Ｂ）に示すように、半導体装置１０１は、基板４４１上に設けられたアンテナ１０７と、基板４４０上に設けられた素子形成層４３０とが、異方性導電接着材４４２により固着されている。また、異方性導電接着材４４２は有機樹脂４４３及び導電性粒子４４４で構成されており、素子形成層４３０の接続端子４４５及びアンテナ１０７が導電性粒子４４４によって電気的に接続されている。
As shown in FIG. 9B, in the
なお、接続端子４４５及びとアンテナ１０７の接続については特に限定されない。例えばアンテナ１０７と接続端子４４５をワイヤボンディング接続やバンプ接続を用いて接続するという方法を取ってもよい。さらには、接続端子４４５とアンテナ１０７との貼り付けにはＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ；異方性導電性フィルム）を用いることができる。
Note that the connection between the
素子形成層４３０としては、図１に示す半導体装置におけるアンテナ１０７を除くアナログ部１１５及びデジタル部１０６の一部を示す。また、ここでは、素子形成層４３０としては、アナログ部１１５の一部の代表例として共振回路１０８を構成する薄膜トランジスタを示し、デジタル部１０６の一部の代表例としてＣＰＵ１０２を構成する薄膜トランジスタを示す。
As the
なお、ここでは共振回路１０８及びデジタル部１０６において薄膜トランジスタを用いて示したが、各々の回路にあわせて抵抗素子、容量素子、整流素子等も有する。
Note that although thin film transistors are used in the
さらには、素子形成層４３０として、Ｓｉウエハーに形成されたＭＯＳトランジスタを用いてもよい。
Furthermore, a MOS transistor formed on a Si wafer may be used as the
ここで、本発明の半導体装置に用いることができるアンテナの形状について、以下に示す。半導体装置に用いることが可能なアンテナの形状として、図９（Ａ）に示すようなコイル状のアンテナを用いることができる。また、図１０（Ａ）のように基板上の集積回路１３０２の周りに一面のアンテナ１０７を配した構造を取っても良い。また、図１０（Ｂ）のように基板上の集積回路１３０２に対して、高周波数の電磁波を受信するためのアンテナ１０７の形状をとってもよい。また、図１０（Ｃ）にように基板上の集積回路１３０２に対して、１８０度無指向性（どの方向からでも同じく受信可能）を有するアンテナ１０７での形状をとってもよい。また、図１０（Ｄ）にように、基板上の集積回路１３０２に対して、棒状に長く伸ばしたアンテナ１０７の形状をとってもよい。また、パッチアンテナやセラミックアンテナを用いてもよい。また、アンテナとして機能する導電層の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
Here, the shape of an antenna that can be used in the semiconductor device of the present invention is described below. As a shape of an antenna that can be used for the semiconductor device, a coiled antenna as illustrated in FIG. 9A can be used. Further, as shown in FIG. 10A, a structure in which one
ここでは、図９（Ｂ）において、素子形成層４３０及びアンテナ１０７が別基板に設けられ、異方性導電材料で電気的に接続された例を示したがこれに限定されるものではない。素子形成層４３０にアンテナ１０７を作りこんでもよい。
Although FIG. 9B illustrates an example in which the
また、アンテナに必要な長さは受信に用いる周波数によって異なる。例えば周波数が２．４５ＧＨｚの場合は、半波長ダイポールアンテナを設けるなら約６０ｍｍ（１／２波長）、モノポールアンテナを設けるなら約３０ｍｍ（１／４波長）とすれば良い。 The length required for the antenna varies depending on the frequency used for reception. For example, when the frequency is 2.45 GHz, it may be about 60 mm (1/2 wavelength) if a half-wave dipole antenna is provided, and about 30 mm (1/4 wavelength) if a monopole antenna is provided.
アンテナ１０７とリーダ／ライタ間で送受信される信号の周波数は、１２５ｋＨｚ、１３．５６ＭＨｚ、９１５ＭＨｚ、２．４５ＧＨｚなどがあり、それぞれＩＳＯ規格などが設定される。勿論、アンテナ１０７とリーダ／ライタ間で送受信される信号の周波数はこれに限定されず、例えばサブミリ波である３００ＧＨｚ〜３ＴＨｚ、ミリ波である３０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨｚ〜３０ＧＨｚ、極超短波である３００ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３００ＭＨｚ、短波である３ＭＨｚ〜３０ＭＨｚ、中波である３００ＫＨｚ〜３ＭＨｚ、長波である３０ＫＨｚ〜３００ＫＨｚ、及び超長波である３ＫＨｚ〜３０ＫＨｚのいずれの周波数も用いることができる。また、アンテナ１０７とリーダ／ライタ間で送受信される信号は、搬送波を変調した信号である。搬送波の変調方式は、アナログ変調であってもデジタル変調であってよく、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。望ましくは、振幅変調、または、周波数変調にするとよい。
The frequencies of signals transmitted and received between the
また、上述した非接触データの入出力が可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。 As a signal transmission method in the semiconductor device capable of inputting / outputting non-contact data described above, an electromagnetic coupling method, an electromagnetic induction method, a microwave method, or the like can be used. The transmission method may be appropriately selected by the practitioner in consideration of the intended use, and an optimal antenna may be provided according to the transmission method.
本実施例では、上記実施の形態及び実施例で示した半導体装置において、ブースターアンテナ回路（以下、ブースターアンテナという）を有する構成に関して、図面を参照して説明する。 In this example, a structure including a booster antenna circuit (hereinafter referred to as a booster antenna) in the semiconductor devices described in the above embodiment modes and examples will be described with reference to drawings.
なお、本実施例において述べるブースターアンテナとは、半導体装置に形成されたリーダ／ライタからの信号を受信し、集積回路に出力するアンテナ（以下、チップアンテナまたはアンテナ回路という）よりも、サイズの大きいアンテナ（以下、ブースターアンテナという）のことをいう。ブースターアンテナは、使用する周波数帯域で共振させ、チップアンテナと、ブースターアンテナを磁界結合させることで、リーダ／ライタまたは充電器より発信された信号を、効率よく目的の半導体装置へ伝達させることができるものをいう。ブースターアンテナは磁界を介してチップアンテナと結合しているため、直接チップアンテナ及び集積回路とは接続する必要が無いため好適である。また、ブースターアンテナには、容量を制御するために容量素子を設けてもよい。 Note that the booster antenna described in this embodiment is larger in size than an antenna (hereinafter referred to as a chip antenna or an antenna circuit) that receives a signal from a reader / writer formed in a semiconductor device and outputs the signal to an integrated circuit. An antenna (hereinafter referred to as a booster antenna). The booster antenna resonates in the frequency band to be used, and the chip antenna and the booster antenna are magnetically coupled, whereby the signal transmitted from the reader / writer or the charger can be efficiently transmitted to the target semiconductor device. Say things. Since the booster antenna is coupled to the chip antenna via a magnetic field, it is not necessary to directly connect the chip antenna and the integrated circuit, which is preferable. Further, the booster antenna may be provided with a capacitive element in order to control the capacitance.
チップアンテナ１０７及びブースターアンテナにおけるアンテナの形状については、特に限定されない。例えば実施例１で説明した図１０（Ａ）の形状のアンテナを採用することができる。但し、ブースターアンテナはその機能上、磁界結合するアンテナ回路より大きな形状のアンテナを採用することが好ましい。
The shape of the antenna in the
また、本実施例においては、アンテナ１０７及びブースターアンテナ１４０１が受信する信号は、電磁誘導方式により信号の交信を行うことが好ましい。そのため、コイル状のアンテナ１０７及びコイル状のブースターアンテナ１４０１を有する構成が好ましい。図１１において、基板１６００の一方の面にコイル状のアンテナ１０７、ブースターアンテナ１４０１、及び集積回路１３０２とを設ける構成について示す。
In this embodiment, it is preferable that signals received by the
図１１（Ａ）に示すように、半導体装置は、基板１６００上に、集積回路１３０２及びチップアンテナ１０７が形成される領域１６０１と、ブースターアンテナ１４０１と、を有している。なお、集積回路１３０２及びチップアンテナ１０７が形成される領域１６０１は、図１１（Ｂ）に示すように、集積回路１３０２と、チップアンテナ１０７が形成され、チップアンテナ１０７の接続端子１６０５ａ及び接続端子１６０５ｂはそれぞれ集積回路１３０２と接続されている。
As shown in FIG. 11A, the semiconductor device includes a
ブースターアンテナ１４０１及びチップアンテナ１０７の形状としては、図示されたものに限定されず、送受周波数が同調するものであれば様々な形態をとることができる。好ましくは、ブースターアンテナ１４０１のアンテナ形状をループアンテナにし、チップアンテナ１０７のアンテナ形状を微小ループアンテナとするとよい。なお、半導体装置の配置及び構成は、これに限定されず、チップアンテナ１０７と、ブースターアンテナ１４０１との面積比においても適宜選択することができる。図１１では、基板１６００上に集積回路１３０２と、ブースターアンテナ１４０１とが配置されているが、例えばブースターアンテナ１４０１が基板１６００の裏面に設けられていても良い。
The shapes of the
本実施例の半導体装置においては、実施例１の構成に加えて、ブースターアンテナを有することを特徴とする。そのため、ＲＦＩＤとリーダ／ライタ間のデータの送受信を、より確実に行うことが可能となるといった利点を有する。 The semiconductor device of this embodiment has a booster antenna in addition to the configuration of the first embodiment. Therefore, there is an advantage that data transmission / reception between the RFID and the reader / writer can be performed more reliably.
本実施例では、本発明の無線通信によりデータの交信を行う半導体装置の用途について説明する。本発明の半導体装置は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、衣類、生活用品類、電子機器等の商品や荷物の荷札等の物品に設ける、いわゆるＩＤラベル、ＩＤタグ、ＩＤカードとして使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。 In this embodiment, an application of a semiconductor device that performs data communication by wireless communication according to the present invention will be described. The semiconductor device of the present invention includes, for example, banknotes, coins, securities, bearer bonds, certificate documents (driver's license, resident's card, etc.), packaging containers (wrapping paper, bottles, etc.), recording media (DVD software) And videotapes), vehicles (bicycles, etc.), personal items (such as bags and glasses), foods, plants, animals, clothing, daily necessities, electronic devices, etc., and items such as luggage tags It can be used as a so-called ID label, ID tag, or ID card. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (also simply referred to as televisions, television receivers, television receivers), mobile phones, and the like.
本実施例では、図１２を参照して、本発明の応用例、及びそれらを付した商品の一例について説明する。 In this embodiment, with reference to FIG. 12, an application example of the present invention and an example of a product with them will be described.
図１２（Ａ）は、本発明に係る半導体装置の完成品の状態の一例である。ラベル台紙３００１（セパレート紙）上に、半導体装置３００２を内蔵した複数のＩＤラベル３００３が形成されている。ＩＤラベル３００３は、ボックス３００４内に収納されている。また、ＩＤラベル３００３上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されており、一方、内蔵されている半導体装置には、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、半導体装置内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。
FIG. 12A illustrates an example of a state of a finished product of a semiconductor device according to the present invention. A plurality of
図１２（Ｂ）は、半導体装置３０１２を内蔵したラベル状のＩＤタグ３０１１を示している。ＩＤタグ３０１１を商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、ＩＤタグを備えることにより、所謂トレーサビリティに優れた商品を流通させることができる。
FIG. 12B illustrates a label-
図１２（Ｃ）は、本発明に係る半導体装置３０２２を内包したＩＤカード３０２１の完成品の状態の一例である。上記ＩＤカード３０２１としては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。
FIG. 12C illustrates an example of a state of a completed product of the
図１２（Ｄ）は、無記名債券３０３１の完成品の状態を示している。無記名債券３０３１には、半導体装置３０３２が埋め込まれており、その周囲は樹脂によって成形され、半導体装置を保護している。ここで、該樹脂中にはフィラーが充填された構成となっている。無記名債券３０３１は、本発明に係るＩＤラベル、ＩＤタグ、ＩＤカードと同じ要領で作成することができる。なお、上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置３０３２を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。
FIG. 12D shows a state of a completed product of the
図１２（Ｅ）は、本発明に係る半導体装置３０４２を内包したＩＤラベル３０４１を貼付した書籍３０４３を示している。本発明の半導体装置３０４２は、表面に貼ったり、埋め込んだりして、物品に固定される。図１２（Ｅ）に示すように、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置３０４２は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。
FIG. 12E illustrates a
また、ここでは図示しないが、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。 Although not shown here, by providing the semiconductor device of the present invention in packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., the efficiency of inspection systems and the like can be improved. Can be achieved. Further, forgery or theft can be prevented by providing a semiconductor device in the vehicles. Moreover, by embedding it in creatures such as animals, it is possible to easily identify individual creatures. For example, by burying a wireless tag in a living creature such as livestock, it is possible to easily identify the year of birth, sex, type, or the like.
以上、本発明の半導体装置は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。 As described above, the semiconductor device of the present invention can be provided and used for any article (including a living thing).
本実施例は、上記の実施の形態及び実施例と自由に組み合わせることができる。 This embodiment can be freely combined with the above embodiment modes and embodiments.
Claims (4)
前記記憶装置には、前記コントローラを用いて前記外部への信号の送信時における前記中央処理装置の消費電力の低減をおこなうプログラムが記録されており、
前記コントローラは、前記プログラムを実行することで、前記外部への信号の送信時に、前記中央処理装置を停止し、
前記中央処理装置、前記コントローラ、及び前記記憶装置は、第１の電源線によって電源電圧が供給され、
前記外部との信号の送受信を行うための回路は、前記第１の電源線とは異なる第２の電源線によって電源電圧が供給され、
前記第１の電源線に電源電圧が供給されない期間を設けることができる機能を有し、
前記期間において、前記第２の電源線には電源電圧が供給されることを特徴とするＲＦＩＤ用ＩＣチップ。 A central processing unit, a controller, a storage device, and a circuit having a function of transmitting and receiving signals to and from the outside,
In the storage device, a program for reducing power consumption of the central processing unit at the time of transmission of the signal to the outside using the controller is recorded,
The controller executes the program to stop the central processing unit when transmitting a signal to the outside,
The central processing unit, the controller, and the storage device are supplied with a power supply voltage by a first power supply line,
The circuit for performing transmission and reception of signals with the outside is supplied with a power supply voltage by a second power supply line different from the first power supply line,
Have a function of power supply voltage to the first power supply line can be provided with a period that is not supplied,
The RFID IC chip , wherein a power supply voltage is supplied to the second power supply line during the period .
前記記憶装置には、前記コントローラを用いて外部への信号の送信時における前記中央処理装置の消費電力の低減をおこなうプログラムが記録されており、
前記コントローラは、前記プログラムを実行することで、前記外部への信号の送信時に、前記中央処理装置を停止し、
前記中央処理装置、前記コントローラ、及び前記記憶装置は、第１の電源線によって電源電圧が供給され、
前記アンテナ、前記クロック生成回路、前記復調回路、及び前記変調回路は、前記第１の電源線とは異なる第２の電源線によって電源電圧が供給され、
前記電源回路から前記第１の電源線に電源電圧が供給されない期間を設けることができる機能を有し、
前記期間において、前記第２の電源線には電源電圧が供給されることを特徴とするＲＦＩＤ用ＩＣチップ。 A central processing unit, a controller, a storage device, an antenna, a power supply circuit, a clock generation circuit, a demodulation circuit, and a modulation circuit;
In the storage device, a program for reducing power consumption of the central processing unit at the time of signal transmission to the outside using the controller is recorded,
The controller executes the program to stop the central processing unit when transmitting a signal to the outside,
The central processing unit, the controller, and the storage device are supplied with a power supply voltage by a first power supply line,
The antenna, the clock generation circuit, the demodulation circuit, and the modulation circuit are supplied with a power supply voltage by a second power supply line different from the first power supply line,
Wherein the power supply voltage to the first power supply line from the power supply circuit have a function capable of providing a period not supplied,
The RFID IC chip , wherein a power supply voltage is supplied to the second power supply line during the period .
前記記憶装置には、前記コントローラを用いて外部への信号の送信時における前記中央処理装置の消費電力の低減をおこなうプログラムが記録されており、
前記コントローラは、前記プログラムを実行することで、前記外部への信号の送信時に、前記中央処理装置を停止し、
前記中央処理装置、前記コントローラ、及び前記記憶装置は、第１の電源線によって電源電圧が供給され、
前記アンテナ、前記クロック生成回路、前記復調回路、及び前記変調回路は、前記第１の電源線とは異なる第２の電源線によって電源電圧が供給され、
前記電源管理回路は、前記電源回路から前記第１の電源線に電源電圧が供給されない期間を設けることができる機能を有し、
前記期間において、前記第２の電源線には電源電圧が供給されることを特徴とするＲＦＩＤ用ＩＣチップ。 A central processing unit, a controller, a storage device, an antenna, a power supply circuit, a clock generation circuit, a demodulation circuit, a modulation circuit, and a power management circuit;
In the storage device, a program for reducing power consumption of the central processing unit at the time of signal transmission to the outside using the controller is recorded,
The controller executes the program to stop the central processing unit when transmitting a signal to the outside,
The central processing unit, the controller, and the storage device are supplied with a power supply voltage by a first power supply line,
The antenna, the clock generation circuit, the demodulation circuit, and the modulation circuit are supplied with a power supply voltage by a second power supply line different from the first power supply line,
The power management circuit may have a function capable of a period during which the power supply voltage to the first power supply line from the power supply circuit is not supplied,
The RFID IC chip , wherein a power supply voltage is supplied to the second power supply line during the period .
前記クロック生成回路から前記中央処理装置へのクロックの供給を停止することによって、前記中央処理装置が停止することを特徴とするＲＦＩＤ用ＩＣチップ。 In claim 2 or claim 3,
An RFID IC chip , wherein the central processing unit is stopped by stopping the supply of a clock from the clock generation circuit to the central processing unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007151874A JP5427345B2 (en) | 2006-06-09 | 2007-06-07 | IC chip for RFID |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006160516 | 2006-06-09 | ||
| JP2006160516 | 2006-06-09 | ||
| JP2007151874A JP5427345B2 (en) | 2006-06-09 | 2007-06-07 | IC chip for RFID |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008016017A JP2008016017A (en) | 2008-01-24 |
| JP2008016017A5 JP2008016017A5 (en) | 2010-07-15 |
| JP5427345B2 true JP5427345B2 (en) | 2014-02-26 |
Family
ID=39072925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007151874A Expired - Fee Related JP5427345B2 (en) | 2006-06-09 | 2007-06-07 | IC chip for RFID |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5427345B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60139253D1 (en) * | 2000-05-22 | 2009-08-27 | Panasonic Corp | SMART CARD |
-
2007
- 2007-06-07 JP JP2007151874A patent/JP5427345B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008016017A (en) | 2008-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7893837B2 (en) | Packing material, tag, certificate, paper money, and securities | |
| US6774865B1 (en) | Portable electronic device comprising several contact-free integrated circuits | |
| US20070158412A1 (en) | Non-contact paper-based electronic ticket based on electronic tag techniques | |
| EP2102799B1 (en) | A radio frequency identification tag with privacy and security capabilities | |
| US7731094B2 (en) | Method and apparatus for personalizing contactless card with switch | |
| EP2250631B1 (en) | Methods and apparatus for preserving privacy in an rfid system | |
| US8915449B2 (en) | Non-transferable radio frequency identification label or tag | |
| US20080303633A1 (en) | High gain rfid tag antennas | |
| US20070109103A1 (en) | Commercial product activation and monitoring using radio frequency identification (RFID) technology | |
| US20080308640A1 (en) | Contactless stand-alone assembly | |
| KR101388156B1 (en) | Semiconductor device | |
| JP2001028037A (en) | Noncontact information medium and communication system using the medium | |
| Adams | Pharmaceutical manufacturing: RFID–reducing errors and effort | |
| JP5427345B2 (en) | IC chip for RFID | |
| Hornby | RFID solutions for the express parcel and airline baggage industry | |
| JP2006101542A (en) | Cellular phone terminal | |
| JP4896395B2 (en) | Article having wireless chip | |
| JP4418219B2 (en) | Non-contact IC tag | |
| Preradovic et al. | RFID transponders-a review | |
| JP4738641B2 (en) | Reader / writer and communication system using the same | |
| CN110168568B (en) | UHF RFID device activated by small differential electric field | |
| TWM464942U (en) | Watch and cellular phone wireless radio frequency transaction payment system | |
| CN102479405A (en) | Portable storage device as well as use method and system thereof | |
| JP2008152794A (en) | Ticket gate system | |
| JP2008305388A (en) | Mobile telephone terminal provided with ic card function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5427345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |