JP5426241B2 - Chip resistor front and back electrodes - Google Patents

Chip resistor front and back electrodes Download PDF

Info

Publication number
JP5426241B2
JP5426241B2 JP2009139413A JP2009139413A JP5426241B2 JP 5426241 B2 JP5426241 B2 JP 5426241B2 JP 2009139413 A JP2009139413 A JP 2009139413A JP 2009139413 A JP2009139413 A JP 2009139413A JP 5426241 B2 JP5426241 B2 JP 5426241B2
Authority
JP
Japan
Prior art keywords
glass frit
electrode
chip resistor
conductive paste
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009139413A
Other languages
Japanese (ja)
Other versions
JP2010287678A (en
Inventor
光 宇野
浩 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Priority to JP2009139413A priority Critical patent/JP5426241B2/en
Priority to TW99117453A priority patent/TW201110159A/en
Priority to CN2010102004973A priority patent/CN101923929A/en
Publication of JP2010287678A publication Critical patent/JP2010287678A/en
Application granted granted Critical
Publication of JP5426241B2 publication Critical patent/JP5426241B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/04Glass compositions containing silica
    • C03C3/062Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064Glass compositions containing silica with less than 40% silica by weight containing boron
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/12Silica-free oxide glass compositions
    • C03C3/14Silica-free oxide glass compositions containing boron
    • C03C3/145Silica-free oxide glass compositions containing boron containing aluminium or beryllium
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/22Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions containing two or more distinct frits having different compositions

Description

本発明は、電極、特にチップ抵抗器の表電極および/または裏電極に関する。   The present invention relates to an electrode, particularly a front electrode and / or a back electrode of a chip resistor.

チップ抵抗器は、一般に、基板、表面電極、裏面電極を有し、表面電極と裏面電極の両者の導通を図るための端子部をさらに有する。これらの表面電極、裏面電極および端子部には、例えば導電性ペーストが用いられる。   The chip resistor generally includes a substrate, a front surface electrode, and a back surface electrode, and further includes a terminal portion for achieving conduction between the front surface electrode and the back surface electrode. For example, a conductive paste is used for these front surface electrodes, back surface electrodes, and terminal portions.

チップ抵抗器に関しては、例えば、以下のような文献がある。   Regarding chip resistors, for example, there are the following documents.

特許文献1は、銅導体ペーストのガラスフリットとして、2種のホウケイ酸亜鉛系ガラスフリットを含有する、耐メッキ性の高いセラミックコンデンサの端子部を開示している。この端子部は、SiO2を3〜10質量%、B23を25〜35質量%、ZnOを50〜65質量%、Al23を0〜5質量%およびNa2O+Li2O+K2Oを1〜5質量%含む第一のガラスと、SiO2を30〜45質量%、B23を7〜15質量%、ZnOを20〜30質量%、CaOを0〜5質量%、Al23を0〜5質量%、TiO2を0〜5質量%、ZrO2を3〜10質量%およびNa2O+Li2O+K28〜15質量%を含む第二のガラスを含む。 Patent Document 1 discloses a terminal portion of a ceramic capacitor with high plating resistance, which contains two types of zinc borosilicate glass frit as a glass frit of a copper conductor paste. The terminal portion, the SiO 2 3 to 10 wt%, B 2 O 3 25-35% by weight, the ZnO 50-65 wt%, Al 2 O 3 0-5% by weight and Na 2 O + Li 2 O + K 2 First glass containing 1 to 5% by mass of O, 30 to 45% by mass of SiO 2 , 7 to 15% by mass of B 2 O 3 , 20 to 30% by mass of ZnO, 0 to 5% by mass of CaO, al 2 O 3 0-5 wt%, comprising a second glass containing TiO 2 0-5% by weight, the a ZrO 2 3 to 10% by weight and Na 2 O + Li 2 O + K 2 O 8 ~15 wt%.

特許文献2は、耐半田喰われ性を有するチップ抵抗器の端子部を開示している。この端子部は、抵抗膜に接する半田に濡れにくい材料からなる第1の電極と、第1の電極に少なくとも一部を重ねるように、かつ前記抵抗膜とは離隔させて設けられた半田濡れ性が良い材料からなる第2の電極から構成されている。   Patent Document 2 discloses a terminal portion of a chip resistor having solder erosion resistance. The terminal portion includes a first electrode made of a material that is difficult to wet with the solder in contact with the resistance film, and a solder wettability provided so as to overlap at least a part of the first electrode and separated from the resistance film. The second electrode is made of a good material.

特許文献3は、耐半田食われ性に優れたチップ抵抗体の端子部を開示している。この端子部は、Ag粉、Pd粉、ガラスフリット、スズ、イリジウム、ロジウム、ルテニウム、およびレニウムから選ばれる金属酸化物、パイロクロルまたはホウ化物を含む。   Patent Document 3 discloses a terminal portion of a chip resistor excellent in solder erosion resistance. This terminal portion contains a metal oxide, pyrochlore or boride selected from Ag powder, Pd powder, glass frit, tin, iridium, rhodium, ruthenium, and rhenium.

特開2008−218022号公報JP 2008-218022 A 特開平07−201506号公報Japanese Patent Application Laid-Open No. 07-201506 特開平10−074419号公報Japanese Patent Laid-Open No. 10-074419 特開2006−054495号公報JP 2006-054495 A 米国特許第3583931号明細書US Pat. No. 3,583,931 特開平07−147203号公報JP 07-147203 A 特開2004−111833号公報JP 2004-111833 A

チップ抵抗器の表面電極は、ガラスコートおよび樹脂コートによりカバーされる。しかし、樹脂コートと端子部の間に隙間が生じたり、またはガラスコートや樹脂コートに割れ目が生じると、チップ抵抗器にメッキや半田を施す際に、表面電極はメッキ液および半田による悪影響を受けうる。例えば、施されたNiメッキの酸が隙間や割れ目から電極に達し、電極の接着強度が劣化してしまう。また、半田が施されると、電極中の導電性粉(AgまたはCu)が隙間や割れ目を通して溶融はんだに溶け出し、電極の抵抗値があがってしまう“半田喰われ”という問題もある。耐酸性または耐半田喰われ性に関する開示には、例えば上述した特許文献があるが、これらは耐酸性または耐半田喰われ性をもつ端子部に関する開示であり、製造方法が端子部とは異なる表面電極へ、上記開示をそのまま適用することは難しい。また、耐半田喰われ性と耐酸性は、いわゆるトレードオフの関係にあり、半田喰われ性を向上させると耐酸性が低下し、逆に耐酸性を向上させると半田喰われ性が低下する傾向にある。   The surface electrode of the chip resistor is covered with a glass coat and a resin coat. However, if there is a gap between the resin coat and the terminal, or if a crack occurs in the glass coat or resin coat, the surface electrode will be adversely affected by the plating solution and solder when the chip resistor is plated or soldered. sell. For example, the applied Ni plating acid reaches the electrode from the gaps or cracks, and the adhesive strength of the electrode is deteriorated. In addition, when solder is applied, there is a problem that the conductive powder (Ag or Cu) in the electrode is melted into the molten solder through the gaps and cracks and the resistance value of the electrode is increased. The disclosure relating to acid resistance or solder erosion resistance includes, for example, the above-mentioned patent documents, but these are disclosures relating to terminal portions having acid resistance or solder erosion resistance, and the manufacturing method is different from the terminal portions. It is difficult to apply the above disclosure as it is to an electrode. In addition, solder erosion resistance and acid resistance are in a so-called trade-off relationship. When solder erosion is improved, acid resistance decreases, and conversely, when acid proof is improved, solder erosion tends to decrease. It is in.

従って、耐半田喰われ性と耐酸性を兼ね備えた電極、特にチップ抵抗器の電極の必要性があり、本発明は、そのような特性を有するチップ抵抗器の電極を提供することを目的とする。   Accordingly, there is a need for an electrode having both solder erosion resistance and acid resistance, particularly a chip resistor electrode, and an object of the present invention is to provide a chip resistor electrode having such characteristics. .

本発明は、電極、特にチップ抵抗器の電極に関し、この電極は、導電性粉、鉛フリーのガラスフリットおよび樹脂バインダーを含む導電性ペーストから形成される。この電極を形成するための導電性ペーストの導電性粉は、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)およびそれらの合金よりなる群から選ばれる少なくとも1種の金属粉である。また、ガラスフリットは、少なくとも二酸化ケイ素(SiO2)を含む第一のガラスフリットおよび少なくとも二酸化チタン(TiO2)を含む第二のガラスフリットを1:3〜5:1の比で含み、第一のガラスフリットは、60〜95wt%のSiO2、10〜30wt%の酸化ホウ素(B23)および0.5〜10wt%の酸化アルミニウム(Al23)を含み、かつ、第二のガラスフリットは、5〜15wt%のTiO2、4〜20wt%のB23、5〜25wt%のAl23および5〜25wt%の酸化亜鉛(ZnO)を含む組成であることを特徴とする。さらには、本発明の電極は、上記導電性ペーストに、スズ(Sn)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、およびレニウム(Re)から選ばれる金属の金属酸化物をさらに含む導電性ペーストを用いることが好ましい。前記金属酸化物は、SnOまたはSnO 2 であることが好ましい。また、前記金属酸化物の含有量は、1〜5.0wt%であることが好ましい。更に、前記ガラスフリットの含有量は、1〜10wt%であることが好ましい。 The present invention relates to an electrode, particularly an electrode of a chip resistor, which is formed from a conductive paste containing conductive powder, lead-free glass frit and a resin binder. The conductive powder of the conductive paste for forming this electrode is at least one metal selected from the group consisting of gold (Au), silver (Ag), platinum (Pt), palladium (Pd), and alloys thereof. It is powder. The glass frit, the second glass frit comprising at least silicon dioxide first glass frit and at least titanium dioxide containing (SiO 2) (TiO 2) 1: 3~5: viewing containing 1 ratio, the one glass frit, 6 0~95wt% of SiO 2, viewed contains a 10 to 30 wt% of boron oxide (B 2 O 3) and 0.5-10% of aluminum oxide (Al 2 O 3), and, The second glass frit has a composition containing 5 to 15 wt% TiO 2 , 4 to 20 wt% B 2 O 3 , 5 to 25 wt% Al 2 O 3, and 5 to 25 wt% zinc oxide (ZnO). It is characterized by that . Furthermore, in the electrode of the present invention, a metal oxide of a metal selected from tin (Sn), iridium (Ir), rhodium (Rh), ruthenium (Ru), and rhenium (Re) is further added to the conductive paste. It is preferable to use a conductive paste containing. The metal oxide is preferably a SnO or SnO 2. Moreover, it is preferable that content of the said metal oxide is 1-5.0 wt%. Furthermore, the content of the glass frit is preferably 1 to 10 wt%.

本発明のチップ抵抗器の電極を形成する方法は、以下の工程を含む。
(a)(i)金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)およびそれらの合金よりなる群から選ばれる少なくとも一種の金属粉である導電性粉、
(ii)SiO2を60wt%以上含む第一のガラスフリットおよびTiO2を5wt%以上含む第二のガラスフリットを1:3〜5:1の重量比で含む鉛フリーのガラスフリット、および
(iii)樹脂バインダー
を含む導電性ペーストであって、
前記第一のガラスフリットは、SiO 2 を60〜95wt%、B 2 3 を10〜30wt%およびAl 2 3 を0.5〜10wt%含み、かつ、上記第二のガラスフリットは、TiO 2 を5〜15wt%、B 2 3 を4〜20wt%、Al 2 3 を5〜25wt%およびZnOを5〜25wt%含む導電性ペーストを絶縁性基板に塗布する工程と、
(b)該絶縁性基板に塗布された導電性ペーストを800〜900℃で焼成する工程。
本発明では、上記導電性ペーストに、スズ(Sn)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、およびレニウム(Re)から選ばれる金属の金属酸化物をさらに含む導電性ペーストを用いることが好ましい。前記金属酸化物は、SnOまたはSnO 2 であることが好ましい。また、前記金属酸化物の含有量は、1〜5.0wt%であることが好ましい。更に、前記ガラスフリットの含有量は、1〜10wt%であることが好ましい。
The method for forming the electrode of the chip resistor of the present invention includes the following steps.
(A) (i) conductive powder that is at least one metal powder selected from the group consisting of gold (Au), silver (Ag), platinum (Pt), palladium (Pd), and alloys thereof;
(Ii) a lead-free glass frit containing a first glass frit containing 60 wt% or more of SiO 2 and a second glass frit containing 5 wt% or more of TiO 2 in a weight ratio of 1: 3 to 5: 1; and (iii) ) A conductive paste containing a resin binder ,
The first glass frit includes 60 to 95 wt% of SiO 2 , 10 to 30 wt% of B 2 O 3 and 0.5 to 10 wt% of Al 2 O 3 , and the second glass frit includes TiO 2 2 5 to 15 wt%, and applying a B 2 O 3 4~20wt%, a conductive paste containing 5-25 wt% of 5-25 wt% and ZnO of Al 2 O 3 on an insulating substrate,
(B) A step of baking the conductive paste applied to the insulating substrate at 800 to 900 ° C.
In the present invention, the conductive paste further includes a metal oxide of a metal selected from tin (Sn), iridium (Ir), rhodium (Rh), ruthenium (Ru), and rhenium (Re). It is preferable to use it. The metal oxide is preferably a SnO or SnO 2. Moreover, it is preferable that content of the said metal oxide is 1-5.0 wt%. Furthermore, the content of the glass frit is preferably 1 to 10 wt%.

このような工程で形成されたチップ抵抗器の電極は、耐半田喰われ性および耐酸性を兼ね備えているために、ガラスコートと端子部の間に隙間が生じてもチップ抵抗器の電気特性に与える影響を抑えることができる。   The chip resistor electrode formed in such a process has both resistance to solder erosion and acid resistance, so that even if a gap occurs between the glass coat and the terminal portion, the electrical characteristics of the chip resistor will be improved. The influence that it has can be suppressed.

本発明に係る電極を用いたチップ抵抗器の概略断面図である。It is a schematic sectional drawing of the chip resistor using the electrode which concerns on this invention. (a)から(e)は、本発明に係るチップ抵抗器の電極の製造方法を説明するための概略図である。(A) to (e) are schematic views for explaining a method of manufacturing an electrode of a chip resistor according to the present invention. 実施例において、耐半田喰われ性の評価に用いた測定用回路を示す図である。In an Example, it is a figure which shows the circuit for a measurement used for evaluation of solder erosion resistance. 実施例において、酸に浸漬させた後の電極の接着強度の評価に用いた測定用回路を示す図である。In an Example, it is a figure which shows the circuit for a measurement used for evaluation of the adhesive strength of the electrode after being immersed in an acid.

本発明では、導電性ペーストが本発明で規定するように導電性粉、ガラスフリットおよび任意選択で金属酸化物を含有する場合、この導電性ペーストを焼成して得られる電極は、耐半田食われ性および耐酸性の両方が改善されることを見出した。以下に、本発明のチップ抵抗器の電極およびその形成方法について述べる。   In the present invention, when the conductive paste contains conductive powder, glass frit and optionally a metal oxide as defined in the present invention, the electrode obtained by firing the conductive paste is eroded by solder. We have found that both resistance and acid resistance are improved. Hereinafter, the electrode of the chip resistor of the present invention and the method for forming the electrode will be described.

1.電極
本発明は、電極、特にチップ抵抗器の電極に関する。本発明の電極は、導電性粉、鉛フリーのガラスフリットおよび樹脂バインダー、任意選択で金属酸化物をさらに含む導電性ペーストから形成される。
1. Electrode TECHNICAL FIELD This invention relates to an electrode, especially the electrode of a chip resistor. The electrode of the present invention is formed from a conductive paste further comprising conductive powder, lead-free glass frit and resin binder, and optionally a metal oxide.

まず、導電性粉、鉛フリーのガラスフリットおよび樹脂バインダー、任意選択で金属酸化物をさらに含む導電性ペーストを用いた電極について説明する。本発明の電極は、チップ抵抗器の電極であれば、形状、電極の厚さ、その他の諸要件は特に限定されない。具体例として、例えば、図1に示すようなチップ抵抗器の電極を挙げることができる。以下に、図1のチップ抵抗器を例に取り、本発明の電極を説明する。   First, an electrode using conductive powder, lead-free glass frit and resin binder, and optionally a conductive paste further containing a metal oxide will be described. If the electrode of this invention is an electrode of a chip resistor, a shape, the thickness of an electrode, and other various requirements will not be specifically limited. As a specific example, for example, an electrode of a chip resistor as shown in FIG. Hereinafter, the electrode of the present invention will be described by taking the chip resistor of FIG. 1 as an example.

チップ抵抗器の電極は、例えば図1に示す、表面電極2および裏面電極3のようなものである。表面電極2および裏面電極3は、それぞれ、基板1上面および裏面の対向した位置に設けられている。次に、電極以外のチップ抵抗器の要素について、図1を参照して説明する。チップ抵抗器は、基板1を有する。上述のように、基板1の上面および裏面に表面電極2および裏面電極3が設けられており、表面電極2の一部が抵抗皮膜4により覆われている。基板1の側面部には、表面電極2および裏面電極3の両者の導通を図るために、これら電極の一部を被覆するように端子部5が設けられる。上記抵抗被膜4の表面には、これを被うようにガラスコート6および樹脂コート7が設けられる。そして、露出している端子部5を覆うようにNiメッキまたはSnメッキの層が設けられる(図示せず)。チップ抵抗器は、その端子部が位置する回路基板上のランド部分に、溶融はんだによって固定される。本発明では、電極の材料として、導電性粉、鉛フリーのガラスフリットおよび樹脂バインダー、任意選択で金属酸化物をさらに含む導電性ペーストを用いる。上記チップ抵抗器における電極以外の材料は、従来用いられているものであり、特に制限されない。例えば、基板1は絶縁性基板であれば特に限定されない。例えばアルミナ基板、セラミック基板、ガラス基板を用いることができる。抵抗被覆4は、従来の酸化ルテニウムを含む抵抗ペーストを用いることができ、これを印刷および焼成して形成することができる。端子部は従来の導電性ペーストを、ガラスコート6および樹脂コート7は、それぞれ従来のガラスペーストおよび樹脂ペーストを用いることができ、これらを印刷および焼成して形成することができる。   The electrodes of the chip resistor are, for example, the front electrode 2 and the back electrode 3 shown in FIG. The front surface electrode 2 and the back surface electrode 3 are provided at positions facing the top surface and the back surface of the substrate 1, respectively. Next, the elements of the chip resistor other than the electrodes will be described with reference to FIG. The chip resistor has a substrate 1. As described above, the front surface electrode 2 and the back surface electrode 3 are provided on the top surface and the back surface of the substrate 1, and a part of the surface electrode 2 is covered with the resistance film 4. A terminal portion 5 is provided on the side surface portion of the substrate 1 so as to cover a part of these electrodes in order to conduct both the front surface electrode 2 and the back surface electrode 3. A glass coat 6 and a resin coat 7 are provided on the surface of the resistance film 4 so as to cover it. Then, a Ni plating or Sn plating layer is provided so as to cover the exposed terminal portion 5 (not shown). The chip resistor is fixed to the land portion on the circuit board where the terminal portion is located by molten solder. In the present invention, as an electrode material, conductive powder, lead-free glass frit and resin binder, and optionally a conductive paste further containing a metal oxide are used. Materials other than the electrodes in the chip resistor are conventionally used and are not particularly limited. For example, the substrate 1 is not particularly limited as long as it is an insulating substrate. For example, an alumina substrate, a ceramic substrate, or a glass substrate can be used. The resistance coating 4 can be formed by printing and baking a conventional resistance paste containing ruthenium oxide. A conventional conductive paste can be used for the terminal portion, and a conventional glass paste and resin paste can be used for the glass coat 6 and the resin coat 7, respectively. These can be formed by printing and baking.

本発明の上記導電性ペーストを用いた電極は、上述のチップ抵抗器の表面電極2および裏面電極3の両方に用いることができる。なお、表面電極2は、裏面電極3よりも半田と接触する可能性が高いので、本発明の電極は、少なくとも表面電極2に適用されることが、より好ましい。   The electrode using the said conductive paste of this invention can be used for both the surface electrode 2 and the back surface electrode 3 of the above-mentioned chip resistor. Since the front electrode 2 is more likely to come into contact with the solder than the back electrode 3, it is more preferable that the electrode of the present invention is applied to at least the front electrode 2.

以下に、本発明で使用する導電性ペーストの組成について説明する。
(1) 導電性粉
本発明に使用される導電性粉は、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)およびそれらの合金よりなる群から選ばれる少なくとも1種の貴金属粉である。好ましくは、低い導通抵抗、良好なはんだ濡れ性を具備し、更には酸化焼成可能なAg粉およびAgのマイグレーションを抑えるPd粉の混合粉を用いる。導電性粉の形状は、フレーク状、球状または無定型のいずれの形態であってもよい。また、導電性粉の粒径は、一般的な導電性ペーストとして使用される場合、導電性粉の焼結特性に影響を与えることがある。例えば、粒径の大きなAg粉は粒径の小さなAg粉よりもゆっくりした速度で焼結される。従って、導電性粉の粒径は、焼成プロファイルによって決定される。しかしながら、分散性や印刷性を考慮すると、平均粒径(D50、レーザー散乱式粒径分布測定装置によるメーカー公称値)は、好ましくは、0.1〜5μmである。0.1μm以下の場合は電極材料中での分散性が悪くなって十分な電極強度が得られないおそれがある。粒径が5μm以上の場合には、導電性ペーストを例えばスクリーン印刷する際に目詰まりを生じるおそれがある。導電性粉の含有量は、本発明の目的を達成できる量であれば特に限定されないが、AgおよびPdの混合粉の場合には、導電性ペーストの重量に基づいて65〜90wt%、より好ましくは70〜80wt%である。
The composition of the conductive paste used in the present invention will be described below.
(1) Conductive powder The conductive powder used in the present invention is at least one selected from the group consisting of gold (Au), silver (Ag), platinum (Pt), palladium (Pd), and alloys thereof. Precious metal powder. Preferably, a mixed powder of Ag powder that has low conduction resistance and good solder wettability, and that can be oxidized and fired and suppresses migration of Ag is used. The shape of the conductive powder may be any of a flake shape, a spherical shape, or an amorphous shape. In addition, the particle size of the conductive powder may affect the sintering characteristics of the conductive powder when used as a general conductive paste. For example, Ag powder having a large particle size is sintered at a slower rate than Ag powder having a small particle size. Therefore, the particle size of the conductive powder is determined by the firing profile. However, in consideration of dispersibility and printability, the average particle size (D 50 , the manufacturer's nominal value by a laser scattering particle size distribution measuring device) is preferably 0.1 to 5 μm. In the case of 0.1 μm or less, dispersibility in the electrode material is deteriorated, and there is a possibility that sufficient electrode strength cannot be obtained. When the particle size is 5 μm or more, clogging may occur when the conductive paste is screen printed, for example. The content of the conductive powder is not particularly limited as long as the object of the present invention can be achieved, but in the case of a mixed powder of Ag and Pd, it is more preferably 65 to 90 wt% based on the weight of the conductive paste. Is 70-80 wt%.

(2) ガラスフリット
本発明において使用されるガラスフリットは、無機結合剤としての機能を持ち、焼成工程において導電性粉の焼結を助け、また、耐半田喰われ性に寄与しうる。また、本発明におけるガラスフリットは、焼成によって液化して凹凸ある表面をもつアルミナ基板の凹部に嵌り固化し、いわば楔のような機能を持って、電極を基板に接着させる、耐酸性に寄与しうる。そのため、ガラスフリットは、適用される焼成温度で十分な粘度とガラス流動性を有するものであれば使用できる。本発明における電極は、焼成前の導電性ペーストの状態で、組成の異なる第一のガラスフリットおよび第二のガラスフリットを含む。これらのガラスは酸化物ガラスであり、単独でガラス化できるいわゆるガラスフォーマー酸化物、つまりSiO2、B23、P25、GeO2、または単独ではガラス化しないが多成分とすることによりガラス化する補足ガラスフォーマー酸化物、つまりTiO2、TeO2、Al23、B23、V25、Sb23、CuOおよびZnOから選ばれる少なくとも1種を含む。また、ガラス化しないがガラスの特性に変化を与えるいわゆるモディファイヤーと呼ばれる酸化物、つまりLiO、Na2O、K2O、MgO、BaO、CaOまたはSrOのうち少なくとも1種を含んでいても良い。ただし、本発明におけるガラスフリットは、鉛(Pb)を含まない。
(2) Glass frit The glass frit used in the present invention has a function as an inorganic binder, assists the sintering of the conductive powder in the firing step, and can contribute to the resistance to solder erosion. In addition, the glass frit in the present invention is liquefied by firing and solidified by fitting into a concave portion of an alumina substrate having an uneven surface, so that it has a function like a wedge, and contributes to acid resistance by adhering the electrode to the substrate. sell. Therefore, the glass frit can be used as long as it has sufficient viscosity and glass fluidity at the firing temperature to be applied. The electrode in the present invention includes a first glass frit and a second glass frit having different compositions in the state of a conductive paste before firing. These glasses are oxide glasses and are so-called glass former oxides that can be vitrified alone, that is, SiO 2 , B 2 O 3 , P 2 O 5 , GeO 2 , or are not vitrified alone but are multicomponent. Supplemental glass former oxides that vitrify by virtue of, including at least one selected from TiO 2 , TeO 2 , Al 2 O 3 , B 2 O 3 , V 2 O 5 , Sb 2 O 3 , CuO and ZnO . Further, it may contain at least one of oxides called so-called modifiers that do not vitrify but change the properties of the glass, that is, LiO, Na 2 O, K 2 O, MgO, BaO, CaO, or SrO. . However, the glass frit in the present invention does not contain lead (Pb).

本発明における第一のガラスフリットは、第一のガラスフリットの重量に基づいて60wt%以上のSiO2を含む。第一のガラスフリットに含まれるSiO2の量は、第一のガラスフリットの重量に基づいて、好ましくは60〜95wt%、より好ましくは65〜90wt%である。下記の実施例で示すように、SiO2を多く含むガラスを電極材料に用いると、電極がメッキによって剥離するのを抑える効果が得られる。第一のガラスフリットは、SiO2の他に、上記ガラスフォーマーおよび補足ガラスフォーマーを含んでも良い。ガラスフォーマーとしては特に、B23が好ましい。補足ガラスフォーマーとしては、Al23が好ましい。B23の含有量は、好ましくは第一のガラスフリットの重量に基づいて10〜30wt%、より好ましくは15〜25wt%である。Al23の含有量は、好ましくは第一のガラスフリットの重量に基づいて0.5〜10wt%、より好ましくは1〜5wt%である。第一のガラスフリットは、モディファイヤーとしてアルカリ金属酸化物、具体的には、LiO、Na2OおよびK2Oのうち少なくとも一種を含んでもよい。モディファイヤーの含有量は、好ましくは第一のガラスフリットの重量に基づいて1〜10wt%、より好ましくは3〜8wt%である。ただし、第一のガラスフリットはTiO2を含まない。 The first glass frit in the present invention contains 60 wt% or more of SiO 2 based on the weight of the first glass frit. The amount of SiO 2 contained in the first glass frit is preferably 60 to 95 wt%, more preferably 65 to 90 wt%, based on the weight of the first glass frit. As shown in the following examples, when glass containing a large amount of SiO 2 is used as the electrode material, an effect of suppressing the peeling of the electrode by plating can be obtained. The first glass frit may contain the glass former and the supplemental glass former in addition to SiO 2 . B 2 O 3 is particularly preferable as the glass former. As the supplemental glass former, Al 2 O 3 is preferable. The content of B 2 O 3 is preferably 10 to 30 wt%, more preferably 15 to 25 wt% based on the weight of the first glass frit. The content of Al 2 O 3 is preferably 0.5 to 10 wt%, more preferably 1 to 5 wt% based on the weight of the first glass frit. The first glass frit may contain an alkali metal oxide as a modifier, specifically, at least one of LiO, Na 2 O and K 2 O. The content of the modifier is preferably 1 to 10 wt%, more preferably 3 to 8 wt% based on the weight of the first glass frit. However, the first glass frit does not contain TiO 2 .

本発明における第二のガラスフリットは、第二のガラスフリットの重量に基づいて5wt%以上のTiO2を含む。第二のガラスフリットに含まれるTiO2の量は、第二のガラスフリットの重量に対して、好ましくは5〜15wt%、より好ましくは6〜10wt%である。TiO2のガラス中の含有量が少ないとAgが電極から流出するのを防ぐ効果が低減しうる。しかし、TiO2は、単独でガラス化しないため、多すぎるとガラスフリットの形成に支障をきたしうる。第二のガラスフリットは、SiO2の他に、上記ガラスフォーマーおよび補足ガラスフォーマーを含んでも良い。ガラスフォーマーとしては、特にB23が好ましい。B23の含有量は、好ましくは第二のガラスフリットの重量に基づいて4〜20wt%、より好ましくは5〜15wt%である。補足ガラスフォーマーとしては、特にAl23およびZnOが好ましい。Al23の含有量は、好ましくは第二のガラスフリットの重量に基づいて5〜25wt%、より好ましくは8〜15wt%である。ZnOの含有量は、好ましくは第二のガラスフリットの重量に基づいて5〜25wt%、より好ましくは10〜20wt%である。また、第二のガラスフリットは、モディファイヤーとしてLiO、Na2O、K2O、MgO、BaOおよびCaOのうち少なくとも一種を含んでも良い。モディファイヤーの含有量は、第二のガラスフリットの重量に対して、1〜30wt%である。第二のガラスフリットは、ガラスフォーマーとしてSiO2を含んでも良いが、SiO2の含有量は、第二のガラスフリットの重量に基づいて40wt%を超えない点で、第一のガラスフリットと区別される。 The second glass frit in the present invention contains 5 wt% or more of TiO 2 based on the weight of the second glass frit. The amount of TiO 2 contained in the second glass frit is preferably 5 to 15 wt%, more preferably 6 to 10 wt% based on the weight of the second glass frit. If the content of TiO 2 in the glass is small, the effect of preventing Ag from flowing out of the electrode can be reduced. However, since TiO 2 does not vitrify alone, if it is too much, formation of glass frit can be hindered. The second glass frit may contain the glass former and the supplemental glass former in addition to SiO 2 . As the glass former, B 2 O 3 is particularly preferable. The content of B 2 O 3 is preferably 4 to 20 wt%, more preferably 5 to 15 wt% based on the weight of the second glass frit. Particularly preferred supplemental glass formers are Al 2 O 3 and ZnO. The content of Al 2 O 3 is preferably 5 to 25 wt%, more preferably 8 to 15 wt% based on the weight of the second glass frit. The content of ZnO is preferably 5 to 25 wt%, more preferably 10 to 20 wt% based on the weight of the second glass frit. The second glass frit may contain at least one of LiO, Na 2 O, K 2 O, MgO, BaO and CaO as a modifier. The content of the modifier is 1 to 30 wt% with respect to the weight of the second glass frit. The second glass frit may contain SiO 2 as a glass former, but the content of SiO 2 does not exceed 40 wt% based on the weight of the second glass frit. Differentiated.

本発明では、第一のガラスフリットおよび第二のガラスフリットの重量比は、1:3〜5:1である。より好ましくは1:1〜4:1である。実施例で示すように、第一のガラスフリットまたは第二のガラスフリット単独では、電極の耐半田喰われ性と耐酸性を両立させることは難しいが、1:3〜5:1の範囲の重量比をもってこれらガラスを併せて用いると、半田喰われ性と耐酸性を両立できる傾向が見られた。また、導電性ペースト中のガラスフリットの含有量は、特に限定されるものではない。実施例で示すように、第一のガラスフリットおよび第二のガラスフリットを混合して用いれば、ガラスフリットの含有量が異なっても、耐半田食われ性および耐酸性は得られる。本発明において、好ましいガラスフリットの含有量は、導電性ペーストの重量に基づいて、1〜10wt%である。導電性ペースト中のガラスフリットの含有量が1wt%に満たないと、導電性ペーストを焼成して形成された電極が基板から剥離する可能性がある。一方10wt%を超えると、電極の導電性を妨げてしまう可能性がある。ガラスフリットの含有量は、より耐半田食われ性および耐酸性を向上させるためには、導電性ペーストの重量に基づいて、1〜5wt%である。実施例(表3)において、ガラス含有量が6.6wt%であるとき、耐半田食われ性および耐酸性が、劣る傾向が見られた。   In the present invention, the weight ratio of the first glass frit and the second glass frit is 1: 3 to 5: 1. More preferably, it is 1: 1 to 4: 1. As shown in the examples, it is difficult for the first glass frit or the second glass frit alone to satisfy both the solder erosion resistance and the acid resistance of the electrode, but the weight in the range of 1: 3 to 5: 1. When these glasses were used together in a ratio, there was a tendency to achieve both solder erosion and acid resistance. Further, the content of the glass frit in the conductive paste is not particularly limited. As shown in the examples, when the first glass frit and the second glass frit are mixed and used, solder corrosion resistance and acid resistance can be obtained even if the glass frit content is different. In the present invention, the preferred glass frit content is 1 to 10 wt% based on the weight of the conductive paste. If the content of the glass frit in the conductive paste is less than 1 wt%, an electrode formed by firing the conductive paste may peel from the substrate. On the other hand, if it exceeds 10 wt%, the conductivity of the electrode may be hindered. The content of the glass frit is 1 to 5 wt% based on the weight of the conductive paste in order to further improve the resistance to solder erosion and acid resistance. In the examples (Table 3), when the glass content was 6.6 wt%, the solder corrosion resistance and the acid resistance tended to be inferior.

本発明においては、ガラスフリットの粒径は特に限定されるものではない。しかしながらガラスフリット粒子の平均粒径(D50、レーザー散乱式粒径分布測定装置によるメーカー公称値)は、0.1〜10μmの範囲にあることが望ましい。0.1μmに満たないと、導電性ペースト中に均等に分散し難い。また、粒径が10μmを越える場合には、導電性ペーストを、例えば、スクリーン印刷する際に目詰まりの原因となりうる。 In the present invention, the particle size of the glass frit is not particularly limited. However, it is desirable that the average particle size of the glass frit particles (D 50 , the manufacturer's nominal value by a laser scattering type particle size distribution measuring device) be in the range of 0.1 to 10 μm. If it is less than 0.1 μm, it is difficult to uniformly disperse in the conductive paste. Further, when the particle size exceeds 10 μm, the conductive paste can cause clogging when, for example, screen printing is performed.

本発明の特徴は、以上述べたように、組成の異なるガラスフリットを混合して用いることでチップ抵抗器の電極の耐半田喰われ性および耐酸性を向上させることにある。   As described above, the feature of the present invention is to improve the resistance to solder erosion and acid resistance of the electrode of the chip resistor by using a mixture of glass frits having different compositions.

(3) 金属酸化物
本発明の電極は、スズ(Sn)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、およびレニウム(Re)から選ばれる金属の酸化物をさらに含んでもよい。これらの金属酸化物は、半田喰われを受けにくく、かつ、導電性を有するので、金属酸化物が添加された電極は、たとえ半田喰われによって導電性粉が溶け出したとしても、導電性の低下を抑えることができる。本発明で用いる金属酸化物には、例えば、以下のものが含まれる。
(1) イリジウム酸化物:Ir23,IrO2(イリジウム系パイロクロア:Pb2Ir27,Bi2Ir27,Lu2Ir27)、
(2) ロジウム酸化物:Rh23,RhO2,RhO3(ロジウム系パイロクロア:Pb2Rh27,Bi2Rh27,Tl2Rh27)、
(3) ルテニウム酸化物:RuO2,RuO3,RuO4(ルテニウム系パイロクロア:Pb2Ru27,Bi2Ru27,Tl2Ru27)、
(4) レニウム酸化物:Re23,ReO3,Re27
(5) スズ酸化物:SnO,SnO2
(6) ホウ化物:LaB6,Ni3B,Ni2B。
その他のルテニウム系パイロクロア酸化物については、特開2006−054495号公報(特許文献4)または米国特許第3583931号明細書(特許文献5)に詳細に記載されている。
(3) Metal Oxide The electrode of the present invention may further contain an oxide of a metal selected from tin (Sn), iridium (Ir), rhodium (Rh), ruthenium (Ru), and rhenium (Re). Since these metal oxides are less susceptible to solder erosion and have conductivity, the electrode to which the metal oxide is added has a conductive property even if the conductive powder is melted by the solder erosion. The decrease can be suppressed. Examples of the metal oxide used in the present invention include the following.
(1) Iridium oxide: Ir 2 O 3 , IrO 2 (Iridium-based pyrochlore: Pb 2 Ir 2 O 7 , Bi 2 Ir 2 O 7 , Lu 2 Ir 2 O 7 ),
(2) Rhodium oxide: Rh 2 O 3 , RhO 2 , RhO 3 (Rhodium-based pyrochlore: Pb 2 Rh 2 O 7 , Bi 2 Rh 2 O 7 , Tl 2 Rh 2 O 7 ),
(3) ruthenium oxide: RuO 2, RuO 3, RuO 4 ( ruthenium pyrochlore: Pb 2 Ru 2 O 7, Bi 2 Ru 2 O 7, Tl 2 Ru 2 O 7),
(4) Rhenium oxide: Re 2 O 3 , ReO 3 , Re 2 O 7 ,
(5) Tin oxide: SnO, SnO 2 ,
(6) Boride: LaB 6 , Ni 3 B, Ni 2 B.
Other ruthenium-based pyrochlore oxides are described in detail in Japanese Patent Application Laid-Open No. 2006-054495 (Patent Document 4) or US Pat. No. 3,583,931 (Patent Document 5).

これら金属酸化物は、単独で添加しても、または2種以上を混合して添加しても良い。特に好ましくは、比較的安価であるスズ酸化物(SnOまたはSnO2)を用いる。金属酸化物の形状は、フレーク状、球状または無定型のいずれであってもよい。金属酸化物の平均粒径(D50、レーザー散乱式粒径分布測定装置によるメーカー公称値)は上記導電性粉と同様、分散性や印刷性を考慮すると、好ましくは0.1〜10μm、より好ましくは0.5〜5μmである。粒径が10μmを越える場合には、導電性ペーストを例えばスクリーン印刷する際に目詰まりの原因となりうる。金属酸化物の含有量は、本発明の目的を達成できる量であれば特に限定されないが、好ましくは、導電性ペーストの重量に基づいて1〜5.0wt%である。1wt%以上の添加によって、たとえ半田喰われが起きても導電性は維持されうる。しかし、金属酸化物は、導電性粉の焼結を妨げうるため、5wt%を超えて添加すると電極の抵抗値を上げてしまうおそれがある。この導電性という観点から、より好ましくは、導電性ペーストの重量に対して3wt%を越えない。 These metal oxides may be added alone or in admixture of two or more. Particularly preferably, tin oxide (SnO or SnO 2 ), which is relatively inexpensive, is used. The shape of the metal oxide may be flaky, spherical or amorphous. The average particle diameter of metal oxide (D 50 , manufacturer's nominal value by laser scattering particle size distribution measuring device) is preferably 0.1 to 10 μm, considering dispersibility and printability, as with the conductive powder. Preferably it is 0.5-5 micrometers. When the particle diameter exceeds 10 μm, clogging may occur when the conductive paste is screen printed, for example. Although content of a metal oxide will not be specifically limited if it is the quantity which can achieve the objective of this invention, Preferably, it is 1-5.0 wt% based on the weight of an electrically conductive paste. By adding 1 wt% or more, conductivity can be maintained even if solder erosion occurs. However, since the metal oxide can hinder the sintering of the conductive powder, adding more than 5 wt% may increase the resistance value of the electrode. From the viewpoint of conductivity, more preferably, it does not exceed 3 wt% with respect to the weight of the conductive paste.

(4) 樹脂バインダー
本発明では、上記の導電性粉およびガラスフリットなどを樹脂バインダーに分散させ、半流動性の粘度を具備する「ペースト」と称される分散物を製造する。ペースト状にすることで、印刷によってアルミナ基板へ塗布することが可能となる。なお、本発明では、樹脂バインダーとは、樹脂そのものを指す。ただし、粘度調整のための溶剤を樹脂に添加することがあるため、その場合は、樹脂および溶剤の混合物をも含んだ概念である。本発明で使用される樹脂は、特に限定されないが、ペーストに一般的に用いられているエチルセルロース(EC)が好ましい。また、エチルヒドロキシエチルセルロース、ウッドロジン、エチルセルロースとフェノール樹脂の混合物、低級アルコールのポリメタクリレート及びエチレングリコールモノアセテートのモノブチルエーテルのような樹脂も使用できる。粘度調整のために樹脂に溶剤を添加しても良い。ペーストに広く用いられる溶剤は、テルペン(例えばアルファまたはベータ−テルピネオール)、ケロチン、ジブチルフタレート、ブチルカルビトール、ジブチルカルビトール、カルビトールアセテート、ブチルカルビトールアセテート、ヘキシレングリコール並びに高沸点アルコール及びアルコールエステルである。これらおよび他の溶剤の種々を組み合わせて各適用に対して所望の粘度及び揮発性の必要条件が得られるよう処方される。
(4) Resin Binder In the present invention, the conductive powder and glass frit are dispersed in a resin binder to produce a dispersion called “paste” having a semi-fluid viscosity. By making the paste, it can be applied to the alumina substrate by printing. In the present invention, the resin binder refers to the resin itself. However, since a solvent for adjusting the viscosity may be added to the resin, the concept includes a mixture of the resin and the solvent. The resin used in the present invention is not particularly limited, but ethyl cellulose (EC) generally used in pastes is preferable. Resins such as ethyl hydroxyethyl cellulose, wood rosin, a mixture of ethyl cellulose and phenol resin, polymethacrylate of lower alcohol and monobutyl ether of ethylene glycol monoacetate can also be used. A solvent may be added to the resin for viscosity adjustment. Solvents widely used in pastes are terpenes (eg alpha or beta-terpineol), keratin, dibutyl phthalate, butyl carbitol, dibutyl carbitol, carbitol acetate, butyl carbitol acetate, hexylene glycol and high boiling alcohols and alcohol esters It is. Various combinations of these and other solvents are formulated to achieve the desired viscosity and volatility requirements for each application.

本発明で用いられる導電性ペーストにおける導電性粉、ガラスフリットおよび樹脂バインダーの含有量は、それぞれ、好ましくは59〜90wt%、1〜10wt%、9〜40wt%、より好ましくは、70〜80wt%、1〜5wt%、15〜29wt%である。   The content of the conductive powder, glass frit and resin binder in the conductive paste used in the present invention is preferably 59 to 90 wt%, 1 to 10 wt%, 9 to 40 wt%, more preferably 70 to 80 wt%, respectively. 1-5 wt%, 15-29 wt%.

次に、上記電極材料を使った導電性ペーストの作製方法について述べる。   Next, a method for producing a conductive paste using the above electrode material will be described.

本発明においては、上記の導電性粉ならびに第一のガラスフリット、第二のガラスフリットおよびその他の無機フィラーとを、樹脂と溶剤を混合した樹脂バインダーに分散させ、半流動性の粘度を具備する「ペースト」と称される分散物として製造することができる。導電性ペースト組成物が含む樹脂バインダーの重量と導電性粉、ガラスフリットおよび金属酸化物の総重量の割合は、ペーストの塗布方法および使用される樹脂バインダーの種類に依存し、変動し得る。通常、良好な被覆を得るには導電性ペーストは、導電性粉、ガラスフリットおよび金属酸化物を60〜91wt%および樹脂バインダーを9〜40wt%含有する。   In the present invention, the conductive powder and the first glass frit, the second glass frit, and other inorganic fillers are dispersed in a resin binder in which a resin and a solvent are mixed to have a semi-fluid viscosity. It can be produced as a dispersion called “paste”. The ratio of the weight of the resin binder contained in the conductive paste composition to the total weight of the conductive powder, glass frit, and metal oxide depends on the paste application method and the type of resin binder used, and may vary. Usually, in order to obtain a good coating, the conductive paste contains 60 to 91 wt% of conductive powder, glass frit and metal oxide, and 9 to 40 wt% of a resin binder.

次に、本発明の電極の形成方法について述べる。本発明の形成方法は、以下の工程を含む。
(a)(i)金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)およびそれらの合金よりなる群から選ばれる少なくとも一種の金属粉である導電性粉、
(ii)SiO2を60wt%以上含む第一のガラスフリットおよびTiO2を5wt%以上含む第二のガラスフリットを1:3〜5:1の重量比で含む鉛フリーのガラスフリット、および
(iii)樹脂バインダー
を含む導電性ペーストを絶縁性基板に塗布する工程、および
(b)該絶縁性基板に塗布された導電性ペーストを800〜900℃で焼成する工程。
Next, a method for forming the electrode of the present invention will be described. The forming method of the present invention includes the following steps.
(A) (i) conductive powder that is at least one metal powder selected from the group consisting of gold (Au), silver (Ag), platinum (Pt), palladium (Pd), and alloys thereof;
(Ii) a lead-free glass frit containing a first glass frit containing 60 wt% or more of SiO 2 and a second glass frit containing 5 wt% or more of TiO 2 in a weight ratio of 1: 3 to 5: 1; and (iii) ) A step of applying a conductive paste containing a resin binder to an insulating substrate; and (b) a step of baking the conductive paste applied to the insulating substrate at 800 to 900 ° C.

本発明の電極は、上述の導電性ペーストを所定の基板または基板の前駆体に塗布し、前記基板またはその前駆体と共に導電性ペーストを焼成することで得ることができる。電極の構造等の諸要件は、先にチップ抵抗器の電極として例示した通りである。   The electrode of the present invention can be obtained by applying the above-described conductive paste to a predetermined substrate or a precursor of the substrate, and firing the conductive paste together with the substrate or the precursor thereof. Various requirements such as the structure of the electrode are as exemplified above for the electrode of the chip resistor.

具体的な形成方法の手順は以下の通りである。本発明の方法では、まず、上記の導電性ペーストを絶縁性基板に塗布することを含む。導電性ペーストの塗布には、例えばスクリーン印刷(印刷後の膜厚が10〜20μm)が含まれる。絶縁性基板の材料は、電気絶縁性を有すれば特に限定されない。例えばアルミナ基板または、アルミナ基板の前駆体であるグリーンテープなどを用いることができる。   The procedure of a specific forming method is as follows. In the method of the present invention, first, the above conductive paste is applied to an insulating substrate. Application of the conductive paste includes, for example, screen printing (film thickness after printing is 10 to 20 μm). The material of the insulating substrate is not particularly limited as long as it has electrical insulating properties. For example, an alumina substrate or a green tape that is a precursor of the alumina substrate can be used.

次に、絶縁性基板上に塗布した電極を焼結する。具体的には、導電性ペーストと絶縁性基板を、約800℃〜900℃で、酸化雰囲気下で、焼成すればよい。焼成は、例えば温度プロファイルの設定が可能なベルト式連続焼成炉、または、箱型焼成炉などを用いて行えばよい。   Next, the electrode applied on the insulating substrate is sintered. Specifically, the conductive paste and the insulating substrate may be baked at about 800 ° C. to 900 ° C. in an oxidizing atmosphere. Firing may be performed using, for example, a belt-type continuous firing furnace capable of setting a temperature profile or a box-type firing furnace.

本発明の電極は、チップ抵抗器の電極に最もよく適用することができる。従って、以下に、本発明の電極をチップ抵抗器の電極として用いた場合の形成方法について、図1に記載のチップ抵抗器を例に説明する。図2は、本発明の電極を有するチップ抵抗器の製造工程の一例を示したものである。   The electrodes of the present invention can be best applied to the electrodes of chip resistors. Accordingly, a method for forming the electrode of the present invention as an electrode of a chip resistor will be described below using the chip resistor shown in FIG. 1 as an example. FIG. 2 shows an example of the manufacturing process of the chip resistor having the electrode of the present invention.

本発明の方法では、まず、上記の導電性ペーストを絶縁性基板に塗布することを含む。絶縁性基板の材料は、電気絶縁性を有すれば特に限定されない。例えばアルミナ基板または、アルミナ基板の前駆体であるグリーンテープなどを用いることができる。具体的な塗布手順としては、まず、基板1の上面に表面電極2が形成される(図2(a))。次いで、この表面電極2の一部を被覆するように抵抗皮膜4が形成される(図2(b))。次に、基板1の裏面において、表面電極2と対向した位置に、裏面電極3が形成される(図2(c))。なお本発明は、これらの表面電極2および裏面電極3の両方に用いることができる。表面電極2および裏面電極3は、上述した導電性ペーストを、例えば、スクリーン印刷(印刷後の膜厚が10〜20μm)することで形成できる。また、導電性ペーストを一度PET(ポリエチレンテレフタレート)フィルムに膜厚が10〜20μmになるように塗布し、導電性ペーストを基板に転写することでも形成できる。抵抗被膜4は、例えば、抵抗ペーストをスクリーン印刷のような手段で材料を塗布する。また、抵抗ペーストを一度PET(ポリエチレンテレフタレート)フィルムに塗布してから、抵抗ペーストを基板に転写することでも形成できる。   In the method of the present invention, first, the above conductive paste is applied to an insulating substrate. The material of the insulating substrate is not particularly limited as long as it has electrical insulating properties. For example, an alumina substrate or a green tape that is a precursor of the alumina substrate can be used. As a specific application procedure, first, the surface electrode 2 is formed on the upper surface of the substrate 1 (FIG. 2A). Next, a resistance film 4 is formed so as to cover a part of the surface electrode 2 (FIG. 2B). Next, the back electrode 3 is formed on the back surface of the substrate 1 at a position facing the front electrode 2 (FIG. 2C). The present invention can be used for both the front electrode 2 and the back electrode 3. The front electrode 2 and the back electrode 3 can be formed, for example, by screen printing (film thickness after printing is 10 to 20 μm) of the above-described conductive paste. Alternatively, the conductive paste can be formed by applying the conductive paste to a PET (polyethylene terephthalate) film so as to have a film thickness of 10 to 20 μm and transferring the conductive paste to the substrate. The resistance coating 4 is formed by applying a material such as screen printing with a resistance paste, for example. Alternatively, the resistance paste can be formed by applying the resistance paste to a PET (polyethylene terephthalate) film and then transferring the resistance paste to a substrate.

次に、絶縁性基板上に塗布した電極および抵抗被膜を焼結する。具体的には、表面電極2および裏面電極3の導通を取るための端子部5を形成した後(図2(d))、約800℃〜900℃で、酸化雰囲気下で、電極2、3、抵抗被膜4、端子部5を焼成する。表面電極2は、裏面電極3よりも半田と接触する可能性が高いので、本発明の電極は、少なくとも表面電極2に適用されることが好ましい。端子部5は、導電性ペーストのスクリーン印刷、ディッピング、ローラーによる塗布、スパッタリングなどの手法によって形成される。端子部5は、表面電極2と裏面電極3の両者の導通を図るために、これら電極の一部を被覆するように形成される。   Next, the electrode and resistance film applied on the insulating substrate are sintered. Specifically, after forming the terminal portion 5 for conducting the front surface electrode 2 and the back surface electrode 3 (FIG. 2D), the electrodes 2, 3 at about 800 ° C. to 900 ° C. in an oxidizing atmosphere. The resistance coating 4 and the terminal portion 5 are fired. Since the front electrode 2 is more likely to come into contact with the solder than the back electrode 3, the electrode of the present invention is preferably applied to at least the front electrode 2. The terminal portion 5 is formed by a technique such as screen printing of conductive paste, dipping, application with a roller, sputtering, or the like. The terminal portion 5 is formed so as to cover a part of these electrodes in order to conduct both the front surface electrode 2 and the back surface electrode 3.

さらに、得られたチップ抵抗器の電極は、少なくとも抵抗被膜4の表面を被うようにガラスコート6及び樹脂コート7を形成して保護する(図2(e))。ガラスコート6および樹脂コート7の形成方法は従来の方法を用いればよい(例えば、特開平07−147203号公報、第0015段(特許文献6)、特開2004−111833号公報、第0020段(特許文献7)を参照)。そして、露出している電極へのフローあるいはリフロー工程で行われるはんだ付け時の電極食われの防止およびはんだ付けの信頼性確保のために、電解メッキによってニッケルなどのメッキ層を形成する(図示せず)。以上の工程で、本発明のチップ抵抗器を得ることができる。   Further, the electrode of the obtained chip resistor is protected by forming a glass coat 6 and a resin coat 7 so as to cover at least the surface of the resistance film 4 (FIG. 2E). Conventional methods may be used for forming the glass coat 6 and the resin coat 7 (for example, JP 07-147203 A, No. 0015 (Patent Document 6), JP 2004-111833 A, No. 0020 ( (See Patent Document 7)). Then, a plating layer such as nickel is formed by electrolytic plating in order to prevent electrode erosion at the time of soldering performed in the flow or reflow process to the exposed electrode and to ensure the reliability of soldering (not shown). ) Through the above steps, the chip resistor of the present invention can be obtained.

完成したチップ抵抗器は、その端子部5が位置する回路基板のランド部分に、溶融はんだをもって固定される。   The completed chip resistor is fixed with molten solder to the land portion of the circuit board where the terminal portion 5 is located.

上述のチップ抵抗器の製造方法の各工程からも明らかなように、本発明の電極は、(a)本発明における導電性ペーストを絶縁性基板(例えば、アルミナ基板またはその前駆体)に塗布する工程、および(b)該絶縁性基板に塗布された導電性ペーストを800〜900℃で焼成する工程により形成される。   As is apparent from the respective steps of the chip resistor manufacturing method described above, the electrode of the present invention is applied to (a) the conductive paste according to the present invention on an insulating substrate (for example, an alumina substrate or a precursor thereof). And (b) a step of baking the conductive paste applied to the insulating substrate at 800 to 900 ° C.

本発明の電極を表面電極2または裏面電極3に用いると、これらの電極がメッキや半田に晒されたとしても、優れた耐酸性および耐半田喰われ性によって、不良のチップ抵抗器の発生を抑えることができる。   When the electrode of the present invention is used for the front surface electrode 2 or the back surface electrode 3, even if these electrodes are exposed to plating or solder, the generation of defective chip resistors is caused by excellent acid resistance and solder erosion resistance. Can be suppressed.

以下に本発明を実施例により説明するが、本発明はこれらに限定されない。また、成分割合を表す数字は特記しない限り重量%である。   The present invention will be described below with reference to examples, but the present invention is not limited thereto. Moreover, the number showing a component ratio is weight% unless otherwise specified.

導電性ペーストの調製
実施例では、表1に示した導電性粉末、ガラスフリット、金属酸化物を用いた。第一のガラスフリットおよび第二のガラスフリットのペースト中の含有量を表2に示す。なお、導電性ペースト中の導電性粉、ガラスフリットおよび金属酸化物の総含有量は80.0wt%とし、ガラスフリット含有量およびAg粉の含有量がペーストごとに異なる。従って、いずれのペーストにおいてもその他のPd粉末、SnO2粉および樹脂バインダーの含有量は同じで、それぞれPd粉末の含有量は0.5wt%、SnO2粉の含有量は1.5wt%そして樹脂バインダーの含有量は20wt%とした。第一のガラスフリットの組成は、SiO2を71.3wt%、Al23を2.1wt%、B23を19.8wt%含むものであった。第二のガラスフリットの組成は、SiO2を35.4wt%、Al23を13.9wt%、B23を8.2wt%、ZnOを10.4wt%、TiO2を8.9wt%含むものであった。これらAg粉末、Pd粉末、ガラスフリット、SnO2および樹脂バインダーをそれぞれ所定量秤量し、ミキサーによって混合した後、ロールミルで分散処理して、導電性ペースト1〜5を調製した。
Preparation of conductive paste In the examples, the conductive powder, glass frit, and metal oxide shown in Table 1 were used. Table 2 shows the contents of the first glass frit and the second glass frit in the paste. The total content of the conductive powder, glass frit and metal oxide in the conductive paste is 80.0 wt%, and the glass frit content and the Ag powder content are different for each paste. Accordingly, the contents of other Pd powder, SnO 2 powder and resin binder are the same in any paste, and the content of Pd powder is 0.5 wt%, the content of SnO 2 powder is 1.5 wt%, and the resin The binder content was 20 wt%. The composition of the first glass frit was 71.3 wt% of SiO 2 , 2.1 wt% of Al 2 O 3, and 19.8 wt% of B 2 O 3 . The composition of the second glass frit is as follows: SiO 2 35.4 wt%, Al 2 O 3 13.9 wt%, B 2 O 3 8.2 wt%, ZnO 10.4 wt%, TiO 2 8.9 wt%. %. These Ag powder, Pd powder, glass frit, SnO 2 and resin binder were weighed in predetermined amounts, mixed by a mixer, and then dispersed by a roll mill to prepare conductive pastes 1 to 5.

Figure 0005426241
Figure 0005426241

評価方法
耐半田喰われ性の評価方法を図3を用いて説明する。96%アルミナ基板9(縦25mm×横25mm×厚0.64mm)に導電性ペースト1〜5を、それぞれ図3に示すパターン8(幅:0.5mm、厚膜17μm)にスクリーン印刷し、乾燥後に焼成して、電極1〜5とした。乾燥条件は、150℃で10分間であった。焼成条件は、焼成炉:電気式ベルト炉、ベルトスピード:124mm/min、温度プロファイルは、850℃以下10分、850℃10分、850℃以上10分であった。得られたパターン8を、アルミナ基板9とともに、約220℃に保たれた溶融共晶はんだ(Sn:Pb=62:36)の中に30秒浸漬した。浸漬後、取り出して電極1〜5の抵抗値を、図3に示すような一般に使用されている4端子法による抵抗値測定法を用いて測定した。抵抗値測定器10には、デジタルマルチメータ(R6581、株式会社アドバンテスト製)を使用した。結果を、表2に示す。
Evaluation Method An evaluation method of the resistance to solder erosion will be described with reference to FIG. Conductive pastes 1 to 5 are screen-printed on a 96% alumina substrate 9 (length 25 mm × width 25 mm × thickness 0.64 mm) on a pattern 8 (width: 0.5 mm, thick film 17 μm) shown in FIG. 3 and dried. It fired later and was set as the electrodes 1-5. Drying conditions were 10 minutes at 150 ° C. The firing conditions were firing furnace: electric belt furnace, belt speed: 124 mm / min, and temperature profile was 850 ° C. or lower for 10 minutes, 850 ° C. for 10 minutes, and 850 ° C. or higher for 10 minutes. The obtained pattern 8 was immersed in molten eutectic solder (Sn: Pb = 62: 36) maintained at about 220 ° C. for 30 seconds together with the alumina substrate 9. After immersion, the sample was taken out and the resistance values of the electrodes 1 to 5 were measured using a resistance value measurement method by a commonly used four-terminal method as shown in FIG. A digital multimeter (R6581, manufactured by Advantest Corporation) was used as the resistance value measuring device 10. The results are shown in Table 2.

耐酸性:耐半田喰われ性の評価方法を図4を用いて説明する。96%アルミナ基板9(縦25mm×横25mm×厚0.64mm)に導電性ペースト1〜5を、それぞれ図4に示す角パターン11(幅:2.0mm×縦2.0mm×厚膜17μm)にスクリーン印刷し、乾燥後に焼成して、電極1〜5とした。乾燥および焼成条件は、上記同様であった。得られた角パターン11を、アルミナ基板9とともに、5%硫酸水溶液に30分間浸漬した。浸漬したのち水溶液から取り出した導電体を水で洗浄したのちに、100℃15分で乾燥させた。次に、接着強度のテストのために、ワイヤを電極の表面に半田づけした。半田付けした後、ワイヤの半田付けした端と反対の端を引っ張り試験機(FORCE ANALYZER EXPLORER2 FA1015A 1605NHTP、AIKO ENGINEERING)に取り付け、ワイヤを12mm/分の速度で垂直に引っ張り、ワイヤが離れたときの引っ張り値(接着強度、N)を測定した。結果を、表2に示す。   Acid Resistance: A method for evaluating solder erosion resistance will be described with reference to FIG. Conductive pastes 1 to 5 are applied to a 96% alumina substrate 9 (length 25 mm × width 25 mm × thickness 0.64 mm), and each corner pattern 11 (width: 2.0 mm × length 2.0 mm × thick film 17 μm) shown in FIG. Were printed on a screen, baked after drying to obtain electrodes 1-5. Drying and firing conditions were the same as above. The obtained corner pattern 11 was immersed in a 5% sulfuric acid aqueous solution for 30 minutes together with the alumina substrate 9. After the immersion, the conductor taken out from the aqueous solution was washed with water and then dried at 100 ° C. for 15 minutes. Next, the wire was soldered to the surface of the electrode for a bond strength test. After soldering, the end opposite to the soldered end of the wire is attached to a tensile tester (FORCE ANALYZER EXPLOLER2 FA1015A 1605NHTP, AIKO ENGINEERING), and the wire is pulled vertically at a speed of 12 mm / min. The tensile value (adhesive strength, N) was measured. The results are shown in Table 2.

抵抗値が0.8ohm以下である電極を、耐半田喰われ性を有すると評価した。また、5%硫酸水溶液中に浸漬したあとの導電体の接着強度が20N以上である電極を、耐酸性を有すると評価した。耐半田喰われ性および耐酸性を兼ね備えていたのは、電極2および電極3であった。電極1、4および5は、半田喰われ性および耐酸性は両立しなかった。   An electrode having a resistance value of 0.8 ohm or less was evaluated as having resistance to solder erosion. In addition, an electrode having an adhesive strength of 20 N or more after being immersed in a 5% sulfuric acid aqueous solution was evaluated as having acid resistance. It was the electrode 2 and the electrode 3 that had both resistance to solder erosion and acid resistance. Electrodes 1, 4 and 5 were not compatible with solder erosion and acid resistance.

Figure 0005426241
Figure 0005426241

次に、電極3のように第一のガラスフリットおよび第二のガラスフリットを1:1で混合したガラスフリットを用いて、ガラスフリットの導電性ペースト中の含有量を変えて、耐半田喰われ性および耐酸性を評価した。電極6〜9に用いた導電性ペースト中のガラスフリットの含有量およびAg粉の含有量は表3に示すとおりである。他の成分は電極1〜5と同じである。電極6〜9についても、電極1〜5について行った上記各評価方法に準じて抵抗値および接着強度を測定した。結果は、ガラスフリット含有量に関わらず電極6〜9のいずれも、耐半田喰われ性および耐酸性を両立させた(表3)。   Next, using the glass frit in which the first glass frit and the second glass frit are mixed at a ratio of 1: 1 like the electrode 3, the content of the glass frit in the conductive paste is changed, and the solder erosion resistance is increased. And acid resistance were evaluated. Table 3 shows the glass frit content and the Ag powder content in the conductive paste used for the electrodes 6 to 9. Other components are the same as those of the electrodes 1 to 5. For the electrodes 6 to 9, the resistance value and the adhesive strength were measured in accordance with the evaluation methods performed for the electrodes 1 to 5. As a result, regardless of the glass frit content, all of the electrodes 6 to 9 achieved both solder resistance and acid resistance (Table 3).

Figure 0005426241
Figure 0005426241

本発明は、電極、特に電子回路基板に用いられるチップ抵抗器の電極に利用可能である。   The present invention is applicable to electrodes, particularly electrodes of chip resistors used for electronic circuit boards.

1 基板
2 表面電極
3 裏面電極
4 抵抗皮膜
5 端子部
6 ガラスコート
7 樹脂コート
8 パターン
9 アルミナ基板
10 抵抗値測定器
11 角パターン
DESCRIPTION OF SYMBOLS 1 Board | substrate 2 Front surface electrode 3 Back surface electrode 4 Resistive film 5 Terminal part 6 Glass coat 7 Resin coat 8 Pattern 9 Alumina substrate 10 Resistance measuring device 11 Square pattern

Claims (10)

導電性粉、鉛フリーのガラスフリットおよび樹脂バインダーを含む導電性ペーストから形成されるチップ抵抗器の電極であって、導電性粉は、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)およびそれらの合金よりなる群から選ばれる少なくとも一種の金属粉であり、かつ、ガラスフリットは、SiO2を60wt%以上含む第一のガラスフリットおよびTiO2を5wt%以上含む第二のガラスフリットを1:3〜5:1の重量比で含み、
前記第一のガラスフリットは、SiO 2 を60〜95wt%、B 2 3 を10〜30wt%およびAl 2 3 を0.5〜10wt%含み、かつ、前記第二のガラスフリットは、TiO 2 を5〜15wt%、B 2 3 を4〜20wt%、Al 2 3 を5〜25wt%およびZnOを5〜25wt%含むことを特徴とするチップ抵抗器の電極。
An electrode of a chip resistor formed from a conductive paste containing conductive powder, lead-free glass frit and a resin binder, wherein the conductive powder is gold (Au), silver (Ag), platinum (Pt), The glass frit is at least one metal powder selected from the group consisting of palladium (Pd) and alloys thereof, and the glass frit is a first glass frit containing 60 wt% or more of SiO 2 and a second glass containing 5 wt% or more of TiO 2 . the glass frit 1: 3-5: see containing 1 weight ratio,
The first glass frit includes 60 to 95 wt% of SiO 2 , 10 to 30 wt% of B 2 O 3 and 0.5 to 10 wt% of Al 2 O 3 , and the second glass frit includes TiO 2 2 5~15wt%, B 2 O 3 and 4~20wt%, chip resistor electrodes characterized by 5-25 wt% including Mukoto a 5-25 wt% and ZnO of Al 2 O 3.
前記導電性ペーストは、スズ(Sn)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、およびレニウム(Re)から選ばれる金属酸化物をさらに含むことを特徴とする請求項1のチップ抵抗器の電極。   2. The chip according to claim 1, wherein the conductive paste further includes a metal oxide selected from tin (Sn), iridium (Ir), rhodium (Rh), ruthenium (Ru), and rhenium (Re). Resistor electrode. 前記金属酸化物は、SnOまたはSnOThe metal oxide is SnO or SnO 22 であることを特徴とする請求項2のチップ抵抗器の電極。The electrode of the chip resistor according to claim 2, wherein 前記ガラスフリットの含有量は、1〜10wt%であることを特徴とする請求項1のチップ抵抗器の電極。   2. The chip resistor electrode according to claim 1, wherein the glass frit content is 1 to 10 wt%. 前記金属酸化物の含有量は、〜5.0wt%であることを特徴とする請求項2または3のチップ抵抗器の電極。 4. The chip resistor electrode according to claim 2, wherein a content of the metal oxide is 1 to 5.0 wt%. (a)(i)金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)およびそれらの合金よりなる群から選ばれる少なくとも一種の金属粉である導電性粉、
(ii)SiO2を60wt%以上含む第一のガラスフリットおよびTiO2を5wt%以上含む第二のガラスフリットを1:3〜5:1の重量比で含む鉛フリーのガラスフリット、および
(iii)樹脂バインダー
を含む導電性ペーストであって、
前記第一のガラスフリットは、SiO 2 を60〜95wt%、B 2 3 を10〜30wt%およびAl 2 3 を0.5〜10wt%含み、かつ、前記第二のガラスフリットは、TiO 2 を5〜15wt%、B 2 3 を4〜20wt%、Al 2 3 を5〜25wt%およびZnOを5〜25wt%含む導電性ペーストを絶縁性基板に塗布する工程と、
(b)該絶縁性基板に塗布された導電性ペーストを800〜900℃で焼成する工程、
を含むことを特徴とするチップ抵抗器の電極の形成方法。
(A) (i) conductive powder that is at least one metal powder selected from the group consisting of gold (Au), silver (Ag), platinum (Pt), palladium (Pd), and alloys thereof;
(Ii) a lead-free glass frit containing a first glass frit containing 60 wt% or more of SiO 2 and a second glass frit containing 5 wt% or more of TiO 2 in a weight ratio of 1: 3 to 5: 1; and (iii) ) A conductive paste containing a resin binder ,
The first glass frit includes 60 to 95 wt% of SiO 2 , 10 to 30 wt% of B 2 O 3 and 0.5 to 10 wt% of Al 2 O 3 , and the second glass frit includes TiO 2 2 5 to 15 wt%, and applying a B 2 O 3 4~20wt%, a conductive paste containing 5-25 wt% of 5-25 wt% and ZnO of Al 2 O 3 on an insulating substrate,
(B) baking the conductive paste applied to the insulating substrate at 800 to 900 ° C .;
A method for forming an electrode of a chip resistor, comprising:
前記導電性ペーストは、スズ(Sn)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、およびレニウム(Re)から選ばれる金属酸化物をさらに含むことを特徴とする請求項のチップ抵抗器の電極の形成方法。 7. The chip according to claim 6 , wherein the conductive paste further includes a metal oxide selected from tin (Sn), iridium (Ir), rhodium (Rh), ruthenium (Ru), and rhenium (Re). Method for forming resistor electrodes. 前記金属酸化物は、SnOまたはSnO2であることを特徴とする請求項のチップ抵抗器の電極の形成方法。 The metal oxide, the method of forming the chip resistor the electrode according to claim 7, characterized in that the SnO or SnO 2. 前記金属酸化物の含有量は、〜5.0wt%であることを特徴とする請求項7または8のチップ抵抗器の電極の形成方法。 The method for forming an electrode of a chip resistor according to claim 7 or 8 , wherein the content of the metal oxide is 1 to 5.0 wt%. 前記ガラスフリットの含有量は、1〜10wt%であることを特徴とする請求項6のチップ抵抗器の電極の形成方法。The method for forming an electrode of a chip resistor according to claim 6, wherein the content of the glass frit is 1 to 10 wt%.
JP2009139413A 2009-06-10 2009-06-10 Chip resistor front and back electrodes Active JP5426241B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009139413A JP5426241B2 (en) 2009-06-10 2009-06-10 Chip resistor front and back electrodes
TW99117453A TW201110159A (en) 2009-06-10 2010-05-31 Chip resistor front electrode and back electrode
CN2010102004973A CN101923929A (en) 2009-06-10 2010-06-04 Chip resistor front electrode and backplate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009139413A JP5426241B2 (en) 2009-06-10 2009-06-10 Chip resistor front and back electrodes

Publications (2)

Publication Number Publication Date
JP2010287678A JP2010287678A (en) 2010-12-24
JP5426241B2 true JP5426241B2 (en) 2014-02-26

Family

ID=43338781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009139413A Active JP5426241B2 (en) 2009-06-10 2009-06-10 Chip resistor front and back electrodes

Country Status (3)

Country Link
JP (1) JP5426241B2 (en)
CN (1) CN101923929A (en)
TW (1) TW201110159A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115505B2 (en) 2017-02-23 2018-10-30 E I Du Pont De Nemours And Company Chip resistor

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6110311B2 (en) * 2011-01-18 2017-04-05 ヘレウス プレシャス メタルズ ノース アメリカ コンショホーケン エルエルシー Conductive paste composition and solar cell electrodes and contacts formed therefrom
US8808581B2 (en) * 2011-08-15 2014-08-19 E I Du Pont De Nemours And Company Conductive compositions containing Li2RuO3 and ion-exchanged Li2RuO3 and their use in the manufacture of semiconductor devices
CN102636527A (en) * 2012-04-23 2012-08-15 常州联德电子有限公司 Inlaid plate-shaped oxygen sensor and preparation method thereof
EP3193341A4 (en) * 2014-09-12 2018-06-13 Shoei Chemical Inc. Resistive composition
CN104795128B (en) * 2015-05-14 2017-02-22 刘飞全 Lead-free resistance paste as well as manufacturing process and application of lead-free resistance paste
US20180061536A1 (en) * 2016-08-26 2018-03-01 E I Du Pont De Nemours And Company Chip resistor
CN108766696A (en) * 2018-06-08 2018-11-06 肇庆市安捷电子有限公司 A kind of slice type piezoresistor palladium-silver slurry
CN110931145A (en) * 2019-12-18 2020-03-27 广东顺德弘暻电子有限公司 Thick-film silver-platinum resistor paste based on stainless steel base material and preparation method thereof
CN111230353B (en) * 2020-01-19 2021-08-17 深圳第三代半导体研究院 Nano Ag-SnO for improving silver electromigration2Preparation method and application of solder paste

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339780B2 (en) * 2004-06-09 2008-03-04 Ferro Corporation Copper termination inks containing lead free and cadmium free glasses for capacitors
US7556748B2 (en) * 2005-04-14 2009-07-07 E. I. Du Pont De Nemours And Company Method of manufacture of semiconductor device and conductive compositions used therein
WO2009052343A1 (en) * 2007-10-18 2009-04-23 E. I. Du Pont De Nemours And Company Conductive compositions and processes for use in the manufacture of semiconductor devices: flux materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115505B2 (en) 2017-02-23 2018-10-30 E I Du Pont De Nemours And Company Chip resistor

Also Published As

Publication number Publication date
JP2010287678A (en) 2010-12-24
TW201110159A (en) 2011-03-16
CN101923929A (en) 2010-12-22

Similar Documents

Publication Publication Date Title
JP5426241B2 (en) Chip resistor front and back electrodes
JP3209089B2 (en) Conductive paste
US7267713B2 (en) Conductive paste and glass circuit structure
KR102488165B1 (en) Conductive composition, method for producing a conductor, and method for forming wiring of electronic parts
EP3496112B1 (en) Conductive paste
KR101172723B1 (en) Copper conductor paste, conductor circuit board and electronic part
JP5488282B2 (en) Conductive paste
KR102488162B1 (en) Manufacturing method of conductive composition and terminal electrode
US6436316B2 (en) Conductive paste and printed wiring board using the same
JP2000048642A (en) Conductive paste and glass circuit substrate
JP4432604B2 (en) Conductive paste
JP3297531B2 (en) Conductive paste
JP2017199543A (en) Conductive composition, method for manufacturing conductor, and method for forming wiring of electronic component
JP2002163928A (en) Glass composite and thick film paste using this
JP5556518B2 (en) Conductive paste
JP3257036B2 (en) Conductive paste for chip-type electronic components
JP2017199544A (en) Conductive composition, and method for manufacturing terminal electrode
JPH08298018A (en) Conductive paste
JPH1074419A (en) Conductive paste composition for terminal electrode of chip resistor
JP2019032993A (en) Thick conductor forming composition and method for producing thick conductor
JPH022244B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5426241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250