JP5423994B2 - Semiconductor integrated circuit, amplifier and optical module - Google Patents
Semiconductor integrated circuit, amplifier and optical module Download PDFInfo
- Publication number
- JP5423994B2 JP5423994B2 JP2011004947A JP2011004947A JP5423994B2 JP 5423994 B2 JP5423994 B2 JP 5423994B2 JP 2011004947 A JP2011004947 A JP 2011004947A JP 2011004947 A JP2011004947 A JP 2011004947A JP 5423994 B2 JP5423994 B2 JP 5423994B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- transistor
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000001514 detection method Methods 0.000 claims description 17
- 239000013307 optical fiber Substances 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 47
- ATCJTYORYKLVIA-SRXJVYAUSA-N vamp regimen Chemical compound O=C1C=C[C@]2(C)[C@H]3[C@@H](O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1.C=1N=C2N=C(N)N=C(N)C2=NC=1CN(C)C1=CC=C(C(=O)N[C@@H](CCC(O)=O)C(O)=O)C=C1.O([C@H]1C[C@@](O)(CC=2C(O)=C3C(=O)C=4C=CC=C(C=4C(=O)C3=C(O)C=21)OC)C(=O)CO)[C@H]1C[C@H](N)[C@H](O)[C@H](C)O1.C([C@H](C[C@]1(C(=O)OC)C=2C(=CC3=C(C45[C@H]([C@@]([C@H](OC(C)=O)[C@]6(CC)C=CCN([C@H]56)CC4)(O)C(=O)OC)N3C=O)C=2)OC)C[C@@](C2)(O)CC)N2CCC2=C1NC1=CC=CC=C21 ATCJTYORYKLVIA-SRXJVYAUSA-N 0.000 description 14
- 238000004891 communication Methods 0.000 description 13
- 230000035945 sensitivity Effects 0.000 description 13
- 230000007423 decrease Effects 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 102220565243 L-lactate dehydrogenase A-like 6A_M11A_mutation Human genes 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 101100452676 Arabidopsis thaliana INVB gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 101150114988 invA gene Proteins 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
本発明は、半導体集積回路、増幅器および光モジュールに関し、特に、安定化電源を用いる半導体集積回路、増幅器および光モジュールに関する。 The present invention relates to a semiconductor integrated circuit, an amplifier, and an optical module, and more particularly to a semiconductor integrated circuit, an amplifier, and an optical module that use a stabilized power source.
光ファイバを用いた公衆回線網において１０ギガビット／秒の通信速度を実現する１０Ｇ−ＥＰＯＮ（10 Gb/s Ethernet（登録商標） Passive Optical Network）では、宅側装置からの光信号を受光素子で検出し、この受光素子の出力する検出電流を増幅するためのＴＩＡ（トランスインピーダンスアンプ）すなわち前置増幅器が局側装置に設けられる。 In 10G-EPON (10 Gb / s Ethernet (registered trademark) Passive Optical Network), which realizes a communication speed of 10 gigabits / second in public line networks using optical fibers, optical signals from home-side devices are detected by light receiving elements. Then, a TIA (transimpedance amplifier), that is, a preamplifier for amplifying the detection current output from the light receiving element is provided in the station side device.
従来の前置増幅器として、たとえば、特開２００９―３０３１５９号公報（特許文献１）には、以下のような構成が開示されている。すなわち、この増幅器は、電流が入力される第１導通電極と、上記第１導通電極に結合された制御電極と、固定電圧源に結合された第２導通電極とを有する第１のトランジスタと、第１導通電極と、上記固定電圧源に結合された第２導通電極と、上記第１のトランジスタの制御電極に結合された制御電極とを有する第２のトランジスタと、上記第２のトランジスタの制御電極に結合され、上記第２のトランジスタの出力を上記第２のトランジスタの制御電極に帰還するための帰還抵抗と、上記第１のトランジスタの第１導通電極から上記第２のトランジスタの制御電極および上記帰還抵抗へ流れる電流と、上記第１のトランジスタの第１導通電極から第２導通電極へ流れる電流との比率を制御するための可変抵抗素子とを備える。 As a conventional preamplifier, for example, Japanese Unexamined Patent Application Publication No. 2009-303159 (Patent Document 1) discloses the following configuration. That is, the amplifier includes a first transistor having a first conduction electrode to which a current is input, a control electrode coupled to the first conduction electrode, and a second conduction electrode coupled to a fixed voltage source; A second transistor having a first conduction electrode, a second conduction electrode coupled to the fixed voltage source, a control electrode coupled to the control electrode of the first transistor, and control of the second transistor A feedback resistor coupled to the electrode for feeding back the output of the second transistor to the control electrode of the second transistor; from the first conduction electrode of the first transistor to the control electrode of the second transistor; A variable resistance element for controlling a ratio between a current flowing to the feedback resistor and a current flowing from the first conduction electrode to the second conduction electrode of the first transistor;
一般に、シングルエンド信号を入力する前置増幅器は、電源ノイズに弱い。この電源ノイズ対策の一例としては、たとえば半導体集積回路で実現された前置増幅器において、外部からの供給電圧をそのまま使用するのではなく、半導体集積回路上にＬＤＯ（Low Drop Out）レギュレータ等の安定化電源を搭載して、ノイズが除去された安定した電圧を供給する方法がある。 In general, a preamplifier that inputs a single-ended signal is vulnerable to power supply noise. As an example of power supply noise countermeasures, for example, in a preamplifier realized by a semiconductor integrated circuit, an external supply voltage is not used as it is, but an LDO (Low Drop Out) regulator or the like is stably provided on the semiconductor integrated circuit. There is a method of supplying a stable voltage from which noise is removed by mounting an integrated power supply.
このように、安定化電源を使用することで、弱レベルの入力信号に対する前置増幅器の受信感度を改善することができる。 As described above, by using the stabilized power supply, it is possible to improve the reception sensitivity of the preamplifier with respect to an input signal of a weak level.
その一方で、安定化電源を使用した場合には、前置増幅器への供給電圧レベルが下がるため、トランジスタ回路のヘッドルームすなわち動作電圧範囲が減少する。このため、強レベル信号の受信に関しては弱くなり、前置増幅器のダイナミックレンジは狭くなる。 On the other hand, when the stabilized power supply is used, the supply voltage level to the preamplifier is lowered, so that the headroom of the transistor circuit, that is, the operating voltage range is reduced. For this reason, the reception of the strong level signal becomes weak and the dynamic range of the preamplifier becomes narrow.
しかしながら、特許文献１には、このような問題点を解決するための構成は開示されていない。
However,
この発明は、上述の課題を解決するためになされたもので、その目的は、電源ノイズによる受信感度の劣化を防ぐとともに、ダイナミックレンジの減少を防ぐことが可能な半導体集積回路、増幅器および光モジュールを提供することである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor integrated circuit, an amplifier, and an optical module that can prevent degradation of reception sensitivity due to power supply noise and prevent a decrease in dynamic range. Is to provide.
上記課題を解決するために、この発明のある局面に係わる半導体集積回路は、供給された第１の電源電圧によって動作する半導体集積回路であって、受けた信号を増幅するための増幅回路と、上記第１の電源電圧から第２の電源電圧を生成するための安定化電源と、上記第１の電源電圧および上記第２の電源電圧を受けて、上記増幅回路に対して供給する電圧として、上記第１の電源電圧と上記第２の電源電圧とを選択可能な電源選択回路とを備える。 In order to solve the above problems, a semiconductor integrated circuit according to an aspect of the present invention is a semiconductor integrated circuit that operates by a supplied first power supply voltage, and an amplifier circuit for amplifying a received signal; A stabilized power supply for generating a second power supply voltage from the first power supply voltage, and a voltage supplied to the amplifier circuit in response to the first power supply voltage and the second power supply voltage, A power supply selection circuit capable of selecting the first power supply voltage and the second power supply voltage;
このような構成により、たとえば弱信号受信用の電源および強信号受信用の電源を適宜切り替えて使用することが可能となるため、電源ノイズによる受信感度の劣化を防ぐとともに、ダイナミックレンジの減少を防ぐことができる。 With such a configuration, for example, it is possible to switch between a weak signal receiving power source and a strong signal receiving power source as appropriate, thereby preventing deterioration of reception sensitivity due to power noise and preventing a decrease in dynamic range. be able to.
好ましくは、上記半導体集積回路は、さらに、上記信号または上記増幅回路によって増幅された信号のレベルを検出し、上記電源選択回路を制御することにより、検出したレベルの大小に対応して、上記電源選択回路によって選択可能な電源電圧の中から、上記電源電圧の絶対値の大小に応じて上記電源電圧を選択するための制御部を備える。 Preferably, the semiconductor integrated circuit further detects the level of the signal or the signal amplified by the amplifier circuit, and controls the power source selection circuit to control the power source in accordance with the detected level. A control unit is provided for selecting the power supply voltage according to the magnitude of the absolute value of the power supply voltage from the power supply voltages selectable by the selection circuit.
このような構成により、たとえば、弱信号受信時には安定化電源からの絶対値の小さい第２の電源電圧を使用することで、電源ノイズが除去されたきれいな電圧を半導体集積回路に供給し、電源ノイズによる受信感度の劣化を防ぐことができる。すなわち、ノイズ耐性を高めて、受信感度を改善することができる。また、安定化電源によって外部電源電圧の変動に依存しない安定した電圧を生成することで、電源電圧変動への依存性が小さい半導体集積回路を提供することができる。また、たとえば、強信号受信時には絶対値の大きい第１の電源電圧を使用することで、安定化電源の導入によるトランジスタ回路のヘッドルームの減少を防ぎ、ダイナミックレンジの減少を防ぐことができる。 With such a configuration, for example, when a weak signal is received, the second power supply voltage having a small absolute value from the stabilized power supply is used, so that a clean voltage from which power supply noise has been removed is supplied to the semiconductor integrated circuit. The reception sensitivity can be prevented from deteriorating. That is, it is possible to improve the noise sensitivity and improve the reception sensitivity. In addition, by generating a stable voltage that does not depend on the fluctuation of the external power supply voltage by the stabilized power supply, a semiconductor integrated circuit that is less dependent on the fluctuation of the power supply voltage can be provided. Further, for example, when a strong signal is received, the first power supply voltage having a large absolute value is used, so that the reduction of the headroom of the transistor circuit due to the introduction of the stabilized power supply can be prevented, and the reduction of the dynamic range can be prevented.
好ましくは、上記増幅回路は、バースト信号を受けて増幅し、上記半導体集積回路は、さらに、上記バースト信号または上記増幅回路によって増幅されたバースト信号の、先頭部分のレベルを検出し、検出結果に基づいて上記電源選択回路を制御することにより、上記増幅回路へ供給する上記電源電圧の選択を上記バースト信号ごとに行なうための制御部を備える。 Preferably, the amplifier circuit receives and amplifies the burst signal, and the semiconductor integrated circuit further detects the level of the head portion of the burst signal or the burst signal amplified by the amplifier circuit, and outputs a detection result. Based on the control of the power supply selection circuit, a control unit is provided for selecting the power supply voltage supplied to the amplifier circuit for each burst signal.
このような構成により、バースト信号の先頭のセトリング区間すなわちバースト信号におけるプリアンブル受信時に電源切替を実施することが可能である。このため、データ区間で電源切替を行なう必要がなく、受信エラーが発生しない。 With such a configuration, it is possible to perform power supply switching at the time of receiving a preamble in the first settling period of the burst signal, that is, the burst signal. For this reason, it is not necessary to switch the power source in the data section, and no reception error occurs.
より好ましくは、上記制御部は、上記増幅回路への供給電圧として、上記電源選択回路によって選択可能な電源電圧の中から、上記増幅回路における各上記バースト信号の受信開始時において絶対値の最も小さい上記電源電圧を選択し、検出したレベルが所定の閾値以上になると、より絶対値の大きい上記電源電圧を選択する。 More preferably, the control unit has the smallest absolute value at the start of receiving each burst signal in the amplifier circuit from among power supply voltages selectable by the power supply selection circuit as a supply voltage to the amplifier circuit. When the power supply voltage is selected and the detected level is equal to or higher than a predetermined threshold, the power supply voltage having a larger absolute value is selected.
このような構成により、バースト信号の待ち受け期間における消費電力の低減を図ることができる。また、プリアンブル受信時における電源電圧の切替を、レベルの大きいバースト信号に対して行なうことから、電源電圧切替時の過渡応答の影響を小さくすることができる。 With such a configuration, it is possible to reduce power consumption during the burst signal standby period. In addition, since the switching of the power supply voltage at the time of preamble reception is performed for a burst signal having a large level, the influence of the transient response at the time of switching the power supply voltage can be reduced.
より好ましくは、上記半導体集積回路は、受動的光ネットワークにおける局側装置に設けられ、１または複数の宅側装置から受信したバースト信号を増幅し、上記制御部は、上記バースト信号の受信タイミングを示す情報を取得し、取得した上記情報に基づいて、上記バースト信号の先頭部分のレベルを検出すべきタイミングを決定する。 More preferably, the semiconductor integrated circuit is provided in a station side device in a passive optical network, amplifies a burst signal received from one or a plurality of home side devices, and the control unit determines reception timing of the burst signal. The information to be shown is acquired, and based on the acquired information, the timing for detecting the level of the head portion of the burst signal is determined.
このような構成により、受動的光ネットワークにおいて、バースト信号を検出すべきタイミングを把握し、適切なタイミングにおけるレベル検出結果に基づいて適切な電源選択制御を行なうことができる。 With such a configuration, it is possible to grasp the timing at which a burst signal should be detected in a passive optical network and perform appropriate power source selection control based on the level detection result at an appropriate timing.
好ましくは、上記電源選択回路は、上記増幅回路に対して供給する電圧として、さらに、上記第１の電源電圧および上記第２の電源電圧を用いて、上記第１の電源電圧および上記第２の電源電圧の間の電圧である第３の電源電圧を生成し、上記第３の電源電圧を選択可能である。 Preferably, the power supply selection circuit further uses the first power supply voltage and the second power supply voltage as a voltage to be supplied to the amplifier circuit, and uses the first power supply voltage and the second power supply voltage. A third power supply voltage that is a voltage between the power supply voltages is generated, and the third power supply voltage can be selected.
このような構成により、入力信号レベルに応じてより柔軟な電源選択制御を行なうことができる。また、電源電圧の切替を連続的に行なう構成により、切替による受信エラーの発生を防ぐことができるため、バースト信号ではなく連続的な信号を受信する半導体集積回路にも有用となる。 With such a configuration, more flexible power source selection control can be performed according to the input signal level. Further, since the configuration in which the power supply voltage is continuously switched can prevent the occurrence of a reception error due to the switching, it is useful for a semiconductor integrated circuit that receives a continuous signal instead of a burst signal.
好ましくは、上記半導体集積回路は、さらに、上記増幅回路によって増幅された信号の直流レベルを調整するための差動変換回路を備える。 Preferably, the semiconductor integrated circuit further includes a differential conversion circuit for adjusting a direct current level of the signal amplified by the amplifier circuit.
このような構成により、電源切り替えによる増幅回路の出力信号の直流レベルの変化が、後段の回路に影響することを防ぐことができる。 With such a configuration, it is possible to prevent a change in the direct current level of the output signal of the amplifier circuit due to power switching from affecting the subsequent circuit.
好ましくは、上記第２の電源電圧は、上記半導体集積回路のみにおける各回路へ供給するために生成される。 Preferably, the second power supply voltage is generated so as to be supplied to each circuit in the semiconductor integrated circuit only.
このような構成により、半導体集積回路以外の回路の動作による負荷変動およびノイズ発生に影響されない、安定した電源電圧を用いることが可能となる。 With such a configuration, it is possible to use a stable power supply voltage that is not affected by load fluctuation and noise generation due to the operation of a circuit other than the semiconductor integrated circuit.
より好ましくは、上記増幅回路は、上記電源選択回路から供給される電源電圧を受ける第１導通電極と、固定電圧が供給される固定電位ノードに結合された第２導通電極と、上記信号を受ける制御電極とを有する第１のトランジスタと、上記第１のトランジスタの制御電極に結合され、上記第１のトランジスタの出力を上記第１のトランジスタの制御電極に帰還するための帰還抵抗とを含み、上記制御部は、さらに、検出したレベルが所定の閾値以上の場合には、上記第１のトランジスタの出力が上記帰還抵抗を介して上記第１のトランジスタの制御電極へ帰還される量を抑制する制御を行なう。 More preferably, the amplifying circuit receives the signal, a first conduction electrode receiving a power supply voltage supplied from the power supply selection circuit, a second conduction electrode coupled to a fixed potential node to which a fixed voltage is supplied, and the signal. A first transistor having a control electrode; and a feedback resistor coupled to the control electrode of the first transistor for returning the output of the first transistor to the control electrode of the first transistor; The control unit further suppresses an amount by which the output of the first transistor is fed back to the control electrode of the first transistor via the feedback resistor when the detected level is equal to or greater than a predetermined threshold. Take control.
このような構成により、強信号受信時、帰還抵抗による負帰還の働きを弱め、第２の電源電圧から第１の電源電圧へ切り替えることで増幅回路における各トランジスタのコレクタ−エミッタ間電圧を拡げることが可能となる。これにより、半導体集積回路のダイナミックレンジを拡大することができる。 With such a configuration, when a strong signal is received, the negative feedback action by the feedback resistor is weakened, and the collector-emitter voltage of each transistor in the amplifier circuit is expanded by switching from the second power supply voltage to the first power supply voltage. Is possible. Thereby, the dynamic range of the semiconductor integrated circuit can be expanded.
より好ましくは、上記増幅回路は、さらに、上記第１のトランジスタの制御電極に結合された第１導通電極および制御電極と、固定電圧が供給される固定電位ノードに結合された第２導通電極とを有する第２のトランジスタを備え、上記制御部は、検出したレベルが上記所定の閾値以上の場合には上記第２のトランジスタをオンし、検出したレベルが上記所定の閾値未満の場合には上記第２のトランジスタをオフする。 More preferably, the amplifier circuit further includes a first conduction electrode and a control electrode coupled to the control electrode of the first transistor, and a second conduction electrode coupled to a fixed potential node to which a fixed voltage is supplied. The control unit turns on the second transistor when the detected level is equal to or higher than the predetermined threshold, and the control unit turns on the second transistor when the detected level is lower than the predetermined threshold. The second transistor is turned off.
このような構成により、入力信号レベルに応じた利得切り替えが可能となるとともに、この利得切り替えのための構成を利用して、簡易な構成で、帰還抵抗による負帰還の働きを弱め、半導体集積回路のダイナミックレンジを拡大することができる。 With such a configuration, gain switching according to the input signal level becomes possible, and by using this configuration for gain switching, the function of negative feedback by a feedback resistor is weakened with a simple configuration, and a semiconductor integrated circuit Can expand the dynamic range.
上記課題を解決するために、この発明のある局面に係わる増幅器は、供給された第１の電源電圧によって動作する増幅器であって、受けた信号を増幅するための増幅回路と、上記第１の電源電圧、および安定化電源によって上記第１の電源電圧から生成された第２の電源電圧を受けて、上記増幅回路に対して供給する電圧として、上記第１の電源電圧と上記第２の電源電圧とを選択可能な電源選択回路とを備える。 In order to solve the above-described problem, an amplifier according to an aspect of the present invention is an amplifier that operates with a supplied first power supply voltage, an amplifier circuit for amplifying a received signal, and the first circuit described above. The first power supply voltage and the second power supply are supplied to the amplifier circuit by receiving the power supply voltage and the second power supply voltage generated from the first power supply voltage by the stabilized power supply. A power supply selection circuit capable of selecting a voltage.
このような構成により、たとえば弱信号受信用の電源および強信号受信用の電源を適宜切り替えて使用することが可能となるため、電源ノイズによる受信感度の劣化を防ぐとともに、ダイナミックレンジの減少を防ぐことができる。 With such a configuration, for example, it is possible to switch between a weak signal receiving power source and a strong signal receiving power source as appropriate, thereby preventing deterioration of reception sensitivity due to power noise and preventing a decrease in dynamic range. be able to.
好ましくは、上記第１の電源電圧は、上記増幅器および上記増幅器以外の回路へ供給するために生成され、上記第２の電源電圧は、上記増幅器へ供給するために生成される。 Preferably, the first power supply voltage is generated for supplying to the amplifier and a circuit other than the amplifier, and the second power supply voltage is generated for supplying to the amplifier.
このような構成により、増幅器以外の回路の動作による負荷変動およびノイズ発生に影響されない、安定した電源電圧を用いることが可能となる。 With such a configuration, it is possible to use a stable power supply voltage that is not affected by load fluctuations and noise generation due to the operation of circuits other than the amplifier.
上記課題を解決するために、この発明のある局面に係わる光モジュールは、光ファイバを備えた受動的光ネットワークにおいて用いられる光モジュールであって、上記光ファイバと光学的に結合された受光素子と、供給された第１の電源電圧によって動作し、上記受光素子からの電流を信号として受ける半導体集積回路とを備え、上記半導体集積回路は、受けた上記信号を増幅するための増幅回路と、上記第１の電源電圧から第２の電源電圧を生成するための安定化電源と、上記第１の電源電圧および上記第２の電源電圧を受けて、上記増幅回路に対して供給する電圧として、上記第１の電源電圧と上記第２の電源電圧とを選択可能な電源選択回路とを含む。 In order to solve the above problems, an optical module according to an aspect of the present invention is an optical module used in a passive optical network including an optical fiber, and includes a light receiving element optically coupled to the optical fiber. A semiconductor integrated circuit that operates with the supplied first power supply voltage and receives a current from the light receiving element as a signal, the semiconductor integrated circuit comprising: an amplifier circuit for amplifying the received signal; and A stabilized power supply for generating a second power supply voltage from the first power supply voltage, and a voltage supplied to the amplifier circuit upon receiving the first power supply voltage and the second power supply voltage, A power supply selection circuit capable of selecting a first power supply voltage and the second power supply voltage;
このような構成により、たとえば弱信号受信用の電源および強信号受信用の電源を適宜切り替えて使用することが可能となるため、電源ノイズによる受信感度の劣化を防ぐとともに、ダイナミックレンジの減少を防ぐことができる。 With such a configuration, for example, it is possible to switch between a weak signal receiving power source and a strong signal receiving power source as appropriate, thereby preventing deterioration of reception sensitivity due to power noise and preventing a decrease in dynamic range. be able to.
本発明によれば、電源ノイズによる受信感度の劣化を防ぐとともに、ダイナミックレンジの減少を防ぐことができる。 According to the present invention, it is possible to prevent deterioration of reception sensitivity due to power supply noise and to prevent a decrease in dynamic range.
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る光ネットワークの構成を示す図である。
<First Embodiment>
FIG. 1 is a diagram showing a configuration of an optical network according to the first embodiment of the present invention.
図１を参照して、光ネットワーク５０１は、たとえば１０Ｇ−ＥＰＯＮであり、宅側装置４０１Ａ，４０１Ｂ，４０１Ｃ，４０１Ｄと、局側装置４０２と、スプリッタＳＰ１，ＳＰ２とを備える。宅側装置４０１Ａ，４０１Ｂ，４０１Ｃと局側装置４０２とは、スプリッタＳＰ１およびＳＰ２ならびに光ファイバＯＰＴＦを介して接続され、互いに光信号を送受信する。宅側装置４０１Ｄと局側装置４０２とは、スプリッタＳＰ２および光ファイバＯＰＴＦを介して接続され、互いに光信号を送受信する。
Referring to FIG. 1, an
図２は、本発明の第１の実施の形態に係る局側装置の構成を示す図である。 FIG. 2 is a diagram showing a configuration of the station side apparatus according to the first embodiment of the present invention.
図２を参照して、局側装置４０２は、光モジュール３０１と、ＰＯＮ受信部３０２と、ＰＯＮ送信部３０３と、通信制御部３０４と、上位ネットワーク受信部３０５と、上位ネットワーク送信部３０６とを備える。光モジュール３０１は、光受信部５１と、光送信部５２と、合分波部５３と、端子Ｔ１〜Ｔ３とを含む。光受信部５１は、レンズ２０１と、受光素子ＰＤと、前置増幅器１０１とを含む。光送信部５２は、レンズ２０２と、発光素子２０３とを含む。ＰＯＮ受信部３０２は、後置増幅器５４と、クロック／データ再生部５５とを含む。
Referring to FIG. 2, the
上位ネットワーク５０２からのフレームは上位ネットワーク受信部３０５により受信され、通信制御部３０４へ送られる。通信制御部３０４は、ＰＯＮ送信部３０３を介して光モジュール３０１の端子Ｔ３へフレームを出力する。光モジュール３０１の光送信部５２において、発光素子２０３は、ＰＯＮ送信部３０３から受けた電気信号であるフレームを光信号に変換し、レンズ２０２および合分波部５３を介して宅側装置へ送信する。
A frame from the
一方、宅側装置から局側装置へ送信された光信号は、合分波部５３を介して光受信部５１により受信される。光受信部５１において、受光素子ＰＤは、合分波部５３およびレンズ２０１を介して光ファイバＯＰＴＦと光学的に結合されている。受光素子ＰＤは、光ファイバＯＰＴＦから受けた光量に応じた電気信号を出力する。前置増幅器１０１は、受光素子ＰＤから受けた電気信号を増幅し、端子Ｔ１を介してＰＯＮ受信部３０２へ出力する。
On the other hand, the optical signal transmitted from the home side device to the station side device is received by the optical receiving
ＰＯＮ受信部３０２において、後置増幅器５４は、前置増幅器１０１から受けた電気信号を増幅してクロック／データ再生部５５へ出力する。クロック／データ再生部５５は、後置増幅器５４から受けた電気信号に基づいて、クロックおよびデータを再生する。
In the
通信制御部３０４は、クロック／データ再生部５５から受けたデータを復号化し、データフレームおよび制御フレームを復元する。通信制御部３０４は、復元したこれらのフレームに基づいて、上位ネットワーク送信部３０６を介して上位ネットワーク５０２へフレームを送信する。また、通信制御部３０４は、各宅側装置が送信した光信号が時間的に競合しないように、宅側装置からのバースト信号の開始タイミングおよび終了タイミング等を管理し、バースト信号を送信してもよい期間を示すウインドウを制御フレームとして宅側装置に通知する。宅側装置は、割り当てられたウインドウにおいてバースト信号を送信してくるため、通信制御部３０４は、管理しているタイミングに基づいてバースト信号の開始時または終了時にリセット信号ＲＳＴを端子Ｔ２経由で前置増幅器１０１へ出力する。
The
図３は、本発明の第１の実施の形態に係る前置増幅器の概略構成および弱信号受信時における電源選択を示す図である。 FIG. 3 is a diagram showing a schematic configuration of the preamplifier according to the first embodiment of the present invention and power source selection at the time of weak signal reception.
図３を参照して、前置増幅器１０１は、反転増幅回路２と、安定化電源５と、電源選択回路６と、電源選択制御部７とを備える。反転増幅回路２は、帰還抵抗ＲＦを含む。前置増幅器１０１は、たとえば１つの半導体集積回路に含まれる。
Referring to FIG. 3, the
前置増幅器１０１は、局側装置４０２が備える図示しない電源から供給された電源電圧Ｖｃｃによって動作する。電源電圧Ｖｃｃは、前置増幅器１０１および前置増幅器１０１以外の回路へ供給するために生成される。
The
反転増幅回路２は、受光素子ＰＤから受けた電気信号たとえばバースト信号を増幅し、出力信号ＶＯＵＴとして端子Ｔ１へ出力する。
The inverting
安定化電源５は、たとえばＬＤＯレギュレータであり、電源電圧Ｖｃｃからノイズの除去された電源電圧ＶＳＴを生成し、かつ電源電圧ＶＳＴのレベルを所定値に制御する。ここで、電源電圧Ｖｃｃが正電圧である場合および負電圧である場合のいずれにおいても、電源電圧ＶＳＴの絶対値は電源電圧Ｖｃｃと比べて小さくなる。電源電圧ＶＳＴは、前置増幅器１０１専用の電源電圧であり、前置増幅器１０１における各回路へ供給するために生成される。
Stabilized
電源選択回路６は、電源電圧Ｖｃｃおよび電源電圧ＶＳＴを受けて、反転増幅回路２に対して供給する電源電圧ＰＳＶとして、電源電圧Ｖｃｃと電源電圧ＶＳＴとを選択可能である。より詳細には、電源選択回路６は、たとえばスイッチであり、電源選択制御部７から受けた電源選択信号ＳＷＣに基づいて、前置増幅器１０１の外部から供給された電源電圧Ｖｃｃ、または安定化電源５から供給された電源電圧ＶＳＴを電源電圧ＰＳＶとして反転増幅回路２へ出力する。
The power
図４は、本発明の第１の実施の形態に係る前置増幅器の概略構成および強信号受信時における電源選択を示す図である。 FIG. 4 is a diagram showing a schematic configuration of the preamplifier according to the first embodiment of the present invention and power supply selection at the time of receiving a strong signal.
図３および図４を参照して、電源選択制御部７は、反転増幅回路２によって増幅された信号のレベルを検出する。そして、電源選択制御部７は、電源選択回路６を制御することにより、検出したレベルの大小に対応して、電源選択回路６によって選択可能な電源電圧の中から、各電源電圧の絶対値の大小に応じて、反転増幅回路２に対して供給する電圧を選択する。具体的には、電源選択制御部７は、電源選択回路６を制御することにより、検出したレベルが所定の閾値以上の場合には反転増幅回路２に対して電源電圧Ｖｃｃを供給し、検出したレベルが上記所定の閾値未満の場合には反転増幅回路２に対して電源電圧ＶＳＴを供給する。
Referring to FIGS. 3 and 4, power supply selection control unit 7 detects the level of the signal amplified by inverting
図５は、本発明の第１の実施の形態に係る前置増幅器の構成を示す回路図である。 FIG. 5 is a circuit diagram showing the configuration of the preamplifier according to the first embodiment of the present invention.
図５を参照して、前置増幅器１０１は、反転増幅回路２と、差動変換回路３と、出力バッファ回路４と、電源選択制御部７とを備える。反転増幅回路２は、ＮＰＮトランジスタＮ２，Ｎ４と、帰還抵抗ＲＦと、抵抗ＲＬと、電流源ＩＳ１とを含む。
Referring to FIG. 5, the
抵抗ＲＬは、ＮＰＮトランジスタＮ２のコレクタに接続された第１端と、電源電圧ＰＳＶの供給される電源ノードＶＮ３に接続された第２端とを有する。 Resistor RL has a first end connected to the collector of NPN transistor N2, and a second end connected to power supply node VN3 to which power supply voltage PSV is supplied.
ＮＰＮトランジスタＮ２は、受光素子ＰＤのアノードおよび帰還抵抗ＲＦの第１端に接続されたベースと、抵抗ＲＬの第１端およびＮＰＮトランジスタＮ４のベースに接続されたコレクタと、接地電圧の供給される固定電位ノードＶＮ２に接続されたエミッタとを有する。 NPN transistor N2 has a base connected to the anode of light receiving element PD and the first end of feedback resistor RF, a collector connected to the first end of resistor RL and the base of NPN transistor N4, and a ground voltage. And an emitter connected to fixed potential node VN2.
ＮＰＮトランジスタＮ２は、ベースにおいて、受光素子ＰＤからの検出電流ｉｐｄを信号として受ける。また、ＮＰＮトランジスタＮ２は、コレクタにおいて、電源選択回路６から供給される電源電圧ＰＳＶを抵抗ＲＬ経由で受ける。
NPN transistor N2 receives, as a signal, detection current ipd from light receiving element PD at the base. In addition, NPN transistor N2 receives power supply voltage PSV supplied from power
ＮＰＮトランジスタＮ４は、電源ノードＶＮ３および抵抗ＲＬの第２端に接続されたコレクタと、帰還抵抗ＲＦの第２端および電流源ＩＳ１の第１端に接続されたエミッタとを有する。ＮＰＮトランジスタＮ４は、コレクタにおいて、電源選択回路６から供給される電源電圧ＰＳＶを受ける。
NPN transistor N4 has a collector connected to power supply node VN3 and the second end of resistor RL, and an emitter connected to the second end of feedback resistor RF and the first end of current source IS1. NPN transistor N4 receives power supply voltage PSV supplied from power
受光素子ＰＤのカソードは、固定電圧の供給される固定電位ノードＶＮ１に接続されている。電流源ＩＳ１の第２端が固定電位ノードＶＮ２に接続されている。 The cathode of the light receiving element PD is connected to a fixed potential node VN1 to which a fixed voltage is supplied. A second end of the current source IS1 is connected to the fixed potential node VN2.
差動変換回路３は、反転増幅回路２によって増幅された信号の直流レベルを調整する。より詳細には、差動変換回路３は、反転増幅回路２の出力電圧ＶＡＭＰすなわちＮＰＮトランジスタＮ４のエミッタ電圧を差動信号に変換し、出力バッファ回路４を介して出力信号ＶＯＵＴとして端子Ｔ１へ出力する。
The differential conversion circuit 3 adjusts the DC level of the signal amplified by the inverting
帰還抵抗ＲＦは、出力電圧ＶＡＭＰすなわちＮＰＮトランジスタＮ２の出力を、ＮＰＮトランジスタＮ２のベースに帰還し、負帰還ループを形成する。 The feedback resistor RF feeds back the output voltage VAMP, that is, the output of the NPN transistor N2, to the base of the NPN transistor N2, thereby forming a negative feedback loop.
電源選択制御部７は、出力電圧ＶＡＭＰに基づいて電源選択信号ＳＷＣを生成し、電源選択回路６へ出力する。
The power source selection control unit 7 generates a power source selection signal SWC based on the output voltage VAMP and outputs it to the power
図６は、本発明の第１の実施の形態に係る前置増幅器における電源選択動作を示す図である。 FIG. 6 is a diagram showing a power supply selection operation in the preamplifier according to the first embodiment of the present invention.
図６を参照して、電源選択制御部７は、出力電圧ＶＡＭＰのレベルを監視することにより、反転増幅回路２によって増幅されたバースト信号の、先頭部分すなわちプリアンブルＰＲのレベルを検出する。そして、電源選択制御部７は、検出結果に基づいて電源選択回路６を制御することにより、反転増幅回路２へ供給する電源電圧Ｖｃｃおよび電源電圧ＶＳＴの選択をバースト信号ごとに行なう。
Referring to FIG. 6, power supply selection control unit 7 monitors the level of output voltage VAMP to detect the head portion of the burst signal amplified by inverting
すなわち、電源選択制御部７は、バースト信号のレベル検出結果に基づいて、当該バースト信号のプリアンブルＰＲ以外の部分を増幅する際に反転増幅回路２が用いる電源電圧を決定する。
That is, the power supply selection control unit 7 determines the power supply voltage used by the inverting
また、電源選択制御部７は、反転増幅回路２への供給電圧ＰＳＶとして、電源選択回路６によって選択可能な電源電圧の中から、反転増幅回路２における各バースト信号の受信開始時において絶対値の最も小さい電源電圧を選択し、検出したレベルが所定の閾値以上になると、より絶対値の大きい電源電圧を選択する。具体的には、電源選択制御部７は、反転増幅回路２における各バースト信号の受信開始時において、反転増幅回路２への供給電圧ＰＳＶを電源電圧ＶＳＴとする。そして、電源選択制御部７は、検出したレベルが所定の閾値以上になると、反転増幅回路２への供給電圧ＰＳＶを電源電圧ＶＳＴから電源電圧Ｖｃｃへ切り替える。
Further, the power supply selection control unit 7 sets the absolute value at the start of reception of each burst signal in the inverting
より詳細には、電源選択制御部７は、電源電圧ＶＳＴを反転増幅回路２に供給している状態でバースト信号の入力を待つ。そして、電源選択制御部７は、前置増幅器１０１へ新たに入力されたバースト信号のレベルが大きい場合には、反転増幅回路２への供給電圧を電源電圧ＶＳＴから電源電圧Ｖｃｃに切り替える。
More specifically, the power supply selection control unit 7 waits for the input of a burst signal while supplying the power supply voltage VST to the inverting
一方、電源選択制御部７は、前置増幅器１０１へ新たに入力されたバースト信号のレベルが小さい場合には、反転増幅回路２への供給電圧を電源電圧ＶＳＴのまま維持する。
On the other hand, when the level of the burst signal newly input to the
また、電源選択制御部７は、バースト信号の受信タイミングを示す情報を取得し、取得した情報に基づいて、バースト信号のプリアンブルＰＲのレベルを検出すべきタイミングを決定する。具体的には、電源選択制御部７は、通信制御部３０４から受けたリセット信号ＲＳＴに応答して、バースト信号のレベル検出を開始する。
In addition, the power supply selection control unit 7 acquires information indicating the reception timing of the burst signal, and determines the timing at which the level of the preamble PR of the burst signal should be detected based on the acquired information. Specifically, power supply selection control unit 7 starts burst signal level detection in response to reset signal RST received from
ところで、たとえば半導体集積回路で実現された前置増幅器において、外部からの供給電圧をそのまま使用するのではなく、半導体集積回路上にＬＤＯレギュレータ等の安定化電源を搭載し、安定化電源によって外部供給電圧から生成された電圧を使用する方法では、前置増幅器への供給電圧レベルが下がるため、トランジスタ回路のヘッドルームすなわち動作電圧範囲が減少する。このため、強レベル信号の受信に関しては弱くなり、前置増幅器のダイナミックレンジは狭くなる。 By the way, for example, in a preamplifier realized by a semiconductor integrated circuit, a stabilized power source such as an LDO regulator is mounted on the semiconductor integrated circuit instead of using an external supply voltage as it is, and is supplied externally by the stabilized power source. In a method using a voltage generated from the voltage, the supply voltage level to the preamplifier is lowered, thereby reducing the headroom or operating voltage range of the transistor circuit. For this reason, the reception of the strong level signal becomes weak and the dynamic range of the preamplifier becomes narrow.
これに対して、本発明の第１の実施の形態に係る前置増幅器では、安定化電源５は、電源電圧Ｖｃｃから電源電圧ＶＳＴを生成する。そして、電源選択回路６は、電源電圧Ｖｃｃおよび電源電圧ＶＳＴを受けて、反転増幅回路２に対して供給する電源電圧ＰＳＶとして、電源電圧Ｖｃｃと電源電圧ＶＳＴとを選択可能である。
On the other hand, in the preamplifier according to the first embodiment of the present invention, the stabilized
すなわち、本発明の第１の実施の形態に係る前置増幅器では、外部電源およびＬＤＯレギュレータ等の安定化電源の２系統を準備して、入力信号強度に応じて使用する電源を選択可能である。 That is, in the preamplifier according to the first embodiment of the present invention, two systems of an external power supply and a stabilized power supply such as an LDO regulator are prepared, and the power supply to be used can be selected according to the input signal strength. .
このような構成により、弱信号受信用の電源および強信号受信用の電源を適宜切り替えて使用することが可能となるため、電源ノイズによる受信感度の劣化を防ぐとともに、ダイナミックレンジの減少を防ぐことができる。 With such a configuration, it is possible to switch between a weak signal receiving power source and a strong signal receiving power source as appropriate, thereby preventing deterioration in reception sensitivity due to power noise and preventing a decrease in dynamic range. Can do.
また、本発明の第１の実施の形態に係る前置増幅器では、電源選択制御部７は、反転増幅回路２によって増幅された信号のレベルを検出する。そして、電源選択制御部７は、電源選択回路６を制御することにより、検出したレベルの大小に対応して、電源選択回路６によって選択可能な電源電圧の中から、各電源電圧の絶対値の大小に応じて、反転増幅回路２に対して供給する電圧を選択する。
In the preamplifier according to the first embodiment of the present invention, the power supply selection control unit 7 detects the level of the signal amplified by the inverting
このように、弱信号受信時には安定化電源からの絶対値の小さい電源電圧を使用することで、電源ノイズが除去されたきれいな電圧を前置増幅器に供給し、電源ノイズによる受信感度の劣化を防ぐことができる。すなわち、ノイズ耐性を高めて、受信感度を改善することができる。また、安定化電源によって外部電源電圧の変動に依存しない安定した電圧を生成することで、電源電圧変動への依存性が小さい前置増幅器を提供することができる。 In this way, when a weak signal is received, a power supply voltage having a small absolute value from the stabilized power supply is used, so that a clean voltage from which power supply noise has been removed is supplied to the preamplifier, thereby preventing deterioration of reception sensitivity due to power supply noise. be able to. That is, it is possible to improve the noise sensitivity and improve the reception sensitivity. In addition, by generating a stable voltage that does not depend on fluctuations in the external power supply voltage by the stabilized power supply, it is possible to provide a preamplifier that is less dependent on fluctuations in the power supply voltage.
また、強信号受信時にはＳＮ比（Signal to Noise Ratio）が十分に得られるため、電源ノイズは問題にならない。逆に、トランジスタ回路のヘッドルームすなわち動作電圧範囲が狭いと、強信号受信時に波形が歪んで受信エラーとなってしまう。 Further, when a strong signal is received, a sufficient signal-to-noise ratio (SN ratio) is obtained, so that power supply noise is not a problem. Conversely, if the headroom of the transistor circuit, that is, the operating voltage range is narrow, the waveform is distorted when a strong signal is received, resulting in a reception error.
本発明の第１の実施の形態に係る前置増幅器では、強信号受信時には外部電源からの絶対値の大きい電源電圧を使用することで、安定化電源の導入によるトランジスタ回路のヘッドルームの減少を防ぎ、ダイナミックレンジの減少を防ぐことができる。 In the preamplifier according to the first embodiment of the present invention, by using a power supply voltage having a large absolute value from an external power supply when a strong signal is received, the headroom of the transistor circuit is reduced by introducing a stabilized power supply. Can prevent the dynamic range from decreasing.
また、本発明の第１の実施の形態に係る前置増幅器では、電源選択制御部７は、反転増幅回路２によって増幅されたバースト信号の、先頭部分のレベルを検出し、検出結果に基づいて電源選択回路６を制御することにより、反転増幅回路２へ供給する電源電圧Ｖｃｃおよび電源電圧ＶＳＴの選択をバースト信号ごとに行なう。
Further, in the preamplifier according to the first embodiment of the present invention, the power supply selection control unit 7 detects the level of the head portion of the burst signal amplified by the inverting
ここで、外部電源および安定化電源の切り替えをたとえばスイッチで行なうと、切替時に受信エラーが発生する場合がある。 Here, if switching between the external power supply and the stabilized power supply is performed by a switch, for example, a reception error may occur at the time of switching.
しかしながら、本発明の第１の実施の形態に係る前置増幅器では、バースト信号を受信する前置増幅器に対して上記のような電源選択構成を適用することにより、バースト信号の先頭のセトリング区間すなわちバースト信号におけるプリアンブル受信時に電源切替を実施することが可能である。このため、データ区間で電源切替を行なう必要がなく、受信エラーが発生しない。 However, in the preamplifier according to the first embodiment of the present invention, by applying the power source selection configuration as described above to the preamplifier that receives the burst signal, the first settling interval of the burst signal, that is, It is possible to switch the power supply when receiving the preamble in the burst signal. For this reason, it is not necessary to switch the power source in the data section, and no reception error occurs.
また、本発明の第１の実施の形態に係る前置増幅器では、電源選択制御部７は、反転増幅回路２への供給電圧ＰＳＶとして、電源選択回路６によって選択可能な電源電圧の中から、反転増幅回路２における各バースト信号の受信開始時において絶対値の最も小さい電源電圧を選択し、検出したレベルが所定の閾値以上になると、より絶対値の大きい電源電圧を選択する。
Further, in the preamplifier according to the first embodiment of the present invention, the power supply selection control unit 7 selects the supply voltage PSV to the inverting
このような構成により、バースト信号の待ち受け期間における消費電力の低減を図ることができる。また、プリアンブル受信時における電源電圧の切替を、レベルの大きいバースト信号に対して行なうことから、電源電圧切替時の過渡応答の影響を小さくすることができる。 With such a configuration, it is possible to reduce power consumption during the burst signal standby period. In addition, since the switching of the power supply voltage at the time of preamble reception is performed for a burst signal having a large level, the influence of the transient response at the time of switching the power supply voltage can be reduced.
また、本発明の第１の実施の形態に係る前置増幅器は、受動的光ネットワークにおける局側装置に設けられ、１または複数の宅側装置から受信したバースト信号を増幅する。そして、電源選択制御部７は、バースト信号の受信タイミングを示す情報を取得し、取得した情報に基づいて、バースト信号の先頭部分のレベルを検出すべきタイミングを決定する。 Further, the preamplifier according to the first embodiment of the present invention is provided in a station side device in a passive optical network and amplifies a burst signal received from one or a plurality of home side devices. Then, the power supply selection control unit 7 acquires information indicating the reception timing of the burst signal, and determines the timing at which the level of the head portion of the burst signal should be detected based on the acquired information.
このような構成により、受動的光ネットワークにおいて、バースト信号を検出すべきタイミングを把握し、適切なタイミングにおけるレベル検出結果に基づいて適切な電源選択制御を行なうことができる。 With such a configuration, it is possible to grasp the timing at which a burst signal should be detected in a passive optical network and perform appropriate power source selection control based on the level detection result at an appropriate timing.
また、本発明の第１の実施の形態に係る前置増幅器では、差動変換回路３は、反転増幅回路２によって増幅された信号の直流レベルを調整する。
In the preamplifier according to the first embodiment of the present invention, the differential conversion circuit 3 adjusts the DC level of the signal amplified by the inverting
このような構成により、電源切り替えによる反転増幅回路２の出力信号の直流レベルの変化が、後段の回路に影響することを防ぐことができる。
With such a configuration, it is possible to prevent a change in the DC level of the output signal of the inverting
また、本発明の第１の実施の形態に係る前置増幅器では、電源電圧Ｖｃｃは、前置増幅器１０１および前置増幅器１０１以外の回路へ供給するために生成される。また、電源電圧ＶＳＴは、前置増幅器１０１における各回路へ供給するために生成される。
Further, in the preamplifier according to the first embodiment of the present invention, the power supply voltage Vcc is generated for supply to the
このような構成により、前置増幅器１０１以外の回路の動作による負荷変動およびノイズ発生に影響されない、安定した電源電圧を用いることが可能となる。
With such a configuration, it is possible to use a stable power supply voltage that is not affected by load fluctuation and noise generation due to the operation of circuits other than the
なお、本発明の第１の実施の形態では、図３、図４および図５等に示す構成を前置増幅器１０１に適用したが、前置増幅器に限らず、他の増幅器、たとえば後置増幅器５４に適用することも可能である。
In the first embodiment of the present invention, the configuration shown in FIGS. 3, 4 and 5 is applied to the
また、本発明の第１の実施の形態に係る前置増幅器は、電源選択制御部７を備える構成であるとしたが、これに限定するものではない。電源選択制御部７が前置増幅器１０１の外部に設けられる、たとえば半導体集積回路とは別個に設けられる構成であってもよい。
Moreover, although the preamplifier according to the first embodiment of the present invention is configured to include the power supply selection control unit 7, the present invention is not limited to this. The power supply selection control unit 7 may be provided outside the
また、本発明の第１の実施の形態に係る前置増幅器は、安定化電源５を備える構成であるとしたが、これに限定するものではない。安定化電源５が前置増幅器１０１の外部に設けられる、たとえば半導体集積回路とは別個に設けられる構成であってもよい。
Moreover, although the preamplifier according to the first embodiment of the present invention is configured to include the stabilized
また、本発明の第１の実施の形態に係る前置増幅器では、電源選択制御部７は、前置増幅器によって増幅されたバースト信号の、先頭部分のレベルを検出する構成であるとしたが、これに限定するものではない。 In the preamplifier according to the first embodiment of the present invention, the power source selection control unit 7 is configured to detect the level of the head portion of the burst signal amplified by the preamplifier. However, the present invention is not limited to this.
電源選択制御部７は、増幅前のバースト信号、たとえば反転増幅回路２へ入力されるバースト信号の、先頭部分のレベルを検出する構成であってもよい。
The power supply selection control unit 7 may be configured to detect the level of the leading portion of a burst signal before amplification, for example, a burst signal input to the inverting
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。 Next, another embodiment of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る前置増幅器と比べて利得選択機能を追加した前置増幅器に関する。以下で説明する内容以外は第１の実施の形態に係る前置増幅器と同様である。
<Second Embodiment>
The present embodiment relates to a preamplifier to which a gain selection function is added as compared with the preamplifier according to the first embodiment. The contents other than those described below are the same as those of the preamplifier according to the first embodiment.
図７は、本発明の第２の実施の形態に係る前置増幅器の構成を示す回路図である。 FIG. 7 is a circuit diagram showing a configuration of a preamplifier according to the second embodiment of the present invention.
図７を参照して、前置増幅器１０２は、本発明の第１の実施の形態に係る前置増幅器と比べて、さらに、利得選択制御部１と、ＮＰＮトランジスタＮ１と、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタＭ１，Ｍ１１と、コンデンサＣ１と、インバータＩＮＶとを備える。
Referring to FIG. 7,
ＮＰＮトランジスタＮ１は、受光素子ＰＤのアノードに接続されたコレクタおよびベースと、ＮチャネルＭＯＳトランジスタＭ１のドレインおよびコンデンサＣ１の第１端に接続されたエミッタとを有する。 NPN transistor N1 has a collector and a base connected to the anode of light receiving element PD, and an emitter connected to the drain of N channel MOS transistor M1 and the first end of capacitor C1.
ＮチャネルＭＯＳトランジスタＭ１は、利得選択制御部１からの利得選択信号ＧＳＷを受けるゲートと、固定電位ノードＶＮ２およびコンデンサＣ１の第２端に接続されたソースとを有する。
N-channel MOS transistor M1 has a gate for receiving gain selection signal GSW from gain
ＮチャネルＭＯＳトランジスタＭ１１は、インバータＩＮＶの出力に接続されたゲートと、固定電圧の供給される固定電位ノードＶＮ４に接続されたドレインと、コンデンサＣ１の第１端に接続されたソースとを有する。 N-channel MOS transistor M11 has a gate connected to the output of inverter INV, a drain connected to fixed potential node VN4 to which a fixed voltage is supplied, and a source connected to the first end of capacitor C1.
ＮＰＮトランジスタＮ２は、ＮＰＮトランジスタＮ１のベースおよびコレクタならびに帰還抵抗ＲＦの第１端に接続されたベースと、抵抗ＲＬの第１端およびＮＰＮトランジスタＮ４のベースに接続されたコレクタと、固定電位ノードＶＮ２に接続されたエミッタとを有する。 NPN transistor N2 includes a base connected to the base and collector of NPN transistor N1 and the first end of feedback resistor RF, a collector connected to the first end of resistor RL and the base of NPN transistor N4, and fixed potential node VN2 Connected to the emitter.
ＮチャネルＭＯＳトランジスタＭ１は、受光素子ＰＤからＮＰＮトランジスタＮ２および帰還抵抗ＲＦへ流れる電流と、受光素子ＰＤからＮＰＮトランジスタＮ１のコレクタおよびエミッタを介して固定電位ノードＶＮ２へ流れる電流との比率を制御するために設けられている。 N-channel MOS transistor M1 controls the ratio between the current flowing from light receiving element PD to NPN transistor N2 and feedback resistor RF and the current flowing from light receiving element PD to fixed potential node VN2 through the collector and emitter of NPN transistor N1. It is provided for.
また、ＮチャネルＭＯＳトランジスタＭ１は、ＮＰＮトランジスタＮ２の出力電流が、ＮＰＮトランジスタＮ４および帰還抵抗ＲＦを介してＮＰＮトランジスタＮ２のベースへ帰還される量を抑制する役割も兼ねている。 The N-channel MOS transistor M1 also serves to suppress the amount by which the output current of the NPN transistor N2 is fed back to the base of the NPN transistor N2 via the NPN transistor N4 and the feedback resistor RF.
図８は、本発明の第２の実施の形態に係る前置増幅器における電源選択動作および利得選択動作を示す図である。利得選択以外の動作は図６において説明した内容と同様である。 FIG. 8 is a diagram showing a power supply selection operation and a gain selection operation in the preamplifier according to the second embodiment of the present invention. Operations other than the gain selection are the same as those described in FIG.
図８を参照して、利得選択制御部１は、反転増幅回路２の利得が高い状態でバースト信号の入力を待つ。そして、利得選択制御部１は、前置増幅器１０１へ新たに入力されたバースト信号のプリアンブルＰＲのレベルが大きい場合には、反転増幅回路２の利得を低い状態に切り替える。
Referring to FIG. 8, gain
一方、利得選択制御部１は、前置増幅器１０１へ新たに入力されたバースト信号のプリアンブルＰＲのレベルが小さい場合には、反転増幅回路２の利得が高い状態を維持する。
On the other hand, when the level of the preamble PR of the burst signal newly input to the
図９は、本発明の第２の実施の形態に係る前置増幅器において、ＮチャネルＭＯＳトランジスタＭ１がオンし、かつＮチャネルＭＯＳトランジスタＭ１１がオフしている状態を示す回路図である。 FIG. 9 is a circuit diagram showing a state where the N-channel MOS transistor M1 is on and the N-channel MOS transistor M11 is off in the preamplifier according to the second embodiment of the present invention.
利得選択制御部１は、出力電圧ＶＡＭＰに基づいて利得選択信号ＧＳＷを生成して出力する。より詳細には、利得選択制御部１は、バースト信号の先頭において、論理ローレベルの利得切替信号ＧＳＷを出力してバースト信号の受信を開始する。その後、バースト信号の複数ビット分の期間における、出力電圧ＶＡＭＰのレベルの平均値を算出する。
The gain
そして、利得選択制御部１は、反転増幅回路２の出力電圧ＶＡＭＰの平均値が所定の閾値未満すなわちバースト信号のレベルが大きい場合には、論理ハイレベルの利得選択信号ＧＳＷを出力することにより、ＮチャネルＭＯＳトランジスタＭ１をオンする。そうすると、ＮＰＮトランジスタＮ１のエミッタ電位が下がり、ＮＰＮトランジスタＮ１がオンする。これにより、ＮＰＮトランジスタＮ１およびＮチャネルＭＯＳトランジスタＭ１を通してバイパス電流ｉｂｐｓが受光素子ＰＤから固定電位ノードＶＮ２へ流れる。すなわち、受光素子ＰＤからの検出電流ｉｐｄが反転増幅回路２への入力電流ｉｉｎとバイパス電流ｉｂｐｓとに分流される。
Then, when the average value of the output voltage VAMP of the inverting
このとき、ＮＰＮトランジスタＮ２およびＮ１のエミッタがそれぞれ固定電位ノードＶＮ２に結合されていることから、ＮＰＮトランジスタＮ２およびＮ１はカレントミラー回路のような動作を行ない、バイパス電流ｉｂｐｓに対応する電流がＮＰＮトランジスタＮ２のコレクタからエミッタへ流れる。なお、本発明において、「結合している」とは、各回路要素同士が直接接続されている状態に限らず、各回路要素間に他の回路要素が接続されている場合も含む。 At this time, since the emitters of NPN transistors N2 and N1 are respectively coupled to fixed potential node VN2, NPN transistors N2 and N1 operate like a current mirror circuit, and a current corresponding to bypass current ibps is applied to NPN transistor. It flows from the collector of N2 to the emitter. In the present invention, “coupled” is not limited to the state in which the circuit elements are directly connected to each other, but includes cases in which other circuit elements are connected between the circuit elements.
一方、利得選択制御部１は、出力電圧ＶＡＭＰの平均値が上記所定の閾値以上すなわちバースト信号のレベルが小さい場合には、論理ローレベルの利得選択信号ＧＳＷを出力することにより、ＮチャネルＭＯＳトランジスタＭ１をオフする。そうすると、ＮＰＮトランジスタＮ１のエミッタ電位が上がり、ＮＰＮトランジスタＮ１がオフする。これにより、受光素子ＰＤからの検出電流ｉｐｄは分流されず、入力電流ｉｉｎとして反転増幅回路２へ流れる。
On the other hand, the gain
なお、利得選択制御部１は、出力電圧ＶＡＭＰのレベルの平均値の代わりに、バースト信号の先頭において、バースト信号の複数ビット分の期間における出力電圧ＶＡＭＰのボトム値を検出し、このボトム値に基づいて利得選択信号ＧＳＷの論理レベルを決定する構成であってもよい。
The gain
インバータＩＮＶは、利得選択制御部１から受けた利得選択信号ＧＳＷの論理レベルを反転してＮチャネルＭＯＳトランジスタＭ１１のゲートへ出力する。
Inverter INV inverts the logic level of gain selection signal GSW received from gain
利得選択制御部１は、バースト信号ごとに通信制御部３０４からリセット信号ＲＳＴを受けて、ＮチャネルＭＯＳトランジスタＭ１１をオンする。これにより、固定電位ノードＶＮ４からコンデンサＣ１に電荷が注入されるため、ＮＰＮトランジスタＮ１のエミッタ電位を迅速に上昇させることができる。ここで、固定電位ノードＶＮ４から供給される電圧は、ＮＰＮトランジスタＮ１のベース−エミッタ間電圧より大きい電圧であればよい。ただし、ＮチャネルＭＯＳトランジスタＭ１をオフからオンにした場合において、コンデンサＣ１から電荷を引き抜く時間を短縮するためには、固定電位ノードＶＮ４から供給される電圧は、ＮＰＮトランジスタＮ１のベース−エミッタ間電圧に近い電圧であることが好ましい。
The gain
また、利得選択制御部１は、バースト信号ごとに通信制御部３０４からリセット信号ＲＳＴを受けて、出力電圧ＶＡＭＰの平均値をクリアする。バースト信号の光強度は、宅側装置ごとに大きく異なる場合がある。バースト信号ごとに出力電圧ＶＡＭＰの平均値をクリアすることにより、過去に受信したバースト信号の影響を受けることなく、新たに受信するバースト信号に対して、出力電圧ＶＡＭＰのレベルを精度良く検出し、利得選択信号ＧＳＷを生成することができる。
The gain
なお、利得選択制御部１は、通信制御部３０４からリセット信号ＲＳＴを受ける構成に限らず、バースト信号の開始または終了を自ら検出し、利得選択信号ＧＳＷの論理レベルを初期値に戻す構成であってもよい。また、局側装置４０２がバースト信号ではなく連続信号を受信する場合には、リセット信号ＲＳＴは存在しなくてもよい。
The gain
また、電源選択制御部７は、たとえば、上記のような利得選択制御部１と同様の方法で、バースト信号のレベルを検出する。利得選択制御部１および電源選択制御部７のレベル検出部分は、共通化されてもよい。
In addition, the power source selection control unit 7 detects the level of the burst signal, for example, in the same manner as the gain
このように、本発明の第２の実施の形態に係る前置増幅器では、出力電圧ＶＡＭＰに基づいて、受光素子ＰＤからの検出電流ｉｐｄの分流比率すなわち入力電流ｉｉｎとバイパス電流ｉｂｐｓとの比を制御する。このような構成により、バイパス電流ｉｂｐｓが検出電流ｉｐｄに対する比率で決まり、強信号入力時はバイパス電流ｉｂｐｓの量を多くし、弱信号入力時はバイパス電流ｉｂｐｓの量を少なくすることができる。これにより、反転増幅回路２が飽和して前置増幅器１０１のダイナミックレンジが狭くなることを防ぐことができ、かつＳ／Ｎ比の劣化を防ぐことができる。また、検出電流ｉｐｄの分流比率は、抵抗の比率とトランジスタの相互コンダクタンスの比率とで決まる製造ばらつきおよび温度変動に対して安定した値であり、パラメータ調整が容易である。
Thus, in the preamplifier according to the second embodiment of the present invention, based on the output voltage VAMP, the shunt ratio of the detection current ipd from the light receiving element PD, that is, the ratio between the input current iin and the bypass current ibps is set. Control. With such a configuration, the bypass current ibps is determined by the ratio to the detection current ipd, and the amount of the bypass current ibps can be increased when a strong signal is input, and the amount of the bypass current ibps can be decreased when a weak signal is input. As a result, it is possible to prevent the inverting
また、本発明の第２の実施の形態に係る前置増幅器では、出力信号ＶＯＵＴを監視し、バースト信号のレベルが大きい場合には、ＮチャネルＭＯＳトランジスタＭ１をオンする。これにより、受光素子ＰＤからの検出電流ｉｐｄの一部をバイパス電流ｉｂｐｓとしてグランドにバイパスし、反転増幅回路２への入力電流ｉｉｎを小さくすることで、前置増幅器１０１の利得を見かけ上小さくする。このような構成により、帰還抵抗の抵抗値を切り替える必要がなくなるため、利得切り替え前後で帰還ループの特性に変更を生じさせず、位相余裕の制御を不要にすることができる。
In the preamplifier according to the second embodiment of the present invention, the output signal VOUT is monitored, and the N-channel MOS transistor M1 is turned on when the level of the burst signal is high. Accordingly, a part of the detection current ipd from the light receiving element PD is bypassed to the ground as a bypass current ibps, and the input current iin to the inverting
ここで、本願発明者は、電源選択制御部７による電源切替が、前置増幅器１０２のような利得制御（ＡＧＣ）回路を備える構成において効果が大きいことを発見した。
Here, the inventor of the present application has found that the power supply switching by the power supply selection control unit 7 has a great effect in a configuration including a gain control (AGC) circuit such as the
要約すれば、前置増幅器１０１において、電源電圧ＶＳＴから電源電圧Ｖｃｃへ切り替えた場合には、帰還抵抗ＲＦによる負帰還が大きく働き、反転増幅回路２における各トランジスタの直流電位が変化し難くなる。
In summary, in the
一方、前置増幅器１０２においてＡＧＣ回路を動作させた場合には、帰還抵抗ＲＦによる負帰還の働きが弱くなり、電源電圧ＶＳＴから電源電圧Ｖｃｃへ切り替えることで反転増幅回路２における各トランジスタのコレクタ−エミッタ間電圧を拡げることが可能となる。これにより、受光素子ＰＤからの入力電流Ｉｉｎのダイナミックレンジを拡大することができる。
On the other hand, when the AGC circuit is operated in the
具体的には、前述のように、利得選択制御部１は、バースト信号のプリアンブルＰＲのレベルを検出し、検出したレベルが所定の閾値以上の場合にはＮＰＮトランジスタＮ１をオンし、検出したレベルが上記所定の閾値未満の場合にはＮＰＮトランジスタＮ１をオフする。このＮＰＮトランジスタＮ１をオンする動作により、ＮＰＮトランジスタＮ２の出力が帰還抵抗ＲＦを介してＮＰＮトランジスタＮ２のベースへ帰還される量を抑制することができ、帰還抵抗ＲＦによる負帰還の働きを弱めることができる。
Specifically, as described above, the gain
以下、本願発明者による上記発見の検証内容を詳細に説明する。
図１０および図１１は、本発明の第２の実施の形態に係る前置増幅器における無信号入力時の各ノードの直流電位を示す図である。
Hereinafter, the verification contents of the above discovery by the inventors will be described in detail.
10 and 11 are diagrams showing DC potentials of the respective nodes when no signal is input in the preamplifier according to the second embodiment of the present invention.
図１０および図１１を参照して、この検証において用いた前置増幅器１０２は、検証の都合上、図７に示す前置増幅器１０２と比べて、さらに、ＮＰＮトランジスタＮ３と、ＮＰＮトランジスタＮ５と、定電流源ＩＳ２とを備える。ＮＰＮトランジスタＮ５は、図７に示す定電流源ＩＳ１に相当する。定電流源ＩＳ２は、ＮＰＮトランジスタＮ１にバイアス電流を供給する。利得選択制御部１は、制御信号を定電流源ＩＳ２へ出力することにより、定電流源ＩＳ２のオフ状態およびオン状態、すなわち定電流源ＩＳ２の電流出力を停止するか否かを切り替える。
10 and 11, the
また、ＮＰＮトランジスタＮ３は、抵抗ＲＬとＮＰＮトランジスタＮ２との間に直列接続されており、前置増幅器１０２の初段回路はＮＰＮトランジスタＮ２およびＮ３のカスコード構成となっている。
The NPN transistor N3 is connected in series between the resistor RL and the NPN transistor N2, and the first stage circuit of the
ここでは、電源電圧Ｖｃｃ＝３．３Ｖであり、電源電圧ＶＳＴ＝２．６Ｖであると仮定して説明する。 Here, description will be made on the assumption that the power supply voltage Vcc = 3.3V and the power supply voltage VST = 2.6V.
また、前置増幅器１０２において、抵抗ＲＬの抵抗値を１７５Ωとし、帰還抵抗ＲＦの抵抗値を１ｋΩとし、定電流源ＩＳ２の出力電流を１ｍＡとする。また、ＮＰＮトランジスタＮ３のベース電位を１．５Ｖとし、ＮＰＮトランジスタＮ５のベース電位を０．８５Ｖとする。
In the
また、利得選択制御部１からＮチャネルＭＯＳトランジスタＭ１へ論理ハイレベルの信号が出力されており、ＮチャネルＭＯＳトランジスタＭ１がオン状態である。これにより、ＮＰＮトランジスタＮ１もオン状態となっている。また、ＮチャネルＭＯＳトランジスタＭ１１はオフ状態である。
Further, a logic high level signal is output from the gain
図１０は、電源電圧ＰＳＶとして２．６Ｖの電源電圧ＶＳＴが供給される場合を示している。 FIG. 10 shows a case where a power supply voltage VST of 2.6 V is supplied as the power supply voltage PSV.
ＮＰＮトランジスタＮ２のコレクタ電流をＩｃ２とすると、ＮＰＮトランジスタＮ４のベースと、抵抗ＲＬの第１端と、ＮＰＮトランジスタＮ３のコレクタとの接続ノードＮＤ１における電位Ｖ１は、以下の式で表される。
Ｖ１＝Ｖｃｃ−Ｉｃ２×ＲＬ＝２．６［Ｖ］−１．９［ｍＡ］×１７５［Ω］＝２．２７［Ｖ］
When the collector current of the NPN transistor N2 is Ic2, the potential V1 at the connection node ND1 between the base of the NPN transistor N4, the first end of the resistor RL, and the collector of the NPN transistor N3 is expressed by the following equation.
V1 = Vcc−Ic2 × RL = 2.6 [V] −1.9 [mA] × 175 [Ω] = 2.27 [V]
また、ＮＰＮトランジスタＮ４のベース−エミッタ間電圧をＶｂｅ４とすると、ＮＰＮトランジスタＮ４のエミッタ、帰還抵抗ＲＦの第２端、ＮＰＮトランジスタＮ５のコレクタとの接続ノードＮＤ２における電位Ｖ２は、以下の式で表される。
Ｖ２＝Ｖ１−Ｖｂｅ４＝２．２７［Ｖ］−０．８７［Ｖ］＝１．４０［Ｖ］
When the base-emitter voltage of the NPN transistor N4 is Vbe4, the potential V2 at the connection node ND2 between the emitter of the NPN transistor N4, the second end of the feedback resistor RF, and the collector of the NPN transistor N5 is expressed by the following equation. Is done.
V2 = V1-Vbe4 = 2.27 [V] -0.87 [V] = 1.40 [V]
なお、ＮＰＮトランジスタＮ４のベース−エミッタ間電圧Ｖｂｅ４は、０．８Ｖ〜０．９Ｖで比較的安定である。 The base-emitter voltage Vbe4 of the NPN transistor N4 is relatively stable at 0.8V to 0.9V.
また、ＮＰＮトランジスタＮ１のベースとＮＰＮトランジスタＮ２のベースと帰還抵抗ＲＦの第１端との接続ノードである入力ノードＮＤＩＮの電位は０．８２Ｖであり、ＮＰＮトランジスタＮ２のコレクタ電位は０．６６Ｖである。 The potential of the input node NDIN, which is a connection node between the base of the NPN transistor N1, the base of the NPN transistor N2, and the first end of the feedback resistor RF is 0.82V, and the collector potential of the NPN transistor N2 is 0.66V. is there.
図１１は、電源電圧ＰＳＶとして３．３Ｖの電源電圧Ｖｃｃが供給される場合を示している。 FIG. 11 shows a case where a power supply voltage Vcc of 3.3 V is supplied as the power supply voltage PSV.
図１１を参照して、接続ノードＮＤ１における電位Ｖ１は、以下の式で表される。
Ｖ１＝Ｖｃｃ−Ｉｃ２×ＲＬ＝３．３［Ｖ］−２．６［ｍＡ］×１７５［Ω］＝２．８５［Ｖ］・・・（Ｂ１）
Referring to FIG. 11, potential V1 at connection node ND1 is represented by the following equation.
V1 = Vcc−Ic2 × RL = 3.3 [V] −2.6 [mA] × 175 [Ω] = 2.85 [V] (B1)
なお、Ｉｃ２は、ＮＰＮトランジスタＮ２のベース−エミッタ間電圧Ｖｂｅ２の増加に伴い、図１０に示す場合と比べて少し増加している。 It should be noted that Ic2 slightly increases as compared with the case shown in FIG. 10 as the base-emitter voltage Vbe2 of the NPN transistor N2 increases.
また、接続ノードＮＤ２における電位Ｖ２は、以下の式で表される。
Ｖ２＝Ｖ１−Ｖｂｅ４＝２．８５［Ｖ］−０．８８［Ｖ］＝１．９７［Ｖ］・・・（Ｂ２）
Further, the potential V2 at the connection node ND2 is expressed by the following equation.
V2 = V1-Vbe4 = 2.85 [V] -0.88 [V] = 1.97 [V] (B2)
なお、ＮＰＮトランジスタＮ２のベース電位は０．８３Ｖであり、ＮＰＮトランジスタＮ２のコレクタ電位は０．６５Ｖである。 The base potential of the NPN transistor N2 is 0.83V, and the collector potential of the NPN transistor N2 is 0.65V.
このように、電源電圧ＰＳＶを電源電圧ＶＳＴから電源電圧に切り替えて大きくすることにより、接続ノードＮＤ１における電位Ｖ１および接続ノードＮＤ２における電位Ｖ２を、図１０に示す場合と比べて上昇させることができる。電位Ｖ１および電位Ｖ２を上昇させることの意義については、図１２〜図１４において説明する。 In this way, by switching the power supply voltage PSV from the power supply voltage VST to the power supply voltage and increasing it, the potential V1 at the connection node ND1 and the potential V2 at the connection node ND2 can be increased compared to the case shown in FIG. . The significance of increasing the potential V1 and the potential V2 will be described with reference to FIGS.
ここで、ＮチャネルＭＯＳトランジスタＭ１がオフ状態であり、ＮチャネルＭＯＳトランジスタＭ１１がオン状態であり、ＮＰＮトランジスタＮ１がオフ状態であり、定電流源ＩＳ２がオフ状態である場合を考える。この場合、利得選択機能を有さない前置増幅器１０１と等価な回路構成となる。
Here, consider a case where N-channel MOS transistor M1 is off, N-channel MOS transistor M11 is on, NPN transistor N1 is off, and constant current source IS2 is off. In this case, the circuit configuration is equivalent to that of the
この場合、電源電圧ＰＳＶを２．６Ｖから３．３Ｖに上げると、接続ノードＮＤ１，ＮＤ２の電位が上がる。 In this case, when the power supply voltage PSV is increased from 2.6V to 3.3V, the potentials of the connection nodes ND1 and ND2 are increased.
そうすると、接続ノードＮＤ２から入力ノードＮＤＩＮへのバイアス電流Ｉｂが増加する。バイアス電流Ｉｂは、以下の式で表される。
Ｉｂ＝（Ｖ２−ＶＩＮ）／ＲＦ
Then, bias current Ib from connection node ND2 to input node NDIN increases. The bias current Ib is expressed by the following formula.
Ib = (V2-VIN) / RF
そして、バイアス電流Ｉｂが増加すると、ＮＰＮトランジスタＮ２のベース電流が増加し、ＮＰＮトランジスタＮ２のコレクタ電流Ｉｃ２が増加する。 When the bias current Ib increases, the base current of the NPN transistor N2 increases and the collector current Ic2 of the NPN transistor N2 increases.
その結果、式（Ｂ１）において、電流Ｉｃ２が２．６ｍＡより大きくなり、抵抗ＲＬにおける電圧降下が大きくなるため、接続ノードＮＤ１およびＮＤ２の電位が下がる。すなわち、反転増幅回路２において、接続ノードＮＤ１およびＮＤ２の電位上昇が抑制される方向に負帰還が大きく働き、接続ノードＮＤ１およびＮＤ２の電位はあまり上昇しなくなってしまう。
As a result, in the formula (B1), the current Ic2 becomes larger than 2.6 mA and the voltage drop in the resistor RL becomes large, so that the potentials of the connection nodes ND1 and ND2 are lowered. That is, in the inverting
一方、ＮチャネルＭＯＳトランジスタＭ１がオン状態であり、ＮチャネルＭＯＳトランジスタＭ１１がオン状態であり、ＮＰＮトランジスタＮ１がオン状態であり、定電流源ＩＳ２がオン状態である場合にも、上記と同様に反転増幅回路２において負帰還が働く。しかしながら、接続ノードＮＤ２から帰還抵抗ＲＦ経由で入力ノードＮＤＩＮへ帰還されるバイアス電流Ｉｂが、ＮＰＮトランジスタＮ２のベース電流と、ＮＰＮトランジスタＮ１のベース電流と、ＮＰＮトランジスタＮ１のコレクタ電流とに分流される。
On the other hand, when the N-channel MOS transistor M1 is on, the N-channel MOS transistor M11 is on, the NPN transistor N1 is on, and the constant current source IS2 is on, the same as above Negative feedback works in the inverting
ここで、一般に、ＮＰＮトランジスタのコレクタ電流は、ベース電流のβ倍（β＞１００）以上流れることから、上記３つの分流された電流のうち、ＮＰＮトランジスタＮ１のコレクタ電流の配分が大きくなる。すなわち、バイアス電流ＩｂによるＮＰＮトランジスタＮ２のベース電流の増加は微少であり、ＮＰＮトランジスタＮ２のコレクタ電流Ｉｃ２の増加も微少になる。 Here, since the collector current of the NPN transistor generally flows more than β times the base current (β> 100), the distribution of the collector current of the NPN transistor N1 among the three divided currents becomes large. That is, the increase in the base current of the NPN transistor N2 due to the bias current Ib is small, and the increase in the collector current Ic2 of the NPN transistor N2 is also small.
このように、バイアス電流Ｉｂの大部分は、ＮＰＮトランジスタＮ１およびＮチャネルＭＯＳトランジスタＭ１を介して固定電位ノードＶＮ２へ流れる。すなわち、ダイオード接続されているＮＰＮトランジスタＮ１が、バイアス電流ＩｂによるＮＰＮトランジスタＮ２のベース電流の増加を抑制するため、負帰還の効きが小さくなり、式（Ｂ１）および式（Ｂ２）に示すように、電源電圧ＰＳＶを電源電圧Ｖｃｃに切り替えることによって接続ノードＮＤ１およびＮＤ２の電位を上昇させることができる。すなわち、電源電圧ＰＳＶの変化によって飽和しやすい接続ノードＮＤ１およびＮＤ２の電位を上昇させることができる。 Thus, most of bias current Ib flows to fixed potential node VN2 via NPN transistor N1 and N channel MOS transistor M1. That is, the diode-connected NPN transistor N1 suppresses an increase in the base current of the NPN transistor N2 due to the bias current Ib, so that the effect of negative feedback is reduced, as shown in the equations (B1) and (B2). By switching the power supply voltage PSV to the power supply voltage Vcc, the potentials of the connection nodes ND1 and ND2 can be raised. That is, the potentials of connection nodes ND1 and ND2 that are likely to be saturated due to the change in power supply voltage PSV can be increased.
なお、前置増幅器において、強信号受信入力時に帰還抵抗ＲＦの値をたとえば１０００Ωから２００Ωと小さくすることにより、利得を下げる構成が考えられる。 In the preamplifier, a configuration in which the gain is lowered by reducing the value of the feedback resistor RF from, for example, 1000Ω to 200Ω at the time of receiving a strong signal can be considered.
しかしながら、帰還抵抗ＲＦを小さくすると、接続ノードＮＤ２から入力ノードＮＤＩＮへのバイアス電流Ｉｂ＝（Ｖ２−ＶＩＮ）／ＲＦの変化が大きくなるため、負帰還の働きが強くなってしまう。このため、ＮＰＮトランジスタＮ１を用いて入力ノードＮＤＩＮへのバイアス電流Ｉｂを分流する前置増幅器１０２と同様の効果を得ることはできない。
However, if the feedback resistance RF is reduced, the change of the bias current Ib = (V2−VIN) / RF from the connection node ND2 to the input node NDIN becomes larger, so that the negative feedback function becomes stronger. For this reason, the same effect as that of the
図１２および図１３は、本発明の第２の実施の形態に係る前置増幅器における入力電流と各ノードの電位との関係を示す図である。図１２は、電源電圧ＰＳＶとして２．６Ｖの電源電圧Ｖｃｃが供給される場合を示している。図１３は、電源電圧ＰＳＶとして３．３Ｖの電源電圧Ｖｃｃが供給される場合を示している。 12 and 13 are diagrams showing the relationship between the input current and the potential of each node in the preamplifier according to the second embodiment of the present invention. FIG. 12 shows a case where a power supply voltage Vcc of 2.6 V is supplied as the power supply voltage PSV. FIG. 13 shows a case where a power supply voltage Vcc of 3.3 V is supplied as the power supply voltage PSV.
図１２および図１３を参照して、ＮＰＮトランジスタＮ１の相互コンダクタンスをｇｍ１とし、ＮＰＮトランジスタＮ２の相互コンダクタンスをｇｍ２とすると、特許文献１における式（７）より、電流電圧利得Ｚｔは以下の式で表される。
Ｚｔ＝｛ｇｍ２×ＲＬ／（ｇｍ１×ＲＬ＋ｇｍ２×ＲＦ）｝×ＲＦ
12 and 13, when the mutual conductance of the NPN transistor N1 is gm1 and the mutual conductance of the NPN transistor N2 is gm2, the current-voltage gain Zt is expressed by the following equation from Equation (7) in
Zt = {gm2 × RL / (gm1 × RL + gm2 × RF)} × RF
ここで、ｇｍ１およびｇｍ２の比率はデバイスサイズ比で決まり、この比率を４：５と仮定すると、Ｚｔ≒１８０Ωとなる。 Here, the ratio of gm1 and gm2 is determined by the device size ratio, and assuming this ratio is 4: 5, Zt≈180Ω.
ここで、「トランジスタのサイズ」とは、トランジスタの相互コンダクタンスを決める構造上のサイズを意味する。たとえば、ＮＰＮトランジスタではエミッタ幅×エミッタ長であり、ＮチャネルＭＯＳトランジスタではゲート幅／ゲート長である。また、複数のトランジスタを並列に接続する場合には、サイズは並列接続された各トランジスタのサイズの和となる。 Here, the “transistor size” means a structural size that determines the mutual conductance of the transistor. For example, NPN transistor has emitter width × emitter length, and N-channel MOS transistor has gate width / gate length. When a plurality of transistors are connected in parallel, the size is the sum of the sizes of the transistors connected in parallel.
電位Ｖ１および電位Ｖ２の電位低下量ΔＶは、以下の式で表される。
ΔＶ＝Ｉｉｎ×Ｚｔ・・・（Ｂ３）
The potential decrease amount ΔV of the potential V1 and the potential V2 is expressed by the following formula.
ΔV = Iin × Zt (B3)
式（Ｂ３）より、入力電流Ｉｉｎが大きくなると、電位Ｖ１および電位Ｖ２が下がり、ＮＰＮトランジスタＮ２およびＮ５のコレクタ−エミッタ間電圧が小さくなることが分かる。 From equation (B3), it can be seen that as the input current Iin increases, the potential V1 and the potential V2 decrease, and the collector-emitter voltages of the NPN transistors N2 and N5 decrease.
図１４は、ＮＰＮトランジスタＮ２およびＮ５のコレクタ−エミッタ間電圧とコレクタ電流との関係を示す図である。図１４は、ＮＰＮトランジスタＮ２およびＮ５のベース−エミッタ間電圧が０．８５Ｖの場合を示している。 FIG. 14 is a diagram showing the relationship between the collector-emitter voltage of NPN transistors N2 and N5 and the collector current. FIG. 14 shows a case where the base-emitter voltages of the NPN transistors N2 and N5 are 0.85V.
図１４を参照して、ＮＰＮトランジスタＮ２およびＮ５のコレクタ−エミッタ間電圧Ｖｃｅ＞１．１Ｖである場合には、コレクタ電流Ｉｃは、電圧Ｖｃｅに依存せず一定値を示す。一方、コレクタ電流Ｉｃは、電圧Ｖｃｅが１．１Ｖを下回ると低下する。 Referring to FIG. 14, when collector-emitter voltage Vce> 1.1V of NPN transistors N2 and N5, collector current Ic shows a constant value regardless of voltage Vce. On the other hand, the collector current Ic decreases when the voltage Vce falls below 1.1V.
このため、ＮＰＮトランジスタＮ２およびＮ５を安定して動作させるために、接続ノードＮＤ１の電位Ｖ１および接続ノードＮＤ２の電位Ｖ２を、以下の式を満たすように設定する。
Ｖ１＞０．６６＋１．１＝１．７６Ｖ
Ｖ２＞０．０＋１．１＝１．１Ｖ
Therefore, in order to stably operate the NPN transistors N2 and N5, the potential V1 of the connection node ND1 and the potential V2 of the connection node ND2 are set so as to satisfy the following expression.
V1> 0.66 + 1.1 = 1.76V
V2> 0.0 + 1.1 = 1.1V
すなわち、ＮＰＮトランジスタＮ２およびＮ５においてＶｃｅ＞１．１Ｖとなるように、たとえば、接続ノードＮＤ１およびＮＤ２の電位を、Ｖ１＞１．８Ｖ、かつＶ２＞１．１Ｖに保つ必要がある。 That is, for example, the potentials of connection nodes ND1 and ND2 must be kept at V1> 1.8V and V2> 1.1V so that Vce> 1.1V in NPN transistors N2 and N5.
ここで、図１２および図１３より、入力電流Ｉｉｎが増加すると、先に接続ノードＮＤ２の方がＶ２＞１．１Ｖを満足しなくなる。 Here, from FIG. 12 and FIG. 13, when the input current Iin increases, the connection node ND2 does not satisfy V2> 1.1V first.
すなわち、図１２に示すように、前置増幅器１０２は、ＰＳＶ＝２．６Ｖの場合には、最大約２ｍＡの入力電流を受信可能となる。
That is, as shown in FIG. 12, the
これに対して、図１３に示すように、前置増幅器１０２は、ＰＳＶ＝３．３Ｖの場合には、最大約５ｍＡの入力電流を受信可能となる。
On the other hand, as shown in FIG. 13, the
このように、電源電圧ＰＳＶを２．６Ｖから３．３Ｖに切り替えることにより、ダイナミックレンジを３ｍＡ改善することができる。 Thus, the dynamic range can be improved by 3 mA by switching the power supply voltage PSV from 2.6 V to 3.3 V.
ここで、ダイナミックレンジの改善量ΔＩｉｎは、電位Ｖ２の増加分ΔＶ２を、傾きＺｔすなわち電流電圧利得Ｚｔで割った値となる。また、前置増幅器１０２における負帰還により、ΔＶ２は、ΔＶｃｃより１０％程度小さい値となる。ΔＩｉｎは以下の式で表される。
ΔＩｉｎ＝ΔＶ２／Ｚｔ＜ΔＶｃｃ／Ｚｔ
Here, the improvement amount ΔIin of the dynamic range is a value obtained by dividing the increase ΔV2 of the potential V2 by the slope Zt, that is, the current voltage gain Zt. Further, due to the negative feedback in the
ΔIin = ΔV2 / Zt <ΔVcc / Zt
次に、電源電圧ＰＳＶを２．６Ｖから３．３Ｖに切り替えることによるダイナミックレンジの改善について詳細に説明する。ここでは、信号レートが１０．３１２５Ｇｂ／ｓの場合について説明する。 Next, the improvement of the dynamic range by switching the power supply voltage PSV from 2.6V to 3.3V will be described in detail. Here, a case where the signal rate is 10.3125 Gb / s will be described.
図１５は、電源電圧ＰＳＶ＝２．６Ｖかつ入力電流Ｉｉｎ＝２ｍＡの場合における、接続ノードＮＤ１およびＮＤ２における電圧波形を示す図である。図１６は、電源電圧ＰＳＶ＝２．６Ｖかつ入力電流Ｉｉｎ＝２ｍＡの場合における、接続ノードＮＤ２におけるアイダイアグラムを示す図である。ここで、アイダイアグラムは、波形を１ビットごとに時間方向に重ね書きした波形である。 FIG. 15 shows voltage waveforms at connection nodes ND1 and ND2 when power supply voltage PSV = 2.6V and input current Iin = 2mA. FIG. 16 is a diagram showing an eye diagram at the connection node ND2 when the power supply voltage PSV is 2.6 V and the input current Iin is 2 mA. Here, the eye diagram is a waveform in which the waveform is overwritten in the time direction for each bit.
図１７は、電源電圧ＰＳＶ＝２．６Ｖかつ入力電流Ｉｉｎ＝３ｍＡの場合における、接続ノードＮＤ１およびＮＤ２における電圧波形を示す図である。図１８は、電源電圧ＰＳＶ＝２．６Ｖかつ入力電流Ｉｉｎ＝３ｍＡの場合における、接続ノードＮＤ２におけるアイダイアグラムを示す図である。 FIG. 17 is a diagram showing voltage waveforms at connection nodes ND1 and ND2 when power supply voltage PSV = 2.6V and input current Iin = 3 mA. FIG. 18 is a diagram showing an eye diagram at the connection node ND2 when the power supply voltage PSV = 2.6V and the input current Iin = 3 mA.
図１９は、電源電圧ＰＳＶ＝２．６Ｖかつ入力電流Ｉｉｎ＝４ｍＡの場合における、接続ノードＮＤ１およびＮＤ２における電圧波形を示す図である。図２０は、電源電圧ＰＳＶ＝２．６Ｖかつ入力電流Ｉｉｎ＝４ｍＡの場合における、接続ノードＮＤ２におけるアイダイアグラムを示す図である。 FIG. 19 is a diagram showing voltage waveforms at connection nodes ND1 and ND2 when power supply voltage PSV = 2.6V and input current Iin = 4 mA. FIG. 20 is a diagram showing an eye diagram at the connection node ND2 when the power supply voltage PSV = 2.6V and the input current Iin = 4 mA.
図２１は、電源電圧ＰＳＶ＝２．６Ｖかつ入力電流Ｉｉｎ＝５ｍＡの場合における、接続ノードＮＤ１およびＮＤ２における電圧波形を示す図である。図２２は、電源電圧ＰＳＶ＝２．６Ｖかつ入力電流Ｉｉｎ＝５ｍＡの場合における、接続ノードＮＤ２におけるアイダイアグラムを示す図である。 FIG. 21 shows voltage waveforms at connection nodes ND1 and ND2 when power supply voltage PSV = 2.6V and input current Iin = 5 mA. FIG. 22 is a diagram showing an eye diagram at the connection node ND2 when the power supply voltage PSV = 2.6V and the input current Iin = 5 mA.
図１５，図１７，図１９，図２１に示すように、入力電流Ｉｉｎの振幅を２ｍＡから５ｍＡに向かって増加させていくと、接続ノードＮＤ１およびＮＤ２における電圧波形の振幅が大きくなっていく。図１６，図１８，図２０，図２２に示すように、入力電流Ｉｉｎ＝２ｍＡを超えると、Ｖ２＜１．１Ｖの領域において、アイダイアグラムが歪む。 As shown in FIGS. 15, 17, 19, and 21, when the amplitude of the input current Iin is increased from 2 mA toward 5 mA, the amplitude of the voltage waveform at the connection nodes ND1 and ND2 increases. As shown in FIGS. 16, 18, 20, and 22, when the input current Iin = 2mA is exceeded, the eye diagram is distorted in the region of V2 <1.1V.
図２３は、電源電圧ＰＳＶ＝３．３Ｖかつ入力電流Ｉｉｎ＝５ｍＡの場合における、接続ノードＮＤ１およびＮＤ２における電圧波形を示す図である。図２４は、電源電圧ＰＳＶ＝３．３Ｖかつ入力電流Ｉｉｎ＝５ｍＡの場合における、接続ノードＮＤ２におけるアイダイアグラムを示す図である。 FIG. 23 shows voltage waveforms at connection nodes ND1 and ND2 when power supply voltage PSV = 3.3V and input current Iin = 5 mA. FIG. 24 is a diagram showing an eye diagram at the connection node ND2 when the power supply voltage PSV = 3.3V and the input current Iin = 5 mA.
図２５は、電源電圧ＰＳＶ＝３．３Ｖかつ入力電流Ｉｉｎ＝６ｍＡの場合における、接続ノードＮＤ１およびＮＤ２における電圧波形を示す図である。図２６は、電源電圧ＰＳＶ＝３．３Ｖかつ入力電流Ｉｉｎ＝６ｍＡの場合における、接続ノードＮＤ２におけるアイダイアグラムを示す図である。 FIG. 25 shows voltage waveforms at connection nodes ND1 and ND2 when power supply voltage PSV = 3.3V and input current Iin = 6 mA. FIG. 26 is a diagram showing an eye diagram at the connection node ND2 when the power supply voltage PSV = 3.3V and the input current Iin = 6 mA.
図２７は、電源電圧ＰＳＶ＝３．３Ｖかつ入力電流Ｉｉｎ＝７ｍＡの場合における、接続ノードＮＤ１およびＮＤ２における電圧波形を示す図である。図２８は、電源電圧ＰＳＶ＝３．３Ｖかつ入力電流Ｉｉｎ＝７ｍＡの場合における、接続ノードＮＤ２におけるアイダイアグラムを示す図である。 FIG. 27 shows voltage waveforms at connection nodes ND1 and ND2 when power supply voltage PSV = 3.3V and input current Iin = 7 mA. FIG. 28 is a diagram showing an eye diagram at the connection node ND2 when the power supply voltage PSV = 3.3V and the input current Iin = 7 mA.
図２９は、電源電圧ＰＳＶ＝３．３Ｖかつ入力電流Ｉｉｎ＝８ｍＡの場合における、接続ノードＮＤ１およびＮＤ２における電圧波形を示す図である。図３０は、電源電圧ＰＳＶ＝３．３Ｖかつ入力電流Ｉｉｎ＝８ｍＡの場合における、接続ノードＮＤ２におけるアイダイアグラムを示す図である。 FIG. 29 shows voltage waveforms at connection nodes ND1 and ND2 when power supply voltage PSV = 3.3V and input current Iin = 8 mA. FIG. 30 is a diagram showing an eye diagram at the connection node ND2 when the power supply voltage PSV = 3.3V and the input current Iin = 8 mA.
図２３，図２５，図２７，図２９に示すように、電流入力Ｉｉｎの振幅を５ｍＡから８ｍＡに向かって増加させていくと、接続ノードＮＤ１およびＮＤ２における電圧波形の振幅が大きくなっていく。図２４，図２６，図２８，図３０に示すように、入力電流Ｉｉｎ＝５ｍＡを超えると、Ｖ２＜１．１Ｖの領域において、アイダイアグラムが歪む。 As shown in FIGS. 23, 25, 27, and 29, when the amplitude of the current input Iin is increased from 5 mA to 8 mA, the amplitude of the voltage waveform at the connection nodes ND1 and ND2 increases. As shown in FIGS. 24, 26, 28, and 30, when the input current Iin exceeds 5 mA, the eye diagram is distorted in the region of V2 <1.1V.
以上のように、電源電圧ＰＳＶを２．６Ｖから３．３Ｖに切り替えることにより、入力電流Ｉｉｎ＝５ｍＡ以下の範囲において波形の歪みを小さくすることができ、ダイナミックレンジを改善することができる。 As described above, by switching the power supply voltage PSV from 2.6 V to 3.3 V, waveform distortion can be reduced in the range of the input current Iin = 5 mA or less, and the dynamic range can be improved.
図３１は、本発明の第２の実施の形態に係る前置増幅器における電源選択回路の構成を詳細に示す図である。 FIG. 31 is a diagram showing in detail the configuration of the power supply selection circuit in the preamplifier according to the second embodiment of the present invention.
図３１を参照して、電源選択回路６は、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２を含む。
Referring to FIG. 31, power
ＰチャネルＭＯＳトランジスタＰ１は、電源電圧ＶＳＴを受けるソースと、電源ノードＶＮ３に接続されたドレインと、電源選択制御部７からの電源選択信号ＳＷＣを受けるゲートとを有する。 P-channel MOS transistor P1 has a source for receiving power supply voltage VST, a drain connected to power supply node VN3, and a gate for receiving power supply selection signal SWC from power supply selection control unit 7.
ＰチャネルＭＯＳトランジスタＰ２は、電源電圧Ｖｃｃを受けるソースと、電源ノードＶＮ３に接続されたドレインと、電源選択制御部７からの電源選択信号ＳＷＣを受けるゲートとを有する。 P-channel MOS transistor P2 has a source for receiving power supply voltage Vcc, a drain connected to power supply node VN3, and a gate for receiving power supply selection signal SWC from power supply selection control unit 7.
バースト信号のレベルが小さい場合には、電源選択制御部７は、論理ローレベルの信号をＰチャネルＭＯＳトランジスタＰ１のゲートへ出力して当該トランジスタをオンし、論理ハイレベルの信号ＰチャネルＭＯＳトランジスタＰ２のゲートへ出力して当該トランジスタをオフする。これにより、電源電圧ＶＳＴが電源電圧ＰＳＶとして供給される。また、利得選択制御部１は、論理ローレベルの信号をＮチャネルＭＯＳトランジスタＭ１のゲートへ出力して当該トランジスタをオフし、論理ハイレベルの信号をＮチャネルＭＯＳトランジスタＭ１１のゲートへ出力して当該トランジスタをオンする。これにより、前置増幅器１０２の利得が大きくなる。このとき、利得選択制御部１は、制御信号を定電流源ＩＳ２へ出力することにより、定電流源ＩＳ２の出力電流を０ｍＡとする。
When the level of the burst signal is small, the power supply selection control unit 7 outputs a logic low level signal to the gate of the P channel MOS transistor P1 to turn on the transistor, and the logic high level signal P channel MOS transistor P2 To turn off the transistor. Thereby, the power supply voltage VST is supplied as the power supply voltage PSV. The gain
バースト信号のレベルが大きい場合には、電源選択制御部７は、論理ハイレベルの信号をＰチャネルＭＯＳトランジスタＰ１のゲートへ出力して当該トランジスタをオフし、論理ローレベルの信号ＰチャネルＭＯＳトランジスタＰ２のゲートへ出力して当該トランジスタをオンする。これにより、電源電圧Ｖｃｃが電源電圧ＰＳＶとして供給される。また、利得選択制御部１は、論理ハイレベルの信号をＮチャネルＭＯＳトランジスタＭ１のゲートへ出力して当該トランジスタをオンし、論理ローレベルの信号をＮチャネルＭＯＳトランジスタＭ１１のゲートへ出力して当該トランジスタをオフする。これにより、前置増幅器１０２の利得が小さくなり、かつ前置増幅器１０２における負帰還の働きが抑制される。このとき、利得選択制御部１は、制御信号を定電流源ＩＳ２へ出力することにより、定電流源ＩＳ２の出力電流を１ｍＡとする。
When the level of the burst signal is large, the power supply selection control section 7 outputs a logic high level signal to the gate of the P channel MOS transistor P1 to turn off the transistor, and the logic low level signal P channel MOS transistor P2 To turn on the transistor. Thereby, the power supply voltage Vcc is supplied as the power supply voltage PSV. The gain
このように、本発明の第２の実施の形態に係る前置増幅器では、利得選択制御部１は、受光素子ＰＤからのバースト信号のレベルを検出し、検出したレベルが所定の閾値以上の場合には、ＮＰＮトランジスタＮ２の出力が帰還抵抗ＲＦを介してＮＰＮトランジスタＮ２のベースへ帰還される量を抑制する制御を行なう。
As described above, in the preamplifier according to the second embodiment of the present invention, the gain
このような構成により、強信号受信時、帰還抵抗ＲＦによる負帰還の働きを弱め、電源電圧ＶＳＴから電源電圧Ｖｃｃへ切り替えることで反転増幅回路２における各トランジスタのコレクタ−エミッタ間電圧を拡げることが可能となる。これにより、前置増幅器のダイナミックレンジを拡大することができる。
With such a configuration, when a strong signal is received, the negative feedback function by the feedback resistor RF is weakened, and the collector-emitter voltage of each transistor in the inverting
また、本発明の第２の実施の形態に係る前置増幅器は、ＮＰＮトランジスタＮ２のベースに結合されたコレクタおよびベースと、固定電圧が供給される固定電位ノードＶＮ２に結合されたエミッタとを有するＮＰＮトランジスタＮ１を備える。そして、利得選択制御部１は、検出したレベルが上記所定の閾値以上の場合にはＮＰＮトランジスタＮ１をオンし、検出したレベルが所定の閾値未満の場合にはＮＰＮトランジスタＮ１をオフする。
The preamplifier according to the second embodiment of the present invention has a collector and a base coupled to the base of NPN transistor N2, and an emitter coupled to a fixed potential node VN2 to which a fixed voltage is supplied. An NPN transistor N1 is provided. The gain
このような構成により、入力信号レベルに応じた利得選択が可能となるとともに、この利得選択のための構成を利用して、簡易な構成で、帰還抵抗による負帰還の働きを弱め、前置増幅器のダイナミックレンジを拡大することができる。 With such a configuration, gain selection according to the input signal level is possible, and by using this configuration for gain selection, the function of negative feedback by the feedback resistor is weakened with a simple configuration, and the preamplifier Can expand the dynamic range.
なお、本発明の第２の実施の形態に係る前置増幅器は、利得選択制御部１および電源選択制御部７を備える構成であるとしたが、これに限定するものではない。利得選択制御部１および電源選択制御部７の少なくとも一方が、前置増幅器１０２の外部に設けられる、たとえば半導体集積回路とは別個に設けられる構成であってもよい。
また、利得選択制御部１が利得を選択する際に用いる所定の閾値は、電源選択制御部７が電源電圧を選択する際に用いる所定の閾値と同じ値であってもよいし、異なる値であってもよい。
Although the preamplifier according to the second embodiment of the present invention is configured to include the gain
The predetermined threshold used when the gain
また、ＮＰＮトランジスタＮ１およびＮ２は、バイポーラトランジスタ以外のトランジスタであってもよく、たとえばＮチャネルＭＯＳトランジスタに置き換えることが可能である。 NPN transistors N1 and N2 may be transistors other than bipolar transistors, and can be replaced with N-channel MOS transistors, for example.
その他の構成および動作は第１の実施の形態に係る前置増幅器と同様であるため、ここでは詳細な説明を繰り返さない。 Since other configurations and operations are the same as those of the preamplifier according to the first embodiment, detailed description thereof will not be repeated here.
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。 Next, another embodiment of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.
＜第３の実施の形態＞
本実施の形態は、第２の実施の形態に係る前置増幅器と比べて電源選択回路の構成を変更した前置増幅器に関する。以下で説明する内容以外は第２の実施の形態に係る前置増幅器と同様である。
<Third Embodiment>
The present embodiment relates to a preamplifier in which the configuration of the power supply selection circuit is changed as compared with the preamplifier according to the second embodiment. The contents other than those described below are the same as those of the preamplifier according to the second embodiment.
本発明の第２の実施の形態に係る前置増幅器では、電源選択回路６における外部電源および安定化電源の切替を択一的に行なう構成であるとしたが、これに限定するものではない。外部電源および安定化電源の切替を徐々に、すなわち漸次的に行なう構成であってもよい。
In the preamplifier according to the second embodiment of the present invention, the power
図３２は、本発明の第３の実施の形態に係る前置増幅器における電源選択回路の構成を詳細に示す図である。 FIG. 32 is a diagram showing in detail the configuration of the power supply selection circuit in the preamplifier according to the third embodiment of the present invention.
図３２を参照して、前置増幅器１０３は、本発明の第２の実施の形態に係る前置増幅器１０２と比べて、電源選択回路６の代わりに電源選択回路１６を備え、ＮＰＮトランジスタＮ１の代わりにＮＰＮトランジスタＮ１Ａ，Ｎ１Ｂを備え、ＮチャネルＭＯＳトランジスタＭ１の代わりにＮチャネルＭＯＳトランジスタＭ１Ａ，Ｍ１Ｂを備え、ＮチャネルＭＯＳトランジスタＭ１１の代わりにＮチャネルＭＯＳトランジスタＭ１１Ａ，Ｍ１１Ｂを備え、インバータＩＮＶの代わりにインバータＩＮＶＡ，ＩＮＶＢを備える。
Referring to FIG. 32,
電源選択回路１６は、ＰチャネルＭＯＳトランジスタＰ１Ａ，Ｐ１Ｂ，Ｐ２Ａ，Ｐ２Ｂを含む。
Power
たとえば、ＮＰＮトランジスタＮ１Ａ，Ｎ１Ｂのサイズは、ＮＰＮトランジスタＮ１の１／２である。また、ＮチャネルＭＯＳトランジスタＭ１Ａ，Ｍ１Ｂのサイズは、ＮチャネルＭＯＳトランジスタＭ１の１／２である。また、ＰチャネルＭＯＳトランジスタＰ１Ａ，Ｐ１Ｂのサイズは、ＰチャネルＭＯＳトランジスタＰ１の１／２である。また、ＰチャネルＭＯＳトランジスタＰ２Ａ，Ｐ２Ｂのサイズは、ＰチャネルＭＯＳトランジスタＰ２の１／２である。 For example, the size of NPN transistors N1A and N1B is ½ of NPN transistor N1. The sizes of the N channel MOS transistors M1A and M1B are ½ of the N channel MOS transistor M1. The size of P channel MOS transistors P1A and P1B is ½ that of P channel MOS transistor P1. The size of P channel MOS transistors P2A and P2B is 1/2 that of P channel MOS transistor P2.
ＰチャネルＭＯＳトランジスタＰ１Ａ，Ｐ１Ｂの各々は、電源電圧ＶＳＴを受けるソースと、電源ノードＶＮ３に接続されたドレインと、電源選択制御部７からの電源選択信号ＳＷＣを受けるゲートとを有する。 Each of P channel MOS transistors P1A and P1B has a source for receiving power supply voltage VST, a drain connected to power supply node VN3, and a gate for receiving power supply selection signal SWC from power supply selection control unit 7.
ＰチャネルＭＯＳトランジスタＰ２Ａ，Ｐ２Ｂの各々は、電源電圧Ｖｃｃを受けるソースと、電源ノードＶＮ３に接続されたドレインと、電源選択制御部７からの電源選択信号ＳＷＣを受けるゲートとを有する。 Each of P-channel MOS transistors P2A and P2B has a source receiving power supply voltage Vcc, a drain connected to power supply node VN3, and a gate receiving power supply selection signal SWC from power supply selection control unit 7.
前置増幅器１０３では、電源電圧ＰＳＶを３段階に切り替え可能である。より詳細には、電源選択回路１６は、反転増幅回路２に対して電源電圧Ｖｃｃを供給するか、電源電圧ＶＳＴを供給するか、あるいは、電源電圧Ｖｃｃおよび電源電圧ＶＳＴを用いて、電源電圧Ｖｃｃおよび電源電圧ＶＳＴの間の電圧である電源電圧ＶＭＩＤを生成し、電源電圧ＶＭＩＤを供給するかを選択可能である。この場合、電源選択制御部７は、２種類の閾値を用いて電源電圧を選択する。また、前置増幅器１０３では、利得をそれぞれ３段階に切り替え可能である。
In the
図３３は、本発明の第３の実施の形態に係る前置増幅器における電源電圧の選択を示す図である。 FIG. 33 is a diagram showing selection of the power supply voltage in the preamplifier according to the third embodiment of the present invention.
図３３を参照して、まず、バースト信号のレベルが小さい場合には、電源選択制御部７は、論理ローレベルの信号をＰチャネルＭＯＳトランジスタＰ１Ａ，Ｐ１Ｂのゲートへ出力してこれらのトランジスタをオンし、論理ハイレベルの信号ＰチャネルＭＯＳトランジスタＰ２Ａ，Ｐ２Ｂのゲートへ出力してこれらのトランジスタをオフする。これにより、電源電圧ＶＳＴが電源電圧ＰＳＶとして供給される。また、利得選択制御部１は、論理ローレベルの信号をＮチャネルＭＯＳトランジスタＭ１Ａ，Ｍ１Ｂのゲートへ出力してこれらのトランジスタをオフし、論理ハイレベルの信号をＮチャネルＭＯＳトランジスタＭ１１Ａ，Ｍ１１Ｂのゲートへ出力してこれらのトランジスタをオンする。これにより、前置増幅器１０３の利得が大きくなる。このとき、利得選択制御部１は、制御信号を定電流源ＩＳ２へ出力することにより、定電流源ＩＳ２の出力電流を０ｍＡとする。
Referring to FIG. 33, when the burst signal level is low, power supply selection control unit 7 outputs a logic low level signal to the gates of P channel MOS transistors P1A and P1B to turn on these transistors. Then, the logic high level signal P channel MOS transistors P2A and P2B are output to the gates to turn off these transistors. Thereby, the power supply voltage VST is supplied as the power supply voltage PSV. The gain
次に、バースト信号のレベルが中程度の場合には、電源選択制御部７は、論理ローレベルの信号をＰチャネルＭＯＳトランジスタＰ１Ａ，Ｐ２Ａのゲートへ出力してこれらのトランジスタをオンし、論理ハイレベルの信号をＰチャネルＭＯＳトランジスタＰ１Ｂ，Ｐ２Ｂのゲートへ出力してこれらのトランジスタをオフする。これにより、電源電圧ＶＳＴと電源電圧Ｖｃｃとの間のレベルを有する電圧であって、ＰチャネルＭＯＳトランジスタＰ１ＡおよびＰチャネルＭＯＳトランジスタＰ２Ａのオン抵抗比に応じたレベルの電圧ＶＭＩＤが、電源電圧ＰＳＶとして供給される。また、利得選択制御部１は、論理ハイレベルの信号をＮチャネルＭＯＳトランジスタＭ１Ａ，Ｍ１１Ｂのゲートへ出力してこれらのトランジスタをオンし、論理ローレベルの信号をＮチャネルＭＯＳトランジスタＭ１Ｂ，Ｍ１１Ａのゲートへ出力してこれらのトランジスタをオフする。これにより、前置増幅器１０３の利得が中程度となる。このとき、利得選択制御部１は、制御信号を定電流源ＩＳ２へ出力することにより、定電流源ＩＳ２の出力電流を０．５ｍＡとする。
Next, when the level of the burst signal is medium, the power supply selection control unit 7 outputs a logic low level signal to the gates of the P channel MOS transistors P1A and P2A to turn on these transistors, and the logic high level. A level signal is output to the gates of P-channel MOS transistors P1B and P2B to turn off these transistors. Thus, voltage VMID having a level between power supply voltage VST and power supply voltage Vcc and having a level corresponding to the on-resistance ratio of P channel MOS transistor P1A and P channel MOS transistor P2A is set as power supply voltage PSV. Supplied. The gain
次に、バースト信号のレベルが大きい場合には、電源選択制御部７は、論理ハイレベルの信号をＰチャネルＭＯＳトランジスタＰ１Ａ，Ｐ１Ｂのゲートへ出力してこれらのトランジスタをオフし、論理ローレベルの信号ＰチャネルＭＯＳトランジスタＰ２Ａ，Ｐ２Ｂのゲートへ出力してこれらのトランジスタをオンする。これにより、電源電圧Ｖｃｃが電源電圧ＰＳＶとして供給される。また、利得選択制御部１は、論理ハイレベルの信号をＮチャネルＭＯＳトランジスタＭ１Ａ，Ｍ１Ｂのゲートへ出力してこれらのトランジスタをオンし、論理ローレベルの信号をＮチャネルＭＯＳトランジスタＭ１１Ａ，Ｍ１１Ｂのゲートへ出力してこれらのトランジスタをオフする。これにより、前置増幅器１０３の利得が小さくなり、かつ前置増幅器１０３における負帰還の働きが抑制される。このとき、利得選択制御部１は、制御信号を定電流源ＩＳ２へ出力することにより、定電流源ＩＳ２の出力電流を１．０ｍＡとする。
Next, when the level of the burst signal is large, the power supply selection control unit 7 outputs a logic high level signal to the gates of the P channel MOS transistors P1A and P1B to turn off these transistors, and the logic low level signal is output. Signals P channel MOS transistors P2A and P2B are output to the gates to turn on these transistors. Thereby, the power supply voltage Vcc is supplied as the power supply voltage PSV. The gain
このように、本発明の第３の実施の形態に係る前置増幅器では、電源選択回路１６は、反転増幅回路２に対して供給する電源電圧ＰＳＶとして、さらに、電源電圧Ｖｃｃおよび電源電圧ＶＳＴを用いて、電源電圧Ｖｃｃおよび電源電圧ＶＳＴの間の電圧である電源電圧ＶＭＩＤを生成し、電源電圧ＶＭＩＤを選択可能である。
Thus, in the preamplifier according to the third embodiment of the present invention, the power
このような構成により、入力信号レベルに応じてより柔軟な電源選択制御を行なうことができる。また、電源電圧の切替を連続的に行なう構成により、切替による受信エラーの発生を防ぐことができるため、バースト信号ではなく連続的な信号を受信する増幅器にも有用となる。 With such a configuration, more flexible power source selection control can be performed according to the input signal level. Further, since the configuration in which the power supply voltage is continuously switched can prevent the occurrence of a reception error due to the switching, it is useful for an amplifier that receives a continuous signal instead of a burst signal.
たとえば、弱信号受信時には安定化電源５から１００％の電流を前置増幅器１０３に供給し、信号の強度が上がるにつれて安定化電源５からの供給電流を減らして、外部電源からの供給電流を増やし、最終的には外部電源から１００％の電流を前置増幅器１０３に供給するような動作も可能である。
For example, when a weak signal is received, 100% current is supplied from the stabilized
その他の構成および動作は第２の実施の形態に係る前置増幅器と同様であるため、ここでは詳細な説明を繰り返さない。 Since other configurations and operations are the same as those of the preamplifier according to the second embodiment, detailed description thereof will not be repeated here.
上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The above embodiment should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
１ 利得選択制御部
２ 反転増幅回路
３ 差動変換回路
４ 出力バッファ回路
５ 安定化電源
６，１６ 電源選択回路
７ 電源選択制御部
５１ 光受信部
５２ 光送信部
５３ 合分波部
５４ 後置増幅器
５５ クロック／データ再生部
１０１，１０２，１０３ 前置増幅器
２０１，２０２ レンズ
２０３ 発光素子
３０１ 光モジュール
３０２ ＰＯＮ受信部
３０３ ＰＯＮ送信部
３０４ 通信制御部
３０５ 上位ネットワーク受信部
３０６ 上位ネットワーク送信部
４０１Ａ，４０１Ｂ，４０１Ｃ，４０１Ｄ 宅側装置
４０２ 局側装置
５０１ 光ネットワーク
Ｃ１ コンデンサ
ＩＮＶ インバータ
ＩＳ１ 電流源
Ｎ１，Ｎ２，Ｎ４，Ｎ１Ａ，Ｎ１Ｂ ＮＰＮトランジスタ
Ｍ１，Ｍ１１，Ｍ１Ａ，Ｍ１Ｂ ＮチャネルＭＯＳトランジスタ
Ｐ１，Ｐ２，Ｐ１Ａ，Ｐ１Ｂ，Ｐ２Ａ，Ｐ２Ｂ ＰチャネルＭＯＳトランジスタ
ＯＰＴＦ 光ファイバ
ＳＰ１，ＳＰ２ スプリッタ
Ｔ１〜Ｔ３ 端子
ＰＤ 受光素子
ＲＦ 帰還抵抗
ＲＬ 抵抗
DESCRIPTION OF
Claims (7)
受光素子から受けた信号を増幅するための反転増幅回路と、
前記第１の電源電圧から、前記第１の電源電圧よりも絶対値の小さい第２の電源電圧を生成するための安定化電源と、
前記第１の電源電圧および前記第２の電源電圧を受けて、前記反転増幅回路に対して供給する電圧として、前記第１の電源電圧と前記第２の電源電圧とを選択可能な電源選択回路とを備え、
前記半導体集積回路は、さらに、
前記信号または前記反転増幅回路によって増幅された信号のレベルを検出し、前記電源選択回路を制御することにより、検出したレベルの大小に対応して、前記電源選択回路によって選択可能な電源電圧の中から、前記電源電圧の絶対値の大小に応じて前記電源電圧を選択するための制御部を備え、
前記反転増幅回路は、
前記電源選択回路から供給される電源電圧を受ける第１導通電極と、固定電圧が供給される固定電位ノードに結合された第２導通電極と、前記信号として電流を受ける制御電極とを有する第１のトランジスタと、
前記第１のトランジスタの制御電極に結合され、前記第１のトランジスタの出力電流を前記第１のトランジスタの制御電極に帰還するための帰還抵抗とを含み、
前記制御部は、さらに、検出したレベルが所定の閾値以上の場合には、前記第１のトランジスタの出力電流が前記帰還抵抗を介して前記第１のトランジスタの制御電極へ帰還される量を抑制する制御を行ない、
前記反転増幅回路は、さらに、
前記第１のトランジスタの制御電極に結合された第１導通電極および制御電極と、固定電圧が供給される固定電位ノードに結合された第２導通電極とを有する第２のトランジスタを含み、
前記制御部は、検出したレベルが前記所定の閾値以上の場合には前記第２のトランジスタをオンすることにより前記第１のトランジスタの出力電流の一部を前記第２のトランジスタを通して流し、検出したレベルが前記所定の閾値未満の場合には前記第２のトランジスタをオフする、半導体集積回路。 A semiconductor integrated circuit that operates with a supplied first power supply voltage,
An inverting amplifier circuit for amplifying the signal received from the light receiving element ;
A stabilized power supply for generating a second power supply voltage having an absolute value smaller than the first power supply voltage from the first power supply voltage ;
A power supply selection circuit that receives the first power supply voltage and the second power supply voltage and can select the first power supply voltage and the second power supply voltage as a voltage to be supplied to the inverting amplifier circuit. And
The semiconductor integrated circuit further includes:
By detecting the level of the signal or the signal amplified by the inverting amplifier circuit and controlling the power supply selection circuit, the power supply voltage that can be selected by the power supply selection circuit according to the level of the detected level is controlled. From the control unit for selecting the power supply voltage according to the magnitude of the absolute value of the power supply voltage,
The inverting amplifier circuit is
A first conduction electrode receiving a power supply voltage supplied from the power supply selection circuit, a second conduction electrode coupled to a fixed potential node supplied with a fixed voltage, and a control electrode receiving a current as the signal. Transistors
A feedback resistor coupled to the control electrode of the first transistor for returning the output current of the first transistor to the control electrode of the first transistor;
The control unit further suppresses an amount by which the output current of the first transistor is fed back to the control electrode of the first transistor via the feedback resistor when the detected level is equal to or higher than a predetermined threshold. Control to
The inverting amplifier circuit further includes:
A second transistor having a first conduction electrode and a control electrode coupled to the control electrode of the first transistor, and a second conduction electrode coupled to a fixed potential node to which a fixed voltage is supplied;
When the detected level is equal to or higher than the predetermined threshold, the control unit turns on the second transistor to flow a part of the output current of the first transistor through the second transistor and detects A semiconductor integrated circuit which turns off the second transistor when the level is less than the predetermined threshold.
前記制御部は、前記バースト信号または前記反転増幅回路によって増幅されたバースト信号の、先頭部分のレベルを検出し、検出結果に基づいて前記電源選択回路を制御することにより、前記反転増幅回路へ供給する前記電源電圧の選択を前記バースト信号ごとに行ない、
前記制御部は、前記反転増幅回路への供給電圧として、前記電源選択回路によって選択可能な電源電圧の中から、前記反転増幅回路における各前記バースト信号の受信開始時において絶対値の最も小さい前記電源電圧を選択し、検出したレベルが所定の閾値以上になると、より絶対値の大きい前記電源電圧を選択する、請求項１に記載の半導体集積回路。 The inverting amplifier circuit receives and amplifies the burst signal,
The control unit, the burst signal or burst signal amplified by the inverting amplifier circuit detects the level of the head portion, by controlling the power supply selection circuit based on the detection result, supplied to the inverting amplifier circuit Selecting the power supply voltage for each burst signal,
The control unit, as a supply voltage to the inverting amplifier circuit, out of power supply voltages selectable by the power supply selection circuit, the power supply having the smallest absolute value at the start of reception of each burst signal in the inverting amplifier circuit 2. The semiconductor integrated circuit according to claim 1, wherein a voltage is selected, and the power supply voltage having a larger absolute value is selected when the detected level becomes a predetermined threshold value or more.
前記制御部は、前記バースト信号の受信タイミングを示す情報を取得し、取得した前記情報に基づいて、前記バースト信号の先頭部分のレベルを検出すべきタイミングを決定する、請求項２に記載の半導体集積回路。 The semiconductor integrated circuit is provided in a station side device in a passive optical network, amplifies a burst signal received from one or a plurality of home side devices,
3. The semiconductor according to claim 2, wherein the control unit acquires information indicating reception timing of the burst signal, and determines a timing at which a level of a head portion of the burst signal is to be detected based on the acquired information. Integrated circuit.
前記反転増幅回路によって増幅された信号の直流レベルを調整するための差動変換回路を備え、
前記安定化電源は、前記第２の電源電圧を、前記半導体集積回路における各回路のみへ供給し、
前記電源選択回路は、前記反転増幅回路に対して供給する電圧として、さらに、前記第１の電源電圧および前記第２の電源電圧を用いて、前記第１の電源電圧および前記第２の電源電圧の間の電圧である第３の電源電圧を生成し、
前記電源選択回路は、前記第１の電源電圧、前記第２の電源電圧および前記第３の電源電圧を選択可能である、請求項１から請求項３のいずれか１項に記載の半導体集積回路。 The semiconductor integrated circuit further includes:
A differential conversion circuit for adjusting the DC level of the signal amplified by the inverting amplifier circuit;
The stabilized power supply supplies the second power supply voltage only to each circuit in the semiconductor integrated circuit,
The power supply selection circuit further uses the first power supply voltage and the second power supply voltage as voltages to be supplied to the inverting amplifier circuit, and uses the first power supply voltage and the second power supply voltage. A third power supply voltage that is a voltage between
4. The semiconductor integrated circuit according to claim 1, wherein the power supply selection circuit is capable of selecting the first power supply voltage, the second power supply voltage, and the third power supply voltage. 5. .
受光素子から受けた信号を増幅するための反転増幅回路と、
前記第１の電源電圧、および安定化電源によって前記第１の電源電圧から生成され、前記第１の電源電圧よりも絶対値の小さい第２の電源電圧を受けて、前記反転増幅回路に対して供給する電圧として、前記第１の電源電圧と前記第２の電源電圧とを選択可能な電源選択回路とを備え、
前記増幅器は、さらに、
前記信号または前記反転増幅回路によって増幅された信号のレベルを検出し、前記電源選択回路を制御することにより、検出したレベルの大小に対応して、前記電源選択回路によって選択可能な電源電圧の中から、前記電源電圧の絶対値の大小に応じて前記電源電圧を選択するための制御部を備え、
前記反転増幅回路は、
前記電源選択回路から供給される電源電圧を受ける第１導通電極と、固定電圧が供給される固定電位ノードに結合された第２導通電極と、前記信号として電流を受ける制御電極とを有する第１のトランジスタと、
前記第１のトランジスタの制御電極に結合され、前記第１のトランジスタの出力電流を前記第１のトランジスタの制御電極に帰還するための帰還抵抗とを含み、
前記制御部は、さらに、検出したレベルが所定の閾値以上の場合には、前記第１のトランジスタの出力電流が前記帰還抵抗を介して前記第１のトランジスタの制御電極へ帰還される量を抑制する制御を行ない、
前記反転増幅回路は、さらに、
前記第１のトランジスタの制御電極に結合された第１導通電極および制御電極と、固定電圧が供給される固定電位ノードに結合された第２導通電極とを有する第２のトランジスタを含み、
前記制御部は、検出したレベルが前記所定の閾値以上の場合には前記第２のトランジスタをオンすることにより前記第１のトランジスタの出力電流の一部を前記第２のトランジスタを通して流し、検出したレベルが前記所定の閾値未満の場合には前記第２のトランジスタをオフする、増幅器。 An amplifier operating with a supplied first power supply voltage,
An inverting amplifier circuit for amplifying the signal received from the light receiving element ;
The second power supply voltage generated from the first power supply voltage by the first power supply voltage and the stabilized power supply, and having a smaller absolute value than the first power supply voltage, is applied to the inverting amplifier circuit. A power supply selection circuit capable of selecting the first power supply voltage and the second power supply voltage as a voltage to be supplied;
The amplifier further comprises:
By detecting the level of the signal or the signal amplified by the inverting amplifier circuit and controlling the power supply selection circuit, the power supply voltage that can be selected by the power supply selection circuit according to the level of the detected level is controlled. From the control unit for selecting the power supply voltage according to the magnitude of the absolute value of the power supply voltage,
The inverting amplifier circuit is
A first conduction electrode receiving a power supply voltage supplied from the power supply selection circuit, a second conduction electrode coupled to a fixed potential node supplied with a fixed voltage, and a control electrode receiving a current as the signal. Transistors
A feedback resistor coupled to the control electrode of the first transistor for returning the output current of the first transistor to the control electrode of the first transistor;
The control unit further suppresses an amount by which the output current of the first transistor is fed back to the control electrode of the first transistor via the feedback resistor when the detected level is equal to or higher than a predetermined threshold. Control to
The inverting amplifier circuit further includes:
A second transistor having a first conduction electrode and a control electrode coupled to the control electrode of the first transistor, and a second conduction electrode coupled to a fixed potential node to which a fixed voltage is supplied;
When the detected level is equal to or higher than the predetermined threshold, the control unit turns on the second transistor to flow a part of the output current of the first transistor through the second transistor and detects An amplifier that turns off the second transistor when the level is less than the predetermined threshold.
前記安定化電源は、前記第２の電源電圧を前記増幅器のみへ供給する、請求項５に記載の増幅器。 The first power supply voltage is generated for supply to the amplifier and a circuit other than the amplifier;
The amplifier according to claim 5, wherein the stabilized power supply supplies the second power supply voltage only to the amplifier.
前記光ファイバと光学的に結合された受光素子と、
供給された第１の電源電圧によって動作し、前記受光素子からの電流を信号として受ける半導体集積回路とを備え、
前記半導体集積回路は、
受けた前記信号を増幅するための反転増幅回路と、
前記第１の電源電圧から、前記第１の電源電圧よりも絶対値の小さい第２の電源電圧を生成するための安定化電源と、
前記第１の電源電圧および前記第２の電源電圧を受けて、前記反転増幅回路に対して供給する電圧として、前記第１の電源電圧と前記第２の電源電圧とを選択可能な電源選択回路とを含み、
前記半導体集積回路は、さらに、
前記信号または前記反転増幅回路によって増幅された信号のレベルを検出し、前記電源選択回路を制御することにより、検出したレベルの大小に対応して、前記電源選択回路によって選択可能な電源電圧の中から、前記電源電圧の絶対値の大小に応じて前記電源電圧を選択するための制御部を含み、
前記反転増幅回路は、
前記電源選択回路から供給される電源電圧を受ける第１導通電極と、固定電圧が供給される固定電位ノードに結合された第２導通電極と、前記信号として電流を受ける制御電極とを有する第１のトランジスタと、
前記第１のトランジスタの制御電極に結合され、前記第１のトランジスタの出力電流を前記第１のトランジスタの制御電極に帰還するための帰還抵抗とを含み、
前記制御部は、さらに、検出したレベルが所定の閾値以上の場合には、前記第１のトランジスタの出力電流が前記帰還抵抗を介して前記第１のトランジスタの制御電極へ帰還される量を抑制する制御を行ない、
前記反転増幅回路は、さらに、
前記第１のトランジスタの制御電極に結合された第１導通電極および制御電極と、固定電圧が供給される固定電位ノードに結合された第２導通電極とを有する第２のトランジスタを含み、
前記制御部は、検出したレベルが前記所定の閾値以上の場合には前記第２のトランジスタをオンすることにより前記第１のトランジスタの出力電流の一部を前記第２のトランジスタを通して流し、検出したレベルが前記所定の閾値未満の場合には前記第２のトランジスタをオフする、光モジュール。
An optical module for use in a passive optical network comprising optical fibers,
A light receiving element optically coupled to the optical fiber;
A semiconductor integrated circuit that operates with the supplied first power supply voltage and receives a current from the light receiving element as a signal;
The semiconductor integrated circuit is:
An inverting amplifier circuit for amplifying the received signal;
A stabilized power supply for generating a second power supply voltage having an absolute value smaller than the first power supply voltage from the first power supply voltage ;
A power supply selection circuit that receives the first power supply voltage and the second power supply voltage and can select the first power supply voltage and the second power supply voltage as a voltage to be supplied to the inverting amplifier circuit. Including
The semiconductor integrated circuit further includes:
By detecting the level of the signal or the signal amplified by the inverting amplifier circuit and controlling the power supply selection circuit, the power supply voltage that can be selected by the power supply selection circuit according to the level of the detected level is controlled. From the control unit for selecting the power supply voltage according to the magnitude of the absolute value of the power supply voltage,
The inverting amplifier circuit is
A first conduction electrode receiving a power supply voltage supplied from the power supply selection circuit, a second conduction electrode coupled to a fixed potential node supplied with a fixed voltage, and a control electrode receiving a current as the signal. Transistors
A feedback resistor coupled to the control electrode of the first transistor for returning the output current of the first transistor to the control electrode of the first transistor;
The control unit further suppresses an amount by which the output current of the first transistor is fed back to the control electrode of the first transistor via the feedback resistor when the detected level is equal to or higher than a predetermined threshold. Control to
The inverting amplifier circuit further includes:
A second transistor having a first conduction electrode and a control electrode coupled to the control electrode of the first transistor, and a second conduction electrode coupled to a fixed potential node to which a fixed voltage is supplied;
When the detected level is equal to or higher than the predetermined threshold, the control unit turns on the second transistor to flow a part of the output current of the first transistor through the second transistor and detects An optical module that turns off the second transistor when the level is less than the predetermined threshold.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011004947A JP5423994B2 (en) | 2011-01-13 | 2011-01-13 | Semiconductor integrated circuit, amplifier and optical module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011004947A JP5423994B2 (en) | 2011-01-13 | 2011-01-13 | Semiconductor integrated circuit, amplifier and optical module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012147312A JP2012147312A (en) | 2012-08-02 |
| JP5423994B2 true JP5423994B2 (en) | 2014-02-19 |
Family
ID=46790408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011004947A Active JP5423994B2 (en) | 2011-01-13 | 2011-01-13 | Semiconductor integrated circuit, amplifier and optical module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5423994B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015213385A (en) * | 2014-05-01 | 2015-11-26 | 三菱電機株式会社 | Analog voltage and current output device |
| WO2017069776A1 (en) * | 2015-10-23 | 2017-04-27 | Hewlett Packard Enterprise Development | Noise-canceling transimpedance amplifier (tia) systems |
| DE102018129488A1 (en) * | 2018-11-22 | 2020-05-28 | Osram Opto Semiconductors Gmbh | Transimpedance amplifier and receiver circuit for optical signals with a photodiode and a transimpedance amplifier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3604930B2 (en) * | 1998-11-30 | 2004-12-22 | 三洋電機株式会社 | Power amplifier |
| JP2004274337A (en) * | 2003-03-07 | 2004-09-30 | Mitsubishi Electric Corp | Optical receiver |
| JP2009212924A (en) * | 2008-03-05 | 2009-09-17 | Nec Corp | Burst mode automatic gain control circuit |
| JP5320841B2 (en) * | 2008-06-17 | 2013-10-23 | 住友電気工業株式会社 | Amplifier and optical module |
-
2011
- 2011-01-13 JP JP2011004947A patent/JP5423994B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012147312A (en) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI451691B (en) | Amplifier and optical module for gain control | |
| US7259628B2 (en) | Signal dependent biasing scheme for an amplifier | |
| JP5138990B2 (en) | Preamplifier and optical receiver | |
| JP4896547B2 (en) | Transimpedance amplifier with signal amplification circuit for adjusting power signal | |
| US10355655B2 (en) | Transimpedance amplifier (TIA) circuit having reduced power consumption, improved linearization and reduced peaking | |
| JP5630325B2 (en) | Variable gain differential amplifier circuit | |
| US6909082B2 (en) | Automatic threshold control device for burst mode optical receiver | |
| JP4779713B2 (en) | Optical signal receiving circuit and optical signal receiving apparatus using the same | |
| US11394349B2 (en) | Transimpedance amplifier | |
| JP6038165B2 (en) | Receiver and receiving method | |
| JP4077813B2 (en) | Peak and bottom detectors for burst mode optical receivers. | |
| US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
| KR20140089052A (en) | Feedback amplifier | |
| JP5762943B2 (en) | Optical transceiver circuit and receiving circuit | |
| US7305190B2 (en) | Optical dispersion correction in transimpedance amplifiers | |
| JP5423994B2 (en) | Semiconductor integrated circuit, amplifier and optical module | |
| CN111327282B (en) | Control circuit, transimpedance amplifying circuit and control method | |
| JPH09186659A (en) | Amplifier circuit | |
| US20050168289A1 (en) | Receiver circuit having an optical reception device | |
| JP2012156960A (en) | Light receiving circuit, light receiving amplifier circuit and photo-coupler | |
| JP2017041670A (en) | Amplifier circuit | |
| JP5147061B2 (en) | Transimpedance amplifier | |
| JP5096507B2 (en) | Amplitude limiting amplifier circuit and optical receiver | |
| US8542065B2 (en) | Trans-impedance amplifier for optical receiver | |
| JP2003174337A (en) | Optical receiver circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5423994 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |