JP5416881B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP5416881B2 JP5416881B2 JP2006283219A JP2006283219A JP5416881B2 JP 5416881 B2 JP5416881 B2 JP 5416881B2 JP 2006283219 A JP2006283219 A JP 2006283219A JP 2006283219 A JP2006283219 A JP 2006283219A JP 5416881 B2 JP5416881 B2 JP 5416881B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- layer
- forming
- tantalum nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
本発明は半導体素子で構成された回路を有する半導体装置およびそれらの作製方法に関する。また、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。 The present invention relates to a semiconductor device having a circuit including semiconductor elements and a method for manufacturing the semiconductor device. The present invention also relates to an electronic apparatus in which an electro-optical device typified by a liquid crystal display panel or a light-emitting display device having an organic light-emitting element is mounted as a component. Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.
従来より、アクティブマトリックス型の液晶表示装置やイメージセンサー等の回路をガラス基板上に形成する場合において、薄膜トランジスタ（ＴＦＴともいう）を集積化して利用する構成が広く知られている。この場合、基板上の配線は、通常、１層目の下層配線を形成し、その後、層間絶縁物を形成した後、２層目の上層配線を形成する方法が一般的であり、必要に応じては、さらに３層目、４層目の配線を形成することもある。 2. Description of the Related Art Conventionally, a configuration in which thin film transistors (also referred to as TFTs) are integrated and used when a circuit such as an active matrix liquid crystal display device or an image sensor is formed on a glass substrate is widely known. In this case, generally, the wiring on the substrate is generally formed by forming the first lower layer wiring, and then forming the interlayer insulator, and then forming the second upper layer wiring. May further form a third-layer wiring and a fourth-layer wiring.
また、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスク（以下、露光マスクともいう）或いはレチクルをゲート電極形成用フォトリソグラフィ工程に適用したＴＦＴ作製工程が知られている（例えば、特許文献１参照）。
半導体素子を有した半導体装置の問題点として、下層配線と、その上にある上層配線の交差する部分（乗り越え部）における上層配線の断線（段切れ、ともいう）がある。これは、下層配線上のエッジが急峻でその上に形成される層間絶縁膜が十分に被覆されていないためである。 As a problem of a semiconductor device having a semiconductor element, there is a disconnection (also referred to as a step disconnection) of an upper layer wiring at a portion where the lower layer wiring and an upper layer wiring thereover intersect (crossover portion). This is because the edge on the lower layer wiring is steep and the interlayer insulating film formed thereon is not sufficiently covered.
このような段切れを防止するには、上層配線の厚みを増すことが必要である。例えば、下層配線であるゲート配線の２倍程度の厚さにすることが望まれる。しかし、このことは、集積回路の凹凸がさらに増加することを意味し、その上にさらに配線を重ねることが必要な場合には、上層配線の厚みによる断線も考慮しなければならない。また、液晶表示装置のように集積回路の凹凸が好まれない回路を形成する場合には、上層配線の厚みを増すことによる対処は実質的に不可能である。 In order to prevent such disconnection, it is necessary to increase the thickness of the upper layer wiring. For example, it is desirable to make the thickness about twice that of the gate wiring as the lower layer wiring. However, this means that the unevenness of the integrated circuit is further increased, and when it is necessary to further superimpose a wiring thereon, a disconnection due to the thickness of the upper layer wiring must also be considered. Further, when forming a circuit that does not like the unevenness of the integrated circuit, such as a liquid crystal display device, it is practically impossible to cope with the problem by increasing the thickness of the upper layer wiring.
集積回路においては、段切れが１か所でも存在すると、全体が不良となってしまうため、段切れをいかに減らすかが重要な課題である。本発明は、工程数を増やすことなく、このような段切れ不良を減らす方法を提供し、よって集積回路の歩留りを上げることを課題とする。 In an integrated circuit, if even one step breakage exists, the whole becomes defective, and how to reduce the step breakage is an important issue. It is an object of the present invention to provide a method for reducing such a step failure without increasing the number of processes, and thus to increase the yield of an integrated circuit.
また、本発明は、動作性能および信頼性の高い回路を備えた半導体装置を提供することを課題とする。そして、半導体装置の信頼性を向上させることにより、それを備える電子機器の信頼性を向上させることを課題とする。 It is another object of the present invention to provide a semiconductor device including a circuit with high operation performance and high reliability. It is an object to improve the reliability of an electronic device including the semiconductor device by improving the reliability of the semiconductor device.
本発明は、配線の乗り越え部分において、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを配線形成用のフォトリソグラフィ工程に適用する。そして、２層構造の下層配線となる導電膜を形成し、下層配線が下層配線１層目と、１層目の幅より狭い２層目の幅を有するようにレジストパターンを形成し、急峻な段差を緩和することを目的とした下層配線を形成する。なお、本明細書中では、基板側から下側に位置する配線を下層配線とし、下層配線上に層間絶縁膜を介して形成された配線を上層配線と呼ぶ。 The present invention applies a photomask or a reticle provided with an auxiliary pattern having a function of reducing the light intensity, which is formed of a diffraction grating pattern or a semi-transparent film, to a photolithography process for forming a wiring at a part where the wiring is crossed. Then, a conductive film to be a lower layer wiring having a two-layer structure is formed, and a resist pattern is formed so that the lower layer wiring has a first layer lower layer width and a second layer width narrower than the first layer width. A lower layer wiring for reducing the step is formed. In this specification, a wiring located from the substrate side to the lower side is referred to as a lower layer wiring, and a wiring formed on the lower layer wiring through an interlayer insulating film is referred to as an upper layer wiring.
本明細書で開示する発明の構成の一つは、絶縁表面上に有する第１の配線と、第１の配線上に有し、且つ、同一方向に延びている第２の配線と、第２の配線上に第２の配線を覆うように有する絶縁膜と、絶縁膜上に、第１の配線及び第２の配線と交差する第３の配線とを有し、第２の配線と第３の配線との交差部及び交差部近傍において、第１の配線の幅は第２の配線の幅よりも広いことを特徴としている。 One of the structures of the invention disclosed in this specification includes a first wiring that is provided on an insulating surface, a second wiring that is provided on the first wiring and extends in the same direction, and a second wiring. An insulating film that covers the second wiring over the second wiring, and a third wiring that intersects the first wiring and the second wiring on the insulating film, and the second wiring and the third wiring The width of the first wiring is wider than the width of the second wiring at the intersection with and near the intersection.
本明細書で開示する発明の構成の一つは、絶縁表面上に有する第１の配線と、第１の配線上に有し、且つ、同一方向に延びている第２の配線と、第１の配線および第２の配線と電気的に接続され、且つ、第２の配線上に有する第１の配線及び第２の配線と交差する第３の配線と、第１の配線、第２の配線及び第３の配線とを覆うような絶縁膜とを有し、第２の配線と第３の配線との交差部及び交差部近傍において、第１の配線の幅は、第２の配線の幅よりも広いことを特徴としている。 One of the structures of the invention disclosed in this specification includes a first wiring on the insulating surface, a second wiring on the first wiring and extending in the same direction, and a first wiring A third wiring that is electrically connected to the second wiring and the second wiring and intersects the first wiring and the second wiring, and the first wiring and the second wiring. And an insulating film covering the third wiring, and the width of the first wiring is the width of the second wiring at the intersection of the second wiring and the third wiring and in the vicinity of the intersection. It is characterized by being wider.
なお、好ましくは、第２の配線と第３の配線との交差部及び交差部近傍以外では、第１の配線の上底の幅と第２の配線の下底の幅が一致または概略一致していると良い。または、第２の配線と第３の配線との交差部及び交差部近傍以外では、交差部及び交差部近傍における第１の配線の配線幅と第２の配線の配線幅の差よりも小さい配線幅を設けるとよい。つまり、交差部及び交差部近傍以外では、交差部及び交差部近傍より小さい、第１の配線の幅と第２の配線の幅の差を有するとよい。 Preferably, the width of the upper bottom of the first wiring and the width of the lower bottom of the second wiring match or substantially match except for the intersection of the second wiring and the third wiring and in the vicinity of the intersection. Good to be. Or, except for the intersection of the second wiring and the third wiring and the vicinity of the intersection, the wiring smaller than the difference between the wiring width of the first wiring and the wiring width of the second wiring in the vicinity of the intersection A width should be provided. In other words, except for the intersection and the vicinity of the intersection, it is preferable that the difference between the width of the first wiring and the width of the second wiring is smaller than that of the intersection and the vicinity of the intersection.
交差部及び交差部近傍以外においては段切れの考慮をする必要がないことから、第１の配線の幅を細く設計することができる。従って、交差部及び交差部近における第１の配線の幅と、交差部及び交差部近傍以外の第１の配線の幅とを一致または概略一致させるとよい。または、交差部及び交差部近傍における第１の配線より、交差部及び交差部近傍以外の第１の配線を細くするとよい。なお、概略一致とは、絶縁表面上に垂直方向の断面において下層の上底と上層の下底とが一致している場合も含む。 Since it is not necessary to consider the disconnection at portions other than the intersection and the vicinity of the intersection, the width of the first wiring can be designed to be narrow. Therefore, it is preferable that the width of the first wiring near the intersection and the intersection and the width of the first wiring other than the intersection and the vicinity of the intersection match or approximately match. Alternatively, the first wiring other than the intersection and the vicinity of the intersection may be thinner than the first wiring in the intersection and the vicinity of the intersection. Note that the term “coincidence” includes the case where the upper base of the lower layer and the lower base of the upper layer coincide with each other in a vertical cross section on the insulating surface.
第２の配線と第３の配線との交差部及び交差部近傍の領域において、第１の配線の幅は、第２の配線の幅よりも広く設けられ、その他の領域以外では、第１の配線の幅と第２の配線の幅が一致、もしくは狭い配線幅の差を有しているとよい。この構成により、交差部及び交差部近傍の領域では配線の段差を緩和して断線を防ぐことができ、配線と絶縁膜とのカバレッジを良好にすることができる。また、交差部及び交差部近傍以外の領域については配線幅を細くでき、微細化が可能となる。また、交差部以外について第１の配線の幅と第２の配線の幅を一致、もしくは狭い配線幅の差を設けることにより、配線間隔を狭めることができ、高集積化を可能とすることができる。 The width of the first wiring is wider than the width of the second wiring in the intersection between the second wiring and the third wiring and in the vicinity of the intersection. It is preferable that the width of the wiring and the width of the second wiring match or have a narrow difference in wiring width. With this configuration, the step of the wiring can be relaxed and disconnection can be prevented in the intersection and in the vicinity of the intersection, and the coverage between the wiring and the insulating film can be improved. In addition, the wiring width can be narrowed in areas other than the intersection and the vicinity of the intersection, and miniaturization is possible. In addition, the width of the first wiring and the width of the second wiring can be made to coincide with each other or the difference between the narrow wiring widths can be provided in areas other than the intersection, so that the wiring interval can be reduced and high integration can be achieved. it can.
本明細書で開示する発明の構成の一つは、絶縁表面上に有する第１の配線と、第１の配線上に有し、且つ、同一方向に延びている第２の配線と、第２の配線を覆うように有する層間絶縁膜と、層間絶縁膜に形成された開口部を介して第１の配線および第２の配線と電気的に接続される第３の配線とを有し、開口部において、第１の配線の幅は、第２の配線の幅よりも広く形成されていることを特徴としている。 One of the structures of the invention disclosed in this specification includes a first wiring that is provided on an insulating surface, a second wiring that is provided on the first wiring and extends in the same direction, and a second wiring. An interlayer insulating film that covers the first wiring, and a third wiring that is electrically connected to the first wiring and the second wiring through an opening formed in the interlayer insulating film, The first wiring is characterized in that the width of the first wiring is wider than the width of the second wiring.
上記構成によって、開口部において、第１の配線はエッチングストッパーとなり、第１の配線、第２の配線、及び第３の配線との接合性を向上することができる。 With the above structure, the first wiring serves as an etching stopper in the opening, and the bondability with the first wiring, the second wiring, and the third wiring can be improved.
なお、開口部は、第２の配線の端部と重なっていてもよい。端部と重なることにより、第２の配線と第３の配線との接触する表面積が増え、開口部における接合性を向上することができる。 Note that the opening may overlap with the end of the second wiring. By overlapping with the end portion, the surface area of contact between the second wiring and the third wiring is increased, and the bonding property at the opening can be improved.
また、第１の配線の端部は、第２の配線の端部から突出して位置し、第１の配線は第２の配線より長いことを特徴としている。これにより、第１の配線はエッチングストッパーとなり、第２の配線、及び第３の配線との接合性を向上することができる。 In addition, an end portion of the first wiring is located so as to protrude from an end portion of the second wiring, and the first wiring is longer than the second wiring. Accordingly, the first wiring serves as an etching stopper, and the bonding property with the second wiring and the third wiring can be improved.
また、上記のいずれの構成においても、第１の配線及び第２の配線と半導体素子を同一基板上に有し、半導体素子は、半導体層、ゲート絶縁膜、及びゲート電極とを有し、ゲート電極は、第１のゲート電極と、第１のゲート電極上に接する第２のゲート電極を有し、第１のゲート電極は第１の配線と同じ材料であり、且つ、第２のゲート電極は第２の配線と同じ材料であってもよい。 In any of the above structures, the first wiring, the second wiring, and the semiconductor element are provided over the same substrate. The semiconductor element includes a semiconductor layer, a gate insulating film, and a gate electrode. The electrode has a first gate electrode and a second gate electrode in contact with the first gate electrode, the first gate electrode is made of the same material as the first wiring, and the second gate electrode May be the same material as the second wiring.
また、上記のいずれの構成においても、第１の配線の側面はテーパー形状としてもよい。また、第１の配線及び第２の配線の側面はテーパー形状としてもよい。その場合、第１の配線の側面と基板面がなす角は、第２の配線の側面が基板面となす角より小さくなる。テーパー形状とすることで、さらに配線の段差を緩和して断線を防ぐことができる。また、第１の配線と第２の配線の側面を連続してテーパー形状としてもよい。その場合、少なくとも絶縁表面上に垂直方向の断面において第１の配線の上底の幅と第２の配線の幅の下底の幅とが一致する形状となる。 In any of the above configurations, the side surface of the first wiring may have a tapered shape. Further, the side surfaces of the first wiring and the second wiring may be tapered. In that case, the angle formed between the side surface of the first wiring and the substrate surface is smaller than the angle formed between the side surface of the second wiring and the substrate surface. By adopting the taper shape, the step of the wiring can be further reduced to prevent disconnection. Alternatively, the side surfaces of the first wiring and the second wiring may be continuously tapered. In that case, at least in the vertical cross section on the insulating surface, the width of the upper base of the first wiring and the width of the lower base of the second wiring coincide with each other.
本明細書で開示する発明の構成の一つは、絶縁表面上に第１の導電膜を形成し、第１の導電膜上に第１の導電膜と接する第２の導電膜を形成し、第２の導電膜上に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、膜厚を一部薄くした第１のマスクと、側部以外において膜厚が均一の第２のマスクを形成し、第１のマスク及び第２のマスクをマスクとして第１の導電膜および第２の導電膜をエッチングして第１の配線と、第１の配線より幅が狭い部分を有する第２の配線とを形成し、第１の配線及び第２の配線を覆う絶縁膜を形成し、絶縁膜上に第１の配線及び第２の配線と交差する第３の配線を形成し、第３の配線は、第１の配線において第２の配線よりも幅が広い部分と重なることを特徴としている。 One of the structures of the invention disclosed in this specification is that a first conductive film is formed over an insulating surface, a second conductive film in contact with the first conductive film is formed over the first conductive film, A photomask or reticle including an auxiliary pattern having a light intensity reduction function consisting of a diffraction grating pattern or a semi-transmissive film on the second conductive film, except for the first mask having a partially reduced thickness and the side portions A second mask having a uniform film thickness is formed, and the first wiring and the first wiring are etched by etching the first conductive film and the second conductive film using the first mask and the second mask as a mask. Forming a second wiring having a narrower portion, forming an insulating film covering the first wiring and the second wiring, and intersecting the first wiring and the second wiring on the insulating film. 3 is formed, and the third wiring is a portion of the first wiring that is wider than the second wiring. It is characterized in that overlap.
本明細書で開示する発明の構成の一つは、絶縁表面上に第１の導電膜を形成し、第１の導電膜上に第１の導電膜と接する第２の導電膜を形成し、第２の導電膜上に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、２段階以上の膜厚を有する第１のマスクと、側部以外において膜厚が均一の第２のマスクを形成し、第１のマスク及び第２のマスクをマスクとして第１の導電膜および第２の導電膜をエッチングして第１の配線と、第１の配線より幅が狭い部分を有する第２の配線とを形成し、第１の配線及び第２の配線を覆う絶縁膜を形成し、絶縁膜上に第１の配線及び第２の配線と交差する第３の配線を形成し、第３の配線は、第１の配線において第２の配線よりも幅が広い部分と重なることを特徴としている。 One of the structures of the invention disclosed in this specification is that a first conductive film is formed over an insulating surface, a second conductive film in contact with the first conductive film is formed over the first conductive film, A photomask or reticle including an auxiliary pattern having a light intensity reducing function made of a diffraction grating pattern or a semi-transparent film on the second conductive film, and a first mask having a film thickness of two or more stages and other than the side portions A second mask having a uniform thickness is formed, and the first conductive film and the second conductive film are etched using the first mask and the second mask as a mask to form the first wiring, A second wiring having a narrower width than the wiring is formed, an insulating film covering the first wiring and the second wiring is formed, and the first wiring and the second wiring are crossed on the insulating film. A third wiring is formed, and the third wiring is wider in the first wiring than in the second wiring. It is characterized in that overlaps with the part.
本明細書で開示する発明の構成の一つは、絶縁表面上に第１の導電膜を形成し、前記第１の導電膜上に前記第１の導電膜と接する第２の導電膜を形成し、第２の導電膜上に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、膜厚を一部薄くした第１のマスクと、側部以外において膜厚が均一の第２のマスクを形成し、第１のマスク及び第２のマスクをマスクとして第１の導電膜および第２の導電膜をエッチングして第１の配線と、第１の配線より幅が狭い部分を有する第２の配線とを形成し、第１の配線および第２の配線と電気的に接続し、且つ、第１の配線及び第２の配線と交差する第３の配線を形成し、第１の配線、第２の配線及び第３の配線を覆う絶縁膜を形成し、第３の配線は、第１の配線において第２の配線よりも幅が広い部分と重なることを特徴としている。 One of the structures of the invention disclosed in this specification is that a first conductive film is formed over an insulating surface and a second conductive film in contact with the first conductive film is formed over the first conductive film. A first mask whose thickness is partially reduced with a photomask or a reticle including an auxiliary pattern having a light intensity reduction function made of a diffraction grating pattern or a semi-transmissive film on the second conductive film; Except that a second mask having a uniform thickness is formed, the first conductive film and the second conductive film are etched using the first mask and the second mask as a mask, the first wiring, And a second wiring having a narrower width than the first wiring, electrically connected to the first wiring and the second wiring, and intersecting the first wiring and the second wiring. Forming an insulating film covering the first wiring, the second wiring, and the third wiring; 3 of the wiring is characterized in that overlaps with the second portion wider than the wiring in the first wiring.
本明細書で開示する発明の構成の一つは、絶縁表面上に第１の導電膜を形成し、第１の導電膜上に第１の導電膜と接する第２の導電膜を形成し、第２の導電膜上に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、２段階以上の膜厚を有する第１のマスクと、側部以外において膜厚が均一の第２のマスクを形成し、第１のマスク及び第２のマスクをマスクとして第１の導電膜および第２の導電膜をエッチングして第１の配線と、第１の配線より幅が狭い部分を有する第２の配線とを形成し、第１の配線および第２の配線と電気的に接続し、且つ、第１の配線及び第２の配線と交差する第３の配線を形成し、第１の配線、第２の配線及び第３の配線を覆う絶縁膜を形成し、第３の配線は、第１の配線において第２の配線よりも幅が広い部分と重なることを特徴としている。 One of the structures of the invention disclosed in this specification is that a first conductive film is formed over an insulating surface, a second conductive film in contact with the first conductive film is formed over the first conductive film, A photomask or reticle including an auxiliary pattern having a light intensity reducing function made of a diffraction grating pattern or a semi-transparent film on the second conductive film, and a first mask having a film thickness of two or more stages and other than the side portions A second mask having a uniform thickness is formed, and the first conductive film and the second conductive film are etched using the first mask and the second mask as a mask to form the first wiring, A second wiring having a portion narrower than the wiring, electrically connected to the first wiring and the second wiring, and intersecting with the first wiring and the second wiring. Forming a wiring, forming an insulating film covering the first wiring, the second wiring, and the third wiring; Wiring is characterized in that overlaps with the second portion wider than the wiring in the first wiring.
上記構成において、第２のマスクをマスクとしてエッチングして第１の配線の幅と第２の配線の幅とを一致または概略一致させて設けても良い。 In the above structure, etching may be performed using the second mask as a mask so that the width of the first wiring matches that of the second wiring.
本明細書で開示する発明の構成の一つは、絶縁表面上に第１の導電膜を形成し、前記第１の導電膜上に前記第１の導電膜と接する第２の導電膜を形成し、第２の導電膜上に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、膜厚を一部薄くした第１のマスクと、側部以外において膜厚が均一の第２のマスクを形成し、第１のマスク及び第２のマスクをマスクとして第１の導電膜および第２の導電膜をエッチングして第１の配線と、第１の配線より幅が狭い部分を有する第２の配線とを形成し、第１の配線及び第２の配線を覆う絶縁膜を形成し、絶縁膜に少なくとも第１の配線上面及び第２の配線上面を露呈させる開口部を形成し、絶縁膜上に開口部を介して第１の配線及び第２の配線と電気的に接続する第３の配線を形成することを特徴としている。 One of the structures of the invention disclosed in this specification is that a first conductive film is formed over an insulating surface and a second conductive film in contact with the first conductive film is formed over the first conductive film. A first mask whose thickness is partially reduced with a photomask or a reticle including an auxiliary pattern having a light intensity reduction function made of a diffraction grating pattern or a semi-transmissive film on the second conductive film; Except that a second mask having a uniform thickness is formed, the first conductive film and the second conductive film are etched using the first mask and the second mask as a mask, the first wiring, And a second wiring having a narrower width than the first wiring, an insulating film covering the first wiring and the second wiring is formed, and at least a first wiring upper surface and a second wiring upper surface are formed on the insulating film. An opening for exposing the first wiring and the first wiring and the opening on the insulating film through the opening It is characterized by forming a third wiring connecting the second wiring and electrically.
絶縁表面上に第１の導電膜を形成し、第１の導電膜上に第１の導電膜と接する第２の導電膜を形成し、第２の導電膜上に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、２段階以上の膜厚を有する第１のマスクと、側部以外において膜厚が均一の第２のマスクを形成し、第１のマスク及び第２のマスクをマスクとして第１の導電膜および第２の導電膜をエッチングして第１の配線と、第１の配線より幅が狭い部分を有する第２の配線とを形成し、第１の配線及び第２の配線を覆う絶縁膜を形成し、絶縁膜に少なくとも第１の配線上面及び第２の配線上面を露呈させる開口部を形成し、絶縁膜上に開口部を介して第１の配線及び第２の配線と電気的に接続する第３の配線を形成することを特徴としている。 A first conductive film is formed over the insulating surface, a second conductive film in contact with the first conductive film is formed over the first conductive film, and a diffraction grating pattern or a semi-transmissive film is formed over the second conductive film. Forming a first mask having a film thickness of two or more stages with a photomask or reticle including an auxiliary pattern having a function of reducing light intensity made of a film, and a second mask having a uniform film thickness except at the side portions; Using the first mask and the second mask as a mask, the first conductive film and the second conductive film are etched to form a first wiring and a second wiring having a portion narrower than the first wiring. Forming an insulating film that covers the first wiring and the second wiring, forming an opening exposing at least the upper surface of the first wiring and the upper surface of the second wiring in the insulating film, and opening the opening on the insulating film; A third wiring electrically connected to the first wiring and the second wiring through It is characterized in that formed.
なお、開口部は、第２の配線の端部と重なっていてもよい。端部と重なることにより、第２の配線と第３の配線との接触する表面積が増え、開口部における接合性を向上することができる。 Note that the opening may overlap with the end of the second wiring. By overlapping with the end portion, the surface area of contact between the second wiring and the third wiring is increased, and the bonding property at the opening can be improved.
また、開口部を形成する際に、第２の配線の端部を露呈させるように開口部を形成してもよい。なお、第１の配線の端部は、第２の配線の端部から突出して位置し、第１の配線は第２の配線より長いことを特徴としている。これにより、第１の配線はエッチングストッパーとなり、第２の配線、及び第３の配線との接合性を向上することができる。 Further, when forming the opening, the opening may be formed so as to expose the end of the second wiring. Note that the end portion of the first wiring is positioned so as to protrude from the end portion of the second wiring, and the first wiring is longer than the second wiring. Accordingly, the first wiring serves as an etching stopper, and the bonding property with the second wiring and the third wiring can be improved.
また、上記のいずれの構成において、第１の配線及び第２の配線と半導体素子を同一基板上に形成し、半導体素子は、半導体層、ゲート絶縁膜、ゲート電極により形成され、前記ゲート電極は、第１のゲート電極と、第１のゲート電極と接する第２のゲート電極により形成され、第１のゲート電極は第１の配線と同一材料及び同一工程で形成され、第２のゲート電極は第２の配線と同一材料及び同一工程で形成されていることを特徴としている。 In any of the above structures, the first wiring, the second wiring, and the semiconductor element are formed over the same substrate, and the semiconductor element is formed of a semiconductor layer, a gate insulating film, and a gate electrode. The first gate electrode and the second gate electrode in contact with the first gate electrode. The first gate electrode is formed of the same material and in the same process as the first wiring. It is characterized by being formed by the same material and the same process as the second wiring.
また、上記のいずれの構成において、第１の配線の側面及び第２の配線の側面は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルを用いて、テーパー形状としても良い。 In any of the above structures, the side surface of the first wiring and the side surface of the second wiring are formed using a photomask or reticle including an auxiliary pattern having a light intensity reduction function made of a diffraction grating pattern or a semi-transmissive film. A tapered shape may be used.
上記のいずれかの構成において、フォトマスクを用い、絶縁表面上に垂直方向の断面に於いて内角が１８０°以上の部位を少なくとも１箇所設けるように前記第１のマスクを形成する。 In any of the above structures, a photomask is used to form the first mask so that at least one portion having an internal angle of 180 ° or more in a vertical cross section is provided on the insulating surface.
本発明は、配線の交差する部分（乗り越え部）において、下層配線を２層構造とし、下層配線の１層目は、その上に形成された２層目より配線幅が広いことを特徴としているため、急峻な段差が緩和され、その上に成膜される層間絶縁物の段差被覆性を向上することができる。よって、下層配線の交差部に層間絶縁物を介して形成された上層配線の段切れを減らすことができ、歩留まりを上げることが可能となる。また、下層配線に、テーパー部を設けることにより、さらに段差被覆性の向上を図ることができる。 The present invention is characterized in that a lower layer wiring has a two-layer structure at a crossing portion (overriding portion) of the wiring, and the first layer of the lower layer wiring has a wider wiring width than the second layer formed thereon. Therefore, a steep step is relieved and the step coverage of the interlayer insulator formed thereon can be improved. Therefore, disconnection of the upper layer wiring formed through the interlayer insulator at the intersection of the lower layer wiring can be reduced, and the yield can be increased. Further, the step coverage can be further improved by providing the lower layer wiring with a tapered portion.
また、上記下層配線の１層目の端部は２層目より広く設けているため、下層配線の１層目、およびその上に形成される２層目の端部上にコンタクトホールを形成した場合、下層配線の１層目がエッチングストッパーとして機能する。つまり、２層目にエッチングされやすい材料を用いても、１層目がエッチングストッパーになるため、不要なエッチングを防ぐことができる。また、２層目に第３の配線（コンタクト配線）と接触抵抗が高い材料を用いても、１層目に低い材料を用いれば良く、材料を適時選択することにより、用いられる材料の選択の幅を広げることができる。 In addition, since the end portion of the first layer of the lower layer wiring is provided wider than the second layer, contact holes are formed on the first layer of the lower layer wiring and the end portion of the second layer formed thereon. In this case, the first layer of the lower layer wiring functions as an etching stopper. In other words, even if a material that is easily etched in the second layer is used, the first layer serves as an etching stopper, so that unnecessary etching can be prevented. Even if a material having a high contact resistance with the third wiring (contact wiring) is used for the second layer, it is sufficient to use a low material for the first layer. The width can be increased.
さらに、下層配線の１層目と、その上に形成された２層目と両方に第３の配線が接合し、且つ、２層目の側面とも接合するため、下層配線と第３の配線との接触する全体の表面積が大きくなり、接合性の良い第３の配線を設けることがきる。 Further, since the third wiring is bonded to both the first layer of the lower layer wiring and the second layer formed thereon, and the side surface of the second layer is also bonded, the lower layer wiring and the third wiring are As a result, the entire surface area in contact with each other increases, and a third wiring having good bonding properties can be provided.
また、従来、コンタクトホール形成部において配線幅は広く設けられるが、本発明では、工程数を増やすことなく１層目の配線幅を広く設けるため、敢えて２層目の配線幅を広く設ける必要がない。コンタクトホール形成部において第１の配線の端部を第２の配線の端部から突出させ、第１の配線は第２の配線より長く設けることができる。 Conventionally, the wiring width is widely provided in the contact hole forming portion. However, in the present invention, since the wiring width of the first layer is wide without increasing the number of processes, it is necessary to dare to widen the wiring width of the second layer. Absent. In the contact hole forming portion, the end of the first wiring protrudes from the end of the second wiring, and the first wiring can be provided longer than the second wiring.
また、本発明は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることにより、工程数を増やすことなく、下層配線を作製することが可能となる。 In addition, according to the present invention, it is possible to manufacture a lower layer wiring without increasing the number of processes by using a photomask or a reticle provided with an auxiliary pattern having a light intensity reduction function consisting of a diffraction grating pattern or a semi-transmissive film. It becomes.
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.
（実施の形態１）
本実施の形態は、下層配線を２層構造とする半導体装置の作製工程について示す。２層構造の下層配線と、絶縁膜を介して重なる上層配線からなる半導体装置の一構成例に関して図１を用いて説明する。
(Embodiment 1)
This embodiment mode shows a manufacturing process of a semiconductor device in which a lower layer wiring has a two-layer structure. A configuration example of a semiconductor device including a lower layer wiring having a two-layer structure and an upper layer wiring which overlaps with an insulating film is described with reference to FIGS.
まず、絶縁表面を有する基板１０１を用意する。絶縁表面を有する基板１０１としては、透光性を有する基板、例えばガラス基板、結晶化ガラス基板、もしくはプラスチック基板を用いることができる。また、絶縁表面を有する基板１０１は、最表面となる層または膜が絶縁表面を有していれば、絶縁体からなる下地膜や半導体層、または導電膜を既に形成していてもよい。
First, the
次に、絶縁表面を有する基板１０１上に、第１の導電層１０２とその上に第２の導電層１０３の積層を形成する。第１の導電層１０２はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。
Next, a stack of the first
また、第２の導電層１０３はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、高融点金属を主成分とする合金もしくは化合物、又はアルミニウム（Ａｌ）等で２００〜６００ｎｍの厚さに形成する。
The second
ここでは、第１の導電層１０２と第２の導電層１０３をそれぞれ異なる配線材料として用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。第１の導電層１０２としては窒化タンタルを用い、第２の導電層１０３としてはタングステン膜を用いる。
Here, the first
次いで、第２の導電層１０３上にレジスト膜４０３を全面に塗布した後、図１（Ａ）に示すマスクを用いて露光を行う。ここでは、膜厚１．５μｍのレジスト膜を塗布し、露光は、解像度が１．５μｍの露光機を用いる。露光に用いる光は、ｉ線（波長３６５ｎｍ）であり、露光エネルギーは、７０〜１４０ｍＪ／ｃｍ２の範囲から選択する。また、ｉ線に限定されず、ｉ線とｇ線（波長４３６ｎｍ）とｈ線（波長４０５ｎｍ）とを混合させた光を露光に用いてもよい。
Next, after a resist film 403 is applied over the entire surface of the second
本実施の形態では、露光マスクに半透明膜からなる光強度低減機能を有する補助パターン（ハーフトーン膜）を設置したものを用いる。 In this embodiment, an exposure mask provided with an auxiliary pattern (halftone film) having a light intensity reduction function made of a semitransparent film is used.
図１（Ａ）において、露光マスク４００は、Ｃｒなどの金属膜からなる遮光部４０１ａ、４０１ｂと、光強度低減機能を有する補助パターンとして、半透膜（ハーフトーン膜ともいう）が設けられた部分（半透部４０２ａ、４０２ｂとも呼ぶ）とが設置されている。露光マスク４００の断面図において、遮光部４０１ａと半透部４０２ａにおける遮光部４０１ｂと半透部４０２ｂとが重なった領域の幅をｔ２と示し、半透部４０２ａ、において一層の領域の幅をｔ１とｔ３と示す。つまり、半透部４０２ａにおいて遮光部４０１ａと重ならない領域の幅をｔ１、ｔ３と示す。ここでは露光マスクの一部として半透膜を用いた例を示したが、回折格子パターンを用いてもよい。
In FIG. 1A, an
図１（Ａ）に示す露光マスク４００を用いてレジスト膜４０３の露光を行うと、レジスト膜４０３に非露光領域４０３ａ、４０３ｂと露光領域４０３ｃが形成される。露光時には、光が遮光部４０１ａ、４０１ｂの回り込みや半透部４０２ａ、４０２ｂを通過することによって図１（Ａ）に示す露光領域４０３ｃが形成される。
When the resist film 403 is exposed using the
そして、現像を行うと、露光領域４０３ｃが除去されて、図１（Ｂ）に示すように、膜厚の厚い領域と、該領域より膜厚の薄い領域を両側側部に有する左右対称のレジストパターン１０４ａと、膜厚の厚い領域からなるレジストパターン１０４ｂとが第２の導電層１０３上に得られる。基板に垂直な軸に対して左右対称のレジストパターン１０４ａにおいて、膜厚の薄い領域は、露光エネルギーを調節することでレジスト膜厚を調節することができる。なお、本実施例では、左右対象のレジストパターンを形成しているが、勿論、左右非対称のレジストパターンであってもよい。
Then, when the development is performed, the exposed
半透明膜からなる光強度低減機能を有する補助パターン（ハーフトーン膜）を設置した露光マスクにより、形成されたレジストパターンの断面（基板に対して垂直方向の断面）において内角が１８０°以上の部位を少なくとも１箇所有するレジストパターンを形成する。本実施の形態では、露光マスク４００を用いて形成されるレジストパターン１０４ａは、そのレジストパターンの断面（基板１０１に対して垂直方向の断面）において内角が１８０°以上の部位を２箇所有するレジストパターン１０４ａとなる。また、レジストパターン１０４ｂは、側面または側部以外において膜厚が均一となるように形成される。
Sites with an internal angle of 180 ° or more in the cross-section of the resist pattern (cross-section in the direction perpendicular to the substrate) formed by the exposure mask with an auxiliary pattern (half-tone film) made of a semi-transparent film having a light intensity reduction function A resist pattern having at least one point is formed. In the present embodiment, the resist
次に、レジストパターン１０４ａ、１０４ｂをマスクとして用い、ドライエッチングにより第２の導電層１０３及び第１の導電層１０２のエッチングを行う。エッチングガスには、ＣＦ４、ＳＦ６、Ｃｌ２、Ｏ２を用いる。エッチング速度の向上にはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｚｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いる。なお、エッチング条件によっては、絶縁表面を有する基板１０１もエッチングされて、部分的に膜厚が薄くなる。そのため予め、基板１０１の最表面の層、または基板１０１上に、エッチングされてもよい絶縁膜を有しているとよい。
Next, using the resist
こうして図１（Ｃ）で示すように、基板１０１上に第１の配線層１０６ａ、１０６ｂ、第２の配線層１０７ａ、１０７ｂからなる下層配線の配線積層パターンが形成される。エッチングによって、両側壁が露出した第１の配線層１０６ａ、１０６ｂが形成される。第１の配線層１０６ａは、第２の配線層１０７ａと重ならない領域が露出される。なお、第１の配線層１０６ａ、第２の配線層１０７ａの両側壁は、テーパー形状としてもよい。また、第１の配線層１０６ｂ、第２の配線層１０７ｂの両側壁もテーパー形状としてもよい。第１の配線層１０６ａのおよび第２の配線層１０７ａの両壁面、または第１の配線層１０６ｂのおよび第２の配線層１０７ｂの両壁面を連続してテーパー形状としてもよい。その場合、少なくとも第１の配線層１０６ａの上底の幅と第２の配線層１０７ａの下底の幅、または第１の配線層１０６ｂの上底の幅と第２の配線層１０７ｂの下底の幅が一致する形状となる。
Thus, as shown in FIG. 1C, a wiring laminated pattern of lower layer wirings including the first wiring layers 106 a and 106 b and the second wiring layers 107 a and 107 b is formed on the
次いで、レジストパターン１０５ａ、１０５ｂを除去した後、図１（Ｄ）に示すように窒化珪素を用いた絶縁膜１０８を形成する。絶縁膜の材料に、透光性を有する無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）または、低誘電率の有機化合物材料（感光性又は非感光性の有機樹脂材料）を用いてもよいし、シロキサンを含む材料を用いて絶縁膜を形成してもよい。なお、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、本実施の形態では、絶縁層を単層として用いているが、積層にしても構わない。
Next, after removing the resist
次いで、図１の（Ｅ）に示すように上層配線となる第３の配線層１０９を形成する。上層配線は単層でも、積層であってもよく、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｈ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）等の金属元素からなる膜、または前記元素を主成分とする合金材料からなる膜（例えば、Ａｌと炭素（Ｃ）とＮｉを含む合金、Ａｌと炭素（Ｃ）とＭｏを含む合金）、または前記元素からなる積層膜（例えば、ＭｏとＡｌとＭｏとの積層膜、ＴｉとＡｌとＴｉとの積層膜、窒化チタン（ＴｉＮ）とＡｌとＴｉとの積層膜）又は金属窒化物等の化合物材料からなる膜等が挙げられる。なお、上記導電膜は、スパッタリング法などの公知の成膜方法を用いることができる。また、膜厚は、５０〜５００ｎｍの厚さで形成する。
Next, as shown in FIG. 1E, a
本実施の形態では、第３の配線層１０９が重畳される部分の第１の配線層１０６ａは、その上に形成される第２の配線層１０７ａの配線幅より広く設けてあり、このように広く設けることにより第３の配線層１０９の段切れを防ぐことができる。なお、このとき上層配線を重畳しない部分の第１の配線層１０６ｂについては、段切れを考慮することがないので第２の配線層１０７ｂと同じ配線幅とする。つまり、配線乗り越えがない場合は、配線幅を細くすることが好ましく、このように配線幅を細くすることで、微細化を図ることができる。また以上のように、本発明を用いることで、信頼性の向上と、高集積化を図ることができる。
In the present embodiment, the portion of the
（実施の形態２）
本実施の形態では、実施の形態１の他の構成について、図１１を用いて説明する。
(Embodiment 2)
In this embodiment, another structure of Embodiment 1 will be described with reference to FIG.
図１１（Ａ）に示すように、まず、絶縁表面を有する基板１０１を用意する。絶縁表面を有する基板１０１としては、透光性を有する基板、例えばガラス基板、結晶化ガラス基板、もしくはプラスチック基板を用いることができる。また、絶縁表面を有する基板１０１は、最表面となる層または膜が絶縁表面を有していれば、絶縁体からなる下地膜や半導体層、または導電膜を既に形成していてもよい。
As shown in FIG. 11A, first, a
次に、絶縁表面を有する基板１０１上に、第１の導電層１０２と第２の導電層１０３の積層を形成する。第１の導電層１０２はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。
Next, a stack of the first
また、第２の導電層１０３はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で２００〜６００ｎｍの厚さに形成する。
The second
ここでは、第１の導電層１０２と第２の導電層１０３をそれぞれ異なる配線材料として用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。第１の導電層１０２としては窒化タンタルを用い、第２の導電層１０３としてはタングステン膜を用いる。
Here, the first
次いで、第２の導電層１０３上にレジスト膜４０３を全面に塗布した後、図１１（Ａ）に示すマスクを用いて露光を行う。ここでは、膜厚１．５μｍのレジスト膜を塗布し、露光は、解像度が１．５μｍの露光機を用いる。露光に用いる光は、ｉ線（波長３６５ｎｍ）であり、露光エネルギーは、７０〜１４０ｍＪ／ｃｍ２の範囲から選択する。また、ｉ線に限定されず、ｉ線とｇ線（波長４３６ｎｍ）とｈ線（波長４０５ｎｍ）とを混合させた光を露光に用いてもよい。
Next, after a resist film 403 is applied over the entire surface of the second
本実施の形態では、実施の形態１と同様に、露光マスクに半透明膜からなる光強度低減機能を有する補助パターン（ハーフトーン膜）を設置したものを用いる。 In the present embodiment, similar to the first embodiment, an exposure mask provided with an auxiliary pattern (halftone film) having a light intensity reduction function made of a semitransparent film is used.
図１１（Ａ）において、露光マスク４００は、Ｃｒなどの金属膜からなる遮光部４０１ａ、４０１ｂと、光強度低減機能を有する補助パターンとして、半透膜が設けられた部分（半透部４０２ａ、４０２ｂとも呼ぶ）とが設置されている。露光マスク４００の断面図において、遮光部４０１ａと半透部４０２ａ、および遮光部４０１ｂと半透部４０２ｂとが重なった領域の幅をｔ２と示し、半透部４０２ａ、４０２ｂが一層の領域の幅をｒ１、ｒ２、ｒ３及びｒ４とで示している。ここでは、左右対称のレジストパターンを作製するためｒ１とｒ２、また、ｒ３とｒ４は同じ幅で設けられているが、ｒ１、ｒ２、ｒ３、ｒ４はそれぞれ異なった幅で設けても良い。なお、露光マスクの一部として半透膜を用いた例を示したが、回折格子パターンを用いてもよい。
In FIG. 11A, an
図１１（Ａ）に示す露光マスク４００を用いてレジスト膜４０３の露光を行うと、レジスト膜４０３に非露光領域４０３ａ、４０３ｂと露光領域４０３ｃが形成される。露光時には、光が遮光部４０１ａ、４０１ｂの回り込みや半透部４０２ａ、４０２ｂを通過することによって図１１（Ａ）に示す露光領域４０３ｃが形成される。
When the resist film 403 is exposed using the
そして、現像を行うと、露光領域４０３ｃが除去されて、図１１（Ｂ）に示すように、膜厚の厚い領域と、該領域より膜厚の薄い領域を両側側部に有する左右対称のレジストパターン１０４ａ、１０４ｂが第２の導電層１０３上に得られる。基板に垂直な軸に対して左右対称のレジストパターン１０４ａにおいて、膜厚の薄い領域は、露光エネルギーを調節することでレジスト膜厚を調節することができる。なお、本実施例では、左右対象のレジストパターンを形成しているが、勿論、左右非対称のレジストパターンであってもよい。
Then, when the development is performed, the exposed
半透明膜からなる光強度低減機能を有する補助パターン（ハーフトーン膜）を設置した露光マスクにより、形成されたレジストパターンの断面（基板に対して垂直方向の断面）において内角が１８０°以上の部位を少なくとも１箇所有するレジストパターンを形成する。本実施の形態では、露光マスク４００を用いて形成されるレジストパターン１０４ａは、そのレジストパターンの断面（基板１０１に対して垂直方向の断面）において内角が１８０°以上の部位を２箇所有するレジストパターン１０４ａとなる。
Sites with an internal angle of 180 ° or more in the cross-section of the resist pattern (cross-section in the direction perpendicular to the substrate) formed by the exposure mask with an auxiliary pattern (half-tone film) made of a semi-transparent film having a light intensity reduction function A resist pattern having at least one point is formed. In the present embodiment, the resist
次に、レジストパターン１０４ａ、１０４ｂをマスクとして用い、ドライエッチングにより第２の導電層１０３及び第１の導電層１０２のエッチングを行う。エッチングガスには、ＣＦ４、ＳＦ６、Ｃｌ２、Ｏ２を用いる。エッチング速度の向上にはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｚｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いる。なお、エッチング条件によっては、絶縁表面を有する基板１０１もエッチングされて、部分的に膜厚が薄くなる。そのため予め、基板１０１の最表面の層、または基板１０１上に、エッチングされてもよい絶縁膜を有しているとよい。
Next, using the resist
こうして図１１（Ｃ）で示すように、基板１０１上に第１の配線層１０６ａ、１０６ｂ、第２の配線層１０７ａ、１０７ｂからなる下層配線の配線積層パターンが形成される。エッチングによって、第１の配線層１０６ａ、１０６ｂは、両側壁が露出し、さらに第２の配線層１０７ａ、１０７ｂと重ならない領域が露出される。なお、第１の配線層１０６ａ、１０６ｂの両側壁は、テーパー形状としてもよい。また、第２の配線層１０７ａ、１０７ｂの両側壁もテーパー形状としてもよい。
Thus, as shown in FIG. 11C, a wiring laminated pattern of lower layer wirings including the first wiring layers 106 a and 106 b and the second wiring layers 107 a and 107 b is formed on the
次いで、レジストパターン１０５ａ、１０５ｂを除去した後、図１１（Ｄ）に示すように窒化珪素を用いた絶縁膜１０８を形成する。絶縁膜の材料に、透光性を有する無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）または、低誘電率の有機化合物材料（感光性又は非感光性の有機樹脂材料）を用いてもよいし、シロキサンを含む材料を用いて絶縁膜を形成してもよい。なお、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、本実施の形態では、絶縁層を単層として用いているが、積層にしても構わない。
Next, after removing the resist
次いで、図１１の（Ｅ）に示すように上層配線となる第３の配線層１０９を形成する。上層配線は単層でも、積層であってもよく、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｈ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）等の金属元素からなる膜、または前記元素を主成分とする合金材料からなる膜（例えば、Ａｌと炭素（Ｃ）とＮｉを含む合金、Ａｌと炭素（Ｃ）とＭｏを含む合金）、または前記元素からなる積層膜（例えば、ＭｏとＡｌとＭｏとの積層膜、ＴｉとＡｌとＴｉとの積層膜、Ｔｉ窒化チタン（ＴｉＮ）とＡｌとＴｉとの積層膜）又は金属窒化物等の化合物材料からなる膜等が挙げられる。なお、上記導電膜は、スッパッタリング法などの公知の成膜方法を用いることができる。また、膜厚は、５０〜５００ｎｍの厚さで形成する。
Next, as shown in FIG. 11E, a
本実施の形態では、第３の配線層１０９か重畳される部分の第１の配線層１０６ａは、第２の配線層１０７ａの配線幅より広く設けてあり、第２の配線層１０７ａと第１の配線層１０６ａの配線幅の差は１μｍとなる。また、このとき上層配線を重畳しない部分の第１の配線層１０６ｂについても、第２の配線層１０７ｂの配線幅より広く設けてあり、第２の配線層１０７ｂと第１の配線層１０６ｂの配線幅の差は０．５μｍとなる。
In the present embodiment, the portion of the
つまり、配線乗り越えがある領域は、下層配線の１層目の配線と２層目の配線幅の差を長く設けて、上層配線となる第３の配線層１０９の段切れを防ぎ、配線乗り越えがない領域では、配線乗り越えがある領域の配線幅の差よりも短い配線幅の差を設けて、絶縁膜１０８のカバレッジを良好にすることができる。
In other words, in the region where the wiring is crossed over, the difference between the first layer wiring and the second layer wiring width of the lower layer wiring is long to prevent disconnection of the
ここで選択した配線幅は２箇所であるが、必要であれば、複数箇所で配線幅、を変えることができる。第１の配線層と第２の配線層は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクを用いることにより、複数の異なる配線幅、及び複数の異なる配線幅の差で同時に形成することが可能である。勿論、本実施の形態と、実施の形態１とを組み合わせて用いることもできる。 The wiring width selected here is two places, but if necessary, the wiring width can be changed at a plurality of places. The first wiring layer and the second wiring layer have a plurality of different wiring widths and a plurality of different wiring patterns by using an exposure mask provided with an auxiliary pattern having a light intensity reduction function consisting of a diffraction grating pattern or a semi-transmissive film. It is possible to form simultaneously by the difference in wiring width. Of course, this embodiment and Embodiment 1 can be used in combination.
（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２と異なる露光マスクについて、図１２を用いて説明する。
(Embodiment 3)
In this embodiment mode, an exposure mask different from those in
本実施の形態では、図１２に示す、ライン（非開口部ともいう）およびスペース（開口部ともいう）、または矩形パターンおよびスペースで形成された半透過部を備えた露光マスクを用いる。 In this embodiment mode, an exposure mask including a semi-transmissive portion formed using a line (also referred to as a non-opening portion) and a space (also referred to as an opening portion) or a rectangular pattern and a space illustrated in FIG. 12 is used.
露光マスクの上面図の具体例を図１２（Ａ）〜（Ｃ）に示す。また、露光マスクを用いたときの光強度分布の例を図１２（Ｄ）に示す。図１２（Ａ）〜（Ｃ）に示す露光マスクは、遮光部Ｐ、半透過部Ｑ、透過部Ｒを備えている。図１２（Ａ）に示す露光マスクの半透過部Ｑは、縞状（ストライプ状、スリット状）にライン３０３およびスペース３０４が繰り返し設けられ、ライン３０３およびスペース３０４が遮光部Ｐの端部３０２に平行な方向に配置されている。この半透過部において、遮光材料からなるライン３０３の幅がＬ、遮光材料間のスペース３０４の幅がＳである。ライン幅Ｌ、スペース幅Ｓ、露光装置の解像度ａおよび投影倍率１／ｂとの関係が、Ｌ＝（ａ×ｂ）×ｃ、Ｓ＝（ａ×ｂ）×ｄの条件式を満たすような露光マスクを用いる。この際、係数ｃおよび係数ｄにおいて、ｃ≦０．８、ｄ≦０．７となる。
Specific examples of top views of the exposure mask are shown in FIGS. FIG. 12D shows an example of the light intensity distribution when an exposure mask is used. The exposure mask shown in FIGS. 12A to 12C includes a light shielding portion P, a semi-transmissive portion Q, and a transmissive portion R. In the semi-transmissive portion Q of the exposure mask shown in FIG. 12A, a
具体的には、ａ＝１．５μｍ、ｂ＝１の場合、Ｌ／Ｓ＝０．５μｍ／０．５μｍ、０．７５μｍ／０．５μｍ、１．０μｍ／０．５μｍ、０．７５μｍ／０．７５μｍ等の組み合わせを用いる。 Specifically, when a = 1.5 μm and b = 1, L / S = 0.5 μm / 0.5 μm, 0.75 μm / 0.5 μm, 1.0 μm / 0.5 μm, 0.75 μm / 0 A combination such as .75 μm is used.
ライン３０３は遮光材料からなり、遮光部Ｐと同じ遮光材料を用いて設けることができる。ライン３０３は矩形状に形成されているが、これに限定されない。一定の幅を有していればよい。例えば、角が丸みを帯びた形状でもよい。
The
上の関係を満たす露光マスクを用いることにより、半透過部を回折した露光光の被露光面における露光量はほぼ均一化された光量となり、半透過部の露光部分のフォトレジスト層の膜厚を薄く、かつその膜厚を均一に形成することができ、精度よく所望のパターンを得ることができる。 By using an exposure mask that satisfies the above relationship, the exposure amount on the exposed surface of the exposure light diffracted in the semi-transmissive portion becomes a substantially uniform light amount, and the film thickness of the photoresist layer in the exposed portion of the semi-transmissive portion is reduced. A thin film can be formed with a uniform thickness, and a desired pattern can be obtained with high accuracy.
図１２（Ｂ）は別の例であり、露光マスクの半透過部Ｑは、縞状にライン３０７およびスペース３０８が設けられ、ライン３０７およびスペース３０８が遮光部Ｐの端部３０６に垂直な方向に配置されている。この半透過部のライン３０７の幅Ｌ、スペース３０８の幅Ｓ、露光装置の解像度ａおよび投影倍率１／ｂの関係が図１２（Ａ）と同様の上の条件を満たす露光マスクを用いる。また、遮光部Ｐの端部３０６と半透過部Ｑのライン３０７の端部とは接していてもよいし、図示したように距離Ｔを空けて配置してもよい。距離Ｔは、露光装置の解像度ａに投影倍率の逆数ｂを乗じた（ａ×ｂ）より小さくなければならない。ラインおよびスペースの配置以外は、図１２（Ａ）と同様のもの（材料、形状等）を用いることができる。
FIG. 12B shows another example. The semi-transmissive portion Q of the exposure mask is provided with a
半透過部Ｑのラインおよびスペースの方向は、図１２（Ａ）、図１２（Ｂ）のいずれの方向を用いることもできる。また、図１２（Ａ）と図１２（Ｂ）とを組み合わせて用いることもできる。また、半透過部Ｑのラインおよびスペースの方向は、図１２（Ａ）と図１２（Ｂ）の間の方向、即ち、遮光部Ｐの端部に対して斜めの方向に配置することもできる。この場合もラインおよびスペースの配置以外は、図１２（Ａ）と同様のもの（材料、形状等）を用いることができる。 As the direction of the line and space of the semi-transmissive portion Q, any of the directions shown in FIGS. 12A and 12B can be used. Further, FIG. 12A and FIG. 12B can be used in combination. Further, the line and space directions of the semi-transmissive portion Q can be arranged in a direction between FIGS. 12A and 12B, that is, an oblique direction with respect to the end portion of the light shielding portion P. . Also in this case, the same materials (materials, shapes, etc.) as those in FIG. 12A can be used except for the arrangement of lines and spaces.
また、半透過部Ｑは、図１２（Ａ）、図１２（Ｂ）に示すようにラインおよびスペースが縞状に配置されたものを用いてもよいし、他のパターンを用いてもよい。例えば、図１２（Ｃ）のように遮光材料からなる矩形パターン３１２が、格子状または幾何学的に周期的に配置されたものを用いてもよい。図１２（Ｃ）において、矩形パターン３１２の短辺方向の幅Ｌがラインの幅Ｌに相当する。また、当該短辺方向のスペース３１３の幅Ｓがスペースの幅Ｓに相当する。この矩形パターン３１２の幅Ｌ、スペース３１３の幅Ｓ、露光装置の解像度ａおよび投影倍率１／ｂの関係が図１２（Ａ）と同様の上の条件を満たす露光マスクを用いる。矩形パターン３１２は遮光材料からなり、遮光部Ｐと同じ遮光材料を用いて設けることができる。
Further, as the semi-transmissive portion Q, as shown in FIGS. 12A and 12B, a line and a space arranged in a stripe shape may be used, or another pattern may be used. For example, a
また、半透過部のラインおよびスペース（または矩形パターンおよびスペース）は、図１２（Ａ）〜（Ｃ）のように周期的に配置されていてもよいし、非周期的に配置されてもよい。非周期的に配置されている場合は、隣り合うラインおよびスペース（または矩形パターンおよびスペース）が上の条件を満たしていればよい。 Moreover, the line and space (or rectangular pattern and space) of a semi-transmissive part may be arrange | positioned periodically like FIG. 12 (A)-(C), and may be arrange | positioned aperiodically. . In the case of non-periodic arrangement, adjacent lines and spaces (or rectangular patterns and spaces) need only satisfy the above conditions.
上の条件を満たす範囲内でラインおよびスペース（または矩形パターンおよびスペース）の幅を調節することにより、実質的な露光量を変えることが可能であり、露光されたレジストの現像後の膜厚を調節することが可能である。 By adjusting the width of lines and spaces (or rectangular patterns and spaces) within the range that satisfies the above conditions, it is possible to change the substantial exposure amount, and to reduce the film thickness after development of the exposed resist. It is possible to adjust.
なお、このフォトリソグラフィ工程で使用されるレジストはネガ型レジストが適用困難である為、露光マスクのパターンは、ポジ型レジストを前提にしている。露光装置は、投影型の露光装置を用いることができる。投影倍率は、等倍の露光装置を用いることもできるし、投影倍率が１／ｂ倍の縮又は拡大小投影型露光装置を用いることもできる。 Note that a negative resist is difficult to apply as a resist used in the photolithography process, and therefore, the pattern of the exposure mask is premised on a positive resist. As the exposure apparatus, a projection type exposure apparatus can be used. As the projection magnification, an exposure device with the same magnification can be used, or a contraction or enlargement small projection exposure device with a projection magnification of 1 / b can be used.
図１２（Ａ）〜（Ｃ）に示す露光マスクに露光光を照射した場合、遮光部Ｐの光強度はほぼゼロであり、透過部Ｒの光強度はほぼ１００％である。一方、半透過部の光強度は、１０〜７０％の範囲で調整可能となっており、その代表的光強度分布の例を図１２（Ｄ）中の光強度分布３１４に示す。露光マスクに於ける半透過部Ｑの光強度の調整は、ライン幅Ｌおよびスペース幅Ｓ（または矩形パターンの短辺方向の幅Ｌおよび当該短辺方向のスペース幅Ｓ）の調整により実現することができる。
When the exposure mask shown in FIGS. 12A to 12C is irradiated with exposure light, the light intensity of the light shielding portion P is almost zero, and the light intensity of the transmission portion R is almost 100%. On the other hand, the light intensity of the semi-transmissive portion can be adjusted in a range of 10 to 70%, and an example of a typical light intensity distribution is shown in a
また、図１２（Ａ）〜（Ｃ）に示す露光マスクは、露光装置の解像度ａ、投影倍率１／ｂとライン幅Ｌ（または矩形パターンの短辺方向の幅Ｌ）との関係が、Ｌ＜（２ａ／３）×ｂを満たすものが望ましい。 12A to 12C have the relationship between the resolution a of the exposure apparatus, the projection magnification 1 / b, and the line width L (or the width L in the short side direction of the rectangular pattern). <(2a / 3) × b is desirable.
また、上の関係を満たす露光マスクは、その半透過部Ｑが遮光部Ｐの側部に配置されるもの、即ち半透過部Ｑが遮光部Ｐと透過部Ｒとの間に配置されるものに用いることが特に有効である。 An exposure mask that satisfies the above relationship is one in which the semi-transmissive portion Q is disposed on the side of the light-shielding portion P, that is, the semi-transmissive portion Q is disposed between the light-shielding portion P and the transmissive portion R. It is particularly effective to use it.
なお、本実施の形態は、実施の形態１または実施の形態２に適用された露光マスクと置き換えて適用することができる。他の工程については実施の形態１および実施の形態２を参照することとし、説明を省略する。
Note that this embodiment mode can be applied in place of the exposure mask applied to Embodiment Mode 1 or
（実施の形態４）
本実施の形態では、実施の形態１乃至本実施の形態３のいずれかを用いた回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクから形成された本発明の一構成を図面を用いて説明する。
(Embodiment 4)
In the present embodiment, the present invention is formed from an exposure mask provided with an auxiliary pattern having a light intensity reduction function consisting of a diffraction grating pattern or a semi-transmissive film using any of the first to third embodiments. One configuration will be described with reference to the drawings.
図２（Ａ）に、上記実施の形態の工程に従い、基板１０１上に下層配線となる第１の配線層１０６、第２の配線層１０７を設ける構成を示す。また、絶縁膜１０８を介して、上層配線となる第３の配線層１０９、及びコンタクト配線となる導電層１１０を形成した構成を示す。図１０（Ａ）には、基板１０１上に第１の配線層１０６、第２の配線層１０７を設け、絶縁膜を介さずに上層配線となる第３の配線層１１１を設ける構成を示す。
FIG. 2A illustrates a structure in which a
なお、図２（Ａ）の断面図として、図２（Ｂ）に断面図Ａ−Ｂ、図２（Ｃ）に断面図Ｃ−Ｄ、及び図２（Ｄ）に断面図Ｅ−Ｆを示す。図１０（Ａ）の断面図として、図１０（Ｂ）に断面図Ａ−Ｂ、図１０（Ｃ）に断面図Ｃ−Ｄを示す。また、本実施の形態で示す図２（Ｂ）と（Ｃ）の構成は、本実施の形態１により作製された図１（Ｅ）の構成と同じ構成を示す。 2A shows a cross-sectional view AB, FIG. 2C shows a cross-sectional view CD, and FIG. 2D shows a cross-sectional view EF. . As a cross-sectional view of FIG. 10A, FIG. 10B shows a cross-sectional view AB, and FIG. 10C shows a cross-sectional view CD. 2B and 2C shown in this embodiment mode is the same as that shown in FIG. 1E manufactured according to Embodiment Mode 1.
図２（Ｂ）の断面図Ａ−Ｂに、層間膜（絶縁膜１０８）を介して、上層配線となる第３の配線層１０９が重畳する第１の配線層１０６と第２の配線層１０７を示す。
A
基板１０１上に第１の配線層１０６、第２の配線層１０７を設ける。この際、第１の配線層１０６は第２の配線層１０７の配線幅より広く設ける。また、第２の配線層１０７上には絶縁膜１０８が設けられ、絶縁膜１０８上には第３の配線層１０９を設けられる。
A
次に、図２（Ｃ）に第３の配線層１０９が重畳しない第１の配線層１０６と第２の配線層１０７を示す。上層配線を重畳しないため、基板１０１上に設けられる第１の配線層１０６と第２の配線層１０７との配線幅は同じ幅で形成される。また、第２の配線層１０７上には絶縁膜１０８が設けられる。
Next, FIG. 2C illustrates the
以上の構成により、第３の配線層１０９が重畳される部分の第１の配線層１０６は、第２の配線層１０７の配線幅より広く設けてあり、このように下層配線の１層目を広く設けることにより上層配線となる第３の配線層１０９の段切れを防ぐことができる。なお、このとき第３の配線層１０９が重畳しない部分の第１の配線層１０６については、段切れを考慮することがないので第２の配線層１０７と同じ配線幅とする。つまり、配線乗り越えがない場合は、配線幅を細くすることが好ましく、このように配線幅を細くすることで、微細化を図ることができる。以上のように、本発明を用いることで、信頼性の向上と高集積化を図ることができる。
With the above configuration, the
図２（Ｄ）に、第１の配線層１０６上と、第２の配線層上及び第２の配線層１０７の端部に接するコンタクト配線となる導電層１１０を示す。本実施の形態では、上記実施の形態の工程に従い回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクを用いて形成し、第１の配線層１０６の長さを第２の配線層１０７の長さよりも長く形成する。
FIG. 2D illustrates the
次に、第１の配線層１０６及び第２の配線層１０７上に絶縁膜１０８を形成する。そして、第１の配線層１０６上と、第２の配線層１０７上及び第２の配線層１０７の端部に接するようにコンタクトホールを形成する。
Next, an insulating
コンタクトホールは図示しないレジストマスクを用いて第１の配線層１０６と、第２の配線層１０７及び第２の配線層１０７の端部が露出するまでエッチングを行うことで形成することができる。エッチングには、ウエットエッチング、ドライエッチングでも形成することができる。なお、条件によって１回でエッチングを行っても良いし、複数回に分けて行っても良い。また、複数回でエッチングする際は、ウエットエッチングとドライエッチングの両方を用いても良い。
The contact hole can be formed by etching using a resist mask (not shown) until the
次に、コンタクトホールに導電層を形成し、当該導電層を所望の形状に形成してコンタクト配線となる導電層１１０を形成する。
Next, a conductive layer is formed in the contact hole, and the conductive layer is formed into a desired shape to form a
以上の工程により、コンタクト配線となる導電層１１０は第１の配線層１０６上と、第２の配線層１０７上及び第２の配線層１０７の端部と接しており、二つの配線層と接触することで、接触不良やコンタクト不良を抑えることができる。また、コンタクトホールの形成の際に、第１の配線層として金属窒化物を用いると、第１の配線層１０６がエッチングストッパーになるため、不要なエッチングを防ぐことができる。
Through the above steps, the
図１０（Ｂ）の断面図Ａ−Ｂに、層間膜（絶縁膜）を介さずに上層配線となる第３の配線層１１１が重畳する第１の配線層１０６と第２の配線層１０７を示す。
The
基板１０１上に第１の配線層１０６、第２の配線層１０７を設ける。この際、第１の配線層１０６は第２の配線層１０７の配線幅より広く設ける。第２の配線層１０７上には上層配線となる第３の配線層１１１を設けられ、第３の配線層１１１上に絶縁膜１１２が設けられる。
A
次に、図１０（Ｃ）に第３の配線層１１１が重畳しない第１の配線層１０６と第２の配線層１０７を示す。上層配線を重畳しないため、基板１０１上に設けられる第１の配線層１０６と第２の配線層１０７との配線幅は同じ幅で形成される。また、第２の配線層１０７上には絶縁膜１０８が設けられる。
Next, FIG. 10C illustrates the
以上の構成により、第３の配線層１１１が重畳される部分の第１の配線層１０６は、第２の配線層１０７の配線幅より広く設けてあり、このように下層配線の１層目を広く設けることにより上層配線となる第３の配線層１１１の段切れを防ぐことができる。なお、このとき第３の配線層１１１が重畳しない部分の第１の配線層１０６については、段切れを考慮することがないので第２の配線層１０７と同じ配線幅とする。つまり、配線乗り越えがない場合は、配線幅を細くすることが好ましく、このように配線幅を細くすることで、微細化を図ることができる。以上のように、本発明を用いることで、信頼性の向上と高集積化を図ることができる。
With the above configuration, the portion of the
なお、以上の構成は、開口部および層間膜を介さずに下層配線と上層配線が電気的に接続することが可能なため、より信頼性が高く、高集積化を図ることができる。 In the above structure, the lower layer wiring and the upper layer wiring can be electrically connected without passing through the opening and the interlayer film, so that the reliability is higher and higher integration can be achieved.
本実施の形態は実施の形態１乃至実施の形態３と自由に組み合わせることができる。 This embodiment mode can be freely combined with any of Embodiment Modes 1 to 3.
（実施の形態５）
本実施の形態では、本発明を用いた液晶表示装置の一構成例について図面を用いて説明する。
(Embodiment 5)
In this embodiment, one structural example of a liquid crystal display device using the present invention will be described with reference to the drawings.
図３（Ａ）に画素部の一部を拡大した上面図を示す。また、図３（Ａ）は画素電極の形成途中を示しており、左側の画素においては画素電極が形成されているが、右側の画素においては画素電極を形成していない状態を示している。なお、図３（Ａ）の断面図として、図３（Ｂ）に断面図Ａ−Ｂを示し、図３（Ｃ）に断面図Ｃ−Ｄ、図３（Ｄ）に断面図Ｅ−Ｆを示す。また、容量配線２２１が設けてあり、保持容量は、層間絶縁膜２０６を誘電体とし、容量配線２２１と、該容量配線２２１と重なる画素電極２０８とで形成されている。
FIG. 3A is an enlarged top view of a part of the pixel portion. FIG. 3A shows a state in which the pixel electrode is being formed. In the left pixel, the pixel electrode is formed, but in the right pixel, the pixel electrode is not formed. As a cross-sectional view of FIG. 3A, FIG. 3B shows a cross-sectional view AB, FIG. 3C shows a cross-sectional view CD, and FIG. 3D shows a cross-sectional view EF. Show. In addition, a
本実施の形態では本発明と組み合わせて作製したトップゲート型ＴＦＴについて、図３（Ｄ）を用いて説明する。 In this embodiment, a top-gate TFT manufactured in combination with the present invention will be described with reference to FIG.
図３（Ｄ）に示すようにＴＦＴ２２０は、基板２０１上に形成され、画素電極２０８はドレイン配線２０７ｂを介してＴＦＴ２２０の高濃度不純物領域２０３ｉと電気的に接続されている。なお、画素電極２０８上には、図示しない液晶層を挟んで対向電極が形成される。以下、図３（Ｄ）に示したトップゲート型ＴＦＴの作製工程を示す。
As shown in FIG. 3D, the
まず、基板２０１を用意する。基板２０１にはガラス基板の他に、例えば、石英基板、プラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。
First, the
次に、基板２０１上にプラズマＣＶＤ法やスパッタリング法等の公知の成膜方法により、酸化珪素、窒化珪素、酸化窒化珪素等の絶縁物からなる下地膜２０２を形成する。なお、下地膜は、単膜でもよいし、複数の膜を積層した多層膜としてもよい。下地膜２０２を基板２０１とＴＦＴ２２０との間に設けることによって、基板２０１からＴＦＴ２２０への不純物の拡散を防ぐことができる。
Next, a
次に、下地膜２０２上に半導体膜２０３を形成する。半導体膜２０３は、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により非晶質構造を有する半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成し、結晶性半導体膜上にレジスト膜を形成した後、露光および現像を行って得られた第１のレジストマスクを用いて所望の形状にパターニングして形成する。。
Next, a
この半導体膜２０３の厚さは２５〜８０ｎｍ（好ましくは３０〜７０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
The
上記加熱処理とは、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることができる。 The heat treatment may be a heating furnace, laser irradiation, irradiation of light emitted from a lamp instead of laser light (hereinafter referred to as lamp annealing), or a combination thereof.
また、ニッケルなどの触媒を添加した後に上記加熱処理を行う熱結晶化法により結晶性半導体膜を形成してもよい。なお、ニッケルなどの触媒を用いた熱結晶化法を用いて結晶化を行って結晶質半導体膜を得た場合は、結晶化後にニッケルなどの触媒を除去するゲッタリング処理を行うことが好ましい。 Alternatively, the crystalline semiconductor film may be formed by a thermal crystallization method in which the above heat treatment is performed after adding a catalyst such as nickel. Note that in the case where a crystalline semiconductor film is obtained by crystallization using a thermal crystallization method using a catalyst such as nickel, it is preferable to perform a gettering treatment for removing the catalyst such as nickel after crystallization.
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。 In the case of manufacturing a crystalline semiconductor film by a laser crystallization method, a continuous wave laser beam (CW laser beam) or a pulsed laser beam (pulse laser beam) can be used. The laser beam that can be used here is a gas laser such as an Ar laser, a Kr laser, or an excimer laser, single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline ( (Ceramics) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 with one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta added as dopants A laser oscillated from one or more of laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, copper vapor laser, or gold vapor laser as a medium can be used. By irradiating the fundamental wave of such a laser beam and the second to fourth harmonic laser beams of these fundamental waves, a crystal having a large grain size can be obtained. For example, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) can be used. Energy density of the laser is about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 10 to 2000 cm / sec.
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。 Note that single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 , dopants Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta, a laser using a medium added with one or more, an Ar ion laser, or a Ti: sapphire laser should oscillate continuously It is also possible to perform pulse oscillation at an oscillation frequency of 10 MHz or more by performing Q switch operation, mode synchronization, or the like. When the laser beam is oscillated at an oscillation frequency of 10 MHz or more, the semiconductor film is irradiated with the next pulse during the period from when the semiconductor film is melted by the laser to solidification. Therefore, unlike the case of using a pulse laser having a low oscillation frequency, the solid-liquid interface can be continuously moved in the semiconductor film, so that crystal grains continuously grown in the scanning direction can be obtained.
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。 When ceramic (polycrystal) is used as the medium, it is possible to form the medium in a free shape in a short time and at low cost. When a single crystal is used, a cylindrical medium having a diameter of several millimeters and a length of several tens of millimeters is usually used. However, when ceramic is used, a larger one can be made.
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が実現できる。 Since the concentration of dopants such as Nd and Yb in the medium that directly contributes to light emission cannot be changed greatly regardless of whether it is a single crystal or a polycrystal, there is a certain limit to improving the laser output by increasing the concentration. However, in the case of ceramic, since the size of the medium can be remarkably increased as compared with the single crystal, a significant output improvement can be realized.
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。 Further, in the case of ceramic, a medium having a parallelepiped shape or a rectangular parallelepiped shape can be easily formed. When a medium having such a shape is used to cause oscillation light to travel in a zigzag manner inside the medium, the oscillation optical path can be made longer. As a result, amplification is increased and oscillation can be performed with high output. Further, since the laser beam emitted from the medium having such a shape has a quadrangular cross-sectional shape at the time of emission, it is advantageous for shaping into a linear beam as compared with a round beam. By shaping the emitted laser beam using an optical system, it is possible to easily obtain a linear beam having a short side length of 1 mm or less and a long side length of several mm to several m. Become. In addition, by irradiating the medium with the excitation light uniformly, the linear beam has a uniform energy distribution in the long side direction.
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、線状ビームの両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。 By irradiating the semiconductor film with this linear beam, the entire surface of the semiconductor film can be annealed more uniformly. When uniform annealing is required up to both ends of the linear beam, it is necessary to devise measures such as arranging slits at both ends of the linear beam to shield the energy attenuation portion.
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。 When a semiconductor film is annealed using a linear beam having a uniform intensity obtained in this manner and an electronic device is manufactured using this semiconductor film, the characteristics of the electronic device are good and uniform.
次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを半導体層に対して行う。ここでは、ジボラン（Ｂ２Ｈ＿６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。 Next, if necessary, a small amount of impurity element (boron or phosphorus) is doped into the semiconductor layer in order to control the threshold value of the TFT. Here, an ion doping method in which diborane (B 2 H — 6 ) is plasma-excited without mass separation is used.
次いで、第１のレジストマスクを除去した後、フッ酸を含むエッチャントで酸化膜を除去すると同時に半導体層の表面を洗浄する。そして、半導体層を覆うゲート絶縁膜２０４を形成する。ゲート絶縁膜２０４はプラズマＣＶＤ法またはスパッタ法または熱酸化法を用い、厚さを１〜２００ｎｍ、好ましくは７０ｎｍ〜１２０ｎｍとする。ゲート絶縁膜２０４としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
Next, after removing the first resist mask, the oxide film is removed with an etchant containing hydrofluoric acid, and at the same time, the surface of the semiconductor layer is washed. Then, a
また、基板、下地膜としての絶縁層、半導体層、ゲート絶縁層、層間絶縁層などを形成した後、プラズマ処理を用いて酸化または窒化を行うことにより前記基板、下地膜としての絶縁層、半導体層、ゲート絶縁層、層間絶縁層表面を酸化または窒化してもよい。プラズマ処理を用いて半導体層や絶縁層を酸化または窒化すると、当該半導体層や絶縁層の表面が改質され、ＣＶＤ法やスパッタ法により形成した絶縁膜と比較してより緻密な絶縁膜とすることができる。よって、ピンホール等の欠陥を抑制し半導体装置の特性等を向上させることが可能となる。また上記の様なプラズマ処理は、ゲート電極層、ソース電極層、ドレイン電極層、配線層などにも行うことができ、窒化又は酸化を行うことによって窒化膜、酸化膜を形成することができる。 In addition, after forming an insulating layer, a semiconductor layer, a gate insulating layer, an interlayer insulating layer, and the like as a substrate and a base film, the substrate, the insulating layer as a base film, and a semiconductor are oxidized or nitrided using plasma treatment. The surface of the layer, gate insulating layer, or interlayer insulating layer may be oxidized or nitrided. When a semiconductor layer or an insulating layer is oxidized or nitrided using plasma treatment, the surface of the semiconductor layer or the insulating layer is modified, so that the insulating film becomes denser than an insulating film formed by a CVD method or a sputtering method. be able to. Therefore, defects such as pinholes can be suppressed and the characteristics of the semiconductor device can be improved. The plasma treatment as described above can also be performed on the gate electrode layer, the source electrode layer, the drain electrode layer, the wiring layer, and the like, and a nitride film or an oxide film can be formed by performing nitridation or oxidation.
なお、プラズマ処理により膜を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または酸素と水素（Ｈ２）と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下）でプラズマ処理を行う。一方、プラズマ処理により膜を窒化する場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または窒素と水素と希ガス雰囲気下またはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。そのため、プラズマ処理によって形成される絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでおり、Ａｒを用いた場合には絶縁膜にＡｒが含まれている。 Note that in the case of oxidizing a film by plasma treatment, an oxygen atmosphere (for example, oxygen (O 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) atmosphere or oxygen and hydrogen are used. (H 2 ) and a rare gas atmosphere or dinitrogen monoxide and a rare gas atmosphere). On the other hand, in the case of nitriding a film by plasma treatment, in a nitrogen atmosphere (for example, nitrogen (N 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) or nitrogen and hydrogen And a rare gas atmosphere or NH 3 and a rare gas atmosphere). As the rare gas, for example, Ar can be used. A gas in which Ar and Kr are mixed may be used. Therefore, the insulating film formed by the plasma treatment contains a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) used for the plasma processing, and when Ar is used, the insulating film Contains Ar.
また、ゲート絶縁膜２０４にプラズマ処理を行う場合、プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下で行う。
In the case of performing plasma treatment on the
より詳しくいうと、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板上に形成された被処理物（ここでは、ゲート絶縁膜２０４）付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化膜または窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波（２．４５ＧＨｚ）等の高周波を用いることができる。 More specifically, the electron density is 1 × 10 11 cm −3 to 1 × 10 13 cm −3 and the electron temperature of plasma is 0.5 eV to 1.5 eV. Since the electron density of the plasma is high and the electron temperature in the vicinity of the object to be processed (here, the gate insulating film 204) formed on the substrate is low, damage to the object to be processed can be prevented. . In addition, since the electron density of plasma is as high as 1 × 10 11 cm −3 or higher, an oxide film or a nitride film formed by oxidizing or nitriding an irradiation object using plasma treatment is a CVD method. Compared with a film formed by sputtering or the like, a film having excellent uniformity in film thickness and the like and a dense film can be formed. In addition, since the electron temperature of plasma is as low as 1.5 eV or less, oxidation or nitridation can be performed at a lower temperature than conventional plasma treatment or thermal oxidation. For example, even if the plasma treatment is performed at a temperature lower by 100 degrees or more than the strain point of the glass substrate, the oxidation or nitridation treatment can be sufficiently performed. Note that a high frequency such as a microwave (2.45 GHz) can be used as a frequency for forming plasma.
次に、ゲート電極及びゲート配線となる第１の導電層２０５ａ及び第２の導電層２０５ｂを形成する（このとき、図３（Ｃ）では第１の容量配線２２１ａ及び第２の容量配線２２１ｂも同時に形成される）。また、積層は、第１導電層と第２導電層の２層に限定されず、３層以上としてもよい。
Next, a first
第１の導電層２０５ａはタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。
The first
また、第２の導電層２０５ｂはタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で２００〜６００ｎｍの厚さに形成する。
The second
ここでは、第１の導電層２０５ａと第２の導電層２０５ｂをそれぞれ異なる配線材料として用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。第１の導電層２０５ａとしては窒化タンタルを用い、第２の導電層２０５ｂとしてはタングステン膜を用いる。第１の導電層２０５ａ及び第２の導電層２０５ｂは上記実施の形態の作製工程を参照することとし、説明を省略する。
Here, the first
次いで、半導体膜２０３への一導電型不純物の添加を行う。ここでは、一導電型不純物のイオンとしてリン（またはＡｓ）を用い、ｎチャネル型ＴＦＴを作製する。サイドウォールを形成することなく、導電積層パターンを用いて自己整合的にＬＤＤ領域やソース領域やドレイン領域を形成することができる。
Next, one conductivity type impurity is added to the
ゲート電極の外側に位置するソース領域及びドレイン領域を形成するためのドーピング処理を行う場合、導電積層パターンをマスクとして一導電型不純物のイオンを半導体膜２０３に添加して高濃度不純物領域２０３ａ、２０３ｅ、２０３ｉを形成すればよい。ソース領域及びドレイン領域を形成するためのドーピング条件は、加速電圧を３０ｋＶ以下として行なう。高濃度不純物領域２０３ａ、２０３ｅ、２０３ｉの不純物濃度は１×１０１９〜５×１０２１／ｃｍ３（ＳＩＭＳ測定でのピーク値）とする。
In the case of performing a doping process for forming a source region and a drain region located outside the gate electrode, ions of one conductivity type impurity are added to the
また、ゲート電極とオーバーラップするＬＤＤ領域を形成するためのドーピング処理を行う場合、第２導電層と積層していない領域の第１の導電層２０５ａを通過させて、一導電型不純物のイオンを半導体膜２０３に添加して低濃度不純物領域２０３ｂ、２０３ｄ、２０３ｆ、２０３ｈを形成すればよい。このドーピング条件として、第２絶縁層や第１導電層の膜厚にもよるが、この場合には５０ｋＶ以上の加速電圧を要する。低濃度不純物領域２０３ｂ、２０３ｄ、２０３ｆ、２０３ｈの不純物領域の不純物濃度は、１×１０１６〜５×１０１８／ｃｍ３（ＳＩＭＳ測定でのピーク値）とする。
In addition, in the case of performing a doping process for forming an LDD region overlapping with the gate electrode, ions of one conductivity type impurity are passed through the first
以上のドーピング処理により、チャネル形成領域２０３ｃ、２０３ｇが形成される。なお、ドーピングの順序は特に限定されず、先にソース領域及びドレイン領域を形成するためのドーピング処理を行った後、ＬＤＤ領域を形成するためのドーピング処理を行ってもよい。また、ＬＤＤ領域を形成するためのドーピング処理を行った後、ソース領域及びドレイン領域を形成するためのドーピング処理を行ってもよい。
Through the above doping treatment,
また、ここではドーピング処理を２回に分けて異なる濃度の不純物領域の形成を行う例を示したが、処理条件を調節して１回のドーピング処理で異なる濃度の不純物領域の形成を行ってもよい。 Although an example in which the doping process is divided into two times to form impurity regions having different concentrations has been described here, the impurity regions having different concentrations can be formed by one doping process by adjusting the processing conditions. Good.
また、ドーピングの前にレジストパターンを除去した例を示したが、ドーピング処理を行った後でレジストパターンを除去してもよい。レジストパターンを残したままドーピングを行うと、第２導電層の表面をレジストパターンで保護しながらドーピングを行うことができる。 Moreover, although the example which removed the resist pattern before doping was shown, you may remove a resist pattern after performing a doping process. When doping is performed with the resist pattern remaining, doping can be performed while protecting the surface of the second conductive layer with the resist pattern.
なお、上記ドーピング処理の際、第２導電層と重なる位置の半導体層は、一導電型不純物のイオンは添加されない領域となり、後に形成されるＴＦＴのチャネル形成領域として機能する部分となる。本実施の形態では、２つのチャネル形成領域を有するダブルゲート型のＴＦＴを用いたが、この構造に限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴやシングルゲート型ＴＦＴとしてもよい。 Note that in the doping process, the semiconductor layer in a position overlapping with the second conductive layer is a region to which ions of one conductivity type impurity are not added, and functions as a channel formation region of a TFT to be formed later. In this embodiment mode, a double-gate TFT having two channel formation regions is used. However, the present invention is not limited to this structure, and a multi-gate TFT or a single gate TFT having a plurality of channel formation regions may be used.
また、導電積層パターン（第１の導電層２０５ａ及び第２の導電層２０５ｂ）が半導体膜２０３と交差する部位においてゲート電極となる。また、第１導電層第１の導電層２０５ａのうち、第２の導電層２０５ｂと重ならない領域がＬｏｖ領域となる。なお、Ｌｏｖ領域とは、ゲート電極と重なる低濃度不純物領域を指している。ＴＦＴを有する回路の種類や用途に合わせて、必要なＬｏｖ領域の長さを決定し、その長さに基づいて露光マスクやエッチング条件を設定すればよい。
In addition, the conductive stacked pattern (the first
ゲート絶縁膜２０４、第１の導電層２０５ａ及び第２の導電層２０５ｂを覆って第１の層間絶縁膜２０６ａを形成する。第１の層間絶縁膜２０６ａには窒化珪素を用いる。そして、半導体層に添加された不純物元素の活性化および水素化を行う。
A first interlayer insulating film 206a is formed to cover the
次いで、第２の層間絶縁膜２０６ｂを形成する。透光性を有する無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）または、低誘電率の有機化合物材料（感光性又は非感光性の有機樹脂材料）を用いて第２の層間絶縁膜２０６ｂを形成する。また、シロキサンを含む材料を用いて第２の層間絶縁膜を形成してもよい。なお、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
Next, a second
なお、第２の層間絶縁膜２０６ｂは平坦化膜として機能する。上表面を平坦化、または滑らかな表面に形成することが好ましい。本実施の形態では、本発明の構成と組み合わせて用いることにより、さらに段切れを効果的に防ぐことが可能となる。
Note that the second
次に、第１の層間絶縁膜２０６ａおよび第２の層間絶縁膜２０６ｂを介して、高濃度不純物領域２０３ａ、２０３ｉに達するコンタクトホールを形成する。コンタクトホールはレジストマスクを用いて、高濃度不純物領域２０３ａ、２０３ｉが露出するまでエッチングを行うことで形成することができ、ウエットエッチング、ドライエッチングでも形成することができる。なお、条件によって１回でエッチングを行っても良いし、複数回に分けて行っても良い。また、複数回でエッチングする際は、ウエットエッチングとドライエッチングの両方を用いても良い。
Next, contact holes reaching the high-
次に、コンタクトホールに導電膜を形成し、当該導電膜を所望の形状に形成してソース配線２０７ａ及びドレイン配線２０７ｂを形成する。なお、ソース配線２０７ａ及びドレイン配線２０７ｂは、配線材料としては、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造など、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料との組み合わせで形成することが好ましい。
Next, a conductive film is formed in the contact hole, and the conductive film is formed into a desired shape, so that the
また、ドレイン配線２０７ｂには、画素電極２０８が電気的に接続されている。画素電極２０８は、透光性を有する導電膜、又は反射性を有する導電膜がある。透光性を有する導電膜の材料としては、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）等が挙げられる。また、反射性を有する導電膜の材料としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、タンタル（Ｔａ）などの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料、若しくは該金属の窒化物である窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）などが挙げられる。画素電極２０８の形成方法としては、スパッタリング法、蒸着法、ＣＶＤ法、塗布法等を適宜用いる。
The
以上の工程により、基板２０１上にトップゲート型のＴＦＴおよび画素電極が形成される。本実施の形態では、ＴＦＴをトップゲート型ＴＦＴとしたが、この構造に限定されるものではなく、適宜ボトムゲート型ＴＦＴを用いることが可能である。
Through the above steps, a top gate type TFT and a pixel electrode are formed on the
なお、画素電極２０８上に、図示しない液晶層を挟んだ配向膜、対向電極、及び対向基板が形成されることで、液晶表示パネル用のＴＦＴ基板を形成することができる。また、図３（Ｂ）、図３（Ｃ）についても以上の工程を経て、同時に形成される。
Note that a TFT substrate for a liquid crystal display panel can be formed by forming an alignment film, a counter electrode, and a counter substrate sandwiching a liquid crystal layer (not shown) on the
以上の工程により、ゲート配線の配線幅について、工程数を増やすことなく形成することができ、配線幅を選択的に形成することにより、段切れを防ぐことができる。 Through the above steps, the wiring width of the gate wiring can be formed without increasing the number of steps, and disconnection can be prevented by selectively forming the wiring width.
以下に、画素部と駆動回路と端子部とを同一基板上に形成した液晶表示装置の例を図４に示す。図４は、カラーフィルタを用いない液晶パネルの断面図を示している。 An example of a liquid crystal display device in which a pixel portion, a driving circuit, and a terminal portion are formed over the same substrate is shown in FIG. FIG. 4 is a cross-sectional view of a liquid crystal panel that does not use a color filter.
本実施の形態ではカラーフィルタを用いない液晶パネルによって光シャッタを行い、ＲＧＢの３色のバックライト光源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いる。フィールドシーケンシャル方式は、人間の目の時間的な分解能力の限界を利用し、連続時間的な加法混色によってカラー表示を実現するものである。 In this embodiment mode, a field sequential driving method is used in which a light shutter is performed by a liquid crystal panel that does not use a color filter, and a backlight light source of three colors of RGB blinks at high speed. The field sequential method uses the limit of the temporal resolution capability of the human eye and realizes color display by continuous color additive color mixing.
第１の基板７０１上には、下地膜７０２、及びダブルゲート型を用いた３つのＴＦＴ７０３を設けている。これらのＴＦＴは、チャネル形成領域７２０、７２１と、低濃度不純物領域７２２〜７２５と、ソース領域またはドレイン領域７２６〜７２８とを活性層とし、ゲート絶縁膜７０５と、ゲート電極７２９ａ、７２９ｂを有するｎチャネル型ＴＦＴである。また、ゲート電極は、２層となっており、テーパー形状となっている下層のゲート電極７２９ａと、上層のゲート電極７２９ｂとで構成されている。
Over the first substrate 701, a
また、ゲート絶縁膜７０５とゲート電極７２９ａ、７２９ｂ、（つまりはＴＦＴ７０３を覆うよう）に、層間絶縁膜７０６、平坦化絶縁膜７０７を構成する。
Further, an interlayer insulating film 706 and a
また、ＴＦＴ７０３のドレイン配線またはソース配線となる第１の導電層７３０ａ、第２の導電層７３０ｂは、２層構造としている。配線材料としては、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）及びそれらの合金などを用いる。ここでは、基板側からアルミニウム、チタンの積層配線を用いる。ＴＦＴのドレイン配線またはソース配線となる第１の導電層７３０ａ及び第２の導電層７３０ｂは、層間絶縁膜のカバレッジを考慮して、テーパー形状とすることが好ましい。
In addition, the first
画素電極７０８は、インジウム錫酸化物（ＩＴＯ）、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で得られる酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化珪素を含み酸化インジウムに２〜２０ａｔｏｍｉｃ％の酸化亜鉛（ＺｎＯ）を混合した酸化インジウム酸化亜鉛（ＩＺＯ）、酸化珪素を含むＡＴＯ（アンチモン・チン・オキサイド）などの透明導電膜を用いることができる。
The
また、画素電極７０８は、第２の導電層７３０ｂの端部、詳しくは、第１の導電層７３０ａ上と、第２の導電層７３０ｂ上及び第２の導電層７３０ｂの側面と接するように形成される。そのため、二つの配線層と接触して形成され、接触不良を抑えることができる。また、コンタクトホールの形成の際に、第１の導電層７３０ａがエッチングストッパーなるため、不要なエッチングを防ぐことができる。
The
また、柱状スペーサ７１４は樹脂であり、基板間隔を一定に保つ役目を果たしている。従って、柱状スペーサ７１４は、等間隔で配置されている。また、高速応答させるため、基板間隔は２μｍ以下にすることが好ましく、柱状スペーサ７１４の高さを適宜調節する。また、２インチ角以下の小さい画面サイズの場合には、柱状スペーサは特に設けなくともよく、シール材に含ませるフィラーなどのギャップ材のみで基板間隔を調節してもよい。
The
また、柱状スペーサ７１４及び画素電極７０８を覆う配向膜７１０も設ける。対向基板となる第２の基板７１６にも配向膜７１２を設け、シール材（図示しない）で第１の基板７０１と第２の基板７１６を貼り合わせている。
An
また、第１の基板７０１と第２の基板７１６との間の間隔には、液晶材料７１１を充填する。液晶材料７１１は、シール材を閉パターンとして気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用いてもよいし、開口部を有するシールパターンを設け、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。
A space between the first substrate 701 and the
本実施の形態の液晶パネルは、いわゆるπセル構造を有しており、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モードという表示モードを用いる。πセル構造とは、液晶分子のプレチルト角がアクティブマトリクス基板と対向基板との基板間の中心面に対して面対称の関係で配向された構造である。πセル構造の配向状態は、基板間に電圧が印加されていない時はスプレイ配向となり、電圧を印加するとベンド配向に移行する。さらに電圧を印加するとベンド配向の液晶分子が両基板が基板と垂直に配向し、光が透過する状態となる。なお、ＯＣＢモードにすると、従来のＴＮモードより約１０倍速い高速応答性を実現できる。 The liquid crystal panel of this embodiment has a so-called π cell structure, and uses a display mode called an OCB (Optically Compensated Bend) mode. The π cell structure is a structure in which the pretilt angles of liquid crystal molecules are aligned in a plane-symmetric relationship with respect to the center plane between the active matrix substrate and the counter substrate. The alignment state of the π cell structure is splay alignment when no voltage is applied between the substrates, and shifts to bend alignment when a voltage is applied. When a voltage is further applied, the bend-aligned liquid crystal molecules are aligned perpendicularly to the substrates and light is transmitted. In the OCB mode, high-speed response that is about 10 times faster than the conventional TN mode can be realized.
また、液晶パネルは一対の光学フィルム（偏光板、位相差板など）７３１、７３２の間に挟む。加えて、ＯＣＢモードによる表示においては、リタデーションの視角依存性を３次元的に補償するため、２軸性位相差板を用いることが好ましい。 The liquid crystal panel is sandwiched between a pair of optical films (polarizing plate, retardation plate, etc.) 731 and 732. In addition, in the display in the OCB mode, it is preferable to use a biaxial retardation plate in order to compensate the viewing angle dependency of retardation three-dimensionally.
なお、図４に示す液晶パネルのバックライトとしてＲＧＢの３色のＬＥＤ７３５として用いる。ＬＥＤ７３５の光は導光板７３４によって導出される。フィールドシーケンシャル駆動方法においては、ＬＥＤ点灯期間ＴＲ期間、ＴＧ期間およびＴＢ期間に、それぞれＲ、Ｇ、ＢのＬＥＤが順に点灯する。赤のＬＥＤの点灯期間（ＴＲ）には、赤に対応したビデオ信号（Ｒ１）が液晶パネルに供給され、液晶パネルに赤の画像１画面分が書き込まれる。また、緑のＬＥＤの点灯期間（ＴＧ）には、緑に対応したビデオデータ（Ｇ１）が液晶パネルに供給され、液晶パネルに緑の画像１画面分が書き込まれる。また、青のＬＥＤの点灯期間（ＴＢ）には、青に対応したビデオデータ（Ｂ１）が液晶表示装置に供給され、液晶表示装置に青の画像１画面分が書き込まれる。これらの３回の画像の書き込みにより、１フレームが形成される。
In addition, it uses as LED735 of 3 colors of RGB as a backlight of the liquid crystal panel shown in FIG. The light from the
本実施の形態では、本発明と組み合わせることにより、配線幅についても工程数を増やすことなく形成される。また、配線幅を選択的に形成することにより、段切れを防ぎ、且つ、第１の導電層７３０ａ及び第２の導電層７３０ｂと、画素電極７０８との接触不良を抑えることができる。従って、本発明は動作性能および信頼性の高い液晶表示装置を作製することができる。
In this embodiment mode, the wiring width can be formed without increasing the number of steps by combining with the present invention. Further, by selectively forming the wiring width, disconnection can be prevented, and poor contact between the first
なお、本実施の形態は、実施の形態１乃至実施の形態４と自由に組み合わせることができる。 Note that this embodiment mode can be freely combined with any of Embodiment Modes 1 to 4.
（実施の形態６）
本実施の形態では、本発明を用いて形成された表示用パネルの一構成例について説明する。
(Embodiment 6)
In this embodiment, a structural example of a display panel formed using the present invention will be described.
図５（Ａ）は、逆スタガ型ＴＦＴ（第１ＴＦＴ６７００、第２ＴＦＴ６７０１、第３ＴＦＴ６７０２）を用いて作製されるＥＬ表示装置用パネルにおける画素の上面図を示している。また、図５（Ｂ）は、上面図に対応する回路図を示したものである。ＥＬ表示用パネルの画素部には、画素毎にＥＬ素子６７０７とその発光を制御する駆動用の第１ＴＦＴ６７００、第１ＴＦＴ６７００のオンオフ（スイッチング）を制御する第２ＴＦＴ６７０１、ＥＬ素子に流れ込む電流を制御する駆動用の第３ＴＦＴ６７０２が設けられている。
FIG. 5A is a top view of a pixel in an EL display device panel manufactured using inverted staggered TFTs (
第１ＴＦＴ６７００は、第３ＴＦＴ６７０２を介して、ＥＬ素子６７０７の下部に設けられた画素電極に接続され、ＥＬ素子６７０７の発光を制御する働きをする。第２ＴＦＴ６７０１は、第１ＴＦＴ６７００の動作を制御するものであり、第２ＴＦＴ６７０１のゲート電極を兼ねる走査線６７０５と、信号線６７０３との信号に応じて第１ＴＦＴ６７００のオンオフを制御することができる。第１ＴＦＴ６７００のゲート電極は第２ＴＦＴ６７０１と接続し、ゲートのオンオフに応じて、電源線６７０４からの電力を画素電極側に供給するものである。なお、流れる電流量に応じて発光輝度が変化するＥＬ素子の動作に対応するために、固定電源線６７０６に接続された電流制御用の第３ＴＦＴを設け、ＥＬ素子６７０７に一定の電流を供給する働きをする。
The
ＥＬ素子６７０７は、一重項励起状態から基底状態に戻る際の発光（蛍光）、又は三重項励起状態から基底状態に戻る際の発光（リン光）、或いは一重項励起状態から基底状態に戻る際の発光（蛍光）、及び三重項励起状態から基底状態に戻る際の発光（リン光）をする有機化合物を含む層（以下、「ＥＬ層」という。）が一対の電極（陽極と陰極に挟まれた構造を有している。
The
ＥＬ層を形成する有機化合物は、低分子有機発光物質、中分子有機発光物質（昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μｍ以下の有機発光物質）、高分子有機発光物質を用いることができる。このＥＬ層は、単層で形成しても良いし、複数の機能の異なる層を積層させて形成しても良い。複数の層を積層させる場合には、正孔注入層、正孔輸送層、発光層、電子注入層、電子輸送層、正孔又は電子ブロック層などを適宜組み合わせればよい。なお、正孔注入層と正孔輸送層とは、電極より正孔の注入が可能で、正孔の移動度が高い材料からなり、この二つの機能をまとめて一つの層（正孔注入輸送層）としてもよい。また、電子注入輸送層についても同様である。 The organic compound that forms the EL layer is a low-molecular organic light-emitting substance or a medium-molecular organic light-emitting substance (an organic light-emitting substance that does not have sublimation and has a molecule number of 20 or less or a chained molecule length of 10 μm or less) Alternatively, a high molecular weight organic light emitting material can be used. This EL layer may be formed as a single layer or may be formed by laminating a plurality of layers having different functions. In the case of laminating a plurality of layers, a hole injection layer, a hole transport layer, a light emitting layer, an electron injection layer, an electron transport layer, a hole, or an electron block layer may be appropriately combined. The hole injection layer and the hole transport layer are made of a material that can inject holes from the electrode and has a high hole mobility. These two functions are combined into one layer (hole injection transport). Layer). The same applies to the electron injecting and transporting layer.
図６は、図５（Ａ）におけるＡ−Ｂ、Ｃ−Ｄに対応する断面図であり、図７はＥ−Ｆに対応する断面図である。第１ＴＦＴ６７００、第２ＴＦＴ６７０１、第３ＴＦＴ６７０２などが形成された一方の基板９００と、封止基板９０６との間に発光素子９０８が形成されているアクティブマトリクス型のＥＬ表示用パネルを示している。図６（Ｂ）と図７の断面図は、第１ＴＦＴ６７００を共通に含んでいる。第１ＴＦＴ６７００は、第２ＴＦＴ６７０１介して画素電極９０９に接続されている。また、画素電極９０９（陽極）上には、絶縁物９１１（土手、隔壁、バンクなどと呼ばれる。）が設けられる。さらにその上に発光層９０３、対向電極９０４が設けられることによって、発光素子９０８が形成されている。発光素子９０８の上には、パッシベーション膜９０５が形成され、封止基板９０６とシール材によって封止される。パッシベーション膜９０５と封止基板９０６の間には、絶縁物９１２が充填されている。
FIG. 6 is a cross-sectional view corresponding to AB and CD in FIG. 5A, and FIG. 7 is a cross-sectional view corresponding to EF. An active matrix EL display panel in which a
絶縁物９１１、９１２としては窒化珪素、酸化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）から選ばれた一種、または複数種からなる膜を用いることができる。
As the
他の絶縁性材料としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミドから選ばれた一種、または複数種の材料を含む膜を用いればよい。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）を有する材料、（代表的にはシロキサン系ポリマー）を用いてもよい。なお、置換基としてフロオロ基を用いてもよい。または、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、封止基板９０６側から光を取り出す場合（トップエミッション型）は、絶縁物９１２は透光性を有する材料を用いる必要がある。
As another insulating material, a film containing one kind or plural kinds of materials selected from polyimide, acrylic, benzocyclobutene, and polyamide may be used. In addition, a material having a skeleton structure formed of a bond of silicon (Si) and oxygen (O) and having an organic group containing at least hydrogen (eg, an alkyl group or aromatic hydrocarbon) as a substituent (typically siloxane) System polymer) may be used. Note that a fluoro group may be used as a substituent. Alternatively, as a substituent, an organic group containing at least hydrogen and a fluoro group may be used. Note that in the case where light is extracted from the sealing
なお、図５乃至図７では一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ素子を備えた画素を組み合わせて多色表示を可能としてもよい。また、それぞれの発光は、全て一重項励起状態から基底状態に戻る際の発光（蛍光）であっても、全て三重項励起状態から基底状態に戻る際の発光（リン光）でもよいし、一色が蛍光（又はリン光）、残りの２色がリン光（又は蛍光）というように組み合わせでもよい。Ｒのみにリン光を用いて、Ｇ、Ｂに蛍光を用いてもよい。例えば、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ３）膜を設けた積層構造としている。Ａｌｑ３にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。 Although only one pixel is shown in FIGS. 5 to 7, multi-color display is possible by combining pixels having EL elements corresponding to R (red), G (green), and B (blue) colors. It is good. In addition, each emission may be emission (fluorescence) when returning from the singlet excited state to the ground state, or emission (phosphorescence) when returning from the triplet excited state to the ground state. May be fluorescence (or phosphorescence) and the remaining two colors may be phosphorescence (or fluorescence). Phosphorescence may be used only for R, and fluorescence may be used for G and B. For example, a 20 nm thick copper phthalocyanine (CuPc) film is provided as a hole injection layer, and a 70 nm thick tris-8-quinolinolato aluminum complex (Alq 3 ) film is provided thereon as a light emitting layer. Quinacridone Alq 3, it is possible to control the luminescent color by adding a fluorescent dye such as perylene or DCM1.
パッシベーション膜９０５としては、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化アルミニウム、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン、窒素含有炭素などその他の絶縁物質を用いて形成することができる。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）を有する材料（代表的にはシロキサン系ポリマー）を用いてもよい。なお、置換基としてフロオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
The
本発明は、光が発光表示用パネル両面から射出する両面射出型の発光表示用パネルでも、片面射出型の発光表示用パネルにも適用することができる。対向電極９０４側のみから光を射出する場合（トップエミッション型）、画素電極９０９は陽極に相当し反射性を有する導電膜であり、反射性を有する導電膜としては、陽極として機能させるために白金（Ｐｔ）や金（Ａｕ）といった仕事関数の高い導電膜を用いる。また、これらの金属は、高価であるため、アルミニウム膜やタングステン膜といった適当な導電膜上に積層し、少なくとも最表面に白金もしくは金が露出するような画素電極としても良い。また、対向電極９０４は膜厚の薄い（好ましくは１０〜５０ｎｍ）導電膜であり、陰極として機能させるために仕事関数の小さい周期表の１族もしくは２族に属する元素を含む材料（例えば、Ａｌ、Ｍｇ、Ａｇ、Ｌｉ、Ｃａ、又はこれらの合金ＭｇＡｇ、ＭｇＡｇＡｌ、ＭｇＩｎ、ＬｉＡｌ、ＬｉＦＡｌ、ＣａＦ２、又はＣａ３Ｎ２など）を用いる。さらに、対向電極９０４に積層して酸化物導電膜（代表的にはＩＴＯ膜）を設ける。この場合、発光素子から発した光は、画素電極９０９で反射され、対向電極９０４を透過して、封止基板９０６側から射出される。
The present invention can be applied to a light emission display panel of a double emission type in which light is emitted from both sides of the light emission display panel or a light emission display panel of a single emission type. In the case of emitting light only from the
画素電極９０９側のみから光を射出する場合（ボトムエミッション型）、陽極に相当する画素電極９０９には透明導電膜を用いる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、対向電極９０４はＡｌ、Ｍｇ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉからなる導電膜（膜厚５０〜２００ｎｍ）を用いることが好ましい。この場合、発光素子９０８から発した光は、画素電極９０９を透過して基板９００側から射出される。
When light is emitted only from the
画素電極９０９側、対向電極９０４側両方から光が射出する両面射出型の場合、陽極に相当する画素電極９０９には透明導電膜を用いる。透明導電膜としては、ＩＴＯ膜、ＩＴＳＯ膜、ＩＺＯ膜、ＺｎＯ膜等を用いることができる。また、対向電極９０４は光が透過するように膜厚の薄い（好ましくは１０〜５０ｎｍ）導電膜であり、陰極として機能させるために仕事関数の小さい周期表の１族もしくは２族に属する元素を含む材料（例えば、Ａｌ、Ｍｇ、Ａｇ、Ｌｉ、Ｃａ、又はこれらの合金ＭｇＡｇ、ＭｇＡｇＡｌ、ＭｇＩｎ、ＬｉＡｌ、ＬｉＦＡｌ、ＣａＦ２、又はＣａ３Ｎ２など）を用いる。さらに、対向電極９０４に積層して透明な酸化物導電膜（代表的にはＩＴＯ膜、ＩＴＳＯ膜）を設ける。この場合、発光素子９０８から射出した光は基板９００側、封止基板９０６側両方から射出される。
In the case of a dual emission type in which light is emitted from both the
以上に示したＥＬ表示用パネルは、本発明を用いてＴＦＴを作製できるので、工程数が削減され、製造コストの低減を図ることができる。特に、第１ＴＦＴ６７００と第２ＴＦＴ６７０１を接続するコンタクトホール６７０９を形成する際に、積極的に本発明を用いることにより、さらなる工程の削減、及び信頼性の向上を図ることができる。なお本実施の形態では、逆スタガ型ＴＦＴで液晶表示用パネルを構成する一例を示したが、トップゲート型あるいは順スタガ型ＴＦＴを用いても同様に実施することができる。
Since the EL display panel described above can manufacture a TFT by using the present invention, the number of steps can be reduced and the manufacturing cost can be reduced. In particular, when the contact hole 6709 for connecting the
次に、上記ボトムゲート型構造である逆スタガ型ＴＦＴの作製方法について説明する。 Next, a method for manufacturing an inverted staggered TFT having the bottom gate structure will be described.
図６及び図７に示すように、基板９００上に第１の導電層９２１と第２の導電層９２２の積層を形成する。なお、基板９００上に下地絶縁膜を形成してもよい。下地絶縁膜として酸化シリコン膜、窒化シリコン膜または窒素を含む酸化シリコン膜等の絶縁膜を用いることが好ましい。基板９００は、無アルカリガラス基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、反射型の液晶表示装置とする場合、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板、またはセラミック基板の表面に絶縁層を設けた基板を適用しても良い。
As illustrated in FIGS. 6 and 7, a stack of a first
第１の導電層９２１はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。
The first
また、第２の導電層９２２はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で２００〜６００ｎｍの厚さに形成する。
The second
ここでは、２層、即ち、第１の導電層９２１と第２の導電層９２２をそれぞれ異なる配線材料として用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。第１の導電層９２１としては窒化タンタルを用い、第２の導電層９２２としてはタングステン膜を用いる。
Here, the two layers, that is, the first
次いで、第２の導電層９２２上にレジスト膜を全面に塗布した後、上記実施の形態で示した工程と同じく、露光マスクを用いて露光を行う。本実施の形態では上記実施の形態の作製工程を参照することとし、説明を省略する。
Next, after a resist film is applied over the entire surface of the second
こうして基板１０１上に第１の導電層９２１、第２の導電層９２２からなるゲート電極及びゲート配線が形成される。本実施の形態では回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクを用いて形成することにより、工程数をふやすことなく第１の導電層９２１及び第２の導電層９２２からなる２層のゲート電極及びゲート配線を形成することができる。
Thus, the gate electrode and the gate wiring including the first
次に、第１の導電層９２１及び第２の導電層９２２上にゲート絶縁膜となる第１の絶縁膜９２３を形成する。ゲート絶縁膜となる第１の絶縁膜９２３はプラズマＣＶＤ法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁膜の単層又は積層構造で形成する。また、ゲート絶縁膜を第２の導電層９２２に接する側から、窒化珪素膜（窒化酸化珪素膜）、酸化珪素膜、及び窒化珪素膜（窒化酸化珪素膜）の積層構造とすることが好ましい。この構造では、ゲート電極が、窒化珪素膜と接しているため、酸化による劣化を防止することができる。
Next, a first
次いで、第１の絶縁膜９２３上に半導体膜を形成する。半導体膜は、非晶質半導体、微結晶半導体及び結晶性半導体から選ばれたいずれかの状態を有する膜を用いる。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とし、膜厚は、好ましくは１０〜１００ｎｍ、更に好ましくは２０〜６０ｎｍとする。
Next, a semiconductor film is formed over the first insulating
結晶性半導体膜は、非晶質半導体膜を又は微結晶半導体を、加熱又はレーザ照射により結晶化して形成することができる。また、直接、結晶性半導体膜を形成してもよい。 The crystalline semiconductor film can be formed by crystallizing an amorphous semiconductor film or a microcrystalline semiconductor by heating or laser irradiation. Alternatively, a crystalline semiconductor film may be directly formed.
更には、非晶質半導体膜上に、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等の金属触媒を添加し加熱して結晶性半導体膜を形成しても良い。但し、該手法により結晶性半導体膜を形成する場合、後の工程により金属触媒を除去することが好ましい。この除去方法としては、結晶質半導体膜の一部に不純物（代表的には、アルゴン、リン、希ガス）を添加し、加熱して該不純物が添加された領域に触媒元素を移動させる手法、結晶性半導体膜表面に上記不純物を有する半導体膜を形成し加熱して、不純物を有する半導体膜に触媒元素を移動させる手法等がある。 Further, on the amorphous semiconductor film, titanium (Ti), nickel (Ni), tungsten (W), molybdenum (Mo), cobalt (Co), zirconium (Zr), tantalum (Ta), vanadium (V). Alternatively, a crystalline semiconductor film may be formed by adding a metal catalyst such as niobium (Nb), chromium (Cr), platinum (Pt), palladium (Pd) and heating. However, when the crystalline semiconductor film is formed by this method, it is preferable to remove the metal catalyst in a later step. As this removal method, a method of adding an impurity (typically argon, phosphorus, or a rare gas) to a part of the crystalline semiconductor film and heating to move the catalytic element to a region to which the impurity is added, There is a method of forming a semiconductor film having the above-described impurities on the surface of the crystalline semiconductor film and heating to move the catalytic element to the semiconductor film having impurities.
ここでは、第１の半導体領域９２４となる半導体膜を、量産工程に適した非晶質半導体膜を用いて形成する。非晶質半導体膜を用いることにより、従来ある既存の製造ラインを使用して作製することができ、設備コストを抑えることができる。
Here, the semiconductor film to be the
次に、第１の半導体領域９２４となる半導体膜上に第２の絶縁膜９２６となる絶縁膜を形成した後、第２の絶縁膜９２６となる絶縁膜上に図示しないマスクを形成する。ここで、絶縁膜としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等のいずれかの単層で形成された絶縁膜を用いる。また、該絶縁膜を適宜組み合わせて積層構造としてもよい。また、マスクは液滴吐出法または、レーザビーム直接描画装置等を用いて形成すればよい。
Next, after forming an insulating film to be the second
次に、マスクを用いて絶縁膜をエッチングして、第２の絶縁膜９２６を形成する。第２の絶縁膜９２６はチャネル保護層として機能する。
Next, the second
次に第１の半導体領域９２４となる半導体膜及び第２の絶縁膜９２６上に第２の半導体領域９２５となる半導体膜を形成する。第２の半導体領域９２５となる半導体膜は、導電性を有する非晶質半導体又は微結晶半導体を用いる。ｎチャネル型のＴＦＴを形成する場合には、１５属の元素、代表的にはリンまたはヒ素を添加する。また、ｐチャネルＴＦＴを形成する場合には、１３属の元素、代表的にはボロンを添加する。第２の半導体膜は、珪素を含む気体にボロン、リン、ヒ素のような１３属又は１５属の元素を有する気体を加えたプラズマＣＶＤ法で成膜する。
Next, a semiconductor film to be the
次に、第２の半導体領域９２５となる半導体膜表面に形成された酸化膜を除去した後、第２の半導体領域９２５となる半導体膜の一部にレーザ光を照射する。ここでは、レーザビーム直接描画装置から射出されるレーザ光を用いる。この結果、図示しない絶縁層を形成する。ここでは、半導体膜の一部が、レーザ光のエネルギーにより酸化され、絶縁層としては酸化珪素膜が形成される。また、半導体膜は、完全溶融せず、非晶質半導体又は微結晶半導体のままである。
Next, after removing the oxide film formed on the surface of the semiconductor film to be the
次に、絶縁層をマスクとして、第２の半導体領域９２５となる半導体膜をエッチングする。さらに、絶縁層を用いて第１の半導体領域９２４となる半導体膜をエッチングし第１の半導体領域９２４を形成し、絶縁層を除去する。
Next, the semiconductor film to be the
次に、第２の半導体領域９２５となる半導体膜上にソース電極及びドレイン電極として機能する第３の導電層９２７（画素電極９０９も含む）を、導電性材料を用いて形成する。第３の導電層９２７は銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）及びそれらの合金などの材料を適宜用い、形成方法はスパッタリング法等の公知の方法を用いればよい。ここでは、数ｎｍの銀粒子が分散された溶液Ａｇペーストを選択的に吐出し、焼成して第３の導電層９２７となる導電層を形成する。
Next, a third conductive layer 927 (including the pixel electrode 909) functioning as a source electrode and a drain electrode is formed over the semiconductor film to be the
次に、第３の導電層９２７となる導電層上に図示しない感光性材料を吐出又は塗布したのち、乾燥させる。感光性材料は、紫外光から赤外光に感光する材料、ネガ型感光性材料又はポジ型感光性材料を用いる。
Next, a photosensitive material (not shown) is discharged or applied onto the conductive layer to be the third
感光性材料としては、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の感光性を示す樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、ポリイミドなどの感光性を示す有機材料等を用いることができる。また、代表的なポジ型感光性材料として、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物を有する感光性材料が挙げられ、代表的なネガ型感光性材料として、ベース樹脂、ジフェニルシランジオール及び酸発生剤などを有する感光性材料が挙げられる。本実施の形態では、ネガ型感光性材料を用いる。 As the photosensitive material, a resin material having photosensitivity such as an epoxy resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, or a urethane resin is used. In addition, organic materials having photosensitivity such as benzocyclobutene, parylene, and polyimide can be used. In addition, a typical positive photosensitive material includes a photosensitive material having a novolak resin and a naphthoquinonediazide compound as a photosensitive agent, and representative negative photosensitive materials include a base resin, diphenylsilanediol, and an acid generator. And a photosensitive material having an agent. In the present embodiment, a negative photosensitive material is used.
次に、感光性材料にレーザビーム直接描画装置を用いてレーザ光を照射し露光した後、現像し、図示しないマスクを形成する。 Next, the photosensitive material is irradiated with a laser beam using a laser beam direct drawing apparatus, exposed, and then developed to form a mask (not shown).
次に、マスクを用いて、第３の導電層となる導電層をエッチングしてソース電極及びドレイン電極として機能する第３の導電層９２７および画素電極９０９を形成する。また、マスクを用いて第２の半導体領域９２５となる半導体膜をエッチングしてソース領域及びドレイン領域として機能する第２の半導体領域９２５を形成する。この工程により、第２の絶縁膜９２６が露出される。
Next, the third
なお、本実施の形態ではチャネル保護型ＴＦＴを形成したが、チャネルエッチ型としてもよい。その場合は、第３の導電層９２７をマスクとして、第２の半導体領域９２５となる半導体膜の露出部をエッチングし、分断してソース領域及びドレイン領域として機能する第２の半導体領域９２５を形成する。この工程において、第１の半導体領域９２４の一部がエッチングされる。
Note that although a channel protection type TFT is formed in this embodiment mode, a channel etch type may be used. In that case, using the third
次に、第３の導電層９２７及び第２の半導体領域９２５上に、パッシベーション膜９２８を成膜することが好ましい。パッシベーション膜９２８は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材料を用いて形成することができる。
Next, a
以上の工程により、チャネル保護型ＴＦＴを作製することができる。また、本発明と組み合わせて形成することで、信頼性が高く、且つ高集積化された半導体装置を作製することが可能である。 Through the above steps, a channel protection type TFT can be manufactured. In addition, when formed in combination with the present invention, a highly reliable and highly integrated semiconductor device can be manufactured.
なお、本実施の形態は、実施の形態１乃至実施の形態４と自由に組み合わせることができる。 Note that this embodiment mode can be freely combined with any of Embodiment Modes 1 to 4.
（実施の形態７）
本実施の形態は、実施の形態５の液晶表示装置、又は実施の形態６の発光装置に用いられる表示用パネルをモジュール化した状態を、図８を参照して説明する。
(Embodiment 7)
In this embodiment mode, a state in which a display panel used in the liquid crystal display device of Embodiment Mode 5 or the light emitting device of Embodiment Mode 6 is modularized will be described with reference to FIG.
図８で示すモジュールは、画素部５０１の周辺に駆動回路が形成されたドライバＩＣをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式で実装している。勿論、ドライバＩＣは、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式で実装してもよい。
In the module shown in FIG. 8, a driver IC in which a driver circuit is formed around the
基板５１０は対向基板５０３とシール材５０２によって固着されている。画素部５０１は、実施の形態５で示すように液晶を表示媒体として利用したものであってもよいし、実施の形態６で示すようにＥＬ素子を表示媒体として利用するものであってもよい。ドライバＩＣ５０５ａ、５０５ｂ及びドライバＩＣ５０７ａ、５０７ｂ、５０７ｃは、単結晶の半導体又は多結晶の半導体を用いて形成した集積回路を利用することができる。ドライバＩＣ５０５ａ、５０５ｂ及びドライバＩＣ５０７ａ、５０７ｂ、５０７ｃには、ＦＰＣ５０６ａ、５０６ｂまたはＦＰＣ５０４ａ、５０４ｂ、５０４ｃを介して信号や電源が供給される。
The
以上の様に、本発明を実施する本実施の形態は、実施の形態１乃至実施の形態６のいずれか一の作製方法または構成を用いることができる。 As described above, this embodiment mode for carrying out the present invention can employ any one of the manufacturing methods or structures of Embodiment Modes 1 to 6.
（実施の形態８）
実施の形態７のモジュールを用いた電子機器の一例として、図９に示すテレビ受像器、携帯書籍（電子書籍）、携帯電話を完成させることができる。
(Embodiment 8)
As an example of an electronic device using the module of Embodiment 7, a television receiver, a portable book (electronic book), and a mobile phone illustrated in FIG. 9 can be completed.
図９（Ａ）のテレビ受像器は、筐体２００１に液晶又はＥＬ素子を利用した表示用モジュール２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビ受像器の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置２００６により行うことが可能であり、このリモコン装置２００６にも出力する情報を表示する表示部２００７が設けられていても良い。
In the television receiver in FIG. 9A, a
また、テレビ受像器にも、主画面２００３の他にサブ画面２００８を第２の表示用モジュールで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用モジュールで形成し、サブ画面を低消費電力で表示可能な液晶表示用モジュールで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用モジュールで形成し、サブ画面をＥＬ表示用モジュールで形成し、サブ画面は点滅可能とする構成としても良い。
In addition, the television receiver may have a configuration in which a
図９（Ｂ）は携帯書籍（電子書籍）であり、本体２１０１、表示部２１０２、２１０３、記憶媒体２１０４、操作スイッチ２１０５、アンテナ２１０６等を含む。
FIG. 9B illustrates a portable book (electronic book), which includes a
図９（Ｃ）は携帯電話であり、２２０１は表示用パネル、２２０２は操作用パネルである。表示用パネル２２０１と操作用パネル２２０２とは接続部２２０３において接続されている。接続部２２０３における、表示用パネル２２０１の表示部２２０４が設けられている面と操作用パネル２２０２の操作キー２２０６が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部２２０５、操作キー２２０６、電源スイッチ２２０７、音声入力部２２０８、アンテナ２２０９を有している。
FIG. 9C illustrates a mobile phone, 2201 a display panel, and 2202 an operation panel. The
いずれにしても、本発明により工程数を増やすことなく、信頼性の高いテレビ受像器、携帯書籍、携帯電話を歩留まりよく製造することができる。 In any case, according to the present invention, a highly reliable television receiver, portable book, and cellular phone can be manufactured with high yield without increasing the number of steps.
上記実施の形態では、ディスプレイへの応用を中心に説明したが、勿論、本発明を他の分野へ適用することも可能である。例えば、ＬＳＩのプロセスにおいて、配線の乗り越え部やコンタクト配線形成の際に、本発明を用いることにより、工程数を増やすことなく信頼性の高いＬＳＩを製造することができる。 In the above embodiment, the application to the display has been mainly described, but the present invention can of course be applied to other fields. For example, in the LSI process, a highly reliable LSI can be manufactured without increasing the number of processes by using the present invention when forming a wiring crossing portion or a contact wiring.
以上の様に、本発明を実施する、即ち実施の形態１乃至本実施の形態７のいずれか一の作製方法または構成を用いて、様々な電子機器を完成させることができる。 As described above, various electronic devices can be completed using the manufacturing method or the structure according to any one of Embodiment Modes 1 to 7 according to the present invention.
本発明の構成、即ち本発明は、配線の交差する部分（乗り越え部）において、下層配線を２層構造とし、下層配線の第１層は、その上に形成される第２層より配線幅が広いことを特徴としているため、急峻な段差が緩和され、その上に成膜される層間絶縁物の段差被覆性を向上することができる。 In the configuration of the present invention, that is, in the present invention, the lower layer wiring has a two-layer structure at the intersecting portion (overriding portion) of the wiring, and the first layer of the lower layer wiring has a wiring width larger than that of the second layer formed thereon. Since it is wide, a steep step is relieved, and the step coverage of an interlayer insulator formed thereon can be improved.
配線の段切れやコンタクト配線の接触不良を防ぐ効果有する本発明は、実施の形態でも挙げたように、トップゲート型ＴＦＴ、逆スタガ型ＴＦＴ等、種々のタイプの半導体素子の作製方法に適用できる。また、該半導体素子を用いたアクティブマトリクス型基板の作製や、該基板を用いた液晶表示装置、ＥＬ表示装置等のディスプレイ、さらにはＬＳＩの分野においても応用することができ、その応用範囲は多岐に渡る。 The present invention, which has the effect of preventing disconnection of wiring and contact failure of contact wiring, can be applied to manufacturing methods of various types of semiconductor elements such as top-gate TFTs and inverted staggered TFTs as described in the embodiment. . In addition, the present invention can be applied to the production of active matrix substrates using the semiconductor elements, displays such as liquid crystal display devices and EL display devices using the substrates, and LSI fields, and the range of applications is wide. Cross over.
Claims (9)
前記窒化タンタル膜上に前記窒化タンタル膜と接するタングステン膜を形成し、
前記タングステン膜上に、回折格子パターンもしくは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、膜厚を一部薄くした第１のレジストパターンと膜厚を変えない第２のレジストパターンと、を形成し、
前記第１のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第１の配線と、前記第１の配線上の前記第１の配線より幅が狭い部分を有する第２の配線と、を形成し、
前記第２のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第４の配線と、前記第４の配線上の前記第４の配線と幅が等しい第５の配線と、を形成し、
前記第１の配線、前記第２の配線、前記第４の配線、前記第５の配線を覆う絶縁膜を形成し、
前記絶縁膜は、前記第１の配線、前記第２の配線、前記第４の配線、前記第５の配線による凹凸を反映し、
前記絶縁膜上に前記第１の配線及び前記第２の配線と交差する第３の配線を形成し、
前記第３の配線は、前記第１の配線において前記第２の配線よりも幅が広い部分と重なり、かつ前記第４の配線及び前記第５の配線と重ならないことを特徴とする半導体装置の作製方法。 A tantalum nitride film is formed on an insulating surface made of a silicon oxide film, a silicon nitride film, or a silicon oxynitride film,
Forming a tungsten film in contact with the tantalum nitride film on the tantalum nitride film;
A photomask or reticle that includes an auxiliary pattern having a light intensity reduction function consisting of a diffraction grating pattern or a semi-transmissive film on the tungsten film, and a first resist pattern having a partially reduced thickness and a thickness that is not changed. 2 resist patterns ,
Etching the tantalum nitride film and the tungsten film using the first resist pattern to form a first wiring and a second wiring having a portion narrower than the first wiring on the first wiring And form,
Etching the tantalum nitride film and the tungsten film using the second resist pattern to form a fourth wiring, and a fifth wiring having the same width as the fourth wiring on the fourth wiring. Forming,
Forming an insulating film covering the first wiring , the second wiring , the fourth wiring, and the fifth wiring ;
The insulating film reflects unevenness caused by the first wiring, the second wiring, the fourth wiring, and the fifth wiring,
Forming a third wiring crossing the first wiring and the second wiring on the insulating film;
The third wiring, a semiconductor, characterized in that said first of said second width Ri is part and Do heavy wider than the wiring in the wiring, and does not overlap the fourth wiring and the fifth wiring Device fabrication method.
前記窒化タンタル膜上に前記窒化タンタル膜と接するタングステン膜を形成し、
前記タングステン膜上に、回折格子パターンもしくは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、２段階以上の膜厚を有する第１のレジストパターンと、膜厚を変えない第２のレジストパターンと、を形成し、
前記第１のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第１の配線と、前記第１の配線上の前記第１の配線より幅が狭い部分を有する第２の配線と、を形成し、
前記第２のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第４の配線と、前記第４の配線上の前記第４の配線と幅が等しい第５の配線と、を形成し、
前記第１の配線、前記第２の配線、前記第４の配線、前記第５の配線を覆う絶縁膜を形成し、
前記絶縁膜は、前記第１の配線、前記第２の配線、前記第４の配線、前記第５の配線による凹凸を反映し、
前記絶縁膜上に前記第１の配線及び前記第２の配線と交差する第３の配線を形成し、
前記第３の配線は、前記第１の配線において前記第２の配線よりも幅が広い部分と重なり、かつ前記第４の配線及び前記第５の配線と重ならないことを特徴とする半導体装置の作製方法。 A tantalum nitride film is formed on an insulating surface made of a silicon oxide film, a silicon nitride film, or a silicon oxynitride film,
Forming a tungsten film in contact with the tantalum nitride film on the tantalum nitride film;
A photomask or reticle including an auxiliary pattern having a light intensity reducing function made of a diffraction grating pattern or a semi-transmissive film on the tungsten film, and changing the film thickness to a first resist pattern having a film thickness of two or more steps. A second resist pattern not formed,
Etching the tantalum nitride film and the tungsten film using the first resist pattern to form a first wiring and a second wiring having a portion narrower than the first wiring on the first wiring And form,
Etching the tantalum nitride film and the tungsten film using the second resist pattern to form a fourth wiring, and a fifth wiring having the same width as the fourth wiring on the fourth wiring. Forming,
Forming an insulating film covering the first wiring , the second wiring , the fourth wiring, and the fifth wiring ;
The insulating film reflects unevenness caused by the first wiring, the second wiring, the fourth wiring, and the fifth wiring,
Forming a third wiring crossing the first wiring and the second wiring on the insulating film;
The third wiring, a semiconductor, characterized in that said first of said second width Ri is part and Do heavy wider than the wiring in the wiring, and does not overlap the fourth wiring and the fifth wiring Device fabrication method.
前記窒化タンタル膜上に前記窒化タンタル膜と接するタングステン膜を形成し、
前記タングステン膜上に、回折格子パターンもしくは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、膜厚を一部薄くした第１のレジストパターンと、膜厚を変えない第２のレジストパターンと、を形成し、
前記第１のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第１の配線と、前記第１の配線上の前記第１の配線より幅が狭い部分を有する第２の配線と、を形成し、
前記第２のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第４の配線と、前記第４の配線上の前記第４の配線と幅が等しい第５の配線と、を形成し、
前記第１の配線、前記第２の配線、前記第４の配線、前記第５の配線を覆う絶縁膜を形成し、
前記絶縁膜は、前記第１の配線、前記第２の配線、前記第４の配線、前記第５の配線による凹凸を反映し、
前記絶縁膜に少なくとも前記第１の配線上面及び前記第２の配線上面を露呈させる開口部を形成し、
前記絶縁膜上に前記開口部を介して前記第１の配線及び前記第２の配線と電気的に接続し、かつ前記第４の配線及び前記第５の配線と重ならない第３の配線を形成することを特徴とする半導体装置の作製方法。 A tantalum nitride film is formed on an insulating surface made of a silicon oxide film, a silicon nitride film, or a silicon oxynitride film,
Forming a tungsten film in contact with the tantalum nitride film on the tantalum nitride film;
A photomask or reticle that includes an auxiliary pattern having a light intensity reduction function consisting of a diffraction grating pattern or a semi-transmissive film on the tungsten film, and does not change the film thickness from the first resist pattern partially reduced in thickness. Forming a second resist pattern ;
Etching the tantalum nitride film and the tungsten film using the first resist pattern to form a first wiring and a second wiring having a portion narrower than the first wiring on the first wiring And form,
Etching the tantalum nitride film and the tungsten film using the second resist pattern to form a fourth wiring, and a fifth wiring having the same width as the fourth wiring on the fourth wiring. Forming,
Forming an insulating film covering the first wiring , the second wiring , the fourth wiring, and the fifth wiring ;
The insulating film reflects unevenness caused by the first wiring, the second wiring, the fourth wiring, and the fifth wiring,
Forming an opening in the insulating film to expose at least the upper surface of the first wiring and the upper surface of the second wiring;
A third wiring that is electrically connected to the first wiring and the second wiring through the opening and does not overlap with the fourth wiring and the fifth wiring is formed on the insulating film. A method for manufacturing a semiconductor device.
前記窒化タンタル上に前記窒化タンタル膜と接するタングステン膜を形成し、
前記タングステン膜上に、回折格子パターンもしくは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、２段階以上の膜厚を有する第１のレジストパターンと、膜厚を変えない第２のレジストパターンと、を形成し、
前記第１のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第１の配線と、前記第１の配線上の前記第１の配線より幅が狭い部分を有する第２の配線と、を形成し、
前記第１のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第４の配線と、前記第４の配線上の前記第４の配線と幅が等しい第５の配線と、を形成し、
前記第１の配線、前記第２の配線、前記第４の配線、前記第５の配線を覆う絶縁膜を形成し、
前記絶縁膜は、前記第１の配線、前記第２の配線、前記第４の配線、前記第５の配線による凹凸を反映し、
前記絶縁膜に少なくとも前記第１の配線上面及び前記第２の配線上面を露呈させる開口部を形成し、
前記絶縁膜上に前記開口部を介して前記第１の配線及び前記第２の配線と電気的に接続し、かつ前記第４の配線及び前記第５の配線と重ならない第３の配線を形成することを特徴とする半導体装置の作製方法。 A tantalum nitride film is formed on an insulating surface made of a silicon oxide film, a silicon nitride film, or a silicon oxynitride film,
Forming a tungsten film in contact with the tantalum nitride film on the tantalum nitride;
A photomask or reticle including an auxiliary pattern having a light intensity reducing function made of a diffraction grating pattern or a semi-transmissive film on the tungsten film, and changing the film thickness to a first resist pattern having a film thickness of two or more steps. A second resist pattern not formed,
Etching the tantalum nitride film and the tungsten film using the first resist pattern to form a first wiring and a second wiring having a portion narrower than the first wiring on the first wiring And form,
Etching the tantalum nitride film and the tungsten film using the first resist pattern to form a fourth wiring, and a fifth wiring having the same width as the fourth wiring on the fourth wiring. Forming,
Forming an insulating film covering the first wiring , the second wiring , the fourth wiring, and the fifth wiring ;
The insulating film reflects unevenness caused by the first wiring, the second wiring, the fourth wiring, and the fifth wiring,
Forming an opening in the insulating film to expose at least the upper surface of the first wiring and the upper surface of the second wiring;
A third wiring that is electrically connected to the first wiring and the second wiring through the opening and does not overlap with the fourth wiring and the fifth wiring is formed on the insulating film. A method for manufacturing a semiconductor device.
前記開口部は、第２の配線の端部と重なっていることを特徴とする半導体装置の作製方法。 In claim 3 or claim 4,
The method for manufacturing a semiconductor device, wherein the opening overlaps with an end portion of a second wiring.
前記第１の配線の端部は、前記第２の配線の端部から突出し、前記第１の配線は前記第２の配線より長いことを特徴とする半導体装置の作製方法。 In any one of Claim 3 thru | or 5,
A manufacturing method of a semiconductor device, wherein an end portion of the first wiring protrudes from an end portion of the second wiring, and the first wiring is longer than the second wiring.
半導体層、ゲート絶縁膜、及びゲート電極を有する半導体素子と、前記第１の配線と、前記第２の配線と、を同一基板上に形成し、
前記ゲート電極は、第１のゲート電極と、該第１のゲート電極と接する第２のゲート電極により形成され、
前記第１のゲート電極は前記第１の配線と同一材料及び同一工程で形成され、
前記第２のゲート電極は前記第２の配線と同一材料及び同一工程で形成されていることを特徴とする半導体装置の作製方法。 In any one of Claims 3 thru | or 6,
Forming a semiconductor element having a semiconductor layer, a gate insulating film, and a gate electrode, the first wiring, and the second wiring on the same substrate;
The gate electrode is formed of a first gate electrode and a second gate electrode in contact with the first gate electrode,
The first gate electrode is formed of the same material and the same process as the first wiring,
The method for manufacturing a semiconductor device, wherein the second gate electrode is formed using the same material and the same process as the second wiring.
前記第１の配線の側面及び前記第２の配線の側面を、テーパー形状とすることを特徴とする半導体装置の作製方法。 In any one of Claims 3 thru | or 7,
A method for manufacturing a semiconductor device, wherein a side surface of the first wiring and a side surface of the second wiring are tapered.
前記レジストパターンは、垂直方向の断面に於いて内角が１８０°以上の部位を少なくとも１箇所設けることを特徴とする半導体装置の作製方法。 In any one of Claims 3 to 8,
The method of manufacturing a semiconductor device, wherein the resist pattern is provided with at least one portion having an inner angle of 180 ° or more in a vertical cross section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006283219A JP5416881B2 (en) | 2005-10-18 | 2006-10-18 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005303674 | 2005-10-18 | ||
| JP2005303674 | 2005-10-18 | ||
| JP2006283219A JP5416881B2 (en) | 2005-10-18 | 2006-10-18 | Method for manufacturing semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007142382A JP2007142382A (en) | 2007-06-07 |
| JP2007142382A5 JP2007142382A5 (en) | 2009-11-12 |
| JP5416881B2 true JP5416881B2 (en) | 2014-02-12 |
Family
ID=38204831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006283219A Expired - Fee Related JP5416881B2 (en) | 2005-10-18 | 2006-10-18 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5416881B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101382728B (en) * | 2007-09-07 | 2010-07-28 | 北京京东方光电科技有限公司 | Gray level mask plate structure |
| CN101387825B (en) * | 2007-09-10 | 2011-04-06 | 北京京东方光电科技有限公司 | Compensation gray level mask plate structure |
| JP2009086385A (en) * | 2007-09-29 | 2009-04-23 | Hoya Corp | Photomask and method for manufacturing the same, and pattern transfer method |
| JP5377940B2 (en) | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2010056541A (en) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| CN102496628B (en) | 2008-09-19 | 2015-09-16 | 株式会社半导体能源研究所 | Display unit |
| KR101041139B1 (en) * | 2008-11-04 | 2011-06-13 | 삼성모바일디스플레이주식회사 | Thin Film Transistor, The method for Using The Same and Organic Light Emitting Display Device Comprising the TFT |
| TWI746064B (en) | 2009-08-07 | 2021-11-11 | 日商半導體能源研究所股份有限公司 | Semiconductor device and method for manufacturing the same |
| KR101428697B1 (en) * | 2013-07-11 | 2014-08-11 | 숭실대학교산학협력단 | Thin film pattern array and method for fabricating thereof |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156624A (en) * | 1988-12-09 | 1990-06-15 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPH03104190A (en) * | 1989-09-18 | 1991-05-01 | Toshiba Corp | Multi-layer wiring board and manufacture thereof |
| JP2001185616A (en) * | 1999-12-24 | 2001-07-06 | Seiko Epson Corp | Semiconductor device and its manufacturing method |
| JP2001201756A (en) * | 2000-01-19 | 2001-07-27 | Sakae Tanaka | Method and device for production of liquid crystal display device |
| JP2001242483A (en) * | 2000-02-25 | 2001-09-07 | Hitachi Ltd | Liquid crystal display device and its wiring structure |
| JP4954401B2 (en) * | 2000-08-11 | 2012-06-13 | 株式会社半導体エネルギー研究所 | Manufacturing method of semiconductor device |
| JP4401641B2 (en) * | 2001-11-07 | 2010-01-20 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP2003223119A (en) * | 2002-01-30 | 2003-08-08 | Toshiba Corp | Display device and its manufacturing method |
| JP5046565B2 (en) * | 2005-06-10 | 2012-10-10 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP5137342B2 (en) * | 2005-06-30 | 2013-02-06 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
-
2006
- 2006-10-18 JP JP2006283219A patent/JP5416881B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007142382A (en) | 2007-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9991290B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5416881B2 (en) | Method for manufacturing semiconductor device | |
| KR101256446B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR101258474B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR101252018B1 (en) | Semiconductor device and manufacturing method of the same | |
| JP4127565B2 (en) | Method for manufacturing semiconductor device | |
| JP2022177075A (en) | Semiconductor device | |
| JP5427753B2 (en) | Method for manufacturing semiconductor device | |
| US7576485B2 (en) | Image display device with narrow frame | |
| JP5110821B2 (en) | Method for manufacturing semiconductor device | |
| KR20070019609A (en) | Light exposure mask and method for manufacturing semiconductor device using the same | |
| JP2003152086A (en) | Semiconductor device | |
| JP2004212557A (en) | Display device and its manufacture method | |
| JP5221082B2 (en) | TFT substrate | |
| JP5292453B2 (en) | Method for manufacturing semiconductor device | |
| KR100915160B1 (en) | Semiconductor Thin Film, Thin Film Transistor, Manufacturing Method Thereof and Device for Manufacturing Semiconductor Thin Film | |
| JP5177962B2 (en) | Semiconductor device | |
| JP2005322935A (en) | Semiconductor device and its manufacturing method | |
| JP2009210681A (en) | Display and manufacturing method therefor | |
| JP2020074442A (en) | Semiconductor device | |
| JP2009224396A (en) | Thin film transistor substrate and method of manufacturing the same, and display device | |
| JP2009059779A (en) | Thin film transistor, its manufacturing method, and display device | |
| KR20070045457A (en) | Display apparatus and method of manufacturing thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5416881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |