JP5407404B2 - 配線基板とその製造方法、チューナモジュール、及び電子機器 - Google Patents
配線基板とその製造方法、チューナモジュール、及び電子機器 Download PDFInfo
- Publication number
- JP5407404B2 JP5407404B2 JP2009036081A JP2009036081A JP5407404B2 JP 5407404 B2 JP5407404 B2 JP 5407404B2 JP 2009036081 A JP2009036081 A JP 2009036081A JP 2009036081 A JP2009036081 A JP 2009036081A JP 5407404 B2 JP5407404 B2 JP 5407404B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- inductor
- layer
- shield layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 title description 9
- 230000003071 parasitic effect Effects 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000005553 drilling Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/008—Electric or magnetic shielding of printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
[チューナモジュールの構成]
図1は本発明の実施の形態に係るチューナモジュールの概略構成を示すもので、(A)は平面図、(B)は側面図である。図示のように、チューナモジュール1は、配線基板2とチューナ素子3とを備えた構成となっている。配線基板2は、複数の配線層を有する多層配線基板を用いて構成されている。配線基板2は、インダクタ(詳細は後述)を内蔵している。チューナ素子3は、チューナ機能を有するIC(チップ)を内蔵するものである。チューナ素子3は配線基板2上に実装されている。配線基板2とチューナ素子3は、接続部4で電気的かつ機械的に接続されている。
図2は本発明の第1の実施の形態に係る配線基板の構成を示す平面図である。また、図3は図2のA−A′断面図であり、図4は図2のB−B′断面図である。
配線基板2には、シールド層5よりも上層に4層のインダクタ配線21,22,23,24が形成されている。これらのインダクタ配線21,22,23,24は、電気的に直列に接続されることにより、1つのインダクタ(コイル)を構成している。インダクタ配線21,22,23,24はインダクタ配線形成領域18に形成されている。インダクタ配線21は第2の配線層12に形成され、インダクタ配線22は第3の配線層13に形成されている。また、インダクタ配線23は第4の配線層14に形成され、インダクタ配線24は第5の配線層15に形成されている。インダクタ配線21とインダクタ配線22は、ビア26を介して電気的に接続されている。ビア26は、第3の絶縁層8を貫通する状態で形成されている。ビア26は、インダクタのコイル部分(巻き線部分)の中心部に設けられている。インダクタ配線22とインダクタ配線23は、ビア27を介して電気的に接続されている。ビア27は、第4の絶縁層9を貫通する状態で形成されている。ビア27は、インダクタのコイル部分の外側に設けられている。インダクタ配線23とインダクタ配線24は、ビア28を介して電気的に接続されている。ビア28は、第5の絶縁層10を貫通する状態で形成されている。ビア28は、上記ビア26と同様に、インダクタのコイル部分の中心部に配置されている。
上記構成からなる配線基板2は、例えばビルドアップ工法を利用して製造される。その場合は、まず、第3の絶縁層8と配線層12、配線層13からなる板状の基材に、孔開け加工(ドリル加工等)・メッキ処理・配線加工を順に行なって、第2の配線層12(インダクタ配線21を含む)、第3の配線層13(インダクタ配線22、引き出し配線31を含む)及びビア26,29を形成する。これにより、コア基板が得られる。このとき、インダクタ配線21の配線面積が、インダクタ配線22の配線面積よりも小さくなるように、インダクタ配線21の空芯サイズR1を、インダクタ配線22の空芯サイズR2よりも小さくする。
[配線基板の構成]
図6は本発明の第2の実施の形態に係る配線基板の構成を示す断面図である。図6においては、配線基板2の構成として、4層のインダクタ配線21,22,23,24によって一つのインダクタが構成されている点と、シールド層5に最も近いインダクタ配線21の配線面積が最も小さい点は、上記第1の実施の形態と共通している。ただし、第2の実施の形態においては、各々のインダクタ配線21,22,23,24の空芯サイズR1,R2,R3,R4の関係が、上記第1の実施の形態の場合と異なっている。
本発明は、チューナモジュールを用いて放送電波を受信する電子機器に広く適用することが可能である。本発明の適用対象となる電子機器の一例としては、例えば図7に示すように、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を有するテレビジョン受像機100が挙げられる。この適用例においては、上記のチューナモジュール1が、最終セット製品となるテレビジョン受像機100に内蔵されることになる。このため、受信感度に優れたテレビジョン受像機100を実現することが可能となる。
Claims (5)
- シールド層と、
前記シールド層よりも上層に形成されてインダクタを構成するn層(nは2以上の整数)のインダクタ配線と
を備え、
前記n層のインダクタ配線は、同心状に配置され、
前記n層のインダクタ配線のうち、前記シールド層に最も近いインダクタ配線の配線面積及び空芯サイズが最も小さく、前記空芯サイズは前記シールド層から離れるにしたがって徐々に大きくなるように、かつ、各層の前記インダクタ配線が平面的にずれているように設定され、ビアを介して相互に接続されている
配線基板。 - 前記シールド層に最も近いインダクタ配線の配線幅が最も狭い
請求項1記載の配線基板。 - シールド層と、
前記シールド層よりも上層に形成されてインダクタを構成するn層(nは2以上の整数)のインダクタ配線と
を備える配線基板を製造する場合に、
前記n層のインダクタ配線を同心状に配置し、
前記シールド層に最も近いインダクタ配線の配線面積及び空芯サイズが最も小さく、前記空芯サイズは前記シールド層から離れるにしたがって徐々に大きくなるように、かつ、各層のインダクタ配線が平面的にずれているように設定し、
前記n層のインダクタ配線が相互に接続されるようにビアを形成する
配線基板の製造方法。 - シールド層と、前記シールド層よりも上層に形成されてインダクタを構成するn層(nは2以上の整数)のインダクタ配線とを備え、前記n層のインダクタ配線は、同心状に配置され、前記n層のインダクタ配線のうち、前記シールド層に最も近いインダクタ配線の配線面積及び空芯サイズが最も小さく、前記空芯サイズは前記シールド層から離れるにしたがって徐々に大きくなるように、かつ、各層の前記インダクタ配線が平面的にずれているように設定され、ビアを介して相互に接続されている配線基板と、
前記n層のインダクタ配線と電気的に接続する状態で前記配線基板に実装されたチューナ素子と
を備えるチューナモジュール。 - シールド層と、前記シールド層よりも上層に形成されてインダクタを構成するn層(nは2以上の整数)のインダクタ配線とを備え、前記n層のインダクタ配線は、同心状に配置され、前記n層のインダクタ配線のうち、前記シールド層に最も近いインダクタ配線の配線面積及び空芯サイズが最も小さく、前記空芯サイズは前記シールド層から離れるにしたがって徐々に大きくなるように、かつ、各層の前記インダクタ配線が平面的にずれているように設定され、ビアを介して相互に接続されている配線基板と、
前記n層のインダクタ配線と電気的に接続する状態で前記配線基板に実装されたチューナ素子と
を備えるチューナモジュールを用いた
電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009036081A JP5407404B2 (ja) | 2009-02-19 | 2009-02-19 | 配線基板とその製造方法、チューナモジュール、及び電子機器 |
US12/688,490 US8331103B2 (en) | 2009-02-19 | 2010-01-15 | Wiring board, method of manufacturing same, tuner module, and electronic device |
CN201010117195.XA CN101814356B (zh) | 2009-02-19 | 2010-02-12 | 配线板及其制造方法、调谐器模块及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009036081A JP5407404B2 (ja) | 2009-02-19 | 2009-02-19 | 配線基板とその製造方法、チューナモジュール、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010192722A JP2010192722A (ja) | 2010-09-02 |
JP5407404B2 true JP5407404B2 (ja) | 2014-02-05 |
Family
ID=42559737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009036081A Expired - Fee Related JP5407404B2 (ja) | 2009-02-19 | 2009-02-19 | 配線基板とその製造方法、チューナモジュール、及び電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8331103B2 (ja) |
JP (1) | JP5407404B2 (ja) |
CN (1) | CN101814356B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013070035A (ja) * | 2011-09-22 | 2013-04-18 | Ibiden Co Ltd | 多層プリント配線板 |
US9620278B2 (en) | 2014-02-19 | 2017-04-11 | General Electric Company | System and method for reducing partial discharge in high voltage planar transformers |
JP6283558B2 (ja) * | 2014-04-22 | 2018-02-21 | 新光電気工業株式会社 | 受動素子基板 |
CN108231359A (zh) * | 2016-12-14 | 2018-06-29 | 三星电机株式会社 | 共模滤波器 |
US11817239B2 (en) * | 2017-12-15 | 2023-11-14 | Qualcomm Incorporated | Embedded vertical inductor in laminate stacked substrates |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US770432A (en) * | 1904-09-20 | High-potential induction-coil | ||
JP2898814B2 (ja) | 1992-02-25 | 1999-06-02 | 株式会社日立製作所 | 印刷インダクタ付き多層配線板 |
JPH09167714A (ja) * | 1995-12-14 | 1997-06-24 | Matsushita Electric Ind Co Ltd | コイル部品の製造方法 |
TW362222B (en) * | 1995-11-27 | 1999-06-21 | Matsushita Electric Ind Co Ltd | Coiled component and its production method |
JPH09260142A (ja) * | 1996-03-22 | 1997-10-03 | Matsushita Electric Ind Co Ltd | コイル部品およびその製造方法 |
JP2000091805A (ja) * | 1998-09-16 | 2000-03-31 | Toko Inc | 空洞共振フィルタ |
US6201287B1 (en) * | 1998-10-26 | 2001-03-13 | Micron Technology, Inc. | Monolithic inductance-enhancing integrated circuits, complementary metal oxide semiconductor (CMOS) inductance-enhancing integrated circuits, inductor assemblies, and inductance-multiplying methods |
JP4183392B2 (ja) * | 2001-02-05 | 2008-11-19 | 三洋電機株式会社 | 積層型複合デバイス |
AUPR520301A0 (en) * | 2001-05-23 | 2001-06-14 | Cochlear Limited | Transceiver coil for auditory prosthesis |
US6635948B2 (en) * | 2001-12-05 | 2003-10-21 | Micron Technology, Inc. | Semiconductor device with electrically coupled spiral inductors |
JP4063533B2 (ja) * | 2001-12-10 | 2008-03-19 | 日本碍子株式会社 | フレキシブル配線板 |
US7141883B2 (en) * | 2002-10-15 | 2006-11-28 | Silicon Laboratories Inc. | Integrated circuit package configuration incorporating shielded circuit element structure |
JP2005311035A (ja) * | 2004-04-21 | 2005-11-04 | Murata Mfg Co Ltd | 積層コイル部品及び該積層コイル部品の製造方法 |
US7750434B2 (en) * | 2005-01-31 | 2010-07-06 | Sanyo Electric Co., Ltd. | Circuit substrate structure and circuit apparatus |
WO2006110105A1 (en) * | 2005-04-14 | 2006-10-19 | Agency For Science, Technology And Research | On-chip inductor with trimmable inductance, a method for making the same and a method for adjusting the impedance of the inductance |
KR100662894B1 (ko) * | 2005-05-04 | 2007-01-02 | 삼성전자주식회사 | 복수의 코일 레이어를 갖는 인덕터 |
JP4889423B2 (ja) * | 2006-09-26 | 2012-03-07 | 京セラ株式会社 | コイル内蔵基板 |
JP2008118206A (ja) * | 2006-10-31 | 2008-05-22 | Toshiba Corp | Tvキャプチャユニットおよび情報処理装置 |
-
2009
- 2009-02-19 JP JP2009036081A patent/JP5407404B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-15 US US12/688,490 patent/US8331103B2/en active Active
- 2010-02-12 CN CN201010117195.XA patent/CN101814356B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010192722A (ja) | 2010-09-02 |
US8331103B2 (en) | 2012-12-11 |
US20100208439A1 (en) | 2010-08-19 |
CN101814356A (zh) | 2010-08-25 |
CN101814356B (zh) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11328858B2 (en) | Inductor component and inductor-component incorporating substrate | |
JP5381696B2 (ja) | 回路基板積層モジュールおよび電子機器 | |
US7312685B1 (en) | Symmetrical inductor | |
US7626480B2 (en) | Spiral inductor with multi-trace structure | |
US7382219B1 (en) | Inductor structure | |
JP6250590B2 (ja) | ガラス技術の3次元インダクタおよび変圧器設計方法 | |
US20150137932A1 (en) | Small size and fully integrated power converter with magnetics on chip | |
US9203372B2 (en) | Common mode filter | |
US8254144B2 (en) | Circuit board laminated module and electronic equipment | |
JP2006173145A (ja) | インダクタ、共振回路、半導体集積回路、発振器、通信装置 | |
US7633368B2 (en) | On-chip inductor | |
JP5407404B2 (ja) | 配線基板とその製造方法、チューナモジュール、及び電子機器 | |
US20100148905A1 (en) | Inductor module and circuit module | |
US7724116B2 (en) | Symmetrical inductor | |
KR20130010016A (ko) | 반도체 기판 상의 높은 q 수직 리본 인덕터 | |
US10497510B2 (en) | Electronic component | |
JP2005167468A (ja) | 電子装置および半導体装置 | |
US20150340423A1 (en) | Semiconductor device having inductor | |
WO2018008422A1 (ja) | Esd保護機能付きインダクタ | |
JP2011086655A (ja) | 積層インダクタおよび回路モジュール | |
JP2011082371A (ja) | 積層インダクタ内蔵の多層配線板、チューナーモジュール、および、電子機器 | |
US8338912B2 (en) | Inductor module, silicon tuner module and semiconductor device | |
JP4507508B2 (ja) | インダクタ装置およびその製造方法 | |
JPS59114807A (ja) | プリント多層コイル | |
JP3084503B2 (ja) | 薄膜インダクタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110712 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130411 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |