JP5391162B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP5391162B2 JP5391162B2 JP2010182086A JP2010182086A JP5391162B2 JP 5391162 B2 JP5391162 B2 JP 5391162B2 JP 2010182086 A JP2010182086 A JP 2010182086A JP 2010182086 A JP2010182086 A JP 2010182086A JP 5391162 B2 JP5391162 B2 JP 5391162B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- power semiconductor
- heat
- package
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、電力用半導体装置に関するものであり、特に、ＳｉＣ製半導体素子を用いた電力用半導体装置に関するものである。
スイッチング素子と、スイッチング素子と逆並列に接続されたダイオード素子とを内蔵した電力用半導体装置が、直流−交流の変換および直流−直流の変換を行う電力変換器等に広く用いられている。
従来の電力用半導体装置では、スイッチング素子およびダイオード素子にシリコン製の素子（Ｓｉ素子と記す）が用いられてきたが、最近は、シリコンカーバイド製の素子（ＳｉＣ素子と記す）を用いた電力用半導体装置の開発がすすめられている。
従来の電力用半導体装置では、スイッチング素子およびダイオード素子にシリコン製の素子（Ｓｉ素子と記す）が用いられてきたが、最近は、シリコンカーバイド製の素子（ＳｉＣ素子と記す）を用いた電力用半導体装置の開発がすすめられている。
ＳｉＣ素子を用いた電力用半導体装置は、ＳｉＣ素子がＳｉ素子に比べ、低損失、高温動作可能、高耐圧といった特徴があるので、電力用半導体装置の小型化、低損失化が可能となる。それゆえ、ＳｉＣ素子を用いた電力用半導体装置で形成された電力変換器は、冷却器の小型化と電力変換器の高効率化とを実現できる。
これらの効果は、スイッチング素子とダイオード素子との両方に、ＳｉＣ素子を用いることにより得られるのはもちろんであるが、いずれか一方の素子にＳｉＣ素子を用いても得ることができる。
そのため、スイッチング素子がＳｉ素子であり、ダイオード素子がＳｉＣ素子である電力用半導体装置が考案されている（例えば、特許文献１参照）。
これらの効果は、スイッチング素子とダイオード素子との両方に、ＳｉＣ素子を用いることにより得られるのはもちろんであるが、いずれか一方の素子にＳｉＣ素子を用いても得ることができる。
そのため、スイッチング素子がＳｉ素子であり、ダイオード素子がＳｉＣ素子である電力用半導体装置が考案されている（例えば、特許文献１参照）。
ＳｉＣ素子を用いたダイオード素子（ＳｉＣダイオード素子と記す）は損失が小さいため高温動作が可能であるが、電力用半導体装置に用いるにあたってはＳｉＣダイオード素子から発生する熱に対する考慮が必要となる。
従来の電力用半導体装置では、Ｓｉ素子の真性半導体温度の制約から、使用温度の上限を約１５０℃に設定して、これを超えないような回路設計がなされており、電力用半導体装置の構成材料には、耐熱温度が２００℃程度のものを用いることができた。
これに対して、ＳｉＣダイオード素子を用いた電力用半導体装置では、ＳｉＣダイオード素子の特徴のひとつである高温動作（２００℃以上）を実現するのに、接合材や電力用半導体装置内部の絶縁を保つ封止材等の、電力用半導体装置に使用する材料の高耐熱化が必須となる。
従来の電力用半導体装置では、Ｓｉ素子の真性半導体温度の制約から、使用温度の上限を約１５０℃に設定して、これを超えないような回路設計がなされており、電力用半導体装置の構成材料には、耐熱温度が２００℃程度のものを用いることができた。
これに対して、ＳｉＣダイオード素子を用いた電力用半導体装置では、ＳｉＣダイオード素子の特徴のひとつである高温動作（２００℃以上）を実現するのに、接合材や電力用半導体装置内部の絶縁を保つ封止材等の、電力用半導体装置に使用する材料の高耐熱化が必須となる。
しかし、特許文献１に記載のＳｉＣダイオード素子を用いた電力用半導体装置は、Ｓｉスイッチング素子を搭載した基板と複数のＳｉＣダイオード素子を搭載した基板とが、同一のパッケージに収納され、パッケージ内に熱伝導ゲルが充填されているものであり、ＳｉＣダイオード素子の高温動作を実現するには、電力用半導体装置に使用する材料に耐熱性の高いものが必要であり、コストアップになるとの問題があった。また、逆に電力用半導体装置に使用する材料に、従来の耐熱性のものを用いると、ＳｉＣダイオード素子の高温動作を犠牲にするとの問題があった。
また、Ｓｉ素子を用いたスイッチング素子（Ｓｉスイッチング素子と記す）とＳｉＣダイオード素子とを同一基板上に実装する場合、ＳｉＣダイオード素子からＳｉスイッチング素子への熱干渉を避けるような部品配置の最適化が必要となる。
また、基板裏面からＳｉスイッチング素子を冷却するにも、冷却の必要がないＳｉＣダイオード素子がヒートシンクの熱容量を奪って冷却効率を低下させるため無駄に大きな冷却器が必要となる。
そして、特許文献１に記載のＳｉＣダイオード素子を用いた電力用の半導体装置は、Ｓｉ素子を搭載した基板とＳｉＣ素子を搭載した基板が同一の金属ベースに接合されたものであり、冷却の必要がないＳｉＣダイオード素子がヒートシンクの熱容量を奪って冷却効率を低下させるため無駄に大きな冷却器が必要となるとの上記問題があった。
また、基板裏面からＳｉスイッチング素子を冷却するにも、冷却の必要がないＳｉＣダイオード素子がヒートシンクの熱容量を奪って冷却効率を低下させるため無駄に大きな冷却器が必要となる。
そして、特許文献１に記載のＳｉＣダイオード素子を用いた電力用の半導体装置は、Ｓｉ素子を搭載した基板とＳｉＣ素子を搭載した基板が同一の金属ベースに接合されたものであり、冷却の必要がないＳｉＣダイオード素子がヒートシンクの熱容量を奪って冷却効率を低下させるため無駄に大きな冷却器が必要となるとの上記問題があった。
さらに、小型・小容量のＳｉＣダイオード素子を複数個並列に接続して大型・大容量素子の代替とする場合には、配線等の製造工程が煩雑になるとのデメリットと、素子間に所定の間隔が必要となり実装面積が大きくなるとのデメリットとがあった。
このようなことより、ダイオード素子のみにＳｉＣ素子が用いられた場合でも、従来の電力用半導体装置の構成とは全く異なる仕様となり、電力用半導体装置のコストアップや開発に長期間を要するとの問題があった。
このようなことより、ダイオード素子のみにＳｉＣ素子が用いられた場合でも、従来の電力用半導体装置の構成とは全く異なる仕様となり、電力用半導体装置のコストアップや開発に長期間を要するとの問題があった。
本発明は、上記のような問題を解決するためになされたものであり、その目的は、Ｓｉ素子のみの従来の電力用半導体装置に用いられたのと同じ耐熱性の部材を用いることができ、コストアップが抑えられ、さらに、必要以上に大きな冷却器が不要であり、装置の小型化が可能であるとともに、Ｓｉ素子のみを用いた従来の電力用半導体装置の構造をそのまま利用できる、低コストで、開発期間が短く、多様な構成に対応できる、ＳｉＣ素子等のワイドギャップ半導体の素子を搭載した電力用半導体装置を得ることである。
本発明に係わる第１の電力用半導体装置は、ベース板と、ベース板の一方の面に接合され、且つ回路用導体パターンが設けられた絶縁基板と、絶縁基板に実装されたＳｉスイッチング素子と、絶縁基板に実装された、複数のワイドバンドギャップ半導体素子を素子用封止材で封止した素子パッケージと、ベース板に覆設されるとともに、少なくとも、Ｓｉスイッチング素子と素子パッケージと絶縁基板とを収納したケースと、ケースの内部に充填されたケース用封止材とを備えた電力用半導体装置であって、Ｓｉスイッチング素子と素子パッケージとが、同一の絶縁基板の回路用導体パターンに搭載され、Ｓｉスイッチング素子の電極とワイドバンドギャップ半導体素子の電極とが、回路用導体パターンに電気的に導通され、素子用封止材にモールド樹脂が用いられたものである。
本発明に係わる第２の電力用半導体装置は、ベース板と、ベース板の一方の面に接合され、且つ回路用導体パターンが設けられた絶縁基板と、絶縁基板に実装されたＳｉスイッチング素子と、絶縁基板に実装された、複数のワイドバンドギャップ半導体素子を素子用封止体で封止した素子パッケージと、ベース板に覆設されるとともに、少なくとも、Ｓｉスイッチング素子と素子パッケージと絶縁基板とを収納したケースと、ケースの内部に充填されたケース用封止材とを備えた電力用半導体装置であって、Ｓｉスイッチング素子と素子パッケージとが、同一の絶縁基板の回路用導体パターンに搭載され、Ｓｉスイッチング素子の電極とワイドバンドギャップ半導体素子の電極とが、回路用導体パターンに電気的に導通され、素子用封止体に、セラミックの筐体が用いられたものである。
本発明に係わる第３の電力用半導体装置は、ベース板と、ベース板の一方の面に接合され、且つ回路用導体パターンが設けられた絶縁基板と、絶縁基板の回路用導体パターンに接合されたＳｉスイッチング素子と、ベース板の絶縁基板が接合された側の面に搭載された、複数のワイドバンドギャップ半導体素子を素子用封止材で封止した素子パッケージと、ベース板に覆設されるとともに、少なくとも、Ｓｉスイッチング素子と素子パッケージと絶縁基板とを収納するケースと、ケースの内部に充填されたケース用封止材とを備えた電力用半導体装置であって、素子パッケージが、ワイドバンドギャップ半導体素子に接合された１個のヒートスプレッダの面を、ベース板と対向する側から露出させ、ヒートスプレッダの露出面とベース板との間に、ヒートスプレッダの露出面とベース板とに接して、電気絶縁性を有する伝熱部が設けられ、Ｓｉスイッチング素子の電極とワイドバンドギャップ半導体素子の電極とが、回路用導体パターンに電気的に導通され、素子用封止材に、モールド樹脂が用いられたものである。
本発明に係わる第１の電力用半導体装置は、ベース板と、ベース板の一方の面に接合され、且つ回路用導体パターンが設けられた絶縁基板と、絶縁基板に実装されたＳｉスイッチング素子と、絶縁基板に実装された、複数のワイドバンドギャップ半導体素子を素子用封止材で封止した素子パッケージと、ベース板に覆設されるとともに、少なくとも、Ｓｉスイッチング素子と素子パッケージと絶縁基板とを収納したケースと、ケースの内部に充填されたケース用封止材とを備えた電力用半導体装置であって、Ｓｉスイッチング素子と素子パッケージとが、同一の絶縁基板の回路用導体パターンに搭載され、Ｓｉスイッチング素子の電極とワイドバンドギャップ半導体素子の電極とが、回路用導体パターンに電気的に導通され、素子用封止材にモールド樹脂が用いられたものであり、素子用封止材が断熱材となり、ワイドバンドギャップ半導体素子の熱が、ケースやケース用封止材や絶縁基板やベース板へ伝熱するのを抑制しているので、従来のＳｉ素子の電力用半導体装置の耐熱レベルの部材を用いることができ、装置のコストアップが抑えられる。さらに、必要以上に大きな冷却器が不要であり、装置の小型化が可能となる。また、従来のＳｉ素子の電力用半導体装置と同様な構造をとることができ、開発期間の短縮化と構成の多様化を実現できる。
本発明に係わる第２の電力用半導体装置は、ベース板と、ベース板の一方の面に接合され、且つ回路用導体パターンが設けられた絶縁基板と、絶縁基板に実装されたＳｉスイッチング素子と、絶縁基板に実装された、複数のワイドバンドギャップ半導体素子を素子用封止体で封止した素子パッケージと、ベース板に覆設されるとともに、少なくとも、Ｓｉスイッチング素子と素子パッケージと絶縁基板とを収納したケースと、ケースの内部に充填されたケース用封止材とを備えた電力用半導体装置であって、Ｓｉスイッチング素子と素子パッケージとが、同一の絶縁基板の回路用導体パターンに搭載され、Ｓｉスイッチング素子の電極とワイドバンドギャップ半導体素子の電極とが、回路用導体パターンに電気的に導通され、素子用封止体に、セラミックの筐体が用いられたものであり、素子用封止体が断熱部となり、ワイドバンドギャップ半導体素子の熱が、ケースやケース用封止材や絶縁基板やベース板へ伝熱するのを抑制しているので、従来のＳｉ素子の電力用半導体装置の耐熱レベルの部材を用いることができ、装置のコストアップが抑えられる。さらに、必要以上に大きな冷却器が不要であり、装置の小型化が可能となる。また、従来のＳｉ素子の電力用半導体装置と同様な構造をとることができ、開発期間の短縮化と構成の多様化を実現できる。
本発明に係わる第３の電力用半導体装置は、ベース板と、ベース板の一方の面に接合され、且つ回路用導体パターンが設けられた絶縁基板と、絶縁基板の回路用導体パターンに接合されたＳｉスイッチング素子と、ベース板の絶縁基板が接合された側の面に搭載された、複数のワイドバンドギャップ半導体素子を素子用封止材で封止した素子パッケージと、ベース板に覆設されるとともに、少なくとも、Ｓｉスイッチング素子と素子パッケージと絶縁基板とを収納するケースと、ケースの内部に充填されたケース用封止材とを備えた電力用半導体装置であって、素子パッケージが、ワイドバンドギャップ半導体素子に接合された１個のヒートスプレッダの面を、ベース板と対向する側から露出させ、ヒートスプレッダの露出面とベース板との間に、ヒートスプレッダの露出面とベース板とに接して、電気絶縁性を有する伝熱部が設けられ、Ｓｉスイッチング素子の電極とワイドバンドギャップ半導体素子の電極とが、上記回路用導体パターンに電気的に導通され、素子用封止材に、モールド樹脂が用いられたものであり、ワイドバンドギャップ半導体素子の熱をベース板に直接伝達でき、素子パッケージのベース板への放熱性が向上しているので、ワイドバンドギャップ半導体素子からの発熱量が特に多い場合でも、素子パッケージが耐熱温度を超えてしまうのを防止できる。
以下に、本発明による電力用半導体装置の好適な形態を、図面を用いて説明する。
実施の形態１．
図１は、本発明の実施の形態１に係わる電力用半導体装置の側面断面模式図である。
本発明の実施の形態１に係わる電力用半導体装置１００は、Ｓｉスイッチング素子５とダイオードパッケージ６とを備えた電力用半導体装置であり、図１に示すように、ベース板１の一方の平面に、絶縁基板２の導体パターン４ｂを設けた面がはんだ（図示せず）等で接合されている。絶縁基板２の導体パターン４ｂを設けた面の反対側の面には、電流経路となる回路用導体パターン４ａが形成されている。
図１は、本発明の実施の形態１に係わる電力用半導体装置の側面断面模式図である。
本発明の実施の形態１に係わる電力用半導体装置１００は、Ｓｉスイッチング素子５とダイオードパッケージ６とを備えた電力用半導体装置であり、図１に示すように、ベース板１の一方の平面に、絶縁基板２の導体パターン４ｂを設けた面がはんだ（図示せず）等で接合されている。絶縁基板２の導体パターン４ｂを設けた面の反対側の面には、電流経路となる回路用導体パターン４ａが形成されている。
そして、同一の絶縁基板２の回路用導体パターン４ａに、Ｓｉスイッチング素子５と、ＳｉＣダイオード素子７が封止されたダイオードパッケージ６とが、搭載されている。Ｓｉスイッチング素子５は、その電極面が回路用導体パターン４ａにハンダ３で接合されており、ダイオードパッケージ６は、リードフレーム１５のリード端子が回路用導体パターン４ａにハンダ３で接合されている。
Ｓｉスイッチング素子５にはワイヤ配線８が施されており、回路用導体パターン４ａおよびワイヤ配線８を介して電気的に主電極９，１０、ならびに制御端子１１，１２に接続されている。主電極９，１０は、外部回路に接続され、電力変換器等の主回路を構成する。制御端子１１，１２は、Ｓｉスイッチング素子５をＯＮーＯＦＦ制御する制御信号が外部回路から与えられる。なお、図１では回路構成をわかりやすくするために、主電極９，１０と、制御端子１１，１２とは、簡略化して記載している。
Ｓｉスイッチング素子５およびダイオードパッケージ６と、主電極９，１０および制御端子１１，１２との間の接続は、電気的に接続されていれば良く、ワイヤ配線やブスバーによる配線が用いられる。
Ｓｉスイッチング素子５およびダイオードパッケージ６と、主電極９，１０および制御端子１１，１２との間の接続は、電気的に接続されていれば良く、ワイヤ配線やブスバーによる配線が用いられる。
本実施の形態の電力用半導体装置１００では、Ｓｉスイッチング素子５やダイオードパッケージ６等の電力用半導体装置を構成する部品類は、ベース板１に覆設されたケース１３内に収納され、ケース１３内には、電力用半導体装置１００内部の絶縁を保つため、ケース内を封止する絶縁性の封止材（ケース用封止材と記す）１４が充填されている。
図２は、本発明の実施の形態１に係わる電力用半導体装置における、主電極と制御端子とケースとケース用封止材とを除いた状態を示す上面模式図である。
図２に示すように、回路用導体パターン４ａには主電極取り付け点１６，１７と、制御端子取り付け点１８，１９とが設けられている。主電極取り付け点１６には、主電極９が接続され、主電極取り付け点１７には、主電極１０が接続され、制御端子取り付け点１８には、制御端子１１が接続され、制御端子取り付け点１９には、制御端子１２が接続される。
図２に示すように、回路用導体パターン４ａには主電極取り付け点１６，１７と、制御端子取り付け点１８，１９とが設けられている。主電極取り付け点１６には、主電極９が接続され、主電極取り付け点１７には、主電極１０が接続され、制御端子取り付け点１８には、制御端子１１が接続され、制御端子取り付け点１９には、制御端子１２が接続される。
また、Ｓｉスイッチング素子５とダイオードパッケージ６とは、回路用導体パターン４ａとワイヤ配線８とを介して、電気的に逆並列に接続されている。
例えば、後述するが、Ｓｉスイッチング素子５としてＩＧＢＴを用いた場合は、ＩＧＢＴのコレクタと、ＳｉＣダイオード素子７のカソードと導通するダイオードパッケージ６のリード端子が回路用導体パターン４ａを介して電気的に接続される。
例えば、後述するが、Ｓｉスイッチング素子５としてＩＧＢＴを用いた場合は、ＩＧＢＴのコレクタと、ＳｉＣダイオード素子７のカソードと導通するダイオードパッケージ６のリード端子が回路用導体パターン４ａを介して電気的に接続される。
また、ベース板１には取り付け孔２０が設けられており、この取り付け孔２０を利用して、外部の冷却器等を電力用半導体装置１００に取り付けることができる。
外部の冷却器は、ベース板１における絶縁基板２が接合される一方の平面の反対側の平面に接して設けられるので、ベース板１の他方の平面より、電力用半導体装置１００の内部で発生した熱が外部に放出される。
外部の冷却器は、ベース板１における絶縁基板２が接合される一方の平面の反対側の平面に接して設けられるので、ベース板１の他方の平面より、電力用半導体装置１００の内部で発生した熱が外部に放出される。
図３は、本発明の実施の形態１に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図３に示すように、本実施の形態のダイオードパッケージ６は、高い耐熱性と電気絶縁性を有する素子用封止材２３中に、複数のＳｉＣダイオード素子７が設けられており、ワイヤ配線８とリードフレーム１５により、各ＳｉＣダイオード素子７は、電気的に並列に接続されている。
すなわち、本実施の形態のダイオードパッケージ６は、複数のＳｉＣダイオード素子７が、素子用封止材２３で封止されている。
図３に示すように、本実施の形態のダイオードパッケージ６は、高い耐熱性と電気絶縁性を有する素子用封止材２３中に、複数のＳｉＣダイオード素子７が設けられており、ワイヤ配線８とリードフレーム１５により、各ＳｉＣダイオード素子７は、電気的に並列に接続されている。
すなわち、本実施の形態のダイオードパッケージ６は、複数のＳｉＣダイオード素子７が、素子用封止材２３で封止されている。
具体的には、複数のＳｉＣダイオード素子７は、一方側のリードフレーム１５のフレームタブ部２１ａに、高耐熱接合材２２で接合して搭載されている。この時、各ＳｉＣダイオード素子７の一方の同極の電極面が、フレームタブ部２１ａに接合されている。
また、各ＳｉＣダイオード素子７の、フレームタブ部２１ａに接合された面の反対側の面にある他方の電極の電極パッドに、ワイヤ配線８の一端が接続され、ワイヤ配線８の他端が、他方側のリードフレーム１５のリード先端部２１ｃに接続されている。
本実施の形態では、ワイヤ配線８が用いられているが、ワイヤ配線８に替えてリボンボンディングを用いても良い。
また、各ＳｉＣダイオード素子７の、フレームタブ部２１ａに接合された面の反対側の面にある他方の電極の電極パッドに、ワイヤ配線８の一端が接続され、ワイヤ配線８の他端が、他方側のリードフレーム１５のリード先端部２１ｃに接続されている。
本実施の形態では、ワイヤ配線８が用いられているが、ワイヤ配線８に替えてリボンボンディングを用いても良い。
そして、リードフレーム１５における、フレームタブ部２１ａから素子用封止材２３の外部に導出された一方のリード端子２４ａと、リード先端部２１ｃから素子用封止材２３の外部に導出された他方のリード端子２４ｂとが、回路用導体パターン４ａに、ハンダ３により接合される。
すなわち、本実施の形態のダイオードパッケージ６は、ＳｉＣダイオード素子７とワイヤ配線８とリードフレーム１５の一部とが、素子用封止材２３で被覆保護されている。
すなわち、本実施の形態のダイオードパッケージ６は、ＳｉＣダイオード素子７とワイヤ配線８とリードフレーム１５の一部とが、素子用封止材２３で被覆保護されている。
本実施の形態で用いられるＳｉスイッチング素子５は、ＯＮーＯＦＦ制御が可能な半導体素子であれば良く、例えば、ＩＧＢＴやＭＯＳＦＥＴ等が用いられる。
本実施の形態では、ダイオード素子としてＳｉＣダイオード素子を用いたが、例えば、ショットキーバリアダイオードやＰｉＮダイオード等も用いられる。それと、低損失、高温動作可能といった特徴を有していれば良く、例えば、窒化ガリウム系材料またはダイヤモンド等他のワイドバンドギャップ半導体のダイオード素子であれば良い。
本実施の形態では、ダイオード素子としてＳｉＣダイオード素子を用いたが、例えば、ショットキーバリアダイオードやＰｉＮダイオード等も用いられる。それと、低損失、高温動作可能といった特徴を有していれば良く、例えば、窒化ガリウム系材料またはダイヤモンド等他のワイドバンドギャップ半導体のダイオード素子であれば良い。
本実施の形態で用いられるリードフレーム１５と高耐熱接合材２２と素子用封止材２３とは、ＳｉＣダイオード素子７の動作温度より高い耐熱性をもつ材料から選択される。
リードフレーム１５としては、無酸素銅のほか、Ｆｅ、Ｚｒ、Ｃｒ、Ｓｎ、Ｚｎ、Ｎｉ、Ａｇ、Ｃｄ、Ｓｂ、Ｂｉ、Ｉｎ等を添加して耐熱性を高めた銅合金が挙げられる。
また、高耐熱接合材２２は、接合部の固相線温度がＳｉＣダイオード素子の動作温度より高いものであれば良い。高耐熱接合材２２としては、Ｓｎ、Ｓｂ、Ａｇ、Ｃｕ、Ｎｉ、Ｂｉ、Ｚｎ、Ａｕ、Ｉｎの群から選択された２種以上の金属からなるろう材、金属焼結型接着剤、高耐熱性樹脂やガラスフリットと導電性フィラとからなる導電性接着剤等が挙げられる。
リードフレーム１５としては、無酸素銅のほか、Ｆｅ、Ｚｒ、Ｃｒ、Ｓｎ、Ｚｎ、Ｎｉ、Ａｇ、Ｃｄ、Ｓｂ、Ｂｉ、Ｉｎ等を添加して耐熱性を高めた銅合金が挙げられる。
また、高耐熱接合材２２は、接合部の固相線温度がＳｉＣダイオード素子の動作温度より高いものであれば良い。高耐熱接合材２２としては、Ｓｎ、Ｓｂ、Ａｇ、Ｃｕ、Ｎｉ、Ｂｉ、Ｚｎ、Ａｕ、Ｉｎの群から選択された２種以上の金属からなるろう材、金属焼結型接着剤、高耐熱性樹脂やガラスフリットと導電性フィラとからなる導電性接着剤等が挙げられる。
また、素子用封止材２３には、ＳｉＣダイオード素子７の動作温度で、分解等の著しい劣化がなく、耐熱性と電気絶縁性とを満足するモールド樹脂が用いられる。素子用封止材２３に用いられるモールド樹脂としては、耐熱性の、熱硬化性樹脂、熱可塑性樹脂、または、充填材等を含有する耐熱性の樹脂組成物が挙げられる。
熱硬化性樹脂としては、トランスファーモールド等の公知の技術で成形できるエポキシ樹脂が好ましい。
また、熱可塑性樹脂としては、射出成形法により成形できるポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）等が好ましい。
熱硬化性樹脂としては、トランスファーモールド等の公知の技術で成形できるエポキシ樹脂が好ましい。
また、熱可塑性樹脂としては、射出成形法により成形できるポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）等が好ましい。
電力用半導体装置をインバータとしてモータ駆動に用いる場合の、インバータ側からモータ側にエネルギーを供給する力行運転では、ダイオード素子に比べスイッチング素子の通電期間が長く、スイッチング素子の損失が大きくなる。
このような場合、ダイオードからの熱干渉の影響は小さく、スイッチング素子からの発熱を絶縁基板およびベース板の全体を使って放熱できるので、本実施の形態の電力用半導体装置のような、Ｓｉスイッチング素子とＳｉＣダイオード素子との両方を、同じベース板面の同じ絶縁基板に配置する構造でも問題がない。
このような構造では、部品点数を減らすことができ、且つ配線が容易になるとの利点がある。
このような場合、ダイオードからの熱干渉の影響は小さく、スイッチング素子からの発熱を絶縁基板およびベース板の全体を使って放熱できるので、本実施の形態の電力用半導体装置のような、Ｓｉスイッチング素子とＳｉＣダイオード素子との両方を、同じベース板面の同じ絶縁基板に配置する構造でも問題がない。
このような構造では、部品点数を減らすことができ、且つ配線が容易になるとの利点がある。
しかし、インバータとしてモータ駆動に用いる場合の、モータ側からインバータ側へエネルギーを供給する回生運動では、スイッチング素子に比べダイオードの通電時間が長く、ダイオードの損失が大きくなる。
このような場合、ダイオード素子にＳｉＣダイオード素子が用いられ、ＳｉＣダイオード素子とＳｉスイッチング素子とを、同じベース板面の同じ絶縁基板に配置した電力用半導体装置では、高温利用するＳｉＣダイオード素子からの熱干渉の影響が大きくなり、電力用半導体装置を構成する各材料の耐熱性を上げる必要があるとともに、大きな冷却器を用いる必要がある。
このような場合、ダイオード素子にＳｉＣダイオード素子が用いられ、ＳｉＣダイオード素子とＳｉスイッチング素子とを、同じベース板面の同じ絶縁基板に配置した電力用半導体装置では、高温利用するＳｉＣダイオード素子からの熱干渉の影響が大きくなり、電力用半導体装置を構成する各材料の耐熱性を上げる必要があるとともに、大きな冷却器を用いる必要がある。
しかし、本実施の形態の電力用半導体装置１００では、ベース板１面に設けられた同じ絶縁基板２には、Ｓｉスイッチング素子５とＳｉＣダイオード素子７が封止されたダイオードパッケージ６とが、配置されている。
そして、ＳｉＣダイオード素子７は、ＳｉＣダイオード素子７の発熱に耐える耐熱性の素子用封止材２３で封止されている。この素子用封止材２３は、モールド樹脂であるので、熱伝導率が小さく、熱絶縁性に優れており、絶縁基板２およびベース板１を、ＳｉＣダイオード素子７から熱的に絶縁できる。
そして、ＳｉＣダイオード素子７は、ＳｉＣダイオード素子７の発熱に耐える耐熱性の素子用封止材２３で封止されている。この素子用封止材２３は、モールド樹脂であるので、熱伝導率が小さく、熱絶縁性に優れており、絶縁基板２およびベース板１を、ＳｉＣダイオード素子７から熱的に絶縁できる。
すなわち、本実施の形態の電力用半導体装置１００では、ダイオードパッケージ６において、耐熱性と電気絶縁性を有するモールド樹脂の素子用封止材２３が、断熱材となるので、ダイオードパッケージ６中のＳｉＣダイオード素子７が発生する熱が、ケース１３内や絶縁基板２やベース板１へ伝熱するのを抑制できる。
熱的な絶縁とは、実質的に熱絶縁されていれば良く、ＳｉＣダイオード素子からの熱が、Ｓｉスイッチング素子５、ケース用封止材１４、Ｓｉスイッチング素子５やダイオードパッケージ６や主電極９，１０や制御端子１１，１２を、回路用導体パターン４ａに接合する接合材、ベース板１と絶縁基板２との接合材等の、電力用半導体装置を構成する部材に悪影響を与えない程度に抑制される状態であれば良い。
本実施の形態の電力用半導体装置１００は、ベース板１面に設けられた同じ絶縁基板２に、Ｓｉスイッチング素子５とＳｉＣダイオード素子７を封止したダイオードパッケージ６とが実装されている。
しかし、ＳｉＣダイオード素子７が、電気絶縁性と耐熱性とがあり、且つＳｉＣダイオード素子７を絶縁基板２に対して熱的に絶縁するモールド樹脂の素子用封止材２３で封止されているので、ＳｉＣダイオード素子７を高温で動作させる場合でも、ベース板１と絶縁基板２との接合、Ｓｉスイッチング素子５とダイオードパッケージ６との回路用導体パターン４ａへの実装、主電極９，１０や制御端子１１，１２の回路用導体パターン４ａへの接合等に、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等の一般的なはんだを用いることができ、ケース１３に充填するケース用封止材１４に、シリコーンゲル等の安価な低耐熱の絶縁材料を用いることができる。
しかし、ＳｉＣダイオード素子７が、電気絶縁性と耐熱性とがあり、且つＳｉＣダイオード素子７を絶縁基板２に対して熱的に絶縁するモールド樹脂の素子用封止材２３で封止されているので、ＳｉＣダイオード素子７を高温で動作させる場合でも、ベース板１と絶縁基板２との接合、Ｓｉスイッチング素子５とダイオードパッケージ６との回路用導体パターン４ａへの実装、主電極９，１０や制御端子１１，１２の回路用導体パターン４ａへの接合等に、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等の一般的なはんだを用いることができ、ケース１３に充填するケース用封止材１４に、シリコーンゲル等の安価な低耐熱の絶縁材料を用いることができる。
すなわち、本実施の形態の電力用半導体装置１００は、Ｓｉ素子のみの従来の電力用半導体装置に用いられたのと同じ耐熱性の部材を用いることができ、電力用半導体装置のコストアップが抑えられる。さらに、必要以上に大きな冷却器が不要であり、装置の小型化が可能となる。
また、本実施の形態の電力用半導体装置１００は、ＳｉＣダイオード素子が用いられていても、Ｓｉスイッチング素子を搭載する基板とＳｉＣダイオード素子を搭載する基板とが、別々に用いられるのではなく、Ｓｉスイッチング素子とＳｉＣダイオード素子との両方を、同じベース板面の同じ絶縁基板に配置するとの、従来の、Ｓｉスイッチング素子とＳｉダイオード素子を用いた電力用半導体装置と同様な構造をとることができ、開発期間の短縮化と構成の多様化を実現できる。それと、部品点数を減らすことができ、且つ配線が容易になるので、この面からも低コスト化が図れる。
本実施の形態の電力用半導体装置１００は、ベース板１面に設けられた同一の絶縁基板２に、Ｓｉスイッチング素子５と、ＳｉＣダイオード素子７を封止したダイオードパッケージ６とが実装された電力用半導体装置である。
しかし、ベース板面に設けられた同一の絶縁基板に、Ｓｉスイッチング素子と、ＳｉＣスイッチング素子をモールド樹脂の素子用封止材で封止したスイッチング素子パッケージとが実装された電力用半導体装置であっても良く、同様な効果が得られる。
しかし、ベース板面に設けられた同一の絶縁基板に、Ｓｉスイッチング素子と、ＳｉＣスイッチング素子をモールド樹脂の素子用封止材で封止したスイッチング素子パッケージとが実装された電力用半導体装置であっても良く、同様な効果が得られる。
本実施の形態の電力用半導体装置１００では、ダイオードパッケージに封止されるダイオード素子は、ＳｉＣダイオード素子のほか、例えば、窒化ガリウム系材料またはダイヤモンド等の、他のワイドバンドギャップ半導体のダイオード素子であっても良い。
また、スイッチング素子パッケージに封止されるスイッチング素子も、ＳｉＣスイッチング素子のほか、例えば、窒化ガリウム系材料またはダイヤモンド等の、他のワイドバンドギャップ半導体のスイッチング素子であっても良い。
すなわち、本実施の形態の電力用半導体装置は、ワイドギャップ半導体の素子が封止された素子パッケージが用いられる。
また、スイッチング素子パッケージに封止されるスイッチング素子も、ＳｉＣスイッチング素子のほか、例えば、窒化ガリウム系材料またはダイヤモンド等の、他のワイドバンドギャップ半導体のスイッチング素子であっても良い。
すなわち、本実施の形態の電力用半導体装置は、ワイドギャップ半導体の素子が封止された素子パッケージが用いられる。
実施の形態２．
図４は、本発明の実施の形態２に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図４に示すように、本実施の形態のダイオードパッケージ６２は、複数のＳｉＣダイオード素子７が、モールド樹脂の素子用封止材２３で封止されており、各ＳｉＣダイオード素子７の一方の電極面（アノード側またはカソード側）が、高耐熱接合材２２で、一方側のリードフレーム１５のフレームタブ部２１ａに接合されており、各ＳｉＣダイオード素子７の他方の電極面が、他方側のリードフレーム１５のフレームタブ部２１ａに、高耐熱接合材２２で、接合されている。
図４は、本発明の実施の形態２に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図４に示すように、本実施の形態のダイオードパッケージ６２は、複数のＳｉＣダイオード素子７が、モールド樹脂の素子用封止材２３で封止されており、各ＳｉＣダイオード素子７の一方の電極面（アノード側またはカソード側）が、高耐熱接合材２２で、一方側のリードフレーム１５のフレームタブ部２１ａに接合されており、各ＳｉＣダイオード素子７の他方の電極面が、他方側のリードフレーム１５のフレームタブ部２１ａに、高耐熱接合材２２で、接合されている。
本実施の形態のダイオードパッケージ６２は、実施の形態１のダイオードパッケージ６におけるワイヤ配線８に替えて、リードフレーム１５で配線されたものである。
すなわち、ダイオードパッケージ６２内の配線が、ダイレクトリードボンディング法で行われたものである。
すなわち、ダイオードパッケージ６２内の配線が、ダイレクトリードボンディング法で行われたものである。
本実施の形態の電力用半導体装置は、図４に示すダイオードパッケージ６２を用いた以外、実施の形態１の電力用半導体装置と同様であり、実施の形態１の電力用半導体装置と同様な効果を有する。
それと、本実施の形態の電力用半導体装置は、ダイオードパッケージ６２内の配線が、ダイレクトリードボンディング法で行われているので、多くのＳｉＣダイオード素子が封止されるダイオードパッケージの場合、ワイヤ配線に比べ、配線工程が少なくなり、生産性が向上する。
それと、本実施の形態の電力用半導体装置は、ダイオードパッケージ６２内の配線が、ダイレクトリードボンディング法で行われているので、多くのＳｉＣダイオード素子が封止されるダイオードパッケージの場合、ワイヤ配線に比べ、配線工程が少なくなり、生産性が向上する。
実施の形態３．
図５は、本発明の実施の形態３に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図５に示すように、本実施の形態のダイオードパッケージ６３ａは、複数のＳｉＣダイオード素子７が、モールド樹脂の素子用封止材２３で封止されており、各ＳｉＣダイオード素子７の各電極面（アノード側およびカソード側）に、ヒートスプレッダ２６が、高耐熱接合材２２により熱的および電気的に接続されている。
図５は、本発明の実施の形態３に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図５に示すように、本実施の形態のダイオードパッケージ６３ａは、複数のＳｉＣダイオード素子７が、モールド樹脂の素子用封止材２３で封止されており、各ＳｉＣダイオード素子７の各電極面（アノード側およびカソード側）に、ヒートスプレッダ２６が、高耐熱接合材２２により熱的および電気的に接続されている。
各ＳｉＣダイオード素子７の一方の電極面に接合されたヒートスプレッダ２６は、一方側のリードフレーム１５のリード先端部２１ｃと電気的に接続され、各ＳｉＣダイオード素子７の他方の電極面に接合されたヒートスプレッダ２６は、他方側のリードフレーム１５のリード先端部２１ｃと電気的に接続されている。
ヒートスプレッダ２６には、例えば、銅合金や鉄基合金を用いるのが好ましいが、これに限定されない。
また、本実施の形態のダイオードパッケージ６３ａでは、ＳｉＣダイオード素子７の各電極面に、ヒートスプレッダ２６が、高耐熱接合材２２により熱的および電気的に接続されているが、図６に示すように、各ＳｉＣダイオード素子７の一方の電極面のみに、ヒートスプレッダ２６を設けたダイオードパッケージ６３ｂであっても良い。
ヒートスプレッダ２６には、例えば、銅合金や鉄基合金を用いるのが好ましいが、これに限定されない。
また、本実施の形態のダイオードパッケージ６３ａでは、ＳｉＣダイオード素子７の各電極面に、ヒートスプレッダ２６が、高耐熱接合材２２により熱的および電気的に接続されているが、図６に示すように、各ＳｉＣダイオード素子７の一方の電極面のみに、ヒートスプレッダ２６を設けたダイオードパッケージ６３ｂであっても良い。
本実施の形態の電力用半導体装置は、図５に示すダイオードパッケージ６３ａ、または図６に示すダイオードパッケージ６３ｂを用いた以外、実施の形態１の電力用半導体装置と同様であり、実施の形態１の電力用半導体装置と同様な効果を有する。
それと、本実施の形態の電力用半導体装置は、ダイオードパッケージが、ＳｉＣダイオード素子７の少なくとも一方の電極面に、ヒートスプレッダ２６が接続されているものであり、ＳｉＣダイオード素子７で発生した熱がヒートスプレッダ２６を介してダイオードパッケージ内に放散するので、リードフレーム１５のリード端子２４ａ，２４ｂからダイオードパッケージの外部に熱が流出するのを抑えることができ、より高い温度でのＳｉＣダイオード素子７の動作が可能になる。
また、本実施の形態の電力用半導体装置は、ダイオードパッケージ内の温度勾配が小さくなるので、ダイオードパッケージ自身の、耐ヒートサイクル性と耐パワーサイクル性とが優れている。
また、本実施の形態の電力用半導体装置は、ダイオードパッケージ内の温度勾配が小さくなるので、ダイオードパッケージ自身の、耐ヒートサイクル性と耐パワーサイクル性とが優れている。
本実施の形態では、ヒートスプレッダ２６に、銅合金や鉄基合金等の等方性熱伝導材料が用いられているが、ヒートスプレッダ２６は、等方性熱伝導材料で形成されたものばかりでなく、等方性熱伝導材料と異方性熱伝導材料とを組み合わせたものであっても良い。
図７は、ダイオードパッケージに用いられる、等方性熱伝導材料と異方性熱伝導材料とを組み合わせたヒートスプレッダの斜視模式図である。
図７は、ダイオードパッケージに用いられる、等方性熱伝導材料と異方性熱伝導材料とを組み合わせたヒートスプレッダの斜視模式図である。
図７に示すように、等方性熱伝導材料２７ａと異方性熱伝導材料２７ｂとを組み合わせたヒートスプレッダ２６ａの構造は、両端がリードフレームと接合可能な等方性熱伝導材料２７ａであり、等方性熱伝導材料２７ａと異方性熱伝導材料２７ｂとが交互に並べて一体化された構造であり、異方性熱伝導材料２７ｂは、その熱伝導方向が、ＳｉＣダイオード素子７の電極面に対して垂直な方向になるように配設されている。
異方性熱伝導材料２７ｂとしては、例えば、特定な方向の熱伝導性が優れたカーボンファイバー等を一方向に配向させたものが利用できる。
異方性熱伝導材料２７ｂとしては、例えば、特定な方向の熱伝導性が優れたカーボンファイバー等を一方向に配向させたものが利用できる。
このように、等方性熱伝導材料２７ａと異方性熱伝導材料２７ｂとで形成されたヒートスプレッダ２６ａは、その長手方向への熱伝導が抑制される。そのため、ダイオードパッケージに隣接する耐熱性の低い部品や素子への熱干渉を、さらに少なくできる。
実施の形態４．
図８は、本発明の実施の形態４に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図８に示すように、本実施の形態のダイオードパッケージ６４は、実施の形態２のダイオードパッケージ６２における、一方側のリードフレーム１５と他方側のリードフレーム１５との、各フレームタブ部２１ａの裏面にヒートスプレッダ２６が、高耐熱接合材２２で接合されたものである。
本実施の形態の電力用半導体装置は、図８に示すダイオードパッケージ６４を用いた以外、実施の形態２の電力用半導体装置と同様であり、実施の形態２の電力用半導体装置と同様な効果を有する。
図８は、本発明の実施の形態４に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図８に示すように、本実施の形態のダイオードパッケージ６４は、実施の形態２のダイオードパッケージ６２における、一方側のリードフレーム１５と他方側のリードフレーム１５との、各フレームタブ部２１ａの裏面にヒートスプレッダ２６が、高耐熱接合材２２で接合されたものである。
本実施の形態の電力用半導体装置は、図８に示すダイオードパッケージ６４を用いた以外、実施の形態２の電力用半導体装置と同様であり、実施の形態２の電力用半導体装置と同様な効果を有する。
それと、本実施の形態の電力用半導体装置も、ダイオードパッケージ６４が、リードフレーム１５を介してではあるが、ＳｉＣダイオード素子７の各電極面とヒートスプレッダ２６とが連通しているものであり、ＳｉＣダイオード素子７で発生した熱はヒートスプレッダ２６を介してダイオードパッケージ６４内に放散するので、リードフレーム１５のリード端子２４ａ，２４ｂからダイオードパッケージ６４の外部に流出する熱を抑えることができ、より高い温度でのＳｉＣダイオード素子７の動作が可能になる。
また、本実施の形態のダイオードパッケージ６４も、ダイオードパッケージ６４内の温度勾配を小さくできるので、ダイオードパッケージ６４自身の、耐ヒートサイクル性と耐パワーサイクル性とが優れている。
また、本実施の形態のダイオードパッケージ６４は、ＳｉＣダイオード素子７と回路用導電性パターン４ａとの導通をリードフレーム１５で直接にできるので、ヒートスプレッダ２６は、導電性が不要であり、セラミックス等の絶縁材であっても良い。
また、本実施の形態のヒートスプレッダとして、等方性熱伝導材料２７ａと異方性熱伝導材料２７ｂとで形成されたヒートスプレッダ２６ａを用いても良い。
また、本実施の形態のダイオードパッケージ６４は、ＳｉＣダイオード素子７と回路用導電性パターン４ａとの導通をリードフレーム１５で直接にできるので、ヒートスプレッダ２６は、導電性が不要であり、セラミックス等の絶縁材であっても良い。
また、本実施の形態のヒートスプレッダとして、等方性熱伝導材料２７ａと異方性熱伝導材料２７ｂとで形成されたヒートスプレッダ２６ａを用いても良い。
実施の形態５．
図９は、本発明の実施の形態５に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図（ａ）と、ヒートスプレッダとリードフレームとＳｉＣダイオード素子との積層状態を示す斜視模式図（ｂ）とである。
図９に示すように、本実施の形態のダイオードパッケージ６５は、実施の形態４のダイオードパッケージ６４において、複数の貫通孔２１ｄが設けられたフレームタブ部２１ｂを有するリードフレーム１５ａを用いたものである。
図９は、本発明の実施の形態５に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図（ａ）と、ヒートスプレッダとリードフレームとＳｉＣダイオード素子との積層状態を示す斜視模式図（ｂ）とである。
図９に示すように、本実施の形態のダイオードパッケージ６５は、実施の形態４のダイオードパッケージ６４において、複数の貫通孔２１ｄが設けられたフレームタブ部２１ｂを有するリードフレーム１５ａを用いたものである。
本実施の形態の電力用半導体装置は、図９に示すダイオードパッケージ６５を用いた以外、実施の形態４の電力用半導体装置と同様であり、実施の形態４の電力用半導体装置と同様な効果を有する。
それと、本実施の形態のダイオードパッケージ６５は、リードフレーム１５ａのフレームタブ部２１ｂに複数の貫通孔２１ｄが設けられており、ＳｉＣダイオード素子７とヒートスプレッダ２６とが、この貫通孔２１ｄに入った高耐熱接合材２２で直接に接合される部分があるので、実施の形態４のダイオードパッケージ６４より、ＳｉＣダイオード素子７からヒートスプレッダ２６への熱拡散が向上している。
すなわち、本実施の形態の電力用半導体装置は、実施の形態４の電力用半導体装置より高い温度でのＳｉＣダイオード素子７の動作が可能になる。
すなわち、本実施の形態の電力用半導体装置は、実施の形態４の電力用半導体装置より高い温度でのＳｉＣダイオード素子７の動作が可能になる。
実施の形態６．
図１０は、本発明の実施の形態６に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図１０に示すように、本実施の形態のダイオードパッケージ６６は、実施の形態３のダイオードパッケージ６３において、高熱伝導材料２８で形成され、且つ内部に空間が設けられた中空体であり、この空間に蓄熱材料２９が充填されたヒートスプレッダ２６ｂを用いたものである。
そして、高熱伝導材料２８としては、例えば、銅、鉄、アルミニウムを主成分とする合金が挙げられ、蓄熱材料２９としては、例えば、ＳｉＣダイオード素子７の発熱温度近傍に融点を持つ、低融点金属、塩類、多糖類等の潜熱蓄熱材料が挙げられる。
図１０は、本発明の実施の形態６に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図１０に示すように、本実施の形態のダイオードパッケージ６６は、実施の形態３のダイオードパッケージ６３において、高熱伝導材料２８で形成され、且つ内部に空間が設けられた中空体であり、この空間に蓄熱材料２９が充填されたヒートスプレッダ２６ｂを用いたものである。
そして、高熱伝導材料２８としては、例えば、銅、鉄、アルミニウムを主成分とする合金が挙げられ、蓄熱材料２９としては、例えば、ＳｉＣダイオード素子７の発熱温度近傍に融点を持つ、低融点金属、塩類、多糖類等の潜熱蓄熱材料が挙げられる。
本実施の形態の電力用半導体装置は、図１０に示すダイオードパッケージ６６を用いた以外、実施の形態３の電力用半導体装置と同様であり、実施の形態３の電力用半導体装置と同様な効果を有する。
それと、本実施の形態の電力用半導体装置は、ダイオードパッケージ６６に用いられたヒートスプレッダ２６ｂが、内部に蓄熱材料２９を内包しており、熱伝導性が高く、熱容量が大きいので、ヒートスプレッダとしての作用効果が大きく、ダイオードパッケージ６６内への熱の放散効率が高いので、さらに、高い温度でのＳｉＣダイオード素子７の動作が可能になる。
本実施の形態のヒートスプレッダ２６ｂは、実施の形態４と実施の形態５との電力用半導体装置におけるダイオードパッケージにも用いることができる。
それと、本実施の形態の電力用半導体装置は、ダイオードパッケージ６６に用いられたヒートスプレッダ２６ｂが、内部に蓄熱材料２９を内包しており、熱伝導性が高く、熱容量が大きいので、ヒートスプレッダとしての作用効果が大きく、ダイオードパッケージ６６内への熱の放散効率が高いので、さらに、高い温度でのＳｉＣダイオード素子７の動作が可能になる。
本実施の形態のヒートスプレッダ２６ｂは、実施の形態４と実施の形態５との電力用半導体装置におけるダイオードパッケージにも用いることができる。
実施の形態７．
図１１は、本発明の実施の形態７に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図１１に示すように、本実施の形態のダイオードパッケージ６７は、実施の形態３のダイオードパッケージ６３において、高熱伝導材料２８で形成され、且つ内部に複数の独立空間が設けられた中空体であり、この複数の独立空間に蓄熱材料２９が充填されたヒートスプレッダ２６ｃを用いたものである。
そして、高熱伝導材料２８と蓄熱材料２９とは、実施の形態６で用いたものと同様である。
図１１は、本発明の実施の形態７に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図１１に示すように、本実施の形態のダイオードパッケージ６７は、実施の形態３のダイオードパッケージ６３において、高熱伝導材料２８で形成され、且つ内部に複数の独立空間が設けられた中空体であり、この複数の独立空間に蓄熱材料２９が充填されたヒートスプレッダ２６ｃを用いたものである。
そして、高熱伝導材料２８と蓄熱材料２９とは、実施の形態６で用いたものと同様である。
本実施の形態の電力用半導体装置は、図１１に示すダイオードパッケージ６７を用いた以外、実施の形態３の電力用半導体装置と同様であり、実施の形態３の電力用半導体装置と同様な効果を有する。
それと、ダイオードパッケージ６７に、高熱伝導材料２８で形成され、内部に蓄熱材料２９が充填された空間を有する中空体のヒートスプレッダ２６ｃを用いており、実施の形態６の電力用半導体装置と同様な効果を有する。
それと、ダイオードパッケージ６７に、高熱伝導材料２８で形成され、内部に蓄熱材料２９が充填された空間を有する中空体のヒートスプレッダ２６ｃを用いており、実施の形態６の電力用半導体装置と同様な効果を有する。
また、本実施の形態のヒートスプレッダ２６ｃは、中空体の内部の空間が、複数の独立空間であり、この複数の独立空間に蓄熱材料２９が充填されているので、高熱伝導材料２８と蓄熱材料２９との熱伝達面積が増え、ヒートスプレッダとしての作用効果がさらに大きいものである。
本実施の形態のヒートスプレッダ２６ｃは、実施の形態４と実施の形態５との電力用半導体装置におけるダイオードパッケージにも用いることができる。
本実施の形態のヒートスプレッダ２６ｃは、実施の形態４と実施の形態５との電力用半導体装置におけるダイオードパッケージにも用いることができる。
実施の形態８．
図１２は、本発明の実施の形態８に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図１２に示すように、本実施の形態のダイオードパッケージ６８は、実施の形態３のダイオードパッケージにおいて、素子用封止材が２層構造になったものである。
図１２は、本発明の実施の形態８に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図１２に示すように、本実施の形態のダイオードパッケージ６８は、実施の形態３のダイオードパッケージにおいて、素子用封止材が２層構造になったものである。
すなわち、素子用封止材は、内層側に、実施の形態３の素子用封止材２３と同様な材質のモールド樹脂で形成された内層側素子用封止材３５が用いられ、外層側に、内層側素子用封止材３５より断熱性が優れた外層側素子用封止材３６が用いられたものである。
そして、外層側素子用封止材３６には、中空フィラを添加した樹脂（熱硬化性樹脂あるいは熱可塑性樹脂）や、樹脂の発泡体等が挙げられる。
また、内層側素子用封止材３５が、結晶性シリカを高充填したモールド樹脂の場合は、外層側素子用封止材３６に、グラスファイバや非晶質無機フィラを充填したモールド樹脂を用いることができる。
そして、外層側素子用封止材３６には、中空フィラを添加した樹脂（熱硬化性樹脂あるいは熱可塑性樹脂）や、樹脂の発泡体等が挙げられる。
また、内層側素子用封止材３５が、結晶性シリカを高充填したモールド樹脂の場合は、外層側素子用封止材３６に、グラスファイバや非晶質無機フィラを充填したモールド樹脂を用いることができる。
本実施の形態の電力用半導体装置は、図１２に示すダイオードパッケージ６８を用いた以外、実施の形態３の電力用半導体装置と同様であり、実施の形態３の電力用半導体装置と同様な効果を有する。
それと、本実施の形態の電力用半導体装置では、ダイオードパッケージ６８を、素子用封止材が、強度と電気絶縁性と耐熱性に優れたモールド樹脂の内層側素子用封止材３５と、ＳｉＣダイオード素子７を封止するには強度が不十分であるが、さらに断熱性に優れた外層側素子用封止材３６との２層構造にしているので、機械的および電気的信頼性を維持しながら、ダイオードパッケージ６８の熱的絶縁性をさらに向上でき、さらに高い温度でのＳｉＣダイオード素子７の動作が可能となる。
本実施の形態のような、２層構造の素子用封止材は、実施の形態１と実施の形態２、および、実施の形態４〜実施の形態７の電力用半導体装置におけるダイオードパッケージにも用いることができる。
本実施の形態のような、２層構造の素子用封止材は、実施の形態１と実施の形態２、および、実施の形態４〜実施の形態７の電力用半導体装置におけるダイオードパッケージにも用いることができる。
実施の形態９．
図１３は、本発明の実施の形態９に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図１３に示すように、本実施の形態のダイオードパッケージ６９は、実施の形態３のダイオードパッケージにおいて、各ＳｉＣダイオード素子７の各電極面にヒートスプレッダ２６が接合され、各ヒートスプレッダ２６にリードフレーム１５が電気的に接続された状態で、ＳｉＣダイオード素子７とヒートスプレッダ２６とリードフレーム１５との表面に高耐熱絶縁体のコーティング３０を設けたものである。
図１３は、本発明の実施の形態９に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図１３に示すように、本実施の形態のダイオードパッケージ６９は、実施の形態３のダイオードパッケージにおいて、各ＳｉＣダイオード素子７の各電極面にヒートスプレッダ２６が接合され、各ヒートスプレッダ２６にリードフレーム１５が電気的に接続された状態で、ＳｉＣダイオード素子７とヒートスプレッダ２６とリードフレーム１５との表面に高耐熱絶縁体のコーティング３０を設けたものである。
高耐熱絶縁体のコーティング３０に用いられる材料としては、ポリイミドアミド、ポリイミド、フッ素系樹脂、セラミックス等が挙げられる。コーティング方法としては、スプレー、ディッピングのほか、めっきや電着による化学析出、ＣＶＤ、ＰＶＤ、蒸着、溶射など物理吸着による方法が利用できる。
本実施の形態の電力用半導体装置は、図１３に示すダイオードパッケージ６９を用いた以外、実施の形態３の電力用半導体装置と同様であり、実施の形態３の電力用半導体装置と同様な効果を有する。
本実施の形態の電力用半導体装置は、図１３に示すダイオードパッケージ６９を用いた以外、実施の形態３の電力用半導体装置と同様であり、実施の形態３の電力用半導体装置と同様な効果を有する。
それと、本実施の形態の電力用半導体装置では、ダイオードパッケージ６９における、ＳｉＣダイオード素子７とヒートスプレッダ２６とリードフレーム１５との表面に高耐熱絶縁体のコーティング３０が設けられ、素子用封止材２３が、コーティング３０に接しているので、ＳｉＣダイオード素子７とヒートスプレッダ２６とリードフレーム１５との表面と、素子用封止材２３との間に温度勾配を生じる。
それゆえ、本実施の形態の電力用半導体装置は、発熱が大きく、ダイオードパッケージ６９における、ＳｉＣダイオード素子７とヒートスプレッダ２６とリードフレーム１５との表面温度が、素子用封止材２３の耐熱温度より高くなるような、さらに高い温度でのＳｉＣダイオードの動作を可能にする。
それゆえ、本実施の形態の電力用半導体装置は、発熱が大きく、ダイオードパッケージ６９における、ＳｉＣダイオード素子７とヒートスプレッダ２６とリードフレーム１５との表面温度が、素子用封止材２３の耐熱温度より高くなるような、さらに高い温度でのＳｉＣダイオードの動作を可能にする。
実施の形態１０．
図１４は、本発明の実施の形態１０に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図１５は、本発明の実施の形態１０に係わる電力用半導体装置における、主電極と制御端子とケースとケース用封止材とを除いた状態を示す上面模式図である。
図１４に示すように、本実施の形態の電力用半導体装置２００に用いられるダイオードパッケージ７０は、複数のＳｉＣダイオード素子７が、モールド樹脂の素子用封止材２３で封止されたものであって、各ＳｉＣダイオード素子７の、一方の同極の電極面にヒートスプレッダ２６が高耐熱接合材２２で接合され、各ＳｉＣダイオード素子７の他方の同極の電極面に導電層３１が高耐熱接合材２２で接合されている。
図１４は、本発明の実施の形態１０に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図１５は、本発明の実施の形態１０に係わる電力用半導体装置における、主電極と制御端子とケースとケース用封止材とを除いた状態を示す上面模式図である。
図１４に示すように、本実施の形態の電力用半導体装置２００に用いられるダイオードパッケージ７０は、複数のＳｉＣダイオード素子７が、モールド樹脂の素子用封止材２３で封止されたものであって、各ＳｉＣダイオード素子７の、一方の同極の電極面にヒートスプレッダ２６が高耐熱接合材２２で接合され、各ＳｉＣダイオード素子７の他方の同極の電極面に導電層３１が高耐熱接合材２２で接合されている。
そして、ヒートスプレッダ２６および導電層３１の、ＳｉＣダイオード素子７の電極面に接合された面の反対側の面が、素子用封止材２３から露出しており、ヒートスプレッダ２６の露出面は、はんだ３により、導体パターン４に接合される。また、導電層３１の露出面には、配線部材としてワイヤ配線８が接続される。この配線部材には、ブスバーを用いても良い。
本実施の形態の電力用半導体装置２００は、図１４に示すダイオードパッケージ７０を用いた以外、実施の形態１の電力用半導体装置と同様であり、実施の形態１の電力用半導体装置と同様な効果を有する。
本実施の形態の電力用半導体装置２００は、図１４に示すダイオードパッケージ７０を用いた以外、実施の形態１の電力用半導体装置と同様であり、実施の形態１の電力用半導体装置と同様な効果を有する。
本実施の形態の電力用半導体装置２００は、ダイオードパッケージ７０の電極形状がＳｉダイオード素子のベアチップと同じであるので、図１５に示すように、ＳｉＣダイオード素子７が封止されたダイオードパッケージ７０を、Ｓｉスイッチング素子とＳｉダイオード素子で構成されている既存の電力用半導体装置と同様な配線パターンに、組み立て方法の変更を伴わずに実装できる。
実施の形態１１．
図１６は、本発明の実施の形態１１に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図１６に示すように、本実施の形態のダイオードパッケージ７１では、複数のＳｉＣダイオード素子７を素子用封止体５０で封止したものである。この素子用封止体５０は、内部に空間部を有するセラミック筐体で形成されている。
図１６は、本発明の実施の形態１１に係わる電力用半導体装置に用いられるダイオードパッケージの断面模式図である。
図１６に示すように、本実施の形態のダイオードパッケージ７１では、複数のＳｉＣダイオード素子７を素子用封止体５０で封止したものである。この素子用封止体５０は、内部に空間部を有するセラミック筐体で形成されている。
また、複数のＳｉＣダイオード素子７は、セラミック筐体内に配設された一方側のリードフレーム１５のフレームタブ部２１ａに、高耐熱接合材２２で接合して搭載されている。この時、各ＳｉＣダイオード素子７の一方の同極の電極面が、フレームタブ部２１ａに接合されている。
また、各ＳｉＣダイオード素子７の、フレームタブ部２１ａに接合された面の反対側の面にある他方の電極の電極パッドに、ワイヤ配線８の一端が接続され、ワイヤ配線８の他端が、セラミック筐体内に配設された他方側のリードフレーム１５のリード先端部２１ｃに接続されている。
すなわち、各ＳｉＣダイオード素子７は、ワイヤ配線８とリードフレーム１５により、電気的に並列に接続されている。
本実施の形態では、ワイヤ配線８が用いられているが、ワイヤ配線８に替えてリボンボンディングを用いても良い。
すなわち、各ＳｉＣダイオード素子７は、ワイヤ配線８とリードフレーム１５により、電気的に並列に接続されている。
本実施の形態では、ワイヤ配線８が用いられているが、ワイヤ配線８に替えてリボンボンディングを用いても良い。
また、リードフレーム１５における、フレームタブ部２１ａから素子用封止体５０の外部に導出された一方のリード端子２４ａと、リード先端部２１ｃから素子用封止体５０の外部に導出された他方のリード端子２４ｂとが、回路用導体パターン４ａに、ハンダ３により接合される。
すなわち、本実施の形態のダイオードパッケージ７１は、ＳｉＣダイオード素子７とワイヤ配線８とリードフレーム１５の一部とが素子用封止体５０で保護されている。
すなわち、本実施の形態のダイオードパッケージ７１は、ＳｉＣダイオード素子７とワイヤ配線８とリードフレーム１５の一部とが素子用封止体５０で保護されている。
本実施の形態の電力用半導体装置は、図１６に示すダイオードパッケージ７１を用いた以外、実施の形態１の電力用半導体装置と同様である。
本実施の形態のダイオードパッケージ７１は、ＳｉＣダイオード素子７を封止している素子用封止体５０がセラミック筐体であるので、セラミック筐体内に配設されたＳｉＣダイオード素子７の周囲に空間部があり、この空間部が断熱層となる。
すなわち、本実施の形態のダイオードパッケージ７１も、素子用封止体５０が断熱部となり、ＳｉＣダイオード素子７の熱が、ケース１３内や絶縁基板２やベース板１へ伝熱するのを抑制しており、このダイオードパッケージ７１を用いた本実施の形態の電力用半導体装置は、実施の形態１の電力用半導体装置と同様な効果を有する。
本実施の形態のダイオードパッケージ７１は、ＳｉＣダイオード素子７を封止している素子用封止体５０がセラミック筐体であるので、セラミック筐体内に配設されたＳｉＣダイオード素子７の周囲に空間部があり、この空間部が断熱層となる。
すなわち、本実施の形態のダイオードパッケージ７１も、素子用封止体５０が断熱部となり、ＳｉＣダイオード素子７の熱が、ケース１３内や絶縁基板２やベース板１へ伝熱するのを抑制しており、このダイオードパッケージ７１を用いた本実施の形態の電力用半導体装置は、実施の形態１の電力用半導体装置と同様な効果を有する。
本実施の形態の電力用半導体装置は、実施の形態１の電力用半導体装置と同様な、ベース板１面に設けられた同一の絶縁基板２に、Ｓｉスイッチング素子５と、ＳｉＣダイオード素子７を封止したダイオードパッケージ７１とが実装された電力用半導体装置である。
しかし、ベース板面に設けられた同一の絶縁基板に、Ｓｉスイッチング素子と、ＳｉＣスイッチング素子をセラミック筐体の素子用封止体５０で封止したスイッチング素子パッケージとを実装した電力用半導体装置であっても良く、同様な効果が得られる。
しかし、ベース板面に設けられた同一の絶縁基板に、Ｓｉスイッチング素子と、ＳｉＣスイッチング素子をセラミック筐体の素子用封止体５０で封止したスイッチング素子パッケージとを実装した電力用半導体装置であっても良く、同様な効果が得られる。
本実施の形態の電力用半導体装置では、ダイオードパッケージに封止されるダイオード素子は、ＳｉＣダイオード素子のほか、例えば、窒化ガリウム系材料またはダイヤモンド等の、他のワイドバンドギャップ半導体のダイオード素子であっても良い。
また、スイッチング素子パッケージに封止されるスイッチング素子も、ＳｉＣスイッチング素子のほか、例えば、窒化ガリウム系材料またはダイヤモンド等の、他のワイドバンドギャップ半導体のスイッチング素子であっても良い。
すなわち、本実施の形態の電力用半導体装置も、ワイドバンドギャップ半導体の素子が封止された素子パッケージが用いられる。
また、スイッチング素子パッケージに封止されるスイッチング素子も、ＳｉＣスイッチング素子のほか、例えば、窒化ガリウム系材料またはダイヤモンド等の、他のワイドバンドギャップ半導体のスイッチング素子であっても良い。
すなわち、本実施の形態の電力用半導体装置も、ワイドバンドギャップ半導体の素子が封止された素子パッケージが用いられる。
実施の形態１２．
図１７は、本発明の実施の形態１２に係わる電力用半導体装置の側面断面模式図である。
図１８は、本発明の実施の形態１２に係わる電力用半導体装置における、主電極と制御端子とケースとケース用封止材とを除いた状態を示す上面模式図である。
本発明の実施の形態１２に係わる電力用半導体装置３００も、Ｓｉスイッチング素子５と、ＳｉＣダイオード素子７が封止されたダイオードパッケージ７２とを備えた電力用半導体装置である。
図１７に示すように、本実施の形態の電力用半導体装置３００では、ベース板１の一方の平面に、絶縁基板２が搭載され、絶縁基板２の導体パターン４ｂを設けた面がはんだ（図示せず）等で接合されている。絶縁基板２の導体パターン４ｂを設けた面の反対側の面には、電流経路となる回路用導体パターン４ａが形成されている。
図１７は、本発明の実施の形態１２に係わる電力用半導体装置の側面断面模式図である。
図１８は、本発明の実施の形態１２に係わる電力用半導体装置における、主電極と制御端子とケースとケース用封止材とを除いた状態を示す上面模式図である。
本発明の実施の形態１２に係わる電力用半導体装置３００も、Ｓｉスイッチング素子５と、ＳｉＣダイオード素子７が封止されたダイオードパッケージ７２とを備えた電力用半導体装置である。
図１７に示すように、本実施の形態の電力用半導体装置３００では、ベース板１の一方の平面に、絶縁基板２が搭載され、絶縁基板２の導体パターン４ｂを設けた面がはんだ（図示せず）等で接合されている。絶縁基板２の導体パターン４ｂを設けた面の反対側の面には、電流経路となる回路用導体パターン４ａが形成されている。
Ｓｉスイッチング素子５は、その電極面を回路用導体パターン４ａにハンダ３で接合することにより、絶縁基板２に実装されている。
図１７と図１８とに示すように、Ｓｉスイッチング素子５にはワイヤ配線８が施されており、回路用導体パターン４ａおよびワイヤ配線８を介して電気的に、主電極取り付け点１６，１７と、制御端子取り付け点１８，１９とに導通している。
ただし、図１７では、主電極９，１０、ならびに、制御端子１１，１２は図示していない。
図１７と図１８とに示すように、Ｓｉスイッチング素子５にはワイヤ配線８が施されており、回路用導体パターン４ａおよびワイヤ配線８を介して電気的に、主電極取り付け点１６，１７と、制御端子取り付け点１８，１９とに導通している。
ただし、図１７では、主電極９，１０、ならびに、制御端子１１，１２は図示していない。
図１７と図１８とに示すように、本実施の形態の電力用半導体装置３００では、ダイオードパッケージ７２は、ベース板１に、搭載されている。
そして、ダイオードパッケージ７２は、複数のＳｉＣダイオード素子７を、高い耐熱性と電気絶縁性を有する、モールド樹脂の素子用封止材２３で封止している。
また、各ＳｉＣダイオード素子７の一方の電極面には、一方側のリードフレーム１５のフレームタブ部２１が高耐熱接合材（図示せず）で接合され、他方の電極面には、他方側のリードフレーム１５のフレームタブ部２１が高耐熱接合材（図示せず）で接合されている。
また、各リードフレーム１５のリード端子２４ａ，２４ｂは、絶縁基板２の回路用導体パターン４ａに接合している。
そして、ダイオードパッケージ７２は、複数のＳｉＣダイオード素子７を、高い耐熱性と電気絶縁性を有する、モールド樹脂の素子用封止材２３で封止している。
また、各ＳｉＣダイオード素子７の一方の電極面には、一方側のリードフレーム１５のフレームタブ部２１が高耐熱接合材（図示せず）で接合され、他方の電極面には、他方側のリードフレーム１５のフレームタブ部２１が高耐熱接合材（図示せず）で接合されている。
また、各リードフレーム１５のリード端子２４ａ，２４ｂは、絶縁基板２の回路用導体パターン４ａに接合している。
また、一方側のリードフレーム１５のフレームタブ部２１ａと、他方側のリードフレーム１５のフレームタブ部２１ａとの裏面には、ヒートスプレッダ２６が高耐熱接合材（図示せず）で接合されている。
そして、一方側のリードフレーム１５に接合された、ベース板１に近いヒートスプレッダ２６におけるリードフレーム１５との接合面の反対側の面が、素子用封止材２３から露出している。
そして、一方側のリードフレーム１５に接合された、ベース板１に近いヒートスプレッダ２６におけるリードフレーム１５との接合面の反対側の面が、素子用封止材２３から露出している。
すなわち、ベース板１に搭載したダイオードパッケージ７２のベース板１と対向する側は、ヒートスプレッダ２６の面を露出している。
また、ダイオードパッケージ７２におけるヒートスプレッダ２６の露出面とベース板１との間には、電気絶縁性を有する伝熱部４０が、ヒートスプレッダ２６の露出面とベース板１との各々と接して、設けられている。
本実施の形態のダイオードパッケージ７２では、ヒートスプレッダ２６は、一方側と他方側とのリードフレーム１５とに設けられているが、一方側のリードフレーム１５のみに設けたものであっても良い。
また、ダイオードパッケージ７２におけるヒートスプレッダ２６の露出面とベース板１との間には、電気絶縁性を有する伝熱部４０が、ヒートスプレッダ２６の露出面とベース板１との各々と接して、設けられている。
本実施の形態のダイオードパッケージ７２では、ヒートスプレッダ２６は、一方側と他方側とのリードフレーム１５とに設けられているが、一方側のリードフレーム１５のみに設けたものであっても良い。
図１７に示すように、本実施の形態の電力用半導体装置３００も、Ｓｉスイッチング素子５やダイオードパッケージ７２等の電力用半導体装置を構成する部品類は、ケース１３内に収納され、ケース１３内には、電力用半導体装置３００の内部の絶縁を保つため、絶縁性を有するケース用封止材１４が充填されている。
また、ベース板１における絶縁基板２が接合される一方の平面の反対側の平面には、外部冷却器を接して設けることができる。
また、ベース板１における絶縁基板２が接合される一方の平面の反対側の平面には、外部冷却器を接して設けることができる。
本実施の形態の電力用半導体装置３００も、ダイオードパッケージ７２は、ＳｉＣダイオード素子７を高い耐熱性と電気絶縁性を有するモールド樹脂の素子用封止材２３で封止しているので、素子用封止材２３が断熱材となり、ＳｉＣダイオード素子７の熱が、ケース１３内や絶縁基板２へ伝熱するのを抑制している。
そのため、本実施の形態の電力用半導体装置３００も、Ｓｉ素子のみの従来の電力用半導体装置に用いられたのと同じ耐熱性の部材を用いることができ、電力用半導体装置のコストアップが抑えられる。
そのため、本実施の形態の電力用半導体装置３００も、Ｓｉ素子のみの従来の電力用半導体装置に用いられたのと同じ耐熱性の部材を用いることができ、電力用半導体装置のコストアップが抑えられる。
また、本実施の形態の電力用半導体装置３００では、ベース板１に搭載されたダイオードパッケージ７２は、ヒートスプレッダ２６の露出面が、伝熱部４０を介してベース板１に積層されているので、ＳｉＣダイオード素子７の熱をベース板１に直接伝達でき、ＳｉＣダイオード素子７のベース板１への放熱性が向上しており、必要以上に大きな冷却器が不要であり、装置の小型化が可能となる。
それと、ＳｉＣダイオード素子７のベース板１への放熱性の向上は、ＳｉＣダイオード素子７が断続的に発熱する運転条件で使用され、発熱量が多い場合でも、ダイオードパッケージ７２が耐熱温度を超えてしまうのを防止できる。
それと、ＳｉＣダイオード素子７のベース板１への放熱性の向上は、ＳｉＣダイオード素子７が断続的に発熱する運転条件で使用され、発熱量が多い場合でも、ダイオードパッケージ７２が耐熱温度を超えてしまうのを防止できる。
また、本実施の形態の電力用半導体装置３００も、Ｓｉスイッチング素子を搭載する基板とＳｉＣダイオード素子を搭載する基板との、別々の基板が用いられていないので、従来の、Ｓｉスイッチング素子とＳｉダイオード素子を用いた電力用半導体装置と同様な構造をとることができ、開発期間の短縮化と構成の多様化を実現できる。それと、部品点数を減らすことができ、且つ配線が容易になるので、この面からも低コスト化が図れる。
図１９は、本発明の実施の形態１２に係わる電力用半導体装置における、ダイオードパッケージのヒートスプレッダの露出面とベース板との間に設ける第１の構造の伝熱部を示す模式図である。
図１９に示すように、第１の構造の伝熱部４０ａは、ヒートスプレッダ２６の露出面に接して設けた電気絶縁性を有する高熱伝導シート３２と、この高熱伝導シート３２とベース板１との間に介在させるグリース３３とからなるものである。高熱伝導シート３２としては、例えば、アルミナ、窒化アルミニウム、窒化硼素等の高熱伝導性フィラが高充填された樹脂シートが挙げられる。
この第１の構造の伝熱部４０ａは、ヒートスプレッダ２６の露出面が、高熱伝導シート３２を介してベース板１と密着するので、ヒートスプレッダ２６とベース板１との間の熱抵抗を下げ、ＳｉＣダイオード素子７のベース板１への放熱性が向上する。
図１９に示すように、第１の構造の伝熱部４０ａは、ヒートスプレッダ２６の露出面に接して設けた電気絶縁性を有する高熱伝導シート３２と、この高熱伝導シート３２とベース板１との間に介在させるグリース３３とからなるものである。高熱伝導シート３２としては、例えば、アルミナ、窒化アルミニウム、窒化硼素等の高熱伝導性フィラが高充填された樹脂シートが挙げられる。
この第１の構造の伝熱部４０ａは、ヒートスプレッダ２６の露出面が、高熱伝導シート３２を介してベース板１と密着するので、ヒートスプレッダ２６とベース板１との間の熱抵抗を下げ、ＳｉＣダイオード素子７のベース板１への放熱性が向上する。
図２０は、本発明の実施の形態１２に係わる電力用半導体装置における、ダイオードパッケージのヒートスプレッダの露出面とベース板との間に設ける第２の構造の伝熱部を示す図である。
図２０に示すように、第２の構造の伝熱部４０ｂは、ヒートスプレッダ２６の露出面に接して設けた電気絶縁性を有する高熱伝導シート３２と、ベース板１に接して搭載される小型の冷却モジュール３４と、高熱伝導シート３２と小型の冷却モジュール３４との間に介在させるグリース３３とからなるものである。小型の冷却モジュール３４としては、例えば、ペルチェ素子や熱電変換素子等が挙げられる。
この第２の構造の伝熱部４０ｂは、小型の冷却モジュール３４を備えており、ヒートスプレッダ２６とベース板１との間の熱抵抗を、さらに下げるものであり、ＳｉＣダイオード素子７のベース板１への放熱性をさらに向上させる。
図２０に示すように、第２の構造の伝熱部４０ｂは、ヒートスプレッダ２６の露出面に接して設けた電気絶縁性を有する高熱伝導シート３２と、ベース板１に接して搭載される小型の冷却モジュール３４と、高熱伝導シート３２と小型の冷却モジュール３４との間に介在させるグリース３３とからなるものである。小型の冷却モジュール３４としては、例えば、ペルチェ素子や熱電変換素子等が挙げられる。
この第２の構造の伝熱部４０ｂは、小型の冷却モジュール３４を備えており、ヒートスプレッダ２６とベース板１との間の熱抵抗を、さらに下げるものであり、ＳｉＣダイオード素子７のベース板１への放熱性をさらに向上させる。
本実施の形態のダイオードパッケージ７２は、少なくとも一方側のリードフレーム１５の、ＳｉＣダイオード素子７が搭載されたフレームタブ部２１ａの裏面に、ヒートスプレッダ２６が接合された構造であるが、ヒートスプレッダにＳｉＣダイオード素子を直接接合し、このヒートスプレッダに、一方側のリードフレームのリード先端部を電気的に接続した構造であっても良い。
本実施の形態の電力用半導体装置３００は、ベース板１面に設けられた絶縁基板２に、Ｓｉスイッチング素子５が実装され、ベース板１に、ダイオードパッケージ７２が搭載された電力用半導体装置である。
しかし、ベース板１に、モールド樹脂の素子用封止材でＳｉＣスイッチング素子を封止したスイッチング素子パッケージが搭載された電力用半導体装置であっても良く、同様な効果が得られる。
しかし、ベース板１に、モールド樹脂の素子用封止材でＳｉＣスイッチング素子を封止したスイッチング素子パッケージが搭載された電力用半導体装置であっても良く、同様な効果が得られる。
本実施の形態の電力用半導体装置３００では、ダイオードパッケージに封止されるダイオード素子は、ＳｉＣダイオード素子のほか、例えば、窒化ガリウム系材料またはダイヤモンド等の、他のワイドバンドギャップ半導体のダイオード素子であっても良い。
また、スイッチング素子パッケージに封止されるスイッチング素子も、ＳｉＣスイッチング素子のほか、例えば、窒化ガリウム系材料またはダイヤモンド等の、他のワイドバンドギャップ半導体のスイッチング素子であっても良い。
すなわち、本実施の形態の電力用半導体装置も、ワイドバンドギャップ半導体の素子が封止された素子パッケージが用いられる。
また、スイッチング素子パッケージに封止されるスイッチング素子も、ＳｉＣスイッチング素子のほか、例えば、窒化ガリウム系材料またはダイヤモンド等の、他のワイドバンドギャップ半導体のスイッチング素子であっても良い。
すなわち、本実施の形態の電力用半導体装置も、ワイドバンドギャップ半導体の素子が封止された素子パッケージが用いられる。
本発明に係わる電力用半導体装置は、ワイドバンドギャップ半導体の素子を有する電力用半導体装置であるので、小型化や高効率化が要求される電力変換器に用いられる。
１ ベース板、２ 絶縁基板、３ はんだ、４ａ 回路用導体パターン、
４ｂ 導体パターン、５ Ｓｉスイッチング素子、６ ダイオードパッケージ、
７ ＳｉＣダイオード素子、８ ワイヤ配線、９，１０ 主電極、
１１，１２ 制御端子、１３ ケース、１４ ケース用封止材、
１５，１５ａ リードフレーム、１６，１７ 主電極取り付け点、
１８，１９ 制御端子取り付け点、２０ 取り付け孔、
２１ａ，２１ｂ フレームタブ部、２１ｃ リード先端部、２１ｄ 貫通孔、
２２ 高耐熱接合材、２３ 素子用封止材、２４ａ，２４ｂ リード端子、
２６，２６ａ，２６ｂ，２６ｃ ヒートスプレッダ、２７ａ 等方性熱伝導材料、
２７ｂ 異方性熱伝導材料、２８ 高熱伝導材料、２９ 蓄熱材料、
３０ コーティング、３１ 導電層、３２ 高熱伝導シート、３３ グリース、
３４ 冷却モジュール、３５ 内層側素子用封止材、３６ 外層側素子用封止材、
４０ 伝熱部、４０ａ 第１の構造の伝熱部、４０ｂ 第２の構造の伝熱部、
５０ 素子用封止体、６２，６３ａ，６３ｂ，６４ ダイオードパッケージ、
６５，６６，６７，６８，６９，７０，７１，７２ ダイオードパッケージ、
１００，２００，３００ 電力用半導体装置。
４ｂ 導体パターン、５ Ｓｉスイッチング素子、６ ダイオードパッケージ、
７ ＳｉＣダイオード素子、８ ワイヤ配線、９，１０ 主電極、
１１，１２ 制御端子、１３ ケース、１４ ケース用封止材、
１５，１５ａ リードフレーム、１６，１７ 主電極取り付け点、
１８，１９ 制御端子取り付け点、２０ 取り付け孔、
２１ａ，２１ｂ フレームタブ部、２１ｃ リード先端部、２１ｄ 貫通孔、
２２ 高耐熱接合材、２３ 素子用封止材、２４ａ，２４ｂ リード端子、
２６，２６ａ，２６ｂ，２６ｃ ヒートスプレッダ、２７ａ 等方性熱伝導材料、
２７ｂ 異方性熱伝導材料、２８ 高熱伝導材料、２９ 蓄熱材料、
３０ コーティング、３１ 導電層、３２ 高熱伝導シート、３３ グリース、
３４ 冷却モジュール、３５ 内層側素子用封止材、３６ 外層側素子用封止材、
４０ 伝熱部、４０ａ 第１の構造の伝熱部、４０ｂ 第２の構造の伝熱部、
５０ 素子用封止体、６２，６３ａ，６３ｂ，６４ ダイオードパッケージ、
６５，６６，６７，６８，６９，７０，７１，７２ ダイオードパッケージ、
１００，２００，３００ 電力用半導体装置。
Claims (15)
- ベース板と、上記ベース板の一方の面に接合され、且つ回路用導体パターンが設けられた絶縁基板と、上記絶縁基板に実装されたＳｉスイッチング素子と、上記絶縁基板に実装された、複数のワイドバンドギャップ半導体素子を素子用封止材で封止した素子パッケージと、上記ベース板に覆設されるとともに、少なくとも、上記Ｓｉスイッチング素子と上記素子パッケージと上記絶縁基板とを収納したケースと、上記ケースの内部に充填されたケース用封止材とを備えた電力用半導体装置であって、
上記Ｓｉスイッチング素子と上記素子パッケージとが、同一の上記絶縁基板の回路用導体パターンに搭載され、
上記Ｓｉスイッチング素子の電極と上記ワイドバンドギャップ半導体素子の電極とが、上記回路用導体パターンに電気的に導通され、
上記素子用封止材に、モールド樹脂が用いられた電力用半導体装置。 - 上記素子パッケージが、電気的に並列に接続された複数のＳｉＣダイオード素子を上記素子用封止材で封止したダイオードパッケージであり、上記ＳｉＣダイオード素子の電極にリードフレームが電気的に接続され、上記リードフレームのリード端子が、上記素子用封止材から導出され、且つ上記回路用導体パターンに接合されたものであることを特徴とする請求項１に記載の電力用半導体装置。
- 上記ダイオードパッケージが、上記各ＳｉＣダイオード素子の一方の電極面に、一方側の上記リードフレームのフレームタブ部が高耐熱接合材で接合され、上記各ＳｉＣダイオード素子の他方の電極面に、ワイヤ配線の一端が接続され、上記ワイヤ配線の他端が、他方側の上記リードフレームのリード先端部に接続されたものであることを特徴とする請求項２に記載の電力用半導体装置。
- 上記ダイオードパッケージが、上記各ＳｉＣダイオード素子の一方の電極面に、一方側の上記リードフレームのフレームタブ部が高耐熱接合材で接合され、上記各ＳｉＣダイオード素子の他方の電極面に、他方側の上記リードフレームのフレームタブ部が上記高耐熱接合材で接合されたものであることを特徴とする請求項２に記載の電力用半導体装置。
- 上記ダイオードパッケージが、上記各ＳｉＣダイオード素子の一方の電極面と他方の電極面とに、ヒートスプレッダが高耐熱接合材で接合され、上記一方の電極面に接合されたヒートスプレッダに、一方側の上記リードフレームのリード先端部が電気的に接続され、上記他方の電極面に接合されたヒートスプレッダに、他方側の上記リードフレームのリード先端部が電気的に接続されたものであることを特徴とする請求項２に記載の電力用半導体装置。
- 上記ダイオードパッケージが、上記一方側のリードフレームのフレームタブ部における上記ＳｉＣダイオード素子との接合面の反対側の面と、上記他方側のリードフレームのフレームタブ部における上記ＳｉＣダイオード素子との接合面の反対側の面とに、ヒートスプレッダが上記高耐熱接合材で接合されたものであることを特徴とする請求項４に記載の電力用半導体装置。
- 上記一方側のリードフレームのフレームタブ部と上記他方側のリードフレームのフレームタブ部とに複数の貫通孔が設けられ、上記貫通孔に入った上記高耐熱接合材が上記ＳｉＣダイオード素子と上記ヒートスプレッダとを直接に接合したことを特徴とする請求項６に記載の電力用半導体装置。
- 上記ヒートスプレッダが、両端を等方性熱伝導材料とし、上記等方性熱伝導材料と異方性熱伝導材料とを交互に並べて一体化した構造であり、上記異方性熱伝導材料が、その熱伝導方向を上記ＳｉＣダイオード素子の電極面に対して垂直な方向になるように配設されたことを特徴とする請求項５〜請求項７のいずれか１項に記載の電力用半導体装置。
- 上記ヒートスプレッダが、高熱伝導材料で形成され、且つ内部に空間が設けられた中空体であり、上記中空体の空間に蓄熱材料が充填された構造であることを特徴とする請求項５〜請求項７のいずれか１項に記載の電力用半導体装置。
- 上記素子用封止材が、内層側をモールド樹脂でなる内層側素子用封止材とし、外層側を上記内層側素子用封止材より断熱性が優れた樹脂材料でなる外層側素子用封止材とした２層構造であることを特徴とする請求項１〜請求項９のいずれか１項に記載の電力用半導体装置。
- 上記素子パッケージが、電気的に並列に接続された複数のＳｉＣダイオード素子を上記素子用封止材で封止したダイオードパッケージであり、上記各ＳｉＣダイオード素子の一方の電極面にヒートスプレッダが高耐熱接合材で接合され、上記各ＳｉＣダイオード素子の他方の電極面に導電層が上記高耐熱接合材で接合され、上記ヒートスプレッダおよび上記導電層の、上記ＳｉＣダイオード素子の電極面に接合された面の反対側の面が、上記素子用封止材から露出しており、上記ヒートスプレッダの露出面が上記回路用導体パターンに接合される面であり、上記導電層の露出面が、配線部材を接合する面であることを特徴とする請求項１に記載の電力用半導体装置。
- ベース板と、上記ベース板の一方の面に接合され、且つ回路用導体パターンが設けられた絶縁基板と、上記絶縁基板に実装されたＳｉスイッチング素子と、上記絶縁基板に実装された、複数のワイドバンドギャップ半導体素子を素子用封止体で封止した素子パッケージと、上記ベース板に覆設されるとともに、少なくとも、上記Ｓｉスイッチング素子と上記素子パッケージと上記絶縁基板とを収納したケースと、上記ケースの内部に充填されたケース用封止材とを備えた電力用半導体装置であって、
上記Ｓｉスイッチング素子と上記素子パッケージとが、同一の上記絶縁基板の回路用導体パターンに搭載され、
上記Ｓｉスイッチング素子の電極と上記ワイドバンドギャップ半導体素子の電極とが、上記回路用導体パターンに電気的に導通され、
上記素子用封止体に、セラミックの筐体が用いられた電力用半導体装置。 - 上記素子パッケージが、電気的に並列に接続された複数のＳｉＣダイオード素子を上記素子用封止体で封止したダイオードパッケージであり、上記各ＳｉＣダイオード素子の一方の電極面に、一方側のリードフレームのフレームタブ部が高耐熱接合材で接合され、上記各ＳｉＣダイオード素子の他方の電極面に、ワイヤ配線の一端が接続され、上記ワイヤ配線の他端が、他方側のリードフレームのリード先端部に接続され、上記リードフレームの、上記素子用封止体から導出されたリード端子が、上記回路用導体パターンに接合されたものであることを特徴とする請求項１２に記載の電力用半導体装置。
- ベース板と、上記ベース板の一方の面に接合され、且つ回路用導体パターンが設けられた絶縁基板と、上記絶縁基板の回路用導体パターンに接合されたＳｉスイッチング素子と、上記ベース板の上記絶縁基板が接合された側の面に搭載された、複数のワイドバンドギャップ半導体素子を素子用封止材で封止した素子パッケージと、上記ベース板に覆設されるとともに、少なくとも、上記Ｓｉスイッチング素子と上記素子パッケージと上記絶縁基板とを収納するケースと、上記ケースの内部に充填されたケース用封止材とを備えた電力用半導体装置であって、
上記素子パッケージが、上記ワイドバンドギャップ半導体素子に接合された１個のヒートスプレッダの面を、上記ベース板と対向する側から露出させ、
上記ヒートスプレッダの露出面と上記ベース板との間に、上記ヒートスプレッダの露出面と上記ベース板とに接して、電気絶縁性を有する伝熱部が設けられ、
上記Ｓｉスイッチング素子の電極と上記ワイドバンドギャップ半導体素子の電極とが、上記回路用導体パターンに電気的に導通され、
上記素子用封止材に、モールド樹脂が用いられた電力用半導体装置。 - 上記素子パッケージが、電気的に並列に接続された複数のＳｉＣダイオード素子を上記素子用封止材で封止したダイオードパッケージであることを特徴とする請求項１４に記載の電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010182086A JP5391162B2 (ja) | 2010-08-17 | 2010-08-17 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010182086A JP5391162B2 (ja) | 2010-08-17 | 2010-08-17 | 電力用半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012043875A JP2012043875A (ja) | 2012-03-01 |
| JP2012043875A5 JP2012043875A5 (ja) | 2012-11-29 |
| JP5391162B2 true JP5391162B2 (ja) | 2014-01-15 |
Family
ID=45899873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010182086A Active JP5391162B2 (ja) | 2010-08-17 | 2010-08-17 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5391162B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6105168B2 (ja) | 2014-07-18 | 2017-03-29 | 三菱電機株式会社 | 車両用補助電源装置 |
| JP6381453B2 (ja) * | 2015-01-27 | 2018-08-29 | 三菱電機株式会社 | 半導体装置 |
| WO2017168756A1 (ja) * | 2016-04-01 | 2017-10-05 | 三菱電機株式会社 | 半導体装置 |
| JP6852513B2 (ja) * | 2017-03-30 | 2021-03-31 | 株式会社オートネットワーク技術研究所 | 回路装置 |
| JP6877600B1 (ja) * | 2020-01-16 | 2021-05-26 | 三菱電機株式会社 | 半導体装置 |
| JP2023183301A (ja) * | 2022-06-15 | 2023-12-27 | 日立Astemo株式会社 | 電力変換装置 |
| WO2024018810A1 (ja) * | 2022-07-21 | 2024-01-25 | ローム株式会社 | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03126055U (ja) * | 1990-03-30 | 1991-12-19 | ||
| JP3130239B2 (ja) * | 1995-08-02 | 2001-01-31 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
| JP2004095670A (ja) * | 2002-08-29 | 2004-03-25 | Toshiba Corp | 半導体装置 |
| CN100413060C (zh) * | 2003-09-04 | 2008-08-20 | 松下电器产业株式会社 | 半导体装置 |
| JP2008060430A (ja) * | 2006-08-31 | 2008-03-13 | Daikin Ind Ltd | 電力変換装置 |
| US9129885B2 (en) * | 2010-01-15 | 2015-09-08 | Mitsubishi Electric Corporation | Power semiconductor module |
-
2010
- 2010-08-17 JP JP2010182086A patent/JP5391162B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012043875A (ja) | 2012-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5391162B2 (ja) | 電力用半導体装置 | |
| US11139278B2 (en) | Low parasitic inductance power module and double-faced heat-dissipation low parasitic inductance power module | |
| JP6300633B2 (ja) | パワーモジュール | |
| JP4613077B2 (ja) | 半導体装置、電極用部材および電極用部材の製造方法 | |
| CN107195623B (zh) | 一种双面散热高可靠功率模块 | |
| JP2007251076A (ja) | パワー半導体モジュール | |
| WO2014097798A1 (ja) | 半導体装置 | |
| JPWO2016136457A1 (ja) | パワーモジュール | |
| JP5217884B2 (ja) | 半導体装置 | |
| JP6308780B2 (ja) | パワーモジュール | |
| JP2015095560A (ja) | パワーモジュール | |
| WO2013171946A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2016197677A (ja) | パワー半導体装置および車載用回転電機の駆動装置 | |
| JP6777148B2 (ja) | 半導体装置 | |
| JP2012209470A (ja) | 半導体装置、半導体装置モジュール及び半導体装置の製造方法 | |
| KR20180087330A (ko) | 파워 모듈의 양면 냉각을 위한 금속 슬러그 | |
| JP5619232B2 (ja) | 半導体装置および電極用部材の製造方法 | |
| JP5485833B2 (ja) | 半導体装置、電極用部材および電極用部材の製造方法 | |
| US20230096381A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR101897304B1 (ko) | 파워 모듈 | |
| JP2012178589A (ja) | 半導体装置 | |
| JP2024013570A (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 | |
| KR20210141370A (ko) | 파워모듈 및 그 제조방법 | |
| KR20220004252A (ko) | 파워모듈 및 그 제조방법 | |
| KR20220003807A (ko) | 세라믹기판 및 이를 포함하는 파워모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121016 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131011 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5391162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |