JP5390551B2 - 半導体記憶装置およびそのテスト方法 - Google Patents

Description

本発明の実施形態は、半導体記憶装置およびそのテスト方法に関する。

抵抗変化型メモリの一つに磁気ランダムアクセスメモリ(ＭＲＡＭ（Magnetic Random Access Memory）)がある。ＭＲＡＭの書込み方式には、磁場書込み方式およびスピン注入書込み方式がある。このうちスピン注入書込み方式は、磁性体のサイズが小さくなる程、磁化反転に必要なスピン注入電流が小さくなるという性質を有するため、高集積化、低消費電力化および高性能化に有利である。

しかし、スピン注入書込み方式では、読出し電流が微小である。このような微小な電流差を高速にセンスするためには、データ“０”とデータ“１”との間に安定した参照電流が必要になる。例えば、データ読出し動作時に、読出し電流（セル電流）はセンスアンプから選択メモリセルを経由してカレントシンクに流れる。参照電流はセンスアンプから参照セルを経由してカレントシンクに流れる。センスアンプは、セル電流と参照電流と比較して選択メモリセルのデータの論理状態を判定する。従って、参照電流がデータ“０”を格納するメモリセルのセル電流とデータ“１” を格納するメモリセルのセル電流との中央近傍にないと、メモリセルはデータの論理を誤って検出してしまうおそれがある。

しかし、このような参照電流を与える最適な参照電流を得るために、各参照セルの抵抗（即ち、電流）を１つ１つ測定することは、テスト時間を長期化することになり、製品のテストコストを増大させてしまうという問題があった。

特開２０１０−０４９７３０号公報

最適な参照電流を供給する参照セルを短時間かつ低コストで判定することができる半導体記憶装置およびそのテスト方法を提供する。

本実施形態による半導体記憶装置は、抵抗状態の変化によってデータを記憶する複数のメモリセルと、メモリセルに記憶されたデータを検出するために参照される複数の参照セルとを備えている。センスアンプは、参照セルに記憶された参照データとモリセルのデータとを比較してメモリセルのデータを検出する。カウンタは、第１の論理データを格納する複数のメモリセルのデータを該第１の論理データを格納する参照セルを用いて検出した結果に基づいて、参照セルの抵抗値よりも高い抵抗値を有するメモリセルの個数Ｎ_Ｈまたは参照セルの抵抗値よりも低い抵抗値を有するメモリセルの個数Ｎ_Ｌをカウントする。判定部は、複数の参照セルのそれぞれのＮ_ＨおよびＮ_Ｌに基づいて、該複数の参照セルのうち実際のデータ読出し動作において用いられる最適参照セルを判定する。

第１の実施形態に従った磁気ランダムアクセスメモリ（以下、ＭＲＡＭ）のメモリチップを示すブロック図。 メモリ領域２０の構成の一例を示す概略図。 単一のメモリセルＭＣまたは参照セルＲＣの書込み動作を示す説明図。 第１の実施形態によるＭＲＡＭのテスト工程における参照セルＲＣの判定方法を示す説明図。 第１の実施形態によるＭＲＡＭのテスト工程における参照セルＲＣの判定方法を示す説明図。 第１の実施形態によるＭＲＡＭのテスト工程における参照セルＲＣの判定方法を示すフロー図。 第２の実施形態に従ったＭＲＡＭのテスト工程における参照セルＲＣの判定方法を示す説明図。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。

（第１の実施形態）
図１は、第１の実施形態に従った磁気ランダムアクセスメモリ（以下、ＭＲＡＭ）のメモリチップを示すブロック図である。尚、本実施形態は、ＭＲＡＭ以外の抵抗変化型素子を用いたメモリ（例えば、ＰＣＲＡＭ (Phase Change Random Access Memory)、ＲｅＲＡＭ (Resistive Random Access Memory)等）にも適用可能である。

ＭＲＡＭのメモリチップ１０は、メモリ領域２０と、テスト回路３０とを備えている。メモリ領域２０は、メモリセルアレイＭＣＡと、メモリセルアレイＭＣＡを制御する周辺回路とを含む。さらに、メモリ領域２０は、各センスアンプＳＡに適用する参照セルを特定するための参照セルアドレス（あるいは参照セルセットのアドレス）を格納する記憶部２２を備えている。記憶部２２は、メモリセルアレイＭＣＡの一部であってもよく、レーザーヒューズ、ｅ−ヒューズまたはセルヒューズ等のようなヒューズでもよい。

テスト回路３０は、カウンタ３２と、レジスタ３４と、判定部３６とを含む。カウンタ３２は、参照セルの抵抗値よりも高い抵抗値を有するメモリセルの個数Ｎ_Ｈまたは参照セルの抵抗値よりも低い抵抗値を有するメモリセルの個数Ｎ_Ｌをカウントするように構成されている。参照セルおよびメモリセルの抵抗値は、参照セルおよびメモリセルに所定の電圧を印加したときに流れる電流値、あるいは、参照セルおよびメモリセルに所定の電流を流したときに印加される電圧値を検出することによって比較できる。

レジスタ３４は、メモリセルの個数Ｎ_ＨおよびＮ_Ｌを一時的に格納する。判定部３６は、メモリセルの個数Ｎ_ＨとＮ_Ｌとに基づいて実際のデータ読出し動作において用いられる最適参照セルを判定する。判定部３６は、ロジック回路によってＮ_ＨとＮ_Ｌとの演算を実現してもよく、ＣＰＵおよびプログラムを用いてＮ_ＨとＮ_Ｌとの演算を実行してもよい。最適参照セルの判定については後述する。

図２は、メモリ領域２０の構成の一例を示す概略図である。本実施形態によるＭＲＡＭは、ビット線ＢＬと、ワード線ＷＬと、メモリセルＭＣと、参照セルＲＣと、センスアンプＳＡと、カレントシンクＣＳと、ロウデコーダＲＤと、カラムデコーダＣＤと、ヒューズＦＵとを備えている。尚、図２に示す各構成要素の数は限定されず、多数設けられていてよい。

ビット線ＢＬは、カラム方向に延伸している。ワード線ＷＬは、カラム方向に対して直交するロウ方向に延伸している。

複数のメモリセルＭＣおよび複数の参照セルＲＣは、マトリクス状に二次元配置され、メモリセルアレイＭＣＡａ、ＭＣＡｂを構成している。各メモリセルＭＣおよび複数の参照セルＲＣはビット線ＢＬ（あるいはビット線対）とワード線ＷＬとの交点に対応して配置されている。参照セルＲＣは、各メモリセルアレイＭＣＡにおいて１本のワード線ＷＬ分（１ページ分）だけ設けられている。

尚、メモリセルＭＣおよび参照セルＲＣは、図２に示すように、ビット線ＢＬとソース線ＳＬとの間に接続されているが、図２においてソース線ＳＬは省略されている。また、メモリセルＭＣおよび参照セルＲＣは、隣接する２本のビット線対の間に接続されていてもよい。この場合、メモリセルＭＣおよび参照セルＲＣは、ビット線対とワード線との交点に対応して設けられる。

ロウデコーダＲＤは、ワード線ＷＬおよび参照ワード線ＲＷＬに接続されており、外部から入力されるロウアドレスに従ってワード線ＷＬまたは参照ワード線ＲＷＬのいずれかを選択的に駆動するように構成されている。

カラムデコーダＣＤは、ビット線ＢＬに接続され、外部から入力されるカラムアドレスに従ってビット線ＢＬを選択的にセンスアンプＳＡまたはカレントシンクＣＳに接続する。

センスアンプＳＡは、参照セルＲＣに記憶された参照データとメモリセルのデータとを比較してメモリセルのデータの論理を検出するように構成されている。より詳細には、センスアンプＳＡは、ビット線ＢＬを介してメモリセルＭＣまたは参照セルＲＣへ電圧を印加し、参照セルＲＣに流れる参照電流ＩｒｅｆとメモリセルＭＣに流れるセル電流Ｉｃｅｌｌとを比較する。センスアンプＳＡは、セル電流Ｉｃｅｌｌと参照電流Ｉｒｅｆとの大小関係に基づいて、メモリセルＭＣのデータの論理を検出する。

データを検出するとき、ロウデコーダＲＤおよびカラムデコーダＣＤは、互いに隣接するメモリセルアレイＭＣＡａ、ＭＣＡｂのち一方のメモリセルアレイに含まれる参照セルＲＣと、他方のメモリセルアレイに含まれるメモリセルＭＣとを選択する。即ち、メモリセルアレイＭＣＡａ内のメモリセルＭＣのデータを検出するために、メモリセルアレイＭＣＡｂ内の参照セルＲＣを用いて参照データを得る。逆に、メモリセルアレイＭＣＡｂ内のメモリセルＭＣのデータを検出するために、メモリセルアレイＭＣＡａ内の参照セルＲＣを用いて参照データを得る。

例えば、図２に示すセンスアンプＳＡおよびカレントシンクＣＳのペア“Ａ”は、メモリセルアレイＭＣＡａおよびＭＣＡｂの両方に接続されており、センスアンプＳＡおよびカレントシンクＣＳのペア“Ｂ”も、メモリセルアレイＭＣＡａおよびＭＣＡｂの両方に接続されている。これにより、これらのペアＡおよびＢは、それぞれメモリセルアレイＭＣＡａ、ＭＣＡｂのうち一方のメモリセルアレイの参照セルＲＣを用いて、他方のメモリセルアレイに含まれるメモリセルＭＣのデータを検出することができる。

図３は、単一のメモリセルＭＣまたは参照セルＲＣの書込み動作を示す説明図である。参照セルＲＣは、メモリセルＭＣと同一の構成を有するので、ここでは、メモリセルＭＣの構成のみを説明し、参照セルＲＣの構成の説明を省略する。

各メモリセルＭＣは、それぞれ磁気トンネル接合素子（ＭＴＪ（Magnetic Tunnel Junction）素子）ＭＴＪと、セルトランジスタＣＴとを含む。ＭＴＪ素子ＭＴＪおよびセルトランジスタＣＴは、ビット線ＢＬとソース線ＳＬとの間に直列に接続されている。メモリセルＭＣにおいて、セルトランジスタＣＴがビット線ＢＬ側に配置され、ＭＴＪ素子ＭＴＪがソース線ＳＬ側に配置されている。セルトランジスタＣＴのゲートは、ワード線ＷＬに接続されている。

ＴＭＲ（tunneling magnetoresistive）効果を利用したＭＴＪ素子は、２枚の強磁性層とこれらに挟まれた非磁性層（絶縁薄膜）とからなる積層構造を有し、スピン偏極トンネル効果による磁気抵抗の変化によりデジタルデータを記憶する。ＭＴＪ素子は、２枚の強磁性層の磁化配列によって、低抵抗状態と高抵抗状態とを取り得る。例えば、低抵抗状態をデータ“０”と定義し、高抵抗状態をデータ“１”と定義すれば、ＭＴＪ素子に１ビットデータを記録することができる。もちろん、低抵抗状態をデータ“１”と定義し、高抵抗状態をデータ“０”と定義してもよい。例えば、ＭＴＪ素子は、固定層、トンネルバリア層、記録層を順次積層して構成される。固定層Ｐおよび記録層Ｆは、強磁性体で構成されており、トンネルバリア層は、絶縁膜からなる。固定層Ｐは、磁化の向きが固定されている層であり、記録層Ｆは、磁化の向きが可変であり、その磁化の向きによってデータを記憶する。

書込み時に矢印Ａ１の向きに電流を流すと、固定層Ｐの磁化の向きに対して記録層Ｆのそれがアンチパラレル状態となり、高抵抗状態（データ“１”）となる。書込み時に矢印Ａ２の向きに電流を流すと、固定層Ｐと記録層Ｆとのそれぞれの磁化の向きがパラレル状態となり、低抵抗状態（データ“０”）となる。このように、ＴＭＪ素子は、電流を流す方向によって異なるデータを書き込むことができる。

図４および図５は、本実施形態によるＭＲＡＭのテスト工程における参照セルＲＣの判定方法を示す説明図である。図６は、本実施形態によるＭＲＡＭのテスト工程における参照セルＲＣの判定方法を示すフロー図である。

メモリセルＭＣの抵抗値は、同一論理データを格納する場合であっても、製造工程におけるプロセスばらつき等により分布を有する。このようなメモリセルＭＣの抵抗値の分布は一般に正規分布に従う（図４参照）。このため、各センスアンプＳＡが、該センスアンプＳＡに接続された全てのメモリセルＭＣのデータを或る程度のマージンを持って読み出すためには、最適参照セルＰＲＣがセンスアンプＳＡごとに必要となる。

最適参照セルＰＲＣは、上記同一論理データを格納する場合に、センスアンプＳＡに接続されたメモリセルＭＣの抵抗値の分布における所定の位置に最も近い抵抗値を有する参照セルＲＣである。この所定の位置とは、メモリセルＭＣの抵抗値の分布の中心であってもよく、その一端であってもよい。即ち、上記所定の位置は、全センスアンプＳＡにおいて統一されていればよい。これにより、複数のセンスアンプＳＡにおいて、各論理データ（“０”，“１”）に対応するメモリセルＭＣの電流値のほぼ中間電流が参照電流Ｉｒｅｆとして得られるように、最適参照セルＰＲＣのゲート電圧を簡単に所定値だけシフトさせればよい。換言すると、最適参照セルＰＲＣが実際のメモリセルＭＣの抵抗値分布に基づいて決定されるので、参照電流Ｉｒｅｆは、複数のセンスアンプＳＡに対応する最適参照セルＰＲＣのゲート電圧を一律に調節することによって、データ“１”とデータ“０”との中間電流に簡単に設定され得る。以下、より詳細に本実施形態による最適参照セルＰＲＣを決定するテスト方法を説明する。

まず、或るセンスアンプＳＡに接続可能な全てのメモリセルＭＣおよび全ての参照セルＲＣの論理状態を同じにする（Ｓ１０）。メモリセルＭＣおよび参照セルＲＣの論理状態を同じにするためには、両者に同一の論理データ（“０”または“１”）（以下、第１の論理データともいう）を書き込めばよい。尚、論理状態とは、複数のメモリセルＭＣの抵抗値が或る範囲内において正規分布を形成するようなメモリセルの状態である。

次に、センスアンプＳＡが、各参照セルＲＣのデータを参照データとして用いてメモリセルＭＣのデータを検出する（Ｓ２０）。このとき、参照セルＲＣの論理状態は、メモリセルＭＣの論理状態と同じであるが、参照セルＲＣの抵抗値がメモリセルＭＣの抵抗値と完全に同一となることはない。従って、セル電流Ｉｃｅｌｌは、厳密には参照電流Ｉｒｅｆと必ず相違するため、メモリセルＭＣのデータは、データ“０”またはデータ“１”のいずれかに増幅され検出される。検出されたデータは、レジスタ３４に保持すればよい。

センスアンプＳＡは、センスアンプＳＡに接続された全てのメモリセルＭＣのデータを検出してもよい。この場合、全メモリセルＭＣの正確な抵抗値分布を得ることができる。しかし、センスアンプＳＡに接続されたメモリセルＭＣのうち所定数のメモリセルＭＣのデータを検出してもよい。検出対象のメモリセルＭＣの個数は、それらの抵抗値の分布が正規分布となる程度の個数でよい。これにより、テスト時間を短縮できる。

次に、カウンタ３２がステップＳ２０で検出されたメモリセルＭＣのデータ“１”および／またはデータ“０”の個数をカウントする（Ｓ３０）。このとき、データ“１”の個数をＮ_Ｈとし、データ“０”の個数をＮ_Ｌとする。換言すると、参照セルＲＣの抵抗値よりも高い抵抗値を有するメモリセルＭＣの個数をＮ_Ｈとし、参照セルＲＣの抵抗値よりも低い抵抗値を有するメモリセルＭＣの個数をＮ_Ｌとする。

カウンタ３２は、データ“１”の個数Ｎ_Ｈおよびデータ“０”の個数Ｎ_Ｌの両方をカウントしてもよい。しかし、検出対象のメモリセルＭＣの個数Ｎ_Ｔは予め判明しているので、Ｎ_ＨおよびＮ_Ｌのいずれか一方をＮ_Ｔから引き算すれば、Ｎ_ＨおよびＮ_Ｌの他方を得ることができる。従って、カウンタ３２は、データ“１”の個数Ｎ_Ｈまたはデータ“０”の個数Ｎ_Ｌのいずれか一方をカウントしてもよい。Ｎ_Ｈおよび／またはＮ_Ｌは、レジスタ３４に保持すればよい。

ステップＳ１０〜Ｓ３０は、複数の参照セルＲＣに対して実行される。このときメモリセルアレイＭＣＡに含まれる全ての参照セルＲＣについてステップＳ１０〜Ｓ３０を実行してＮ_ＨおよびＮ_Ｌを得てもよい。この場合、メモリセルＭＣの抵抗値分布の所定位置により近い抵抗値を有する参照セルＲＣが得られる。しかし、メモリセルアレイＭＣＡに含まれる参照セルＲＣのうち所定数の参照セルＲＣについてステップＳ１０〜Ｓ３０を実行してＮ_ＨおよびＮ_Ｌを得てもよい。これにより、テスト時間を短縮できる。

次に、判定部３６が、Ｎ_ＨおよびＮ_Ｌに基づいて、複数の参照セルＲＣのうち実際のデータ読出し動作において用いられる最適参照セルＰＲＣを判定する（Ｓ４０）。

例えば、図４に示すＭＣ_１〜ＭＣ_８はメモリセルＭＣ_１〜ＭＣ_８の抵抗値であり、ＲＣ_Ａ〜ＲＣ_Ｄは参照セルＲＣ_Ａ〜ＲＣ_Ｄの抵抗値である。尚、図４のグラフの横軸は抵抗値であり、縦軸は個数（頻度）である。

判定部３６は、例えば、メモリセルＭＣの抵抗値分布の中央値Ｒｃｎｔに最も近い抵抗値を有する参照セルＲＣを、最適参照セルＰＲＣとする。図４に示すグラフでは、最もＲｃｎｔに近い参照セルＲＣ_Ａが最適参照セルＰＲＣに適していることが分かる。

この場合、判定部３６は、Ｎ_ＨとＮ_Ｌとの差（｜Ｎ_Ｈ−Ｎ_Ｌ｜）が最小である参照セルＲＣを最適参照セルＰＲＣとして判定すればよい。例えば、図５に示すように、各参照セルＲＣＡ〜ＲＣＤを用いた検出結果ＤＯＵＴに基づいて、データ“０”の個数Ｎ_Ｌおよびデータ“１”の個数Ｎ_Ｈがカウントされ、あるいは、算出される。そして、判定部３６は、Ｎ_ＨとＮ_Ｌとの差｜Ｎ_Ｈ−Ｎ_Ｌ｜を演算する。このとき、参照セルＲＣ_Ａを用いたときの差｜Ｎ_Ｈ−Ｎ_Ｌ｜は２であり、参照セルＲＣ_Ｂを用いたときの差｜Ｎ_Ｈ−Ｎ_Ｌ｜は６であり、参照セルＲＣ_Ｃを用いたときの差｜Ｎ_Ｈ−Ｎ_Ｌ｜は４であり、参照セルＲＣ_Ｄを用いたときの差｜Ｎ_Ｈ−Ｎ_Ｌ｜は８である。差（｜Ｎ_Ｈ−Ｎ_Ｌ｜）が最小である参照セルＲＣ_Ａが、最もＲｃｎｔに近いことが推定される。従って、判定部３６は、参照セルＲＣ_Ａを最適参照セルＰＲＣに設定する。

複数の参照セルＲＣにおいて差｜Ｎ_Ｈ−Ｎ_Ｌ｜が等しくなることも考えられる。このような場合、差｜Ｎ_Ｈ−Ｎ_Ｌ｜の等しい参照セルＲＣのういちいずれの参照セルＲＣを最適参照セルＰＲＣに設定してもよい。あるいは、検出対象のメモリセルＭＣの個数を増やして再度ステップＳ１０〜Ｓ４０を実行してもよい。検出対象のメモリセルＭＣの個数が多い場合には、複数の参照セルＲＣにおいて差｜Ｎ_Ｈ−Ｎ_Ｌ｜が等しくなる確率は少なくなると考えられる。

尚、判定部３６は、複数の参照セルＲＣに対して最適参照セルＰＲＣに設定すべき優先順位を設けてもよい。例えば、図５に示す例では、最適参照セルＰＲＣに設定すべき優先順位は、ＲＣ_Ａが最も高く、ＲＣ _Ｃ 、ＲＣ _Ｂ 、ＲＣ_Ｄの順番に低くなる。従って、もし、参照セルＲＣ_Ａが使用不可になった場合、センスアンプＳＡは、優先順位順に他の参照セルＲＣ _Ｃ 、ＲＣ _Ｂ 、ＲＣ_Ｄを最適参照セルＰＲＣとして用いればよい。

その後、参照セルＲＣ_Ａのアドレス（参照セルアドレス）は、記憶部２２に格納される（Ｓ５０）。最適参照セルＰＲＣは、センスアンプＳＡごとに設定されるので、参照セルアドレスも、センスアンプＳＡごとに設定される。従って、最適参照セルＰＲＣが設定されていないセンスアンプＳＡが存在する場合には（Ｓ６０のＮＯ）、センスアンプＳＡを変更して（Ｓ７０）、ステップＳ１０〜Ｓ５０を再度実行する。そして、全てのセンスアンプＳＡについてステップＳ１０〜Ｓ５０を実行し、最適参照セルＰＲＣが設定されると（Ｓ６０のＹＥＳ）、判定動作は終了する。尚、最適参照セルＰＲＣに設定される参照セルＲＣは、必ずしもセンスアンプＳＡごとに相違せず、同じである場合もある。

テスト終了後、通常動作において参照電流Ｉｒｅｆを得るために、最適参照セルＰＲＣのゲート電圧は、最適参照セルＰＲＣがデータ“１”とデータ“０”との間の中間電流（Ｉｒｅｆ）を生成するようにシフトされる。このとき、最適参照セルＰＲＣの抵抗値は、抵抗値分布の中心Ｒｃｎｔの近傍にあることが分かっている。従って、最適参照セルＰＲＣのゲート電圧を所定値だけシフトさせれば、最適参照セルＰＲＣは、データ“１” を格納するメモリセルＭＣのセル電流とデータ“０” を格納するメモリセルＭＣのセル電流との中央近傍の参照電流Ｉｒｅｆを流すことができる。このような最適参照セルＰＲＣを用いることによって、各センスアンプＳＡは、該センスアンプＳＡに接続された全てのメモリセルＭＣのデータを或る程度のマージンを持って読み出すことが可能になる。

いずれのセンスアンプＳＡに対応する最適参照セルＰＲＣの抵抗値もテスト段階では抵抗値分布の中心Ｒｃｎｔの近傍にあるので、最適参照セルＰＲＣのゲート電圧値のシフト量は、全センスアンプＳＡに対応する最適参照セルＰＲＣにおいて等しくてよい。これにより、参照セルＲＣのゲート電圧の設定が容易になる。

通常動作の読出し動作においてセンスアンプＳＡがデータを検出するときには、そのセンスアンプＳＡに対応する最適参照セルＰＲＣを用いて参照電流Ｉｒｅｆを得る。

本実施形態によれば、データ“０”を格納するメモリセルＭＣのセル電流とデータ“１”を格納するメモリセルＭＣのセル電流との中央近傍の参照電流Ｉｒｅｆを生成する最適参照セルＰＲＣが、各センスアンプＳＡごとに選択される。これにより、各センスアンプＳＡは、該センスアンプＳＡに接続された全てのメモリセルＭＣのデータを或る程度のマージンを持って読み出すことが可能になる。

また、このような最適参照セルＰＲＣは、同一論理データを書き込んだメモリセルＭＣおよび参照セルＲＣの検出結果を演算することによって簡単に判定され得る。従って、本実施形態によれば、最適参照セルＰＲＣを短時間で判定でき、かつ、テストコストを削減することができる。

本実施形態では、上記テストを実行するテスト回路３０はメモリチップ１０に混載されている。このように、テスト回路３０をメモリチップ１０に混載することによって、最適参照セルＰＲＣを高速に判定することができる。勿論、テスト回路３０は、メモリチップ１０の外部（例えば、メモリコントローラ）に設置してもよい。

（第２の実施形態）
図７は、第２の実施形態に従ったＭＲＡＭのテスト工程における参照セルＲＣの判定方法を示す説明図である。第１の実施形態では、判定部３６は、各センスアンプＳＡに対応する最適参照セルＰＲＣをそれぞれ判定している。これに対し、第２の実施形態では、判定部３６は、読出し動作時に同時にデータを検出する複数のセンスアンプＳＡに対応する複数の最適参照セルＰＲＣ（最適参照セルセットＰＲＣＳ）を同時に判定する。このような場合、通常、参照セルＲＣは、同時に駆動させるセンスアンプＳＡの個数と同数ずつセットになっており、複数の参照セルセットＲＣＳを構成する。読出し時には、１つのアドレスによっていずれかの参照セルセットＲＣＳが選択される。従って、第２の実施形態では、判定部３６は、複数の参照セルセットＲＣＳの中から最適な参照セルセットＰＲＣＳを判定する。

第２の実施形態の構成は、第１の実施形態の構成と同様でよい。また、第２の実施形態の動作は、図６のステップＳ４０における判定方法が第１の実施形態と異なるが、その他のステップにおいては図６に示す第１の実施形態の動作と同じである。

図７は、各参照セルセットＲＣＳが参照セルＲＣを２つずつ含んでいる具体例を示している。或る２つのセンスアンプＳＡのセットに対して、（ＲＣＡ０、ＲＣＡ１）、（ＲＣＢ０、ＲＣＢ１）、（ＲＣＣ０、ＲＣＣ１）、（ＲＣＤ０、ＲＣＤ１）が参照セルセットＲＣＳとして割り当て可能であると仮定する。つまり、データ読出し時には、同時に駆動される複数のセンスアンプＳＡに使用可能な複数の参照セルＲＣが参照セルセットＲＣＳを成している。

判定部３６は、参照セルセットＲＣＳに含まれる複数の参照セルＲＣのＮ_ＨとＮ_Ｌとの差（｜Ｎ_Ｈ−Ｎ_Ｌ｜）の２乗の総和（Σ（Ｎ_Ｈ−Ｎ_Ｌ）^２）を演算する。例えば、参照セルセット（ＲＣＡ０、ＲＣＡ１）について、判定部３６は、参照セルＲＣＡ０およびＲＣＡ１のそれぞれについて差（｜Ｎ_Ｈ−Ｎ_Ｌ｜）を演算し、これらの２乗を足し算する。これにより、参照セルセット（ＲＣＡ０、ＲＣＡ１）の二乗和（Σ（Ｎ_Ｈ−Ｎ_Ｌ）^２）が得られる。同様に、判定部３６は、各参照セルセット（ＲＣＢ０、ＲＣＢ１）、（ＲＣＣ０、ＲＣＣ１）、（ＲＣＤ０、ＲＣＤ１）についても二乗和（Σ（Ｎ_Ｈ−Ｎ_Ｌ）^２）を演算する。

そして、判定部３６は、複数の参照セルセット（ＲＣＡ０、ＲＣＡ１）、（ＲＣＢ０、ＲＣＢ１）、（ＲＣＣ０、ＲＣＣ１）、（ＲＣＤ０、ＲＣＤ１）のうち二乗和（Σ（Ｎ_Ｈ−Ｎ_Ｌ）^２）の最も小さい参照セルセットを最適参照セルセットＰＲＣＳ途判定する。

図７に示す例では、参照セルセット（ＲＣＡ０、ＲＣＡ１）の二乗和（Σ（Ｎ_Ｈ−Ｎ_Ｌ）^２）は、２０であり、（ＲＣＢ０、ＲＣＢ１）の二乗和は４０であり、（ＲＣＣ０、ＲＣＣ１）の二乗和は３２であり、（ＲＣＤ０、ＲＣＤ１）の二乗和は１２８である。従って、判定部３６は、参照セルセット（ＲＣＡ０、ＲＣＡ１）を最適参照セルセットＰＲＣＳとして判定する。

複数の参照セルセットＲＣＳにおいて二乗和（Σ（Ｎ_Ｈ−Ｎ_Ｌ）^２）が等しくなることも考えられる。このような場合、二乗和（Σ（Ｎ_Ｈ−Ｎ_Ｌ）^２）の等しい参照セルセットＲＣＳのいずれの参照セルセットＲＣＳを最適参照セルセットＰＲＣＳに設定してもよい。あるいは、検出対象のメモリセルＭＣの組数を増やして再度判定を実行してもよい。判定対象の参照セルセットＲＣＳの個数が多い場合には、複数の参照セルセットＰＲＣＳにおいて二乗和（Σ（Ｎ_Ｈ−Ｎ_Ｌ）^２）が等しくなる確率は少なくなると考えられる。

尚、判定部３６は、複数の参照セルセットＲＣＳに対して最適参照セルセットＰＲＣＳに設定すべき優先順位を設けてもよい。例えば、図７に示す例では、最適参照セルセットＰＲＣＳに設定すべき優先順位は、（ＲＣＡ０、ＲＣＡ１）が最も高く、（ＲＣＣ０、ＲＣＣ１）、（ＲＣＢ０、ＲＣＢ１）、（ＲＣＤ０、ＲＣＤ１）の順番に低くなる。従って、もし、参照セルセット（ＲＣＡ０、ＲＣＡ１）が使用不可になった場合、センスアンプＳＡのセットは、参照セルセット（ＲＣＣ０、ＲＣＣ１）を最適参照セルセットＰＲＣＳとして用いればよい。

その後、図６のステップＳ５０において、参照セルセット（ＲＣＡ０、ＲＣＡ１）のアドレスは、記憶部２２に格納される。最適参照セルセットＰＲＣＳは、センスアンプＳＡのセットごとに設定されるので、最適参照セルセットＰＲＣＳのアドレスも、センスアンプＳＡのセットごとに設定される。従って、全てのセンスアンプＳＡのセットについてステップＳ１０〜Ｓ５０を実行し、最適参照セルセットＰＲＣＳが設定される（Ｓ６０参照）。尚、最適参照セルセットＰＲＣＳに設定される参照セルセットＲＣＳは、必ずしもセンスアンプＳＡのセットごとに相違せず、同じである場合もある。

第２の実施形態は、読出し時に複数のセンスアンプＳＡが同時に駆動され、複数の参照セルＲＣが参照セルセットＲＣＳとして同時に使用される形態のＭＲＡＭであっても、最小二乗法を用いて最適参照セルセットＰＲＣＳを判定することができる。さらに、第２の実施形態は、第１の実施形態と同様の効果を得ることができる。

１０・・・メモリチップ、２０・・・メモリ領域、３０・・・テスト回路、ＭＣＡ・・・メモリセルアレイ、２２・・・記憶部、３２・・・カウンタ、３４・・・レジスタ、３６・・・判定部、ＢＬ・・・ビット線、ＷＬ・・・ワード線、ＭＣ・・・メモリセル、ＲＣ・・・参照セル、ＳＡ・・・センスアンプ、ＣＳ・・・カレントシンク、ＲＤ・・・ロウデコーダ、ＣＤ・・・カラムデコーダ、ＦＵ・・・ヒューズ、ＭＴＪ・・・ＭＴＪ素子、ＣＴ・・・セルトランジスタ

Claims (6)

1. 抵抗状態の変化によってデータを記憶する複数のメモリセルと、
   前記メモリセルに記憶されたデータを検出するために参照される複数の参照セルと、
   前記参照セルに記憶された参照データと前記メモリセルのデータとを比較して前記メモリセルのデータを検出するセンスアンプと、
   第１の論理データを格納する前記複数のメモリセルのデータを該第１の論理データを格納する前記参照セルを用いて検出した結果に基づいて、前記参照セルの抵抗値よりも高い抵抗値を有する前記メモリセルの個数Ｎ_Ｈまたは前記参照セルの抵抗値よりも低い抵抗値を有する前記メモリセルの個数Ｎ_Ｌをカウントするカウンタと、
   前記複数の参照セルのそれぞれのＮ_ＨおよびＮ_Ｌに基づいて、該複数の参照セルのうち実際のデータ読出し動作において用いられる最適参照セルを判定する判定部とを備えた半導体記憶装置。
2. 前記判定部は、前記複数の参照セルのうちＮ_ＨとＮ_Ｌとの差（｜Ｎ_Ｈ−Ｎ_Ｌ｜）が最小である前記参照セルを前記最適参照セルにすることを特徴とする請求項１に記載の半導体記憶装置。
3. 前記判定部は、各前記センスアンプに対して前記最適参照セルを決定することを特徴とする請求項１または請求項２に記載の半導体記憶装置。
4. 前記判定部によって決定された前記最適参照セルを特定する参照セルアドレスを記憶する記憶部をさらに備えたことを特徴とする請求項１から請求項３のいずれかに記載の半導体記憶装置。
5. データ読出し時に、同時に駆動される複数の前記センスアンプに使用可能な複数の前記参照セルが参照セルセットを成し、
   前記判定部は、複数の前記参照セルセットのそれぞれについて、各前記参照セルセットに含まれる複数の前記参照セルのＮ_ＨとＮ_Ｌとの差の２乗の和（Σ（Ｎ_Ｈ−Ｎ_Ｌ）^２）を演算し、この和（Σ（Ｎ_Ｈ−Ｎ_Ｌ）^２）が最小である前記参照セルセットに含まれている前記参照セルをそれぞれ前記最適参照セルのセットとして判定することを特徴とする請求項１、請求項３または請求項４のいずれかに記載の半導体記憶装置。
6. 抵抗状態の変化によってデータを記憶する複数のメモリセルと、前記メモリセルに記憶されたデータを検出するために参照される複数の参照セルと、前記参照セルに記憶された参照データと前記メモリセルのデータとを比較して前記メモリセルのデータを検出するセンスアンプと、前記メモリセルのデータ数をカウントするカウンタと、前記データ数に基づいてデータ読出し動作において用いられる最適参照セルを判定する判定部とを備えた半導体記憶装置のテスト方法であって、
   前記複数のメモリセルおよび前記複数の参照セルに同一論理のデータを書き込み、
   前記複数のメモリセルおよび前記複数の参照セルのデータを検出し、
   前記参照セルの抵抗値よりも高い抵抗値を有する前記メモリセルの個数Ｎ_Ｈまたは前記参照セルの抵抗値よりも低い抵抗値を有する前記メモリセルの個数Ｎ_Ｌをカウントし、
   前記複数の参照セルのそれぞれのＮ_ＨおよびＮ_Ｌに基づいて、該複数の参照セルのうち実際のデータ読出し動作において用いられる最適参照セルを判定することを具備したテスト方法。

Images