JP5387918B2 - ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法 - Google Patents
ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法 Download PDFInfo
- Publication number
- JP5387918B2 JP5387918B2 JP2010510160A JP2010510160A JP5387918B2 JP 5387918 B2 JP5387918 B2 JP 5387918B2 JP 2010510160 A JP2010510160 A JP 2010510160A JP 2010510160 A JP2010510160 A JP 2010510160A JP 5387918 B2 JP5387918 B2 JP 5387918B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- router
- arrival time
- input
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 99
- 230000010365 information processing Effects 0.000 title claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 137
- 238000012795 verification Methods 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 48
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 12
- 235000008694 Humulus lupulus Nutrition 0.000 description 11
- 238000004891 communication Methods 0.000 description 7
- 239000000872 buffer Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/60—Router architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/1546—Non-blocking multistage, e.g. Clos using pipelined operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/76—Routing in software-defined topologies, e.g. routing between virtual machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/251—Cut-through or wormhole routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
IP101−1はインターフェイスとなるネットワークインターフェイス102−1を通じてネットワークノードとなるルータ103−1に接続される。またIP101−2はインターフェイスとなるネットワークインターフェイス102−2を通じてネットワークノードとなるルータ103−2に接続される。ルータ103−1、103−2はポイントツーポイントのチャネル104によって接続される。ここで、IP101−1、101−は、プロセッサ、DSP(Digital Signal Processor)、又はメモリコントローラなどのハードウェアモジュールである。
前記入力ポート部の複数の出力と複数の入力チャネルと複数の出力チャネルとを接続するクロスバー部と、
前記複数回、前記クロスバー部に対して、前記パケットが出力されると予想される出力チャネルを、前記フリット到着時刻の前に要求するフリット到着時刻管理部と、
該要求に対して前記入力ポート部の複数の出力と前記出力チャネルとの接続関係を設定する入出力接続関係設定処理を前記フリット到着時刻の前に行い、該要求が複数あって輻輳した場合は、前記フリット到着時刻の前に該要求を調停して前記入出力接続関係設定処理を行う、スイッチ割当て部と、
前記入出力接続関係設定処理が前記パケットの実際のルーティングと一致しているか否かを検証するスイッチ割当て検証部と、
を備え、
前記フリット到着時刻管理部は、前記制御パケットから、前記パケットの送信開始時刻と、前記パケットの送信間隔と、を含む制御パケット情報を取得し、前記パケットを受信する時刻であるフリット到着時刻を前記制御パケット情報に基づいて算出し、該フリット到着時刻と、前記制御パケット情報に含まれる前記送信間隔と、前記制御パケットの入力チャネル及び出力チャネルとを記録し、該記録に基づいて前記複数回の前記要求を行い、
前記クロスバー部は、前記入出力接続関係処理の結果を用いて到着したパケットのスイッチングを行うルータである。
前記制御パケットを、前記パケットの送信に先行して送信する制御パケット投入手順と、
ルータが前記パケットの送信先までの経路の途中に存する場合に、前記ルータで、前記制御パケットを受信し、該受信した前記制御パケットから前記制御パケット情報を取得し、前記パケットを最初に受信する時刻であるフリット到着時刻を前記制御パケット情報に基づいて算出し、該フリット到着時刻と、前記制御パケット情報に含まれる前記送信間隔と、前記制御パケットの入力チャネル及び出力チャネルとを記録し、該記録に基づいて、前記ルータのクロスバー部に対して、前記パケットが出力されると予想される出力チャネルを、前記フリット到着時刻の前に要求するフリット到着時刻管理手順と、
該要求に対して前記入力チャネルと前記出力チャネルとの接続関係を設定する入出力接続関係設定処理を前記フリット到着時刻の前に行い、該要求が複数あって輻輳した場合は、前記フリット到着時刻の前に該要求を調停して前記入出力接続関係設定処理を行う、スイッチ割当て手順と、
前記入出力接続関係処理の結果を用いて、前記クロスバー部が到着したパケットのスイッチングを行う手順と、
前記入出力接続関係設定処理が前記パケットの実際のルーティングと一致しているか否かを検証するスイッチ割当て検証手順と、
を備えることを特徴とするパケットのルーティング方法である。
また、制御パケットをパケット送信に対応させて毎回送る必要がないので、ネットワークに投入されるパケット数を減少させることができる。
[第1の実施の形態]
図7は、本発明の第1の実施の形態に係るルータのブロック図である。図7ではIP51をルータの他に示している。図21は図7の一部のブロック間の接続関係を示すブロック図である。図21において、フリット到着時刻管理部503−1〜503−Nは図7のフリット到着時刻管理部503、ルーティング計算部506−1〜506−Nは図7のルーティング計算部506、バーチャルチャネル割り当て部507−1〜507−Nは図7のバーチャルチャネル割り当て部507に対応する。
[第2の実施の形態]
次に、本発明の第2の実施の形態について図面を参照して詳細に説明する。ここで図13は、本発明の第2の実施の形態に係るルータのブロック図である。図13ではIP51をルータの他に示している。図22は図13の一部のブロック間の接続関係を示すブロック図である。図22において、フリット到着時刻管理部503’−1〜503’−Nは図13のフリット到着時刻管理部503’、ルーティング計算部506−1〜506−Nは図13のルーティング計算部506、バーチャルチャネル割り当て部507−1〜507−Nは図13のバーチャルチャネル割り当て部507に対応する。
すなわち、経路が屈曲する箇所に存するルータにおいて、制御パケットを受信し、フリットの到着時刻、入力チャネル、出力チャネル、間隔、送信の回数、間隔のずれ幅の最大値を記録することになる。
[その他の実施の形態]
以上、本発明の実施の形態について説明したが、本発明は以上の実施の形態にのみ限定されず、その他各種の付加変更が可能である。例えば、前記各実施の形態において、バーチャルチャネル割当て部を省略した構成にすることも可能である。
102 ネットワークインターフェイス
103 ルータ
104 チャネル
201 入力チャネル
202 入力ポート部
206 ルーティング計算部
207 バーチャルチャネル割り当て部
208 クレジット入力
209 スイッチ割り当て部
210 クロスバー部
211 出力チャネル
212 IP部
216 クレジット出力
301 入力チャネル
302 入力ポート部
303 予測部
306 ルーティング計算部
307 バーチャルチャネル割り当て部
308 クレジット入力
309 スイッチ割り当て部
310 クロスバー部
311 出力チャネル
312 IP部
316 クレジット出力
401 制御パケット入力チャネル
402 ルーティング計算部
403 出力スケジュール部
404 出力予約テーブル部
405 入力スケジュール部
406 入力予約テーブル部
407 入力チャネル
408 入力ポート部
409 クロスバー部
410 出力チャネル
411 IP部
416 クレジット入力
417 クレジット出力
418 制御パケット出力チャネル
501 入力チャネル
502 入力ポート部
503,503’ フリット到着時刻管理部
506 ルーティング計算部
507 バーチャルチャネル割り当て部
508 クレジット入力
509,509’ スイッチ割り当て部
510 クロスバー部
511 出力チャネル
512 IP部
513 制御パケット投入部
516 クレジット出力
517 スイッチ割当て検証部
Claims (19)
- 複数回一定の時間間隔で送信されるパケット、及び該パケットに先行して送信される制御パケットが複数の入力チャネルからそれぞれ入力される入力ポート部と、
前記入力ポート部の複数の出力と複数の入力チャネルと複数の出力チャネルとを接続するクロスバー部と、
前記複数回、前記クロスバー部に対して、前記パケットが出力されると予想される出力チャネルを、前記パケットを受信する時刻であるフリット到着時刻の前に要求するフリット到着時刻管理部と、
該要求に対して前記入力ポート部の出力と前記出力チャネルとの接続関係を設定する入出力接続関係設定処理を前記フリット到着時刻の前に行い、該要求が複数あって輻輳した場合は、前記フリット到着時刻の前に該要求を調停して前記入出力接続関係設定処理を行う、スイッチ割当て部と、
前記入出力接続関係設定処理が前記パケットの実際のルーティングと一致しているか否かを検証するスイッチ割当て検証部と、
を備え、
前記フリット到着時刻管理部は、前記制御パケットから、前記パケットの送信開始時刻と、前記パケットの送信間隔と、を含む制御パケット情報を取得し、前記フリット到着時刻を前記制御パケット情報に基づいて算出し、該フリット到着時刻と、前記制御パケット情報に含まれる前記送信間隔と、前記制御パケットの入力チャネル及び出力チャネルとを記録し、該記録に基づいて前記複数回の前記要求を行い、
前記クロスバー部は、前記入出力接続関係設定処理の結果を用いて到着したパケットのスイッチングを行うルータ。 - 前記フリット到着時刻管理部は、前記制御パケットに記録された前記送信開始時刻に、パケットがルータを通過する最短の時間とパケットがチャネルを通過する時間との和に送信元から前記請求項1に記載のルータにたどり着くまでに経由するルータの数を乗じた値を加えたものを前記フリット到着時刻とすることを特徴とする請求項1に記載のルータ。
- 前記フリット到着時刻管理部は、1のルータが動作に要する最小の時間を1サイクルとした場合、現在の時刻が、前記フリット到着時刻よりも1サイクル以内前の段階であって、前記フリット到着時刻に前記送信間隔のずれ幅の最大値を加えたもの以下であるときを前記フリット到着時刻の前であるとする請求項1又は2に記載のルータ。
- 前記クロスバー部に対して、前記入力チャネル及び前記入力ポート部に存在するパケットが出力チャネルを要求し、
前記スイッチ割当て部は、前記入力チャネル及び前記入力ポート部に存在するパケットからの要求と前記フリット到着時刻管理部からの要求との調停を行い、調停された要求に対して前記入力ポート部の出力と前記出力チャネルとの接続関係を設定する入出力接続関係設定処理を、前記フリット到着時刻の前に行うことを特徴とする請求項1乃至3のいずれか1項に記載のルータ。 - 前記制御パケットに、前記パケットの送信回数が記録され、
前記フリット到着時刻管理部は、前記制御パケットに記録されている前記パケットの送信回数を記録し、更に、前記パケットの到着回数が、該送信回数に達した場合に、自身が記録している前記フリット到着時刻の記録のエントリを消去することを特徴とする請求項1乃至4のいずれか1項に記載のルータ。 - 前記制御パケットに、前記パケットの送信間隔のずれ幅の最大値が記録され、
前記フリット到着時刻管理部は、前記フリット到着時刻の記録のうち、該到着時刻に前記送信間隔のずれ幅の最大値を加えた時刻になってもパケットが到着しないエントリが存在する場合、そのエントリを消去することを特徴とする請求項1乃至5のいずれか1項に記載のルータ。 - 請求項1乃至6のいずれか1項に記載のルータを用いた情報処理装置であって、
該ルータと、該ルータに前記パケット及び前記制御パケットを送信するIntellectual Property(IP)とを備えた構成要素が2次元に配され、
前記IPは、前記パケットを複数回一定の時間間隔で送信するとともに、前記パケットの送信開始時刻と、前記パケットの送信間隔と、を含む制御パケット情報を前記制御パケットに記録するIP部と、前記制御パケットを前記パケットの送信に先行して送信する制御パケット投入部と、を有する情報処理装置。 - 前記ルータは、前記パケットの送信元となる前記IPから前記パケットの送信先となる前記IPまでの経路にあり、且つ前記経路を屈曲させるルータであり、該ルータの前記フリット到着時刻管理部が、複数回前記クロスバー部に対して、前記パケットが出力されると予想される出力チャネルを、前記フリット到着時刻の前に要求する請求項7に記載の情報処理装置。
- 前記ルータの前記スイッチ割当て部は、前記フリット到着時刻管理部からの前記要求が出力チャネルを要求していない場合、経路がルータに対して直進となるように、入力チャネルに対する出力チャネルの設定を行うことを特徴とする請求項8に記載の情報処理装置。
- 前記ルータの前記スイッチ割当て検証部は、経路がルータに対して直進となるように、入力チャネルに対する出力チャネルが設定された場合にも、該設定が実際のルーティングと一致しているか否かを検証することを特徴とする請求項9に記載の情報処理装置。
- 送信元がパケットを複数回一定の時間間隔で送信する場合、前記パケットの送信開始時刻と、前記パケットの送信間隔と、を含む制御パケット情報を制御パケットに記録する手順と、
前記制御パケットを、前記パケットの送信に先行して送信する制御パケット投入手順と、
ルータが前記パケットの送信先までの経路の途中に存する場合に、前記ルータで、前記制御パケットを受信し、該受信した前記制御パケットから前記制御パケット情報を取得し、前記パケットを最初に受信する時刻であるフリット到着時刻を前記制御パケット情報に基づいて算出し、該フリット到着時刻と、前記制御パケット情報に含まれる前記送信間隔と、前記制御パケットの入力チャネル及び出力チャネルとを記録し、該記録に基づいて、前記ルータのクロスバー部に対して、前記パケットが出力されると予想される出力チャネルを、前記フリット到着時刻の前に要求するフリット到着時刻管理手順と、
該要求に対して前記入力チャネルと前記出力チャネルとの接続関係を設定する入出力接続関係設定処理を前記フリット到着時刻の前に行い、該要求が複数あって輻輳した場合は、前記フリット到着時刻の前に該要求を調停して前記入出力接続関係設定処理を行う、スイッチ割当て手順と、
前記入出力接続関係設定処理の結果を用いて、前記クロスバー部が到着したパケットのスイッチングを行う手順と、
前記入出力接続関係設定処理が前記パケットの実際のルーティングと一致しているか否かを検証するスイッチ割当て検証手順と、
を備えることを特徴とするパケットのルーティング方法。 - 前記フリット到着時刻管理手順は、前記制御パケットに記録された前記送信開始時刻に、パケットがルータを通過する最短の時間とパケットがチャネルを通過する時間との和に送信元から前記パケットの送信先までの経路の途中に存する前記ルータにたどり着くまでに経由するルータの数を乗じた値を加えたものを前記フリット到着時刻とすることを特徴とする請求項11に記載のパケットのルーティング方法。
- 前記フリット到着時刻管理手順は、1のルータが動作に要する最小の時間を1サイクルとした場合、現在の時刻が前記フリット到着時刻よりも1サイクル以内前の段階であって、前記フリット到着時刻に前記送信間隔のずれ幅の最大値を加えたもの以下であるときを前記フリット到着時刻の前であるとする請求項11又は12に記載のパケットのルーティング方法。
- 前記クロスバー部に対して、前記入力チャネル及び前記入力ポートに存在するパケットが出力チャネルを要求した場合に、
前記スイッチ割当て手順は、前記入力チャネル及び前記入力ポートに存在するパケットからの要求と前記フリット到着時刻管理部からの要求との調停を行い、調停された要求に対して前記入力チャネルと前記出力チャネルとの接続関係を設定する入出力接続関係設定処理を、前記フリット到着時刻の前に行うことを特徴とする請求項11乃至13のいずれか1項に記載のパケットのルーティング方法。 - 前記制御パケット投入手順で、前記制御パケットに、前記パケットの送信回数を記録し、
前記フリット到着時刻管理手順は、前記制御パケットに記録されているパケットの送信回数を記録し、更に、前記パケットの到着回数が、該送信回数に達した場合に、自身が記録している前記フリット到着時刻の記録のエントリを消去することを特徴とする請求項11乃至14のいずれか1項に記載のパケットのルーティング方法。 - 前記制御パケット投入手順は、前記制御パケットに、前記パケットの送信間隔のずれ幅の最大値を記録し、
前記フリット到着時刻管理手順は、前記フリット到着時刻の記録のうち、該到着時刻に前記送信間隔のずれ幅の最大値を加えた時刻になってもパケットが到着しないエントリが存在する場合、そのエントリを消去することを特徴とする請求項11乃至15のいずれか1項に記載のパケットのルーティング方法。 - 前記ルータは、前記パケットの送信元から前記パケットの送信先までの経路にあり、且つ前記経路を屈曲させるルータであり、該ルータで前記フリット到着時刻管理手順が行われることを特徴とする請求項11乃至16のいずれか1項に記載のパケットのルーティング方法。
- 前記ルータでの前記スイッチ割当て手順は、前記フリット到着時刻管理手順からの前記要求が出力チャネルを要求していない場合、経路がルータに対して直進となるように、入力チャネルに対する出力チャネルの設定を行うことを特徴とする請求項17に記載のパケットのルーティング方法。
- 前記ルータでの前記スイッチ割当て検証手順は、経路がルータに対して直進となるように、入力チャネルに対する出力チャネルが設定された場合にも、該設定が実際のルーティングと一致しているか否かを検証することを特徴とする請求項18に記載のパケットのルーティング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010510160A JP5387918B2 (ja) | 2008-04-30 | 2009-04-30 | ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008119019 | 2008-04-30 | ||
JP2008119019 | 2008-04-30 | ||
JP2010510160A JP5387918B2 (ja) | 2008-04-30 | 2009-04-30 | ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法 |
PCT/JP2009/058455 WO2009133918A1 (ja) | 2008-04-30 | 2009-04-30 | ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009133918A1 JPWO2009133918A1 (ja) | 2011-09-01 |
JP5387918B2 true JP5387918B2 (ja) | 2014-01-15 |
Family
ID=41255134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010510160A Expired - Fee Related JP5387918B2 (ja) | 2008-04-30 | 2009-04-30 | ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8638665B2 (ja) |
EP (1) | EP2280513B1 (ja) |
JP (1) | JP5387918B2 (ja) |
WO (1) | WO2009133918A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5544856B2 (ja) * | 2009-12-11 | 2014-07-09 | 日本電気株式会社 | 調停装置、調停方法及びプログラム |
WO2011148583A1 (ja) * | 2010-05-27 | 2011-12-01 | パナソニック株式会社 | バス制御装置およびバス制御装置に指示を出力する制御装置 |
JP4880802B1 (ja) * | 2010-09-03 | 2012-02-22 | パナソニック株式会社 | 中継装置 |
JP2012146201A (ja) | 2011-01-13 | 2012-08-02 | Toshiba Corp | オンチップルータ及びそれを用いたマルチコアシステム |
CN103348640B (zh) * | 2011-07-22 | 2016-11-23 | 松下知识产权经营株式会社 | 中继装置 |
US8798038B2 (en) | 2011-08-26 | 2014-08-05 | Sonics, Inc. | Efficient header generation in packetized protocols for flexible system on chip architectures |
US8711867B2 (en) * | 2011-08-26 | 2014-04-29 | Sonics, Inc. | Credit flow control scheme in a router with flexible link widths utilizing minimal storage |
JP5895202B2 (ja) * | 2011-10-14 | 2016-03-30 | パナソニックIpマネジメント株式会社 | 中継器、中継器の制御方法、およびコンピュータプログラム |
US9170979B2 (en) * | 2012-03-23 | 2015-10-27 | Arm Limited | Converging interconnect node controlling operation related to associated future item in dependence upon data predicted based on current transaction data item passing through |
KR20140011531A (ko) * | 2012-06-29 | 2014-01-29 | 한국전자통신연구원 | 가상 포트를 고려한 패킷 스케줄링 방법 및 그 장치 |
US10027433B2 (en) * | 2013-06-19 | 2018-07-17 | Netspeed Systems | Multiple clock domains in NoC |
US9548945B2 (en) * | 2013-12-27 | 2017-01-17 | Cavium, Inc. | Matrix of on-chip routers interconnecting a plurality of processing engines and a method of routing using thereof |
US9620213B2 (en) | 2013-12-27 | 2017-04-11 | Cavium, Inc. | Method and system for reconfigurable parallel lookups using multiple shared memories |
US9379963B2 (en) | 2013-12-30 | 2016-06-28 | Cavium, Inc. | Apparatus and method of generating lookups and making decisions for packet modifying and forwarding in a software-defined network engine |
US9825884B2 (en) | 2013-12-30 | 2017-11-21 | Cavium, Inc. | Protocol independent programmable switch (PIPS) software defined data center networks |
US9419912B2 (en) | 2014-02-11 | 2016-08-16 | International Business Machines Corporation | Selective underflow protection in a network switch |
TWI531187B (zh) * | 2014-11-24 | 2016-04-21 | 財團法人工業技術研究院 | 晶片上網路之時序功率估算裝置與方法 |
US10152112B2 (en) | 2015-06-10 | 2018-12-11 | Sonics, Inc. | Power manager with a power switch arbitrator |
CN113709746A (zh) * | 2018-11-09 | 2021-11-26 | 华为技术有限公司 | 伪网络设备识别方法及通信装置 |
CN114448870B (zh) * | 2022-01-28 | 2023-03-03 | 西安电子科技大学 | 路由器延时模型、搭建方法及基于其的片上网络路由算法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08251196A (ja) * | 1995-03-15 | 1996-09-27 | Toshiba Corp | 並列計算機 |
JP2007500985A (ja) * | 2003-05-14 | 2007-01-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 時分割多重化回路切り換えルータ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838684A (en) | 1996-02-22 | 1998-11-17 | Fujitsu, Ltd. | Low latency, high clock frequency plesioasynchronous packet-based crossbar switching chip system and method |
US6285679B1 (en) * | 1997-08-22 | 2001-09-04 | Avici Systems, Inc. | Methods and apparatus for event-driven routing |
US6956861B2 (en) * | 2002-04-16 | 2005-10-18 | Interactics Holdings, Llc | Controlled shared memory smart switch system |
US20050027880A1 (en) * | 2003-08-01 | 2005-02-03 | Darel Emmot | System and method for routing information in a nodal computer network |
US7852836B2 (en) * | 2003-11-19 | 2010-12-14 | Cray Inc. | Reduced arbitration routing system and method |
FR2883117B1 (fr) | 2005-03-08 | 2007-04-27 | Commissariat Energie Atomique | Architecture de noeud de communication dans un systeme de reseau sur puce globalement asynchrone. |
KR100675850B1 (ko) | 2005-10-12 | 2007-02-02 | 삼성전자주식회사 | AXI 프로토콜을 적용한 NoC 시스템 |
KR101355626B1 (ko) * | 2007-07-20 | 2014-01-27 | 삼성전자주식회사 | 네트워크 제어 장치 |
US7783823B2 (en) * | 2007-07-31 | 2010-08-24 | Hewlett-Packard Development Company, L.P. | Hardware device data buffer |
-
2009
- 2009-04-30 US US12/935,035 patent/US8638665B2/en not_active Expired - Fee Related
- 2009-04-30 JP JP2010510160A patent/JP5387918B2/ja not_active Expired - Fee Related
- 2009-04-30 EP EP09738855.7A patent/EP2280513B1/en not_active Not-in-force
- 2009-04-30 WO PCT/JP2009/058455 patent/WO2009133918A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08251196A (ja) * | 1995-03-15 | 1996-09-27 | Toshiba Corp | 並列計算機 |
JP2007500985A (ja) * | 2003-05-14 | 2007-01-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 時分割多重化回路切り換えルータ |
Non-Patent Citations (4)
Title |
---|
CSNG200701313004; 村上 弘和: '通信予測機構を用いた低遅延ネットワークの構成方法と評価' 情報処理学会研究報告 第2007巻 第115号, 20071121, p.27〜p.32, 社団法人情報処理学会 * |
JPN6009025337; 村上 弘和: '通信予測機構を用いた低遅延ネットワークの構成方法と評価' 情報処理学会研究報告 第2007巻 第115号, 20071121, p.27〜p.32, 社団法人情報処理学会 * |
JPN6013023066; Stuijk, S. et al.: 'Resource-Efficient Routing and Scheduling of Time-Constrained Network-on-Chip Communication' Proceedings of the 9th EUROMICRO Conference on Digital System Design (DSD 2006) , 2006, pp. 45-52 * |
JPN7013001791; Shi, Z. et al.: 'Real-Time Communication Analysis for On-Chip Networks with Wormhole Switching' Second ACM/IEEE International Symposium on Networks-on-Chip (NoCS 2008) , 20080407, pp. 161-170 * |
Also Published As
Publication number | Publication date |
---|---|
EP2280513A1 (en) | 2011-02-02 |
US8638665B2 (en) | 2014-01-28 |
EP2280513A4 (en) | 2014-01-22 |
US20110026405A1 (en) | 2011-02-03 |
JPWO2009133918A1 (ja) | 2011-09-01 |
WO2009133918A1 (ja) | 2009-11-05 |
EP2280513B1 (en) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5387918B2 (ja) | ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法 | |
JP6060316B2 (ja) | NoCを構成するための方法及びシステム並びにコンピュータ可読記憶媒体 | |
JP5195933B2 (ja) | 情報処理システム、情報処理装置、情報処理装置の制御方法、情報処理装置の制御プログラム及びコンピュータ読み取り可能な記録媒体 | |
US7551564B2 (en) | Flow control method and apparatus for single packet arrival on a bidirectional ring interconnect | |
KR102374572B1 (ko) | 네트워크 온 칩 설계를 위한 트랜잭션 트래픽 스펙 | |
US20090043934A1 (en) | Method of and a System for Controlling Access to a Shared Resource | |
Ouyang et al. | LOFT: A high performance network-on-chip providing quality-of-service support | |
JP4820466B2 (ja) | 半導体システム、中継器およびチップ回路 | |
JP5965464B2 (ja) | バッファを有しないnocのデータ処理方法、及びnoc電子素子 | |
CN108768778B (zh) | 一种网络时延计算方法、装置、设备及存储介质 | |
US10599347B2 (en) | Information processing system, information processing apparatus, and method for controlling information processing system | |
Katta et al. | SB-Router: A swapped buffer activated low latency network-on-chip router | |
Wissem et al. | A quality of service network on chip based on a new priority arbitration mechanism | |
US20090161659A1 (en) | On-chip apparatus and method of network controlling | |
KR101373778B1 (ko) | 시스템 온 칩의 내부 통신을 위한 네트워크 온 칩 및 데이터 전송 방법, 그리고 그 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체 | |
Singh et al. | Design and implementation of network‐on‐chip router using multi‐priority based iterative round‐robin matching with slip | |
JP5556377B2 (ja) | 並列計算システム、プロセッサ、ネットワークスイッチ装置、及び通信方法 | |
JP2015069345A (ja) | 情報処理装置,データ転送装置,およびデータ転送方法 | |
Daf et al. | Performance and Evaluation of Loopback Virtual Channel Router with Heterogeneous Router for On-Chip Network | |
JP5880169B2 (ja) | バス回路 | |
Escobar et al. | Performance evaluation of a Network on a Chip router using SystemC and TLM 2.0 | |
Lai et al. | An accurate and highly-efficient performance evaluation approach based on queuing model for on-chip network | |
JP2011193258A (ja) | 半導体集積回路装置、経路決定回路及び経路決定方法 | |
Oveis-Gharan et al. | Packet-based Adaptive Virtual Channel Configuration for NoC Systems | |
Dai et al. | PPS: A Low-Latency and Low-Complexity Switching Architecture Based on Packet Prefetch and Arbitration Prediction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5387918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |