JP5387453B2 - Switching power supply control circuit - Google Patents

Switching power supply control circuit Download PDF

Info

Publication number
JP5387453B2
JP5387453B2 JP2010049207A JP2010049207A JP5387453B2 JP 5387453 B2 JP5387453 B2 JP 5387453B2 JP 2010049207 A JP2010049207 A JP 2010049207A JP 2010049207 A JP2010049207 A JP 2010049207A JP 5387453 B2 JP5387453 B2 JP 5387453B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
output
terminal
switching power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010049207A
Other languages
Japanese (ja)
Other versions
JP2011188586A (en
Inventor
敬人 菅原
博伸 城山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010049207A priority Critical patent/JP5387453B2/en
Publication of JP2011188586A publication Critical patent/JP2011188586A/en
Application granted granted Critical
Publication of JP5387453B2 publication Critical patent/JP5387453B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、出力電圧が低下した場合の出力電流の増加を抑制することができるスイッチング電源装置の制御回路に関する。   The present invention relates to a control circuit for a switching power supply apparatus that can suppress an increase in output current when an output voltage decreases.

図９は、スイッチング電源装置の一例を示すブロック図である。図９に示すスイッチング電源装置は商用交流電源１からの交流電圧を入力とし、インダクタ２およびコンデンサ３からなるフィルタ回路、ダイオードブリッジ４、コンデンサＣｉｎ，Ｃｏｕｔ，Ｃ１、Ｃ２、ダイオードＤ１，Ｄ２、１次側主巻線（コイル）６，２次側巻線７および１次側補助巻線８を有するトランスＴ、スイッチング素子としてのＮチャネルＭＯＳトランジスタＭＮ１、抵抗Ｒ１，Ｒ２，Ｒ３、フォトカプラを構成するフォトトランジスタ９および発光ダイオード（ＬＥＤ）１０、スイッチング電源制御用ＩＣ５、並びにシャントレギュレータ１１を有している。スイッチング電源制御用ＩＣ５は、高電圧入力端子ＶＨ、電源端子ＶＣＣ、出力端子ＯＵＴ、電流検出端子ＩＳ、およびフィードバック端子ＦＢを有している。スイッチング電源制御用ＩＣ５はスイッチング電源装置の制御回路を集積したものであり、その構成例を図１０に示す。図１０に示すスイッチング電源制御用ＩＣ５は、内部に起動(START-UP)回路５１、ＵＶＬＯ(Under Voltage Lock-Out：低電圧ロックアウト)回路５２、基準電圧発生回路５３、過電流制限コンパレータＯＶＣＣＭＰ、発振器(ＯＳＣ)５４、ＰＷＭ(Pulse Width Modulation)コンパレータＰＷＭＣＭＰ、論理回路(Output Logic）５５並びにドライバ回路(DRV)５７を有している。そして図９に示すスイッチング電源装置は、商用交流電源１の出力電圧ＡＣ１００〜２２０Ｖをダイオードブリッジ４で整流し、トランスＴを介して電力を２次側の図示していない負荷に供給する絶縁型のＡＣ−ＤＣコンバータ（フライバックコンバータ）の例を示している。   FIG. 9 is a block diagram illustrating an example of a switching power supply device. The switching power supply device shown in FIG. 9 receives an AC voltage from a commercial AC power supply 1 as input, a filter circuit including an inductor 2 and a capacitor 3, a diode bridge 4, capacitors Cin, Cout, C1, C2, diodes D1, D2, and primary. A transformer T having a side main winding (coil) 6, a secondary side winding 7 and a primary side auxiliary winding 8, an N-channel MOS transistor MN1 as a switching element, resistors R1, R2, R3, and a photocoupler are configured. A phototransistor 9 and a light emitting diode (LED) 10, a switching power supply control IC 5, and a shunt regulator 11 are included. The switching power supply control IC 5 has a high voltage input terminal VH, a power supply terminal VCC, an output terminal OUT, a current detection terminal IS, and a feedback terminal FB. The switching power supply control IC 5 is an integrated control circuit of the switching power supply apparatus, and its configuration example is shown in FIG. The switching power supply control IC 5 shown in FIG. 10 includes a startup (START-UP) circuit 51, a UVLO (Under Voltage Lock-Out) circuit 52, a reference voltage generation circuit 53, an overcurrent limiting comparator OVCCM, An oscillator (OSC) 54, a PWM (Pulse Width Modulation) comparator PWM CMP, a logic circuit (Output Logic) 55, and a driver circuit (DRV) 57 are included. The switching power supply shown in FIG. 9 is an insulating type that rectifies the output voltage AC100 to 220V of the commercial AC power supply 1 with the diode bridge 4 and supplies power to a load (not shown) on the secondary side via the transformer T. An example of an AC-DC converter (flyback converter) is shown.

ダイオードブリッジ４はＡＣ１００〜２２０Ｖの商用電源を整流する。整流された商用電源は、トランスＴの１次側主巻線６と、このスイッチング電源装置のスイッチング素子であるＮチャネルＭＯＳトランジスタＭＮ１と、抵抗Ｒ１とを直列接続した直列回路に印加される。   The diode bridge 4 rectifies a commercial power supply of AC 100 to 220V. The rectified commercial power supply is applied to a series circuit in which a primary main winding 6 of the transformer T, an N-channel MOS transistor MN1 which is a switching element of the switching power supply device, and a resistor R1 are connected in series.

フィードバック端子ＦＢは、フォトカプラを構成するフォトトランジスタ９に接続されている。フィードバック端子ＦＢはまたスイッチング電源制御用ＩＣ５の内部で抵抗を介して基準電圧源に接続されている。電流検出端子ＩＳは、ＮチャネルＭＯＳトランジスタＭＮ１の電流を検出する電流検出用の抵抗Ｒ１に接続され、ＮチャネルＭＯＳトランジスタＭＮ１と抵抗Ｒ１の接続点の電圧Ｖｉｓが入力される。また、出力端子ＯＵＴはＮチャネルＭＯＳトランジスタＭＮ１のゲートに接続されている。電源端子ＶＣＣは、ダイオードＤ１を介して、トランスＴの１次側補助巻線（コイル）８に接続されている。スイッチング電源制御用ＩＣ５は、１次側補助巻線８に誘起される電圧によって動作する。   The feedback terminal FB is connected to the phototransistor 9 constituting the photocoupler. The feedback terminal FB is also connected to a reference voltage source via a resistor inside the switching power supply control IC 5. The current detection terminal IS is connected to a current detection resistor R1 for detecting the current of the N-channel MOS transistor MN1, and the voltage Vis at the connection point between the N-channel MOS transistor MN1 and the resistor R1 is input. The output terminal OUT is connected to the gate of the N-channel MOS transistor MN1. The power supply terminal VCC is connected to the primary side auxiliary winding (coil) 8 of the transformer T via the diode D1. The switching power supply control IC 5 is operated by a voltage induced in the primary side auxiliary winding 8.

電源端子ＶＣＣには、１次側補助巻線８から供給される電圧を安定させるためのコンデンサＣ２が外付けされている。起動時は、ダイオードブリッジ４から起動回路５１を介してコンデンサＣ２に起動電流が流れる。そして、電源端子ＶＣＣの電圧（これもＶＣＣで表す。）が、スイッチング電源制御用ＩＣ５が動作するのに必要な電圧まで上昇すると、起動回路５１からの起動電流が止まるよう構成されている。つまり電圧ＶＣＣが、スイッチング電源制御用ＩＣ５が動作するのに必要な電圧まで上昇すると、ＵＶＬＯ回路５２は、起動回路５１にオフ(off)信号を加え、起動回路５１からの起動電流、つまり高電圧入力端子ＶＨから電源端子ＶＣＣのコンデンサＣ２への電流の供給を止める。これによって、電源端子ＶＣＣに供給される電源電圧ＶＣＣのみによってスイッチング電源制御用ＩＣ５が動作するようになる。また、ＵＶＬＯ回路５２は、スイッチング電源制御用ＩＣ５の電源端子ＶＣＣに供給される電源電圧ＶＣＣが立ち上がるときにスイッチング電源制御用ＩＣ５の各部位をリセットするための信号Ｒｅｓｅｔ０を出力する。信号Ｒｅｓｅｔ０は電源電圧ＶＣＣが所定電圧まで上昇するまで各部位をリセットし続け、電源電圧ＶＣＣが一旦この所定電圧を超えるとリセットが外れる信号である。   A capacitor C2 for stabilizing the voltage supplied from the primary side auxiliary winding 8 is externally attached to the power supply terminal VCC. At the time of start-up, a start-up current flows from the diode bridge 4 through the start-up circuit 51 to the capacitor C2. When the voltage of the power supply terminal VCC (also expressed as VCC) rises to a voltage necessary for the switching power supply control IC 5 to operate, the starting current from the starting circuit 51 is stopped. That is, when the voltage VCC rises to a voltage necessary for the operation of the switching power supply control IC 5, the UVLO circuit 52 applies an off signal to the start circuit 51, so that the start current from the start circuit 51, that is, the high voltage The supply of current from the input terminal VH to the capacitor C2 of the power supply terminal VCC is stopped. As a result, the switching power supply control IC 5 operates only by the power supply voltage VCC supplied to the power supply terminal VCC. Further, the UVLO circuit 52 outputs a signal Reset0 for resetting each part of the switching power supply control IC 5 when the power supply voltage VCC supplied to the power supply terminal VCC of the switching power supply control IC 5 rises. The signal Reset0 is a signal that keeps resetting each part until the power supply voltage VCC rises to a predetermined voltage, and once the power supply voltage VCC exceeds the predetermined voltage, the reset is released.

スイッチング電源制御用ＩＣ５においては、ＰＷＭパルスの開始を指示する短パルスの信号ＰＷＭＳＥＴを発振器(ＯＳＣ)５４が定周期で出力する。ＰＷＭコンパレータＰＷＭＣＭＰは、電流検出端子ＩＳへの入力電圧Ｖｉｓがフィードバック端子ＦＢの電圧ＶＦＢ（出力電圧に応じて変化する発光ダイオード１０の発光量を検知するフォトトランジスタ９の導通状態によって変化し、出力電圧が高くなると低くなり、出力電圧が低くなると高くなる）に等しくなったことを検出すると、ＰＷＭパルスを終了させる信号ＰＷＭＲＥＳＥＴを出力する。これらの信号は論理回路(Output Logic）５５に入力され、論理回路５５からドライバ回路(DRV)５７を介してＰＷＭ制御されたパルス信号ＰＷＭを出力端子ＯＵＴから出力し、ＮチャネルＭＯＳトランジスタＭＮ１をオンオフ制御する。これによりＰＷＭパルスは、発振器(ＯＳＣ)５４から出力されるＰＷＭパルスを開始させる信号ＰＷＭＳＥＴによりＨ（High）（ＰＷＭパルス＝Ｈがスイッチング素子のオンを指示する。）になり、電流検出端子ＩＳへの入力電圧Ｖｉｓがフィードバック端子ＦＢの電圧ＶＦＢに等しくなった時点でＬ（Low）になる信号となる。なお、フィードバック端子ＦＢもしくは／かつ電流検出端子ＩＳの電圧レベルを調整するために、フィードバック端子ＦＢもしくは／かつ電流検出端子ＩＳにレベルシフト回路を設け、その出力をＶＦＢやＶｉｓとする場合もある。   In the switching power supply control IC 5, the oscillator (OSC) 54 outputs a short pulse signal PWMSET instructing the start of the PWM pulse at a constant cycle. In the PWM comparator PWMCMP, the input voltage Vis to the current detection terminal IS changes depending on the conduction state of the phototransistor 9 that detects the light emission amount of the light emitting diode 10 that changes according to the output voltage of the feedback terminal FB. When the output voltage becomes equal to the output voltage, the signal PWMRESET for ending the PWM pulse is output. These signals are input to a logic circuit (Output Logic) 55, and a pulse signal PWM subjected to PWM control from the logic circuit 55 via a driver circuit (DRV) 57 is output from the output terminal OUT, and the N-channel MOS transistor MN1 is turned on / off. Control. As a result, the PWM pulse becomes H (High) (PWM pulse = H instructs the switching element to be turned on) by the signal PWMSET for starting the PWM pulse output from the oscillator (OSC) 54, to the current detection terminal IS. When the input voltage Vis becomes equal to the voltage VFB of the feedback terminal FB, the signal becomes L (Low). In order to adjust the voltage level of the feedback terminal FB and / or the current detection terminal IS, a level shift circuit may be provided in the feedback terminal FB and / or the current detection terminal IS, and the output thereof may be VFB or Vis.

トランスＴの２次側巻線(コイル)７は、ダイオードＤ２とコンデンサＣｏｕｔからなる整流・平滑回路を介して、直流出力電圧Ｖoが印加される図示しない負荷に接続されている。この整流・平滑回路の出力部には、図示しない負荷に供給される出力電圧を制御するための抵抗Ｒ２，Ｒ３、発光ダイオード１０、およびシャントレギュレータ１１からなる出力電圧制御回路が接続されている。この出力電流制御回路のシャントレギュレータ１１は、抵抗Ｒ２とＲ３の接続点の電位Ｖｒが所定値より小さい場合はシャントレギュレータ１１に流れる電流が少なくなり、逆に電位Ｖｒが所定値より大きい場合は流れる電流が多くなることにより発光ダイオード１０の発光量を制御する。これによりスイッチング電源制御用ＩＣ５へのフィードバック信号（フィードバック端子ＦＢの電圧）ＶＦＢを生成して、出力電圧が一定になるよう制御するものである。フォトカプラを構成する発光ダイオード１０の発光量という形で検出された出力電圧は、フォトトランジスタ９を介して、スイッチング電源制御用ＩＣ５のフィードバック端子ＦＢにフィードバックされる。なお、フォトカプラで１次側にフィードバック信号を伝えるので、トランス結合の１次側と２次側は電気的に絶縁されている。   The secondary winding (coil) 7 of the transformer T is connected to a load (not shown) to which the DC output voltage Vo is applied via a rectification / smoothing circuit including a diode D2 and a capacitor Cout. An output voltage control circuit including resistors R2 and R3, a light emitting diode 10, and a shunt regulator 11 for controlling an output voltage supplied to a load (not shown) is connected to an output portion of the rectifying / smoothing circuit. The shunt regulator 11 of this output current control circuit has a smaller current flowing through the shunt regulator 11 when the potential Vr at the connection point of the resistors R2 and R3 is smaller than a predetermined value, and conversely when the potential Vr is larger than the predetermined value. The amount of light emitted from the light emitting diode 10 is controlled by increasing the current. Thus, a feedback signal (voltage of the feedback terminal FB) VFB to the switching power supply control IC 5 is generated and controlled so that the output voltage becomes constant. The output voltage detected in the form of the light emission amount of the light emitting diode 10 constituting the photocoupler is fed back to the feedback terminal FB of the switching power supply control IC 5 through the phototransistor 9. Since the feedback signal is transmitted to the primary side by the photocoupler, the primary side and the secondary side of the transformer coupling are electrically insulated.

抵抗Ｒ１は、スイッチング電源装置のスイッチング素子であるＮチャネルＭＯＳトランジスタＭＮ１に流れる電流を検出し、その電流量に比例した電圧Ｖｉｓを電流検出端子ＩＳに入力している。この電流検出端子ＩＳには、スイッチング電源制御用ＩＣ５のＰＷＭコンパレータＰＷＭＣＭＰの非反転入力端子および過電流制限コンパレータＯＶＣＣＭＰの非反転入力端子が接続されている。   The resistor R1 detects a current flowing through the N-channel MOS transistor MN1 which is a switching element of the switching power supply device, and inputs a voltage Vis proportional to the amount of current to the current detection terminal IS. The current detection terminal IS is connected to the non-inverting input terminal of the PWM comparator PWMCMP of the switching power supply control IC 5 and the non-inverting input terminal of the overcurrent limiting comparator OVCCM.

ＰＷＭコンパレータＰＷＭＣＭＰは、上述したようにフィードバック端子ＦＢの電圧ＶＦＢおよび電流検出端子ＩＳに入力される電圧Ｖｉｓを比較して制御信号ＰＷＭＲＥＳＥＴを論理回路５５に出力する。   As described above, the PWM comparator PWMCMP compares the voltage VFB of the feedback terminal FB and the voltage Vis input to the current detection terminal IS and outputs the control signal PWMRESET to the logic circuit 55.

過電流制限コンパレータＯＶＣＣＭＰは、基準電圧発生回路５３から出力される基準電圧Ｖｏｖｃと電流検出端子ＩＳに入力される電圧Ｖｉｓを比較して制御信号ＯＶＣを論理回路５５に出力する。過電流制限コンパレータＯＶＣＣＭＰは、出力電圧Ｖｏを出力するスイッチング電源装置の出力端子がショートした場合等におきる過電流からスイッチング電源装置およびその負荷を保護するために設けられている。スイッチング電源装置の出力端子がショートしたような場合、図示しない過電流保護回路が出力電圧Ｖoの低下を検出し、この状態がある一定の遅延時間以上続くことで過電流状態にあると判断してスイッチング動作を停止させる。この場合、出力電圧Ｖoの低下を検出してから実際にスイッチング動作を停止するまでの期間は、スイッチング電源装置が低下した出力電圧Ｖoを回復させようとしてスイッチング素子であるＮチャネルＭＯＳトランジスタＭＮ１のオン時比率を大きくし続けるため、ＮチャネルＭＯＳトランジスタＭＮ１に流れる電流が際限なく大きくなる危険がある。これを防ぐのが過電流制限コンパレータＯＶＣＣＭＰであり、電流検出端子ＩＳに入力される電圧Ｖｉｓが基準電圧Ｖｏｖｃに達した時点でＮチャネルＭＯＳトランジスタＭＮ１をオフさせて、過電流保護が実行される。   The overcurrent limiting comparator OVCCM compares the reference voltage Vovc output from the reference voltage generation circuit 53 with the voltage Vis input to the current detection terminal IS and outputs a control signal OVC to the logic circuit 55. The overcurrent limit comparator OVCCMP is provided to protect the switching power supply device and its load from an overcurrent that occurs when the output terminal of the switching power supply device that outputs the output voltage Vo is short-circuited. When the output terminal of the switching power supply device is short-circuited, an overcurrent protection circuit (not shown) detects a decrease in the output voltage Vo, and determines that this state is overcurrent by continuing for a certain delay time. Stop the switching operation. In this case, during the period from when the drop in the output voltage Vo is detected until the switching operation is actually stopped, the switching power supply device tries to recover the lowered output voltage Vo, and the N-channel MOS transistor MN1 as the switching element is turned on. Since the time ratio continues to increase, there is a danger that the current flowing through the N-channel MOS transistor MN1 will increase without limit. This is prevented by the overcurrent limiting comparator OVCCMP, and when the voltage Vis input to the current detection terminal IS reaches the reference voltage Vovc, the N-channel MOS transistor MN1 is turned off, and overcurrent protection is executed.

図９に示すスイッチング電源装置におけるこの過電流保護動作について説明すると、抵抗Ｒ１(その抵抗値もＲ１とする)に流れる電流をＩ１とすると、電流Ｉ１が増加してＲ１・Ｉ１≧Ｖｏｖｃとなると、過電流制限コンパレータＯＶＣＣＭＰが応答して過電流保護機能が動作する。図９に示すスイッチング電源装置では、通常Ｉ0≡Ｖｏｖｃ/Ｒ１が抵抗Ｒ１に流れる電流のピークとなるようにされる。このためトランスＴの１次側に蓄積される最大エネルギは (Ｌ/２) *Ｉ0 2（但し、ＬはトランスＴの１次側主巻線（コイル）６のインダクタンス）で一定となる。ロスを除いてトランスＴの１次側の入力電力 ＝ トランスＴの２次側の出力電力であるから、トランスＴの１次側で (Ｌ/２) *Ｉ0 2 の最大エネルギを供給しているということは、２次側の出力電圧（Ｖo）が低ければ２次側の最大出力電流が増大するということになる。図１１はその様子を説明するための図であり、横軸はスイッチング電源装置の出力電流、縦軸は出力電圧（Ｖo）である。なお、出力電流は、コンデンサＣｏｕｔの放電分を除いたトランスＴから供給される電流のみを示す。出力電流が増加していくと、許容最大電流を少し超えたところでスイッチング電源装置は定電圧出力を維持できなくなり、出力電圧が減少する。出力電圧の減少に伴い、上術のように定電力（出力電圧×出力電流が一定。）を保つ形で出力電流が際限なく増加していく。このような状態になると、スイッチング電源装置を構成するダイオードやＭＯＳトランジスタなどのデバイスが加熱・破壊する、または電源出力に繋がっている回路に大電流が流れて発熱・発火する恐れがあることや、スイッチング電源装置が電源アダプタの形態である場合は出力端子に触れると大電流が流れうる、という問題が引き起こされる。 This overcurrent protection operation in the switching power supply device shown in FIG. 9 will be described. When the current flowing through the resistor R1 (whose resistance value is also R1) is I1, the current I1 increases and R1 · I1 ≧ Vovc. The overcurrent protection function operates in response to the overcurrent limiting comparator OVCCM. In the switching power supply device shown in FIG. 9, I 0 ≡Vovc / R1 is normally set to the peak of the current flowing through the resistor R1. Therefore, the maximum energy accumulated on the primary side of the transformer T is constant at (L / 2) * I 0 2 (where L is the inductance of the primary side main winding (coil) 6 of the transformer T). Since the input power on the primary side of the transformer T excluding the loss is the output power on the secondary side of the transformer T, the maximum energy of (L / 2) * I 0 2 is supplied on the primary side of the transformer T. If the output voltage (Vo) on the secondary side is low, the maximum output current on the secondary side increases. FIG. 11 is a diagram for explaining the state, in which the horizontal axis represents the output current of the switching power supply device, and the vertical axis represents the output voltage (Vo). Note that the output current indicates only the current supplied from the transformer T excluding the discharge amount of the capacitor Cout. As the output current increases, the switching power supply device cannot maintain the constant voltage output when the allowable maximum current is slightly exceeded, and the output voltage decreases. As the output voltage decreases, the output current increases indefinitely while maintaining constant power (output voltage x output current is constant) as described above. In such a state, devices such as diodes and MOS transistors that constitute the switching power supply device may be heated and destroyed, or a large current may flow through the circuit connected to the power supply output, causing heat generation and ignition, When the switching power supply is in the form of a power adapter, there is a problem that a large current can flow when the output terminal is touched.

過電流コンパレータＯＶＣＣＭＰは１次側の過電流保護を行うものであるが、論理回路５５はまた、２次側の過負荷状態（過電流状態）を検出してそれが所定時間（数十ｍｓ程度）継続するとスイッチング素子のスイッチング動作を停止させる２次側の過負荷保護機能も有している。２次側の過負荷保護機能を有する論理回路５５の構成例を図１２に示す
図１２に示す論理回路５５は、２次側過負荷保護回路５６，オア（ＯＲ）ゲート５５１，５５２およびＲＳフリップフロップ５５３を有している。また、２次側過負荷保護回路５６は定電圧源５６１，ヒステリシスコンパレータＣｏｍｐ１０およびラッチ／オートリスタート(Latch/Auto Restart）回路６０を有している。フリップフロップ５５３のＱ出力（出力端子Ｑから出力される信号）がスイッチング素子であるＮチャネルＭＯＳトランジスタＭＮ１のオンオフを制御する信号となる。発振器５４から出力される定周期のパルス信号ＰＷＭＳＥＴによりＲＳフリップフロップ５５３がセットされるとＲＳフリップフロップ５５３のＱ出力がＨ（High）になり、ＮチャネルＭＯＳトランジスタＭＮ１がオンする。また、ラッチ／オートリスタート回路６０の出力Ｒｅｓｅｔ，過電流制限コンパレータＯＶＣＣＭＰの出力ＯＶＣまたはＰＷＭコンパレータＰＷＭＣＭＰの出力ＰＷＭＲＥＳＥＴのいずれかがＨになると、ＲＳフリップフロップ５５３がリセットされてＲＳフリップフロップ５５３のＱ出力がＬ（Low）になり、ＮチャネルＭＯＳトランジスタＭＮ１がオフする。 The overcurrent comparator OVCCMP performs primary overcurrent protection. However, the logic circuit 55 also detects a secondary overload condition (overcurrent condition) and detects it for a predetermined time (several tens of ms). ) If it continues, it also has a secondary overload protection function that stops the switching operation of the switching element. 12 shows a configuration example of a logic circuit 55 having a secondary-side overload protection function. The logic circuit 55 shown in FIG. 12 includes a secondary-side overload protection circuit 56, OR gates 551 and 552, and an RS flip-flop. 553. The secondary overload protection circuit 56 includes a constant voltage source 561, a hysteresis comparator Comp10, and a latch / auto restart circuit 60. The Q output of the flip-flop 553 (signal output from the output terminal Q) is a signal for controlling on / off of the N-channel MOS transistor MN1 which is a switching element. When the RS flip-flop 553 is set by the fixed-cycle pulse signal PWMSET output from the oscillator 54, the Q output of the RS flip-flop 553 becomes H (High), and the N-channel MOS transistor MN1 is turned on. Further, when any one of the output Reset of the latch / auto-restart circuit 60, the output OVC of the overcurrent limiting comparator OVCCMP, or the output PWMRESET of the PWM comparator PWMCMP becomes H, the RS flip-flop 553 is reset and the Q output of the RS flip-flop 553 is output. Becomes L (Low), and the N-channel MOS transistor MN1 is turned off.

過負荷状態になると、すなわちスイッチング電源装置に接続されている負荷が消費する電流が大きくなりすぎると、出力電圧Ｖｏが低下する。出力電圧Ｖｏが低下して端子ＦＢの電圧ＶＦＢが２次側過負荷保護回路５６の定電圧源５６１の出力電圧より高くなると、ヒステリシスコンパレータＣｏｍｐ１０の出力ＤｅｔｅｒｃｔがＨとなり、これがラッチ／オートリスタート回路６０に入力される。ラッチ／オートリスタート回路６０は信号Ｄｅｔｅｒｃｔが所定時間Ｈとなっていると、その出力ＲｅｓｅｔをＨにする。すなわち、過負荷になるとスイッチング電源装置の出力電圧Ｖｏが低下し、これがフィードバックされて端子ＦＢの電圧ＶＦＢは上昇し、その電圧が定電圧源５６１の出力電圧より高くなる状態が所定時間継続すると、ＲＳフリップフロップ５５３がリセットされてＮチャネルＭＯＳトランジスタＭＮ１がオフする。   When an overload state occurs, that is, when the current consumed by the load connected to the switching power supply device becomes too large, the output voltage Vo decreases. When the output voltage Vo decreases and the voltage VFB at the terminal FB becomes higher than the output voltage of the constant voltage source 561 of the secondary overload protection circuit 56, the output Detact of the hysteresis comparator Comp10 becomes H, which is the latch / auto-restart circuit 60. Is input. The latch / auto-restart circuit 60 sets its output Reset to H when the signal Dectect is H for a predetermined time. That is, when an overload occurs, the output voltage Vo of the switching power supply device decreases, and this is fed back to increase the voltage VFB of the terminal FB. When the voltage becomes higher than the output voltage of the constant voltage source 561 for a predetermined time, The RS flip-flop 553 is reset and the N-channel MOS transistor MN1 is turned off.

端子ＦＢの電圧ＶＦＢが定電圧源５６１の出力電圧より高くなっても、所定時間継続するまでＮチャネルＭＯＳトランジスタＭＮ１がオフさせないのは、ノイズ等による誤動作を防止するためである。また、ラッチ／オートリスタート回路６０の具体的構成としては、出力Ｒｅｓｅｔの解除（ＲｅｓｅｔをＬにする）方法により、ラッチ方式のものとオートリスタート方式の２つがある。   Even if the voltage VFB of the terminal FB becomes higher than the output voltage of the constant voltage source 561, the N-channel MOS transistor MN1 is not turned off until it continues for a predetermined time in order to prevent malfunction due to noise or the like. Further, there are two specific configurations of the latch / auto-restart circuit 60, that is, a latch type and an auto-restart type, depending on a method of canceling the output Reset (Reset is set to L).

図１３はラッチ方式のラッチ／オートリスタート回路６０の構成例を示すものであり、抵抗Ｒ６１，Ｒ６２、タイマー(Timer）６１、ＲＳフリップフロップ６２、定電圧源６３およびヒステリシスコンパレータＣｏｍｐ２０を有している。抵抗Ｒ６１，Ｒ６２は直列に接続されて分圧回路を構成していて、その一端は電源端子ＶＣＣに接続されている。タイマー６１には信号Ｄｅｔｅｃｔが入力されていて、信号ＤｅｔｅｃｔがＨになっている時間を計測し、それが所定時間を超えるとその出力をＨにしてＲＳフリップフロップ６２をセットする。ＲＳフリップフロップ６２のＱ出力が、ラッチ／オートリスタート回路６０の出力信号Ｒｅｓｅｔとなっている。信号Ｒｅｓｅｔは一旦Ｈになると、ヒステリシスコンパレータＣｏｍｐ２０の出力がＨになるまでＬにならない。これが所謂ラッチ動作である。ヒステリシスコンパレータＣｏｍｐ２０は電源端子ＶＣＣの電圧ＶＣＣが定電圧源６３の出力電圧以下に低下すると、その出力をＨにして信号ＲｅｓｅｔをＬにして２次側の過負荷保護機能を解除する。   FIG. 13 shows a configuration example of a latch-type latch / auto-restart circuit 60, which includes resistors R61 and R62, a timer 61, an RS flip-flop 62, a constant voltage source 63, and a hysteresis comparator Comp20. . The resistors R61 and R62 are connected in series to form a voltage dividing circuit, and one end thereof is connected to the power supply terminal VCC. The timer 61 receives the signal Detect and measures the time when the signal Detect is H. When the signal Detect exceeds the predetermined time, the output is set to H and the RS flip-flop 62 is set. The Q output of the RS flip-flop 62 is the output signal Reset of the latch / auto restart circuit 60. Once the signal Reset becomes H, it does not become L until the output of the hysteresis comparator Comp20 becomes H. This is a so-called latch operation. When the voltage VCC at the power supply terminal VCC drops below the output voltage of the constant voltage source 63, the hysteresis comparator Comp20 sets its output to H and sets the signal Reset to L, thereby canceling the secondary overload protection function.

図１４はオートリスタート方式のラッチ／オートリスタート回路６０の構成例を示すものであり、タイマー６１，６４およびＲＳフリップフロップ６２を有している。タイマー６１とＲＳフリップフロップ６２は、図１３のものと同じである。信号ＲｅｓｅｔがＨになるまでは図１３のものと同じ動作となるが、タイマー６４により信号ＲｅｓｅｔがＨになってから所定時間経過するとＲＳフリップフロップ６２がリセットされて２次側の過負荷保護機能が解除され、スイッチング電源装置の動作がリスタートする。   FIG. 14 shows a configuration example of an auto-restart type latch / auto-restart circuit 60, which includes timers 61 and 64 and an RS flip-flop 62. The timer 61 and the RS flip-flop 62 are the same as those in FIG. The operation is the same as that in FIG. 13 until the signal Reset becomes H. However, when a predetermined time elapses after the signal Reset becomes H by the timer 64, the RS flip-flop 62 is reset and the secondary side overload protection function is provided. Is released, and the operation of the switching power supply device is restarted.

上述のように、２次側過負荷保護回路５６は出力電圧の低下を検出し、この状態がある一定の遅延時間以上続くとスイッチング動作を停止する。しかし、過電流検出後、スイッチング動作停止までの遅延時間の間は、上記のように基準電圧発生回路５３から出力される基準電圧Ｖｏｖｃによって１次側の最大電流が一定の値となることから、トランスＴに蓄積される最大エネルギも常に一定となる。これにより、出力電圧が高い場合には過電流時の最大出力電流が少ないが、出力電圧が低い場合には過電流時の最大出力電流が大きくなる問題が生じ、上述したような大電流の出力電流による危険を回避することが必要となる。   As described above, the secondary overload protection circuit 56 detects a decrease in the output voltage, and stops the switching operation when this state continues for a certain delay time. However, during the delay time until the switching operation is stopped after the overcurrent is detected, the maximum current on the primary side becomes a constant value by the reference voltage Vovc output from the reference voltage generation circuit 53 as described above. The maximum energy stored in the transformer T is always constant. As a result, when the output voltage is high, the maximum output current at the time of overcurrent is small, but when the output voltage is low, the maximum output current at the time of overcurrent becomes large. It is necessary to avoid danger due to electric current.

特許文献１には、電源端子ＶＣＣの電圧ＶＣＣの変化に応じて基準電圧発生回路５３から出力される基準電圧Ｖｏｖｃを変化させてこの問題に対処するスイッチング電源装置が開示されている。図１５は特許文献１に開示されている基準電圧発生回路の構成例である。   Patent Document 1 discloses a switching power supply apparatus that copes with this problem by changing the reference voltage Vovc output from the reference voltage generation circuit 53 in accordance with the change in the voltage VCC of the power supply terminal VCC. FIG. 15 is a configuration example of the reference voltage generation circuit disclosed in Patent Document 1.

図１５（ａ）は第１の構成例であり、抵抗Ｒ５３１，Ｒ５３２および演算増幅器ＯＰＡ１を有している。抵抗Ｒ５３１，Ｒ５３２は一端に電圧ＶＣＣが印加された直列回路を構成していて、抵抗Ｒ５３１，Ｒ５３２の接続点から電圧ＶＣＣを分圧した電圧が演算増幅器ＯＰＡ１の非反転入力端子に入力されている。演算増幅器ＯＰＡ１は、その出力端子と反転入力端子が接続されてボルテージフォロワを構成して、電圧ＶＣＣを分圧した電圧をインピーダンス変換した電圧を基準電圧Ｖｏｖｃとして出力する。図９に示すフライバックコンバータにおいては、１次側補助巻線８の出力電圧は２次側巻線７の出力電圧に比例するから、電源端子ＶＣＣの電圧ＶＣＣは基本的に出力電圧Ｖｏに比例する。従い、基準電圧Ｖｏｖｃも電圧ＶＣＣに比例し、過負荷状態になって出力電圧Ｖｏが低下すると基準電圧Ｖｏｖｃも低下する。すると基準電圧Ｖｏｖｃが入力されている過電流制限コンパレータＯＶＣＣＭＰにより１次側主巻線６の最大電流、すなわちトランスＴに蓄積される最大エネルギが低下する。これにより、過負荷状態になって出力電圧Ｖｏが低下しても出力電流の増加を抑制することができる。   FIG. 15A shows a first configuration example, which includes resistors R531, R532 and an operational amplifier OPA1. The resistors R531 and R532 constitute a series circuit in which the voltage VCC is applied to one end, and a voltage obtained by dividing the voltage VCC from the connection point of the resistors R531 and R532 is input to the non-inverting input terminal of the operational amplifier OPA1. . The operational amplifier OPA1 forms a voltage follower with its output terminal and inverting input terminal connected, and outputs a voltage obtained by impedance-converting the voltage obtained by dividing the voltage VCC as the reference voltage Vovc. In the flyback converter shown in FIG. 9, since the output voltage of the primary side auxiliary winding 8 is proportional to the output voltage of the secondary side winding 7, the voltage VCC at the power supply terminal VCC is basically proportional to the output voltage Vo. To do. Accordingly, the reference voltage Vovc is also proportional to the voltage VCC, and when the output voltage Vo decreases due to an overload state, the reference voltage Vovc also decreases. Then, the maximum current of the primary main winding 6, that is, the maximum energy accumulated in the transformer T is lowered by the overcurrent limiting comparator OVCCMP to which the reference voltage Vovc is input. Thereby, even if it becomes an overload state and the output voltage Vo falls, the increase in output current can be suppressed.

電源端子ＶＣＣの電圧ＶＣＣはコンデンサＣ２の作用により急速には変化しない。従い、出力電圧Ｖｏがある程度低下しても基準電圧Ｖｏｖｃの低下が遅れるために１次側主巻線６の最大電流がさほど低下しないことがある。これに対し、出力電圧Ｖｏの変化に対する応答を早めるようにしたのが、図１５（ｂ）に示す第２の構成例である。図１５（ｂ）に示す第２の構成例は電圧ＶＣＣに対する分圧抵抗Ｒ５３１，Ｒ５３２、定電圧源５３１，５３２，５３３、スイッチ５３４，５３５およびコンパレータＣｏｍｐ３０を備えている。分圧抵抗Ｒ５３１，Ｒ５３２による電圧ＶＣＣの分圧電圧は、コンパレータＣｏｍｐ３０により定電圧源５３１から出力される定電圧と比較される。コンパレータＣｏｍｐ３０はその出力がＬかＨであるかによって、スイッチ５３４，５３５を相補的にオンオフ（一方がオンなら他方がオフ）させる。これにより、この第２の構成例では定電圧源５３２または５３３のいずれかの出力がコンパレータＣｏｍｐ３０の出力によって選択されて基準電圧Ｖｏｖｃとして出力される。例えば、コンパレータＣｏｍｐ３０の出力がＨのときにスイッチ５３４がオンし、Ｌのときスイッチ５３５がオンするとすれば、電圧ＶＣＣの分圧電圧が定電圧源５３１の出力電圧より高ければ定電圧源５３３の出力電圧が基準電圧Ｖｏｖｃとなり、電圧ＶＣＣの分圧電圧が定電圧源５３１の出力電圧より低ければ定電圧源５３２の出力電圧が基準電圧Ｖｏｖｃとなる。これにより、通常動作のときはコンパレータＣｏｍｐ３０の出力がＬで定電圧源５３３の出力電圧が基準電圧Ｖｏｖｃとなり、過負荷状態になって電圧ＶＣＣがある程度下がるとコンパレータＣｏｍｐ３０の出力がＨとなって定電圧源５３２の出力電圧が基準電圧Ｖｏｖｃとなる。定電圧源５３２の出力電圧を定電圧源５３３の出力電圧より低くしておけば、電圧ＶＣＣの分圧電圧が定電圧源５３１の出力電圧より低くなった瞬間に基準電圧Ｖｏｖｃが小さい電圧に切り替わるので、１次側主巻線６の最大電流を急速に減少させることができる。   The voltage VCC at the power supply terminal VCC does not change rapidly due to the action of the capacitor C2. Accordingly, even if the output voltage Vo decreases to some extent, the maximum current of the primary main winding 6 may not decrease so much because the decrease of the reference voltage Vovc is delayed. In contrast, in the second configuration example shown in FIG. 15B, the response to the change in the output voltage Vo is accelerated. The second configuration example shown in FIG. 15B includes voltage dividing resistors R531, R532, constant voltage sources 531, 532, 533, switches 534, 535, and a comparator Comp30 for the voltage VCC. The divided voltage VCC of the voltage VCC by the voltage dividing resistors R531 and R532 is compared with a constant voltage output from the constant voltage source 531 by the comparator Comp30. Comparator Comp30 complementarily turns on and off switches 534 and 535 depending on whether the output is L or H (if one is on, the other is off). Thus, in the second configuration example, the output of either the constant voltage source 532 or 533 is selected by the output of the comparator Comp30 and is output as the reference voltage Vovc. For example, if the switch 534 is turned on when the output of the comparator Comp30 is H and the switch 535 is turned on when the output is L, the constant voltage source 533 is turned on if the divided voltage of the voltage VCC is higher than the output voltage of the constant voltage source 531. If the output voltage is the reference voltage Vovc and the divided voltage of the voltage VCC is lower than the output voltage of the constant voltage source 531, the output voltage of the constant voltage source 532 becomes the reference voltage Vovc. Thus, during normal operation, the output of the comparator Comp30 is L, the output voltage of the constant voltage source 533 is the reference voltage Vovc, and when the voltage VCC decreases to some extent due to an overload state, the output of the comparator Comp30 becomes H and is constant. The output voltage of the voltage source 532 becomes the reference voltage Vovc. If the output voltage of the constant voltage source 532 is set lower than the output voltage of the constant voltage source 533, the reference voltage Vovc is switched to a small voltage at the moment when the divided voltage of the voltage VCC becomes lower than the output voltage of the constant voltage source 531. Therefore, the maximum current of the primary side main winding 6 can be rapidly reduced.

なお、ＰＷＭパルスの生成方法は図１０に示す回路によるものの他に、図１６に示すものがある。図１６は、図１０の短パルスを出力する発振器(ＯＳＣ)５４に替えてランプ波形（鋸波）の信号を出力する発振器(Ｒａｍｐ ＯＳＣ）５８を適用したスイッチング電源制御用ＩＣ５の別の構成例を示すものであり、図１６とおなじ部位については同じ符号を付して詳細な説明を省略する。ＰＷＭコンパレータＰＷＭＣＭＰはフィードバック端子ＦＢの電圧ＶＦＢと発振器(Ｒａｍｐ ＯＳＣ）５８から出力されるランプ波形の信号ＲＡＭＰとを比較し、電圧ＶＦＢの方が高ければＨとし、逆であればＬとなる信号をＰＷＭパルスとして出力する。論理回路５５には当該ＰＷＭパルスと過電流制限コンパレータＯＶＣＣＭＰの出力ＯＶＣが入力されていて、論理回路５５は過電流制限コンパレータＯＶＣＣＭＰの出力ＯＶＣがＨでなければＰＷＭコンパレータＰＷＭＣＭＰから出力されるＰＷＭパルスをそのまま出力する。上述のようにフィードバック端子ＦＢの電圧ＶＦＢは出力電圧が低くなると高くなるから、これにより出力電圧が低いほどＰＷＭパルスがＨとなる期間、すなわちスイッチング素子がオンする期間を長くして出力電圧を上昇させるようにすることができる。また、過電流状態となって過電流制限コンパレータＯＶＣＣＭＰの出力ＯＶＣがＨとなるときの動作は、図１０のものと同じである。さらに、図１０のものと同様に、フィードバック端子ＦＢもしくは／かつ電流検出端子ＩＳにレベルシフト回路を設け、その出力をＶＦＢやＶｉｓとする場合がある。   Note that the PWM pulse generation method is shown in FIG. 16 in addition to the circuit shown in FIG. FIG. 16 shows another configuration example of the switching power supply control IC 5 to which an oscillator (Ramp OSC) 58 that outputs a ramp waveform (sawtooth wave) signal is applied instead of the oscillator (OSC) 54 that outputs a short pulse in FIG. The same parts as those in FIG. 16 are denoted by the same reference numerals, and detailed description thereof is omitted. The PWM comparator PWMCMP compares the voltage VFB of the feedback terminal FB with the ramp waveform signal RAMP output from the oscillator (Ramp OSC) 58. If the voltage VFB is higher, the PWM comparator PWMCMP sets the signal to H. Output as PWM pulse. The logic circuit 55 receives the PWM pulse and the output OVC of the overcurrent limiting comparator OVCCM. The logic circuit 55 outputs the PWM pulse output from the PWM comparator PWMCMP unless the output OVC of the overcurrent limiting comparator OVCCMP is H. Output as is. As described above, the voltage VFB of the feedback terminal FB increases as the output voltage decreases. Accordingly, the lower the output voltage, the longer the PWM pulse becomes H, that is, the longer the period during which the switching element is turned on, thereby increasing the output voltage. You can make it. Further, the operation when the overcurrent state is reached and the output OVC of the overcurrent limiting comparator OVCCM becomes H is the same as that in FIG. Further, as in the case of FIG. 10, a level shift circuit may be provided at the feedback terminal FB and / or the current detection terminal IS, and the output thereof may be VFB or Vis.

特開２００９−１５３２３４号公報JP 2009-153234 A

図１５（ｂ）に示す特許文献１の基準電圧発生回路の第２の構成例では、基準電圧Ｖｏｖｃを２段階に切り替えるが、電圧ＶＣＣの分圧電圧が定電圧源５３１の出力電圧以下になった後は、出力電圧Ｖｏがさらに低下を続けると出力電流が増加してしまう。図１５（ａ）に示す第１の構成例では出力電圧Ｖｏの低下に応じて基準電圧Ｖｏｖｃを低下させるので、出力電流の増加に歯止めをかけることができるが、上述のように出力電圧Ｖｏの低下に対する応答が遅くなるという問題がある。   In the second configuration example of the reference voltage generation circuit of Patent Document 1 shown in FIG. 15B, the reference voltage Vovc is switched to two stages, but the divided voltage of the voltage VCC becomes equal to or lower than the output voltage of the constant voltage source 531. After that, if the output voltage Vo continues to decrease further, the output current increases. In the first configuration example shown in FIG. 15A, the reference voltage Vovc is reduced in accordance with the decrease in the output voltage Vo. Therefore, the increase in the output current can be stopped, but as described above, the output voltage Vo There is a problem that the response to the decrease becomes slow.

本発明は、従来技術に関する以上の課題を解決し、出力電圧Ｖｏの低下に対し応答性よく出力電流の増加を抑制することのできるスイッチング電源装置の制御回路を提供することを目的とする。   An object of the present invention is to provide a control circuit for a switching power supply that solves the above-described problems related to the prior art and can suppress an increase in output current with high response to a decrease in the output voltage Vo.

そこで、上記課題を解決するために、請求項１に係る発明は、トランスの１次側主巻線の一端に接続されたスイッチング素子をオンオフして前記トランスの２次側巻線接続された負荷に所定の出力電圧を出力するスイッチング電源装置の制御回路であって、前記トランスの１次側補助巻線から電源電圧が入力される電源端子と、前記出力電圧を検知する発光ダイオードに結合するフォトトランジスタに接続されるフィードバック端子と、前記スイッチング素子のオンオフを制御するオンオフ信号が出力される出力端子と、前記フィードバック端子に接続されたプルアップ素子と、を有し、前記フィードバック端子の電圧が高いほど前記オンオフ信号のオン時比率を大きくするとともに、前記電源端子の電圧が基準電圧より低くなるとプルダウン素子を前記フィードバック端子に接続することを特徴とする。     In order to solve the above-described problem, the invention according to claim 1 is directed to a load in which the switching element connected to one end of the primary main winding of the transformer is turned on and off to connect the secondary winding of the transformer. A switching power supply control circuit for outputting a predetermined output voltage to a power supply terminal to which a power supply voltage is input from a primary auxiliary winding of the transformer and a photo diode coupled to a light emitting diode for detecting the output voltage A feedback terminal connected to the transistor; an output terminal for outputting an on / off signal for controlling on / off of the switching element; and a pull-up element connected to the feedback terminal, wherein the voltage at the feedback terminal is high. As the on-off ratio of the on / off signal increases, the pull-down signal decreases when the voltage at the power supply terminal becomes lower than the reference voltage. Wherein the connecting element to the feedback terminal.

請求項２に係る発明は、請求項１に係る発明において、前記プルダウン素子が抵抗であることを特徴とする。
請求項３に係る発明は、請求項１に係る発明において、前記プルダウン素子が電流源であることを特徴とする。 The invention according to claim 2 is the invention according to claim 1, wherein the pull-down element is a resistor.
The invention according to claim 3 is the invention according to claim 1, wherein the pull-down element is a current source.

請求項４に係る発明は、請求項１に係る発明において、前記トランスの１次側巻線に供給される電圧が入力される起動用端子をさらに有することを特徴とする。
請求項５に係る発明は、請求項４に係る発明において、前記プルダウン素子が前記フィードバック端子に接続されると、前記起動用端子と前記電源端子との間に接続されているスイッチ素子を導通させることを特徴とする。 The invention according to claim 4 is the invention according to claim 1, further comprising a starting terminal to which a voltage supplied to the primary winding of the transformer is input.
According to a fifth aspect of the present invention, in the fourth aspect of the invention, when the pull-down element is connected to the feedback terminal, the switch element connected between the activation terminal and the power supply terminal is made conductive. It is characterized by that.

請求項６に係る発明は、請求項１に係る発明において、前記電源端子の電圧が前記基準電圧より低い第２の基準電圧以下になると前記フィードバック端子への前記プルダウン素子の接続を解除することを特徴とする。   According to a sixth aspect of the invention, in the first aspect of the invention, when the voltage of the power supply terminal becomes equal to or lower than a second reference voltage lower than the reference voltage, the pull-down element is disconnected from the feedback terminal. Features.

請求項７に係る発明は、請求項１に係る発明において、前記プルダウン素子を前記フィードバック端子に接続してから所定時間経過すると前記フィードバック端子への前記プルダウン素子の接続を解除することを特徴とする。   The invention according to claim 7 is the invention according to claim 1, wherein the connection of the pull-down element to the feedback terminal is released when a predetermined time elapses after the pull-down element is connected to the feedback terminal. .

この発明のスイッチング電源装置の制御回路は、出力電圧の検知結果をフィードバックするフォトカプラに接続され、内部でプルアップされているフィードバック端子に対し、
電源端子ＶＣＣの電圧ＶＣＣが所定電圧以下になるとプルダウン素子を接続することにより、スイッチング素子のオン時比率を急速に低下させることにより、過負荷状態で出力電圧Ｖｏが低下しても出力電流の増加を抑制することができる。 The control circuit of the switching power supply device of the present invention is connected to a photocoupler that feeds back the detection result of the output voltage, and for a feedback terminal that is pulled up internally,
When the voltage VCC of the power supply terminal VCC becomes a predetermined voltage or less, a pull-down element is connected to rapidly reduce the on-time ratio of the switching element, thereby increasing the output current even when the output voltage Vo is lowered in an overload state. Can be suppressed.

また、前記プルアップ素子と前記プルダウン素子で構成される分圧回路の分圧を十分低くしておくことにより、出力電圧Ｖｏが低下を続けても出力電流の抑制を保つことができる。   Further, by keeping the voltage dividing circuit of the voltage dividing circuit composed of the pull-up element and the pull-down element sufficiently low, the output current can be kept suppressed even when the output voltage Vo continues to decrease.

図１は本発明の実施形態に係るスイッチング電源装置の制御回路の要部構成を示す回路図である。FIG. 1 is a circuit diagram showing a main configuration of a control circuit of a switching power supply apparatus according to an embodiment of the present invention. 図１の回路を図１０示す制御回路に適用した場合の動作を説明するための波形図である。FIG. 11 is a waveform diagram for explaining an operation when the circuit of FIG. 1 is applied to the control circuit shown in FIG. 10. 図１の回路を図１６示す制御回路に適用した場合の動作を説明するための波形図である。FIG. 17 is a waveform diagram for explaining an operation when the circuit of FIG. 1 is applied to the control circuit shown in FIG. 16. 本発明の実施形態に係る第２の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。It is a figure for demonstrating the 2nd Example which concerns on embodiment of this invention, and is a circuit diagram which shows the principal part structure of the control circuit of a switching power supply device. 本発明の実施形態に係る第３の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。It is a figure for demonstrating the 3rd Example which concerns on embodiment of this invention, and is a circuit diagram which shows the principal part structure of the control circuit of a switching power supply device. 本発明の実施形態に係る第４の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。It is a figure for demonstrating the 4th Example which concerns on embodiment of this invention, and is a circuit diagram which shows the principal part structure of the control circuit of a switching power supply device. 本発明の実施形態に係る第５の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。It is a figure for demonstrating the 5th Example which concerns on embodiment of this invention, and is a circuit diagram which shows the principal part structure of the control circuit of a switching power supply device. 垂下特性の調整について説明するための図である。It is a figure for demonstrating adjustment of a drooping characteristic. スイッチング電源装置の一例を示すブロック図である。It is a block diagram which shows an example of a switching power supply device. スイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５の構成例を説明するための図である。It is a figure for demonstrating the structural example of IC5 for switching power supply which integrated the control circuit of the switching power supply device. ２次側の出力電圧（Ｖo）が低ければ２次側の最大出力電流が非常に大きい状態にあるということを示すための図である。It is a figure for showing that if the output voltage (Vo) on the secondary side is low, the maximum output current on the secondary side is in a very large state. 論理回路５５の構成例を示す図である。3 is a diagram illustrating a configuration example of a logic circuit 55. FIG. ラッチ方式のラッチ／オートリスタート回路６０の構成例を示す図である。3 is a diagram illustrating a configuration example of a latch-type latch / auto-restart circuit 60. FIG. オートリスタート方式のラッチ／オートリスタート回路６０の構成例を示す図である。5 is a diagram illustrating a configuration example of an auto-restart type latch / auto-restart circuit 60. FIG. 特許文献１に開示されている基準電圧発生回路の第１および第２の構成例を示す図である。2 is a diagram illustrating first and second configuration examples of a reference voltage generation circuit disclosed in Patent Document 1. FIG. スイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５の別の構成例を説明するための図である。It is a figure for demonstrating another structural example of IC5 for switching power supply which integrated the control circuit of the switching power supply device.

以下、本発明を実施するための最良の形態について、図面を参照して詳細に説明する。   Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings.

図１は本発明の実施形態に係る第１の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。本回路は図１０または１６に示すスイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５のいずれの構成例にも適用できるものである。但し、基準電圧発生回路５３の出力Ｖｏｖｃは一定電圧である（以下同様）。図２，３はその動作を説明するための波形図であり、図２は図１の回路を図１０示す制御回路に適用した場合の波形図であり、図３は図１６に示す制御回路に適用した場合の波形図である。   FIG. 1 is a diagram for explaining a first example according to the embodiment of the present invention, and is a circuit diagram showing a main configuration of a control circuit of a switching power supply device. This circuit can be applied to any configuration example of the switching power supply control IC 5 in which the control circuit of the switching power supply device shown in FIG. 10 or 16 is integrated. However, the output Vovc of the reference voltage generation circuit 53 is a constant voltage (the same applies hereinafter). 2 and 3 are waveform diagrams for explaining the operation, FIG. 2 is a waveform diagram when the circuit of FIG. 1 is applied to the control circuit shown in FIG. 10, and FIG. 3 is a circuit diagram of the control circuit shown in FIG. It is a wave form chart at the time of applying.

図１に示す制御回路の要部（以下、単に制御回路という。）は、抵抗Ｒ４〜Ｒ６、コンパレータＣｏｍｐ１，Ｃｏｍｐ２，ＵＶＬＯＣＭＰ、アンド（ＡＮＤ）ゲート１２、ワンショットマルチバイブレータ１３、ＲＳフリップフロップ１４、それぞれ基準電圧Ｖ１５〜Ｖ１７を出力する基準電圧源１５〜１７、オア（ＯＲ）ゲート１８およびＮチャネルＭＯＳトランジスタＭＮ２を有している。また、この制御回路は電源端子ＶＣＣおよびフィードバック端子ＦＢに接続されていて、フィードバック端子ＦＢを介してフォトトランジスタ９と発光ダイオード１０からなるフォトカプラ、および当該フォトカプラに並列接続されたコンデンサＣ１に接続されている。ＶＤＤは図示しない基準電圧源により生成される基準電圧である。なお、電源端子ＶＣＣ、フィードバック端子ＦＢ、フォトトランジスタ９、発光ダイオード（ＬＥＤ）１０およびコンデンサＣ１は、図９，１０，１６のものと同じである。   The main parts of the control circuit shown in FIG. 1 (hereinafter simply referred to as the control circuit) include resistors R4 to R6, comparators Comp1, Comp2, UVLOCMP, AND gates 12, one-shot multivibrator 13, RS flip-flop 14, Reference voltage sources 15 to 17 for outputting reference voltages V15 to V17, an OR gate 18 and an N-channel MOS transistor MN2 are provided. The control circuit is connected to the power supply terminal VCC and the feedback terminal FB, and is connected to the photocoupler including the phototransistor 9 and the light-emitting diode 10 and the capacitor C1 connected in parallel to the photocoupler via the feedback terminal FB. Has been. VDD is a reference voltage generated by a reference voltage source (not shown). The power supply terminal VCC, feedback terminal FB, phototransistor 9, light emitting diode (LED) 10 and capacitor C1 are the same as those shown in FIGS.

抵抗Ｒ４，Ｒ５およびＮチャネルＭＯＳトランジスタＭＮ２は直列回路を構成していて、抵抗Ｒ４とＲ５の接続点がフィードバック端子ＦＢに接続されている。ＮチャネルＭＯＳトランジスタＭＮ２がオフ（遮断）していれば、フォトカプラ出力は抵抗Ｒ４によって基準電圧ＶＤＤにプルアップされ、ＮチャネルＭＯＳトランジスタＭＮ２がオン（導通）していれば、フォトカプラ出力が抵抗Ｒ４によって定電圧ＶＤＤにプルアップされるとともに抵抗Ｒ５により接地電位（ＧＮＤ）にプルダウンされるようになる。   The resistors R4 and R5 and the N-channel MOS transistor MN2 form a series circuit, and the connection point between the resistors R4 and R5 is connected to the feedback terminal FB. If the N-channel MOS transistor MN2 is off (cut off), the photocoupler output is pulled up to the reference voltage VDD by the resistor R4. If the N-channel MOS transistor MN2 is on (conductive), the photocoupler output is the resistor. It is pulled up to the constant voltage VDD by R4 and pulled down to the ground potential (GND) by the resistor R5.

コンパレータＣｏｍｐ２の非反転入力端子にはフィードバック端子ＦＢの電圧ＶＦＢが入力され、反転入力端子には基準電圧Ｖ１５が入力されている。コンパレータＣｏｍｐ２は２つの入力を比較し、電圧ＶＦＢが基準電圧Ｖ１５より高ければＨ、そうでなければＬとなる出力信号をアンドゲート１２に入力する。   The voltage VFB of the feedback terminal FB is input to the non-inverting input terminal of the comparator Comp2, and the reference voltage V15 is input to the inverting input terminal. The comparator Comp2 compares the two inputs, and inputs an output signal to the AND gate 12 that is H if the voltage VFB is higher than the reference voltage V15 and L otherwise.

電源端子ＶＣＣの電圧ＶＣＣは抵抗Ｒ６〜Ｒ７の直列回路で分圧され、抵抗Ｒ６とＲ７の接続点で分圧ＶＲ７を、抵抗Ｒ７とＲ８の接続点で分圧ＶＲ８をそれぞれ出力する。コンパレータＣｏｍｐ１には電圧ＶＣＣの分圧ＶＲ７と基準電圧Ｖ１７がそれぞれ入力され、分圧ＶＲ７が基準電圧Ｖ１７より低くなるとＨ、そうでなければＬとなる出力信号をアンドゲート１２に入力する。コンパレータＵＶＬＯＣＭＰはヒステリシスコンパレータであり、電圧ＶＣＣの分圧ＶＲ８が反転入力端子に、基準電圧Ｖ１６が非反転入力端子にそれぞれ接続されている。基準電圧Ｖ１６は、実際は基準電圧Ｖ１６Ｌとそれより高い電圧であるＶ１６Ｈの２つの基準電圧からなり、ヒステリシスコンパレータＵＶＬＯＣＭＰはその出力により２つの基準電圧を使い分ける。すなわち、ヒステリシスコンパレータＵＶＬＯＣＭＰの出力がＨであれば基準電圧Ｖ１６Ｈが分圧ＶＲ８との比較に用いられ、出力がＬであれば基準電圧Ｖ１６Ｌが用いられる。ヒステリシスコンパレータＵＶＬＯＣＭＰの出力はオアゲート１８を介してＲＳフリップフロップ１４のリセット端子Ｒに接続されている。オアゲート１８には、図１０，１６に示すＵＶＬＯ(Under Voltage Lock-Out：低電圧ロックアウト)回路５２から出力される信号Ｒｅｓｅｔ０も入力されている。上述のように信号Ｒｅｓｅｔ０はスイッチング電源制御用ＩＣ５を初期リセットするための信号であり、電源端子ＶＣＣに供給される電源電圧ＶＣＣが所定電圧になるまでＨであり、当該所定電圧を超えるとＬとなる信号である。これにより、ＲＳフリップフロップ１４は電源電圧ＶＣＣの立ち上がりにリセットされる。また、上記所定電圧は、これを超える電源電圧ＶＣＣの分圧ＶＲ８が基準電圧Ｖ１６Ｈより大きくなるように設定するので、信号Ｒｅｓｅｔ０によるＲＳフリップフロップ１４のリセットが外れるときはＶＲ８＞Ｖ１６でコンパレータＵＶＬＯＣＭＰの出力はＬとなっていて、コンパレータＵＶＬＯＣＭＰは分圧ＶＲ８と基準電圧Ｖ１６Ｌとを比較する状態となっている。   The voltage VCC at the power supply terminal VCC is divided by a series circuit of resistors R6 to R7, and a divided voltage VR7 is output at a connection point between the resistors R6 and R7, and a divided voltage VR8 is output at a connection point between the resistors R7 and R8. The comparator Comp1 receives the divided voltage VR7 and the reference voltage V17 of the voltage VCC, and inputs an output signal to the AND gate 12 that is H when the divided voltage VR7 is lower than the reference voltage V17, otherwise L. The comparator UVLOCMP is a hysteresis comparator, and the divided voltage VR8 of the voltage VCC is connected to the inverting input terminal, and the reference voltage V16 is connected to the non-inverting input terminal. The reference voltage V16 is actually composed of two reference voltages, that is, a reference voltage V16L and a higher voltage V16H, and the hysteresis comparator UVLOCMP uses the two reference voltages properly depending on its output. That is, if the output of the hysteresis comparator UVLOCMP is H, the reference voltage V16H is used for comparison with the divided voltage VR8, and if the output is L, the reference voltage V16L is used. The output of the hysteresis comparator UVLOCMP is connected to the reset terminal R of the RS flip-flop 14 via the OR gate 18. The OR gate 18 also receives a signal Reset0 output from a UVLO (Under Voltage Lock-Out) circuit 52 shown in FIGS. As described above, the signal Reset0 is a signal for initial resetting of the switching power supply control IC 5, and is H until the power supply voltage VCC supplied to the power supply terminal VCC becomes a predetermined voltage. Is a signal. As a result, the RS flip-flop 14 is reset to the rising edge of the power supply voltage VCC. The predetermined voltage is set so that the divided voltage VR8 of the power supply voltage VCC exceeding the predetermined voltage is larger than the reference voltage V16H. Therefore, when the reset of the RS flip-flop 14 by the signal Reset0 is released, VR8> V16 and the comparator UVLOCMP The output is L, and the comparator UVLOCMP is in a state of comparing the divided voltage VR8 with the reference voltage V16L.

アンドゲート１２の出力はワンショットマルチバイブレータ１３に接続され、ワンショットマルチバイブレータ１３はアンドゲート１２の出力がＬからＨに立ち上がると、単発のパルス信号をＲＳフリップフロップ１４のセット端子Ｓに入力する。ＲＳフリップフロップ１４の出力端子ＱはＮチャネルＭＯＳトランジスタＭＮ２のゲート端子に接続さされていて、ＲＳフリップフロップ１４がセットされていてそのＱ出力がＨとなっているとＮチャネルＭＯＳトランジスタＭＮ２はオンし、ＲＳフリップフロップ１４がリセットされていてそのＱ出力がＬとなっているとＮチャネルＭＯＳトランジスタＭＮ２はオフする。   The output of the AND gate 12 is connected to the one-shot multivibrator 13, and the one-shot multivibrator 13 inputs a single pulse signal to the set terminal S of the RS flip-flop 14 when the output of the AND gate 12 rises from L to H. . The output terminal Q of the RS flip-flop 14 is connected to the gate terminal of the N-channel MOS transistor MN2, and when the RS flip-flop 14 is set and its Q output is H, the N-channel MOS transistor MN2 is turned on. When the RS flip-flop 14 is reset and its Q output is L, the N-channel MOS transistor MN2 is turned off.

コンパレータＣｏｍｐ２は軽負荷と重負荷を見分けるためのものである。上述のように、電源電圧ＶＣＣは出力電圧Ｖｏに比例し、重負荷になって出力電圧Ｖｏが低下すると電源電圧ＶＣＣも低下するが、軽負荷の場合でも電源電圧ＶＣＣが低下することがある。これは、軽負荷になるとスイッチング素子ＭＮ１のオン時比率が小さくなるため、トランスＴの１次側補助巻線８からコンデンサＣ２に供給される電流が減少し、これがスイッチング電源制御用ＩＣ５の消費電流より小さくなるとコンデンサＣ２の電荷が放出されるからである。   The comparator Comp2 is for distinguishing light loads from heavy loads. As described above, the power supply voltage VCC is proportional to the output voltage Vo. When the output voltage Vo decreases due to a heavy load, the power supply voltage VCC also decreases. However, even in the case of a light load, the power supply voltage VCC may decrease. This is because the on-time ratio of the switching element MN1 becomes small when the load is light, so that the current supplied from the primary side auxiliary winding 8 of the transformer T to the capacitor C2 decreases, which is the current consumption of the switching power supply control IC 5 This is because the charge of the capacitor C2 is released when it becomes smaller.

上述のように、軽負荷では、フィードバック端子の電圧ＶＦＢが小さくなるから、コンパレータＣｏｍｐ２の出力はＬとなり、アンドゲート１２の出力もＬとなる。これにより、軽負荷で電源電圧ＶＣＣが低下してもこれによるコンパレータＣｏｍｐ１の応答はアンドゲート１２でブロックされるので、重負荷と誤認することを防止できる。以下の説明では軽負荷の場合を考えないので、コンパレータＣｏｍｐ２の出力は常にＨであり、アンドゲート１２の出力はコンパレータＣｏｍｐ１の出力に等しい。   As described above, since the voltage VFB at the feedback terminal is small at a light load, the output of the comparator Comp2 is L and the output of the AND gate 12 is also L. As a result, even if the power supply voltage VCC decreases with a light load, the response of the comparator Comp1 due to this is blocked by the AND gate 12, so that it can be prevented from being mistaken for a heavy load. In the following description, the case of light load is not considered, so the output of the comparator Comp2 is always H, and the output of the AND gate 12 is equal to the output of the comparator Comp1.

図１の回路を図１０示す制御回路に適用した場合の動作について、図２の波形図により説明する。図２において（ａ）は出力電圧Ｖｏの波形図、（ｂ）は負荷電流の波形図、（ｃ）はスイッチング電源制御用ＩＣ５の電源電圧ＶＣＣの波形図、（ｄ）はフィードバック端子ＦＢの電圧ＶＦＢおよび電流検出端子ＩＳの電圧Ｖｉｓの波形図、（ｅ）は出力端子ＯＵＴの電圧波形図である。   The operation when the circuit of FIG. 1 is applied to the control circuit shown in FIG. 10 will be described with reference to the waveform diagram of FIG. 2, (a) is a waveform diagram of the output voltage Vo, (b) is a waveform diagram of the load current, (c) is a waveform diagram of the power supply voltage VCC of the switching power supply control IC 5, and (d) is a voltage of the feedback terminal FB. A waveform diagram of the voltage Vis of the VFB and the current detection terminal IS, (e) is a voltage waveform diagram of the output terminal OUT.

図２に示す時刻ｔ１までは通常動作の状態である。このときは既にスイッチング電源制御用ＩＣ５の初期化は終了していて信号Ｒｅｓｅｔ０がＬとなっているので、オアゲート１８の出力はコンパレータＵＶＬＯＣＭＰの出力に等しい。基準電圧Ｖ１６Ｌ，Ｖ１６ＨおよびＶ１７は通常状態における電圧ＶＣＣの分圧ＶＲ７，ＶＲ８に対し、ＶＲ７＞Ｖ１７、Ｖ１６Ｈ＞ＶＲ８＞Ｖ１６Ｌとなるよう設定されるため、コンパレータＣｏｍｐ１の出力はＬであり、アンドゲート１２の出力もＬとなり、ワンショットマルチバイブレータ１３は動作しない（パルスを出力しない）状態である。なお。基準電圧Ｖ１６Ｌ，Ｖ１６Ｈ，Ｖ１７は電源電圧ＶＣＣの分圧ＶＲ８，ＶＲ７と比較するための電圧であるが、図２では比較対象を電源電圧ＶＣＣに一本化して分かりやすくするために、基準電圧Ｖ１６Ｌ，Ｖ１６Ｈ，Ｖ１７をそれぞれ電源電圧ＶＣＣに対応するＶ１６Ｌ・（Ｒ６＋Ｒ７＋Ｒ８）／Ｒ８，Ｖ１６Ｈ・（Ｒ６＋Ｒ７＋Ｒ８）／Ｒ８，Ｖ１７・（Ｒ６＋Ｒ７＋Ｒ８）／（Ｒ７＋Ｒ８）に置き換えて示してある（抵抗Ｒ４〜Ｒ８の抵抗値もＲ４〜Ｒ８とする）。   Up to time t1 shown in FIG. 2 is a normal operation state. At this time, since the initialization of the switching power supply control IC 5 has already been completed and the signal Reset0 is L, the output of the OR gate 18 is equal to the output of the comparator UVLOCMP. Since the reference voltages V16L, V16H and V17 are set so that VR7> V17 and V16H> VR8> V16L with respect to the divided voltages VR7 and VR8 of the voltage VCC in the normal state, the output of the comparator Comp1 is L, and the AND gate The output of 12 is also L, and the one-shot multivibrator 13 is not operating (no pulse is output). Note that. The reference voltages V16L, V16H, and V17 are voltages for comparison with the divided voltages VR8 and VR7 of the power supply voltage VCC. However, in FIG. 2, in order to make the comparison object unified to the power supply voltage VCC and easy to understand, the reference voltage V16L , V16H, and V17 are replaced with V16L · (R6 + R7 + R8) / R8, V16H · (R6 + R7 + R8) / R8 and V17 · (R6 + R7 + R8) / (R7 + R8) corresponding to the power supply voltage VCC (resistances of resistors R4 to R8) Values are also R4 to R8).

通常動作では、上述のようにＲＳフリップフロップ１４が信号Ｒｅｓｅｔ０によりリセットされている状態となっているので、フリップフロップのＱ出力はＬであり、これをゲートに受けるＮチャネルＭＯＳトランジスタＭＮ２はオフしている。従い、フォトトランジスタ９と発光ダイオード１０からなるフォトカプラの出力は抵抗Ｒ４によって基準電圧ＶＤＤにプルアップされ、フィードバック端子ＦＢの電圧ＶＦＢは抵抗Ｒ４の抵抗値Ｒ４とフォトトランジスタ９のオン抵抗によって決まる値となる。   In normal operation, since the RS flip-flop 14 is reset by the signal Reset0 as described above, the Q output of the flip-flop is L, and the N-channel MOS transistor MN2 receiving this at the gate is turned off. ing. Accordingly, the output of the photocoupler composed of the phototransistor 9 and the light emitting diode 10 is pulled up to the reference voltage VDD by the resistor R4, and the voltage VFB of the feedback terminal FB is a value determined by the resistance value R4 of the resistor R4 and the on-resistance of the phototransistor 9. It becomes.

時刻ｔ１で負荷が重くなり負荷電流（図９の出力電圧Ｖｏに接続される図示しない負荷に流れる電流。）が急増すると、スイッチング電源装置が負荷に電流を供給しきれなくなり、図９に示すコンデンサＣｏｕｔの電荷が放出されるため、出力電圧Ｖｏが低下する。すると、スイッチング素子ＭＮ１のオン時比率が増加することと、さらには上述のように過電流制限コンパレータＯＶＣＣＭＰの働きにより定電力化されることから負荷電流が増加する。また、電源電圧ＶＣＣは出力電圧Ｖｏに比例して低下する。   When the load becomes heavy at time t1 and the load current (current flowing through a load (not shown) connected to the output voltage Vo in FIG. 9) increases rapidly, the switching power supply cannot supply the current to the load, and the capacitor shown in FIG. Since the electric charge of Cout is released, the output voltage Vo decreases. Then, the on-time ratio of the switching element MN1 increases, and further, the load current increases because the power is constant by the function of the overcurrent limiting comparator OVCCM as described above. Further, the power supply voltage VCC decreases in proportion to the output voltage Vo.

時刻ｔ２で電源電圧ＶＣＣの分圧ＶＲ７が基準電圧Ｖ１７に達すると、コンパレータＣｏｍｐ１の出力がＬからＨに反転し、これを受けたワンショットマルチバイブレータ１３がＲＳフリップフロップ１４にセットパルスを出力し、ＲＳフリップフロップ１４がセットされ、ＮチャネルＭＯＳトランジスタＭＮ２のゲートがＨとなってＮチャネルＭＯＳトランジスタＭＮ２がオンする。これにより時刻ｔ２以降はフィードバック端子ＦＢにプルダウン抵抗Ｒ５が接続された形となり、フィードバック端子ＦＢの電圧ＶＦＢは低下する。スイッチング素子ＭＮ１のオン時比率（オン期間）は電流検出端子ＩＳの電圧Ｖｉｓとフィードバック端子ＦＢの電圧ＶＦＢの関係で決まるから、電圧ＶＦＢが低下するにつれスイッチング素子ＭＮ１のオン時比率（オン期間）も低下し、トランスＴの１次側から供給されるエネルギが低下するため、出力電圧Ｖｏが低下しても負荷電流の増加を抑制することができる。なお、図２は、電流検出端子ＩＳの電圧を高電圧側にシフトさせるレベルシフト回路を設け、その出力をＶｉｓとする場合に対応するもので、抵抗Ｒ１に流れる電流ゼロに相当する電圧Ｖｉｓの最低電圧は正電圧である。出力電圧Ｖｏの低下が進み、フォトトランジスタ９が完全にオフすると、電圧ＶＦＢは最終的には定電圧ＶＤＤを抵抗Ｒ４，Ｒ５で分圧した値に落ち着く。図２では、その分圧値と電圧Ｖｉｓの最低電圧がほぼ等しくなるよう回路定数を調整している。このように、抵抗Ｒ４，Ｒ５による分圧比を十分小さくしておくことにより出力電圧Ｖｏが低下を続けても負荷電流の増加を抑制することができ、さらには最終の負荷電流をゼロにすることもできる。   When the divided voltage VR7 of the power supply voltage VCC reaches the reference voltage V17 at time t2, the output of the comparator Comp1 is inverted from L to H, and the one-shot multivibrator 13 receiving this outputs a set pulse to the RS flip-flop 14. RS flip-flop 14 is set, the gate of N-channel MOS transistor MN2 becomes H, and N-channel MOS transistor MN2 is turned on. Thus, after time t2, the pull-down resistor R5 is connected to the feedback terminal FB, and the voltage VFB of the feedback terminal FB decreases. Since the on-time ratio (on period) of the switching element MN1 is determined by the relationship between the voltage Vis of the current detection terminal IS and the voltage VFB of the feedback terminal FB, the on-time ratio (on period) of the switching element MN1 also decreases as the voltage VFB decreases. Since the energy supplied from the primary side of the transformer T decreases and the output voltage Vo decreases, an increase in load current can be suppressed. FIG. 2 corresponds to the case where a level shift circuit for shifting the voltage of the current detection terminal IS to the high voltage side is provided and its output is Vis. The voltage Vis corresponding to zero current flowing through the resistor R1 is shown in FIG. The minimum voltage is a positive voltage. When the output voltage Vo is further lowered and the phototransistor 9 is completely turned off, the voltage VFB finally settles to a value obtained by dividing the constant voltage VDD by the resistors R4 and R5. In FIG. 2, the circuit constant is adjusted so that the divided voltage value and the minimum voltage Vis are substantially equal. Thus, by keeping the voltage dividing ratio by the resistors R4 and R5 sufficiently small, an increase in load current can be suppressed even if the output voltage Vo continues to decrease, and further, the final load current is made zero. You can also.

時刻ｔ３を過ぎると、スイッチング素子ＭＮ１のオン時比率（オン期間）が過電流制限コンパレータＯＶＣＣＭＰに入力されている基準電圧Ｖｏｖｃではなく電圧ＶＦＢで決まるようになり、これによりオン時比率（オン期間）が低下するので負荷電流も低下を始める。なお、低下の傾きは抵抗Ｒ４，Ｒ５の分圧比、抵抗Ｒ４，Ｒ５およびコンデンサＣ１で定まる時定数、上記レベルシフト回路の構成などにより定まり、これらを調整することにより時刻ｔ３を過ぎて暫くの間は定電流特性、すなわちスイッチング電源装置の出力に関する垂下特性を実現させることも可能である。   After the time t3, the on-time ratio (on period) of the switching element MN1 is determined by the voltage VFB instead of the reference voltage Vovc input to the overcurrent limiting comparator OVCCMP, thereby the on-time ratio (on period). As the current drops, the load current begins to drop. The slope of the decrease is determined by the voltage dividing ratio of the resistors R4 and R5, the time constant determined by the resistors R4 and R5 and the capacitor C1, the configuration of the level shift circuit, etc., and by adjusting these, the time t3 passes for a while. It is also possible to realize a constant current characteristic, that is, a drooping characteristic relating to the output of the switching power supply device.

時刻ｔ４に達すると電圧ＶＦＢは最低値に達し、スイッチング素子ＭＮ１はオンしなくなる。電源電圧ＶＣＣはコンデンサＣ２の電荷が残っている限り、まだ低下を続ける。
時刻ｔ５で電源電圧ＶＣＣの分圧ＶＲ８が基準電圧Ｖ１６Ｌに達するとコンパレータＵＶＬＯＣＭＰの出力がＬからＨに反転し、これによりＲＳフリップフロップ１４がリセットされてＮチャネルＭＯＳトランジスタＭＮ２がオフする。するとフィードバック端子ＦＢに対するプルダウン抵抗Ｒ５が外された形となり、電圧ＶＦＢが上昇する。電圧ＶＦＢの上昇に応じてスイッチング素子ＭＮ１のスイッチングも再開し、出力電圧Ｖｏも上昇する。 When the time t4 is reached, the voltage VFB reaches the minimum value, and the switching element MN1 does not turn on. The power supply voltage VCC continues to decrease as long as the charge of the capacitor C2 remains.
When the divided voltage VR8 of the power supply voltage VCC reaches the reference voltage V16L at time t5, the output of the comparator UVLOCMP is inverted from L to H, thereby resetting the RS flip-flop 14 and turning off the N-channel MOS transistor MN2. Then, the pull-down resistor R5 for the feedback terminal FB is removed, and the voltage VFB rises. As the voltage VFB increases, switching of the switching element MN1 resumes, and the output voltage Vo also increases.

時刻ｔ６で電源電圧ＶＣＣの分圧ＶＲ８がＶ１６Ｈに達するとコンパレータＵＶＬＯＣＭＰの出力がＨからＬに反転し、これによりＲＳフリップフロップ１４のリセットが解除されて、全体の動作は最初に戻る。そして、この段階で重負荷状態が解消されていなければ、上記の動作が繰り返されることになる。   When the divided voltage VR8 of the power supply voltage VCC reaches V16H at time t6, the output of the comparator UVLOCMP is inverted from H to L, thereby releasing the reset of the RS flip-flop 14, and the entire operation returns to the beginning. If the heavy load state is not eliminated at this stage, the above operation is repeated.

次に図１の回路を図１６示す制御回路に適用した場合の動作について、図３の波形図により説明する。図３において（ａ）は出力電圧Ｖｏの波形図、（ｂ）は負荷電流の波形図、（ｃ）はスイッチング電源制御用ＩＣ５の電源電圧ＶＣＣの波形図、（ｄ）は発振器(Ｒａｍｐ ＯＳＣ）５８から出力される信号ＲＡＭＰおよびフィードバック端子ＦＢの電圧ＶＦＢの波形図、（ｅ）は出力端子ＯＵＴの電圧波形図である。   Next, the operation when the circuit of FIG. 1 is applied to the control circuit shown in FIG. 16 will be described with reference to the waveform diagram of FIG. 3, (a) is a waveform diagram of the output voltage Vo, (b) is a waveform diagram of the load current, (c) is a waveform diagram of the power supply voltage VCC of the switching power supply control IC 5, and (d) is an oscillator (Ramp OSC). 58 is a waveform diagram of the signal RAMP output from 58 and the voltage VFB of the feedback terminal FB, and (e) is a voltage waveform diagram of the output terminal OUT.

出力端子ＯＵＴの電圧波形、すなわちスイッチング素子ＭＮ１のオンオフが信号ＲＡＭＰとフィードバック端子ＦＢの電圧ＶＦＢの大小関係で決まっていること以外、時刻ｔ２までの動作は図２と同様である。   The operation up to time t2 is the same as in FIG. 2 except that the voltage waveform at the output terminal OUT, that is, the on / off state of the switching element MN1 is determined by the magnitude relationship between the signal RAMP and the voltage VFB of the feedback terminal FB.

時刻ｔ２で電源電圧ＶＣＣの分圧ＶＲ７が基準電圧Ｖ１７に達すると、図１の回路を図１０示す制御回路に適用した図２の場合と同様に、コンパレータＣｏｍｐ１の出力がＬからＨに反転し、これを受けたワンショットマルチバイブレータ１３がＲＳフリップフロップ１４にセットパルスを出力し、ＲＳフリップフロップ１４がセットされ、ＮチャネルＭＯＳトランジスタＭＮ２のゲートがＨとなってＮチャネルＭＯＳトランジスタＭＮ２がオンする。これにより時刻ｔ２以降はフィードバック端子ＦＢにプルダウン抵抗Ｒ５が接続された形となり、フィードバック端子ＦＢの電圧ＶＦＢは低下する。スイッチング素子ＭＮ１のオン時比率（オン期間）は信号ＲＡＭＰとフィードバック端子ＦＢの電圧ＶＦＢの大小関係で決まるから、電圧ＶＦＢが低下するにつれスイッチング素子ＭＮ１のオン時比率（オン期間）も低下し、トランスＴの１次側から供給されるエネルギが低下するから、出力電圧Ｖｏが低下しても負荷電流の増加を抑制することができる。出力電圧Ｖｏの低下が進み、フォトトランジスタ９が完全にオフすると、電圧ＶＦＢは最終的には定電圧ＶＤＤを抵抗Ｒ４，Ｒ５で分圧した値に落ち着く。この場合も、抵抗Ｒ４，Ｒ５による分圧比を十分小さくしておくことにより、出力電圧Ｖｏが低下を続けても負荷電流の増加を抑制することができ、さらには最終の負荷電流をゼロにすることもできる。   When the divided voltage VR7 of the power supply voltage VCC reaches the reference voltage V17 at time t2, the output of the comparator Comp1 is inverted from L to H as in FIG. 2 in which the circuit of FIG. 1 is applied to the control circuit shown in FIG. In response to this, the one-shot multivibrator 13 outputs a set pulse to the RS flip-flop 14, the RS flip-flop 14 is set, the gate of the N-channel MOS transistor MN2 becomes H, and the N-channel MOS transistor MN2 is turned on. . Thus, after time t2, the pull-down resistor R5 is connected to the feedback terminal FB, and the voltage VFB of the feedback terminal FB decreases. Since the ON ratio (ON period) of the switching element MN1 is determined by the magnitude relationship between the signal RAMP and the voltage VFB of the feedback terminal FB, the ON ratio (ON period) of the switching element MN1 also decreases as the voltage VFB decreases. Since the energy supplied from the primary side of T decreases, an increase in load current can be suppressed even if the output voltage Vo decreases. When the output voltage Vo is further lowered and the phototransistor 9 is completely turned off, the voltage VFB finally settles to a value obtained by dividing the constant voltage VDD by the resistors R4 and R5. Also in this case, by keeping the voltage dividing ratio by the resistors R4 and R5 sufficiently small, an increase in load current can be suppressed even if the output voltage Vo continues to decrease, and the final load current is made zero. You can also.

負荷電流の低下の傾きは抵抗Ｒ４，Ｒ５の分圧比、抵抗Ｒ４，Ｒ５およびコンデンサＣ１で定まる時定数、上記レベルシフト回路の構成などにより定まり、これらを調整することにより時刻ｔ２を過ぎて暫くの間は定電流特性、すなわちスイッチング電源装置の出力に関する垂下特性を実現させることも可能である。   The slope of the decrease in the load current is determined by the voltage dividing ratio of the resistors R4 and R5, the time constant determined by the resistors R4 and R5 and the capacitor C1, the configuration of the level shift circuit, and the like. It is also possible to realize a constant current characteristic, that is, a drooping characteristic related to the output of the switching power supply device.

時刻ｔ３に達すると電圧ＶＦＢは信号ＲＡＭＰの最低値以下となり、スイッチング素子ＭＮ１はオンしなくなる。電源電圧ＶＣＣと電圧ＶＦＢはその後も低下を続ける。
時刻ｔ４で電源電圧ＶＣＣの分圧ＶＲ８が基準電圧Ｖ１６Ｌに達するとコンパレータＵＶＬＯＣＭＰの出力がＬからＨに反転し、これによりＲＳフリップフロップ１４がリセットされてＮチャネルＭＯＳトランジスタＭＮ２がオフする。するとフィードバック端子ＦＢに対するプルダウン抵抗Ｒ５が外された形となり、電圧ＶＦＢが上昇する。電圧ＶＦＢは上昇するが、まだ信号ＲＡＭＰの最低値以下であるのでスイッチング素子ＭＮ１のスイッチングは再開しないため、出力電圧Ｖｏは低下を続ける。 When time t3 is reached, the voltage VFB becomes equal to or lower than the minimum value of the signal RAMP, and the switching element MN1 is not turned on. The power supply voltage VCC and the voltage VFB continue to decrease thereafter.
When the divided voltage VR8 of the power supply voltage VCC reaches the reference voltage V16L at time t4, the output of the comparator UVLOCMP is inverted from L to H, thereby resetting the RS flip-flop 14 and turning off the N-channel MOS transistor MN2. Then, the pull-down resistor R5 for the feedback terminal FB is removed, and the voltage VFB rises. Although the voltage VFB increases, the switching of the switching element MN1 is not resumed because it is still below the minimum value of the signal RAMP, so the output voltage Vo continues to decrease.

時刻ｔ５で電圧ＶＦＢが信号ＲＡＭＰの最低値を超えるとスイッチング素子ＭＮ１のスイッチングが再開し、これにより出力電圧Ｖｏが増加を始める。   When the voltage VFB exceeds the minimum value of the signal RAMP at time t5, the switching of the switching element MN1 is restarted, and thereby the output voltage Vo starts to increase.

図４は本発明の実施形態に係る第２の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。本回路も図１０または１６に示すスイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５のいずれの構成例にも適用できるものである。なお、図４については、図１と同じ部位には同じ符号を付して詳細な説明を省略する。   FIG. 4 is a diagram for explaining a second example according to the embodiment of the present invention, and is a circuit diagram showing a main configuration of a control circuit of the switching power supply device. This circuit can also be applied to any configuration example of the switching power supply control IC 5 in which the control circuit of the switching power supply device shown in FIG. 10 or 16 is integrated. In FIG. 4, the same parts as those in FIG.

図４の回路は図１のプルダウン抵抗Ｒ５を定電流源１９に置き換えたものであり、それ以外の構成は図１と同じである。電源電圧ＶＣＣの分圧ＶＲ７が基準電圧Ｖ１７に達したときに、フィードバック端子ＦＢにプルダウン抵抗Ｒ５ではなく定電流源１９を接続するようにするものであり、プルダウン素子の種類が異なるだけであるので実施例１と同様の効果を得ることができる。   The circuit of FIG. 4 is obtained by replacing the pull-down resistor R5 of FIG. 1 with a constant current source 19, and the other configuration is the same as that of FIG. When the divided voltage VR7 of the power supply voltage VCC reaches the reference voltage V17, not the pull-down resistor R5 but the constant current source 19 is connected to the feedback terminal FB, and only the type of pull-down element is different. The same effect as in the first embodiment can be obtained.

図５は本発明の実施形態に係る第３の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。本回路も図１０または１６に示すスイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５のいずれの構成例にも適用できるものである。なお、図５については、図１と同じ部位には同じ符号を付して詳細な説明を省略する。   FIG. 5 is a diagram for explaining a third example according to the embodiment of the present invention, and is a circuit diagram showing a main configuration of a control circuit of the switching power supply device. This circuit can also be applied to any configuration example of the switching power supply control IC 5 in which the control circuit of the switching power supply device shown in FIG. 10 or 16 is integrated. In FIG. 5, the same parts as those in FIG.

図５の回路は、図１の回路に対し、コンパレータＣｏｍｐ２の出力信号が入力されるワンショットマルチバイブレータ２０、ワンショットマルチバイブレータ２０の出力がリセット端子Ｒに入力されるとともに信号Ｒｅｓｅｔ０がセット端子に入力されるＲＳフリップフロップ２１を追加し、信号Ｒｅｓｅｔ０に替えてＲＳフリップフロップ２１の出力端子Ｑをオアゲート１６の入力に接続するようにしたものである。これ以外の構成は図１と同じである。   The circuit of FIG. 5 is different from the circuit of FIG. 1 in that the one-shot multivibrator 20 to which the output signal of the comparator Comp2 is input, the output of the one-shot multivibrator 20 is input to the reset terminal R, and the signal Reset0 is set to the set terminal. An input RS flip-flop 21 is added, and the output terminal Q of the RS flip-flop 21 is connected to the input of the OR gate 16 in place of the signal Reset0. The other configuration is the same as in FIG.

上記の図１に対する追加回路は、スイッチング電源装置の起動時に過負荷と誤判定するのを防止するためのものである。すなわち、スイッチング電源装置の回路定数，負荷状態および入力電圧によっては起動時の出力電圧Ｖｏや電圧ＶＣＣの上昇が遅れ、低い電圧ＶＣＣが過負荷による電圧ＶＣＣの低下と誤判定される可能性があるので、電圧ＶＣＣに連動している出力電圧Ｖｏが上昇するまではコンパレータＣｏｍｐ１による電圧ＶＣＣの低下チェック機能をブロックすることにより誤判定を防止するものである。   The additional circuit with respect to FIG. 1 described above is for preventing erroneous determination as overload when the switching power supply device is started. That is, depending on the circuit constant, load state, and input voltage of the switching power supply device, the rise of the output voltage Vo and the voltage VCC at the start-up may be delayed, and the low voltage VCC may be erroneously determined as a drop in the voltage VCC due to overload. Therefore, until the output voltage Vo linked to the voltage VCC rises, the voltage VCC drop check function by the comparator Comp1 is blocked to prevent erroneous determination.

スイッチング電源装置の起動時に、信号Ｒｅｓｅｔ０によりＲＳフリップフロップ２１がセットされることによりＲＳフリップフロップ１４にリセット信号が入力されたままの状態となる。この状態は、出力電圧Ｖｏが上昇することによりフィードバック端子の電圧ＶＦＢが低下し、電圧ＶＦＢが基準電圧以下になってコンパレータＣｏｍｐ２の出力がＬからＨに反転し、この反転を受けてワンショットマルチバイブレータ２０がリセットパルスをＲＳフリップフロップ２１に入力するまで継続される。すなわち、スイッチング電源装置の起動時に電圧ＶＣＣが低くてもＲＳフリップフロップ１４がリセットされたままとなっているので、コンパレータＣｏｍｐ１が電圧ＶＣＣの低下を検出してもＲＳフリップフロップ１４がセットされることがなく、誤判定を防止することができる。   When the switching power supply device is activated, the RS flip-flop 21 is set by the signal Reset0, so that the reset signal is still input to the RS flip-flop 14. In this state, as the output voltage Vo increases, the voltage VFB at the feedback terminal decreases, the voltage VFB becomes lower than the reference voltage, the output of the comparator Comp2 is inverted from L to H, and this inversion is received. This is continued until the vibrator 20 inputs a reset pulse to the RS flip-flop 21. That is, since the RS flip-flop 14 remains reset even when the voltage VCC is low at the time of starting the switching power supply device, the RS flip-flop 14 is set even if the comparator Comp1 detects a decrease in the voltage VCC. Therefore, it is possible to prevent erroneous determination.

図６は本発明の実施形態に係る第４の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。本回路も図１０または１６に示すスイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５のいずれの構成例にも適用できるものである。なお、図６については、図１と同じ部位には同じ符号を付して詳細な説明を省略する。   FIG. 6 is a diagram for explaining a fourth example according to the embodiment of the present invention, and is a circuit diagram showing a main configuration of a control circuit of the switching power supply device. This circuit can also be applied to any configuration example of the switching power supply control IC 5 in which the control circuit of the switching power supply device shown in FIG. 10 or 16 is integrated. In FIG. 6, the same parts as those in FIG.

実施例１〜３は、コンパレータＣｏｍｐ１が電圧ＶＣＣの低下を検出してＲＳフリップフロップ１４をセットした後のリセットは、コンパレータＵＶＬＯＣＭＰが電源電圧ＶＣＣの分圧ＶＲ８が基準電圧Ｖ１６Ｌに達したことを検出することによって行っていたが、本実施例はコンパレータＵＶＬＯＣＭＰを使わずにタイマーによりＲＳフリップフロップ１４のセット後、所定時間経過したらリセットするようにしたものである。そのため、図１のコンパレータＵＶＬＯＣＭＰおよび基準電圧源１６を廃し、その代わりにタイマー２２を設けている。タイマー２２の出力は図１のコンパレータＵＶＬＯＣＭＰの代わりにオアゲート１８に入力されている。   In the first to third embodiments, the reset after the comparator Comp1 detects the decrease in the voltage VCC and sets the RS flip-flop 14, the comparator UVLOCMP detects that the divided voltage VR8 of the power supply voltage VCC has reached the reference voltage V16L. However, in the present embodiment, the comparator UVLOCMP is not used, and the RS flip-flop 14 is set by a timer and then reset when a predetermined time elapses. Therefore, the comparator UVLOCMP and the reference voltage source 16 in FIG. 1 are eliminated, and a timer 22 is provided instead. The output of the timer 22 is input to the OR gate 18 instead of the comparator UVLOCMP in FIG.

図６の回路では、コンパレータＣｏｍｐ１が電圧ＶＣＣの低下を検出し、その結果がアンドゲート１２およびワンショットマルチバイブレータ１３を介してＲＳフリップフロップ１４をセットし、ＲＳフリップフロップ１４のＱ出力がＨになるとタイマー２２が計時動作を開始し、所定時間が経過するとその出力をＨにしてＲＳフリップフロップ１４をリセットする。このようにしてＲＳフリップフロップ１４のリセット動作が行われるが、ＲＳフリップフロップ１４がリセットされるとＲＳフリップフロップ１４のＱ出力がＬになり、タイマー２２はこれを受けてその出力をＬにする。   In the circuit of FIG. 6, the comparator Comp1 detects a drop in the voltage VCC, and the result sets the RS flip-flop 14 via the AND gate 12 and the one-shot multivibrator 13, and the Q output of the RS flip-flop 14 becomes H. Then, the timer 22 starts a time measuring operation, and when a predetermined time has elapsed, its output is set to H and the RS flip-flop 14 is reset. In this way, the reset operation of the RS flip-flop 14 is performed. When the RS flip-flop 14 is reset, the Q output of the RS flip-flop 14 becomes L, and the timer 22 receives this and sets the output to L. .

このリセット動作はスイッチング電源制御用ＩＣ５の電源端子ＶＣＣの電圧には無関係に動作し、ＲＳフリップフロップ１４がセットされるのは電源電圧ＶＣＣが低下したときなので、タイマー２２が動作しているときに電源電圧ＶＣＣの低下がさらに進み、図１に示すＵＶＬＯ５２が動作してスイッチング電源制御用ＩＣ５の動作が停止もしくはリセットされてタイマー２２の動作が維持できなくなる可能性がある。これを防ぐのがスイッチＳＷ１である。スイッチＳＷ１は、ＲＳフリップフロップ１４がセットされてそのＱ出力がＨになると導通し、これにより端子ＶＨと端子ＶＣＣを接続して電源電圧ＶＣＣの低下を抑制する。なお、図示していないが、図１のダイオードブリッジ４の出力端から端子ＶＣＣに至る経路のいずれかに抵抗などの降圧素子を挿入して端子ＶＣＣに高電圧が印加されないようにしている。   This reset operation operates regardless of the voltage of the power supply terminal VCC of the switching power supply control IC 5, and since the RS flip-flop 14 is set when the power supply voltage VCC is lowered, the timer 22 is operating. There is a possibility that the power supply voltage VCC further decreases and the UVLO 52 shown in FIG. 1 operates to stop or reset the operation of the switching power supply control IC 5 so that the operation of the timer 22 cannot be maintained. The switch SW1 prevents this. The switch SW1 becomes conductive when the RS flip-flop 14 is set and its Q output becomes H, thereby connecting the terminal VH and the terminal VCC to suppress a decrease in the power supply voltage VCC. Although not shown, a step-down element such as a resistor is inserted in one of the paths from the output end of the diode bridge 4 in FIG. 1 to the terminal VCC so that a high voltage is not applied to the terminal VCC.

図７は本発明の実施形態に係る第５の実施例を説明するための図であり、スイッチング電源装置の制御回路の要部構成を示す回路図である。本回路も図１０または１６に示すスイッチング電源装置の制御回路を集積したスイッチング電源制御用ＩＣ５のいずれの構成例にも適用できるものである。なお、図７については、図１，７と同じ部位には同じ符号を付して詳細な説明を省略する。   FIG. 7 is a diagram for explaining a fifth example according to the embodiment of the present invention, and is a circuit diagram showing a main configuration of a control circuit of the switching power supply device. This circuit can also be applied to any configuration example of the switching power supply control IC 5 in which the control circuit of the switching power supply device shown in FIG. 10 or 16 is integrated. In FIG. 7, the same parts as those in FIGS.

本実施例は、ＲＳフリップフロップ１４のリセットを、スイッチング電源装置のユーザが外部から電圧ＶＣＣを強制的のダウンさせることにより行わせるものである。図７の回路は、図１の回路にスイッチＳＷ１を追加し、スイッチＳＷ１のオンオフをＲＳフリップフロップ１４のＱ出力により制御するものである。コンパレータＣｏｍｐ１が電圧ＶＣＣの低下を検出し、その結果がアンドゲート１２およびワンショットマルチバイブレータ１３を介してＲＳフリップフロップ１４をセットし、ＲＳフリップフロップ１４のＱ出力がＨになると、スイッチＳＷ１がオンして端子ＶＨと端子ＶＣＣを接続する。なお、図示していないが、図１のダイオードブリッジ４の出力端から端子ＶＣＣに至る経路のいずれかに抵抗などの降圧素子を挿入しておくのは図６と同様である。端子ＶＨと端子ＶＣＣが接続されると電源端子ＶＣＣのそれ以上の電圧降下が抑制され、このままではコンパレータＵＶＬＯＣＭＰＧの出力がＨとはならない。コンパレータＵＶＬＯＣＭＰＧの出力がＨとなるのはユーザが端子ＶＣＣの電圧を強制的に低下させるときだけであり、それまではＲＳフリップフロップ１４がセットされたままとなる。   In the present embodiment, the RS flip-flop 14 is reset by the user of the switching power supply device forcibly reducing the voltage VCC from the outside. In the circuit of FIG. 7, a switch SW1 is added to the circuit of FIG. 1, and on / off of the switch SW1 is controlled by the Q output of the RS flip-flop 14. When the comparator Comp1 detects a drop in the voltage VCC, the result sets the RS flip-flop 14 via the AND gate 12 and the one-shot multivibrator 13, and when the Q output of the RS flip-flop 14 becomes H, the switch SW1 is turned on. Then, the terminal VH and the terminal VCC are connected. Although not shown, the step-down element such as a resistor is inserted in any of the paths from the output terminal of the diode bridge 4 in FIG. 1 to the terminal VCC as in FIG. When the terminal VH and the terminal VCC are connected, the voltage drop beyond the power supply terminal VCC is suppressed, and the output of the comparator UVLOCMPG does not become H as it is. The output of the comparator UVLOCMPG becomes H only when the user forcibly decreases the voltage at the terminal VCC, and until then, the RS flip-flop 14 remains set.

上述の説明において、ＲＳフリップフロップ１４がセットされた後の負荷電流の低下の傾きに関し、抵抗Ｒ４，Ｒ５の分圧比、抵抗Ｒ４，Ｒ５およびコンデンサＣ１で定まる時定数、上記レベルシフト回路の構成などにより垂下特性を調整できると説明してきたが、図８に示すように端子ＶＣＣと端子ＦＢ間に抵抗Ｒ１０を外付けし、端子ＦＢと接地電位の間に抵抗Ｒ１１を外付けすれば、垂下特性を調整の自由度を上げることができる。すなわち、抵抗Ｒ１０，Ｒ１１の抵抗値を調整してフィードバック端子ＦＢの電圧ＶＦＢの低下カーブを調整することにより、より好ましい垂下特性を実現できるようスイッチング素子ＭＮ１のオン時比率を制御することができる。   In the above description, regarding the slope of decrease in load current after the RS flip-flop 14 is set, the voltage dividing ratio of the resistors R4 and R5, the time constant determined by the resistors R4 and R5 and the capacitor C1, the configuration of the level shift circuit, etc. Although the drooping characteristics can be adjusted by the above-described characteristics, if the resistor R10 is externally connected between the terminal VCC and the terminal FB and the resistor R11 is externally connected between the terminal FB and the ground potential as shown in FIG. Can increase the degree of freedom of adjustment. That is, the on-time ratio of the switching element MN1 can be controlled by adjusting the resistance value of the resistors R10 and R11 to adjust the decrease curve of the voltage VFB of the feedback terminal FB so as to realize a more preferable drooping characteristic.

１ 商用交流電源
２ インダクタ
３ コンデンサ
４ ダイオードブリッジ
５ スイッチング電源制御用ＩＣ
６ １次側主巻線
７ ２次側巻線
８ １次側補助巻線
９ フォトカプラを構成するフォトトランジスタ
１０ フォトカプラを構成する発光ダイオード（ＬＥＤ）
１１ シャントレギュレータ
１２ アンド（ＡＮＤ）ゲート
１３，２０ ワンショットマルチバイブレータ
１４，２１ ＲＳフリップフロップ
１５，１６，１７ 基準電圧源
１８ オア（ＯＲ）ゲート
１９ 定電流源
２２ タイマー
５１ 起動(START-UP)回路
５２ ＵＶＬＯ(Under Voltage Lock-Out：低電圧ロックアウト)回路
５３ 基準電圧発生回路
５４ 発振器(ＯＳＣ)
５５ 論理回路(Output Logic）
５６ ２次側過負荷保護回路
５７ ドライバ回路(DRV)
５８ 発振器(Ｒａｍｐ ＯＳＣ）
６０ ラッチ／オートリスタート(Latch/Auto Restart）回路
Ｃ１，Ｃ２，Ｃｉｎ，Ｃｏｕｔ コンデンサ
Ｃｏｍｐ１，Ｃｏｍｐ２ コンパレータ
Ｄ１，Ｄ２ ダイオード
ＦＢ フィードバック端子
ＩＳ 電流検出端子
ＭＮ１ スイッチング素子（ＮチャネルＭＯＳトランジスタ）
ＭＮ２ ＮチャネルＭＯＳトランジスタ
ＯＵＴ 出力端子
ＯＶＣＣＭＰ 過電流制限コンパレータ
ＰＷＭＣＭＰ ＰＷＭ(Pulse Width Modulation)コンパレータ
Ｒ１〜 Ｒ１１ 抵抗
ＳＷ１ スイッチ
Ｔ トランス
ＵＶＬＯＣＭＰ ヒステリシスコンパレータ
Ｖｏ 出力電圧
Ｖ１５，Ｖ１６（Ｖ１６Ｌ，Ｖ１６Ｈ），Ｖ１７ 基準電圧
ＶＣＣ 電源端子またはその電圧
ＶＨ 高電圧入力端子 1 Commercial AC Power Supply 2 Inductor 3 Capacitor 4 Diode Bridge 5 Switching Power Supply Control IC
6 Primary side main winding 7 Secondary side winding 8 Primary side auxiliary winding 9 Phototransistor constituting photocoupler 10 Light emitting diode (LED) constituting photocoupler
DESCRIPTION OF SYMBOLS 11 Shunt regulator 12 AND (AND) gate 13,20 One shot multivibrator 14,21 RS flip-flop 15,16,17 Reference voltage source 18 OR (OR) gate 19 Constant current source 22 Timer 51 Start-up (START-UP) circuit 52 UVLO (Under Voltage Lock-Out) circuit 53 Reference voltage generation circuit 54 Oscillator (OSC)
55 Logic (Output Logic)
56 Secondary overload protection circuit 57 Driver circuit (DRV)
58 Oscillator (Ramp OSC)
60 Latch / Auto Restart circuit C1, C2, Cin, Cout Capacitor Comp1, Comp2 Comparator D1, D2 Diode FB Feedback terminal IS Current detection terminal MN1 Switching element (N channel MOS transistor)
MN2 N-channel MOS transistor OUT Output terminal OVCCMP Overcurrent limiting comparator PWMCMP PWM (Pulse Width Modulation) comparator R1-R11 Resistor SW1 Switch T Transformer UVLOCMP Hysteresis comparator Vo Output voltage V15, V16 (V16L, V16H), V17 Reference voltage VCC Power supply terminal Or its voltage VH High voltage input terminal

Claims (7)

トランスの１次側主巻線の一端に接続されたスイッチング素子をオンオフして前記トランスの２次側巻線接続された負荷に所定の出力電圧を出力するスイッチング電源装置の制御回路であって、
前記トランスの１次側補助巻線から電源電圧が入力される電源端子と、前記出力電圧を検知する発光ダイオードに結合するフォトトランジスタに接続されるフィードバック端子と、前記スイッチング素子のオンオフを制御するオンオフ信号が出力される出力端子と、前記フィードバック端子に接続されたプルアップ素子と、を有し、
前記フィードバック端子の電圧が高いほど前記オンオフ信号のオン時比率を大きくするとともに、前記電源端子の電圧が基準電圧より低くなるとプルダウン素子を前記フィードバック端子に接続することを特徴とするスイッチング電源装置の制御回路。 A control circuit for a switching power supply device for turning on and off a switching element connected to one end of a primary side main winding of a transformer and outputting a predetermined output voltage to a load connected to the secondary side winding of the transformer,
A power supply terminal to which a power supply voltage is input from the primary side auxiliary winding of the transformer, a feedback terminal connected to a phototransistor coupled to a light emitting diode that detects the output voltage, and an on / off control for controlling on / off of the switching element An output terminal from which a signal is output, and a pull-up element connected to the feedback terminal,
The control of the switching power supply device characterized by increasing the ON-time ratio of the ON / OFF signal as the feedback terminal voltage is higher, and connecting a pull-down element to the feedback terminal when the voltage of the power supply terminal becomes lower than a reference voltage. circuit. 前記プルダウン素子が抵抗であることを特徴とする請求項１に記載のスイッチング電源装置の制御回路。   The control circuit for a switching power supply according to claim 1, wherein the pull-down element is a resistor. 前記プルダウン素子が電流源であることを特徴とする請求項１に記載のスイッチング電源装置の制御回路。   2. The control circuit for a switching power supply device according to claim 1, wherein the pull-down element is a current source. 前記トランスの１次側巻線に供給される電圧が入力される起動用端子をさらに有することを特徴とする請求項１に記載のスイッチング電源装置の制御回路。   2. The control circuit for a switching power supply device according to claim 1, further comprising a starting terminal to which a voltage supplied to a primary winding of the transformer is input. 前記プルダウン素子が前記フィードバック端子に接続されると、前記起動用端子と前記電源端子との間に接続されているスイッチ素子を導通させることを特徴とする請求項４に記載のスイッチング電源装置の制御回路。   5. The control of the switching power supply device according to claim 4, wherein when the pull-down element is connected to the feedback terminal, the switch element connected between the start-up terminal and the power supply terminal is made conductive. circuit. 前記電源端子の電圧が前記基準電圧より低い第２の基準電圧以下になると前記フィードバック端子への前記プルダウン素子の接続を解除することを特徴とする請求項１に記載のスイッチング電源装置の制御回路。   2. The control circuit for a switching power supply device according to claim 1, wherein the pull-down element is disconnected from the feedback terminal when the voltage of the power supply terminal is equal to or lower than a second reference voltage lower than the reference voltage. 前記プルダウン素子を前記フィードバック端子に接続してから所定時間経過すると前記フィードバック端子への前記プルダウン素子の接続を解除することを特徴とする請求項１に記載のスイッチング電源装置の制御回路。   2. The control circuit for a switching power supply device according to claim 1, wherein the connection of the pull-down element to the feedback terminal is released when a predetermined time elapses after the pull-down element is connected to the feedback terminal.
JP2010049207A 2010-03-05 2010-03-05 Switching power supply control circuit Active JP5387453B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010049207A JP5387453B2 (en) 2010-03-05 2010-03-05 Switching power supply control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010049207A JP5387453B2 (en) 2010-03-05 2010-03-05 Switching power supply control circuit

Publications (2)

Publication Number Publication Date
JP2011188586A JP2011188586A (en) 2011-09-22
JP5387453B2 true JP5387453B2 (en) 2014-01-15

Family

ID=44794227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010049207A Active JP5387453B2 (en) 2010-03-05 2010-03-05 Switching power supply control circuit

Country Status (1)

Country Link
JP (1) JP5387453B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5971074B2 (en) 2012-10-15 2016-08-17 富士電機株式会社 Switching power supply
JP2014166024A (en) * 2013-02-25 2014-09-08 Rohm Co Ltd Power supply device and startup method for the same, ac adapter, electronic apparatus, and power supply system
US10135347B2 (en) * 2017-01-04 2018-11-20 New Japan Radio Co., Ltd. Switching power supply device
JP7231416B2 (en) * 2018-10-01 2023-03-01 株式会社マキタ battery pack, battery system
CN110970673B (en) 2018-10-01 2023-08-18 株式会社牧田 Battery pack and battery system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001268902A (en) * 2000-03-23 2001-09-28 Sharp Corp Switching power supply
JP3741134B2 (en) * 2004-03-30 2006-02-01 サンケン電気株式会社 Switching power supply
JP5056395B2 (en) * 2007-12-18 2012-10-24 富士電機株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2011188586A (en) 2011-09-22

Similar Documents

Publication Publication Date Title
JP6668762B2 (en) Switching power supply
JP5928506B2 (en) Switching power supply
JP5900607B2 (en) Switching power supply
JP5341627B2 (en) Semiconductor device and switching power supply device
JP6323258B2 (en) Current resonance type power supply
JP5532135B2 (en) Switching control circuit and switching power supply device
JP6597239B2 (en) Switching power supply
JP4950320B2 (en) Switching power supply
JP5489502B2 (en) Power supply
JP5056395B2 (en) Switching power supply
JP6796136B2 (en) Switching power supply and semiconductor device
JP5971074B2 (en) Switching power supply
JP5387453B2 (en) Switching power supply control circuit
JP6481407B2 (en) Power supply control semiconductor device
JP6569414B2 (en) Switching power supply
JP2004260977A (en) Ac-to-dc converter
JP6171724B2 (en) LED power supply device and LED lighting device
JP2008245419A (en) Load detecting circuit, and switching power circuit
WO2010125751A1 (en) Switching power supply device
JP6381963B2 (en) Switching power supply circuit
JP5857702B2 (en) Switching power supply
JP5660133B2 (en) Switching control circuit and switching power supply device
JP2010098875A (en) Power supply apparatus
JP6417715B2 (en) Isolated DC power supply
JP2007068248A (en) Switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130923

R150 Certificate of patent or registration of utility model

Ref document number: 5387453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250